KR20210060721A - 표시 장치 - Google Patents
표시 장치 Download PDFInfo
- Publication number
- KR20210060721A KR20210060721A KR1020190147778A KR20190147778A KR20210060721A KR 20210060721 A KR20210060721 A KR 20210060721A KR 1020190147778 A KR1020190147778 A KR 1020190147778A KR 20190147778 A KR20190147778 A KR 20190147778A KR 20210060721 A KR20210060721 A KR 20210060721A
- Authority
- KR
- South Korea
- Prior art keywords
- crack blocking
- crack
- layer
- grooves
- electrode
- Prior art date
Links
- 230000000903 blocking effect Effects 0.000 claims abstract description 224
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000005538 encapsulation Methods 0.000 claims description 62
- 238000005452 bending Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 20
- 230000002093 peripheral effect Effects 0.000 claims description 17
- 239000011810 insulating material Substances 0.000 claims description 11
- 230000001154 acute effect Effects 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 230
- 101100437508 Rhizobium radiobacter cbg-1 gene Proteins 0.000 description 45
- 101150091511 glb-1 gene Proteins 0.000 description 45
- 230000004888 barrier function Effects 0.000 description 7
- 239000004033 plastic Substances 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 150000002894 organic compounds Chemical class 0.000 description 4
- 239000002096 quantum dot Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- -1 poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- YUVHXHOPDQQZIV-UHFFFAOYSA-N 4-(4-anilinophenyl)-N-phenylaniline Chemical compound C1(=CC=CC=C1)NC1=CC=C(C2=CC=C(NC3=CC=CC=C3)C=C2)C=C1.C1(=CC=CC=C1)NC1=CC=C(C=C1)C1=CC=C(NC2=CC=CC=C2)C=C1 YUVHXHOPDQQZIV-UHFFFAOYSA-N 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007385 chemical modification Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011258 core-shell material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910021480 group 4 element Inorganic materials 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000553 poly(phenylenevinylene) Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920002098 polyfluorene Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/842—Containers
- H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
-
- H01L27/32—
-
- H01L51/52—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H01L2251/56—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/873—Encapsulations
- H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
표시 장치는 표시 영역 및 표시 영역 외측의 비표시 영역을 포함하는 기판, 기판 상에 배치되는 복수의 절연층들, 기판 상의 표시 영역에 배치되고 트랜지스터 및 트랜지스터에 전기적으로 연결되는 발광 소자를 포함하는 화소, 그리고 기판 상의 비표시 영역에 배치되는 크랙 차단부를 포함할 수 있다. 크랙 차단부는 복수의 절연층들에 정의되고 각각이 제1 방향으로 연장되고 제1 방향과 교차하는 제2 방향으로 배열되는 복수의 제1 크랙 차단홈들 그리고 복수의 절연층들에 정의되고 복수의 제1 크랙 차단홈들에 인접하며 각각이 제2 방향으로 연장되고 제1 방향으로 배열되는 복수의 제2 크랙 차단홈들을 포함할 수 있다.
Description
본 발명은 표시 장치에 관한 것이다.
표시 장치는 사용자에게 시각적인 정보를 제공하기 위한 영상을 표시하는 장치이다. 최근 들어, 표시 장치 중에서도 유기 발광 표시 장치가 주목 받고 있다. 유기 발광 표시 장치는 자체 발광 특성을 가지며, 액정 표시 장치와 다르게 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도, 높은 반응 속도 등의 고품위 특성을 나타낸다.
표시 장치는 제조 과정 또는 사용 과정에서 다양한 외부 충격에 노출될 수 있다. 표시 장치에 인가되는 외부 충격에 의해 표시 장치의 가장자리에서 크랙들이 발생할 수 있다. 이러한 크랙들이 표시 장치의 가장자리에 위치하는 비표시 영역으로부터 표시 장치의 중앙부에 위치하는 표시 영역으로 전파되는 경우에 표시 영역에 배치되는 화소들이 손상되어 표시 장치에 불량이 발생할 수 있다.
본 발명의 일 목적은 비표시 영역의 절연층들을 통해 여러 방향들로 전달되는 크랙들을 차단하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치는 표시 영역 및 상기 표시 영역 외측의 비표시 영역을 포함하는 기판, 상기 기판 상에 배치되는 복수의 절연층들, 상기 기판 상의 상기 표시 영역에 배치되고 트랜지스터 및 상기 트랜지스터에 전기적으로 연결되는 발광 소자를 포함하는 화소, 그리고 상기 기판 상의 상기 비표시 영역에 배치되는 크랙 차단부를 포함할 수 있다. 상기 크랙 차단부는 상기 복수의 절연층들에 정의되고 각각이 제1 방향으로 연장되고 상기 제1 방향과 교차하는 제2 방향으로 배열되는 복수의 제1 크랙 차단홈들 그리고 상기 복수의 절연층들에 정의되고 상기 복수의 제1 크랙 차단홈들에 인접하며 각각이 상기 제2 방향으로 연장되고 상기 제1 방향으로 배열되는 복수의 제2 크랙 차단홈들을 포함할 수 있다.
일 실시예에 있어서, 상기 복수의 제2 크랙 차단홈들은 상기 복수의 제1 크랙 차단홈들로부터 상기 제1 방향으로 인접할 수 있다.
일 실시예에 있어서, 상기 크랙 차단부는 상기 복수의 절연층들에 정의되고 상기 복수의 제1 크랙 차단홈들로부터 상기 제2 방향으로 인접하며 각각이 상기 제2 방향으로 연장되고 상기 제1 방향으로 배열되는 복수의 제3 크랙 차단홈들을 더 포함할 수 있다.
일 실시예에 있어서, 상기 크랙 차단부는 상기 복수의 절연층들에 정의되고 상기 복수의 제3 크랙 차단홈들로부터 상기 제1 방향으로 인접하며 각각이 상기 제1 방향으로 연장되고 상기 제2 방향으로 배열되는 복수의 제4 크랙 차단홈들을 더 포함할 수 있다.
일 실시예에 있어서, 상기 복수의 제4 크랙 차단홈들은 상기 복수의 제2 크랙 차단홈들로부터 상기 제2 방향으로 인접할 수 있다.
일 실시예에 있어서, 상기 제2 방향은 상기 제1 방향에 실질적으로 직교할 수 있다.
일 실시예에 있어서, 상기 제1 방향은 상기 화소에 스캔 신호를 제공하는 스캔선과 실질적으로 나란할 수 있다.
일 실시예에 있어서, 상기 제1 방향은 상기 화소에 스캔 신호를 제공하는 스캔선과 예각을 이룰 수 있다.
일 실시예에 있어서, 상기 제1 방향과 상기 스캔선이 이루는 각은 약 45도일 수 있다.
일 실시예에 있어서, 상기 크랙 차단부는 평면상 직사각 형상을 가질 수 있다.
일 실시예에 있어서, 상기 복수의 제1 크랙 차단홈들 및 상기 복수의 제2 크랙 차단홈들은 평면상 스트라이프 형상을 가질 수 있다.
일 실시예에 있어서, 상기 트랜지스터는 액티브층, 상기 액티브층으로부터 절연되어 상기 액티브층과 중첩하는 제어 전극, 상기 제어 전극으로부터 절연되어 상기 액티브층의 제1 측에 연결되는 입력 전극, 그리고 상기 제어 전극으로부터 절연되어 상기 액티브층의 제2 측에 연결되는 출력 전극을 포함할 수 있다. 상기 복수의 절연층들은 상기 액티브층과 상기 제어 전극 사이에 배치되는 제1 절연층 그리고 상기 제어 전극과 상기 입력 전극 사이에 배치되는 제2 절연층을 포함할 수 있다.
일 실시예에 있어서, 상기 복수의 절연층들은 상기 기판과 상기 액티브층 사이에 배치되는 버퍼층을 더 포함할 수 있다.
일 실시예에 있어서, 상기 복수의 절연층들 각각은 무기 절연 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 비표시 영역은 상기 표시 영역의 일 측에 위치하는 벤딩 영역을 포함하고, 상기 크랙 차단부는 상기 벤딩 영역의 측부에 위치할 수 있다.
일 실시예에 있어서, 상기 비표시 영역은 상기 표시 영역을 둘러싸는 주변 영역을 포함하고, 상기 크랙 차단부는 상기 주변 영역에 위치할 수 있다.
일 실시예에 있어서, 상기 기판의 상면은 상기 복수의 제1 크랙 차단홈들 및 상기 복수의 제2 크랙 차단홈들에 의해 노출될 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 화소 상의 상기 표시 영역에 배치되는 봉지층을 더 포함하고, 상기 봉지층은 상기 크랙 차단부를 덮도록 연장되어 상기 복수의 제1 크랙 차단홈들 및 상기 복수의 제2 크랙 차단홈들과 접촉할 수 있다.
일 실시예에 있어서, 상기 봉지층은 제1 무기 봉지층, 상기 제1 무기 봉지층 상에 배치되는 유기 봉지층, 그리고 상기 유기 봉지층 상에 배치되는 제2 무기 봉지층을 포함할 수 있다. 상기 제1 무기 봉지층 및 상기 제2 무기 봉지층은 상기 크랙 차단부를 덮도록 연장될 수 있다.
일 실시예에 있어서, 상기 발광 소자는 제1 전극, 상기 제1 전극으로부터 이격되어 상기 제1 전극에 중첩하는 제2 전극, 그리고 상기 제1 전극과 상기 제2 전극 사이에 배치되는 발광층을 포함할 수 있다.
본 발명의 실시예들에 따른 표시 장치의 비표시 영역에 배치되는 크랙 차단부가 절연층들에 정의되고 각각이 제1 방향으로 연장되고 제2 방향으로 배열되는 제1 크랙 차단홈들 및 절연층들에 정의되고 제1 크랙 차단홈들에 인접하며 각각이 제2 방향으로 연장되고 제1 방향으로 배열되는 제2 크랙 차단홈들을 포함함으로써, 절연층들을 통해 여러 방향들로 전달되는 크랙들이 크랙 차단부에 의해 차단될 수 있다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 화소의 일 예를 나타내는 회로도이다.
도 3은 도 1의 A-A' 선을 따른 단면도이다.
도 4는 도 1의 B 영역의 일 예를 나타내는 평면도이다.
도 5는 도 1의 B 영역의 다른 예를 나타내는 평면도이다.
도 6은 도 1의 B 영역의 또 다른 예를 나타내는 평면도이다.
도 7은 도 1의 B 영역의 또 다른 예를 나타내는 평면도이다.
도 8은 도 1의 B 영역의 또 다른 예를 나타내는 평면도이다.
도 9는 도 4의 D-D' 선을 따른 일 예를 나타내는 단면도이다.
도 10은 도 4의 D-D' 선을 따른 다른 예를 나타내는 단면도이다.
도 11은 도 1의 C 영역의 일 예를 나타내는 평면도이다.
도 12는 도 11의 E-E' 선을 따른 일 예를 나타내는 단면도이다.
도 13은 도 11의 E-E' 선을 따른 다른 예를 나타내는 단면도이다.
도 2는 도 1의 화소의 일 예를 나타내는 회로도이다.
도 3은 도 1의 A-A' 선을 따른 단면도이다.
도 4는 도 1의 B 영역의 일 예를 나타내는 평면도이다.
도 5는 도 1의 B 영역의 다른 예를 나타내는 평면도이다.
도 6은 도 1의 B 영역의 또 다른 예를 나타내는 평면도이다.
도 7은 도 1의 B 영역의 또 다른 예를 나타내는 평면도이다.
도 8은 도 1의 B 영역의 또 다른 예를 나타내는 평면도이다.
도 9는 도 4의 D-D' 선을 따른 일 예를 나타내는 단면도이다.
도 10은 도 4의 D-D' 선을 따른 다른 예를 나타내는 단면도이다.
도 11은 도 1의 C 영역의 일 예를 나타내는 평면도이다.
도 12는 도 11의 E-E' 선을 따른 일 예를 나타내는 단면도이다.
도 13은 도 11의 E-E' 선을 따른 다른 예를 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 표시 장치를 보다 상세하게 설명한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 표시 영역(DA) 및 표시 영역(DA) 외측의 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)에는 복수의 화소들(PX)이 배치될 수 있다. 화소들(PX) 각각은 트랜지스터 및 상기 트랜지스터에 전기적으로 연결되는 발광 소자를 포함할 수 있다. 화소들(PX) 각각은 상기 발광 소자에서 생성되는 광을 방출하고, 표시 영역(DA)은 상기 광으로 형성되는 영상을 표시할 수 있다. 각 화소(PX)는 화소(PX)에 스캔 신호를 제공하는 스캔선(SL) 및 화소(PX)에 데이터 신호를 제공하는 데이터선(DL)에 연결될 수 있다. 스캔선(SL)은 화소 행과 나란하게 연장되고, 데이터선(DL)은 화소 열과 나란하게 연장될 수 있다.
비표시 영역(NDA)은 영상을 표시하지 않을 수 있다. 비표시 영역(NDA)은 주변 영역(PA), 벤딩 영역(BA), 및 패드부(PP)를 포함할 수 있다. 주변 영역(PA)은 표시 영역(DA)을 둘러쌀 수 있다. 주변 영역(PA)에는 상기 스캔 신호를 생성하는 스캔 구동부 등이 배치될 수 있다.
벤딩 영역(BA)은 표시 영역(DA)의 일 측에 위치할 수 있다. 일 실시예에 있어서, 벤딩 영역(BA)은 주변 영역(PA)을 사이에 두고 표시 영역(DA)의 일 측에 인접하도록 위치할 수 있다. 벤딩 영역(BA)에는 표시 영역(DA)과 패드부(PP)를 연결하는 배선들 등이 배치될 수 있다.
패드부(PP)는 벤딩 영역(BA)을 사이에 두고 표시 영역(DA)으로부터 이격될 수 있다. 패드부(PP)에는 상기 데이터 신호를 생성하는 데이터 구동부 등을 포함하는 회로 기판이 연결될 수 있다. 상기 데이터 신호는 벤딩 영역(BA)에 배치되는 배선들을 통해 표시 영역(DA)에 배치되는 화소들(PX)에 전송될 수 있다.
벤딩 영역(BA)은 벤딩 축을 따라 구부러질 수 있다. 벤딩 영역(BA)이 상기 벤딩 축을 따라 구부러지는 경우에 패드부(PP)는 표시 영역(DA)의 배면 상에 위치할 수 있다.
표시 장치는 제조 과정 또는 사용 과정에서 다양한 외부 충격에 노출될 수 있다. 표시 장치에 인가되는 외부 충격은 표시 장치의 비표시 영역(NDA)에 인가되더라도 표시 영역(DA)까지 전파될 수 있다. 예를 들면, 외부 충격에 의해 비표시 영역(NDA)의 절연층들에서 발생한 크랙이 표시 영역(DA)으로 전파될 수 있다. 이러한 충격 또는 크랙의 전파를 방지하기 위하여 비표시 영역(NDA)에는 크랙 차단부가 배치될 수 있다. 상기 크랙 차단부는 벤딩 영역(BA)의 측부 및/또는 주변 영역(PA)에 배치될 수 있다. 상기 크랙 차단부에 대해서는 아래에서 도 4 내지 도 13을 참조하여 설명한다.
도 2는 도 1의 화소(PX)의 일 예를 나타내는 회로도이다.
도 2를 참조하면, 화소들(PX) 각각은 화소 회로(PC) 및 화소 회로(PC)에 연결되는 발광 소자(170)를 포함할 수 있다. 화소 회로(PC)는 스캔 신호(SS), 데이터 신호(DS), 및 제1 전압(VDD)을 수신하여 구동 전류(DC)를 생성하고, 발광 소자(170)에 구동 전류(DC)를 제공할 수 있다. 발광 소자(170)는 제2 전압(VSS)을 수신하고, 화소 회로(PC)로부터 제공되는 구동 전류(DC)에 기초하여 광을 방출할 수 있다. 화소 회로(PC)는 구동 전류(DC)를 생성하기 위하여 적어도 하나의 트랜지스터 및 적어도 하나의 커패시터를 포함할 수 있다.
일 실시예에 있어서, 화소 회로(PC)는 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 및 커패시터(CAP)를 포함할 수 있다. 그러나 본 발명은 이에 한정되지 아니하고, 다른 실시예에 있어서, 화소 회로(PC)는 세 개 이상의 트랜지스터들 및/또는 두 개 이상의 커패시터들을 포함할 수도 있다.
제1 트랜지스터(TR1)의 제어 전극은 제1 노드(N1)에 연결될 수 있다. 제1 트랜지스터(TR1)의 입력 전극에는 제1 전압(VDD)이 인가되고, 제1 트랜지스터(TR1)의 출력 전극은 발광 소자(170)에 연결될 수 있다. 제1 트랜지스터(TR1)는 제어 전극과 입력 전극 사이의 전압에 기초하여 구동 전류(DC)를 생성하고, 구동 전류(DC)를 발광 소자(170)에 전송할 수 있다.
제2 트랜지스터(TR2)의 제어 전극에는 스캔 신호(SS)가 인가될 수 있다. 제2 트랜지스터(TR2)의 입력 전극에는 데이터 신호(DS)가 인가되고, 제2 트랜지스터(TR2)의 출력 전극은 제1 노드(N1)에 연결될 수 있다. 제2 트랜지스터(TR2)는 스캔 신호(SS)에 기초하여 데이터 신호(DS)를 제1 노드(N1)에 전송할 수 있다.
커패시터(CAP)의 제1 전극에는 제1 전압(VDD)이 인가되고, 커패시터(CAP)의 제2 전극은 제1 노드(N1)에 연결될 수 있다. 커패시터(CAP)는 제2 트랜지스터(TR2)가 턴오프된 경우에도 제1 트랜지스터(TR1)의 제어 전극과 입력 전극 사이의 전압을 유지하여, 발광 소자(170)가 광을 방출할 수 있다.
발광 소자(170)의 제1 전극은 화소 회로(PC)에 연결되고, 발광 소자(170)의 제2 전극에는 제2 전압(VSS)이 인가될 수 있다. 일 실시예에 있어서, 제2 전압(VSS)은 제1 전압(VDD)보다 작을 수 있다. 발광 소자(170)는 화소 회로(PC)로부터 전송된 구동 전류(DC)에 기초하여 광을 방출할 수 있다.
도 3은 도 1의 A-A' 선을 따른 단면도이다. 예를 들면, 도 3은 도 2의 화소(PX)를 나타낼 수 있다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 화소(PX)는 기판(110) 상에 배치되는 트랜지스터(TR) 및 트랜지스터(TR)에 전기적으로 연결되는 발광 소자(170)를 포함할 수 있다. 도 3에 도시된 트랜지스터(TR)는 도 2에 도시된 제1 트랜지스터(TR1)일 수 있다. 트랜지스터(TR)는 액티브층(130), 제어 전극(142), 입력 전극(151), 및 출력 전극(152)을 포함할 수 있다. 발광 소자(170)는 제1 전극(171), 발광층(172), 및 제2 전극(173)을 포함할 수 있다.
기판(110)은 유리, 석영, 플라스틱 등을 포함하는 투명한 절연 기판일 수 있다. 일 실시예에 있어서, 기판(110)은 제1 플라스틱층, 상기 제1 플라스틱층 상에 배치되는 제1 배리어층, 상기 제1 배리어층 상에 배치되는 제2 플라스틱층, 및 상기 제2 플라스틱층 상에 배치되는 제2 배리어층을 포함할 수 있다. 상기 제1 플라스틱층 및 상기 제2 플라스틱층은 폴리이미드(PI) 등과 같은 유기 절연 물질을 포함할 수 있다. 상기 제1 배리어층 및 상기 제2 배리어층은 실리콘 산화물, 실리콘 질화물, 비정질 실리콘 등과 같은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 배리어층은 비정질 실리콘층 및 상기 비정질 실리콘층 상에 배치되는 실리콘 산화물층을 포함하는 다층 구조를 가지고, 상기 제2 배리어층은 실리콘 산화물층을 포함하는 단층 구조를 가질 수 있다.
기판(110) 상에는 버퍼층(121)이 배치될 수 있다. 버퍼층(121)은 기판(110)과 액티브층(130) 사이에 배치될 수 있다. 버퍼층(121)은 기판(110)을 통해 액티브층(130)으로 불순물이 유입되는 것을 차단하고, 기판(110) 상부에 평탄면을 제공할 수 있다. 버퍼층(121)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기 절연 물질을 포함할 수 있다.
버퍼층(121) 상에는 액티브층(130)이 배치될 수 있다. 일 실시예에 있어서, 액티브층(130)은 비정질 실리콘, 다결정 실리콘 등을 포함할 수 있다. 다른 실시예에 있어서, 액티브층(130)은 산화물 반도체를 포함할 수 있다. 액티브층(130)은 소스 영역, 드레인 영역, 및 상기 소스 영역과 상기 드레인 영역 사이에 배치되는 채널 영역을 포함할 수 있다. 상기 소스 영역 및 상기 드레인 영역 각각은 P 타입 또는 N 타입 불순물로 도핑될 수 있다.
버퍼층(121) 상에는 액티브층(130)을 덮는 제1 절연층(122)이 배치될 수 있다. 제1 절연층(122)은 액티브층(130)과 제어 전극(142) 사이에 배치되어 액티브층(130)으로부터 제어 전극(142)을 절연시킬 수 있다. 제1 절연층(122)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기 절연 물질을 포함할 수 있다.
제1 절연층(122) 상에는 스캔선(141) 및 제어 전극(142)이 배치될 수 있다. 제어 전극(142)은 스캔선(141)으로부터 이격될 수 있다. 제어 전극(142)은 액티브층(130)으로부터 절연되어 액티브층(130)에 중첩할 수 있다. 예를 들면, 제어 전극(142)은 액티브층(130)의 상기 채널 영역에 중첩할 수 있다. 스캔선(141) 및 제어 전극(142) 각각은 몰리브덴(Mo), 구리(Cu) 등과 같은 도전 물질을 포함할 수 있다.
제1 절연층(122) 상에는 스캔선(141) 및 제어 전극(142)을 덮는 제2 절연층(123)이 배치될 수 있다. 제2 절연층(123)은 제어 전극(142)과 입력 전극(151) 사이 및 제어 전극(142)과 출력 전극(152) 사이에 배치되어 제어 전극(142)으로부터 입력 전극(151) 및 출력 전극(152)을 절연시킬 수 있다. 제2 절연층(123)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기 절연 물질을 포함할 수 있다.
제2 절연층(123) 상에는 입력 전극(151) 및 출력 전극(152)이 배치될 수 있다. 입력 전극(151)은 제어 전극(142)으로부터 절연되어 액티브층(130)의 제1 측에 연결될 수 있다. 예를 들면, 입력 전극(151)은 제1 절연층(122) 및 제2 절연층(123)에 형성되는 접촉 구멍을 통해 액티브층(130)의 상기 소스 영역에 연결될 수 있다. 출력 전극(152)은 제어 전극(142)으로부터 절연되어 액티브층(130)의 제2 측에 연결될 수 있다. 예를 들면, 출력 전극(152)은 제1 절연층(122) 및 제2 절연층(123)에 형성되는 접촉 구멍을 통해 액티브층(130)의 상기 드레인 영역에 연결될 수 있다. 입력 전극(151) 및 출력 전극(152) 각각은 알루미늄(Al), 티타늄(Ti), 구리(Cu) 등과 같은 도전 물질을 포함할 수 있다. 일 실시예에 있어서, 입력 전극(151) 및 출력 전극(152) 각각은 티타늄층, 알루미늄층, 및 티타늄층이 적층되는 다층 구조를 가질 수 있다.
제2 절연층(123) 상에는 입력 전극(151) 및 출력 전극(152)을 덮는 평탄화층(160)이 배치될 수 있다. 평탄화층(160)은 입력 전극(151) 및 출력 전극(152) 상부에 평탄면을 제공할 수 있다. 평탄화층(160)은 폴리이미드(PI) 등의 유기 절연 물질을 포함할 수 있다.
평탄화층(160) 상에는 제1 전극(171)이 배치될 수 있다. 제1 전극(171)은 트랜지스터(TR)에 연결될 수 있다. 예를 들면, 제1 전극(171)은 평탄화층(160)에 형성되는 접촉 구멍을 통해 트랜지스터(TR)의 출력 전극(152)에 연결될 수 있다. 제1 전극(171)은 금속, 합금, 투명 도전성 산화물 등과 같은 도전 물질을 포함할 수 있다. 예를 들면, 제1 전극(171)은 은(Ag), 인듐 주석 산화물(ITO) 등을 포함할 수 있다. 일 실시예에 있어서, 제1 전극(171)은 인듐 주석 산화물층, 은층, 및 인듐 주석 산화물층이 적층되는 다층 구조를 가질 수 있다.
평탄화층(160) 상에는 제1 전극(171)을 덮는 화소 정의막(180)이 배치될 수 있다. 화소 정의막(180)은 제1 전극(171)의 적어도 일부를 노출하는 화소 개구를 가질 수 있다. 일 실시예에 있어서, 상기 화소 개구는 제1 전극(171)의 중앙부를 노출하고, 화소 정의막(180)은 제1 전극(171)의 주변부를 덮을 수 있다. 화소 정의막(180)은 폴리이미드(PI) 등과 같은 유기 절연 물질을 포함할 수 있다.
상기 화소 개구에 의해 노출되는 제1 전극(171) 상에는 발광층(172)이 배치될 수 있다. 발광층(172)은 제1 전극(171)과 제2 전극(173) 사이에 배치될 수 있다. 발광층(172)은 유기 발광 물질 및 양자점 중에서 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 유기 발광 물질은 저분자 유기 화합물 또는 고분자 유기 화합물을 포함할 수 있다. 예를 들면, 저분자 유기 화합물은 구리 프탈로사이아닌(copper phthalocyanine), 다이페닐벤지딘(N,N'-diphenylbenzidine), 트리 하이드록시퀴놀린 알루미늄(tris-(8-hydroxyquinoline)aluminum) 등을 포함할 수 있고, 고분자 유기 화합물은 폴리에틸렌다이옥시티오펜(poly(3,4-ethylenedioxythiophene), 폴리아닐린(polyaniline), 폴리페닐렌비닐렌(poly-phenylenevinylene), 폴리플루오렌(polyfluorene) 등을 포함할 수 있다.
일 실시예에 있어서, 양자점은 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물, 및 이들의 조합을 포함하는 코어를 포함할 수 있다. 일 실시예에 있어서, 양자점은 코어 및 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 쉘은 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층의 역할 및 양자점에 전기 영동 특성을 부여하기 위한 충전층(charging layer)의 역할을 수행할 수 있다.
발광층(172) 상에는 제2 전극(173)이 배치될 수 있다. 제2 전극(173)은 제1 전극(171)으로부터 이격되어 제1 전극(171)에 중첩할 수 있다. 일 실시예에 있어서, 제2 전극(173)은 화소 정의막(180) 상에도 배치될 수 있다. 제2 전극(173)은 금속, 합금, 투명 도전성 산화물 등과 같은 도전 물질을 포함할 수 있다. 예를 들면, 제2 전극(173)은 알루미늄(Al), 백금(Pt), 은(Ag), 마그네슘(Mg), 금(Au), 크롬(Cr), 텅스텐(W), 티타늄(Ti) 등을 포함할 수 있다.
화소(PX) 상의 표시 영역(DA)에는 봉지층(190)이 배치될 수 있다. 봉지층(190)은 발광 소자(170)를 덮어서 산소, 수분 등과 같은 불순물로부터 발광 소자(170)를 보호할 수 있다. 봉지층(190)은 적어도 하나의 무기 봉지층 및 적어도 하나의 유기 봉지층을 포함할 수 있다. 상기 무기 봉지층은 실리콘 질화물, 실리콘 산질화물 등을 포함하고, 상기 유기 봉지층은 에폭시계 수지, 아크릴계 수지, 폴리이미드계 수지 등을 포함할 수 있다.
일 실시예에 있어서, 봉지층(190)은 제2 전극(173) 상에 배치되는 제1 무기 봉지층(191), 제1 무기 봉지층(191) 상에 배치되는 유기 봉지층(192), 및 유기 봉지층(192) 상에 배치되는 제2 무기 봉지층(193)을 포함할 수 있다.
도 4는 도 1의 B 영역의 일 예를 나타내는 평면도이다. 도 5는 도 1의 B 영역의 다른 예를 나타내는 평면도이다. 도 6은 도 1의 B 영역의 또 다른 예를 나타내는 평면도이다. 도 7은 도 1의 B 영역의 또 다른 예를 나타내는 평면도이다. 도 8은 도 1의 B 영역의 또 다른 예를 나타내는 평면도이다. 예를 들면, 도 1의 B 영역은 벤딩 영역(BA)의 좌측부를 나타낼 수 있다.
도 1 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 크랙 차단부(CB1)는 벤딩 영역(BA)의 측부에 위치하고, 복수의 절연층들(120)에 정의되는 복수의 제1 크랙 차단홈들(CBG1) 및 복수의 제2 크랙 차단홈들(CBG2)을 포함할 수 있다. 제1 크랙 차단홈들(CBG1)은 각각이 제1 방향(DR1)으로 연장되고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 배열될 수 있다. 제2 크랙 차단홈들(CBG2)은 각각이 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)으로 배열될 수 있다.
일 실시예에 있어서, 제2 방향(DR2)은 제1 방향(DR1)에 실질적으로 직교할 수 있다. 다시 말해, 제2 방향(DR2)이 제1 방향(DR1)과 이루는 각은 약 90도일 수 있다.
제2 크랙 차단홈들(CBG2)은 제1 크랙 차단홈들(CBG1)에 인접할 수 있다. 일 실시예에 있어서, 제2 크랙 차단홈들(CBG2)은 제1 크랙 차단홈들(CBG1)로부터 제1 방향(DR1)으로 인접할 수 있다. 예를 들면, 제1 크랙 차단홈들(CBG1)은 제2 크랙 차단홈들(CBG2)의 외측에 배치될 수 있다.
일 실시예에 있어서, 제1 크랙 차단홈들(CBG1) 및 제2 크랙 차단홈들(CBG2)은 평면상 스트라이프(stripe) 형상을 가질 수 있다. 예를 들면, 제1 크랙 차단홈들(CBG1) 각각의 제1 방향(DR1)으로의 길이는 서로 실질적으로 같을 수 있고, 인접하는 제1 크랙 차단홈들(CBG1) 사이의 제2 방향(DR2)으로의 간격은 실질적으로 같을 수 있다. 또한, 제2 크랙 차단홈들(CBG2) 각각의 제2 방향(DR2)으로의 길이는 서로 실질적으로 같을 수 있고, 인접하는 제2 크랙 차단홈들(CBG2) 사이의 제1 방향(DR1)으로의 간격은 실질적으로 같을 수 있다.
일 실시예에 있어서, 크랙 차단부(CB1)는 평면상 직사각 형상을 가질 수 있다. 예를 들면, 제1 크랙 차단홈들(CBG1)의 제2 방향(DR2)으로의 폭들 및 인접하는 제1 크랙 차단홈들(CBG1)의 제2 방향(DR2)으로의 간격들의 합은 제2 크랙 차단홈들(CBG2) 각각의 제2 방향(DR2)으로의 길이와 실질적으로 같을 수 있다.
다른 실시예에 있어서, 도 4에 도시된 바와 다르게, 제2 크랙 차단홈들(CBG2) 각각은 벤딩 영역(BA)의 측부를 따라 제2 방향(DR2)으로 길게 연장될 수 있다. 예를 들면, 제2 크랙 차단홈들(CBG2) 각각의 제2 방향(DR2)으로의 길이는 제1 크랙 차단홈들(CBG1)의 제2 방향(DR2)으로의 폭들 및 인접하는 제1 크랙 차단홈들(CBG1)의 제2 방향(DR2)으로의 간격들의 합보다 클 수 있다.
제1 방향(DR1)은 스캔선(SL)과 나란하고, 제2 방향(DR2)은 데이터선(DL)과 나란할 수 있다. 예를 들면, 제1 크랙 차단홈들(CBG1) 각각이 연장되는 제1 방향(DR1)은 화소 행과 실질적으로 평행하고, 제2 크랙 차단홈들(CBG2) 각각이 연장되는 제2 방향(DR2)은 화소 열과 실질적으로 평행할 수 있다.
외부 충격에 의해 벤딩 영역(BA)의 가장자리에서 크랙(CR)이 발생하는 경우에 절연층들(120)을 따라 크랙(CR)이 전파될 수 있다. 그러나 본 발명의 일 실시예에 있어서, 크랙(CR)이 스캔선(SL)과 나란한 제1 방향(DR1)을 따라 전파되는 경우에, 크랙(CR)이 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장되는 제2 크랙 차단홈(CBG2)에 의해 차단될 수 있고, 이에 따라, 크랙 차단부(CB1)가 크랙(CR)의 전파를 차단할 수 있다.
도 1 및 도 5를 참조하면, 본 발명의 다른 실시예에 따른 크랙 차단부(CB2)는 벤딩 영역(BA)의 측부에 위치하고, 복수의 절연층들(120)에 정의되는 복수의 제1 크랙 차단홈들(CBG1) 및 복수의 제2 크랙 차단홈들(CBG2)을 포함할 수 있다. 제1 크랙 차단홈들(CBG1)은 각각이 제1 방향(DR1)으로 연장되고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 배열될 수 있다. 제2 크랙 차단홈들(CBG2)은 각각이 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)으로 배열될 수 있다. 도 5를 참조하여 설명하는 크랙 차단부(CB2)에 있어서, 도 4를 참조하여 설명한 크랙 차단부(CB1)와 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
제1 방향(DR1)은 스캔선(SL)과 예각을 이루고, 제2 방향(DR2)은 데이터선(DL)과 예각을 이룰 수 있다. 예를 들면, 제1 크랙 차단홈들(CBG1) 각각이 연장되는 제1 방향(DR1)은 스캔선(SL)이 연장되는 제3 방향(DR3)과 시계 방향으로 예각을 이루고, 제2 크랙 차단홈들(CBG2) 각각이 연장되는 제2 방향(DR2)은 데이터선(DL)이 연장되는 제4 방향(DR4)과 시계 방향으로 예각을 이룰 수 있다. 일 실시예에 있어서, 제1 방향(DR1)과 스캔선(SL)이 이루는 각은 약 45도이고, 제2 방향(DR2)과 데이터선(DL)이 이루는 각은 약 45도일 수 있다.
외부 충격에 의해 벤딩 영역(BA)의 가장자리에서 크랙(CR)이 발생하는 경우에 절연층들(120)을 따라 크랙(CR)이 전파될 수 있다. 그러나 본 발명의 일 실시예에 있어서, 크랙(CR)이 스캔선(SL)과 예각을 이루는 제1 방향(DR1)을 따라 전파되는 경우에, 크랙(CR)이 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장되는 제2 크랙 차단홈(CBG2)에 의해 차단될 수 있고, 이에 따라, 크랙 차단부(CB2)가 크랙(CR)의 전파를 차단할 수 있다.
도 1 및 도 6을 참조하면, 본 발명의 또 다른 실시예에 따른 크랙 차단부(CB3)는 벤딩 영역(BA)의 측부에 위치하고, 복수의 절연층들(120)에 정의되는 복수의 제1 크랙 차단홈들(CBG1), 복수의 제2 크랙 차단홈들(CBG2), 복수의 제3 크랙 차단홈들(CBG3), 및 복수의 제4 크랙 차단홈들(CBG4)을 포함할 수 있다. 제1 크랙 차단홈들(CBG1)은 각각이 제1 방향(DR1)으로 연장되고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 배열될 수 있다. 제2 크랙 차단홈들(CBG2)은 각각이 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)으로 배열될 수 있다. 제3 크랙 차단홈들(CBG3)은 각각이 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)으로 배열될 수 있다. 제4 크랙 차단홈들(CBG4)은 각각이 제1 방향(DR1)으로 연장되고, 제2 방향(DR2)으로 배열될 수 있다. 도 6을 참조하여 설명하는 크랙 차단부(CB3)에 있어서, 도 4를 참조하여 설명한 크랙 차단부(CB1)와 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
제2 크랙 차단홈들(CBG2)은 제1 크랙 차단홈들(CBG1)로부터 제1 방향(DR1)으로 인접할 수 있다. 제3 크랙 차단홈들(CBG3)은 제1 크랙 차단홈들(CBG1)로부터 제2 방향(DR2)으로 인접할 수 있다. 제4 크랙 차단홈들(CBG4)은 제3 크랙 차단홈들(CBG3)로부터 제1 방향(DR1)으로 인접하고, 제2 크랙 차단홈들(CBG2)로부터 제2 방향(DR2)으로 인접할 수 있다. 예를 들면, 제1 크랙 차단홈들(CBG1)은 제2 크랙 차단홈들(CBG2)의 외측에 배치되고, 제3 크랙 차단홈들(CBG3)은 제4 크랙 차단홈들(CBG4)의 외측에 배치될 수 있다.
일 실시예에 있어서, 제1 크랙 차단홈들(CBG1), 제2 크랙 차단홈들(CBG2), 제3 크랙 차단홈들(CBG3), 및 제4 크랙 차단홈들(CBG4)은 평면상 스트라이프(stripe) 형상을 가질 수 있다. 예를 들면, 제3 크랙 차단홈들(CBG3) 각각의 제2 방향(DR2)으로의 길이는 서로 실질적으로 같을 수 있고, 인접하는 제3 크랙 차단홈들(CBG3) 사이의 제1 방향(DR1)으로의 간격은 실질적으로 같을 수 있다. 또한, 제4 크랙 차단홈들(CBG4) 각각의 제1 방향(DR1)으로의 길이는 서로 실질적으로 같을 수 있고, 인접하는 제4 크랙 차단홈들(CBG4) 사이의 제2 방향(DR2)으로의 간격은 실질적으로 같을 수 있다.
일 실시예에 있어서, 크랙 차단부(CB3)는 평면상 직사각 형상을 가질 수 있다. 예를 들면, 제4 크랙 차단홈들(CBG4)의 제2 방향(DR2)으로의 폭들 및 인접하는 제4 크랙 차단홈들(CBG4)의 제2 방향(DR2)으로의 간격들의 합은 제3 크랙 차단홈들(CBG3) 각각의 제2 방향(DR2)으로의 길이와 실질적으로 같을 수 있다. 또한, 제1 크랙 차단홈들(CBG1) 각각의 제1 방향(DR1)으로의 길이, 제2 크랙 차단홈들(CBG2)의 제1 방향(DR1)으로의 폭들, 및 인접하는 제2 크랙 차단홈들(CBG2)의 제1 방향(DR1)으로의 간격들의 합은 제3 크랙 차단홈들(CBG3)의 제1 방향(DR1)으로의 폭들, 인접하는 제3 크랙 차단홈들(CBG3)의 제1 방향(DR1)으로의 간격들, 및 제4 크랙 차단홈들(CBG4) 각각의 제1 방향(DR1)으로의 길이의 합과 실질적으로 같을 수 있다.
외부 충격에 의해 벤딩 영역(BA)의 가장자리에서 크랙들(CR1, CR2, CR3)이 발생하는 경우에 절연층들(120)을 따라 크랙들(CR1, CR2, CR3)이 여러 방향으로 전파될 수 있다. 그러나 본 발명의 일 실시예에 있어서, 크랙(CR1)이 스캔선(SL)과 나란한 제1 방향(DR1)을 따라 전파되는 경우에, 크랙(CR1)이 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장되는 제2 크랙 차단홈(CBG2)에 의해 차단될 수 있다. 또한, 크랙들(CR2, CR3)이 데이터선(DL)과 나란한 제2 방향(DR2)을 따라 전파되는 경우에, 크랙들(CR2, CR3)이 제2 방향(DR2)과 교차하는 제1 방향(DR1)으로 연장되는 제1 크랙 차단홈(CBG1) 및/또는 제4 크랙 차단홈(CBG4)에 의해 차단될 수 있다. 이에 따라, 크랙 차단부(CB3)가 크랙들(CR1, CR2, CR3)의 전파를 차단할 수 있다.
도 1 및 도 7을 참조하면, 본 발명의 또 다른 실시예에 따른 크랙 차단부(CB5)는 벤딩 영역(BA)의 측부에 위치하고, 복수의 절연층들(120)에 정의되는 복수의 제1 크랙 차단홈들(CBG1) 및 복수의 제2 크랙 차단홈들(CBG2)을 포함할 수 있다. 제1 크랙 차단홈들(CBG1)은 각각이 제1 방향(DR1)으로 연장되고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 배열될 수 있다. 제2 크랙 차단홈들(CBG2)은 각각이 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)으로 배열될 수 있다. 크랙 차단부(CB5)의 제1 크랙 차단홈(CBG1) 및 제2 크랙 차단홈(CBG2) 중 적어도 하나는 적어도 한 번 절곡된 형상을 가질 수 있다. 도 7을 참조하여 설명하는 크랙 차단부(CB5)에 있어서, 도 4를 참조하여 설명한 크랙 차단부(CB1)와 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
일 실시예에 있어서, 제1 크랙 차단홈들(CBG1) 각각은 적어도 한 번 절곡된 형상을 가질 수 있다. 예를 들면, 도 7에 도시된 바와 같이, 제1 크랙 차단홈들(CBG1) 각각은 제1 방향(DR1)으로 연장되며 제2 방향(DR2) 및 제2 방향(DR2)에 반대되는 제3 방향(DR3)으로 교번적으로 절곡되는 형상을 가질 수 있다. 그러나 본 발명은 이에 한정되지 아니하고, 다른 실시예에 있어서, 제2 크랙 차단홈들(CBG2) 각각은 적어도 한 번 절곡된 형상을 가질 수도 있다.
도 1 및 도 8을 참조하면, 본 발명의 또 다른 실시예에 따른 크랙 차단부(CB6)는 벤딩 영역(BA)의 측부에 위치하고, 복수의 절연층들(120)에 정의되는 복수의 제1 크랙 차단홈들(CBG1) 및 복수의 제2 크랙 차단홈들(CBG2)을 포함할 수 있다. 제1 크랙 차단홈들(CBG1)은 각각이 제1 방향(DR1)으로 연장되고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 배열될 수 있다. 제2 크랙 차단홈들(CBG2)은 각각이 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)으로 배열될 수 있다. 크랙 차단부(CB6)의 제1 크랙 차단홈(CBG1) 및 제2 크랙 차단홈(CBG2) 중 적어도 하나는 적어도 한 번 굴곡된 형상을 가질 수 있다. 도 8을 참조하여 설명하는 크랙 차단부(CB6)에 있어서, 도 4를 참조하여 설명한 크랙 차단부(CB1)와 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
일 실시예에 있어서, 제1 크랙 차단홈들(CBG1) 각각은 적어도 한 번 굴곡된 형상을 가질 수 있다. 예를 들면, 도 8에 도시된 바와 같이, 제1 크랙 차단홈들(CBG1) 각각은 제1 방향(DR1)으로 연장되며 제2 방향(DR2) 및 제2 방향(DR2)에 반대되는 제3 방향(DR3)으로 교번적으로 굴곡되는 형상을 가질 수 있다. 그러나 본 발명은 이에 한정되지 아니하고, 다른 실시예에 있어서, 제2 크랙 차단홈들(CBG2) 각각은 적어도 한 번 굴곡된 형상을 가질 수도 있다.
도 9는 도 4의 D-D' 선을 따른 일 예를 나타내는 단면도이다. 도 10은 도 4의 D-D' 선을 따른 다른 예를 나타내는 단면도이다.
도 3 및 도 9를 참조하면, 본 발명의 일 실시예에 따른 절연층들(120)은 액티브층(130)과 제어 전극(142) 사이에 배치되는 제1 절연층(122) 및 제어 전극(142)과 입력 전극(151) 사이 및 제어 전극(142)과 출력 전극(152)에 배치되는 제2 절연층(123)을 포함할 수 있다. 이 경우, 크랙 차단부(CB1)의 제1 크랙 차단홈들(CBG1) 및 제2 크랙 차단홈들(CBG2)은 제1 절연층(122) 및 제2 절연층(123)에 정의될 수 있다. 버퍼층(121)의 상면은 제1 크랙 차단홈들(CBG1) 및 제2 크랙 차단홈들(CBG2)에 의해 노출될 수 있다. 제1 크랙 차단홈들(CBG1) 및 제2 크랙 차단홈들(CBG2)이 제1 절연층(122) 및 제2 절연층(123)에 정의되기 때문에, 제1 절연층(122) 및/또는 제2 절연층(123)을 통해 전파되는 크랙이 크랙 차단부(CB1)에 의해 차단될 수 있다.
도 3 및 도 10을 참조하면, 본 발명의 다른 실시예에 따른 절연층들(1120)은 기판(110)과 액티브층(130) 사이에 배치되는 버퍼층(121), 액티브층(130)과 제어 전극(142) 사이에 배치되는 제1 절연층(122), 및 제어 전극(142)과 입력 전극(151) 사이 및 제어 전극(142)과 출력 전극(152)에 배치되는 제2 절연층(123)을 포함할 수 있다. 이 경우, 크랙 차단부(CB1)의 제1 크랙 차단홈들(CBG1) 및 제2 크랙 차단홈들(CBG2)은 버퍼층(121), 제1 절연층(122), 및 제2 절연층(123)에 정의될 수 있다. 기판(110)의 상면은 제1 크랙 차단홈들(CBG1) 및 제2 크랙 차단홈들(CBG2)에 의해 노출될 수 있다. 제1 크랙 차단홈들(CBG1) 및 제2 크랙 차단홈들(CBG2)이 버퍼층(121), 제1 절연층(122), 및 제2 절연층(123)에 정의되기 때문에, 버퍼층(121), 제1 절연층(122), 및/또는 제2 절연층(123)을 통해 전파되는 크랙이 크랙 차단부(CB1)에 의해 차단될 수 있다.
도 11은 도 1의 C 영역의 일 예를 나타내는 평면도이다. 예를 들면, 도 1의 C 영역은 주변 영역(PA)의 좌측부를 나타낼 수 있다. 도 12는 도 11의 E-E' 선을 따른 일 예를 나타내는 단면도이다.
도 1, 도 3, 도 11, 및 도 12를 참조하면, 본 발명의 일 실시예에 따른 크랙 차단부(CB4)는 주변 영역(PA)에 위치하고, 복수의 절연층들(120)에 정의되는 복수의 제1 크랙 차단홈들(CBG1) 및 복수의 제2 크랙 차단홈들(CBG2)을 포함할 수 있다. 제1 크랙 차단홈들(CBG1)은 각각이 제1 방향(DR1)으로 연장되고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 배열될 수 있다. 제2 크랙 차단홈들(CBG2)은 각각이 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)으로 배열될 수 있다. 도 11을 참조하여 설명하는 크랙 차단부(CB4)에 있어서, 도 4를 참조하여 설명한 크랙 차단부(CB1)와 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다. 또한, 도 12를 참조하여 설명하는 절연층들(120)에 있어서, 도 9를 참조하여 설명한 절연층들(120)과 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
주변 영역(PA) 내의 절연층들(120) 상에는 제1 댐(DM1) 및 제2 댐(DM2)이 배치될 수 있다. 크랙 차단부(CB4)는 제1 댐(DM1) 및 제2 댐(DM2)의 외측에 위치할 수 있다. 제2 댐(DM2)은 제1 댐(DM1)과 크랙 차단부(CB4) 사이에 위치할 수 있다. 제1 크랙 차단홈들(CBG1) 각각이 연장되는 방향은 제1 댐(DM1) 및 제2 댐(DM2)이 연장되는 방향과 교차할 수 있다. 제2 크랙 차단홈들(CBG2) 각각이 연장되는 방향은 제1 댐(DM1) 및 제2 댐(DM2)이 연장되는 방향과 나란할 수 있다.
제1 댐(DM1)은 제2 절연층(123) 상에 배치되는 전압 공급선(153) 상에 배치될 수 있다. 전압 공급선(153)은 입력 전극(151) 및 출력 전극(152)과 실질적으로 동일한 층에 배치될 수 있다. 일 실시예에 있어서, 전압 공급선(153)은 제1 전압(도 2의 VDD) 또는 제2 전압(도 2의 VSS)을 전송할 수 있다. 일 실시예에 있어서, 제1 댐(DM1)은 평탄화층(160) 또는 화소 정의막(180)과 실질적으로 동일한 물질을 포함할 수 있다. 예를 들면, 제1 댐(DM1)은 평탄화층(160) 또는 화소 정의막(180)과 실질적으로 동시에 형성될 수 있다.
제2 댐(DM2)은 제2 절연층(123) 상에 배치될 수 있다. 제2 댐(DM2)은 제2 절연층(123) 상에 배치되는 제1 층(L1) 및 제1 층(L1) 상에 배치되는 제2 층(L2)을 포함할 수 있다. 일 실시예에 있어서, 제2 댐(DM2)의 제1 층(L1)은 평탄화층(160)과 실질적으로 동일한 물질을 포함하고, 제2 댐(DM2)의 제2 층(L2)은 화소 정의막(180)과 실질적으로 동일한 물질을 포함할 수 있다. 예를 들면, 제1 층(L1)은 평탄화층(160)과 실질적으로 동시에 형성되고, 제2 층(L2)은 화소 정의막(180)과 실질적으로 동시에 형성될 수 있다.
표시 영역(DA)에 배치되는 봉지층(190)은 주변 영역(PA)으로 연장되어 제1 댐(DM1) 및 제2 댐(DM2)을 덮을 수 있다. 예를 들면, 봉지층(190)의 제1 무기 봉지층(191) 및 제2 무기 봉지층(193)은 제1 댐(DM1) 및 제2 댐(DM2)을 덮을 수 있고, 유기 봉지층(192)은 제1 댐(DM1) 및 제2 댐(DM2)을 덮지 않을 수 있다. 제1 댐(DM1) 및 제2 댐(DM2)은 유기 봉지층(192)을 형성하는 과정에서 유기 봉지층(192)이 표시 영역(DA)으로부터 제1 댐(DM1) 및 제2 댐(DM2)의 외측으로 흘러 넘치는 것을 방지할 수 있다.
일 실시예에 있어서, 봉지층(190)은 크랙 차단부(CB4)를 덮지 않을 수 있다. 예를 들면, 제1 무기 봉지층(191)의 단부 및 제2 무기 봉지층(193)의 단부는 제2 댐(DM2)과 크랙 차단부(CB4) 사이에 위치할 수 있다. 이 경우, 크랙 차단부(CB4)의 상부가 봉지층(190)에 의해 노출될 수 있다. 예를 들면, 크랙 차단부(CB4)가 위치하는 부분의 버퍼층(121)의 상면, 제1 절연층(122)의 측벽, 및 제2 절연층(123)의 상면 및 측벽이 노출될 수 있다.
도 11을 참조하여 도 4에 도시된 크랙 차단부(CB1)와 유사한 구성 및 형상을 가지는 크랙 차단부(CB4)가 주변 영역(PA)에 형성되는 일 실시예를 설명하였으나, 본 발명은 이에 한정되지 아니한다. 다른 실시예에 있어서, 주변 영역(PA)에는 도 5에 도시된 크랙 차단부(CB2)와 유사한 구성 및 형상을 가지는 크랙 차단부, 도 6에 도시된 크랙 차단부(CB3)와 유사한 구성 및 형상을 가지는 크랙 차단부, 도 7에 도시된 크랙 차단부(CB5)와 유사한 구성 및 형상을 가지는 크랙 차단부, 또는 도 8에 도시된 크랙 차단부(CB6)와 유사한 구성 및 형상을 가지는 크랙 차단부가 형성될 수도 있다. 또한, 도 12를 참조하여 도 9에 도시된 절연층들(120)과 유사한 구성을 가지는 절연층들(120)을 설명하였으나, 본 발명은 이에 한정되지 아니하고, 절연층들은 도 10에 도시된 절연층들(1120)과 유사한 구성을 가질 수도 있다.
도 13은 도 11의 E-E' 선을 따른 다른 예를 나타내는 단면도이다.
도 13을 참조하여 설명하는 봉지층(1190)에 있어서, 도 12를 참조하여 설명한 봉지층(190)과 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
도 13을 참조하면, 다른 실시예에 있어서, 봉지층(1190)은 크랙 차단부(CB4)를 덮도록 연장되어 제1 크랙 차단홈들(CBG1) 및 제2 크랙 차단홈들(CBG2)과 접촉할 수 있다. 예를 들면, 제1 무기 봉지층(1191) 및 제2 무기 봉지층(1193)은 크랙 차단부(CB4)를 덮도록 연장되고, 제1 무기 봉지층(1191)의 단부 및 제2 무기 봉지층(1193)의 단부는 크랙 차단부(CB4)의 외측에 위치할 수 있다. 이 경우, 크랙 차단부(CB4)의 상부가 봉지층(1190)에 의해 덮일 수 있다.
크랙 차단부(CB4)가 위치하는 부분의 버퍼층(121)의 상면, 제1 절연층(122)의 측벽, 및 제2 절연층(123)의 상면 및 측벽은 제1 무기 봉지층(1191)과 접촉할 수 있다. 무기 절연 물질을 포함하는 제1 무기 봉지층(1191)이 무기 절연 물질을 포함하는 버퍼층(121), 제1 절연층(122), 및 제2 절연층(123)과 접촉함에 따라, 봉지층(1190)이 절연층들(120)과 용이하게 밀착될 수 있다. 이에 따라, 크랙 차단부(CB4) 상의 봉지층(1190)의 박리 현상 등을 방지할 수 있고, 봉지층(1190)의 봉지 특성이 향상될 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치는 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
이상, 본 발명의 예시적인 실시예들에 따른 표시 장치에 대하여 도면들을 참조하여 설명하였지만, 설시한 실시예들은 예시적인 것으로서 하기의 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
110: 기판
121: 버퍼층
122: 제1 절연층 123: 제2 절연층
130: 액티브층 142: 제어 전극
151: 입력 전극 152: 출력 전극
170: 발광 소자 171: 제1 전극
172: 발광층 173: 제2 전극
190: 봉지층 191: 제1 무기 봉지층
192: 유기 봉지층 193: 제2 무기 봉지층
BA: 벤딩 영역 CB1, CB2, CB3, CB4: 크랙 차단부
CBG1: 제1 크랙 차단홈들 CBG2: 제2 크랙 차단홈들
CBG3: 제3 크랙 차단홈들 CBG4: 제4 크랙 차단홈들
DA: 표시 영역 NDA: 비표시 영역
PA: 주변 영역 PX: 화소
SL: 스캔선 TR: 트랜지스터
122: 제1 절연층 123: 제2 절연층
130: 액티브층 142: 제어 전극
151: 입력 전극 152: 출력 전극
170: 발광 소자 171: 제1 전극
172: 발광층 173: 제2 전극
190: 봉지층 191: 제1 무기 봉지층
192: 유기 봉지층 193: 제2 무기 봉지층
BA: 벤딩 영역 CB1, CB2, CB3, CB4: 크랙 차단부
CBG1: 제1 크랙 차단홈들 CBG2: 제2 크랙 차단홈들
CBG3: 제3 크랙 차단홈들 CBG4: 제4 크랙 차단홈들
DA: 표시 영역 NDA: 비표시 영역
PA: 주변 영역 PX: 화소
SL: 스캔선 TR: 트랜지스터
Claims (20)
- 표시 영역 및 상기 표시 영역 외측의 비표시 영역을 포함하는 기판;
상기 기판 상에 배치되는 복수의 절연층들;
상기 기판 상의 상기 표시 영역에 배치되고, 트랜지스터 및 상기 트랜지스터에 전기적으로 연결되는 발광 소자를 포함하는 화소; 및
상기 기판 상의 상기 비표시 영역에 배치되는 크랙 차단부를 포함하고,
상기 크랙 차단부는,
상기 복수의 절연층들에 정의되고, 각각이 제1 방향으로 연장되고 상기 제1 방향과 교차하는 제2 방향으로 배열되는 복수의 제1 크랙 차단홈들; 및
상기 복수의 절연층들에 정의되고, 상기 복수의 제1 크랙 차단홈들에 인접하며, 각각이 상기 제2 방향으로 연장되고 상기 제1 방향으로 배열되는 복수의 제2 크랙 차단홈들을 포함하는, 표시 장치. - 제1 항에 있어서,
상기 복수의 제2 크랙 차단홈들은 상기 복수의 제1 크랙 차단홈들로부터 상기 제1 방향으로 인접하는, 표시 장치. - 제2 항에 있어서,
상기 크랙 차단부는,
상기 복수의 절연층들에 정의되고, 상기 복수의 제1 크랙 차단홈들로부터 상기 제2 방향으로 인접하며, 각각이 상기 제2 방향으로 연장되고 상기 제1 방향으로 배열되는 복수의 제3 크랙 차단홈들을 더 포함하는, 표시 장치. - 제3 항에 있어서,
상기 크랙 차단부는,
상기 복수의 절연층들에 정의되고, 상기 복수의 제3 크랙 차단홈들로부터 상기 제1 방향으로 인접하며, 각각이 상기 제1 방향으로 연장되고 상기 제2 방향으로 배열되는 복수의 제4 크랙 차단홈들을 더 포함하는, 표시 장치. - 제4 항에 있어서,
상기 복수의 제4 크랙 차단홈들은 상기 복수의 제2 크랙 차단홈들로부터 상기 제2 방향으로 인접하는, 표시 장치. - 제1 항에 있어서,
상기 제2 방향은 상기 제1 방향에 직교하는, 표시 장치. - 제1 항에 있어서,
상기 제1 방향은 상기 화소에 스캔 신호를 제공하는 스캔선과 나란한, 표시 장치. - 제1 항에 있어서,
상기 제1 방향은 상기 화소에 스캔 신호를 제공하는 스캔선과 예각을 이루는, 표시 장치. - 제8 항에 있어서,
상기 제1 방향과 상기 스캔선이 이루는 각은 45도인, 표시 장치. - 제1 항에 있어서,
상기 크랙 차단부는 평면상 직사각 형상을 가지는, 표시 장치. - 제1 항에 있어서,
상기 복수의 제1 크랙 차단홈들 및 상기 복수의 제2 크랙 차단홈들은 평면상 스트라이프 형상을 가지는, 표시 장치. - 제1 항에 있어서,
상기 트랜지스터는,
액티브층;
상기 액티브층으로부터 절연되어 상기 액티브층과 중첩하는 제어 전극;
상기 제어 전극으로부터 절연되어 상기 액티브층의 제1 측에 연결되는 입력 전극; 및
상기 제어 전극으로부터 절연되어 상기 액티브층의 제2 측에 연결되는 출력 전극을 포함하고,
상기 복수의 절연층들은,
상기 액티브층과 상기 제어 전극 사이에 배치되는 제1 절연층; 및
상기 제어 전극과 상기 입력 전극 사이에 배치되는 제2 절연층을 포함하는, 표시 장치. - 제12 항에 있어서,
상기 복수의 절연층들은 상기 기판과 상기 액티브층 사이에 배치되는 버퍼층을 더 포함하는, 표시 장치. - 제1 항에 있어서,
상기 복수의 절연층들 각각은 무기 절연 물질을 포함하는, 표시 장치. - 제1 항에 있어서,
상기 비표시 영역은 상기 표시 영역의 일 측에 위치하는 벤딩 영역을 포함하고,
상기 크랙 차단부는 상기 벤딩 영역의 측부에 위치하는, 표시 장치. - 제1 항에 있어서,
상기 비표시 영역은 상기 표시 영역을 둘러싸는 주변 영역을 포함하고,
상기 크랙 차단부는 상기 주변 영역에 위치하는, 표시 장치. - 제1 항에 있어서,
상기 기판의 상면은 상기 복수의 제1 크랙 차단홈들 및 상기 복수의 제2 크랙 차단홈들에 의해 노출되는, 표시 장치. - 제1 항에 있어서,
상기 화소 상의 상기 표시 영역에 배치되는 봉지층을 더 포함하고,
상기 봉지층은 상기 크랙 차단부를 덮도록 연장되어 상기 복수의 제1 크랙 차단홈들 및 상기 복수의 제2 크랙 차단홈들과 접촉하는, 표시 장치. - 제18 항에 있어서,
상기 봉지층은,
제1 무기 봉지층;
상기 제1 무기 봉지층 상에 배치되는 유기 봉지층; 및
상기 유기 봉지층 상에 배치되는 제2 무기 봉지층을 포함하고,
상기 제1 무기 봉지층 및 상기 제2 무기 봉지층은 상기 크랙 차단부를 덮도록 연장되는, 표시 장치. - 제1 항에 있어서,
상기 발광 소자는,
제1 전극;
상기 제1 전극으로부터 이격되어 상기 제1 전극에 중첩하는 제2 전극; 및
상기 제1 전극과 상기 제2 전극 사이에 배치되는 발광층을 포함하는, 표시 장치.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190147778A KR20210060721A (ko) | 2019-11-18 | 2019-11-18 | 표시 장치 |
| US16/998,322 US11711949B2 (en) | 2019-11-18 | 2020-08-20 | Display device |
| EP20205360.9A EP3823056A1 (en) | 2019-11-18 | 2020-11-03 | Display device |
| CN202011217702.7A CN112820755A (zh) | 2019-11-18 | 2020-11-04 | 显示装置 |
| US18/225,324 US20230363214A1 (en) | 2019-11-18 | 2023-07-24 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190147778A KR20210060721A (ko) | 2019-11-18 | 2019-11-18 | 표시 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210060721A true KR20210060721A (ko) | 2021-05-27 |
Family
ID=73059518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190147778A KR20210060721A (ko) | 2019-11-18 | 2019-11-18 | 표시 장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US11711949B2 (ko) |
| EP (1) | EP3823056A1 (ko) |
| KR (1) | KR20210060721A (ko) |
| CN (1) | CN112820755A (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200145902A (ko) * | 2019-06-19 | 2020-12-31 | 삼성디스플레이 주식회사 | 표시 패널 |
| CN113421901A (zh) * | 2021-06-17 | 2021-09-21 | 武汉华星光电半导体显示技术有限公司 | 显示面板及电子设备 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102009802B1 (ko) | 2012-12-20 | 2019-08-12 | 엘지디스플레이 주식회사 | 플렉서블 유기발광 표시장치 및 이의 제조방법 |
| JP5964807B2 (ja) * | 2013-08-30 | 2016-08-03 | エルジー ディスプレイ カンパニー リミテッド | フレキシブル有機電界発光装置及びその製造方法 |
| KR101685020B1 (ko) | 2014-07-10 | 2016-12-12 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 이의 제조 방법 |
| US20160183382A1 (en) | 2014-12-22 | 2016-06-23 | Synaptics Incorporated | Capacitive image sensor with selectable function electrodes |
| KR102421577B1 (ko) * | 2016-04-05 | 2022-07-18 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| CN207637803U (zh) | 2017-12-26 | 2018-07-20 | 上海和辉光电有限公司 | 一种显示面板及显示装置 |
| TWI673556B (zh) | 2018-03-08 | 2019-10-01 | 友達光電股份有限公司 | 顯示面板 |
-
2019
- 2019-11-18 KR KR1020190147778A patent/KR20210060721A/ko unknown
-
2020
- 2020-08-20 US US16/998,322 patent/US11711949B2/en active Active
- 2020-11-03 EP EP20205360.9A patent/EP3823056A1/en active Pending
- 2020-11-04 CN CN202011217702.7A patent/CN112820755A/zh active Pending
-
2023
- 2023-07-24 US US18/225,324 patent/US20230363214A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP3823056A1 (en) | 2021-05-19 |
| US11711949B2 (en) | 2023-07-25 |
| CN112820755A (zh) | 2021-05-18 |
| US20230363214A1 (en) | 2023-11-09 |
| US20210151533A1 (en) | 2021-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102509413B1 (ko) | 표시 장치 | |
| KR102675913B1 (ko) | 백플레인 기판 및 이를 이용한 유기 발광 표시 장치 | |
| KR102441330B1 (ko) | 가요성 표시 장치 | |
| KR20210016114A (ko) | 표시 장치 | |
| KR20120072173A (ko) | 유기전계 발광소자용 기판 | |
| US20230363214A1 (en) | Display device | |
| KR20210016111A (ko) | 표시 장치 | |
| US7777219B2 (en) | Dual panel type organic electroluminescent display device | |
| KR20210010700A (ko) | 표시 장치 및 이의 제조 방법 | |
| KR20210032614A (ko) | 표시 장치 | |
| KR20210010696A (ko) | 표시 장치 | |
| KR20210113529A (ko) | 표시 기판 및 이를 포함하는 표시 장치 | |
| KR20210086230A (ko) | 표시 패널 | |
| KR20210054122A (ko) | 표시 장치 및 이를 포함하는 타일드 표시 장치 | |
| KR20200104475A (ko) | 표시 장치 | |
| US20220005837A1 (en) | Display device | |
| US11744119B2 (en) | Display device including a connection pattern | |
| KR20210127276A (ko) | 표시 장치 | |
| CN217405044U (zh) | 显示装置 | |
| US20230006022A1 (en) | Display device | |
| CN113299690A (zh) | 显示装置 | |
| KR20230118212A (ko) | 표시 장치 및 이의 제조 방법 | |
| KR20220164845A (ko) | 표시 장치 | |
| KR20230132653A (ko) | 표시 장치 | |
| KR20230142010A (ko) | 표시 장치 |