[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20200145902A - 표시 패널 - Google Patents

표시 패널 Download PDF

Info

Publication number
KR20200145902A
KR20200145902A KR1020190073101A KR20190073101A KR20200145902A KR 20200145902 A KR20200145902 A KR 20200145902A KR 1020190073101 A KR1020190073101 A KR 1020190073101A KR 20190073101 A KR20190073101 A KR 20190073101A KR 20200145902 A KR20200145902 A KR 20200145902A
Authority
KR
South Korea
Prior art keywords
layer
sub
display panel
inorganic
area
Prior art date
Application number
KR1020190073101A
Other languages
English (en)
Inventor
선종백
이재학
신준철
채경찬
최지은
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190073101A priority Critical patent/KR20200145902A/ko
Priority to US16/823,224 priority patent/US11348985B2/en
Priority to EP20166018.0A priority patent/EP3754711B1/en
Priority to CN202010546812.1A priority patent/CN112117301A/zh
Publication of KR20200145902A publication Critical patent/KR20200145902A/ko
Priority to US17/674,602 priority patent/US11943974B2/en
Priority to US18/613,089 priority patent/US20240237429A1/en

Links

Images

Classifications

    • H01L51/5237—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H01L27/3225—
    • H01L27/3244—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2251/30—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는, 제1영역, 제2영역, 및 제3영역을 포함하는 기판과, 제2영역에 위치하는 복수의 표시요소들에 대응하며, 화소전극, 대향전극 및 화소전극과 대향전극 사이의 중간층을 포함하는 적층 구조, 및 제3영역에 위치하는 복수의 그루브들을 포함하며, 적층 구조는 적어도 하나의 유기물층을 포함하되, 적어도 하나의 유기물층은 복수의 그루브들에 의해 단절되고, 복수의 그루브들 중 적어도 하나의 그루브는 제1하부층과 제1상부층을 포함하는 제1다층막에 정의되되, 상기 제1하부층과 상기 제1상부층 중 적어도 어느 하나는 복수의 서브층들을 포함하는, 표시 패널을 개시한다.

Description

표시 패널 {Display panel}
본 발명의 실시예들은 표시영역 내측에 제1영역을 구비한 표시 패널에 관한 것이다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치 중 표시영역이 차지하는 면적을 확대하면서, 표시 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로서 표시영역에 다양한 구성요소를 배치할 수 있는 표시 장의 연구가 이루어지고 있다.
본 발명의 표시영역 내에 다양한 종류의 컴포넌트들을 배치할 수 있는 제1영역을 갖는 표시 패널과 이를 포함하는 표시 장치를 제공할 수 있다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예는 제1영역, 제2영역, 및 상기 제1영역과 상기 제2영역 사이의 제3영역을 포함하는 기판; 상기 제2영역에 위치하는 복수의 표시요소들에 대응하며, 화소전극, 대향전극 및 상기 화소전극과 상기 대향전극 사이의 중간층을 포함하는 적층 구조; 및 상기 제3영역에 위치하는 복수의 그루브들;을 포함하며, 상기 적층 구조는 적어도 하나의 유기물층을 포함하되, 상기 적어도 하나의 유기물층은 상기 복수의 그루브들에 의해 단절되고, 상기 복수의 그루브들 중 적어도 하나의 그루브는 제1하부층과 제1상부층을 포함하는 제1다층막에 정의되며, 상기 제1하부층과 상기 제1상부층 중 적어도 어느 하나는 복수의 서브층들을 포함하는, 표시 패널을 개시한다.
상기 제1상부층은 무기물층을 포함할 수 있다.
상기 제1상부층은 도전성 산화물층, 금속층, 또는 무기절연층을 포함할 수 있다.
상기 제1하부층은, 유기절연물을 포함하는 제1서브-하부층; 및 상기 제1서브-하부층 아래에 위치하는 제2서브-하부층;을 포함할 수 있다.
상기 기판과 상기 표시요소 사이에 위치하는 트랜지스터; 상기 트랜지스터와 상기 화소전극 사이에 개재되는 제1유기절연층과 제2유기절연층; 및 상기 화소전극 상의 화소정의막;을 더 포함할 수 있다.
상기 제1서브-하부층은 상기 제2유기절연층과 동일한 물질을 포함하고, 상기 제2서브-하부층은 상기 제1유기절연층과 동일한 물질을 포함할 수 있다.
제2하부층 및 제2상부층을 포함하는 제2다층막을 더 포함하고, 상기 복수의 그루브들 중 제1그루브는 상기 제2다층막에 정의되며, 상기 제2하부층은, 상기 화소정의막과 동일한 물질을 포함하는 제3서브-하부층, 및 상기 제2유기절연층과 동일한 물질을 포함하는 제4서브-하부층을 포함할 수 있다.
상기 제1그루브는 상기 제3영역을 지나는 복수의 데이터라인들과 중첩할 수 있다.
상기 기판과 상기 제1유기절연층 사이에 개재되는 적어도 하나의 무기절연층을 더 포함하고, 상기 제1서브-하부층은 상기 제1유기절연층과 동일한 물질을 포함하고, 상기 제2서브-하부층은 상기 적어도 하나의 무기절연층과 동일한 물질을 포함할 수 있다.
상기 제1상부층은, 상기 적어도 하나의 그루브의 중심을 향해 돌출된 한 쌍의 팁을 포함할 수 있다.
상기 제1상부층은, 금속이나 도전성 산화물을 포함하는 제1서브-상부층; 및 제1서브-상부층 위에 위치하는 제2서브-상부층;을 포함할 수 있다.
상기 적어도 하나의 그루브의 중심을 향하는 제1서브-상부층의 측면은, 상기 제2서브-상부층으로 커버될 수 있다.
상기 표시 패널은 상기 제1영역에 위치하며 상기 표시 패널을 관통하는 제1개구를 포함할 수 있다.
상기 적층 구조를 커버하며, 무기봉지층 및 유기봉지층을 포함하는 박막봉지층을 더 포함하고, 상기 무기봉지층은 상기 복수의 그루브들 각각의 내부 표면을 연속적으로 커버할 수 있다.
상기 제1상부층의 상면 상에 위치하는 상기 무기봉지층의 제1부분의 두께는, 상기 제1상부층의 하면 상에 위치하는 상기 무기봉지층의 제2부분의 두께 보다 클 수 있다.
본 발명의 다른 실시예는, 제1영역, 표시영역, 및 상기 제1영역과 상기 표시영역 사이에 위치하는 중간영역을 갖는 기판; 상기 표시영역에 배치되는 트랜지스터; 상기 트랜지스터와 전기적으로 연결된 화소전극, 상기 화소전극 상의 중간층, 상기 중간층 상의 대향전극을 포함하는 표시요소; 상기 트랜지스터와 상기 화소전극 사이에 위치하는 제1유기절연층, 및 상기 제1유기절연층 위의 제2유기절연층; 및 상기 중간영역에 위치하고, 상기 중간층에 포함된 적어도 하나의 유기물층을 단절시키며, 각각 언더컷 구조를 갖는, 복수의 그루브들;을 포함하며, 상기 복수의 그루브들 중 적어도 하나의 그루브는, 제1서브-하부층과 상기 제1서브-하부층 아래의 제2서브-하부층을 포함하는 제1하부층, 및 상기 제1하부층 상의 제1상부층을 포함하는 제1다층막에 정의된, 표시 패널을 개시한다.
상기 제1상부층은 상기 적어도 하나의 그루브를 향해 연장된 한 쌍의 팁을 포함할 수 있다.
상기 제1서브-하부층은 상기 제2유기절연층과 동일한 물질을 포함하고, 상기 제2서브-하부층은 상기 제1유기절연층과 동일한 물질을 포함할 수 있다.
상기 제1상부층은 도전성 산화물, 금속, 및 무기절연물 중 하나 또는 그 이상을 포함할 수 있다.
상기 복수의 그루브들 중 상기 표시영역에 인접한 제1그루브는, 제2하부층 및 제2상부층을 포함하는 제2다층막에 정의될 수 있다.
상기 화소전극 위에 위치하는 화소정의막을 더 포함하며, 상기 제2하부층은, 상기 화소정의막과 동일한 물질을 포함하는 제4서브-하부층, 및 상기 제2유기절연층과 동일한 물질을 포함하는 제5서브-하부층을 포함할 수 있다.
상기 제2상부층은 도전성 산화물, 금속, 및 무기절연물 중 하나 또는 그 이상을 포함할 수 있다.
상기 제1그루브는 상기 중간영역을 지나는 복수의 데이터라인들과 중첩할 수 있다.
상기 복수의 데이터라인들은 상기 제2유기절연층의 위와 아래에 교번적으로 배치될 수 있다.
상기 제1서브-하부층은 상기 제1유기절연층과 동일한 물질을 포함하고, 상기 제2서브-하부층은 적어도 하나의 무기절연층을 포함할 수 있다.
상기 제1상부층은 무기절연물을 포함할 수 있다.
상기 트랜지스터와 상기 화소전극 사이에 개재되며 무기절연물을 포함하는 패시베이션층을 더 포함하며, 상기 제1상부층은 상기 패시베이션층과 동일한 물질을 포함할 수 있다.
상기 제1상부층은, 제1서브-상부층; 및 상기 제1서브-상부층 상의 제2서브-상부층을 포함할 수 있다.
상기 제1서브-상부층은 도전성 산화물 또는 금속을 포함하고, 상기 제2서브-상부층은 무기절연물을 포함할 수 있다.
상기 적어도 하나의 그루브의 중심을 향하는 상기 제1서브-상부층의 측면은, 상기 제2서브-상부층으로 커버될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 관한 표시 패널은 제1영역을 중심으로 수분과 같은 외부 불순물이 표시요소들을 손상시키는 것을 방지할 수 있다. 그러나 이와 같은 효과는 예시적인 것으로, 실시예들에 따른 효과는 후술하는 내용을 통해 자세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 간략하게 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 간략하게 나타낸 단면도이다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 단면도들이다.
도 5는 본 발명의 일실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 6은 본 발명의 일실시예에 따른 표시 패널 중 어느 하나의 화소를 개략적으로 나타낸 등가회로도이다
도 7은 본 발명의 일 실시예에 따른 표시 패널의 일부를 나타낸 평면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 패널 중 어느 하나의 화소에 구비된 유기발광다이오드를 개략적으로 나타낸 단면도이다.
도 9a 내지 도 9f는 본 발명의 실시예들에 따른 표시 패널 중 어느 하나의 그루브를 나타낸 단면도이다.
도 10은 본 발명의 일 실시예에 따른 표시 패널의 일부를 나타낸 평면도이다.
도 11은 본 발명의 일 실시예에 따른 표시 패널을 나타낸 단면도이다.
도 12a 내지 도 12c는 본 발명의 일 실시예에 따른 표시 패널의 제조 공정에 따른 단면도이다.
도 13은 어느 하나의 그루브 영역을 발췌하여 나타낸 단면도이다.
도 14는 본 발명의 다른 실시예에 따른 표시 패널의 단면도이다.
도 15는 본 발명의 다른 실시예에 따른 표시 패널 중 제1영역 및 중간영역을 나타낸 단면도이다.
도 16은 본 발명의 다른 실시예에 따른 표시 패널 중 제1영역 및 중간영역을 나타낸 단면도이다.
도 17은 본 발명의 다른 실시예에 따른 표시 패널의 단면도를 나타낸다.
도 18은 본 발명의 다른 실시예에 따른 표시 패널의 단면도를 나타낸다.
도 19는 본 발명의 다른 실시예에 따른 표시 패널의 단면도를 나타낸다.
도 20은 본 발명의 다른 실시예에 따른 표시 패널의 단면도를 나타낸다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 사시도이다.
도 1을 참조하면, 표시 장치(1)는 제1영역(OA) 및 제1영역(OA)을 적어도 부분적으로 둘러싸는 제2영역인 표시영역(DA)을 포함한다. 표시 장치(1)는 표시영역(DA)에 배치된 복수의 화소들에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다. 제1영역(OA)은 표시영역(DA)에 의해 전체적으로 둘러싸일 수 있다. 제1영역(OA)은 도 2를 참조하여 후술할 컴포넌트가 배치되는 영역일 수 있다.
제1영역(OA)과 제2영역인 표시영역(DA) 사이에는 제3영역으로서 중간영역(MA)이 배치되며, 표시영역(DA)은 제4영역인 외곽영역(PA)에 의해 둘러싸일 수 있다. 중간영역(MA) 및 외곽영역(PA)은 화소들이 배치되지 않은 일종의 비표시영역일 수 있다. 중간영역(MA)은 표시영역(DA)에 의해 전체적으로 둘러싸이고, 표시영역(DA)은 외곽영역(PA)에 의해 전체적으로 둘러싸일 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치(1)로서, 유기 발광 표시 장치를 예로 하여 설명하지만, 본 발명의 표시 장치는 이에 제한되지 않는다. 다른 실시예로서, 본 발명의 표시 장치(1)는 무기 발광 표시 장치(Inorganic Light Emitting Display 또는 무기 EL 표시 장치), 퀀텀닷 발광 표시 장치(Quantum dot Light Emitting Display)와 같은 표시 장치일 수 있다.
도 1에는 제1영역(OA)이 하나 구비되며 대략 원형인 것을 도시하고 있으나 본 발명은 이에 한정되지 않는다. 제1영역(OA)의 개수는 2개 이상일 수 있으며, 각각의 형상은 원형, 타원형, 다각형, 별 형상, 다이아몬드 형상 등 다양하게 변경될 수 있음은 물론이다.
도 2 및 도 3은 각각 본 발명의 일 실시예에 따른 표시 장치를 간략하게 나타낸 단면도로서, 도 1의 II-II'선에 따른 단면에 대응할 수 있다.
도 2를 참조하면, 표시 장치(1)는 표시 패널(10), 표시 패널(10) 상에 배치되는 입력감지층(40), 및 광학 기능층(50)을 포함할 수 있으며, 이들은 윈도우(60)로 커버될 수 있다. 표시 장치(1)는 휴대폰(mobile phone), 노트북, 스마트 워치와 같은 다양한 종류의 전자 기기일 수 있다.
표시 패널(10)은 이미지를 표시할 수 있다. 표시 패널(10)은 표시영역(DA)에 배치된 화소들을 포함한다. 화소들은 표시요소 및 이와 연결된 화소회로를 포함할 수 있다. 표시요소는 유기발광다이오드, 또는 퀀텀닷 유기발광다이오드 등을 포함할 수 있다.
입력감지층(40)은 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득한다. 입력감지층(40)은 감지전극(sensing electrode 또는 touch electrode) 및 감지전극과 연결된 트레이스라인(trace line)들을 포함할 수 있다. 입력감지층(40)은 표시 패널(10) 위에 배치될 수 있다. 입력감지층(40)은 뮤추얼 캡 방식 또는/및 셀프 캡 방식으로 외부 입력을 감지할 수 있다.
입력감지층(40)은 표시 패널(10) 상에 직접 형성되거나, 별도로 형성된 후 광학 투명 점착제(optical clear adhesive)와 같은 점착층을 통해 결합될 수 있다. 예컨대, 입력감지층(40)은 표시 패널(10)을 형성하는 공정 이후에 연속적으로 형성될 수 있으며, 이 경우 입력감지층(40)은 표시 패널(10)의 일부로 이해될 수 있으며, 입력감지층(40)과 표시 패널(10) 사이에는 점착층이 개재되지 않을 수 있다. 도 2에는 입력감지층(40)이 표시 패널(10)과 광학 기능층(50) 사이에 개재된 것을 도시하지만, 다른 실시예로서, 입력감지층(40)은 광학 기능층(50) 위에 배치될 수 있다.
광학 기능층(50)은 반사 방지층을 포함할 수 있다. 반사 방지층은 윈도우(60)를 통해 외부에서 표시 패널(10)을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 반사 방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자 및 편광자 자체 또는 보호필름이 반사방지 층의 베이스층으로 정의될 수 있다.
다른 실시예로, 반사 방지층은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 표시 패널(10)의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 또 다른 실시예로, 반사 방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광과 제2 반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
광학 기능층(50)은 렌즈층을 포함할 수 있다. 렌즈층은 표시 패널(10)에서 방출되는 빛의 출광 효율을 향상시키거나, 색편차를 줄일 수 있다. 렌즈층은 오목하거나 볼록한 렌즈 형상을 가지는 층을 포함하거나, 또는/및 굴절률이 서로 다른 복수의 층을 포함할 수 있다. 광학 기능층(50)은 전술한 반사 방지층 및 렌즈층을 모두 포함하거나, 이들 중 어느 하나를 포함할 수 있다.
일 실시예에서, 광학 기능층(50)은 표시 패널(10) 및/또는 입력감지층(40)을 형성하는 공정 이후에 연속적으로 형성될 수 있다. 이 경우, 광학 기능층(50) 표시 패널(10) 및/또는 입력감지층(40) 사이에는 점착층이 개재되지 않을 수 있다.
표시 패널(10), 입력감지층(40), 및/또는 광학 기능층(50)은 개구를 포함할 수 있다. 이와 관련하여, 도 2에는 표시 패널(10), 입력감지층(40), 및 광학 기능층(50)이 각각 제1 내지 제3개구(10H, 40H, 50H)를 포함하며, 제1 내지 제3개구(10H, 40H, 50H)들이 서로 중첩되는 것을 도시한다. 제1 내지 제3개구(10H, 40H, 50H)들은 제1영역(OA)에 대응하도록 위치한다. 다른 실시예로, 표시 패널(10), 입력감지층(40), 및 광학 기능층(50) 중 하나 또는 그 이상은 개구를 포함하지 않을 수 있다. 예컨대, 표시 패널(10), 입력감지층(40), 및 광학 기능층(50) 중에서 선택된 어느 하나, 또는 두 개의 구성요소는 개구를 포함하지 않을 수 있다. 또는, 표시 패널(10), 입력감지층(40), 및 광학 기능층(50)은, 도 3에 도시된 바와 같이 개구를 포함하지 않을 수 있다.
제1영역(OA)은 전술한 바와 같이 표시 장치(1)에 다양한 기능을 부가하기 위한 컴포넌트(20)가 위치하는 일종의 컴포넌트 영역(예, 센서 영역, 카메라 영역, 스피커 영역, 등)일 수 있다. 컴포넌트(20)는 도 2에 도시된 바와 같이 제1 내지 제3개구(10H, 40H, 50H) 내에 위치할 수 있다. 또는, 컴포넌트(20)는 도 3에 도시된 바와 같이 표시 패널(10)의 아래에 배치될 수 있다.
컴포넌트(20)는 전자요소를 포함할 수 있다. 예컨대, 컴포넌트(20)는 빛이나 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 적외선 센서와 같이 빛을 출력하거나 또는/및 수신하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 소리를 출력하는 스피커 등을 포함할 수 있다. 빛을 이용하는 전자요소의 경우, 가시광, 적외선광, 자외선광 등과 같이 다양한 파장 대역의 빛을 이용할 수 있다. 일부 실시예에서, 제1영역(OA)은 컴포넌트(20)로부터 외부로 출력되거나 외부로부터 전자요소를 향해 진행하는 빛 또는/및 음향이 투과할 수 있는 투과영역(transmission area)으로 이해될 수 있다.
다른 실시예로, 표시 장치(1)가 스마트 워치나 차량용 계기판으로 이용되는 경우, 컴포넌트(20)는 시계 바늘이나 소정의 정보(예, 차량 속도 등)를 지시하는 바늘과 같은 부재일 수 있다. 표시 장치(1)가 시계 바늘이나 차량용 계기판을 포함하는 경우, 컴포넌트(20)가 윈도우(60)를 관통하여 외부로 노출될 수 있으며, 윈도우(60)는 제1영역(OA)에 대응하는 개구를 포함할 수 있다.
컴포넌트(20)는 전술한 바와 같이 표시 패널(10)의 기능과 관계된 구성요소(들)를 포함하거나, 표시 패널(10)의 심미감을 증가시키는 액세서리와 같은 구성요소 등을 포함할 수 있다. 도 2 및 도 3에는 도시되지 않았으나 윈도우(60)와 광학 기능층(50) 사이에는 광학 투명 점착제 등을 포함하는 층이 위치할 수 있다.
도 4a 내지 도 4d는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 단면도들이다.
도 4a를 참조하면, 표시 패널(10)은 기판(100) 상에 배치된 표시층(200)을 포함한다. 기판(100)은 글래스재를 포함하거나 고분자 수지를 포함할 수 있다. 기판(100)은 다층으로 형성될 수 있다. 예컨대, 기판(100)은 도 4a의 확대도에 도시된 바와 같이, 제1베이스층(101), 제1배리어층(102), 제2베이스층(103), 및 제2배리어층(104)을 포함할 수 있다.
제1베이스층(101) 및 제2베이스층(103)은 각각 고분자 수지를 포함할 수 있다. 예컨대, 제1베이스층(101) 및 제2베이스층(103)은 폴리에테르술폰(PES, polyethersulfone), 폴리아릴레이트(PAR, polyarylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenene napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 등과 같은 고분자 수지를 포함할 수 있다. 전술한 고분자 수지는 투명할 수 있다.
제1배리어층(102) 및 제2배리어층(104)은 외부 이물질의 침투를 방지하는 배리어층으로서, 실리콘나이트라이드(SiNx), 실리콘옥사이드(SiOx)와 같은 무기물을 포함하는 단일 층 또는 다층일 수 있다.
표시층(200)은 복수의 화소들을 구비한다. 표시층(200)은 각 화소마다 배치되는 표시요소들을 포함하는 표시요소층(200A), 및 각 화소마다 배치되는 화소회로와 절연층들을 포함하는 화소회로층(200B)을 포함할 수 있다. 표시요소층(200A)은 화소전극, 대향전극, 및 이들 사이에 개재되는 적층 구조를 가질 수 있으며, 각 표시요소는 유기발광다이오드(organic light-emitting diode, OLED)일 수 있다. 각 화소회로는 박막트랜지스터 및 스토리지 커패시터를 포함할 수 있으며,
표시층(200)의 표시요소들은 박막봉지층(300)과 같은 봉지부재로 커버될 수 있으며, 박막봉지층(300)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 표시 패널(10)이 고분자 수지를 포함하는 기판(100), 및 무기봉지층과 유기봉지층을 포함하는 박막봉지층(300)을 구비하는 경우, 표시 패널(10)의 유연성(flexibility)을 향상시킬 수 있다.
표시 패널(10)은 표시 패널(10)을 관통하는 제1개구(10H)를 포함할 수 있다. 제1개구(10H)는 제1영역(OA)에 위치할 수 있으며, 이 경우 제1영역(OA)은 일종의 개구영역일 수 있다. 도 4a는 기판(100) 및 박막봉지층(300)이 각각 표시 패널(10)의 제1개구(10H)에 대응하는 관통홀(100H, 300H)을 포함하는 것을 도시한다. 표시층(200)도 제1영역(OA)에 대응하는 관통홀(200H)을 포함할 수 있다.
다른 실시예로, 도 4b에 도시된 바와 같이 기판(100)은 제1영역(OA)에 대응하는 관통홀을 포함하지 않을 수 있다. 표시층(200)은 제1영역(OA)에 대응하는 관통홀(200H)을 포함할 수 있다. 박막봉지층(300)은 제1영역(OA)에 대응하는 관통홀을 포함하지 않을 수 있다. 다른 실시예로, 도 4c에 도시된 바와 같이 표시층(200)은 제1영역(OA)에 대응하는 관통홀(200H)을 포함하지 않을 수 있다.
도 4a 내지 도 4c에는 제1영역(OA)에는 표시요소층(200A)이 배치되지 않은 것을 도시하나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 도 4d에 도시된 바와 같이 제1영역(OA)에는 보조표시요소층(200C)이 위치할 수 있다. 보조표시요소층(200C)은 표시요소층(200A)의 표시요소와 다른 구조 또는/및 다른 방식으로 동작하는 표시요소를 포함할 수 있다.
일 실시예로, 표시요소층(200A)의 각 화소가 능동형 유기발광다이오드를 포함하고 보조표시요소층(200C)은 수동형 유기발광다이오드를 포함하는 화소들을 구비할 수 있다. 보조표시요소층(200C)이 수동형 유기발광다이오드의 표시요소를 포함하는 경우, 해당 수동형 유기발광다이오드 아래에는 화소회로를 이루는 구성요소들이 존재하지 않을 수 있다. 예컨대, 화소회로층(200B) 중 보조표시요소층(200C) 아래의 부분은 트랜지스터 및 스토리지 커패시터를 포함하지 않는다.
또 다른 실시예로, 보조표시요소층(200C)은 표시요소층(200A)과 동일한 타입(예, 능동형 유기발광다이오드)의 표시요소를 포함할 수 있으나, 그 아래의 화소회로의 구조가 다를 수 있다. 예컨대, 보조표시요소층(200C) 아래의 화소회로(예, 기판과 트랜지스터 사이에 차광막을 갖는 화소회로 등)는 표시요소층(200A) 아래의 화소회로와 다른 구조를 포함할 수 있다. 또는, 보조표시요소층(200C)의 표시요소들은 표시요소층(200A)의 표시요소들과 다른 제어 신호에 따라 동작할 수 있다. 보조표시요소층(200C)이 배치된 제1영역(OA)에는 비교적 높은 투과율을 요하지 않는 컴포넌트(예컨대, 적외선 센서 등)가 배치될 수 있다. 이 경우, 제1영역(OA)은 컴포넌트 영역이자 보조 표시영역으로 이해될 수 있다.
도 5는 본 발명의 일실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이고, 도 6은 본 발명의 일실시예에 따른 표시 패널 중 어느 하나의 화소를 개략적으로 나타낸 등가회로도이다.
도 5를 참조하면, 표시 패널(10)은 제1영역(OA), 제2영역인 표시영역(DA), 제3영역인 중간영역(MA), 및 제4영역인 외곽영역(PA)을 포함할 수 있다. 도 5는 표시 패널(10) 중 기판(100)의 모습으로 이해될 수 있다. 예컨대, 기판(100)이 제1영역(OA), 표시영역(DA), 중간영역(MA), 및 외곽영역(PA)을 갖는 것으로 이해될 수 있다.
표시 패널(10)은 표시영역(DA)에 배치된 복수의 화소(P)들을 포함한다. 각 화소(P)는 도 6에 도시된 바와 같이 화소회로(PC), 및 화소회로(PC)에 연결된 표시요소로서 유기발광다이오드(OLED)를 포함할 수 있다. 화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 각 화소(P)는 유기발광다이오드(OLED)를 통해 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
제2박막트랜지스터(T2)는 스위칭 박막트랜지스터로서, 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)으로부터 입력되는 스위칭 전압에 기초하여 데이터라인(DL)으로부터 입력된 데이터 전압을 제1박막트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 제2박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 제2박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
제1박막트랜지스터(T1)는 구동 박막트랜지스터로서, 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예, 캐소드)은 제2전원전압(ELVSS)을 공급받을 수 있다.
도 6은 화소회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있다. 예컨대, 화소회로(PC)는 전술한 2개의 박막트랜지스터 외에 4개 또는 5개 또는 그 이상의 박막트랜지스터들을 더 포함할 수 있다.
다시 도 5를 참조하면, 중간영역(MA)은 평면상에서 제1영역(OA)을 둘러쌀 수 있다. 중간영역(MA)은 빛을 방출하는 유기발광다이오드와 같은 표시요소가 배치되지 않은 영역으로, 중간영역(MA)에는 제1영역(OA) 주변에 배치된 화소(P)들에 신호를 제공하는 신호라인들이 지나갈 수 있다. 외곽영역(PA)에는 각 화소(P)에 스캔신호를 제공하는 스캔 드라이버(1100), 각 화소(P)에 데이터신호를 제공하는 데이터 드라이버(1200), 및 제1전원전압 및 제2전원전압을 제공하기 위한 메인 전원배선(미도시)들 등이 배치될 수 있다. 도 5에는 데이터 드라이버(1200)가 기판(100)의 일 측변에 인접하게 배치된 것을 도시하나, 다른 실시예에 따르면, 데이터 드라이버(1200)는 표시 패널(10)의 일 측에 배치된 패드와 전기적으로 접속된 FPCB(flexible Printed circuit board) 상에 배치될 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 패널의 일부를 나타낸 평면도이고, 도 8은 본 발명의 일 실시예에 따른 표시 패널 중 어느 하나의 화소에 구비된 유기발광다이오드를 개략적으로 나타낸 단면도이다. 편의 상 도 8은 봉지부재인 박막봉지층을 생략하고 도시한다.
도 7을 참조하면, 제1영역(OA)을 중심으로 화소(P)들이 표시영역(DA)에 배치된다. 제1영역(OA)은 화소(P)들 사이에 정의될 수 있다. 예컨대 평면상에서 제1영역(OA)을 중심으로 위와 아래에 각각 화소(P)들이 배치되고, 제1영역(OA)을 중심으로 좌우에 각각 화소(P)들이 배치될 수 있다.
각 화소(P)는 도 8에 도시된 바와 같이 유기발광다이오드(OLED)를 포함할 수 있다. 유기발광다이오드(OLED)는 화소전극(221), 화소전극(221)과 마주보는 대향전극(223), 그리고 화소전극(221)과 대향전극(223) 사이의 중간층(222)을 포함할 수 있다.
화소전극(221)은 평탄화층(PNL) 상에 위치한다. 화소전극(221)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(221)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 다른 실시예로, 화소전극(221)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
화소전극(221) 상에는 화소정의막(PDL)이 형성될 수 있다. 화소정의막(PDL)은 화소전극(221)의 상면을 노출하는 개구를 포함하되, 화소전극(221)의 가장자리를 커버할 수 있다. 화소정의막(PDL)은 유기 절연물을 포함할 수 있다. 또는, 화소정의막(PDL)은 유기절연물 및 무기절연물을 포함할 수 있다.
중간층(222)은 발광층(222b)을 포함한다. 중간층(222)은 발광층(222b)의 아래에 배치된 제1기능층(222a) 및/또는 발광층(222b)의 위에 배치된 제2기능층(222c)을 포함할 수 있다. 발광층(222b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다.
제1기능층(222a)은 단층 또는 다층일 수 있다. 예컨대 제1기능층(222a)이 고분자 물질로 형성되는 경우, 제1기능층(222a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 제1기능층(222a)이 저분자 물질로 형성되는 경우, 제1기능층(222a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다.
제2기능층(222c)은 언제나 구비되는 것은 아니다. 예컨대, 제1기능층(222a)과 발광층(222b)을 고분자 물질로 형성하는 경우, 제2기능층(222c)을 형성하는 것이 바람직하다. 제2기능층(222c)은 단층 또는 다층일 수 있다. 제2기능층(222c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
중간층(222) 중 발광층(222b)은 각 화소마다 배치될 수 있다. 예컨대, 발광층(222b)은 화소전극(221)과 대응하도록 패터닝될 수 있다. 발광층(222b)과 달리 중간층(222) 중 제1기능층(222a) 및/또는 제2기능층(222c)은 각각 복수의 화소(P)들에 대응하도록 일체(single body)로 형성될 수 있다.
대향전극(223)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(223)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(223)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(223)은 표시영역(DA)뿐만 아니라 중간영역(MA) 상에도 형성될 수 있다. 제1기능층(222a), 제2기능층(222c), 및 대향전극(223)은 열 증착법에 의해 형성될 수 있다.
캐핑층(230)은 대향전극(223) 상에 위치할 수 있다. 예컨대, 캐핑층(230)은 LiF를 포함할 수 있으며, 열 증착법에 의해 형성될 수 있다. 일부 실시예에서, 캐핑층(230)은 생략될 수 있다.
표시 패널에 구비되는 층들 중 유기물을 포함하는 층(들)은 수분이 진행하는 경로를 제공할 수 있다. 유기발광다이오드(OLED)의 적층 구조에 포함된 제1기능층(222a) 및/또는 제2기능층(222c)도 유기물이기에 수분이 진행하는 경로를 제공할 수 있으나, 제1기능층(222a) 및/또는 제2기능층(222c)은 중간영역(MA)에 구비된 그루브(G)들에 의해 단절 또는 분리되므로, 전술한 투습의 문제 및 그에 따른 유기발광다이오드(OLED)의 손상을 방지할 수 있다.
도 7에 도시된 바와 같이 중간영역(MA)에는 하나 또는 그 이상의 그루브(G)가 위치할 수 있다. 도 7에 도시된 바와 같은 평면 상에서, 그루브(G)들은 각각 제1영역(OA)을 둘러싸는 고리 형상일 수 있으며, 그루브(G)들은 상호 이격되어 배치될 수 있다.
그루브(G)는 복수의 층들을 포함하는 다층막에 형성될 수 있으며, 다층막의 깊이 방향으로 오목하게 형성된 그루브(G)는 언더컷 구조를 가질 수 있다. 다층막 및 그루브(G)의 구조는 도 9a 내지 도 9f를 참조하여 이하에서 설명한다.
도 9a 내지 도 9f는 본 발명의 일 실시예에 따른 표시 패널 중 어느 하나의 그루브를 나타낸 단면도이다. 편의상 도 9a 내지 도 9f는 봉지부재인 박막봉지층을 생략하고 도시한다.
도 9a 내지 도 9f를 참조하면, 다층막(ML)은 하부층(LL)과 상부층(UL)을 포함하되, 하부층(LL) 및/또는 상부층(UL)은 복수의 서브층을 포함할 수 있다.
도 9a 및 도 9b를 참조하면, 다층막(ML)은 하부층(LL)과 상부층(UL)을 포함한다. 하부층(LL)은 제1서브-하부층(LL1) 및 제1서브-하부층(LL1) 아래의 제2서브-하부층(LL2)을 포함할 수 있다. 상부층(UL)은 단일 층일 수 있다.
하부층(LL)과 상부층(UL)은 서로 다른 물질을 포함할 수 있다. 예컨대, 제1서브-하부층(LL1) 및 제2서브-하부층(LL2)은 유기물, 예컨대 유기절연물을 포함할 수 있으며, 상부층(UL)은 무기물을 포함할 수 있다.
하부층(LL)의 유기절연물은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.
상부층(UL)의 무기물은 탄소를 포함하는 유기물과 구별되는 물질로서, 인듐징크옥사이드(IZO; indium zinc oxide), 인듐틴옥사이드(ITO; indium tin oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide), 및/또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 또는, 상부층(UL)의 무기물은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 및/또는 티타늄(Ti)과 같은 금속을 포함할 수 있다. 또는, 상부층(UL)의 무기물은 실리콘나이트라이드, 실리콘옥사이드, 및/또는 실리콘옥시나이트라이드와 같은 절연물을 포함할 수 있다.
그루브(G)는 다층막(ML)의 깊이 방향을 따라 형성될 수 있다. 그루브(G)는 상부층(UL)을 관통하는 상부-홀(UL-h), 및 하부층(LL)에 형성된 하부-홀 또는 하부-리세스로 이루어질 수 있다. 일 실시예로, 도 9a에 도시된 바와 같이 그루브(G)는 상부층(UL)의 상부-홀(UL-h), 및 제1서브-하부층(LL1)의 제1하부-홀(LL1-h), 및 제2서브-하부층(LL2)의 제2리세스(LL1-r)를 포함할 수 있다. 또는, 도 9b에 도시된 바와 같이 그루브(G)는 상부층(UL)의 상부-홀(UL-h), 및 제1서브-하부층(LL1)의 제1하부-홀(LL1-h), 및 제2서브-하부층(LL2)의 제2하부-홀(LL2-h)을 포함할 수 있다. 그루브(G)의 깊이(d)는 하부층(LL)의 두께(t)보다 작고, 그루브(G)의 바닥면은 제2서브-하부층(LL2)의 상면과 바닥면 사이에 위치할 수 있다(도 9a). 또는, 그루브(G)의 깊이(d)는 하부층(LL)의 두께(t)와 같을 수 있으며, 그루브(G)의 바닥면은 제2서브-하부층(LL2)의 바닥면과 동일한 면 상에 위치할 수 있다(도 9b).
그루브(G)는 언더컷 구조를 가질 수 있다. 도 9a 및 도 9b는 상부-홀(UL-H)의 제1폭(W1)은 하부층(LL)의 폭, 예컨대 제1서브-하부층(LL1)의 제1하부-홀(LL1-H)의 제2폭(W2) 보다 작게 형성될 수 있다. 그루브(G)를 향해, 예컨대 그루브(G)의 중심을 향해 돌출된 상부층(UL)의 단부들은 한 쌍의 팁(PT)을 형성할 수 있다. 각각의 팁(PT)의 돌출 길이(d1)는 그루브(G)의 깊이(d) 보다 작을 수 있다. 팁(PT)의 돌출 길이(d1)는 약 2㎛ 보다 작을 수 있다. 예컨대, 팁(PT)의 돌출 길이(d1)는 약 1㎛ 내지 1.5 ㎛일 수 있다. 그루브(G)의 깊이(d)는 약 2㎛ 이상이거나, 2.5㎛ 이상이거나, 3㎛ 이상이거나, 3.5㎛ 이상일 수 있다.
앞서 도 7 및 도 8을 참조하여 설명한 바와 같은 유기발광다이오드(OLED, 도 8)의 적층 구조에 포함된 유기물층(들)은 그루브(G)에 의해 단절되거나 분리될 수 있다. 예컨대, 제1기능층(222a) 및 제2기능층(222c)은 도 9a 및 도 9b에 도시된 바와 같이, 그루브(G)를 중심으로 단절되거나 분리될 수 있다. 마찬가지로, 대향전극(223) 및 캐핑층(230)은 그루브(G)를 중심으로 단절되거나 분리될 수 있다. 도 9a 및 도 9b, 그리고 후술할 도 9c 내지 도 19의 도면에서는 그루브(G)를 중심으로 제1기능층(222a), 제2기능층(222c), 대향전극(223), 및 캐핑층(230)이 단절되거나 분리된 것을 도시하나, 본 발명은 이에 한정되지 않는다. 앞서 설명한 바와 같이 제2기능층(222c) 및/또는 캐핑층(230)은 생략될 수 있으며, 이 경우 생략된 제2기능층(222c) 및/또는 캐핑층(230)은 그루브(G) 주변에 존재하지 않는다.
도 9a 및 도 9b를 참조한 바와 같이 그루브(G)에 의해 제1기능층(222a), 제2기능층(222c), 대향전극(223), 및 캐핑층(230)은 단절되거나 분리될 수 있으며, 그루브(G)가 형성된 다층막(ML)은 도 9a 내지 도 9b에 도시된 것뿐만 아니라, 도 9c 내지 도 9f를 참조하여 후술하는 바와 같이 다양한 구조를 가질 수 있다.
도 9c를 참조하면, 그루브(G)는 다층막(ML)에 형성되며, 다층막(ML)의 하부층(LL')은 제1서브-하부층(LL1), 및 제1서브-하부층(LL1) 아래의 제2서브-하부층(LL2), 및 제2서브-하부층(LL2) 아래의 제3서브-하부층(LL3)을 포함할 수 있다.
제1서브-하부층(LL1), 제2서브-하부층(LL2), 및 제3서브-하부층(LL3) 중 두개 또는 세개의 층은 서로 다른 물질을 포함할 수 있다. 예컨대, 제1서브-하부층(LL1)은 유기절연물을 포함할 수 있고, 제2서브-하부층(LL2), 및 제3서브-하부층(LL3)은 실리콘나이트라이드, 실리콘옥사이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있다.
도 9c에는 하부층(LL')이 2개의 무기절연물층, 예컨대 제2서브-하부층(LL2) 및 제3서브-하부층(LL3)을 포함하는 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 하부층(LL')은 유기절연물을 포함하는 제1서브-하부층(LL1) 및 제1서브-하부층(LL1)의 아래에 배치되고 무기절연물을 포함하는 1개, 또는 3개 이상의 서브층(들)을 포함할 수 있다.
상부층(UL)은 앞서 도 9a를 참조하여 설명한 바와 같이 단일 층일 수 있으며, 무기물을 포함한다. 상부층(UL)은 실리콘나이트라이드나 실리콘옥사이드나 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있다. 또는, 상부층(UL)은 이 IZO와 같은 도전성 산화물을 포함하거나, Mo, Ti, Cu와 같은 금속을 포함할 수 있다.
그루브(G)는 언더컷 형상을 가질 수 있으며, 그루브(G)의 중심을 향해 돌출된 한 쌍의 팁(PT)의 돌출 길이(d1)와 그루브(G)의 깊이(d), 그리고 그루브(G)를 중심으로 제1기능층(222a), 제2기능층(222c), 대향전극(223), 및 캐핑층(230)이 단절되거나 분리된 것과 같은 특징은 앞서 도 9a 및 도 9b를 참조하여 설명한 바와 같다. 도 9c는 그루브(G)의 바닥면이 제3서브-하부층(LL3)의 상면과 바닥면 사이에 위치하는 것을 도시하나, 다른 실시예로서 그루브(G)의 바닥면은 제3서브-하부층(LL3)의 바닥면과 동일한 면 상에 놓일 수 있다.
도 9d를 참조하면, 그루브(G)는 다층막(ML)에 형성되며, 다층막(ML)의 하부층(LL')은 도 9c를 참조하여 설명한 바와 같이 제1서브-하부층(LL1), 제2서브-하부층(LL2) 및 제3서브-하부층(LL3)을 포함할 수 있다. 다른 실시예로, 도 9d의 하부층(LL')은 앞서 도 9a 및 도 9b를 참조하여 설명한 하부층(LL)의 구조를 가질 수 있다.
다층막(ML)의 상부층(UL')은 제1서브-상부층(UL1) 및 제1서브-상부층(UL1) 위에 배치된 제2서브-상부층(UL2)을 포함할 수 있다. 상부층(UL)은 무기물을 포함하되, 제1서브-상부층(UL1) 및 제2서브-상부층(UL2)은 서로 다른 물질을 포함할 수 있다. 예컨대, 제1서브-상부층(UL1)은 IZO와 같은 도전성 산화물을 포함하거나 Al, Mo, Ti과 같은 금속을 포함할 수 있으며, 제2서브-상부층(UL2)은 실리콘나이트라이드, 실리콘옥사이드, 실리콘옥시나이트라이드와 같은 절연물을 포함할 수 있다.
그루브(G)를 향하는 제1서브-상부층(UL1)의 측면(UL1-S)은 제2서브-상부층(UL2)으로 커버될 수 있다. 일 실시예로, 제1서브-상부층(UL1)이 티타늄, 알루미늄, 및 티타늄의 3층인 경우, 표시 패널의 제조 공정 중에서 알루미늄이 티타늄에 비하여 더 손상되면서 제1서브-상부층(UL1)의 측면(UL1-S)에 요철이 형성될 수 있다. 그러나, 본 발명의 실시예에 따르면, 제1서브-상부층(UL1)의 측면(UL1-S)이 제2서브-상부층(UL2)에 의해 커버되므로, 제1서브-상부층(UL1)의 측면(UL1-S)이 손상되는 것을 방지할 수 있다.
제1서브-상부층(UL1) 및 제2서브-상부층(UL2)은 하부층(LL)의 측면 보다 그루브(G)의 중심을 향해 더 연장되어 한 쌍의 팁(PT)을 정의한다. 각 팁(PT)의 돌출 길이(d1), 그루브(G)의 깊이(d)는 앞서 설명한 바와 같다.
도 9d에서는 그루브(G)의 바닥면이 제3서브-하부층(LL3)의 상면과 바닥면 사이에 위치하는 것을 도시하나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서 그루브(G)의 바닥면은 도 9b를 참조하여 설명한 바와 유사하게 제3서브-하부층(LL3)의 바닥면과 동일한 면 상에 놓일 수 있다.
도 9e를 참조하면, 다층막(ML)의 상부층(UL')은 앞서 도 9d를 참조한 바와 동일하며, 하부층(LL'')이 단일 층인 점에서 차이가 있다. 하부층(LL'')은 유기절연물을 포함할 수 있다. 그루브(G)의 깊이(d)는 하부층(LL)의 두께와 같거나 그보다 작을 수 있다.
도 9e에서는 그루브(G)의 바닥면이 하부층(LL'')의 상면과 바닥면 사이에 위치하는 것을 도시하나, 다른 실시예로서 그루브(G)의 바닥면은 하부층(LL'')의 바닥면과 동일한 면 상에 놓일 수 있다.
도 9f를 참조하면, 다층막(ML)의 하부층(LL)은 앞서 도 9a 및 도 9b에 도시된 바와 같이 제1서브-하부층(LL1) 및 제2서브-하부층(LL2)을 포함할 수 있다. 다른 실시예로, 하부층(LL)은 도 9c 내지 도 9e를 참조하여 설명한 바와 같은 하부층(LL', LL'')일 수 있다.
다층막(ML)의 상부층(UL'')은 복수의 층을 포함할 수 있다. 예컨대, 상부층(UL'')은 제1서브-상부층(UL1), 제1서브-상부층(UL1) 위의 제2서브-상부층(UL2), 및 제2서브-상부층(UL2) 위의 제3서브-상부층(UL3)을 포함할 수 있다. 제1서브-상부층(UL1), 제2서브-상부층(UL2), 및 제3서브-상부층(UL3) 중 두 개 이상은 서로 다른 물질을 포함할 수 있다.
예컨대, 제1서브-상부층(UL1) 및 제3서브-상부층(UL3)은 IZO와 같은 도전성 산화물이나 금속을 포함하고, 제2서브-상부층(UL2)은 실리콘나이트라이드와 같은 절연물을 포함할 수 있다. 또는, 제1서브-상부층(UL1) 및 제3서브-상부층(UL3)은 실리콘나이트라이드와 같은 절연물을 포함하고, 제2서브-상부층(UL2)은 IZO와 같은 도전성 산화물이나 금속을 포함할 수 있다.
도 9f는 상부층(UL'')이 3개의 서브층을 포함하는 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 상부층(UL'')은 제1서브-상부층(UL1) 및 제2서브-상부층(UL2)의 2개의 서브층을 포함할 수 있다. 또는, 상부층(UL)은 4개 이상의 서브층을 포함할 수 있다.
제1서브-상부층(UL1), 제2서브-상부층(UL2), 및 제3서브-상부층(UL3)은 하부층(LL)의 측면 보다 그루브(G)의 중심을 향해 더 연장되어 한 쌍의 팁(PT)을 정의한다. 각 팁(PT)의 돌출 길이(d1), 그루브(G)의 깊이(d)는 앞서 설명한 바와 같다.
도 9f에서는 그루브(G)의 바닥면이 제2서브-하부층(LL2)의 상면과 바닥면 사이에 위치하는 것을 도시하나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서 그루브(G)의 바닥면은 도 9b를 참조하여 설명한 바와 같이 제2서브-하부층(LL2)의 바닥면과 동일한 면 상에 놓일 수 있다.
도 10은 본 발명의 일 실시예에 따른 표시 패널의 일부를 나타낸 평면도이다.
도 10을 참조하면, 제1영역(OA)과 표시영역(DA) 사이에는 중간영역(MA)이 위치하고, 중간영역(MA)에는 복수의 그루브(G)들이 배치된다. 도 10에는 3개의 그루브(G)를 도시하지만, 그루브(G)들의 개수는 4개 이상, 6개 이상, 9개 이상, 10개 이상, 11개 이상일 수 있다.
라인들은 중간영역(MA)에서 제1영역(OA)의 가장자리를 우회(detour, bypass)할 수 있다. 제1영역(OA)을 중심으로 상호 이격된 화소(P)들에 연결된 신호라인들은 중간영역(MA)에서 제1영역(OA)의 가장자리를 따라 연장될 수 있다.
도 10의 평면상에서, 표시영역(DA)을 지나는 적어도 하나의 데이터라인(DL)은, 제1영역(OA)의 위와 아래에 각각 배치된 화소(P)들에 데이터신호를 제공하도록 y방향으로 연장되되, 중간영역(MA)에서 제1영역(OA)의 가장자리를 따라 연장될 수 있다. 유사하게, 표시영역(DA)을 지나는 스캔라인들 중 적어도 하나의 스캔라인(SL)은, 제1영역(OA)의 좌우에 각각 배치된 화소(P)들에 스캔신호를 제공하도록 x방향으로 연장되되, 중간영역(MA)에서 제1영역(OA)의 가장자리를 따라 연장될 수 있다.
스캔라인(SL)의 우회 부분(circuitous portion or bypass portion, SL-D)은 표시영역(DA)을 가로지르는 연장 부분(SL-L)과 동일한 층 상에 위치하며, 일체로 형성될 수 있다. 데이터라인(DL)들 중 적어도 하나의 데이터라인(이하, 제1데이터라인, DL1)의 우회 부분(DL-D1)은 표시영역(DA)을 가로지르는 연장 부분(DL-L1)과 서로 다른 층 상에 형성될 수 있으며, 데이터라인(DL)의 우회 부분(DL-D1)과 연장 부분(DL-L1)은 콘택홀(CNT)을 통해 접속될 수 있다. 데이터라인(DL)들 중 적어도 하나의 데이터라인(이하 제1데이터라인, DL2)의 우회 부분(DL-D2)은 연장 부분(DL-L2)과 동일한 층 상에 위치하며, 일체로 형성될 수 있다.
도 11은 본 발명의 일 실시예에 따른 표시 패널을 나타낸 단면도이고, 도 12a 내지 도 12c는 본 발명의 일 실시예에 따른 표시 패널의 제조 공정에 따른 단면도로서 중간영역을 나타내고, 도 13은 어느 하나의 그루브 영역을 발췌하여 나타낸 단면도이다. 도 11은 도 10의 X-X'선에 따른 단면에 대응할 수 있다.
도 11을 참조하면, 제1영역(OA)과 표시영역(DA) 사이에 중간영역(MA)이 위치하고, 표시영역(DA)에는 각각의 화소(P, 도 10)에 해당하는 화소회로(PC) 및 유기발광다이오드(OLED)가 위치한다.
먼저 도 11의 표시영역(DA)을 참조하면, 기판(100)은 글래스재 또는 고분자 수지를 포함할 수 있다. 일 실시예로서 기판(100)은 앞서 도 4a의 확대도에 도시된 바와 같이 복수의 서브층들을 포함할 수 있다.
기판(100) 상에는 불순물이 박막트랜지스터(TFT)의 반도체층(Act)으로 침투하는 것을 방지하기 위해 형성된 버퍼층(201)이 형성될 수 있다. 버퍼층(201)은 실리콘나이트라이드, 실리콘옥시나이트라이드 및 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
버퍼층(201) 상에는 화소회로(PC)가 배치될 수 있다. 화소회로(PC)는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함한다. 박막트랜지스터(TFT)는 반도체층(Act), 게이트전극(GE), 소스전극(SE), 드레인전극(DE)을 포함할 수 있다. 화소회로(PC)의 데이터라인(DL)은 화소회로(PC)에 포함된 스위칭 박막트랜지스터(미도시)와 전기적으로 연결될 수 있다. 본 실시예에서는 게이트전극(GE)이 게이트절연층(203)을 가운데 두고 반도체층(Act) 상에 배치된 탑 게이트 타입을 도시하였으나, 다른 실시예에 따르면 박막트랜지스터(TFT)는 바텀 게이트 타입일 수 있다.
반도체층(Act)은 폴리 실리콘을 포함할 수 있다. 또는, 반도체층(Act)은 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 게이트전극(GE)은 저저항 금속 물질을 포함할 수 있다. 게이트전극(GE)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
반도체층(Act)과 게이트전극(GE) 사이의 게이트절연층(203)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 및 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 게이트절연층(203)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
소스전극(SE) 및 드레인전극(DE)은 데이터라인(DL)과 동일한 층 상에 위치할 수 있으며, 동일한 물질을 포함할 수 있다. 소스전극(SE), 드레인전극(DE), 및 데이터라인(DL)은 전도성이 좋은 재료를 포함할 수 있다. 소스전극(SE) 및 드레인전극(DE)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 소스전극(SE), 드레인전극(DE), 및 데이터라인(DL)은 Ti/Al/Ti의 다층으로 형성될 수 있다.
스토리지 커패시터(Cst)는 제1층간절연층(205)을 사이에 두고 중첩하는 하부 전극(CE1)과 상부 전극(CE2)을 포함할 수 있다. 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩될 수 있다. 이와 관련하여, 도 11은 박막트랜지스터(TFT)의 게이트전극(GE)이 스토리지 커패시터(Cst)의 하부 전극(CE1)인 것을 도시하고 있다. 다른 실시예로서, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있다. 스토리지 커패시터(Cst)는 제2층간절연층(207)으로 커버될 수 있다. 스토리지 커패시터(Cst)의 상부 전극(CE2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
제1층간절연층(205) 및 제2층간절연층(207)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 제1층간절연층(205) 및 제2층간절연층(207)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함하는 화소회로(PC)는 제1유기절연층(209)으로 커버될 수 있다. 제1유기절연층(209)은 상면이 대략 편평한 면을 포함할 수 있다.
화소회로(PC)는 화소전극(221)과 전기적으로 연결될 수 있다. 예컨대, 도 11에 도시된 바와 같이 박막트랜지스터(TFT)와 화소전극(221) 사이에는 콘택메탈층(CM)이 개재될 수 있다. 콘택메탈층(CM)은 제1유기절연층(209)에 형성된 콘택홀을 통해 박막트랜지스터(TFT)에 접속할 수 있으며, 화소전극(221)은 콘택메탈층(CM) 상의 제2유기절연층(211)에 형성된 콘택홀을 통해 콘택메탈층(CM)에 접속할 수 있다. 콘택메탈층(CM)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 콘택메탈층(CM)은 Ti/Al/Ti의 3층으로 형성될 수 있다.
제1유기절연층(209) 및 제2유기절연층(211)은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다. 일 실시예로, 제1유기절연층(209) 및 제2유기절연층(211)은 폴리이미드를 포함할 수 있다.
화소전극(221)은 제2유기절연층(211) 상에 형성될 수 있다. 제2유기절연층(211)은 앞서 도 8을 참조하여 설명한 평탄화층으로 이해할 수 있다. 화소전극(221)의 가장자리는 화소정의막(215)으로 커버될 수 있다. 화소정의막(215)은 화소전극(221)과 중심 부분과 중첩하는 개구를 포함할 수 있다. 화소정의막(215) 상에는 스페이서(217)가 위치할 수 있다. 스페이서(217)는 화소정의막(215)과 다른 물질을 포함하거나, 화소정의막(215)과 동일한 물질을 포함할 수 있다. 일 실시예로, 화소정의막(215)과 스페이서(217)는 동일한 물질을 포함할 수 있으며, 하프톤 마스크를 이용한 마스크 공정에서 함께 형성될 수 있다. 일 실시예로서, 화소정의막(215) 및 스페이서(217)는 폴리이미드를 포함할 수 있다.
중간층(222)은 발광층(222b)을 포함한다. 중간층(222)은 발광층(222b)의 아래에 배치된 제1기능층(222a) 및/또는 발광층(222b)의 위에 배치된 제2기능층(222c)을 포함할 수 있다. 발광층(222b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 대향전극(223)은 중간층(222) 상에 배치되며, 대향전극(223) 상에는 캐핑층(230)이 배치될 수 있다. 캐핑층(230)은 생략될 수 있다.
화소전극(221), 중간층(222), 및 대향전극(223)의 물질, 구조 및 특징은 앞서 도 8을 참조하여 설명한 바와 같다.
유기발광다이오드(OLED)는 박막봉지층(300)으로 커버된다. 박막봉지층(300)은 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층을 포함할 수 있으며, 도 11은 박막봉지층(300)이 제1 및 제2무기봉지층(310, 330) 및 이들 사이에 개재된 유기봉지층(320)을 포함하는 것을 도시한다. 다른 실시예에서 유기봉지층의 개수와 무기봉지층의 개수 및 적층 순서는 변경될 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드, 징크옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 중 하나 이상의 무기물을 포함할 수 있다. 제1무기봉지층(310) 및 제2무기봉지층(330)은 전술한 물질을 포함하는 단일 층 또는 다층일 수 있다. 유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층(320)은 아크릴레이트(acrylate)를 포함할 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)의 두께는 서로 다를 수 있다. 제1무기봉지층(310)의 두께가 제2무기봉지층(330)의 두께 보다 클 수 있다. 또는, 제2무기봉지층(330)의 두께가 제1무기봉지층(310)의 두께 보다 크거나, 제1무기봉지층(310) 및 제2무기봉지층(330)의 두께는 서로 동일할 수 있다.
도 11의 중간영역(MA)을 참조하면, 중간영역(MA)은 제1영역(OA)으로부터 상대적으로 먼 제1서브중간영역(SMA1) 및 제1영역(OA)에 상대적으로 가까운 제2서브중간영역(SMA2)을 포함할 수 있다.
라인들, 예컨대 신호라인들은 제1서브중간영역(SMA1)에 위치할 수 있다. 앞서 도 10을 참조하여 설명한 제1 및 제2데이터라인(DL1, DL2)들 중 우회하는 부분(예컨대, DL-D1, DL-D2)들은 도 11의 제1서브중간영역(SMA1)에 위치할 수 있다. 제1서브중간영역(SMA1)은 전술한 데이터라인(DL)들이 우회하는 라인영역 또는 우회영역으로 이해될 수 있다. 도 10을 참조하여 설명한 중간영역(MA)에 위치하는 데이터라인(DL)들은 제1유기절연층(209)을 사이에 두고 제1유기절연층(209)의 위와 아래에 교번적으로 배치된 제1데이터라인(DL1)들 및 제2데이터라인(DL2)들을 포함할 수 있다. 이와 관련하여, 도 11은 제1데이터라인(DL1)의 우회 부분(DL-D1)과 제2데이터라인(DL2)의 우회 부분(DL-D2)은 서로 이웃하게 배치되되, 각각 제1유기절연층(209)의 위에 배치되거나 아래에 배치된 것을 도시한다. 이 경우, 이웃한 제1데이터라인(DL1)과 제2데이터라인(DL2) 사이, 예컨대 제1데이터라인(DL1)의 우회 부분(DL-D1)과 제2데이터라인(DL2)의 우회 부분(DL-D2) 사이의 갭(또는 피치,Δd)를 줄일 수 있다.
제2서브중간영역(SMA2)에는 그루브(G)들이 위치한다. 그루브(G)들은 다층막(ML)에 형성되는데, 일 실시예로서 도 11 및 도 12a에 도시된 바와 같이 다층막(ML)은 제1유기절연층(209), 제2유기절연층(211), 및 무기층(213)을 포함할 수 있다. 제1유기절연층(209)과 제2유기절연층(211)은 앞서 도 9a 및 도 9b를 참조하여 설명한 다층막(ML)의 제1서브-하부층과 제2서브-하부층에 대응하고, 무기층(213)은 상부층에 대응할 수 있다.
무기층(213)은 화소전극(221)과 다른 물질을 포함할 수 있다. 무기층(213)은 IZO, ITO, ZnO, In2O3, IGO, 및/또는 AZO와 같은 도전성 산화물을 포함하거나, Mo, Cu, 및/또는 Ti과 같은 금속을 포함하거나, 실리콘나이트라이드, 실리콘옥사이드, 및/또는 실리콘옥시나이트라이드와 같은 절연물을 포함할 수 있다.
도 12a를 참조하면, 그루브(G)는 무기층(213)의 홀(213h), 제2유기절연층(211)의 홀(211h), 및 제1유기절연층(209)의 리세스(209r)로 이루어질 수 있다. 이 경우, 그루브(G)의 바닥면은 제1유기절연층(209)의 상면과 바닥면 사이에 위치할 수 있다. 다른 실시예로, 제1유기절연층(209)은 리세스(209r) 대신에 제1유기절연층(209)을 관통하는 홀을 포함할 수 있으며, 이 경우 그루브(G)의 바닥면은 제1유기절연층(209)의 바닥면 또는 제2층간절연층(207)의 상면과 동일한 면 상에 놓일 수 있다.
무기층(213)은 그루브(G)를 향해 연장된 한 쌍의 팁(PT)을 포함하며, 팁(PT)의 돌출 길이(d1)는 앞서 설명한 바와 같이 약 2㎛ 보다 작을 수 있다. 그루브(G)의 깊이(d)는 약 2㎛ 이상이거나, 2.5㎛ 이상이거나, 3㎛ 이상이거나, 3.5㎛ 이상일 수 있다.
중간영역(MA)에는 격벽(PW)이 위치할 수 있다. 격벽(PW)은 이웃한 그루브(G)들 사이에 위치할 수 있다. 격벽(PW)은 제2유기절연층(211)을 형성하는 층의 일부(211P), 화소정의막(215)을 형성하는 층의 일부(215P), 및 스페이서(217)를 형성하는 층의 일부(217P)가 순차적으로 적층되면서 형성될 수 있다. 기판(100)의 상면으로부터 격벽(PW)의 상면까지의 높이는 기판(100)의 상면으로부터 스페이서(217)의 상면까지의 높이 보다 낮을 수 있다.
중간영역(MA)은 무기접촉영역(ICR)을 포함할 수 있다. 무기접촉영역(ICR)은 이웃한 그루브(G)들 사이에 위치할 수 있다. 무기접촉영역(ICR)은 무기물을 포함하는 층들의 직접 접촉 영역으로서, 도 11에서는 무기층(213)이 제2층간절연층(207)과 직접 접촉하는 것을 도시한다. 무기층(213)은 제1유기절연층(209) 및 제2유기절연층(211) 각각에 형성된 개구(209OP, 211OP)를 통해 제2층간절연층(207)과 접촉할 수 있다.
제1그루브(G1), 제2그루브(G2), 및 제3그루브(G3)는 중간층(222)을 형성하는 공정 이전에 형성되며, 제1기능층(222a), 제2기능층(222c), 대향전극(223), 및 캐핑층(230)은 도 11 및 도 12b에 도시된 바와 같이 그루브(G)들에 의해 단절되거나 분리될 수 있음은 앞서 설명한 바와 같다.
도 12c를 참조하면, 제1무기봉지층(310), 유기봉지층(320), 및 제2무기봉지층(330)이 순차적으로 형성될 수 있다. 제1무기봉지층(310)은 화학기상증착법 등으로 형성될 수 있으며, 제1무기봉지층(310)은 제1기능층(222a), 제2기능층(222c), 대향전극(223) 및 캐핑층(230)과 달리 상대적으로 스텝 커버리지가 우수하다. 따라서, 도 11, 도 12c 및 도13에 도시된 바와 같이, 제1무기봉지층(310)은 제1그루브(G1)의 내부 표면을 연속적으로 커버할 수 있다. 예컨대, 제1무기봉지층(310)은 무기층(213)의 상면, 측면, 그리고 하부면을 커버하며 제2유기절연층(211)의 측면과 제1유기절연층(209)의 측면을 커버하도록 연속적으로 연장될 수 있다.
도 13에 도시된 바와 같이, 무기층(213)의 상면 상에 위치하는 제1무기봉지층(310)의 제1부분의 제1두께(t1)는, 무기층(213)의 하부면 상에 위치하는 제1무기봉지층(310)의 제2부분의 제2두께(t2) 보다 클 수 있다. 그리고, 제1두께(t1)는 제2유기절연층(211)의 측면 상에 위치하는 제1무기봉지층(310)의 제3부분의 제3두께(t3) 보다 클 수 있다.
제1무기봉지층(310)은 단일의 층 또는 복수의 서브층들을 포함할 수 있다. 예컨대, 제1무기봉지층(310)은 막질이 다른 실리콘옥시나이트라이드의 2층을 포함할 수 있으며, 이 경우 캐핑층(230)은 생략될 수 있다 또는, 제1무기봉지층(310)은 실리콘옥시나이트라이드와 실리콘옥사이드를 포함하거나, 실리콘옥시나이트라이드와 실리콘나이트라이드를 포함하거나, 실리콘나이트라이드와 실리콘옥시나이트라이드를 포함할 수 있다.
유기봉지층(320)은 도 11 및 도 12c에 도시된 바와 같이 표시영역(DA) 및 중간영역(MA)의 일부를 커버할 수 있다. 유기봉지층(320) 중 제1영역(OA)에 인접한 단부는 격벽(PW)의 일 측면과 인접하게 배치될 수 있다.
제2무기봉지층(330)은 유기봉지층(320) 상에 위치하며, 중간영역(MA)에서 제1무기봉지층(310)과 직접 접촉할 수 있다. 예컨대, 제1영역(OA)과 격벽(PW) 사이의 영역에서 제1무기봉지층(310)과 제2무기봉지층(330)은 서로 접촉할 수 있다.
제2무기봉지층(330)도 제1무기봉지층(310)과 유사하게 스텝 커버리지가 우수하므로, 제1영역(OA)과 격벽(PW) 사이에 위치하는 그루브(G)들의 내부 측면을 연속적으로 커버할 수 있다. 제1무기봉지층(310)과 유사하게, 무기층(213)의 상면 상에 위치하는 제2무기봉지층(330)의 제4부분의 두께가 무기층(213)의 하부면 상에 위치하는 제2무기봉지층(330)의 제5부분의 두께 보다 클 수 있다.
도 11에 도시된 구조는 평면상에서 제1영역(OA)을 둘러싸는 구조로 이해할 수 있다. 예컨대, 도 11의 그루브(G)들은 도 10에 도시된 바와 같이 기판(100)의 상면에 수직한 방향에서 보았을 때 제1영역(OA)을 둘러싸는 고리 형상일 수 있다. 유사하게, 격벽(PW)도 기판(100)의 상면에 수직한 방향에서 보았을 때 제1영역(OA)을 둘러싸는 고리 형상일 수 있다.
도 14는 본 발명의 다른 실시예에 따른 표시 패널의 단면도로서, 도 14는 도 10의 X-X'선에 따른 단면에 대응할 수 있다. 도 14의 표시 패널(10-2)은 앞서 도 11 등을 참조하여 설명한 표시 패널(10-1)과 유사한 구조를 가질 수 있으며, 이하에서는 차이점을 위주로 설명한다.
도 14를 참조하면, 표시 패널(10-2)의 다층막(ML)은 제1유기절연층(209), 제2유기절연층(211), 및 무기층(213')을 포함하며, 무기층(213')은 실리콘나이트라이드, 실리콘 옥사이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있다. 제1유기절연층(209)과 제2유기절연층(211)은 앞서 도 9a 내지 도 9b를 참조하여 설명한 다층막(ML)의 제1서브-하부층과 제2서브-하부층에 대응하고, 무기층(213)은 상부층에 대응할 수 있다.
무기층(213')은 표시영역(DA)에 위치하며 무기절연물을 포함하는 패시베이션층(212)과 동일한 공정에서 형성될 수 있다. 무기층(213')은 그루브(G)를 향해 연장된 한 쌍의 팁(PT)을 포함하며, 팁(PT)의 돌출 길이, 그루브(G)의 깊이 등과 같은 그루브(G)의 구조적 특징은 앞서 설명한 내용과 동일하다.
중간영역(MA)은 복수의 무기접촉영역(ICR)을 포함할 수 있다. 이와 관련하여, 도 14는 격벽(PW)과 인접한 무기접촉영역(ICR) 및 이웃한 그루브(G)들 사이의 무기접촉영역(ICR)을 도시한다. 도 14에서 설명한 복수의 무기접촉영역(ICR)들은 앞서 도 11을 참조하여 설명한 실시예, 및 도 15 내지 도 19를 참조하여 설명한 실시예들, 및 이들로부터 파생되는 실시예에도 적용될 수 있음은 물론이다.
도 14는 표시영역(DA)에 위치하는 패시베이션층(212)이 제2유기절연층(211) 위에 위치하는 것을 도시하고 있으나, 다른 실시예에서 패시베이션층(212)은 제2유기절연층(211)의 아래에 배치될 수 있다.
도 15는 본 발명의 다른 실시예에 따른 표시 패널 중 제1영역 및 중간영역을 나타낸 단면도이며, 도 10의 X-X'선에 따른 단면에 대응할 수 있다. 도 15에 도시된 표시 패널(10-3)은 중간영역(MA)에 배치된 복수의 그루브(G)들을 포함하되, 복수의 그루브(G)들 중 표시영역에 인접한 제1그루브(G1)는 신호라인들 상에 위치할 수 있다. 이와 관련하여, 도 15는 제1그루브(G1)가 제1영역(OA)의 가장자리를 따라 연장된 데이터라인들의 우회 부분(DL-D1, DL-D2)들과 중첩한 것을 도시한다.
제1영역(OA)과 제1그루브(G1) 사이에 위치하는 그루브(G)들은 제1그루브(G1)와 다른 다층막에 정의될 수 있다. 제1그루브(G1)를 제외한 그루브(G)들은 제1유기절연층(209), 제2유기절연층(211) 및 무기층(213)을 포함하는 다층막(ML1, 이하 제1다층막)에 형성될 수 있으며, 그 구체적 구조는 앞서 도 11 내지 도 13을 참조하여 설명한 바와 같다.
제1그루브(G1)는 제2유기절연층(211), 화소정의막(215), 및 무기층(216)을 포함하는 다층막(ML2, 이하, 제2다층막)에 형성될 수 있다. 제2유기절연층(211)과 화소정의막(215)이 도 9a 및 도 9b를 참조하여 설명한 하부층에 해당하고, 무기층(216)이 상부층에 해당할 수 있다.
화소정의막(215)은 유기절연물을 포함할 수 있으며, 무기층(216)은 IZO와 같은 도전성 산화물을 포함하거나, 실리콘나이트라이드와 같은 무기절연물을 포함할 수 있다. 또는, 무기층(216)은 Mo, Ti와 같은 금속을 포함할 수 있다. 제2다층막(ML2)의 무기층(216)은 제1다층막(ML1)의 무기층(213)과 다른 물질을 포함하거나, 같은 물질을 포함할 수 있다.
제1그루브(G1)는 무기층(216)의 홀(216h), 화소정의막(215)의 홀(215h), 및 제2유기절연층(211)의 리세스(211r)로 이루어질 수 있다. 무기층(216)은 제1그루브(G1)의 중심을 향해 연장된 한 쌍의 팁(PT)을 포함할 수 있고, 팁(PT)의 돌출 길이 및 제1그루브(G1)의 깊이 등은 앞서 도 9a 등을 참조하여 설명한 바와 같다.
도 16은 본 발명의 다른 실시예에 따른 표시 패널 중 제1영역 및 중간영역을 나타낸 단면도이며, 도 16은 도 10의 X-X'선에 따른 단면에 대응할 수 있다. 도 16의 표시 패널(10-4)은 도 15에 도시된 표시 패널(10-3)과 제1그루브(G1)의 구조에 차이가 있는바, 차이점을 중심으로 설명한다.
제1그루브(G1)는 제2다층막(ML2')에 형성되되, 제2다층막(ML2')의 상부층은 복수의 무기층을 포함할 수 있다. 이와 관련하여 도 16은 제2다층막(ML2')이 제2유기절연층(211), 화소정의막(215), 제1무기층(216a) 및 제2무기층(216b)을 포함하는 것을 도시한다. 제2유기절연층(211) 및 화소정의막(215)은 앞서 도 9f를 참조하여 설명한 바와 같이 하부층에 해당하고, 제1무기층(216a) 및 제2무기층(216b)은 상부층에 해당할 수 있다. 도 16에는 상부층이 제1무기층(216a) 및 제2무기층(216b)의 2개의 층을 포함하는 것을 도시하고 있으나, 도 9f를 참조하여 설명한 바와 같이 상부층은 3개 또는 그 이상의 무기층들을 포함할 수 있다.
제1그루브(G1)는 제2무기층(216b)의 홀(216bh), 제1무기층(216a)의 홀(216ah), 화소정의막(215)의 홀(215h), 및 제2유기절연층(211)의 리세스(211r)로 이루어질 수 있다. 제1그루브(G1)는 도 15를 참조하여 설명한 바와 같이 제1 및 제2데이터라인의 우회부분(DL-D1, DL-D2)과 중첩할 수 있다.
제1무기층(216a)은 제2무기층(216b)과 다른 물질을 포함할 수 있다. 예컨대, 제1무기층(216a)은 IZO와 같은 도전성 산화물을 포함할 수 있고, 제2무기층(216b)은 실리콘나이트라이드와 같은 절연물을 포함할 수 있다. 제1무기층(216a) 및 제2무기층(216b)은 제1그루브(G1)의 중심을 향해 돌출된 팁(PT)을 포함하며, 팁(PT)의 돌출 길이와 제1그루브(G1)의 깊이 등에 대한 특징은 앞서 설명한 바와 같다.
도 16에는 제1다층막(ML1)의 상부층인 무기층(213)이 단일 층인 것으로 도시되어 있으나, 다른 실시예로서 무기층(213)은 2개 이상의 층을 포함할 수 있다. 제2다층막(ML2')의 상부층과 제1다층막(ML1)의 상부층은 서로 다른 적층구조를 가지거나 서로 다른 물질을 포함할 수 있다. 일 실시예로, 제2다층막(ML2')의 상부층은 제1무기층(216a) 및 제2무기층(216b)을 포함하는 것과 같이 2개의 서브층들을 포함할 수 있으나, 제1다층막(ML1)의 상부층인 무기층(213)은 1개 또는 3개 이상의 서브층들을 포함할 수 있다.
도 15 및 도 16을 참조하여 설명한 전술한 특징들, 예컨대 표시영역(DA)에 인접한 제1그루브(G1)가 다른 그루브(G)들과 다른 층에 위치하는 점, 제1그루브(G1)가 배선들과 중첩하는 점, 제1그루브(G1)가 위치하는 제2다층막(ML2, ML2')의 구조 등은 도 8 내지 도 14를 참조하여 설명한 전술한 실시예들, 도 17 내지 도 19를 참조하여 후술할 실시예들, 및 이들로부터 파생되는 실시예들에도 적용될 수 있음은 물론이다.
도 17은 본 발명의 다른 실시예에 따른 표시 패널의 단면도를 나타낸다. 도 17은 도 10의 X-X'선에 따른 단면에 대응할 수 있다.
도 17을 참조하면, 표시 패널(10-5)은 다층막(ML)에 형성된 그루브(G)들을 포함한다. 다층막(ML)은 제1유기절연층(209), 제2층간절연층(207), 제1층간절연층(205), 및 무기층(210)을 포함할 수 있다. 제1유기절연층(209), 제2층간절연층(207), 및 제1층간절연층(205)은 각각 앞서 도 9c를 참조하여 설명한 다층막의 제1서브-하부층, 제2서브-하부층, 및 제2서브-하부층과 대응하고, 무기층(210)은 상부층에 대응할 수 있다.
무기층(210)은 화소회로(PC)에 구비된 데이터라인(DL), 및 박막트랜지스터(TFT)와 화소전극(221)을 연결하는 콘택메탈층(CM)과 다른 물질을 포함할 수 있다. 무기층(210)은 실리콘나이트라이드, 실리콘옥사이드, 실리콘옥시나이트라이드와 같은 절연물일 수 있다. 또는, 무기층(210)은 IZO와 같은 도전성 산화물일 수 있다. 또는 무기층(210)은 Mo, Ti와 같은 금속을 포함할 수 있다.
무기층(210)은 그루브(G)를 향해, 그루브(G)의 중심을 향해 연장된 한 쌍의 팁(PT)을 포함할 수 있으며, 팁(PT)의 돌출 길이 및 그루브(G)의 깊이 등에 대한 특징은 앞서 설명한 바와 같다.
도 17에는 다층막(ML)의 하부층이 3개의 서브층을 포함하는 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 다층막(ML)의 하부층은 제1유기절연층(209)과 제2층간절연층(207)인 2개의 서브층을 포함할 수 있다. 또는, 다층막(ML)의 하부층은 도 17의 서브층들 외에 게이트절연층(203)을 더 포함할 수 있다.
중간영역(MA)에 위치하는 격벽(PW)은 제1유기절연층(209)을 포함하는 층의 일부(209P), 화소정의막(215)을 형성하는 층의 일부(215P), 및 스페이서(217)를 형성하는 층의 일부(217P)가 순차적으로 적층되면서 형성될 수 있다. 도 17에 도시된 격벽(PW)의 구조는 앞서 도 11 내지 도 16을 참조하여 설명한 실시예, 도 19를 참조하여 후술할 실시예, 또는/및 이들로부터 파생되는 실시예에도 적용될 수 있다.
도 18은 본 발명의 다른 실시예에 따른 표시 패널의 단면도를 나타낸다. 도 10의 X-X'선에 따른 단면에 대응할 수 있다. 도 18의 표시 패널(10-6)은 도 17에 도시된 표시 패널(10-5)과 다층막(ML)의 상부층의 구조에 차이가 있는바, 이하에서는 차이점을 중심으로 설명한다.
도 18을 참조하면, 다층막(ML)은 제1유기절연층(209), 제2층간절연층(207), 제1층간절연층(205), 제1무기층(210a) 및 제2무기층(210b)을 포함할 수 있다. 제1유기절연층(209), 제2층간절연층(207), 및 제1층간절연층(205)은 각각 앞서 도 9d를 참조하여 제1서브-하부층, 제2서브-하부층, 및 제2서브-하부층과 대응하고, 제1무기층(210a) 및 제2무기층(210b)은 각각 제1서브-상부층과 제2서브-상부층에 해당할 수 있다. 도 18은 다층막(ML)의 하부층이 3개의 서브층을 포함하는 것을 도시하나, 다른 실시예로서 하부층은 앞서 도 9e를 참조하여 설명한 바와 같이 단일 층일 수 있으며, 이 경우 다층막(ML)은 하부층인 제1유기절연층(209), 그리고 상부층인 제1무기층(210a) 및 제2무기층(210b)을 포함할 수 있다.
제1무기층(210a)은 콘택메탈층(CM)과 동일한 물질을 포함할 수 있다. 예컨대, 제1무기층(210a)은 Ti/Al/Ti이 순차적으로 적층된 구조를 가질 수 있으며, 제2무기층(210b)은 실리콘나이트라이드, 실리콘옥사이드, 실리콘옥시나이트라이드와 같은 절연물을 포함할 수 있다.
그루브(G)의 중심을 향하는 제1무기층(210a)의 측면은 제2무기층(210b)으로 커버할 수 있다. Ti/Al/Ti의 3층인 제1무기층(210a)은 콘택메탈층(CM)과 동일한 마스크 공정에서 형성될 수 있다. 제2무기층(210b)은 제1무기층(210a)의 손상을 방지할 수 있다. 특히 제1무기층(210a)이 Ti/Al/Ti와 같이 공정 중 손상되기 쉬운 알루미늄과 상대적으로 손상되지 않는 티타늄을 포함하는 다층인 경우, 알루미늄의 손상을 방지하여 제1무기층(210a)의 측면이 요철을 갖지 않도록 할 수 있다.
제1무기층(210a)과 제2무기층(210b)을 포함하는 상부층은 한 쌍의 팁(PT)을 포함할 수 있다. 팁(PT)의 돌출 거리 및 그루브(G)의 깊이의 특징들은 앞서 설명한 바와 같다.
도 18은 다층막(ML)의 하부층이 3개의 서브층을 포함하는 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 다층막(ML)의 하부층은 제1유기절연층(209)과 제2층간절연층(207)인 2개의 서브층을 포함할 수 있다. 또는, 다층막(ML)의 하부층은 도 18의 서브층들 외에 게이트절연층(203)을 더 포함할 수 있다.
도 19는 본 발명의 다른 실시예에 따른 표시 패널의 단면도를 나타내고, 도 20은 본 발명의 다른 실시예에 따른 표시 패널의 단면도를 나타낸다. 도 19 및 도 20은 각각 도 10의 X-X'선에 따른 단면에 대응할 수 있다.
도 19의 표시 패널(10-7) 및 도 20의 표시 패널(10-8)은 박막봉지층(300) 상에 위치하되, 중간영역(MA)에 위치하는 평탄화 유기물층(420)을 포함할 수 있다. 일 실시예로, 표시 패널(10-7)의 기판(100)으로부터 박막봉지층(300)까지의 구조는 앞서 도 11을 참조하여 설명한 바와 같다. 다른 실시예로, 표시 패널(10-8)은 도 20에 도시된 바와 같이 중간영역(MA)에 복수의 격벽(PW, PW')들을 포함할 수 있으며, 복수의 격벽(PW, PW')들 사이에는 그루브가 배치되지 않을 수 있다. 또는, 복수의 격벽(PW, PW')들 사이에는 그루브가 배치될 수도 있다. 복수의 격벽(PW, PW')들은 박막봉지층(300) 중 유기봉지층(320)의 형성 공정에서 유기봉지층(320)을 이루는 물질의 흐름을 제어하거나, 및/또는 유기봉지층(320)의 높이를 제어할 수 있다. 이와 관련하여, 도 20은 유기봉지층(320)의 일부가 이웃하게 배치된 격벽(PW, PW')들 사이에 위치하는 것을 도시하고 있으나, 다른 실시예로서 유기봉지층(320)의 단부는 흐름 제어 조건에 따라 표시영역(DA)에 인접한 격벽(PW)의 일측에 위치할 수 있다. 도 19 및 도 20에 도시된 바와 같이, 중간영역(MA)에는 평탄화 유기물층(420)이 배치될 수 있다. 평탄화 유기물층(420)은 중간영역(MA)에만, 예컨대 제1영역(OA)과 표시영역(DA) 사이에 배치될 수 있다. 평탄화 유기물층(420)은 유기절연층일 수 있다. 평탄화 유기물층(420)은 폴리머 계열의 물질을 포함할 수 있다. 예컨대, 평탄화 유기물층(420)은 실리콘계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 평탄화 유기물층(420)은 유기봉지층(320)과 다른 물질을 포함할 수 있다.
평탄화 유기물층(420)은 중간영역(MA)에 위치하는 적어도 하나의 그루브(G)를 커버할 수 있다. 평탄화 유기물층(420)은 중간영역(MA)에서 유기봉지층(320)으로 커버되지 않는 영역을 커버함으로써, 제1영역(OA) 주변에서 표시 패널(10-7)의 편평도를 증가시킬 수 있다. 따라서, 표시 패널(10-7) 상의 입력감지층(40, 도 2 또는 도 3), 또는/및 광학 기능층(50, 도 2 또는 도 3)이 분리되거나 떨어지는 등의 문제를 방지할 수 있다. 평탄화 유기물층(420)의 일부는 유기봉지층(320)과 중첩할 수 있다. 평탄화 유기물층(420)의 일 에지, 예컨대 표시영역(DA)에 인접한 제1에지(420e)은 유기봉지층(320) 위에 위치할 수 있다.
평탄화 유기물층(420)은 노광 및 현상 공정 등을 통해 중간영역(MA) 상에 형성될 수 있는데, 평탄화 유기물층(420)을 형성하는 공정들 중 일부 공정(예컨대 세정 공정)시 외부 이물질, 예컨대 수분에 표시 패널(10-7)의 측 방향(또는 기판의 상면과 나란한 방향, x 방향)을 통해 진행하는 경우 표시영역(DA)의 유기발광다이오드(OLED)가 손상될 수 있다. 그러나 본 발명의 실시예들은 평탄화 유기물층(420)의 아래와 위에 각각 절연층, 예컨대 제1절연층(410) 및 제2절연층(430)을 배치함으로써, 평탄화 유기물층(420)을 형성하는 공정 및 공정 이후에 수분 침투에 의한 전술한 문제 및/또는 주변에 위치하는 막의 들뜸 등을 방지할 수 있다.
제1절연층(410) 및 제2절연층(430)은 각각 평탄화 유기물층(420)의 하면 및 상면과 직접 접촉할 수 있다. 제1절연층(410) 및 제2절연층(430)은 실리콘옥사이드, 실리콘나이트라이드, 또는 실리콘옥시나이트라이드와 같은 무기 절연물을 포함할 수 있다. 제1절연층(410) 및 제2절연층(430)은 각각 전술한 물질을 포함하는 단일층 또는 다층일 수 있다.
평탄화 유기물층(420)은 그 아래의 층(들)과 단차를 이룰 수 있다. 제1에지(420e)을 포함하는 평탄화 유기물층(420)의 부분은 제1절연층(410)의 상면과 단차를 이룰 수 있다. 표시 패널(10-7)의 제조하는 단계 또는/및 제조 이후에, 전술한 단차에 의해 평탄화 유기물층(420)이 그 아래의 층으로부터 분리되거나 들뜨거나 하는 문제를 방지하기 위하여, 제1에지(420e) 상에는 커버층(440)이 위치할 수 있다.
커버층(440)은 금속을 포함할 수 있다. 제1절연층(410), 제2절연층(430), 및 후술할 제3절연층(450) 각각이 중간영역(MA)뿐만 아니라 표시영역(DA) 상으로 연장된데 반해, 커버층(440)은 소정의 폭을 가지고 평탄화 유기물층(420)의 제1에지(420e)을 커버할 수 있다. 평탄화 유기물층(420) 위의 커버층(440)은 평탄화 유기물층(420)의 제1에지(420e)을 지나 표시영역(DA)을 향해 연장될 수 있으나, 표시영역(DA)을 향해 연장되지는 않는다.
제3절연층(450)은 커버층(440) 상에 위치할 수 있다. 제3절연층(450)은 유기절연물을 포함할 수 있다. 예컨대, 제3절연층(450)은 유기절연물은 포토레지스트(네거티브 또는 포지티브)이거나 폴리머(polymer) 계열의 유기물 등을 포함할 수 있으며, 표시영역(DA)을 커버하도록 표시영역(DA)을 향해 연장될 수 있다.
도 19 및 도 20에 도시된 구조는 도 13 내지 도 18을 참조하여 설명한 실시예 및 이들로부터 파생되는 실시예에도 동일하게 적용될 수 있다.
도 11 내지 도 20을 참조하여 설명한 표시 패널들 각각은 제1영역(OA)에 해당하는 제1개구(10H)를 포함하며, 기판(100)도 제1영역(OA)에 해당하는 관통홀을 포함하는 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서 도 4b 등을 참조하여 설명한 바와 같이 표시 패널은 기판(100)을 관통하는 홀이 구비되지 않을 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
OA: 제1영역
DA: 제2영역(표시영역)
MA: 제3영역(중간영역)
PA: 제4영역(외곽영역)
ML: 다층막
201: 버퍼층
203: 게이트절연층
205: 제1층간 절연층
207: 제2층간 절연층
209: 제1유기절연층
211: 제2유기절연층
210, 213, 216; 무기층
221: 화소전극
222a: 제1기능층
222c: 제2기능층
223: 대향전극

Claims (30)

  1. 제1영역, 제2영역, 및 상기 제1영역과 상기 제2영역 사이의 제3영역을 포함하는 기판;
    상기 제2영역에 위치하는 복수의 표시요소들에 대응하며, 화소전극, 대향전극 및 상기 화소전극과 상기 대향전극 사이의 중간층을 포함하는 적층 구조; 및
    상기 제3영역에 위치하는 복수의 그루브들;
    을 포함하며,
    상기 적층 구조는 적어도 하나의 유기물층을 포함하되, 상기 적어도 하나의 유기물층은 상기 복수의 그루브들에 의해 단절되고,
    상기 복수의 그루브들 중 적어도 하나의 그루브는 제1하부층과 제1상부층을 포함하는 제1다층막에 정의되며, 상기 제1하부층과 상기 제1상부층 중 적어도 어느 하나는 복수의 서브층들을 포함하는, 표시 패널.
  2. 제1항에 있어서,
    상기 제1상부층은 무기물층을 포함하는, 표시 패널.
  3. 제2항에 있어서,
    상기 제1상부층은 도전성 산화물층, 금속층, 또는 무기절연층을 포함하는, 표시 패널.
  4. 제1항에 있어서,
    상기 제1하부층은,
    유기절연물을 포함하는 제1서브-하부층; 및
    상기 제1서브-하부층 아래에 위치하는 제2서브-하부층;을 포함하는, 표시 패널.
  5. 제4항에 있어서,
    상기 기판과 상기 표시요소 사이에 위치하는 트랜지스터;
    상기 트랜지스터와 상기 화소전극 사이에 개재되는 제1유기절연층과 제2유기절연층; 및
    상기 화소전극 상의 화소정의막;을 더 포함하는, 표시 패널.
  6. 제5항에 있어서,
    상기 제1서브-하부층은 상기 제2유기절연층과 동일한 물질을 포함하고,
    상기 제2서브-하부층은 상기 제1유기절연층과 동일한 물질을 포함하는, 표시 패널.
  7. 제5항에 있어서,
    제2하부층 및 제2상부층을 포함하는 제2다층막을 더 포함하고,
    상기 복수의 그루브들 중 제1그루브는 상기 제2다층막에 정의되며,
    상기 제2하부층은,
    상기 화소정의막과 동일한 물질을 포함하는 제3서브-하부층, 및 상기 제2유기절연층과 동일한 물질을 포함하는 제4서브-하부층을 포함하는, 표시 패널.
  8. 제7항에 있어서,
    상기 제1그루브는 상기 제3영역을 지나는 복수의 데이터라인들과 중첩하는, 표시 패널.
  9. 제5항에 있어서,
    상기 기판과 상기 제1유기절연층 사이에 개재되는 적어도 하나의 무기절연층을 더 포함하고,
    상기 제1서브-하부층은 상기 제1유기절연층과 동일한 물질을 포함하고,
    상기 제2서브-하부층은 상기 적어도 하나의 무기절연층과 동일한 물질을 포함하는, 표시 패널.
  10. 제1항에 있어서,
    상기 제1상부층은, 상기 적어도 하나의 그루브의 중심을 향해 돌출된 한 쌍의 팁을 포함하는, 표시 패널.
  11. 제10항에 있어서,
    상기 제1상부층은,
    금속이나 도전성 산화물을 포함하는 제1서브-상부층; 및
    제1서브-상부층 위에 위치하는 제2서브-상부층;을 포함하는, 표시 패널.
  12. 제11항에 있어서,
    상기 적어도 하나의 그루브의 중심을 향하는 제1서브-상부층의 측면은, 상기 제2서브-상부층으로 커버되는, 표시 패널.
  13. 제1항에 있어서,
    상기 표시 패널은 상기 제1영역에 위치하며 상기 표시 패널을 관통하는 제1개구를 포함하는, 표시 패널.
  14. 제1항에 있어서,
    상기 적층 구조를 커버하며, 무기봉지층 및 유기봉지층을 포함하는 박막봉지층을 더 포함하고,
    상기 무기봉지층은 상기 복수의 그루브들 각각의 내부 표면을 연속적으로 커버하는, 표시 패널.
  15. 제14항에 있어서,
    상기 제1상부층의 상면 상에 위치하는 상기 무기봉지층의 제1부분의 두께는, 상기 제1상부층의 하면 상에 위치하는 상기 무기봉지층의 제2부분의 두께 보다 큰, 표시 패널.
  16. 제1영역, 표시영역, 및 상기 제1영역과 상기 표시영역 사이에 위치하는 중간영역을 갖는 기판;
    상기 표시영역에 배치되는 트랜지스터;
    상기 트랜지스터와 전기적으로 연결된 화소전극, 상기 화소전극 상의 중간층, 상기 중간층 상의 대향전극을 포함하는 표시요소;
    상기 트랜지스터와 상기 화소전극 사이에 위치하는 제1유기절연층, 및 상기 제1유기절연층 위의 제2유기절연층; 및
    상기 중간영역에 위치하고, 상기 중간층에 포함된 적어도 하나의 유기물층을 단절시키며, 각각 언더컷 구조를 갖는, 복수의 그루브들;
    을 포함하며,
    상기 복수의 그루브들 중 적어도 하나의 그루브는,
    제1서브-하부층과 상기 제1서브-하부층 아래의 제2서브-하부층을 포함하는 제1하부층, 및 상기 제1하부층 상의 제1상부층을 포함하는 제1다층막에 정의된, 표시 패널.
  17. 제16항에 있어서,
    상기 제1상부층은 상기 적어도 하나의 그루브를 향해 연장된 한 쌍의 팁을 포함하는, 표시 패널.
  18. 제16항에 있어서,
    상기 제1서브-하부층은 상기 제2유기절연층과 동일한 물질을 포함하고,
    상기 제2서브-하부층은 상기 제1유기절연층과 동일한 물질을 포함하는, 표시 패널.
  19. 제18항에 있어서,
    상기 제1상부층은 도전성 산화물, 금속, 및 무기절연물 중 하나 또는 그 이상을 포함하는, 표시 패널.
  20. 제16항에 있어서,
    상기 복수의 그루브들 중 상기 표시영역에 인접한 제1그루브는, 제2하부층 및 제2상부층을 포함하는 제2다층막에 정의된, 표시 패널.
  21. 제20항에 있어서,
    상기 화소전극 위에 위치하는 화소정의막을 더 포함하며,
    상기 제2하부층은,
    상기 화소정의막과 동일한 물질을 포함하는 제4서브-하부층, 및
    상기 제2유기절연층과 동일한 물질을 포함하는 제5서브-하부층을 포함하는, 표시 패널.
  22. 제21항에 있어서,
    상기 제2상부층은 도전성 산화물, 금속, 및 무기절연물 중 하나 또는 그 이상을 포함하는, 표시 패널.
  23. 제20항에 있어서,
    상기 제1그루브는 상기 중간영역을 지나는 복수의 데이터라인들과 중첩하는, 표시 패널.
  24. 제23항에 있어서,
    상기 복수의 데이터라인들은 상기 제2유기절연층의 위와 아래에 교번적으로 배치된, 표시 패널.
  25. 제16항에 있어서,
    상기 제1서브-하부층은 상기 제1유기절연층과 동일한 물질을 포함하고,
    상기 제2서브-하부층은 적어도 하나의 무기절연층을 포함하는, 표시 패널.
  26. 제25항에 있어서,
    상기 제1상부층은 무기절연물을 포함하는, 표시 패널.
  27. 제25항에 있어서,
    상기 트랜지스터와 상기 화소전극 사이에 개재되며 무기절연물을 포함하는 패시베이션층을 더 포함하며,
    상기 제1상부층은 상기 패시베이션층과 동일한 물질을 포함하는, 표시 패널.
  28. 제25항에 있어서,
    상기 제1상부층은,
    제1서브-상부층; 및
    상기 제1서브-상부층 상의 제2서브-상부층을 포함하는, 표시 패널
  29. 제28항에 있어서,
    상기 제1서브-상부층은 도전성 산화물 또는 금속을 포함하고,
    상기 제2서브-상부층은 무기절연물을 포함하는, 표시 패널.
  30. 제29항에 있어서,
    상기 적어도 하나의 그루브의 중심을 향하는 상기 제1서브-상부층의 측면은, 상기 제2서브-상부층으로 커버되는, 표시 패널.
KR1020190073101A 2019-06-19 2019-06-19 표시 패널 KR20200145902A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020190073101A KR20200145902A (ko) 2019-06-19 2019-06-19 표시 패널
US16/823,224 US11348985B2 (en) 2019-06-19 2020-03-18 Display panel
EP20166018.0A EP3754711B1 (en) 2019-06-19 2020-03-26 Display panel
CN202010546812.1A CN112117301A (zh) 2019-06-19 2020-06-16 显示面板
US17/674,602 US11943974B2 (en) 2019-06-19 2022-02-17 Display panel
US18/613,089 US20240237429A1 (en) 2019-06-19 2024-03-21 Display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190073101A KR20200145902A (ko) 2019-06-19 2019-06-19 표시 패널

Publications (1)

Publication Number Publication Date
KR20200145902A true KR20200145902A (ko) 2020-12-31

Family

ID=70049949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190073101A KR20200145902A (ko) 2019-06-19 2019-06-19 표시 패널

Country Status (4)

Country Link
US (3) US11348985B2 (ko)
EP (1) EP3754711B1 (ko)
KR (1) KR20200145902A (ko)
CN (1) CN112117301A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11930659B2 (en) 2020-12-17 2024-03-12 Samsung Display Co., Ltd. Display panel

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7244691B2 (ja) * 2018-02-27 2023-03-22 株式会社ジャパンディスプレイ 表示装置
KR102637057B1 (ko) * 2019-09-24 2024-02-14 엘지디스플레이 주식회사 디스플레이 장치
CN111261643B (zh) * 2020-02-10 2022-12-06 武汉华星光电半导体显示技术有限公司 柔性显示面板及制备方法
KR20210122364A (ko) * 2020-03-30 2021-10-12 삼성디스플레이 주식회사 디스플레이 장치
CN111725425A (zh) * 2020-06-11 2020-09-29 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
KR20220044061A (ko) * 2020-09-29 2022-04-06 삼성디스플레이 주식회사 표시 패널, 그 제조 방법 및 전자 기기
KR20220082315A (ko) * 2020-12-10 2022-06-17 엘지디스플레이 주식회사 터치 스크린 일체형 발광 표시 장치
CN113193015B (zh) * 2021-04-16 2022-07-12 武汉华星光电技术有限公司 显示面板及其制备方法、显示装置
WO2024134878A1 (ja) * 2022-12-23 2024-06-27 シャープディスプレイテクノロジー株式会社 表示装置、および表示装置の製造方法
WO2024195051A1 (ja) * 2023-03-22 2024-09-26 シャープディスプレイテクノロジー株式会社 表示装置

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030031398A (ko) 2001-10-15 2003-04-21 삼성전자주식회사 다결정 규소를 이용한 박막 트랜지스터 및 그의 제조 방법
WO2003034503A1 (en) 2001-10-15 2003-04-24 Samsung Electronics Co., Ltd. A thin film transistor using polysilicon and a method for manufacturing the same
KR100761077B1 (ko) 2005-05-12 2007-09-21 삼성에스디아이 주식회사 유기 전계발광 표시장치
JP4678319B2 (ja) 2006-03-15 2011-04-27 セイコーエプソン株式会社 発光装置および電子機器
WO2008013402A1 (en) 2006-07-25 2008-01-31 Lg Chem, Ltd. Method of manufacturing organic light emitting device and organic light emitting device manufactured by using the method
KR100859084B1 (ko) 2006-07-25 2008-09-17 주식회사 엘지화학 유기발광소자 및 그의 제조방법
KR20100007266A (ko) 2008-07-11 2010-01-22 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
US8947627B2 (en) 2011-10-14 2015-02-03 Apple Inc. Electronic devices having displays with openings
KR102054233B1 (ko) * 2012-12-26 2019-12-10 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR102222337B1 (ko) 2014-08-05 2021-03-04 삼성전자주식회사 전자 기기의 어플리케이션 동기화 방법 및 장치
KR20160076688A (ko) 2014-12-23 2016-07-01 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102386706B1 (ko) 2015-06-11 2022-04-14 삼성디스플레이 주식회사 표시 장치 및 이를 구비한 시계
KR102391346B1 (ko) * 2015-08-04 2022-04-28 삼성디스플레이 주식회사 유기 발광 표시 장치, 유기층 증착 장치 및 이를 이용한 유기 발광 표시 장치의 제조방법
KR102376966B1 (ko) 2015-08-11 2022-03-22 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
US10205122B2 (en) 2015-11-20 2019-02-12 Samsung Display Co., Ltd. Organic light-emitting display and method of manufacturing the same
KR102457252B1 (ko) 2015-11-20 2022-10-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102388722B1 (ko) 2015-11-20 2022-04-21 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR102552272B1 (ko) 2015-11-20 2023-07-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102465379B1 (ko) 2015-12-02 2022-11-10 삼성디스플레이 주식회사 디스플레이 장치
KR102490891B1 (ko) 2015-12-04 2023-01-25 삼성디스플레이 주식회사 표시 장치
KR102465377B1 (ko) 2016-02-12 2022-11-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102407869B1 (ko) 2016-02-16 2022-06-13 삼성디스플레이 주식회사 유기 발광 디스플레이 장치와, 이의 제조 방법
US9966152B2 (en) 2016-03-31 2018-05-08 Samsung Electronics Co., Ltd. Dedupe DRAM system algorithm architecture
KR102421577B1 (ko) 2016-04-05 2022-07-18 삼성디스플레이 주식회사 디스플레이 장치
KR20180013369A (ko) 2016-07-29 2018-02-07 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치
KR102601207B1 (ko) 2016-07-29 2023-11-13 삼성디스플레이 주식회사 표시장치
KR101920770B1 (ko) 2016-10-31 2018-11-22 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6807223B2 (ja) 2016-11-28 2021-01-06 株式会社ジャパンディスプレイ 表示装置
KR20180076429A (ko) 2016-12-27 2018-07-06 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR102083315B1 (ko) 2017-09-11 2020-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102520016B1 (ko) 2018-02-02 2023-04-11 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 전자 장치
KR102583898B1 (ko) 2018-04-30 2023-10-04 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR102624153B1 (ko) 2018-06-29 2024-01-12 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
US10541380B1 (en) * 2018-08-30 2020-01-21 Samsung Display Co., Ltd. Display device with substrate comprising an opening and adjacent grooves
KR102465374B1 (ko) * 2018-09-12 2022-11-10 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR102663899B1 (ko) * 2018-09-28 2024-05-09 삼성디스플레이 주식회사 표시 패널
KR102697457B1 (ko) * 2018-10-11 2024-08-22 삼성디스플레이 주식회사 표시 패널
US12108633B2 (en) 2019-01-18 2024-10-01 Samsung Display Co., Ltd. Display panel
KR102721171B1 (ko) * 2019-06-21 2024-10-25 삼성디스플레이 주식회사 표시 장치
KR20210060721A (ko) * 2019-11-18 2021-05-27 삼성디스플레이 주식회사 표시 장치
KR20220044061A (ko) * 2020-09-29 2022-04-06 삼성디스플레이 주식회사 표시 패널, 그 제조 방법 및 전자 기기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11930659B2 (en) 2020-12-17 2024-03-12 Samsung Display Co., Ltd. Display panel

Also Published As

Publication number Publication date
EP3754711B1 (en) 2024-04-24
US20220173187A1 (en) 2022-06-02
CN112117301A (zh) 2020-12-22
US20200403050A1 (en) 2020-12-24
US11348985B2 (en) 2022-05-31
US11943974B2 (en) 2024-03-26
EP3754711A1 (en) 2020-12-23
US20240237429A1 (en) 2024-07-11

Similar Documents

Publication Publication Date Title
KR102697457B1 (ko) 표시 패널
KR102626939B1 (ko) 표시 장치
US11139451B2 (en) Display panel
US11335867B2 (en) Display panel including a groove between an opening and a display area
KR102721171B1 (ko) 표시 장치
KR20200145902A (ko) 표시 패널
US11825705B2 (en) Display panel including area for component inside display area and display apparatus including the same
KR20200113092A (ko) 표시 패널
KR20200115943A (ko) 표시 장치 및 그 제조방법
KR20200108145A (ko) 표시 패널
KR20200100238A (ko) 표시 패널
KR20200131399A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20210049253A (ko) 표시 장치
KR20200107026A (ko) 표시 패널
US11793051B2 (en) Display apparatus
KR20210044359A (ko) 표시 장치 및 그 제조방법
KR20200090595A (ko) 표시 패널
KR20210131507A (ko) 디스플레이 장치 및 그 제조방법
KR20200110575A (ko) 표시 패널 및 이의 제조 방법
KR20210087610A (ko) 표시장치
KR20200033376A (ko) 표시 패널
KR20220033611A (ko) 표시 장치
KR102203105B1 (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination