[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20210039507A - 반도체 장치, 모듈, 및 전자 기기 - Google Patents

반도체 장치, 모듈, 및 전자 기기 Download PDF

Info

Publication number
KR20210039507A
KR20210039507A KR1020217009919A KR20217009919A KR20210039507A KR 20210039507 A KR20210039507 A KR 20210039507A KR 1020217009919 A KR1020217009919 A KR 1020217009919A KR 20217009919 A KR20217009919 A KR 20217009919A KR 20210039507 A KR20210039507 A KR 20210039507A
Authority
KR
South Korea
Prior art keywords
conductor
insulator
transistor
semiconductor
oxide
Prior art date
Application number
KR1020217009919A
Other languages
English (en)
Inventor
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20210039507A publication Critical patent/KR20210039507A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 안정된 전기 특성을 갖는 소자 또는 안정된 전기 특성을 갖는 복수 종류의 소자를 포함하는 장치를 제공한다. 반도체 장치는 제 1 절연체, 제 1 절연체 위의 트랜지스터, 트랜지스터 위의 제 2 절연체, 및 제 2 절연체 위의 제 3 절연체를 포함한다. 제 2 절연체는 제 1 절연체에 도달하는 개구를 포함한다. 개구는 제 4 절연체로 채워진다. 제 1 절연체, 제 3 절연체, 및 제 4 절연체 각각은 제 2 절연체보다 수소 투과성이 낮다.

Description

반도체 장치, 모듈, 및 전자 기기{SEMICONDUCTOR DEVICE, MODULE, AND ELECTRONIC DEVICE}
본 발명은 예를 들어 트랜지스터 또는 반도체 장치에 관한 것이다. 본 발명은 예를 들어 트랜지스터 또는 반도체 장치의 제작 방법에 관한 것이다. 본 발명은 예를 들어 표시 장치, 발광 장치, 조명 장치, 전력 저장 장치, 메모리 장치, 프로세서, 또는 전자 기기에 관한 것이다. 본 발명은 표시 장치, 액정 표시 장치, 발광 장치, 메모리 장치, 또는 전자 기기의 제작 방법에 관한 것이다. 본 발명은 표시 장치, 액정 표시 장치, 발광 장치, 메모리 장치, 또는 전자 기기의 구동 방법에 관한 것이다.
또한, 본 발명의 일 형태는 상술한 기술 분야에 한정되지 않는다. 본 명세서 등에 개시(開示)된 발명의 일 형태의 기술 분야는 물건, 방법, 또는 제작 방법에 관한 것이다. 또한, 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다.
본 명세서 등에서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 말한다. 표시 장치, 발광 장치, 조명 장치, 전자 광학 장치, 반도체 회로, 및 전자 기기는 반도체 장치를 포함하는 경우가 있다.
절연 표면을 갖는 기판 위의 반도체를 사용하여 트랜지스터를 형성하는 기술이 주목을 받고 있다. 이 트랜지스터는 집적 회로 및 표시 장치 등 광범위의 반도체 장치에 적용된다. 트랜지스터에 적용 가능한 반도체로서는 실리콘이 알려져 있다.
트랜지스터의 반도체로서 사용되는 실리콘으로서, 목적에 따라 비정질 실리콘이나 다결정 실리콘이 사용된다. 예를 들어, 대형 표시 장치에 포함되는 트랜지스터의 경우, 확립된 기술로 대형 기판에 막을 형성하기 위하여 사용될 수 있는 비정질 실리콘을 사용하는 것이 바람직하다. 구동 회로와 화소 회로가 같은 기판 위에 형성되는 고성능의 표시 장치에 포함되는 트랜지스터의 경우, 높은 전계 효과 이동도를 갖는 트랜지스터의 형성에 사용될 수 있는 다결정 실리콘을 사용하는 것이 바람직하다. 다결정 실리콘의 형성 방법으로서는 비정질 실리콘에 수행되는 고온 가열 처리 또는 레이저 광 처리가 알려져 있다.
근년에 들어, 산화물 반도체(대표적으로는 In-Ga-Zn 산화물)를 포함하는 트랜지스터가 활발히 개발되고 있다.
산화물 반도체는 옛날부터 연구되고 있다. 1988년에는 반도체 소자에 사용 가능한 결정 In-Ga-Zn 산화물이 개시되었다(특허문헌 1 참조). 1995년에는 산화물 반도체를 포함하는 트랜지스터가 발명되고, 그 전기 특성이 개시되었다(특허문헌 2 참조).
산화물 반도체를 포함하는 트랜지스터는 비정질 실리콘 또는 다결정 실리콘을 포함하는 트랜지스터와는 다른 특징을 갖는다. 예를 들어, 산화물 반도체를 포함하는 트랜지스터를 사용한 표시 장치는 소비전력이 낮은 것이 알려져 있다. 산화물 반도체는 스퍼터링법 등으로 형성할 수 있기 때문에 대형 표시 장치에 포함되는 트랜지스터에 사용할 수 있다. 산화물 반도체를 포함하는 트랜지스터는 전계 효과 이동도가 높기 때문에, 예를 들어 구동 회로와 화소 회로가 같은 기판 위에 형성된 고성능의 표시 장치를 얻을 수 있다. 또한, 비정질 실리콘을 포함하는 트랜지스터의 생산 설비의 일부를 개량하여 이용할 수 있기 때문에, 설비 투자를 줄일 수 있다는 장점이 있다.
일본 공개 특허 출원 제S63-239117호 PCT 국제 출원 제H11-505377의 일본어 번역문
안정된 전기 특성을 갖는 소자를 제공하는 것을 하나의 목적으로 한다. 안정된 전기 특성을 갖는 복수 종류의 소자를 포함하는 장치를 제공하는 것을 하나의 목적으로 한다. 안정된 전기 특성을 갖는 트랜지스터를 제공하는 것을 하나의 목적으로 한다. 노멀리 오프의 전기 특성을 갖는 트랜지스터를 제공하는 것을 또 하나의 목적으로 한다. 서브스레숄드 스윙값(subthreshold swing value)이 작은 트랜지스터를 제공하는 것을 또 하나의 목적으로 한다. 단채널 효과가 작은 트랜지스터를 제공하는 것을 또 하나의 목적으로 한다. 오프 상태에서의 누설 전류가 낮은 트랜지스터를 제공하는 것을 또 하나의 목적으로 한다. 전기 특성이 우수한 트랜지스터를 제공하는 것을 또 하나의 목적으로 한다. 신뢰성이 높은 트랜지스터를 제공하는 것을 또 하나의 목적으로 한다. 주파수 특성이 높은 트랜지스터를 제공하는 것을 또 하나의 목적으로 한다.
상기 트랜지스터를 포함하는 반도체 장치를 제공하는 것을 또 하나의 목적으로 한다. 상기 반도체 장치를 포함하는 모듈을 제공하는 것을 또 하나의 목적으로 한다. 상기 반도체 장치 또는 상기 모듈을 포함하는 전자 기기를 제공하는 것을 또 하나의 목적으로 한다. 신규 반도체 장치를 제공하는 것을 또 하나의 목적으로 한다. 신규 모듈을 제공하는 것을 또 하나의 목적으로 한다. 신규 전자 기기를 제공하는 것을 또 하나의 목적으로 한다.
또한, 이들 목적의 기재는 다른 목적의 존재를 방해하지 않는다. 본 발명의 일 형태에서 모든 목적을 달성할 필요는 없다. 다른 목적은 명세서, 도면, 및 청구항 등의 기재로부터 명백해질 것이고 추출될 수 있다.
(1) 본 발명의 일 형태는 제 1 절연체, 제 1 절연체 위의 트랜지스터, 트랜지스터 위의 제 2 절연체, 및 제 2 절연체 위의 제 3 절연체를 포함하는 반도체 장치이다. 제 2 절연체는 제 1 절연체에 도달하는 개구를 포함한다. 개구는 제 4 절연체로 채워진다. 제 1 절연체, 제 3 절연체, 및 제 4 절연체 각각은 제 2 절연체보다 수소 투과성이 낮다.
(2) 본 발명의 일 형태는, 개구가 트랜지스터의 4개의 측면을 둘러싸도록 배치되는, (1)에 따른 반도체 장치이다.
(3) 본 발명의 일 형태는 제 1 절연체, 제 1 절연체 위의 트랜지스터, 트랜지스터 위의 제 2 절연체, 및 제 2 절연체 위의 제 3 절연체를 포함하는 반도체 장치이다. 제 2 절연체는 제 1 절연체에 도달하는 제 1 개구 및 트랜지스터에 도달하는 제 2 개구를 포함한다. 제 1 개구는 제 4 절연체로 채워진다. 제 2 개구는 도전체로 채워진다. 제 1 절연체, 제 3 절연체, 제 4 절연체, 및 도전체 각각은 제 2 절연체보다 수소 투과성이 낮다.
(4) 본 발명의 일 형태는, 제 1 개구가 트랜지스터의 4개의 측면을 둘러싸도록 배치되는, (3)에 따른 반도체 장치이다.
(5) 본 발명의 일 형태는, 도전체가 제 1 영역 및 제 2 영역을 포함하고, 제 1 영역은 제 2 영역보다 수소 투과성이 낮은, (3) 또는 (4)에 따른 반도체 장치이다.
(6) 본 발명의 일 형태는, 제 1 영역이 제 2 영역과 제 2 절연체 사이 및 제 2 영역과 제 3 절연체 사이에 개재(介在)되는, (5)에 따른 반도체 장치이다.
(7) 본 발명의 일 형태는, 제 1 영역이 트랜지스터와 접하는 영역을 포함하는, (5) 또는 (6)에 따른 반도체 장치이다.
(8) 본 발명의 일 형태는, 제 1 영역이 제 2 개구와 접하는 영역을 포함하는, (5) 내지 (7) 중 어느 하나에 따른 반도체 장치이다.
(9) 본 발명의 일 형태는, 제 1 영역이 제 2 영역보다 질소 농도가 높은 영역을 포함하는, (5) 내지 (8) 중 어느 하나에 따른 반도체 장치이다.
(10) 본 발명의 일 형태는, 제 1 영역이 수소 흡수 금속을 포함하는, (5) 내지 (9) 중 어느 하나에 따른 반도체 장치이다.
(11) 본 발명의 일 형태는, 트랜지스터가 산화물 반도체를 포함하는, (1) 내지 (10) 중 어느 하나에 따른 반도체 장치이다.
(12) 본 발명의 일 형태는, 제 1 트랜지스터, 제 1 트랜지스터 위의 제 1 절연체, 제 1 절연체 위의 제 2 절연체, 제 2 절연체 위의 제 2 트랜지스터, 제 2 트랜지스터 위의 제 3 절연체, 및 제 3 절연체 위의 제 4 절연체를 포함하는 반도체 장치이다. 제 3 절연체는 제 2 절연체에 도달하는 개구를 포함한다. 개구는 제 5 절연체로 채워진다. 제 2 절연체, 제 4 절연체, 및 제 5 절연체 각각은 제 3 절연체보다 수소 투과성이 낮다.
(13) 본 발명의 일 형태는, 개구가 제 2 트랜지스터의 4개의 측면을 둘러싸도록 배치되는, (12)에 따른 반도체 장치이다.
(14) 본 발명의 일 형태는, 제 2 트랜지스터가 산화물 반도체를 포함하는, (12) 또는 (13)에 따른 반도체 장치이다.
(15) 본 발명의 일 형태는, (1) 내지 (14) 중 어느 하나에 따른 반도체 장치 및 인쇄 배선 기판을 포함하는 모듈이다.
(16) 본 발명의 일 형태는, (1) 내지 (14) 중 어느 하나에 따른 반도체 장치 또는 (15)에 따른 모듈과, 스피커, 조작 키, 및 배터리 중 적어도 하나를 포함하는 전자 기기이다.
안정된 전기 특성을 갖는 소자를 제공할 수 있다. 안정된 전기 특성을 갖는 복수 종류의 소자를 포함하는 장치를 제공할 수 있다. 안정된 전기 특성을 갖는 트랜지스터를 제공할 수 있다. 노멀리 오프의 전기 특성을 갖는 트랜지스터를 제공할 수 있다. 서브스레숄드 스윙값이 작은 트랜지스터를 제공할 수 있다. 단채널 효과가 작은 트랜지스터를 제공할 수 있다. 오프 상태에서의 누설 전류가 낮은 트랜지스터를 제공할 수 있다. 전기 특성이 우수한 트랜지스터를 제공할 수 있다. 신뢰성이 높은 트랜지스터를 제공할 수 있다. 주파수 특성이 높은 트랜지스터를 제공할 수 있다.
상기 트랜지스터를 포함하는 반도체 장치를 제공할 수 있다. 상기 반도체 장치를 포함하는 모듈을 제공할 수 있다. 상기 반도체 장치 또는 상기 모듈을 포함하는 전자 기기를 제공할 수 있다. 신규 반도체 장치를 제공할 수 있다. 신규 모듈을 제공할 수 있다. 신규 전자 기기를 제공할 수 있다.
또한, 이들 효과의 기재는 다른 효과의 존재를 방해하지 않는다. 본 발명의 일 형태는 상술한 모든 효과를 달성할 필요는 없다. 다른 효과는 명세서, 도면, 및 청구항 등의 기재로부터 명백해질 것이고 추출될 수 있다.
도 1의 (A) 및 (B)는 본 발명의 일 형태에 따른 장치의 상면도 및 단면도.
도 2의 (A) 내지 (C)는 본 발명의 일 형태에 따른 장치의 단면도.
도 3의 (A) 및 (B)는 본 발명의 일 형태에 따른 장치의 상면도 및 단면도.
도 4의 (A) 및 (B)는 본 발명의 일 형태에 따른 장치의 상면도 및 단면도.
도 5의 (A) 및 (B)는 본 발명의 일 형태에 따른 장치의 단면도.
도 6의 (A) 및 (B)는 본 발명의 일 형태에 따른 장치의 제작 방법을 도시한 단면도.
도 7의 (A) 및 (B)는 본 발명의 일 형태에 따른 장치의 제작 방법을 도시한 단면도.
도 8의 (A) 및 (B)는 본 발명의 일 형태에 따른 장치의 제작 방법을 도시한 단면도.
도 9의 (A) 및 (B)는 본 발명의 일 형태에 따른 장치의 제작 방법을 도시한 단면도.
도 10의 (A) 및 (B)는 본 발명의 일 형태에 따른 장치의 제작 방법을 도시한 단면도.
도 11의 (A) 내지 (G)는 ALD 장치의 예를 도시한 도면.
도 12의 (A) 및 (B)는 본 발명의 일 형태에 따른 트랜지스터를 도시한 상면도 및 단면도.
도 13의 (A) 내지 (C)는 본 발명의 일 형태에 따른 트랜지스터를 도시한 단면도.
도 14의 (A) 내지 (C)는 본 발명의 일 형태에 따른 트랜지스터를 도시한 단면도.
도 15는 본 발명의 일 형태에 따른 산화물 반도체를 포함하는 영역의 밴드도.
도 16의 (A) 및 (B)는 본 발명의 일 형태에 따른 트랜지스터를 도시한 상면도 및 단면도.
도 17의 (A) 내지 (C)는 본 발명의 일 형태에 따른 트랜지스터를 도시한 단면도.
도 18의 (A) 내지 (C)는 본 발명의 일 형태에 따른 트랜지스터의 단면도.
도 19의 (A) 및 (B)는 본 발명의 일 형태에 따른 반도체 장치를 도시한 회로도.
도 20은 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 21은 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 22는 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 23의 (A) 및 (B)는 본 발명의 일 형태에 따른 메모리 장치를 도시한 회로도.
도 24는 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 25는 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 26은 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 27의 (A) 및 (B)는 본 발명의 일 형태에 따른 반도체 장치를 도시한 상면도.
도 28의 (A) 및 (B)는 본 발명의 일 형태에 따른 반도체 장치를 도시한 블록도.
도 29의 (A) 및 (B)는 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 30의 (A) 및 (B)는 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 31의 (A) 및 (B)는 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 32의 (A1), (A2), (A3), (B1), (B2), 및 (B3)은 본 발명의 일 형태에 따른 반도체 장치의 투시도 및 단면도.
도 33은 본 발명의 일 형태에 따른 반도체 장치를 도시한 블록도.
도 34는 본 발명의 일 형태에 따른 반도체 장치를 도시한 회로도.
도 35의 (A) 내지 (C)는 본 발명의 일 형태에 따른 반도체 장치를 도시한 회로도, 상면도, 및 단면도.
도 36은 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 37의 (A) 및 (B)는 본 발명의 일 형태에 따른 반도체 장치를 도시한 회로도 및 단면도.
도 38의 (A) 내지 (F)는 본 발명의 일 형태에 따른 전자 기기를 도시한 투시도.
도 39의 (A) 내지 (D)는 CAAC-OS의 단면의 Cs 보정 고분해능 TEM 이미지 및 CAAC-OS의 개략 단면도.
도 40의 (A) 내지 (D)는 CAAC-OS의 평면의 Cs 보정 고분해능 TEM 이미지.
도 41의 (A) 내지 (C)는 CAAC-OS 및 단결정 산화물 반도체의 XRD에 의한 구조 분석을 나타낸 도면.
도 42의 (A) 및 (B)는 CAAC-OS의 전자 회절 패턴을 나타낸 도면.
도 43은 전자 조사에 의하여 유발되는, In-Ga-Zn 산화물의 결정부의 변화를 나타낸 도면.
도 44의 (A) 내지 (D)는 CAAC-OS의 퇴적 메커니즘을 도시한 도면.
도 45는 InMZnO4의 결정 구조를 도시한 도면.
도 46의 (A) 내지 (E)는 CAAC-OS의 퇴적 메커니즘을 도시한 도면.
도 47의 (A) 내지 (C)는 CAAC-OS의 퇴적 메커니즘을 도시한 도면.
도 48은 CAAC-OS의 퇴적 메커니즘을 도시한 도면.
도 49는 In-M-Zn 산화물의 조성을 설명하기 위한 삼각도.
이하에서, 본 발명의 실시형태 및 실시예에 대하여 도면을 참조하여 자세히 설명한다. 그러나, 본 발명은 이하의 기재에 한정되지 않고, 여기에 개시된 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자에 의하여 쉽게 이해된다. 또한, 본 발명은 실시형태 및 실시예의 기재에 한정하여 해석되지 않는다. 본 발명의 구조를 도면을 참조하여 설명하는 데 있어서, 상이한 도면 중 같은 부분에는 공통의 부호를 사용한다. 또한, 비슷한 부분에는 같은 해치 패턴을 적용하고, 그 비슷한 부분을 특별히 부호로 나타내지 않는 경우가 있다.
또한, 도면에서의 크기, 막(층) 두께, 또는 영역은 간략화를 위하여 과장되어 있는 경우가 있다.
본 명세서에서, "막"과 "층"이라는 용어는 서로 교체될 수 있다.
전압이란 어떤 전위와 기준 전위(예를 들어, 소스 전위 또는 접지 전위(GND)) 간의 전위차를 말하는 경우가 많다. 전압을 전위라고 할 수 있고, 그 반대도 마찬가지이다. 또한 일반적으로, 전위(전압)는 상대적인 것이며, 어떤 전위에 대한 상대적인 양에 따라 정해진다. 따라서, '접지 전위' 등으로 표기되는 전위가 반드시 0V인 것은 아니다. 예를 들어, 회로에서 가장 낮은 전위를 '접지 전위'라고 표기하여도 좋다. 또는, 회로에서 중간 정도의 전위를 '접지 전위'라고 표기하여도 좋다. 이들 경우에는 그 전위를 기준으로 하여 양의 전위 및 음의 전위가 설정된다.
또한, "제 1" 및 "제 2"와 같은 서수사는 편의상 사용되는 것이며, 공정의 순서 또는 층의 적층 순서를 나타내지 않는다. 따라서 예를 들어, "제 1"이라는 용어를 "제 2" 또는 "제 3" 등의 용어로 적절히 바꿀 수 있다. 또한, 본 명세서 등에서 서수사는 본 발명의 일 형태를 특정하는 서수사와 대응하지 않는 경우가 있다.
또한, "반도체"는 예를 들어, 도전성이 충분히 낮을 때, "절연체"의 특성을 갖는 경우가 있다. 또한, "반도체"와 "절연체"는 경계가 명백하지 않기 때문에, 서로를 엄격히 구별할 수 없는 경우가 있다. 따라서, 본 명세서에서의 "반도체"를 "절연체"라고 부를 수 있는 경우가 있다. 마찬가지로, 본 명세서에서의 "절연체"를 "반도체"라고 부를 수 있는 경우가 있다.
또한, "반도체"는 예를 들어, 도전성이 충분히 높을 때, "도전체"의 특성을 갖는 경우가 있다. 또한, "반도체"와 "도전체"는 경계가 명백하지 않기 때문에, 서로를 엄격히 구별할 수 없는 경우가 있다. 따라서, 본 명세서에서의 "반도체"를 "도전체"라고 부를 수 있는 경우가 있다. 마찬가지로, 본 명세서에서의 "도전체"를 "반도체"라고 부를 수 있는 경우가 있다.
또한, 반도체의 불순물이란 예를 들어, 반도체의 주성분 외의 원소를 말한다. 예를 들어, 농도가 0.1atomic% 미만의 원소는 불순물이다. 불순물이 포함되면, 반도체에 DOS(density of states)가 형성되거나, 캐리어 이동도가 저하되거나, 또는 결정성이 저하될 수 있다. 반도체가 산화물 반도체인 경우, 반도체의 특성을 변화시키는 불순물의 예에는, 1족 원소, 2족 원소, 14족 원소, 15족 원소, 및 주성분 외의 전이 금속이 포함되고, 구체적으로는 예를 들어, 수소(물에 포함됨), 리튬, 소듐, 실리콘, 붕소, 인, 탄소, 및 질소가 있다. 산화물 반도체의 경우, 수소 등의 불순물이 들어감으로써 산소 빈자리가 형성될 수 있다. 반도체가 실리콘인 경우, 반도체의 특성을 변화시키는 불순물의 예에는 산소, 수소를 제외한 1족 원소, 2족 원소, 13족 원소, 및 15족 원소가 포함된다.
본 명세서에서, "A가 농도 B의 영역을 갖는다"라는 구(句)는 예를 들어, "A의 어떤 영역의 전체 영역의 깊이 방향의 농도가 B이다", "A의 어떤 영역의 깊이 방향의 평균 농도가 B이다", "A의 어떤 영역의 깊이 방향의 농도의 중앙값이 B이다", "A의 어떤 영역의 깊이 방향의 농도의 최대값이 B이다", "A의 어떤 영역의 깊이 방향의 농도의 최소값이 B이다", "A의 어떤 영역의 깊이 방향의 농도의 수렴값이 B이다", 및 "측정에서 확실할 것 같은 값이 얻어지는 A의 어떤 영역의 농도가 B이다"를 포함한다.
본 명세서에서, "A가 크기 B, 길이 B, 두께 B, 폭 B, 또는 거리 B의 영역을 갖는다"라는 구는 예를 들어, "A의 어떤 영역의 전체 영역의 크기, 길이, 두께, 폭, 또는 거리가 B이다", "A의 어떤 영역의 크기, 길이, 두께, 폭, 또는 거리의 평균값이 B이다", "A의 어떤 영역의 크기, 길이, 두께, 폭, 또는 거리의 중앙값이 B이다", "A의 어떤 영역의 크기, 길이, 두께, 폭, 또는 거리의 최대값이 B이다", "A의 어떤 영역의 크기, 길이, 두께, 폭, 또는 거리의 최소값이 B이다", "A의 어떤 영역의 크기, 길이, 두께, 폭, 또는 거리의 수렴값이 B이다", 및 "측정에서 확실할 것 같은 값이 얻어지는 A의 어떤 영역의 크기, 길이, 두께, 폭, 또는 거리가 B이다"를 포함한다.
또한, 채널 길이란 예를 들어, 트랜지스터의 평면도에서, 반도체(또는 트랜지스터가 온 상태일 때 반도체에서 전류가 흐르는 부분)와 게이트 전극이 서로 중첩하는 영역, 또는 채널이 형성되는 영역에서의 소스(소스 영역 또는 소스 전극)와 드레인(드레인 영역 또는 드레인 전극) 사이의 거리를 말한다. 하나의 트랜지스터에서, 모든 영역의 채널 길이가 반드시 같을 필요는 없다. 바꿔 말하면, 하나의 트랜지스터의 채널 길이는 하나의 값에 한정되지 않는 경우가 있다. 따라서 본 명세서에서, 채널 길이는 채널이 형성되는 영역에서의 어느 하나의 값, 최대값, 최소값, 또는 평균값이다.
채널 폭이란 예를 들어, 반도체(또는 트랜지스터가 온 상태일 때 반도체에서 전류가 흐르는 부분)와 게이트 전극이 서로 중첩하는 영역, 또는 채널이 형성되는 영역에서 소스와 드레인이 서로 마주 보는 부분의 길이를 말한다. 하나의 트랜지스터에서, 모든 영역의 채널 폭이 반드시 같을 필요는 없다. 바꿔 말하면, 하나의 트랜지스터의 채널 폭은 하나의 값에 한정되지 않는 경우가 있다. 따라서, 본 명세서에서는, 채널 폭은 채널이 형성되는 영역에서의 어느 하나의 값, 최대값, 최소값, 또는 평균값이다.
또한, 트랜지스터의 구조에 따라서는, 채널이 실제로 형성되는 영역에서의 채널 폭(이하, 실효적인 채널 폭이라고 함)은, 트랜지스터의 평면도에 나타내어지는 채널 폭(이하, 외견상의 채널 폭이라고 함)과는 다른 경우가 있다. 예를 들어, 입체적인 구조를 갖는 트랜지스터에서는, 실효적인 채널 폭이 트랜지스터의 평면도에 나타내어지는 외견상의 채널 폭보다 길고, 그 영향을 무시할 수 없는 경우가 있다. 예를 들어, 입체적인 구조를 갖는 미세화된 트랜지스터에서는, 반도체의 측면에 형성되는 채널 영역의 비율이 높은 경우가 있다. 이 경우, 채널이 실제로 형성될 때 얻어지는 실효적인 채널 폭이, 평면도에 나타내어지는 외견상의 채널 폭보다 크다.
입체적인 구조를 갖는 트랜지스터에서는, 실효적인 채널 폭을 측정하기 어려운 경우가 있다. 예를 들어, 설계값으로부터 실효적인 채널 폭을 추산하기 위해서는, 가정 조건으로서 반도체의 형상을 알고 있는 것으로 상정할 필요가 있다. 따라서, 반도체의 형상을 정확하게 모르는 경우에는, 실효적인 채널 폭을 정확하게 측정하기 어렵다.
따라서, 본 명세서에서는, 트랜지스터의 평면도에서, 반도체와 게이트 전극이 서로 중첩하는 영역에서 소스와 드레인이 서로 마주 보는 부분의 길이인 외견상의 채널 폭을 SCW(surrounded channel width)라고 말하는 경우가 있다. 또한, 본 명세서에서, 단순히 "채널 폭"이라는 용어를 사용하는 경우에는, SCW 및 외견상의 채널 폭을 나타낼 수 있다. 또는, 본 명세서에서 단순히 "채널 폭"이라는 용어를 사용하는 경우에는, 실효적인 채널 폭을 나타낼 수 있는 경우가 있다. 또한, 채널 길이, 채널 폭, 실효적인 채널 폭, 외견상의 채널 폭, 및 SCW 등의 값은 단면 TEM 이미지 등을 취득하고 분석함으로써 정해질 수 있다.
또한, 트랜지스터의 전계 효과 이동도 및 채널 폭당 전류값 등을 계산에 의하여 얻는 경우, SCW를 계산에 사용할 수 있다. 그 경우, 실효적인 채널 폭을 사용하여 계산한 값과는 값이 다를 수 있다.
또한, 본 명세서에서, "A는 단부가 B의 단부를 넘어 연장되어 있는 형상을 갖는다"라는 기재는 예를 들어, 상면도 또는 단면도에서 A의 단부들 중 적어도 하나가 B의 단부들 중 적어도 하나보다 외측에 위치하는 경우를 가리킬 수 있다. 따라서, 예를 들어 "A는 단부가 B의 단부를 넘어 연장되어 있는 형상을 갖는다"라는 기재를, "상면도에서 A의 하나의 단부는 B의 하나의 단부보다 외측에 위치한다"라고 읽을 수 있다.
본 명세서에서, "평행"이라는 용어는 두 직선 사이에 형성되는 각도가 -10° 이상 10° 이하임을 나타내기 때문에, 그 각도가 -5° 이상 5° 이하인 경우도 포함한다. "실질적으로 평행"이라는 용어는 두 직선 사이에 형성되는 각도가 -30° 이상 30° 이하임을 나타낸다. "수직"이라는 용어는 두 직선 사이에 형성되는 각도가 80° 이상 100° 이하임을 나타내기 때문에, 그 각도가 85° 이상 95° 이하인 경우도 포함한다. "실질적으로 수직"이라는 용어는 두 직선 사이에 형성되는 각도가 60° 이상 120° 이하임을 나타낸다.
본 명세서에서, 삼방정계 및 능면체정계(rhombohedral crystal system)는 육방정계에 포함된다.
본 명세서에서, "반도체"라는 용어는 "산화물 반도체"라고 할 수 있다. 반도체로서, 실리콘 또는 저마늄 등의 14족 반도체; 탄소화 실리콘, 저마늄 실리사이드, 비소화 갈륨, 인화 인듐, 셀레늄화 아연, 또는 황화 카드뮴 등의 화합물 반도체; 또는 유기 반도체를 사용할 수 있다.
본 발명의 일 형태에 따른 장치에 대하여 설명한다. 본 발명의 일 형태에 따른 장치는 적어도 1종의 소자를 포함한다. 특히, 반도체 소자의 적어도 1종을 포함하는 장치를 반도체 장치라고 할 수 있다.
도 1의 (A)는 본 발명의 일 형태에 따른 장치의 상면도이다. 도 1의 (B)는 도 1의 (A)의 일점쇄선 C1-C2 및 C3-C4를 따라 취한 단면도이다. 또한 상면도에서, 절연체 등의 일부 구성요소는 이해를 쉽게 하기 위하여 생략할 수도 있다.
도 1의 (B)의 장치는 절연체(102), 절연체(108), 절연체(118), 절연체(128), 및 소자(150)를 포함한다. 절연체(102)는 기판(100) 위에 제공된다. 소자(150)는 절연체(102) 위에 제공된다. 절연체(118)는 절연체(102) 및 소자(150) 위에 제공되고, 절연체(102)에 도달하는 개구를 포함한다. 절연체(128)는 절연체(118)의 개구에 제공되고, 절연체(102)와 접하는 영역을 포함한다. 절연체(108)는 절연체(118) 및 절연체(128) 위에 제공되고, 절연체(128)와 접하는 영역을 포함한다.
기판(100)으로서는, 예를 들어 절연체 기판, 반도체 기판, 또는 도전체 기판을 사용하여도 좋다. 절연체 기판으로서는, 예를 들어 유리 기판, 석영 기판, 사파이어 기판, 안정화 지르코니아 기판(예를 들어, 이트리아 안정화 지르코니아 기판), 또는 수지 기판을 사용한다. 반도체 기판으로서는, 예를 들어 실리콘 또는 저마늄 등으로 이루어진 단체(單體) 재료 반도체 기판, 또는 탄소화 실리콘, 실리콘 저마늄, 비소화 갈륨, 인화 인듐, 산화 아연, 또는 산화 갈륨 등으로 이루어진 화합물 반도체 기판을 사용한다. 상술한 반도체 기판에 절연체 영역을 제공한 반도체 기판, 예를 들어 SOI(silicon on insulator) 기판 등을 사용한다. 도전체 기판으로서는, 흑연 기판, 금속 기판, 합금 기판, 또는 도전성 수지 기판 등을 사용한다. 금속 질화물을 포함하는 기판 또는 금속 산화물을 포함하는 기판 등을 사용한다. 도전체 또는 반도체가 제공된 절연체 기판, 도전체 또는 절연체가 제공된 반도체 기판, 또는 반도체 또는 절연체가 제공된 도전체 기판 등을 사용한다. 또는, 이들 중 어느 기판 위에 소자가 제공된 것을 사용하여도 좋다. 기판에 제공되는 소자로서는, 용량 소자, 저항 소자, 스위칭 소자, 발광 소자, 또는 메모리 소자 등을 사용한다.
또는, 기판(100)으로서 플렉시블 기판을 사용하여도 좋다. 플렉시블 기판 위에 장치를 제공하는 방법으로서는, 비(非)플렉시블 기판 위에 장치를 형성한 다음에 장치를 분리하여, 플렉시블 기판인 기판(100)으로 전치(轉置)하는 방법이 있다. 이 경우, 비플렉시블 기판과 장치 사이에 분리층을 제공하는 것이 바람직하다. 기판(100)으로서는 섬유를 포함하는 시트, 필름, 또는 포일을 사용하여도 좋다. 기판(100)은 탄성을 가져도 좋다. 기판(100)은, 구부리거나 또는 잡아당기는 것을 멈췄을 때에 원래의 형상으로 되돌아가는 성질을 가져도 좋다. 또는, 기판(100)은 원래의 형상으로 되돌아가지 않는 성질을 가져도 좋다. 기판(100)의 두께는 예를 들어, 5μm 이상 700μm 이하, 바람직하게는 10μm 이상 500μm 이하, 또는 더 바람직하게는 15μm 이상 300μm 이하이다. 기판(100)의 두께가 얇으면, 반도체 장치의 중량을 저감할 수 있다. 기판(100)의 두께가 얇으면, 유리 등을 사용한 경우에도, 기판(100)이 탄성, 또는 구부리거나 또는 잡아당기는 것을 멈췄을 때에 원래의 형상으로 되돌아가는 성질을 가질 수 있다. 따라서, 떨어뜨리는 것 등에 의하여 기판(100) 위의 반도체 장치에 가해지는 충격을 줄일 수 있다. 즉, 내구성이 있는 반도체 장치를 제공할 수 있다.
플렉시블 기판인 기판(100)에는 예를 들어, 금속, 합금, 수지, 유리, 또는 그 섬유를 사용할 수 있다. 플렉시블 기판(100)의 선 팽창계수가 낮으면, 환경에 기인한 변형이 억제되므로 바람직하다. 플렉시블 기판(100)은 예를 들어, 선 팽창계수가 1×10-3/K 이하, 5×10-5/K 이하, 또는 1×10-5/K 이하인 재료를 사용하여 형성한다. 수지의 예에는 폴리에스터, 폴리올레핀, 폴리아마이드(예를 들어, 나일론 또는 아라미드), 폴리이미드, 폴리카보네이트, 및 아크릴이 포함된다. 특히, 아라미드는 선 팽창계수가 낮기 때문에 플렉시블 기판(100)에 바람직하게 사용된다.
도 1의 (A) 및 (B)에 도시된 바와 같이, 본 발명의 일 형태에 따른 장치는 소자(150) 아래의 절연체(102), 소자(150) 위의 절연체(108), 및 모든 방향에서 소자(150)를 둘러싸는 절연체(128)를 포함한다. 절연체(102), 절연체(108), 및 절연체(128)는 배리어성을 갖는다.
여기서 단층인 절연체(118)는 적층 구조를 가져도 좋고, 이 경우 층들을 연속적으로 형성하지 않아도 된다. 예를 들어, 소자(150)를 형성하는 전후의 공정에서, 절연체(118)가 되는 층을 형성하여도 좋다.
절연체(102)는 수소 투과성이 낮은(즉 수소 배리어성을 갖는) 절연체이다. 절연체(108)는 수소 투과성이 낮은 절연체이다. 절연체(128)는 수소 투과성이 낮은 절연체이다. 절연체(118)는 수소 투과성이 높은 절연체이다. 바꿔 말하면, 수소 투과성이 낮은 절연체(예를 들어 절연체(102), 절연체(108), 및 절연체(128))는 수소 투과성이 높은 절연체(예를 들어 절연체(118))에 비하여 수소를 투과시키기 어렵다.
수소는 원자 반경 등이 작기 때문에 절연체 중에서 확산되기 쉽다(즉, 수소의 확산 계수가 크다). 예를 들어, 저밀도 절연체는 수소 투과성이 높다. 바꿔 말하면, 고밀도 절연체는 수소 투과성이 낮다. 저밀도 절연체의 밀도는 항상 절연체 전체에 걸쳐 낮지는 않고, 밀도가 낮은 부분을 포함하는 절연체를 저밀도 절연체라고도 한다. 이것은 밀도가 낮은 부분이 수소의 경로로서 작용하기 때문이다. 수소를 투과시킬 수 있는 밀도는 한정되지 않지만, 2.6g/cm3 미만인 것이 대표적이다. 저밀도 절연체의 예에는, 산화 실리콘 또는 산화질화 실리콘 등의 무기 절연체, 및 폴리에스터, 폴리올레핀, 폴리아마이드(예를 들어 나일론 또는 아라미드), 폴리이미드, 폴리카보네이트, 또는 아크릴 등의 유기 절연체가 포함된다. 고밀도 절연체의 예에는, 산화 마그네슘, 산화 알루미늄, 산화 저마늄, 산화 갈륨, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 및 산화 탄탈럼이 포함된다. 또한 저밀도 절연체 및 고밀도 절연체는 이들 절연체에 한정되지 않는다. 예를 들어, 이들 절연체는 붕소, 질소, 플루오린, 네온, 인, 염소, 및 아르곤 중 하나 이상을 포함하여도 좋다.
결정립계를 포함하는 절연체는 높은 수소 투과성을 가질 수 있다. 바꿔 말하면, 수소는 결정립계를 포함하지 않거나 결정립계가 적은 절연체를 통하여 투과되기 어렵다. 예를 들어 비다결정(non-polycrystalline) 절연체(예를 들어 비정질 절연체)는 다결정 절연체보다 수소 투과성이 낮다.
수소 결합 에너지가 높은 절연체는 수소 투과성이 낮은 경우가 있다. 예를 들어, 수소와 결합함으로써 수소 화합물을 형성하는 절연체가, 장치의 제작 및 동작에서의 온도에서 수소가 방출되지 않는 결합 에너지를 갖는 경우, 그 절연체는 수소 투과성이 낮은 절연체의 범주에 포함될 수 있다. 예를 들어, 200℃ 이상 1000℃ 이하, 300℃ 이상 1000℃ 이하, 또는 400℃ 이상 1000℃ 이하에서 수소 화합물을 형성하는 절연체는 수소 투과성이 낮은 경우가 있다. 200℃ 이상 1000℃ 이하, 300℃ 이상 1000℃ 이하, 또는 400℃ 이상 1000℃ 이하에서 수소를 방출하고 수소 화합물을 형성하는 절연체는 수소 투과성이 낮은 경우가 있다. 20℃ 이상 400℃ 이하, 20℃ 이상 300℃ 이하, 또는 20℃ 이상 200℃ 이하에서 수소를 방출하고 수소 화합물을 형성하는 절연체는 수소 투과성이 높은 경우가 있다. 쉽게 방출되고 유리(遊離)되는 수소를 과잉 수소라고 할 수 있다.
절연체(102)는 산소 투과성이 낮은(즉 산소 배리어성을 갖는) 절연체이다. 절연체(108)는 산소 투과성이 낮은 절연체이다. 절연체(128)는 산소 투과성이 낮은 절연체이다. 절연체(118)는 산소 투과성이 높은 절연체이다. 바꿔 말하면, 산소 투과성이 낮은 절연체(예를 들어 절연체(102), 절연체(108), 및 절연체(128))는 산소 투과성이 높은 절연체(예를 들어 절연체(118))에 비하여 산소를 투과시키기 어렵다.
절연체(102)는 물 투과성이 낮은(즉 물 배리어성을 갖는) 절연체이다. 절연체(108)는 물 투과성이 낮은 절연체이다. 절연체(128)는 물 투과성이 낮은 절연체이다. 절연체(118)는 물 투과성이 높은 절연체이다. 바꿔 말하면, 물 투과성이 낮은 절연체(예를 들어 절연체(102), 절연체(108), 및 절연체(128))는 물 투과성이 높은 절연체(예를 들어 절연체(118))에 비하여 물을 투과시키기 어렵다.
소자(150)는 트랜지스터, 용량 소자, 저항 소자, 메모리 소자, 표시 소자, 발광 소자, 또는 광전 변환 소자 등을 포함한다. 이들 소자는 물, 수소, 또는 산소의 이동에 의하여 소자(150)의 특성을 변화시킬 가능성이 있다. 따라서, 도 1의 (A) 및 (B)에 나타낸 바와 같이, 물 투과성이 낮고, 수소 투과성이 낮으며, 그리고/또는 산소 투과성이 낮은 절연체로 소자(150)를 둘러싸서, 소자(150)의 특성 변화를 억제할 수 있다.
물, 수소, 및/또는 산소로 인하여 소자의 특성이 변화되는 예에 대하여 설명한다.
트랜지스터의 재료로서, 실리콘 또는 저마늄 등의 14족 반도체; 탄소화 실리콘, 저마늄 실리사이드, 비소화 갈륨, 인화 인듐, 셀레늄화 아연, 황화 카드뮴, 또는 산화물 반도체 등의 화합물 반도체; 또는 유기 반도체를 사용할 수 있다.
예를 들어 실리콘, 저마늄, 탄소화 실리콘, 또는 저마늄 실리사이드 등을 포함하는 트랜지스터의 특성은 수소에 의하여 향상되고 산소로 인하여 열화된다. 따라서, 소자(150) 주위에 수소가 유지되고 소자(150) 주위에 과잉 산소가 머무르지 않는 것이 바람직하다. 또한 과잉 산소는, 절연체 등에 존재하고 절연체 등과 결합하지 않는(유리되는) 산소, 또는 절연체 등과의 결합 에너지가 낮은 산소를 의미한다.
여기서, 과잉 산소를 포함하는 절연체는 TDS(thermal desorption spectroscopy) 분석에서 100℃ 내지 700℃ 또는 100℃ 내지 500℃의 표면 온도의 범위에서 1×1018atoms/cm3 이상, 1×1019atoms/cm3 이상, 또는 1×1020atoms/cm3 이상의 양의 산소(산소 원자수로 환산)를 방출할 수 있다.
TDS 분석을 이용한 산소의 방출량의 측정 방법에 대하여 이하에서 설명한다.
TDS 분석에서의 측정 시료로부터의 방출 가스의 총량은, 방출 가스의 이온 강도의 적분값에 비례한다. 그리고, 표준 시료와 비교함으로써, 방출 가스의 총량을 계산할 수 있다.
예를 들어, 표준 시료인, 소정의 밀도로 수소를 포함하는 실리콘 기판의 TDS 결과, 및 측정 시료의 TDS 결과를 이용하여, 측정 시료로부터의 산소 분자의 방출량(NO2)은 이하의 수학식에 따라 계산할 수 있다. 여기서, TDS 분석에서 얻어진 질량 전하 비율이 32인 모든 가스는 산소 분자에서 유래한다고 상정된다. 또한, 질량 전하 비율이 32인 가스 CH3OH는 존재할 가능성이 낮기 때문에 고려되지 않는다. 또한, 산소 원자의 동위 원소인 17 또는 18의 질량수를 갖는 산소 원자를 포함하는 산소 분자에 대해서도, 자연계에서의 그러한 분자의 비율이 최소이기 때문에 고려되지 않는다.
NO2=NH2/SH2×SO2×α
값 NH2는 표준 시료로부터 이탈된 수소 분자의 수를 밀도로 환산하여 얻어진 것이다. 값 SH2는 표준 시료를 TDS 분석할 때의 이온 강도의 적분값이다. 여기서, 표준 시료의 기준값은 NH2/SH2로 설정된다. 값 SO2는 측정 시료를 TDS 분석할 때의 이온 강도의 적분값이다. 값 α는 TDS 분석에서의 이온 강도에 영향을 미치는 계수이다. 상기 식의 자세한 사항은 일본 공개 특허 출원 제H6-275697호를 참조한다. 산소의 방출량은, 예를 들어, 소정의 양의 수소 원자를 포함하는 실리콘 기판을 표준 시료로서 사용하여 ESCO Ltd.제의 TDS 장치 EMD-WA1000S/W로 측정하였다.
또한, TDS 분석에서, 산소의 일부는 산소 원자로서 검출된다. 산소 분자와 산소 원자 간의 비율은 산소 분자의 이온화율로부터 계산할 수 있다. 또한, 상술한 α는 산소 분자의 이온화율을 포함하기 때문에, 산소 분자의 방출량을 평가하는 것을 통하여 산소 원자의 방출량을 추정할 수도 있다.
또한, NO2는 산소 분자의 방출량이다. 산소 원자로 환산한 경우의 산소의 방출량은 산소 분자의 방출량의 2배이다.
또한, 가열 처리에 의하여 산소를 방출하는 절연체는, 과산화 라디칼을 포함할 수도 있다. 구체적으로, 과산화 라디칼에 기인하는 신호의 스핀 밀도는 5×1017spins/cm3 이상이다. 또한, 과산화 라디칼을 포함하는 절연체는 ESR(electron spin resonance)에서 g인자가 약 2.01인 비대칭 신호를 가질 수 있다.
산화물 반도체 등을 포함하는 트랜지스터의 특성은, 물 및 수소로 인하여 열화되고 산소에 의하여 향상되기 때문에, 산소는 소자(150) 주위에 머무르는 것이 바람직하다. 또한, 소자(150) 주위에는 물 및 수소(특히 과잉 수소)가 존재하지 않거나, 또는 물 및 수소가 더 적은 것이 바람직하다.
용량 소자가, 트랜지스터의 재료의 예로 열거한 반도체를 포함하는 경우, 용량 소자의 특성이 물, 수소, 및/또는 산소로 인하여 변화될 수 있다. 또한, 저항 소자가, 트랜지스터의 재료의 예로 열거한 반도체를 포함하는 경우, 저항 소자의 특성이 물, 수소, 및/또는 산소로 인하여 변화될 수 있다.
메모리 소자가 상술한 트랜지스터, 용량 소자, 및/또는 저항 소자를 포함하면, 메모리 소자의 특성은 물, 수소, 및/또는 산소로 인하여 변화될 수 있다. 메모리 소자의 특성 변화는, 메모리 소자에 데이터가 기록될 수 없거나 메모리 소자로부터 데이터가 판독될 수 없는 문제, 또는 기록된 데이터가 삭제되는 문제 등을 일으킬 수 있다. 메모리 소자의 예에는 DRAM(dynamic random access memory), SRAM(static random access memory), FeRAM(ferroelectric random access memory), ReRAM(resistance random access memory), MRAM(magnetic random access memory), 및 플래시 메모리가 포함된다.
예를 들어 표시 소자가 상술한 용량 소자 및/또는 저항 소자를 포함하면, 표시 소자의 특성이 물, 수소, 및/또는 산소로 인하여 변화될 수 있다. 표시 소자의 특성 변화는, 화상이 표시되지 않는 문제를 일으키거나, 또는 표시 계조의 표시 변동 또는 표시 불균일을 일으킬 수 있다. 발광 소자인 유기 EL(electroluminescence) 소자를 사용하는 경우, 물 및/또는 산소에 의하여 전극 및/또는 유기 화합물의 질이 변화되는 경우가 있다.
예를 들어, 실리콘을 포함하는 광전 변환 소자의 특성은 물 및 수소에 의하여 향상되고 산소로 인하여 열화되기 때문에, 소자(150) 주위에는 물 및 수소가 머무르는 것이 바람직하다. 또한, 소자(150) 주위에는 산소가 존재하지 않는 것이 바람직하다.
상술한 바와 같이, 배리어성을 갖는 절연체로 소자(150)를 둘러싸면, 소자(150)의 특성 변화를 억제할 수 있다. 소자(150) 주위에 머무른 물, 수소, 및/또는 산소는 소자(150)의 특성을 안정화시킬 수 있는 경우가 있다.
<장치의 변형예: 1>
도 2의 (A), (B), 및 (C)는 본 발명의 일 형태에 따른 장치의 단면도이고, 각 도면에서 도 1의 (A) 및 (B)에 나타낸 장치의 소자(150)가 전극 등에 접속되어 있다.
도 2의 (A)의 장치는 절연체(108) 및 절연체(118)에, 소자(150)에 도달하는 3개의 개구를 포함한다. 3개의 개구는 각각, 도전체(121), 도전체(122), 및 도전체(123)로 채워진다. 도전체(121), 도전체(122), 및 도전체(123) 각각은 예를 들어, 소자(150)에 신호를 입력하는 기능 및/또는 소자(150)로부터 신호를 출력하는 기능을 갖는다. 도 2의 (A) 등에서의 개구의 수는 3개이지만 이에 한정되지 않고, 3개 이외로 할 수 있다.
도전체(121), 도전체(122), 및 도전체(123) 각각은 배리어성을 갖는 도전체이다.
도전체(121), 도전체(122), 및 도전체(123) 각각은 수소 투과성이 낮은 도전체이다. 수소 투과성이 낮은 도전체(예를 들어 도전체(121), 도전체(122), 및 도전체(123))는 수소 투과성이 높은 절연체(예를 들어 절연체(118))에 비하여 수소를 투과시키기 어렵다.
수소는 원자 반경 등이 작기 때문에 도전체 중에서 확산되기 쉽다(즉, 수소의 확산 계수가 크다). 예를 들어, 저밀도 도전체는 수소 투과성이 높다. 바꿔 말하면, 고밀도 도전체는 수소 투과성이 낮다. 저밀도 도전체의 밀도는 항상 도전체 전체에 걸쳐 낮지는 않고, 밀도가 낮은 부분을 포함하는 도전체를 저밀도 도전체라고도 한다. 이것은 밀도가 낮은 부분이 수소의 경로로서 작용하기 때문이다. 수소를 투과시킬 수 있는 밀도는 한정되지 않지만, 6.0g/cm3 미만인 것이 대표적이다. 고밀도 도전체의 예에는 크로뮴, 망가니즈, 철, 코발트, 니켈, 구리, 아연, 지르코늄, 나이오븀, 몰리브데넘, 루테늄, 로듐, 팔라듐, 은, 인듐, 주석, 하프늄, 탄탈럼, 텅스텐, 이리듐, 백금, 또는 금 등의 금속, 이들 금속 원소 중 적어도 하나를 포함하는 합금, 및 이들 금속 원소 중 적어도 하나를 포함하는 산화물 또는 질화물 등의 화합물이 포함된다. 또한 고밀도 도전체는 이들 도전체에 한정되지 않는다. 예를 들어, 도전체는 붕소, 플루오린, 네온, 인, 염소, 및 아르곤 중 하나 이상을 포함하여도 좋다.
결정립계를 포함하는 도전체는 높은 수소 투과성을 가질 수 있다. 바꿔 말하면, 수소는 결정립계를 포함하지 않거나 결정립계가 적은 도전체를 통하여 투과되기 어렵다. 예를 들어 비다결정 도전체(예를 들어 비정질 도전체)는 다결정 도전체보다 수소 투과성이 낮다.
수소 결합 에너지가 높은 도전체는 수소 투과성이 낮은 경우가 있다. 예를 들어, 수소와 결합함으로써 수소 화합물을 형성하는 도전체(수소 흡수 합금이라고도 함)가, 장치의 제작 및 동작에서의 온도에서 수소가 방출되지 않는 결합 에너지를 갖는 경우, 그 도전체는 수소 투과성이 낮은 도전체의 범주에 포함될 수 있다. 예를 들어, 200℃ 이상 1000℃ 이하, 300℃ 이상 1000℃ 이하, 또는 400℃ 이상 1000℃ 이하에서 수소 화합물을 형성하는 도전체는 수소 투과성이 낮은 경우가 있다. 200℃ 이상 1000℃ 이하, 300℃ 이상 1000℃ 이하, 또는 400℃ 이상 1000℃ 이하에서 수소를 방출하고 수소 화합물을 형성하는 도전체는 수소 투과성이 낮은 경우가 있다. 20℃ 이상 400℃ 이하, 20℃ 이상 300℃ 이하, 또는 20℃ 이상 200℃ 이하에서 수소를 방출하고 수소 화합물을 형성하는 도전체는 수소 투과성이 높은 경우가 있다.
도전체(121)는 산소 투과성이 낮은 도전체이다. 도전체(122)는 산소 투과성이 낮은 도전체이다. 도전체(123)는 산소 투과성이 낮은 도전체이다. 바꿔 말하면, 산소 투과성이 낮은 도전체(예를 들어 도전체(121), 도전체(122), 및 도전체(123))는 산소 투과성이 높은 절연체(예를 들어 절연체(118))에 비하여 산소를 투과시키기 어렵다. 특히, 도전체(121)는 산소 반응성이 낮은(산소와의 반응성이 낮은) 도전체이다. 도전체(122)는 산소 반응성이 낮은 도전체이다. 도전체(123)는 산소 반응성이 낮은 도전체이다. 산소 반응성이 낮은 도전체는 장치의 제작 및 동작에서의 온도에서 산화되지 않거나 약간 산화(예를 들어, 산화된 영역의 두께가 10nm 미만, 바람직하게는 5nm 미만, 더 바람직하게는 3nm 미만)된다. 산소 반응성이 낮은 도전체는 산소와 거의 반응하지 않고 저항이 거의 증가되지 않아, 전류를 흘리는 데 적합하다.
도전체(121)는 물 투과성이 낮은 도전체이다. 도전체(122)는 물 투과성이 낮은 도전체이다. 도전체(123)는 물 투과성이 낮은 도전체이다. 바꿔 말하면, 물 투과성이 낮은 도전체(예를 들어 도전체(121), 도전체(122), 및 도전체(123))는 물 투과성이 높은 절연체(예를 들어 절연체(118))에 비하여 물을 투과시키기 어렵다.
소자(150)는 트랜지스터, 용량 소자, 저항 소자, 메모리 소자, 또는 표시 소자 등을 포함한다. 이들 소자는 물, 수소, 또는 산소의 이동에 의하여 소자(150)의 특성을 변화시킬 가능성이 있다. 따라서, 도 2의 (A)에 나타낸 바와 같이, 물 투과성이 낮고, 수소 투과성이 낮으며, 그리고/또는 산소 투과성이 낮은 절연체 및 도전체로 소자(150)를 둘러싸서, 소자(150)의 특성 변화를 억제할 수 있다.
또한 본 발명의 일 형태에 따른 장치는 도 2의 (A)에 나타낸 장치에 한정되지 않는다.
도 2의 (B)의 장치는 절연체(108) 및 절연체(118)에, 소자(150)에 도달하는 3개의 개구를 포함한다. 그 각 개구의 측면 및 하면을 따라 도전체(121a), 도전체(122a), 및 도전체(123a)가 제공된다. 도전체(121b), 도전체(122b), 및 도전체(123b)는 각각, 도전체(121a), 도전체(122a), 및 도전체(123a) 상에 제공된다. 도전체(121a) 및 도전체(121b)는 도전체(121)와 같은 기능을 갖는다. 도전체(122a) 및 도전체(122b)는 도전체(122)와 같은 기능을 갖는다. 도전체(123a) 및 도전체(123b)는 도전체(123)와 같은 기능을 갖는다. 도 2의 (B) 등에서의 개구의 수는 3개이지만 이에 한정되지 않고, 3개 이외로 할 수 있다.
도 2의 (A)에 나타낸 장치는 하나의 도전체가 복수의 기능을 갖는 예이고, 도 2의 (B)에 나타낸 장치는 2개의 도전체가 개별의 기능, 예를 들어 도전체(121a), 도전체(122a), 및 도전체(123a)가 배리어성을 갖고 도전체(121b), 도전체(122b), 및 도전체(123b)가 높은 도전성을 갖는 예이다. 2개의 도전체가 개별의 기능을 갖는 도 2의 (B)의 장치는 도전체의 조합에 의하여 장치 구성의 자유도를 높게 할 수 있다. 또한, 하나의 도전체가 사용되는 경우에 비하여 도전체들의 각 기능을 향상시킬 수 있다.
도전체(121a), 도전체(122a), 및 도전체(123a)가 배리어성을 갖는 경우, 도전체(121b), 도전체(122b), 및 도전체(123b)는 배리어성을 가져도 좋지만, 갖지 않아도 된다. 예를 들어, 도전체(121b), 도전체(122b), 및 도전체(123b)는 각각 상이한 배리어성을 가져도 좋다.
또한, 본 발명의 일 형태에 따른 장치는 도 2의 (A) 및 (B)에 나타낸 장치에 한정되지 않는다.
도 2의 (C)의 장치는 절연체(108) 및 절연체(118)에, 소자(150)에 도달하는 3개의 개구를 포함한다. 그 각 개구의 측면을 따라 도전체(121c), 도전체(122c), 및 도전체(123c)가 제공된다. 또한 도전체(121c), 도전체(122c), 및 도전체(123c)는 개구의 하면에 제공되지 않는다. 그 각 개구에는 도전체(121d), 도전체(122d), 및 도전체(123d)가 제공된다. 도전체(121c) 및 도전체(121d)는 도전체(121)와 같은 기능을 갖는다. 도전체(121c) 및 도전체(122d)는 도전체(122)와 같은 기능을 갖는다. 도전체(123c) 및 도전체(123d)는 도전체(123)와 같은 기능을 갖는다. 도 2의 (C) 등에서의 개구의 수는 3개이지만 이에 한정되지 않고, 3개 이외로 할 수 있다.
도 2의 (C)에 나타낸 장치는 2개의 도전체가 개별의 기능, 예를 들어 도전체(121c), 도전체(122c), 및 도전체(123c)가 배리어성을 갖고 도전체(121d), 도전체(122d), 및 도전체(123d)가 높은 도전성을 갖는 예이다. 2개의 도전체가 개별의 기능을 갖는 도 2의 (C)의 장치는 도전체의 조합에 의하여 장치 구성의 자유도를 높게 할 수 있다. 또한, 하나의 도전체가 사용되는 경우에 비하여 도전체들의 각 기능을 향상시킬 수 있다. 도 2의 (C)에 나타낸 장치에서, 도전체(121d), 도전체(122d), 및 도전체(123d)는 도전체(121c), 도전체(122c), 및 도전체(123c)를 개재하지 않고 소자(150)에 전기적으로 접속된다. 따라서, 도전체(121c), 도전체(122c), 및 도전체(123c)는 도전체에 한정되지 않고, 예를 들어 반도체 또는 절연체이어도 좋다. 도전체(121c), 도전체(122c), 및 도전체(123c)가 절연체이면, 예를 들어 상술한 배리어성이 높은 절연체들 중 어느 것을 사용할 수 있다.
도전체(121c), 도전체(122c), 및 도전체(123c)가 배리어성을 갖는 경우, 도전체(121d), 도전체(122d), 및 도전체(123d)는 배리어성을 가져도 좋지만, 갖지 않아도 된다. 예를 들어, 도전체(121d), 도전체(122d), 및 도전체(123d)는 각각 상이한 배리어성을 가져도 좋다.
<장치의 변형예: 2>
도 3의 (A) 및 (B), 도 4의 (A) 및 (B)는 도 1의 (A) 및 (B)에 나타낸 장치의 변형예이고, 도 3의 (A) 및 (B), 도 4의 (A) 및 (B)에 나타낸 장치는 복수의 소자를 포함한다. 또한 도 3의 (A) 및 도 4의 (A)는 장치의 상면도이고, 도 3의 (B) 및 도 4의 (B)는 장치의 단면도이다.
도 3의 (A) 및 (B)에 나타낸 장치는 배리어성을 갖는 절연체로 둘러싸인 영역에, 행 방향으로 배치된 2개 이상의 소자(예를 들어 소자(150a) 및 소자(150b))를 포함하는 소자군을 포함한다. 도 4의 (A) 및 (B)에 나타낸 장치는 배리어성을 갖는 절연체로 둘러싸인 영역에, 행 방향 및 열 방향으로 배치된 2개 이상의 소자(예를 들어 소자(150a), 소자(150b), 소자(150c), 및 소자(150d))를 포함하는 소자군을 포함한다.
배리어성을 갖는 절연체로 둘러싸인 영역에 소자군을 각각 포함하는 도 3의 (A) 및 (B), 도 4의 (A) 및 (B)에 나타낸 장치는, 도 1의 (A) 및 (B)에 나타낸 장치에 비하여 고집적화할 수 있다.
또한 도 3의 (A) 및 (B), 도 4의 (A) 및 (B)에 나타낸 장치에서는, 도 2의 (A) 내지 (C)에 나타낸 장치와 같이 소자 등이 전극들에 접속되어도 좋다.
<장치의 변형예: 3>
도 5의 (A) 및 (B)는 본 발명의 일 형태에 따른 장치의 단면도이다.
도 5의 (A)에 나타낸 장치는 절연체(102), 절연체(108), 절연체(118), 절연체(128), 소자(150), 절연체(218), 도전체(121), 도전체(122), 도전체(123), 도전체(221), 및 소자(151)를 포함한다. 소자(151)는 기판(100) 위에 제공된다. 절연체(218)는 기판(100) 및 소자(151) 위에 제공된다. 절연체(102)는 절연체(218) 위에 제공된다. 소자(150)는 절연체(102) 위에 제공된다. 절연체(118)는 절연체(102) 및 소자(150) 위에 제공되고, 절연체(102)에 도달하는 개구를 포함한다. 절연체(128)는 절연체(118)의 개구에 제공되고, 절연체(102)와 접하는 영역을 포함한다. 절연체(108)는 절연체(118) 및 절연체(128) 위에 제공되고, 절연체(128)와 접하는 영역을 포함한다.
도 5의 (A)의 장치는 절연체(108) 및 절연체(118)에, 소자(150)에 도달하는 3개의 개구를 포함한다. 3개의 개구는 각각, 도전체(121), 도전체(122), 및 도전체(123)로 채워진다. 도전체(121), 도전체(122), 및 도전체(123) 각각은 예를 들어, 소자(150)에 신호를 입력하는 기능 및/또는 소자(150)로부터 신호를 출력하는 기능을 갖는다. 도 5의 (A) 등에서의 개구의 수는 3개이지만 이에 한정되지 않고, 3개 이외로 할 수 있다.
도 5의 (A)의 장치는 절연체(102) 및 절연체(218)에, 소자(151)에 도달하는 개구를 포함한다. 개구는 도전체(221)로 채워진다. 도전체(221)는 예를 들어 소자(151)에 신호를 입력하는 기능 및/또는 소자(151)로부터 신호를 출력하는 기능을 갖는다. 예를 들어, 신호는 도전체(221)를 통하여 소자(150)와 소자(151) 간에서 전송될 수 있다. 도 5의 (A) 등에서의 개구의 수는 하나이지만 이에 한정되지 않고, 하나 이외로 할 수 있다.
여기서 단층인 절연체(218)는 적층 구조를 가져도 좋고, 이 경우 층들을 연속적으로 형성하지 않아도 된다. 예를 들어, 소자(151)를 형성하는 전후의 공정에서, 절연체(218)가 되는 층을 형성하여도 좋다.
절연체(218)는 수소 투과성이 높은 절연체이다. 바꿔 말하면, 수소 투과성이 낮은 절연체(예를 들어 절연체(102), 절연체(108), 및 절연체(128))는 수소 투과성이 높은 절연체(예를 들어 절연체(218))에 비하여 수소를 투과시키기 어렵다.
도전체(221)에 대해서는 도전체(121)를 참조한다.
소자(151)에 대해서는 소자(150)를 참조한다. 다만 소자(151)는 소자(150)와는 상이한 종류인 것이 바람직하다. 예를 들어, 소자(151)의 특성이 수소에 의하여 향상되고, 소자(150)의 특성이 수소로 인하여 열화되는 경우에는, 소자(150)가 수소 투과성이 낮은 절연체 및 도전체로 둘러싸이기 때문에, 수소는 소자(151)에만 전송될 수 있다. 이로써, 소자(151)의 특성을 향상시킬 수 있고, 소자(150)가 열화되는 것을 방지할 수 있다. 소자(150)의 특성이 산소에 의하여 향상되고, 소자(151)의 특성이 산소로 인하여 열화되는 또 다른 경우에는, 소자(150)가 산소 투과성이 낮은 절연체 및 도전체로 둘러싸이기 때문에, 산소는 소자(150)에만 공급될 수 있다. 이로써, 소자(150)의 특성을 향상시킬 수 있고, 소자(151)가 열화되는 것을 방지할 수 있다.
소자(150) 및 소자(151)는 각각 상이한 종류이기 때문에, 소자(150) 및 소자(151)의 각 특성을 이용하는 장치를 제공할 수 있다. 예를 들어, 후술하는 저장 장치의 회로 구성을 제공할 수 있다.
소자(150) 및 소자(151)를 적층하면, 소자가 적층되지 않은 구조에 비하여 장치 면적을 축소시킬 수 있다.
소자(151)의 종류의 수는 한정되지 않고, 하나이어도 2개 이상이어도 좋다.
소자(151) 위에 소자(150)가 배치되지만, 이 예에 한정되지 않고, 예를 들어 소자(151)는 배리어성을 갖는 절연체로 둘러싸여도 좋다.
도 5의 (B)에 나타낸 장치는, 도전체(221)가 제공되지 않고, 도전체(121)가 소자(150)를 통과하여 소자(151)까지 도달하는 점에서, 도 5의 (A)의 장치와는 상이하다. 따라서, 도 5의 (B)의 장치에 대해서는 도 5의 (A)의 장치를 참조한다.
도전체(121)는 소자(151) 및 소자(150)에 전기적으로 접속된다. 또한 도전체(121)는 소자(151) 및/또는 소자(150)에 전기적으로 접속되지 않아도 된다. 소자(150) 및 소자(151)가 하나의 도전체를 통하여 전기적으로 접속되기 때문에, 장치 설계의 자유도를 높일 수 있고, 장치의 고집적화가 용이해질 수 있다. 또한 공정 수를 저감시킬 수 있어, 장치를 더 쉽게 제작할 수 있다.
도 2의 (A)에 나타낸 장치와 같이, 도 5의 (A) 및 (B)에서는 전극으로서 하나의 도전체가 사용되지만, 도 2의 (B) 또는 (C)에 나타낸 장치와 같이 전극으로서 2개의 도전체가 사용되어도 좋다.
<장치의 제작 방법: 1>
도 5의 (A)에 나타낸 장치의 제작 방법에 대하여, 도 6의 (A) 및 (B), 도 7의 (A) 및 (B), 도 8의 (A) 및 (B)의 단면도를 참조하여 설명한다.
우선, 기판(100)을 준비한다.
그리고 소자(151)를 형성한다. 여기서는 기판(100) 위에 소자(151)를 형성하지만, 본 발명의 일 형태는 이 예에 한정되지 않는다. 예를 들어, 기판(100)으로서 반도체 기판을 사용하는 경우에는 기판(100)의 일부를 사용하여 소자(151)를 형성할 수 있다.
다음에 절연체(218)를 형성한다(도 6의 (A) 참조). 절연체(218)는 스퍼터링법, CVD(chemical vapor deposition)법, MBE(molecular beam epitaxy)법, PLD(pulsed laser deposition)법, 또는 ALD(atomic layer deposition)법 등에 의하여 형성할 수 있다.
CVD법은 플라스마를 이용하는 플라스마 강화 CVD(PECVD: plasma enhanced CVD)법, 열을 이용하는 열 CVD(TCVD: thermal CVD)법, 및 광을 이용하는 광 CVD(photo CVD)법 등으로 분류될 수 있다. 또한, CVD법은 원료 가스에 따라서 금속 CVD(MCVD: metal CVD)법 및 유기 금속 CVD(MOCVD: metal organic CVD)법을 포함할 수 있다.
PECVD법의 경우, 비교적 낮은 온도로 고품질의 막을 얻을 수 있다. 또한, TCVD법은 플라스마를 이용하지 않기 때문에, 물체에 대한 플라스마 대미지가 적다. 예를 들어, 반도체 장치에 포함되는 배선, 전극, 또는 소자(예를 들어, 트랜지스터 또는 용량 소자) 등은 플라스마로부터 전하를 받음으로써 차지 업(charge up)하는 경우가 있다. 이 경우, 축적된 전하에 의하여 반도체 장치에 포함되는 배선, 전극, 또는 소자 등이 파괴될 수 있다. TCVD법을 사용하는 경우, 이러한 플라스마 대미지가 생기지 않으므로, 반도체 장치의 수율을 높일 수 있다. 또한, TCVD법으로는, 퇴적 중에 플라스마 대미지가 생기지 않기 때문에, 결함이 적은 막을 얻을 수 있다.
ALD법도 물체에 대한 플라스마 대미지가 적다. ALD법은 퇴적 중에 플라스마 대미지가 생기지 않기 때문에, 결함(핀홀)이 적은 막을 얻을 수 있다.
타깃 등으로부터 방출되는 입자가 퇴적되는 퇴적 방법과 달리, CVD법 및 ALD법에서는, 물체의 표면에서의 반응에 의하여 막이 형성된다. 따라서, CVD법 및 ALD법은, 물체의 형상에 거의 상관없이, 단차 피복성을 양호하게 할 수 있다. 특히 예를 들어, ALD법은 단차 피복성 및 두께의 균일성을 양호하게 할 수 있고, 종횡비가 높은 개구의 표면을 덮는 데 바람직하게 사용할 수 있다. 한편, ALD법의 퇴적 레이트는 비교적 낮기 때문에, CVD법 등의 퇴적 레이트가 높은 다른 퇴적 방법과 ALD법을 조합하는 것이 바람직한 경우가 있다.
CVD법 또는 ALD법을 사용하는 경우, 형성되는 막의 조성을 원료 가스의 유량비에 의하여 제어할 수 있다. 예를 들어, CVD법 또는 ALD법에 의하여, 원료 가스의 유량비를 조정함으로써 원하는 조성의 막을 형성할 수 있다. 또한, CVD법 또는 ALD법을 사용하여, 막을 형성하는 중에 원료 가스의 유량비를 바꿈으로써, 조성이 연속적으로 변화된 막을 형성할 수 있다. 복수의 퇴적 체임버를 사용하여 막을 형성하는 경우에 비하여, 원료 가스의 유량비를 바꾸면서 막을 형성하는 경우에는, 반송 및 압력 조정에 걸리는 시간이 생략되기 때문에, 퇴적에 걸리는 시간을 단축할 수 있다. 따라서, 향상된 생산성으로 반도체 장치를 제작할 수 있다.
절연체(218)는 이 단계에서 반드시 형성하지 않아도 되고, 소자(151) 형성 전 또는 소자(151) 형성과 동시에, 절연체(218)를 구성하는 층의 일부를 형성하여도 좋다. 따라서, 절연체(218)는 소자(151) 아래의 제 1 절연체 및 소자(151) 위의 제 2 절연체를 포함하는 적층 구조를 가질 수 있다.
절연체(218)를 형성한 후에 CMP(chemical mechanical polishing) 등에 의하여 절연체(218)의 상면을 평탄화시키는 것이 바람직하다.
다음에, 절연체(102)를 형성한다. 절연체(102)는 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등에 의하여 형성할 수 있다. ALD법은 단차를 효율적으로 덮을 수 있기 때문에 특히 바람직하고, 이로써, 파티클(particle) 등이 부착되더라도 절연체(218)의 형상을 따라 절연체(102)를 형성할 수 있다. 따라서, ALD법에 의하여 형성된 절연체(102)는 절연체(218)를 확실히 덮을 수 있다. 또한 본 발명의 일 형태에 따른 장치를 형성하기 위해서는 후술하는 ALD 장치를 사용하는 것이 바람직하다.
다음에, 절연체(102) 위에 레지스트 등을 형성하고, 이 레지스트를 사용하여 절연체(102) 및 절연체(218)에, 소자(151)를 노출하는 개구를 형성한다. 또한 "레지스트를 형성한다"라는 단순한 기재는 레지스트 아래에 반사 방지층을 형성하는 경우도 의미한다.
레지스트는 에칭 등에 의하여 대상물을 가공한 후에 제거한다. 레지스트의 제거에는 플라스마 처리 및/또는 습식 에칭을 사용한다. 또한, 플라스마 처리로서는 플라스마 애싱이 바람직하다. 레지스트 등이 충분히 제거되지 않은 경우, 농도 0.001volume% 이상 1volume% 이하의 플루오린화 수소산 및/또는 오존수 등을 사용하여, 잔존한 레지스트 등을 제거하여도 좋다.
다음에, 도전체(221)가 되는 도전체를 형성한다. 도전체는 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등에 의하여 형성할 수 있다. 또한 절연체(102) 및 절연체(218)의 개구는 도전체로 채워지는 것이 바람직하다. 따라서, 개구의 종횡비가 높은 경우에는, CVD법(예를 들어 MCVD법) 또는 ALD법을 사용하는 것이 바람직하다. 또는, CVD법과 ALD법을 조합하여 도 2의 (B)에 나타낸 바와 같은 적층 도전체를 형성하여도 좋고, 예를 들어 ALD법에 의하여 개구의 측면 및 하면을 덮도록 도전체를 형성하고, CVD법에 의하여 이 도전체 위에 다른 도전체를 형성한다.
다음에, 도전체(221)가 되는 도전체의, 절연체(102) 위에 있는 부분을 제거하여, 절연체(102) 및 절연체(218)의 개구에만 도전체(221)를 잔존시킨다(도 6의 (B) 참조). 도전체(221)가 되는 도전체를 제거하기 위해서는 CMP법 등을 사용할 수 있다.
다음에, 절연체(102) 및 도전체(221) 위에 소자(150)를 형성한다(도 7의 (A) 참조).
다음에, 절연체(118)를 형성한다(도 7의 (B) 참조). 절연체(118)는 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등에 의하여 형성할 수 있다.
절연체(118)는 이 단계에서 반드시 형성하지 않아도 되고, 소자(150) 형성 전 또는 소자(150) 형성과 동시에, 절연체(118)를 구성하는 층의 일부를 형성하여도 좋다. 따라서, 절연체(118)는 소자(150) 아래에 제 1 절연체가 있고 소자(150) 위에 제 2 절연체가 있는 적층 구조를 가질 수 있다.
다음에, 절연체(118) 위에 레지스트 등을 형성하고, 이 레지스트를 사용하여 절연체(118)에, 절연체(102)를 노출하는 개구를 형성한다. 대상물을 에칭 등에 의하여 가공한 후에 레지스트를 제거한다.
절연체(118)를 형성한 후, 절연체(118)의 상면을 평탄화시키는 것이 바람직하다.
다음에, 절연체(128)가 되는 절연체를 형성한다. 절연체는 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등에 의하여 형성할 수 있다. 또한 절연체(118)의 개구는 절연체로 채워지는 것이 바람직하다. 따라서, 개구의 종횡비가 높은 경우에는, CVD법(예를 들어 MOCVD법) 또는 ALD법을 사용하는 것이 바람직하다. 또는, CVD법과 ALD법을 조합하여 적층 절연체를 형성하여도 좋고, 예를 들어 ALD법에 의하여 개구의 측면 및 하면을 덮도록 절연체를 형성하고, CVD법에 의하여 도전체 위에 다른 절연체를 형성한다.
절연체(128)가 되는 절연체의, 절연체(118) 위에 있는 부분을 제거하여, 절연체(118)의 개구에만 절연체(128)를 잔존시킨다(도 8의 (A) 참조). 절연체(128)가 되는 절연체를 제거하기 위해서는 CMP법 등을 사용할 수 있다.
다음에, 절연체(108)를 형성한다. 절연체(108)는 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등에 의하여 형성할 수 있다. ALD법은 단차를 효율적으로 덮을 수 있기 때문에 특히 바람직하고, 이로써, 파티클 등이 부착되더라도 절연체(118)의 형상을 따라 절연체(108)를 형성할 수 있다. 따라서, ALD법에 의하여 형성된 절연체(108)는 절연체(118)를 확실히 덮을 수 있다. 또한 본 발명의 일 형태에 따른 장치를 형성하기 위해서는 후술하는 ALD 장치를 사용하는 것이 바람직하다.
다음에, 절연체(108) 위에 레지스트 등을 형성하고, 이 레지스트를 사용하여 절연체(108) 및 절연체(118)에, 소자(150)를 노출하는 3개의 개구를 형성한다. 대상물을 에칭 등에 의하여 가공한 후에 레지스트를 제거한다.
다음에, 도전체(121), 도전체(122), 및 도전체(123)가 되는 도전체를 형성한다. 도전체는 스퍼터링법, CVD법, MBE법, PLD법, 또는 ALD법 등에 의하여 형성할 수 있다. 또한 절연체(108) 및 절연체(118)의 개구는 도전체로 채워지는 것이 바람직하다. 따라서, 개구의 종횡비가 높은 경우에는, CVD법(예를 들어 MCVD법) 또는 ALD법을 사용하는 것이 바람직하다. 또는, CVD법과 ALD법을 조합하여 도 2의 (B)에 나타낸 바와 같은 적층 도전체를 형성하여도 좋고, 예를 들어 ALD법에 의하여 개구의 측면 및 하면을 덮도록 도전체를 형성하고, CVD법에 의하여 이 도전체 위에 다른 도전체를 형성한다.
다음에, 도전체(121), 도전체(122), 및 도전체(123)의, 절연체(108) 위에 있는 부분을 제거하여, 절연체(108) 및 절연체(118)의 개구에만 도전체(121), 도전체(122), 및 도전체(123)를 잔존시킨다(도 8의 (B) 참조). 도전체(121), 도전체(122), 및 도전체(123)가 되는 도전체를 제거하기 위해서는 CMP법 등을 사용할 수 있다.
상술한 공정을 거쳐, 도 5의 (A)에 도시된 장치를 제작할 수 있다.
<장치의 제작 방법: 2>
도 5의 (B)에 나타낸 장치의 제작 방법에 대하여 도 9의 (A) 및 (B)의 단면도 및 도 10의 (A) 및 (B)의 단면도를 참조하여 설명한다. 도 5의 (B)에 나타낸 장치의 제작 방법은 도 5의 (A)에 나타낸 장치의 제작 방법과 비슷하므로, 도 5의 (A)에 나타낸 장치의 제작 방법을 적절히 참조할 수 있다.
우선, 기판(100)을 준비한다.
그 후, 소자(151)를 형성한다.
다음에, 절연체(218)를 형성한다.
절연체(218)를 형성한 후, 절연체(218)의 상면을 평탄화시키는 것이 바람직하다.
다음에, 절연체(102)를 형성한다(도 9의 (A) 참조).
그 후, 절연체(102) 위에 소자(150)를 형성한다.
다음에, 절연체(118)를 형성한다.
다음에, 절연체(118) 위에 레지스트 등을 형성하고, 이 레지스트를 사용하여 절연체(118)에, 절연체(102)를 노출하는 개구를 형성한다. 대상물을 에칭 등에 의하여 가공한 후에 레지스트를 제거한다.
다음에, 절연체(128)가 되는 절연체를 형성한다.
다음에, 절연체(128)가 되는 절연체의, 절연체(118) 위에 있는 부분을 제거하여, 절연체(118)의 개구에만 절연체(128)를 잔존시킨다(도 9의 (B) 참조).
다음에, 절연체(108)를 형성한다.
다음에, 절연체(108) 위에 레지스트 등을 형성하고, 이 레지스트를 사용하여 절연체(108), 절연체(118), 소자(150), 절연체(102), 및 절연체(218)에, 소자(151)를 노출하는 개구를 형성한다. 대상물을 에칭 등에 의하여 가공한 후에 레지스트를 제거한다.
다음에, 개구를 희생층(126)으로 채운다(도 10의 (A) 참조). 상술한 절연체, 반도체, 또는 도전체를 희생층(126)에 사용할 수 있다. 희생층(126)으로 개구를 채우기 위해서는, 희생층(126)이 되는 절연체, 반도체, 또는 도전체를 형성하고 나서, 절연체(108) 위의 절연체, 반도체, 또는 도전체를 CMP법 등에 의하여 제거한다.
다음에, 절연체(108) 및 희생층(126) 위에 레지스트 등을 형성하고, 이 레지스트를 사용하여 절연체(108) 및 절연체(118)에, 소자(150)를 노출하는 2개의 개구를 형성한다. 대상물을 에칭 등에 의하여 가공한 후에 레지스트를 제거한다.
그 후, 장치의 절연체, 반도체, 및 도전체가 잔존할 수 있도록 선택된 조건에서 희생층(126)을 제거한다.
다음에, 도전체(121), 도전체(122), 및 도전체(123)가 되는 도전체를 형성한다.
다음에, 도전체(121), 도전체(122), 및 도전체(123)가 되는 도전체의, 절연체(108) 위에 있는 부분을 제거하여 절연체(108), 절연체(118), 소자(150), 절연체(102), 및 절연체(218)의 개구에 잔존하는 도전체(121), 그리고 절연체(108) 및 절연체(118)의 2개의 개구에 잔존하는 도전체(122) 및 도전체(123)를 형성한다(도 10의 (B) 참조). 도전체(121), 도전체(122), 및 도전체(123)가 되는 도전체는 CMP법 등에 의하여 제거할 수 있다.
상술한 공정을 거쳐, 도 5의 (B)에 도시된 장치를 제작할 수 있다.
<ALD법>
절연체, 반도체, 또는 도전체를 ALD법에 의하여 개구에 형성하는 예에 대하여 설명한다.
여기서, 도 7의 (B) 및 도 8의 (A)에 나타낸 공정을 예로 들어 설명한다. 도 11의 (A) 내지 (G)에서는, 이해를 쉽게 하기 위하여, 절연체(102) 및 절연체(118)를 포함하는 시료가 확대되어 있다.
우선, ALD 장치에 시료를 넣는다. 시료는 ALD 장치 내의 스테이지에 놓는다. 스테이지 온도는 퇴적에 사용되는 가스의 종류에 따라 적절히 결정할 수 있고, 예를 들어 15℃ 이상 400℃ 이하, 바람직하게는 70℃ 이상 300℃ 이하이다. 그 후, 진공 펌프를 사용하여 ALD 장치를 배기한다.
다음에, ALD 장치 내에 산화성 가스를 공급한다. 산화성 가스로서는, 산소, 오존, 물, 아산화질소, 알코올(예를 들어 메탄올 또는 에탄올), 및 과산화수소 중 하나 이상을 사용할 수 있다. 산화성 가스를 공급함으로써, 시료 표면에 수산기가 형성되는 경우가 있다.
다음에, 산화성 가스의 공급을 정지하고, 퍼징(purging)을 위하여 ALD 장치 내에 불활성 가스를 공급한다. 불활성 가스로서는 질소 또는 아르곤 등을 사용할 수 있다. 또한 불활성 가스를 공급하지 않고, 진공 펌프를 사용하여 산화성 가스를 배기하여도 좋다. 산화성 가스를 공급하는 공정은 반드시 수행하지 않아도 된다.
다음에, ALD 장치 내에 전구체를 공급한다. 이 전구체는 시료 표면의 수산기와 반응하여 수산기를 화학적으로 흡수하여 전구체층(190)을 형성한다. 화학 흡수는 시료 표면이 전구체층(190)으로 덮였을 때 종료된다(도 11의 (A) 참조). 전구체로서는 금속 복합체를 사용할 수 있다. 할로젠(예를 들어 플루오린, 염소, 브로민, 또는 아이오딘), 알킬(예를 들어 CH3 또는 C2H5), 알콕사이드(예를 들어 OCH3 또는 OC2H5), 아마이드(예를 들어 N(CH3)2, NCH3C2H5, 또는 N(C2H5)2), 사이클로펜타다이엔일, 치환된 사이클로펜타다이엔일(예를 들어, 펜타메틸사이클로펜타다이엔일), 및 인덴에서 선택된 하나 이상의 배위자를 포함하는 금속 복합체를 사용하여도 좋다. 또는, 다이케토네이트 복합체 또는 아미디네이트 복합체를 사용하여도 좋다. 금속 복합체의 중심 금속으로서는, 마그네슘, 갈륨, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 사용할 수 있다.
다음에, 전구체의 공급을 정지한다. 퍼징을 위하여 ALD 장치 내에 불활성 가스를 공급한다(도 11의 (B) 참조). 또한 불활성 가스를 공급하지 않고, 진공 펌프를 사용하여 전구체를 배기하여도 좋다.
ALD 장치 내에 산화성 가스를 공급함으로써, 시료 표면에 금속 산화물층(128a)이 형성된다(도 11의 (C) 참조).
다음에, 산화성 가스의 공급을 정지하고, 퍼징을 위하여 ALD 장치 내에 불활성 가스를 공급한다. 또한 불활성 가스를 공급하지 않고, 진공 펌프를 사용하여 산화성 가스를 배기하여도 좋다.
다음에, ALD 장치 내에 전구체를 공급한다. 이 전구체는 금속 산화물층(128a) 표면의 수산기와 반응하여 수산기를 화학적으로 흡수하여 전구체층(190)을 형성한다. 화학 흡수는 시료 표면이 전구체층(190)으로 덮였을 때 종료된다(도 11의 (D) 참조).
다음에, 전구체의 공급을 정지한다. 퍼징을 위하여 ALD 장치 내에 불활성 가스를 공급한다. 또한 불활성 가스를 공급하지 않고, 진공 펌프를 사용하여 전구체를 배기하여도 좋다.
다음에, ALD 장치 내에 산화성 가스를 공급함으로써, 두께가 금속 산화물층(128a)의 2배인 금속 산화물층(128b)이 형성된다(도 11의 (E) 참조). 이러한 식으로, 전구체층(190)이 산화성 가스와 반복적으로 반응함으로써, 절연체(118)의 개구를 채우는 금속 산화물층(128c)을 형성할 수 있다(도 11의 (F) 참조).
다음에, 절연체(118)가 노출되고 금속 산화물층(128c)의 상면과 절연체(118)의 상면의 높이가 일치되도록 금속 산화물층(128c)을 상면으로부터 제거한다. 이로써, 절연체(118)의 개구에 절연체(128)가 잔존할 수 있다(도 11의 (G) 참조). 이 처리에는 CMP법 등을 사용할 수 있다.
또한 금속 산화물층(128c)을 잔존시켜 절연체(128) 및 절연체(108)로서 기능시켜도 좋다.
여기서는 산화성 가스와 전구체층을 반응시켜 금속 산화물층을 형성하지만, 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어, 산화성 가스를 플라스마로 전환하여 발생한 라디칼과 전구체층을 반응시켜 금속 산화물층을 형성한다. 플라스마에 의하여 라디칼을 발생시키는 경우, 산화성 가스뿐만 아니라, 질화성 가스 또는 환원 가스를 사용할 수 있고, 이 경우에는 금속 질화물층 또는 금속층을 형성할 수 있다. 따라서, 도 10의 (B)에 나타낸 공정에서 형성되는 도전체(121) 등이 되는 도전체, 또는 그 도전체의 일부를 ALD법에 의하여 형성할 수 있다.
<트랜지스터 1>
도 12의 (A) 및 (B)는 본 발명의 일 형태에 따른 장치의 소자로서 사용할 수 있는 트랜지스터의 상면도 및 단면도이다. 도 12의 (A)는 상면도이고, 도 12의 (B)는 도 12의 (A)의 일점쇄선 A1-A2 및 일점쇄선 A3-A4를 따라 취한 단면도이다. 또한 도면의 간략화를 위하여, 도 12의 (A)의 상면도에서는 일부 구성요소를 도시하지 않았다.
도 12의 (A) 및 (B)의 트랜지스터는 절연체(400) 위의 도전체(413), 절연체(400) 및 도전체(413) 위의 절연체(402), 절연체(402) 위의 반도체(406a), 반도체(406a) 위의 반도체(406b), 반도체(406b)의 상면 및 측면과 접하고 서로 이격되는 도전체(416a) 및 도전체(416b), 반도체(406b), 도전체(416a), 및 도전체(416b) 위의 반도체(406c), 반도체(406c) 위의 절연체(412), 및 절연체(412) 위의 도전체(404)를 포함한다. 도 12의 (A) 및 (B)에서 도전체(413)는 트랜지스터의 일부이지만, 이에 한정되지 않는다. 예를 들어, 도전체(413)는 트랜지스터와 독립된 구성요소이어도 좋다.
선 A3-A4를 따라 취한 단면도에서, 도전체(404)는 절연체(412)를 개재하여 반도체(406b)의 상면 및 측면과 대향하는 영역을 포함한다. 도전체(413)는 절연체(402)를 개재하여 반도체(406b)의 하면과 대향하는 영역을 포함한다.
반도체(406b)는 트랜지스터의 채널 형성 영역으로서 기능한다. 도전체(404)는 트랜지스터의 제 1 게이트 전극(프런트 게이트 전극이라고도 함)으로서 기능한다. 도전체(413)는 트랜지스터의 제 2 게이트 전극(백 게이트 전극이라고도 함)으로서 기능한다. 도전체(416a) 및 도전체(416b)는 트랜지스터의 소스 전극 및 드레인 전극으로서 기능한다. 절연체(400)는 배리어성을 갖는다.
도 12의 (B)에 도시된 바와 같이, 도전체(404) 및/또는 도전체(413)의 전계에 의하여 반도체(406b)를 전기적으로 둘러쌀 수 있다(도전체의 전계에 의하여 반도체를 전기적으로 둘러싸는 구조를 s-channel(surrounded channel) 구조라고 함). 따라서, 반도체(406b) 전체(위, 아래, 및 측면)에 채널이 형성된다. s-channel 구조에서, 트랜지스터의 소스와 드레인 사이에 대량의 전류가 흐를 수 있어, 높은 온 상태 전류를 얻을 수 있다.
트랜지스터가 s-channel 구조를 갖는 경우, 반도체(406b)의 측면에도 채널이 형성된다. 따라서, 반도체(406b)의 두께가 두꺼울수록 채널 영역은 커진다. 바꿔 말하면, 반도체(406b)가 두꺼울수록 트랜지스터의 온 상태 전류는 커진다. 또한, 반도체(406b)가 두꺼울수록 캐리어 제어성이 높은 영역의 비율이 증가되므로, 서브스레숄드 스윙값이 작게 된다. 예를 들어, 반도체(406b)는 두께가 20nm 이상, 바람직하게는 40nm 이상, 더 바람직하게는 60nm 이상, 더욱 바람직하게는 100nm 이상인 영역을 포함한다. 또한, 반도체 장치의 생산성 저하를 방지하기 위하여, 반도체(406b)는 예를 들어, 두께가 300nm 이하, 바람직하게는 200nm 이하, 더 바람직하게는 150nm 이하인 영역을 갖는다.
s-channel 구조는 높은 온 상태 전류를 얻을 수 있기 때문에 미세화된 트랜지스터에 적합하다. 미세화된 트랜지스터를 포함하는 반도체 장치는 높은 집적도 및 높은 밀도를 가질 수 있다. 예를 들어, 상기 트랜지스터는 채널 길이가 바람직하게는 40nm 이하, 더 바람직하게는 30nm 이하, 더욱 바람직하게는 20nm 이하이고, 채널 폭이 바람직하게는 40nm 이하, 더 바람직하게는 30nm 이하, 더욱 바람직하게는 20nm 이하인 영역을 포함한다.
절연체(400)에 대해서는 절연체(102)를 참조한다.
도전체(413)는 예를 들어, 붕소, 질소, 산소, 플루오린, 실리콘, 인, 알루미늄, 타이타늄, 크로뮴, 망가니즈, 코발트, 니켈, 구리, 아연, 갈륨, 이트륨, 지르코늄, 몰리브데넘, 루테늄, 은, 인듐, 주석, 탄탈럼, 및 텅스텐을 1종 이상 포함하는 도전체를 사용한 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다. 합금 또는 화합물을 사용하여도 좋고, 예를 들어 알루미늄을 포함하는 합금, 구리와 타이타늄을 포함하는 합금, 구리와 망가니즈를 포함하는 합금, 인듐과 주석과 산소를 포함하는 화합물, 또는 타이타늄과 질소를 포함하는 화합물 등을 사용하여도 좋다.
절연체(402)는 예를 들어, 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함하는 절연체를 포함하는 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다. 절연체(402)는 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 또는 산화 탄탈럼을 사용하여 형성될 수 있다.
반도체(406b)가 산화물 반도체인 경우 절연체(402)는 과잉 산소를 포함하는 것이 바람직하다.
도전체(416a) 및 도전체(416b) 각각은 예를 들어, 붕소, 질소, 산소, 플루오린, 실리콘, 인, 알루미늄, 타이타늄, 크로뮴, 망가니즈, 코발트, 니켈, 구리, 아연, 갈륨, 이트륨, 지르코늄, 몰리브데넘, 루테늄, 은, 인듐, 주석, 탄탈럼, 및 텅스텐을 1종 이상 포함하는 도전체를 포함하는 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다. 합금 또는 화합물을 사용하여도 좋고, 예를 들어 알루미늄을 포함하는 합금, 구리와 타이타늄을 포함하는 합금, 구리와 망가니즈를 포함하는 합금, 인듐과 주석과 산소를 포함하는 화합물, 또는 타이타늄과 질소를 포함하는 화합물 등을 사용하여도 좋다.
절연체(412)는 예를 들어, 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함하는 절연체를 포함하는 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다. 절연체(402)는 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 또는 산화 탄탈럼을 사용하여 형성될 수 있다.
반도체(406b)가 산화물 반도체인 경우 절연체(412)는 과잉 산소를 포함하는 것이 바람직하다.
도전체(404)는 예를 들어, 붕소, 질소, 산소, 플루오린, 실리콘, 인, 알루미늄, 타이타늄, 크로뮴, 망가니즈, 코발트, 니켈, 구리, 아연, 갈륨, 이트륨, 지르코늄, 몰리브데넘, 루테늄, 은, 인듐, 주석, 탄탈럼, 및 텅스텐을 1종 이상 포함하는 도전체를 포함하는 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다. 합금 또는 화합물을 사용하여도 좋고, 예를 들어 알루미늄을 포함하는 합금, 구리와 타이타늄을 포함하는 합금, 구리와 망가니즈를 포함하는 합금, 인듐과 주석과 산소를 포함하는 화합물, 또는 타이타늄과 질소를 포함하는 화합물 등을 사용하여도 좋다.
또한 도전체(413)는 형성하지 않아도 된다(도 13의 (A) 참조). 절연체(412) 및 반도체(406c)는 도전체(404)를 넘어 연장하여도 좋다(도 13의 (B) 참조). 절연체(412) 및 반도체(406c)는 도전체(404)를 넘어 연장하지 않아도 된다(도 13의 (C) 참조). A1-A2의 단면에서, 도전체(413)의 폭은 반도체(406b)보다 커도 좋다(도 14의 (A) 참조). 도전체(413)는 개구를 통하여 도전체(404)와 접하여도 좋다(도 14의 (B) 참조). 도전체(404)는 제공하지 않아도 된다(도 14의 (C) 참조).
<반도체>
반도체(406a), 반도체(406b), 및 반도체(406c)에 대하여 설명한다.
반도체(406b) 위에 반도체(406a)를 배치하고 반도체(406b) 아래에 반도체(406c)를 배치함으로써, 트랜지스터의 전기 특성을 증가시킬 수 있는 경우가 있다.
반도체(406b)는, 예를 들어, 인듐을 포함하는 산화물 반도체이다. 산화물 반도체(406b)는, 예를 들어, 인듐을 포함함으로써, 높은 캐리어 이동도(전자 이동도)를 가질 수 있다. 반도체(406b)는 원소 M을 포함하는 것이 바람직하다. 원소 M은 알루미늄, 갈륨, 이트륨, 또는 주석 등인 것이 바람직하다. 원소 M으로서 사용될 수 있는 다른 원소는, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 및 텅스텐 등이다. 또한 원소 M으로서, 상술한 원소를 2개 이상 조합하여 사용하여도 좋다. 원소 M은, 예를 들어 산소와의 결합 에너지가 높은 원소이다. 원소 M은, 산소와의 결합 에너지가 인듐보다 높은 원소이다. 원소 M은, 예를 들어, 산화물 반도체의 에너지 갭을 증가시킬 수 있는 원소이다. 또한, 반도체(406b)는 아연을 포함하는 것이 바람직하다. 산화물 반도체가 아연을 포함할 때, 산화물 반도체는 결정화되기 쉬운 경우가 있다.
또한, 반도체(406b)는 인듐을 포함하는 산화물 반도체에 한정되지 않는다. 반도체(406b)는, 예를 들어, 인듐을 포함하지 않고 아연을 포함하는 산화물 반도체, 인듐을 포함하지 않고 갈륨을 포함하는 산화물 반도체, 또는 인듐을 포함하지 않고 주석을 포함하는 산화물 반도체(예를 들어 아연 주석 산화물 또는 갈륨 주석 산화물)일 수 있다.
예를 들어, 반도체(406b)에는 에너지 갭이 넓은 산화물을 사용할 수 있다. 예를 들어 반도체(406b)의 에너지 갭은 2.5eV 이상 4.2eV 이하, 바람직하게는 2.8eV 이상 3.8eV 이하, 더 바람직하게는 3eV 이상 3.5eV 이하이다.
예를 들어, 반도체(406a) 및 반도체(406c)는 반도체(406b)에 포함되는 산소 이외의 원소를 하나 이상 또는 두 개 이상 포함하는 산화물 반도체이다. 반도체(406a) 및 반도체(406c)의 각각은 반도체(406b)에 포함되는 산소 이외의 원소를 하나 이상 또는 두 개 이상 포함하기 때문에, 반도체(406a)와 반도체(406b) 사이의 계면, 및 반도체(406b)와 반도체(406c) 사이의 계면에서 결함 준위가 형성되기 어렵다.
반도체(406a), 반도체(406b), 및 반도체(406c)는 적어도 인듐을 포함하는 것이 바람직하다. 반도체(406a)로서 In-M-Zn 산화물을 사용하는 경우, In 및 M의 합계가 100atomic%로서 상정되면, In 및 M의 비율을 각각 50atomic% 미만 및 50atomic%보다 크게 설정하는 것이 바람직하고, 각각 25atomic% 미만 및 75atomic%보다 크게 설정하는 것이 더 바람직하다. 반도체(406b)로서 In-M-Zn 산화물을 사용하는 경우, In 및 M의 합계가 100atomic%로서 상정되면, In 및 M의 비율을 각각 25atomic%보다 크게 및 75atomic% 미만으로 설정하는 것이 바람직하고, 각각 34atomic%보다 크게 및 66atomic% 미만으로 설정하는 것이 더 바람직하다. 반도체(406c)로서 In-M-Zn 산화물을 사용하는 경우, In 및 M의 합계가 100atomic%로서 상정되면, In 및 M의 비율을 각각 50atomic% 미만 및 50atomic%보다 크게 설정하는 것이 바람직하고, 각각 25atomic% 미만 및 75atomic%보다 크게 설정하는 것이 더 바람직하다. 또한, 반도체(406c)는 반도체(406a)와 동일한 종류의 산화물일 수 있다. 또한, 반도체(406a) 및/또는 반도체(406c)는 인듐을 포함할 필요가 없는 경우가 있다. 예를 들어, 반도체(406a) 및/또는 반도체(406c)는 산화 갈륨이 될 수 있다. 또한 반도체(406a), 반도체(406b), 및 반도체(406c)에 포함되는 원소의 원자비는 단순한 정수비가 아니어도 된다.
반도체(406b)로서는 반도체(406a) 및 반도체(406c)보다 전자 친화력이 높은 산화물을 사용한다. 예를 들어, 반도체(406b)로서는 반도체(406a) 및 반도체(406c)보다 전자 친화력이 0.07eV 이상 1.3eV 이하, 바람직하게는 0.1eV 이상 0.7eV 이하, 더 바람직하게는 0.15eV 이상 0.4eV 이하 높은 산화물을 사용한다. 또한, 전자 친화력이란, 진공 준위와 전도대 하한 사이의 에너지 차이를 말한다.
인듐 갈륨 산화물은 전자 친화력이 작고 산소 차단성이 높다. 따라서, 반도체(406c)가 인듐 갈륨 산화물을 포함하는 것이 바람직하다. 갈륨 원자 비율[Ga/(In+Ga)]은, 예를 들어 70％ 이상, 바람직하게는 80％ 이상, 더 바람직하게는 90％ 이상이다.
이때, 게이트 전압을 인가하면, 반도체(406a), 반도체(406b), 및 반도체(406c) 중에서 전자 친화력이 가장 높은 반도체(406b)에 채널이 형성된다.
여기서, 반도체(406a)와 반도체(406b) 사이에는 반도체(406a)와 반도체(406b)의 혼합 영역이 있는 경우가 있다. 또한, 반도체(406b)와 반도체(406c) 사이에는 반도체(406b)와 반도체(406c)의 혼합 영역이 있는 경우가 있다. 혼합 영역은 결함 준위 밀도가 낮다. 이러한 이유로, 반도체(406a), 반도체(406b), 및 반도체(406c)를 포함하는 적층은 각 계면 및 계면 근방에서의 에너지가 연속적으로 변화되는(연속 접합) 밴드 구조를 갖는다(도 15 참조). 또한 반도체(406a), 반도체(406b), 및 반도체(406c)의 경계는 명확하지 않은 경우가 있다.
이때, 전자는 반도체(406a) 및 반도체(406c)가 아니라, 반도체(406b)에서 주로 이동한다. 상술한 바와 같이, 반도체(406a)와 반도체(406b) 사이의 계면에서의 결함 준위의 밀도 및 반도체(406b)와 반도체(406c) 사이의 계면에서의 결함 준위의 밀도가 저감되면, 반도체(406b)에서의 전자의 이동이 억제될 가능성이 적고, 트랜지스터의 온 상태 전류를 증가시킬 수 있다.
전자의 이동을 저해하는 요인을 저감시킬수록, 트랜지스터의 온 상태 전류를 증가시킬 수 있다. 예를 들어, 전자의 이동을 저해하는 요인이 없는 경우, 전자가 효율적으로 이동한다고 추정된다. 전자의 이동은, 예를 들어, 채널 형성 영역의 물리적인 요철이 큰 경우에 저해된다.
트랜지스터의 온 상태 전류를 증가시키기 위해서는, 예를 들어, 반도체(406b)의 상면 또는 하면(형성면; 여기서는 반도체(406a))의 1μm×1μm의 측정 면적에 있어서의 자승 평균 평방근(RMS: root mean square) 거칠기는 1nm 미만, 바람직하게는 0.6nm 미만, 더 바람직하게는 0.5nm 미만, 더 바람직하게는 0.4nm 미만이다. 1μm×1μm의 측정 면적에서의 평균 면 거칠기(Ra라고도 함)는 1nm 미만, 바람직하게는 0.6nm 미만, 더 바람직하게는 0.5nm 미만, 더 바람직하게는 0.4nm 미만이다. 1μm×1μm의 측정 면적에서의 최대 차이점(P-V)은 10nm 미만, 바람직하게는 9nm 미만, 더 바람직하게는 8nm 미만, 더 바람직하게는 7nm 미만이다. RMS 거칠기, Ra, 및 P-V는 주사형 프로브 현미경 SPA-500(SII Nano Technology Inc.제)을 사용하여 측정될 수 있다.
또한, 트랜지스터의 온 상태 전류를 증가시키기 위해서는, 반도체(406c)의 두께를 가능한 한 작게 하는 것이 바람직하다. 예를 들어, 반도체(406c)는 10nm 미만, 바람직하게는 5nm 이하, 더 바람직하게는 3nm 이하의 두께의 영역을 포함하도록 형성된다. 한편, 반도체(406c)는, 채널이 형성되는 반도체(406b)에, 인접한 절연체에 포함되는 산소 이외의 원소(수소 및 실리콘 등)가 들어가는 것을 차단하는 기능을 갖는다. 이러한 이유로, 반도체(406c)는 일정한 두께를 갖는 것이 바람직하다. 예를 들어, 반도체(406c)는 0.3nm 이상, 바람직하게는 1nm 이상, 더 바람직하게는 2nm 이상의 두께의 영역을 포함하도록 형성된다. 반도체(406c)는 절연체(402) 등으로부터 방출되는 산소의 외부 확산을 억제하기 위하여 산소 차단 특성을 갖는 것이 바람직하다.
신뢰성을 향상시키기 위해서는, 반도체(406a)의 두께는 크고 반도체(406c)의 두께는 작은 것이 바람직하다. 예를 들어, 반도체(406a)는 예를 들어 10nm 이상, 바람직하게는 20nm 이상, 더 바람직하게는 40nm 이상, 더 바람직하게는 60nm 이상의 두께의 영역을 포함한다. 반도체(406a)의 두께를 크게 하면, 인접한 절연체와 반도체(406a) 사이의 계면으로부터 채널이 형성되는 반도체(406b)까지의 거리를 크게 할 수 있다. 반도체 장치의 생산성이 저하될 수 있기 때문에, 예를 들어, 반도체(406a)는 200nm 이하, 바람직하게는 120nm 이하, 더 바람직하게는 80nm 이하의 두께의 영역을 갖는다.
예를 들어, SIMS(secondary ion mass spectrometry)에 의하여 측정되는 실리콘 농도가 1×1016atoms/cm3 이상 1×1019atoms/cm3 이하, 바람직하게는 1×1016atoms/cm3 이상 5×1018atoms/cm3 이하, 더 바람직하게는 1×1016atoms/cm3 이상 2×1018atoms/cm3 이하인 영역이 반도체(406b)와 반도체(406a) 사이에 제공된다. SIMS에 의하여 측정되는 실리콘 농도가 1×1016atoms/cm3 이상 1×1019atoms/cm3 이하, 바람직하게는 1×1016atoms/cm3 이상 5×1018atoms/cm3 이하, 더 바람직하게는 1×1016atoms/cm3 이상 2×1018atoms/cm3 이하인 영역이 반도체(406b)와 반도체(406c) 사이에 제공된다.
반도체(406b)는 SIMS에 의하여 측정되는 수소 농도가 1×1016atoms/cm3 이상 2×1020atoms/cm3 이하, 바람직하게는 1×1016atoms/cm3 이상 5×1019atoms/cm3 이하, 더 바람직하게는 1×1016atoms/cm3 이상 1×1019atoms/cm3 이하, 더욱 바람직하게는 1×1016atoms/cm3 이상 5×1018atoms/cm3 이하인 영역을 포함한다. 반도체(406b)의 수소 농도를 저감시키기 위하여 반도체(406a) 및 반도체(406c)의 수소 농도를 저감시키는 것이 바람직하다. 반도체(406a) 및 반도체(406c)의 각각은 SIMS에 의하여 측정되는 수소 농도가 1×1016atoms/cm3 이상 2×1020atoms/cm3 이하, 바람직하게는 1×1016atoms/cm3 이상 5×1019atoms/cm3 이하, 더 바람직하게는 1×1016atoms/cm3 이상 1×1019atoms/cm3 이하, 더욱 바람직하게는 1×1016atoms/cm3 이상 5×1018atoms/cm3 이하인 영역을 포함한다. 또한 반도체(406b)는 SIMS에 의하여 측정되는 수소 농도가 1×1015atoms/cm3 이상 5×1019atoms/cm3 이하, 바람직하게는 1×1015atoms/cm3 이상 5×1018atoms/cm3 이하, 더 바람직하게는 1×1015atoms/cm3 이상 1×1018atoms/cm3 이하, 더욱 바람직하게는 1×1015atoms/cm3 이상 5×1017atoms/cm3 이하인 영역을 포함한다. 반도체(406b)의 질소 농도를 저감시키기 위하여 반도체(406a) 및 반도체(406c)의 질소 농도를 저감시키는 것이 바람직하다. 반도체(406a) 및 반도체(406c)는 SIMS에 의하여 측정되는 질소 농도가 1×1015atoms/cm3 이상 5×1019atoms/cm3 이하, 바람직하게는 1×1015atoms/cm3 이상 5×1018atoms/cm3 이하, 더 바람직하게는 1×1015atoms/cm3 이상 1×1018atoms/cm3 이하, 더욱 바람직하게는 1×1015atoms/cm3 이상 5×1017atoms/cm3 이하인 영역을 포함한다.
상술한 3층 구조는 일례이다. 예를 들어, 반도체(406a) 또는 반도체(406c)가 없는 2층 구조를 채용하여도 좋다. 또는 반도체(406a), 반도체(406b), 및 반도체(406c)의 예로서 설명한 반도체들 중 어느 하나가 반도체(406a) 아래 또는 위, 또는 반도체(406c) 아래 또는 위에 제공된 4층 구조를 채용하여도 좋다. 반도체(406a), 반도체(406b), 및 반도체(406c)의 예로서 설명한 반도체들 중 하나 이상이 반도체(406a) 위, 반도체(406a) 아래, 반도체(406c) 위, 및 반도체(406c) 위 중 어느 2군데 이상에 제공된 n층 구조(n은 5 이상의 정수)를 채용하여도 좋다.
<산화물 반도체의 구조>
산화물 반도체의 구조에 대하여 이하에서 설명한다.
산화물 반도체는 단결정 산화물 반도체와 비단결정 산화물 반도체로 분류된다. 비단결정 산화물 반도체의 예에는 CAAC-OS(c-axis aligned crystalline oxide semiconductor), 다결정 산화물 반도체, nc-OS(nanocrystalline oxide semiconductor), a-like OS(amorphous-like oxide semiconductor), 및 비정질 산화물 반도체가 포함된다.
또 다른 관점으로는, 산화물 반도체는 비정질 산화물 반도체와 결정성 산화물 반도체로 분류된다. 결정성 산화물 반도체의 예에는 단결정 산화물 반도체, CAAC-OS, 다결정 산화물 반도체, 및 nc-OS가 포함된다.
비정질 구조는 준안정이고 고정되어 있지 않고, 등방성이고 불균일 구조를 갖지 않는다고 일반적으로 정의되는 것으로 알려져 있다. 바꿔 말하면, 비정질 구조는 유연한 결합 각도 및 단거리 질서를 갖지만 장거리 질서를 갖지 않는다.
이것은 본질적으로 안정된 산화물 반도체는 완전한 비정질 산화물 반도체라고 할 수 없다는 것을 의미한다. 또한, 등방성이 아닌 산화물 반도체(예를 들어 미소한 영역에서의 주기 구조를 갖는 산화물 반도체)를 완전한 비정질 산화물 반도체라고 할 수 없다. 또한 a-like OS는 미소한 영역에서 주기 구조를 갖지만, 동시에 보이드(void)를 갖고 불안정한 구조를 갖는다. 이 때문에, a-like OS는 비정질 산화물 반도체와 비슷한 물성을 갖는다.
<CAAC-OS>
먼저, CAAC-OS에 대하여 설명한다.
CAAC-OS는 복수의 c축 배향된 결정부(펠릿이라고도 함)를 갖는 산화물 반도체 중 하나이다.
TEM(transmission electron microscope)을 사용하여 얻어지는, CAAC-OS의 명시야상 및 회절 패턴의 결합된 분석 이미지(고분해능 TEM 이미지라고도 함)에서, 복수의 펠릿이 관찰될 수 있다. 하지만 고분해능 TEM 이미지에서, 펠릿들 사이의 경계, 즉 그레인 바운더리는 명료하게 관찰되지 않는다. 따라서, CAAC-OS에서, 그레인 바운더리로 인한 전자 이동도에서의 저하는 일어나기 어렵다.
TEM에 의하여 관찰된 CAAC-OS에 대하여 이하에서 설명한다. 도 39의 (A)는 시료 표면에 실질적으로 평행한 방향으로부터 관찰되는 CAAC-OS의 단면의 고분해능 TEM 이미지를 나타낸 것이다. 고분해능 TEM 이미지는 구면 수차 보정(spherical aberration corrector) 기능에 의하여 얻어진다. 구면 수차 보정 기능에 의하여 얻어진 고분해능 TEM 이미지는 특히 Cs 보정 고분해능 TEM 이미지라고 한다. Cs 보정 고분해능 TEM 이미지는 예를 들어 JEOL Ltd.제의 원자 분해능 분석 전자 현미경 JEM-ARM200F에 의하여 얻을 수 있다.
도 39의 (B)는 도 39의 (A)에서의 영역 (1)의 확대된 Cs 보정 고분해능 TEM 이미지이다. 도 39의 (B)는 펠릿에서 금속 원자가 층상으로 배열되는 것을 나타낸 것이다. 금속 원자의 각 층은, 위에 CAAC-OS가 형성되는 면(이하, 이 면을 형성면이라고 함) 또는 CAAC-OS의 상면의 요철을 반영한 구성을 갖고, CAAC-OS의 형성면 또는 상면에 평행하게 배열된다.
도 39의 (B)에 나타낸 바와 같이, CAAC-OS는 특징적인 원자 배열을 갖는다. 상기 특징적인 원자 배열은 도 39의 (C)에서의 보조선에 의하여 나타내어진다. 도 39의 (B) 및 (C)는 펠릿의 사이즈가 약 1nm 내지 3nm이고, 펠릿들의 기울기로 인한 공간의 사이즈가 0.8nm 정도인 것을 입증한다. 그러므로 펠릿은 나노결정(nc: nanocrystal)이라고도 할 수 있다. 또한 CAAC-OS는 CANC(c-axis aligned nanocrystals)를 포함하는 산화물 반도체라고 할 수 있다.
여기서, Cs 보정 고분해능 TEM 이미지에 따라, 기판(5120) 위의 CAAC-OS의 펠릿(5100)의 개략적인 배열을 벽돌 또는 블록이 적층된 구조에 의하여 도시하였다(도 39의 (D) 참조). 도 39의 (C)에 관찰된 바와 같이, 펠릿들이 기운 부분은 도 39의 (D)에 나타낸 영역(5161)에 상당한다.
도 40의 (A)는 시료 표면에 실질적으로 수직인 방향으로부터 관찰된 CAAC-OS의 평면의 Cs 보정 고분해능 TEM 이미지를 나타낸 것이다. 도 40의 (B), (C), 및 (D)는 각각 도 40의 (A)에서의 영역(1), 영역(2), 및 영역(3)의 확대된 Cs 보정 고분해능 TEM 이미지이다. 도 40의 (B), (C), 및 (D)는, 펠릿에서 금속 원자들이 삼각형, 사각형, 또는 육각형으로 배열되어 있는 것을 가리킨 것이다. 하지만, 상이한 펠릿들 사이에서 금속 원자의 배열에 규칙성은 없다.
다음에, X선 회절(XRD: X-ray diffraction)에 의하여 분석된 CAAC-OS에 대하여 설명한다. 예를 들어, out-of-plane법에 의하여 InGaZnO4 결정을 포함하는 CAAC-OS의 구조를 분석하면, 도 41의 (A)에 나타낸 바와 같이 회절각(2θ)이 31° 부근일 때 피크가 나타난다. 이 피크는 InGaZnO4 결정의 (009)면에서 유래한 것으로, CAAC-OS의 결정이 c축 배향을 갖고 c축이 CAAC-OS의 형성면 또는 상면에 실질적으로 수직인 방향으로 배향되어 있는 것을 가리킨다.
또한, out-of-plane법에 의한 CAAC-OS의 구조 분석에서, 2θ가 31° 부근일 때의 피크에 더하여 2θ가 36° 부근일 때에 또 다른 피크가 나타날 수 있다. 2θ가 36° 부근일 때의 피크는 CAAC-OS의 일부에 c축 배향을 갖지 않는 결정이 포함되는 것을 가리킨다. out-of-plane법에 의하여 분석한 CAAC-OS에서는, 2θ가 31° 부근일 때 피크가 나타나고 2θ가 36° 부근일 때 피크가 나타나지 않는 것이 바람직하다.
한편, c축에 실질적으로 수직인 방향으로 시료에 대하여 X선 빔이 입사되는 in-plane법에 의한 CAAC-OS의 구조 분석에서, 2θ가 56° 부근일 때 피크가 나타난다. 이 피크는 InGaZnO4 결정의 (110)면에서 유래한다. CAAC-OS의 경우, 2θ를 56° 부근에 고정하고 시료 표면의 법선 벡터를 축(φ축)으로서 사용하여 시료를 회전시켜 분석(φ 스캔)을 수행하면, 도 41의 (B)에 나타낸 바와 같이 피크가 명확하게 관찰되지 않는다. 한편, InGaZnO4의 단결정 산화물 반도체의 경우, 2θ를 56° 부근에 고정하여 φ 스캔을 수행하면, 도 41의 (C)에 나타낸 바와 같이 (110)면과 등가인 결정면에서 유래하는 6개의 피크가 관찰된다. 따라서, XRD를 사용한 구조 분석은, CAAC-OS에서 a축 및 b축의 방향이 불규칙하게 배향되는 것을 나타낸다.
다음에, 전자 회절에 의하여 분석된 CAAC-OS에 대하여 설명한다. 예를 들어, 프로브 직경이 300nm인 전자빔이 시료 표면에 평행한 방향으로 InGaZnO4 결정을 포함하는 CAAC-OS에 입사되면, 도 42의 (A)에 나타낸 회절 패턴(제한 시야 투과 전자 회절 패턴이라고도 함)이 얻어질 수 있다. 이 회절 패턴에는 InGaZnO4 결정의 (009)면에서 유래하는 스폿이 포함된다. 따라서, 전자 회절은, CAAC-OS에 포함되는 펠릿이 c축 배향을 갖고 c축이 CAAC-OS의 형성면 또는 상면에 실질적으로 수직인 방향으로 배향되는 것도 가리킨다. 한편, 도 42의 (B)는, 프로브 직경이 300nm인 전자빔을 시료 표면에 수직인 방향으로 같은 시료에 대하여 입사함으로써 얻어지는 회절 패턴을 나타낸 것이다. 도 42의 (B)에 나타낸 바와 같이 고리형의 회절 패턴이 관찰된다. 따라서, 전자 회절은, CAAC-OS에 포함되는 펠릿의 a축 및 b축이 규칙적인 배향을 갖지 않는 것도 가리킨다. 도 42의 (B)에서의 제 1 고리는 InGaZnO4 결정의 (010)면, (100)면 등에서 유래하는 것으로 생각된다. 도 42의 (B)에서의 제 2 고리는 (110)면 등에서 유래하는 것으로 생각된다.
상술한 바와 같이, CAAC-OS는 높은 결정성을 갖는 산화물 반도체이다. 불순물의 진입 또는 결함의 형성 등은 산화물 반도체의 결정성을 저하시킬 수 있다. 이것은 CAAC-OS는 불순물의 양 및 결함(예를 들어 산소 빈자리)의 양이 적은 것을 의미한다.
또한, 불순물이란 수소, 탄소, 실리콘, 또는 전이 금속 원소 등의, 산화물 반도체의 주성분 외의 원소를 의미한다. 예를 들어, 산화물 반도체에 포함되는 금속 원소보다 산소와의 결합력이 높은 원소(구체적으로, 실리콘 등)는 산화물 반도체로부터 산소를 추출하고, 이 결과 산화물 반도체의 원자 배열이 어지러워지고 결정성이 저하된다. 철 또는 니켈 등의 중금속, 아르곤, 이산화탄소 등은 원자 반경(또는 분자 반경)이 크기 때문에, 산화물 반도체의 원자 배열을 어지럽혀 결정성을 저하시킨다.
불순물 또는 결함을 갖는 산화물 반도체의 특성은 광 또는 열 등에 의하여 변화될 수 있다. 예를 들어, 산화물 반도체에 포함되는 불순물은 캐리어 트랩 또는 캐리어 발생원으로서 기능할 수 있다. 또한, 산화물 반도체에서의 산소 빈자리는, 캐리어 트랩으로서 기능하거나, 수소가 포획되면 캐리어 발생원으로서 기능한다.
불순물 및 산소 빈자리의 양이 적은 CAAC-OS는 캐리어 밀도가 낮은 산화물 반도체이다; 구체적으로는, 8×1011/cm3 미만, 바람직하게는 1×1011/cm3 미만, 더 바람직하게는 1×1010/cm3 미만이고 1×10－9/cm3 이상이다. 이러한 산화물 반도체는 고순도 진성 또는 실질적으로 고순도 진성의 산화물 반도체라고 한다. 이러한 산화물 반도체는 고순도 진성 또는 실질적으로 고순도 진성의 산화물 반도체라고 한다. CAAC-OS는 불순물 농도가 낮고 결함 준위의 밀도가 낮다. 따라서 CAAC-OS는 안정된 특성을 갖는 산화물 반도체라고 할 수 있다.
<nc-OS>
다음에, nc-OS에 대하여 설명한다.
nc-OS는 고분해능 TEM 이미지에서 결정부가 관찰되는 영역, 및 결정부가 명확히 관찰되지 않는 영역을 갖는다. 대부분의 경우, nc-OS에 포함되는 결정부의 사이즈는 1nm 이상 10nm 이하, 또는 1nm 이상 3nm 이하이다. 10nm보다 크고 100nm 이하의 사이즈의 결정부를 포함하는 산화물 반도체를 미결정 산화물 반도체라고 할 수 있다. nc-OS의 고분해능 TEM 이미지에서, 예를 들어 그레인 바운더리가 명확히 관찰되지 않는 경우가 있다. 또한, 나노결정의 기원은 CAAC-OS에서의 펠릿과 동일할 가능성이 있다. 그러므로, 이하의 설명에서는 nc-OS의 펠릿을 펠릿이라고 할 수 있다.
nc-OS에서 미소한 영역(예를 들어 1nm 이상 10nm 이하의 사이즈를 갖는 영역, 특히 1nm 이상 3nm 이하의 사이즈를 갖는 영역)은 주기적인 원자 배열을 갖는다. nc-OS에서 상이한 펠릿들 사이에 결정 배향의 규칙성은 없다. 따라서, 막 전체의 배향이 관찰되지 않는다. 따라서, 분석 방법에 따라서는, nc-OS를 a-like OS 또는 비정질 산화물 반도체와 구별할 수 없다. 예를 들어, 펠릿의 직경보다 큰 직경을 갖는 X선빔을 사용하여 out-of-plane법에 의하여 nc-OS가 분석되면, 결정면을 나타내는 피크가 나타나지 않는다. 또한, 펠릿의 직경보다 큰 프로브 직경(예를 들어, 50nm 이상)을 갖는 전자빔을 사용하여 얻어진 nc-OS의 전자 회절에는 헤일로(halo) 패턴이 관찰된다. 한편, 프로브 직경이 펠릿의 직경과 가깝거나 펠릿의 직경보다 작은 전자빔을 사용하여 얻어진 nc-OS의 나노빔 전자 회절 패턴에는 스폿이 보인다. 또한, nc-OS의 나노빔 전자 회절 패턴에, 원(고리)형 패턴의, 휘도가 높은 영역이 보이는 경우가 있다. nc-OS의 나노빔 전자 회절 패턴에서도 고리형 영역에 복수의 스폿이 보이는 경우가 있다.
상술한 바와 같이, 펠릿들(나노결정들) 사이에 결정 배향의 규칙성이 없기 때문에, nc-OS를 RANC(random aligned nanocrystals)를 포함하는 산화물 반도체 또는 NANC(non-aligned nanocrystals)를 포함하는 산화물 반도체라고 할 수도 있다.
nc-OS는 비정질 산화물 반도체에 비하여 규칙성이 높은 산화물 반도체이다. 그러므로, nc-OS는 a-like OS 및 비정질 산화물 반도체보다 결함 준위의 밀도가 낮은 경향이 있다. 그러나, nc-OS에서 상이한 펠릿들 사이에 결정 배향의 규칙성은 없다. 그러므로, nc-OS는 CAAC-OS보다 결함 준위의 밀도가 높다.
<a-like OS >
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 갖는다.
a-like OS의 고분해능 TEM 이미지에서는 보이드가 관찰되는 경우가 있다. 또한, 고분해능 TEM 이미지에서, 결정부가 명확히 관찰되는 영역 및 결정부가 관찰되지 않는 영역이 있다.
a-like OS는 보이드를 포함하기 때문에 불안정한 구조를 갖는다. a-like OS가 CAAC-OS 및 nc-OS에 비하여 불안정한 구조를 갖는다는 것을 증명하기 위하여, 전자 조사에 기인하는 구조의 변화에 대하여 이하에서 설명한다.
전자 조사를 수행할 시료로서 a-like OS(시료 A), nc-OS(시료 B), 및 CAAC-OS(시료 C)를 준비한다. 각 시료는 In-Ga-Zn 산화물이다.
먼저, 각 시료의 고분해능 단면 TEM 이미지를 얻는다. 고분해능 단면 TEM 이미지는, 모든 시료가 결정부를 갖는 것을 나타낸다.
또한, 어느 부분이 결정부로 판단되는지에 대하여 이하에서 설명한다. InGaZnO4 결정의 단위 격자는, 3개의 In-O층과 6개의 Ga-Zn-O층을 포함하는 9층이 c축 방향으로 적층된 구조를 갖는 것이 알려져 있다. 인접한 층들 사이의 공간은 (009)면의 격자 간격(d값이라고도 함)과 동등하다. 이 값은 결정 구조 분석으로부터 0.29nm로 계산된다. 따라서, 격자 줄무늬(lattice fringe)들 사이의 격자 간격이 0.28nm 이상 0.30nm 이하인 부분을 InGaZnO4의 결정부라고 간주한다. 각 격자 줄무늬는 InGaZnO4 결정의 a-b면에 상당한다.
도 43은 각 시료의 결정부(22군데~45군데)의 평균 사이즈의 변화를 나타낸 것이다. 또한, 결정부 사이즈는 격자 줄무늬의 길이에 상당한다. 도 43은, a-like OS에서의 결정부 사이즈가 누적 전자 선량의 증가에 따라 증대되는 것을 가리킨 것이다. 구체적으로는 도 43에서 (1)로 나타낸 바와 같이, TEM 관찰의 시작에서 1.2nm 정도의 결정부(초기 핵이라고도 함)는, 누적 전자 선량이 4.2×108e-/nm2에서 2.6nm 정도의 사이즈로 성장한다. 한편, nc-OS 및 CAAC-OS의 결정부 사이즈는 전자 조사의 시작으로부터 누적 전자 선량이 4.2×108e-/nm2까지의 변화가 거의 없는 것을 나타낸다. 구체적으로는, 도 43에서 (2) 및 (3)으로 나타낸 바와 같이 누적 전자 선량에 상관없이 nc-OS 및 CAAC-OS의 평균 결정 사이즈는 각각 1.4nm 정도 및 2.1nm 정도이다.
이와 같이, a-like OS에서의 결정부의 성장은 전자 조사에 의하여 유발된다. 한편, nc-OS 및 CAAC-OS에서, 결정부의 성장은 전자 조사에 의하여 거의 유발되지 않는다. 그러므로, a-like OS는 nc-OS 및 CAAC-OS에 비하여 불안정한 구조를 갖는다.
a-like OS는 보이드를 포함하기 때문에 nc-OS 및 CAAC-OS보다 밀도가 낮다. 구체적으로, a-like OS의 밀도는 동일한 조성을 갖는 단결정 산화물 반도체의 밀도의 78.6% 이상 92.3% 미만이다. nc-OS 및 CAAC-OS 각각의 밀도는 동일한 조성을 갖는 단결정 산화물 반도체의 밀도의 92.3% 이상 100% 미만이다. 또한 단결정 산화물 반도체의 밀도의 78% 미만의 밀도를 갖는 산화물 반도체는 퇴적되기 어렵다.
예를 들어, In:Ga:Zn=1:1:1의 원자 비율을 갖는 산화물 반도체의 경우, 능면체정 구조를 갖는 단결정 InGaZnO4의 밀도는 6.357g/cm3이다. 따라서 In:Ga:Zn=1:1:1의 원자 비율을 갖는 산화물 반도체의 경우, a-like OS의 밀도는 5.0g/cm3 이상 5.9g/cm3 미만이다. 예를 들어, In:Ga:Zn=1:1:1의 원자 비율을 갖는 산화물 반도체의 경우, nc-OS 및 CAAC-OS 각각의 밀도는 5.9g/cm3 이상 6.3g/cm3 미만이다.
또한, 같은 조성을 갖는 단결정 산화물 반도체는 단결정 구조에서 존재하지 않는 경우가 있다. 이 경우, 조성이 상이한 단결정 산화물 반도체들을 적절한 비율로 조합함으로써, 원하는 조성을 갖는 단결정 산화물 반도체의 밀도와 동등한 밀도를 계산할 수 있다. 원하는 조성을 갖는 단결정 산화물 반도체의 밀도는, 조성이 상이한 단결정 산화물 반도체들의 조합비에 따라 가중 평균을 사용하여 계산할 수 있다. 또한, 밀도를 계산하기 위해서는 가능한 한 적은 종류의 단결정 산화물 반도체를 사용하는 것이 바람직하다.
상술한 바와 같이, 산화물 반도체는 다양한 구조와 다양한 특성을 갖는다. 또한, 산화물 반도체는 예를 들어, 비정질 산화물 반도체, a-like OS, nc-OS, 및 CAAC-OS 중 2개 이상을 포함하는 적층이어도 좋다.
CAAC-OS의 형성 방법의 예에 대하여 이하에서 설명한다.
도 44의 (A)는 막 형성 체임버 내의 개략도이다. 스퍼터링법에 의하여 CAAC-OS막을 형성할 수 있다.
도 44의 (A)에 나타낸 바와 같이, 기판(5220)과 타깃(5230)은 서로 대향하도록 배치된다. 기판(5220)과 타깃(5230) 사이에 플라스마(5240)가 생성된다. 기판(5220) 아래에 가열 기구(5260)가 있다. 타깃(5230)은 백킹 플레이트(도면에서는 도시되지 않았음)에 접착된다. 백킹 플레이트를 개재하여 타깃(5230)과 대향하도록 복수의 마그넷이 배치된다. 마그넷의 자기장을 이용함으로써 퇴적 속도를 높이는 스퍼터링법을 마그네트론 스퍼터링법이라고 한다.
기판(5220)과 타깃(5230) 사이의 거리 d(타깃-기판 거리(T-S 거리)라고도 함)는 0.01m 이상 1m 이하, 바람직하게는 0.02m 이상 0.5m 이하이다. 막 형성 체임버의 대부분은 퇴적 가스(예를 들어 산소 가스, 아르곤 가스, 또는 산소를 5vol% 이상 포함하는 혼합 가스)로 채워지고 막 형성 체임버의 압력은 0.01Pa 이상 100Pa 이하, 바람직하게는 0.1Pa 이상 10Pa 이하로 제어된다. 여기서, 타깃(5230)에 일정한 값 이상의 전압을 인가함으로써 방전이 시작하고, 플라스마(5240)가 관찰된다. 자기장은 타깃(5230) 근방에 고밀도 플라스마 영역을 형성한다. 고밀도 플라스마 영역에서는, 퇴적 가스가 이온화됨으로써, 이온(5201)이 생성된다. 이온(5201)의 예에는 산소 양이온(O+) 및 아르곤 양이온(Ar+)이 포함된다.
여기서, 타깃(5230)은 복수의 결정립을 포함하는 다결정 구조를 갖고, 이들 결정립 중 어느 것에 벽개면(劈開面)이 존재한다. 일례로서, 타깃(5230)에 포함되는 InMZnO4(원소 M은 예를 들어 알루미늄, 갈륨, 이트륨, 또는 주석)의 결정 구조를 도 45에 도시하였다. 또한, 도 45는 b축에 평행한 방향으로부터 관찰된 InMZnO4의 결정 구조를 도시한 것이다. InMZnO4의 결정에서, 산소 원자가 음으로 대전됨으로써, 2개의 인접한 M-Zn-O층 사이에 척력이 생긴다. 따라서, InMZnO4 결정은 2개의 인접한 M-Zn-O층 사이에 벽개면을 갖는다.
고밀도 플라스마 영역에 생성된 이온(5201)은 전계에 의하여 타깃(5230) 측으로 가속되고, 그 후 타깃(5230)과 충돌한다. 이때, 벽개면으로부터 평판상 또는 펠릿상의 스퍼터된 입자인 펠릿(5200)이 분리된다(도 44의 (A)). 펠릿(5200)은 도 45에 나타낸 2개의 벽개면 사이에 있다. 따라서, 펠릿(5200)을 관찰하면, 그 단면은 도 44의 (B)에 나타낸 바와 같고, 그 상면은 도 44의 (C)에 나타낸 바와 같다. 또한 펠릿(5200)의 구조는 이온(5201)의 충돌의 충격에 의하여 왜곡될 수 있다. 또한 펠릿(5200)의 분리에 따라, 입자(5203)도 타깃(5230)으로부터 스퍼터된다. 입자(5203)는 하나의 원자 또는 몇 개의 원자의 집합체를 갖는다. 따라서, 입자(5203)를 원자 입자(atomic particle)라고 할 수 있다.
펠릿(5200)은 삼각형의 면, 예를 들어 정삼각형의 면을 갖는 평판상(펠릿상)의 스퍼터된 입자이다. 또는, 펠릿(5200)은 육각형의 면, 예를 들어 정육각형의 면을 갖는 평판상(펠릿상)의 스퍼터된 입자이다. 그러나, 펠릿(5200)의 평판의 형상은 삼각형 또는 육각형에 한정되지 않는다. 예를 들어, 평판은 2개 이상의 삼각형을 조합하여 형성된 형상을 가질 수 있다. 예를 들어, 2개의 삼각형(예를 들어 정삼각형)을 조합함으로써 사각형(마름모)을 형성하여도 좋다.
펠릿(5200)의 두께는 퇴적 가스의 종류 등에 따라 결정된다. 예를 들어, 펠릿(5200)의 두께는 0.4nm 이상 1nm 이하, 바람직하게는 0.6nm 이상 0.8nm 이하이다. 또한 예를 들어, 펠릿(5200)의 폭은 1nm 이상 3nm 이하, 바람직하게는 1.2nm 이상 2.5nm 이하이다. 예를 들어, In-M-Zn 산화물을 포함하는 타깃(5230)과 이온(5201)이 충돌한다. 그 후, M-Zn-O층과 In-O층과 M-Zn-O층의 3층을 포함하는 펠릿(5200)이 분리된다. 또한 펠릿(5200)의 분리에 따라 타깃(5230)으로부터 입자(5203)도 스퍼터된다. 입자(5203)는 하나의 원자 또는 여러 원자들의 집합체를 갖는다. 따라서, 입자(5203)를 원자 입자라고 할 수 있다.
펠릿(5200)은 플라스마(5240)를 통과할 때 전하를 받아, 그 표면이 음 또는 양으로 대전될 수 있다. 예를 들어, 펠릿(5200)은 플라스마(5240)의 O2-로부터 음의 전하를 받는다. 그 결과, 펠릿(5200) 표면상의 산소 원자가 음으로 대전될 수 있다. 또한, 펠릿(5200)은 플라스마(5240)를 통과할 때, 플라스마(5240) 내의 인듐, 원소 M, 아연, 또는 산소 등과 결합되어 성장되는 경우가 있다.
플라스마(5240)를 통과한 펠릿(5200) 및 입자(5203)는 기판(5220)의 표면에 도달한다. 또한 입자(5203)는 질량이 작기 때문에, 진공 펌프 등에 의하여 입자(5203)의 일부가 외부로 배출된다.
다음에, 기판(5220)의 표면상의 펠릿(5200) 및 입자(5203)의 퇴적에 대하여 도 46의 (A)~(E)를 참조하여 설명한다.
우선, 첫 번째의 펠릿(5200)이 기판(5220) 위에 퇴적된다. 펠릿(5200)은 평판상을 갖기 때문에, 평탄한 면이 기판(5220)의 표면을 향하도록 퇴적된다(도 46의 (A)). 여기서, 펠릿(5200)의 기판(5220) 측의 표면상의 전하는 기판(5220)을 통하여 없어진다.
다음에, 두 번째의 펠릿(5200)이 기판(5220)에 도달한다. 여기서, 첫 번째의 펠릿(5200)의 다른 표면 및 두 번째의 펠릿(5200)의 표면은 대전되어 있기 때문에, 이들은 서로 반발한다(도 46의 (B)).
결과적으로, 두 번째의 펠릿(5200)은 첫 번째의 펠릿(5200) 위에 퇴적되는 것을 피하고, 첫 번째의 펠릿(5200)으로부터 조금 떨어지도록 기판(5220)의 표면 위에 퇴적된다(도 46의 (C)). 이것의 반복에 의하여, 하나의 층의 두께를 갖도록 수많은 펠릿(5200)이 기판(5220)의 표면 위에 퇴적된다. 인접한 펠릿들(5200) 사이에는 어느 펠릿(5200)도 퇴적되지 않는 영역이 생긴다.
다음에, 입자(5203)가 기판(5220)의 표면에 도달한다(도 46의 (D)).
입자(5203)는 펠릿(5200)의 표면 등의 활성 영역 위에는 퇴적되지 못한다. 따라서, 입자(5203)는, 펠릿(5200)이 퇴적되지 않은 영역을 채우도록 퇴적된다. 입자(5203)는 펠릿들(5200) 사이에 수평(가로) 방향으로 성장함으로써, 펠릿들(5200)을 연결시킨다. 이로써, 입자(5203)는, 펠릿(5200)이 퇴적되지 않은 영역을 채울 때까지 퇴적된다. 이 메커니즘은 ALD법의 퇴적 메커니즘과 비슷하다.
또한 펠릿들(5200) 사이에서의 입자(5203)의 가로 성장에는 몇 개의 메커니즘이 있을 수 있다. 예를 들어, 도 46의 (E)에 나타낸 바와 같이, 제 1 M-Zn-O층의 측면으로부터 펠릿들(5200)이 연결될 수 있다. 이 경우, 제 1 M-Zn-O층이 연결된 후에, In-O층 및 제 2 M-Zn-O층이 이 순서대로 연결된다(제 1 메커니즘).
또는, 도 47의 (A)에 나타낸 바와 같이, 우선 제 1 M-Zn-O층의 각 측면이 하나의 입자(5203)를 갖도록 입자(5203)가 제 1 M-Zn-O층의 측면에 연결된다. 그 후, 도 47의 (B)에 나타낸 바와 같이, 입자(5203)가 In-O층의 각 측면에 연결된다. 그러고 나서, 도 47의 (C)에 나타낸 바와 같이, 입자(5203)는 제 2 M-Zn-O층의 각 측면에 연결된다(제 2 메커니즘). 또한, 도 47의 (A), (B), 및 (C)의 퇴적이 동시에 일어남으로써 연결이 이루어질 수도 있다(제 3 메커니즘).
상술한 바와 같이, 펠릿들(5200) 사이에서의 입자(5203)의 가로 성장의 메커니즘으로서 상기 3개의 메커니즘이 생각된다. 그러나, 다른 메커니즘으로 입자(5203)가 펠릿들(5200) 사이에서 가로로 성장할 수 있다.
따라서, 복수의 펠릿(5200)의 배향이 서로 상이하여도, 복수의 펠릿(5200) 사이의 틈을 채우도록 입자(5203)가 가로로 성장하므로, 결정립계의 발생을 억제할 수 있다. 또한, 입자(5203)가 복수의 펠릿(5200) 사이의 연결을 원활하게 하기 때문에, 단결정 및 다결정과는 상이한 결정 구조가 형성된다. 바꿔 말하면, 미세한 결정 영역(펠릿(5200)) 사이에 왜곡을 포함하는 결정 구조가 형성된다. 결정 영역 사이의 틈을 채우는 영역은 왜곡된 결정 영역이고, 따라서 이 영역이 비정질 구조를 갖는다고 말하는 것은 적절하지 않을 것이다.
입자(5203)가 펠릿들(5200) 사이의 영역을 완전하게 채우면, 펠릿(5200)의 두께와 거의 같은 두께를 갖는 제 1 층이 형성된다. 그리고, 새로운 첫 번째의 펠릿(5200)이 제 1 층 위에 퇴적되고, 제 2 층이 형성된다. 이 사이클의 반복에 의하여, 적층된 박막 구조가 형성된다(도 44의 (D)).
펠릿(5200)의 퇴적 방법은 기판(5220)의 기판 온도 등에 따라 변화된다. 예를 들어, 기판(5220)의 기판 온도가 높으면, 기판(5220) 위에서 펠릿(5200)의 마이그레이션이 일어난다. 결과적으로, 입자(5203) 없이 서로 직접 연결되는 펠릿(5200)의 비율이 증가됨으로써, 배향성이 높은 CAAC-OS가 만들어진다. CAAC-OS의 형성을 위한 기판(5220)의 표면 온도는 100℃ 이상 500℃ 미만, 바람직하게는 140℃ 이상 450℃ 미만, 더 바람직하게는 170℃ 이상 400℃ 미만이다. 따라서, 제 8세대 이상의 대형 기판을 기판(5220)으로서 사용할 때도, 휘어짐 등은 거의 일어나지 않는다.
한편, 기판(5220)의 표면 온도가 낮으면, 기판(5220) 위의 펠릿(5200)의 마이그레이션은 일어나기 어렵다. 그 결과, 펠릿(5200)이 적층되어 배향성이 낮은 nc-OS(nanocrystalline oxide semiconductor) 등을 형성한다(도 48 참조). nc-OS에서, 펠릿(5200)은 음으로 대전되기 때문에 펠릿들(5200)은 일정한 틈을 두고 퇴적될 가능성이 있다. 따라서, nc-OS막은 배향성이 낮지만 어느 정도의 규칙성을 가지므로, 비정질 산화물 반도체보다 치밀한 구조를 갖는다.
CAAC-OS에서 펠릿들 사이의 간격이 매우 작을 때, 이들 펠릿은 하나의 큰 펠릿을 형성할 수 있다. 그 큰 펠릿의 내부는 단결정 구조를 갖는다. 예를 들어, 그 펠릿의 크기는 위에서 보았을 때 10nm 이상 200nm 이하, 15nm 이상 100nm 이하, 또는 20nm 이상 50nm 이하이다.
이러한 모델에 따라, 펠릿(5200)은 기판(5220) 상에 퇴적되는 것으로 생각된다. CAAC-OS는, 형성면이 결정 구조를 갖지 않는 경우에도 퇴적될 수 있기 때문에, 이 경우의 성장 메커니즘은 에피택셜(epitaxial) 성장과는 상이하다. 또한, 대면적의 유리 기판 등 위에도 CAAC-OS 또는 nc-OS의 균일한 막을 형성할 수 있다. 예를 들어, 기판(5220)의 표면(형성면)이 비정질 구조(예를 들어 비정질 산화 실리콘 등)를 갖더라도, CAAC-OS를 형성할 수 있다.
또한, 기판(5220)의 표면(형성면)이 요철 형상을 갖더라도, 펠릿(5200)은 그 형상을 따라 배열된다.
CAAC-OS의 조성에 대하여 이하에서 설명한다. 조성을 설명하기 위하여, CAAC-OS가 되는 산화물 반도체인 In-M-Zn 산화물의 경우를 일례로 하여 설명한다. 원소 M은 알루미늄, 갈륨, 이트륨, 또는 주석 등이다. 원소 M으로서 사용할 수 있는 다른 원소에는 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 및 텅스텐이 포함된다.
도 49는 꼭짓점이 In, M, 및 Zn을 나타내는 삼각도이다. 도면에서, [In]은 In의 원자 농도를 의미하고, [M]은 원소 M의 원자 농도를 의미하고, [Zn]은 Zn의 원자 농도를 의미한다.
In-M-Zn 산화물의 결정은 호말러거스(homologous) 구조를 갖는 것이 알려져 있고, InMO3(ZnO) m (m은 자연수)에 의하여 나타내어진다. In과 M은 교체할 수 있기 때문에, 결정을 In1+α M 1-αO3(ZnO) m 으로 나타낼 수도 있다. 이 조성은 [In]:[M]:[Zn]=1+α:1-α:1, [In]:[M]:[Zn]=1+α:1-α:2, [In]:[M]:[Zn]=1+α:1-α:3, [In]:[M]:[Zn]=1+α:1-α:4, 및 [In]:[M]:[Zn]=1+α:1-α:5로 표기된 파선 중 어느 것에 의하여 나타내어진다. 또한 파선상의 굵은 선은 예를 들어, 원료로서의 산화물을 혼합하고, 1350℃로 소성을 수행하여 고용체가 될 수 있는 조성을 나타낸다.
따라서, 고용체가 될 수 있는 상술한 조성에 가까운 조성을 산화물이 가질 때, 단결정 구조의 큰 영역을 갖는 CAAC-OS를 얻을 수 있다. In-M-Zn 산화물을 스퍼터링법에 의하여 퇴적시키는 경우, 타깃의 조성이 막의 조성과 상이한 경우가 있다. 예를 들어, 타깃으로서 원자비가 1:1:1, 1:1:1.2, 3:1:2, 4:2:4.1, 1:3:2, 1:3:4, 또는 1:4:5인 In-M-Zn 산화물을 사용하는 경우에는, 막의 원자비는 1:1:0.7(약 0.5 내지 0.9), 1:1:0.9(약 0.8 내지 1.1), 3:1:1.5(약 1 내지 1.8), 4:2:3(약 2.6 내지 3.6), 1:3:1.5(약 1 내지 1.8), 1:3:3(약 2.5 내지 3.5), 또는 1:4:4(약 3.4 내지 4.4)이다. 따라서, 원하는 조성의 막을 얻기 위해서는, 조성의 변화를 고려하여 타깃의 조성을 선택할 수 있다.
CAAC-OS가 퇴적될 때, 기판 표면(CAAC-OS가 퇴적되는 표면)의 가열, 또는 공간 가열 등의 영향을 받아, 막의 조성이 소스로서의 타깃 등의 조성과 상이한 경우가 있다. 예를 들어, 산화 아연은 산화 인듐, 산화 갈륨 등보다 승화되기 쉽기 때문에, 소스 및 막이 상이한 조성을 갖기 쉽다. 따라서, 소스는 조성의 변화를 미리 고려하여 선택되는 것이 바람직하다. 또한, 소스와 막의 조성의 차이는 온도에 더하여 압력 또는 퇴적에 사용되는 가스에 의해서도 영향을 받는다.
<트랜지스터 2>
도 16의 (A) 및 (B)는 본 발명의 일 형태에 따른 장치의 소자로서 사용할 수 있는 트랜지스터의 상면도 및 단면도이다. 도 16의 (A)는 상면도이고, 도 16의 (B)는 도 16의 (A)의 일점쇄선 F1-F2 및 일점쇄선 F3-F4를 따라 취한 단면도이다. 또한 도면의 간략화를 위하여, 도 16의 (A)의 상면도에서는 일부 구성요소를 도시하지 않았다.
도 16의 (A) 및 (B)에 나타낸 트랜지스터는 절연체(500) 위의 도전체(513), 절연체(500) 위에 있고 도전체(513)와 높이가 일치되는 절연체(503), 도전체(513) 및 절연체(503) 위의 절연체(502), 절연체(502) 위의 반도체(506a), 반도체(506a) 위의 반도체(506b), 서로 이격되고 반도체(506b)의 상면과 접하는 도전체(516a) 및 도전체(516b), 절연체(502), 반도체(506b), 도전체(516a) 및 도전체(516b) 위의 반도체(506c), 반도체(506c) 위의 절연체(512), 및 절연체(512) 위의 도전체(504)를 포함한다. 도전체(513)는 트랜지스터의 일부이지만 이 예에 한정되지 않고, 예를 들어 도전체(513)가 트랜지스터와 독립된 구성요소이어도 좋다.
절연체(500)에 대해서는 절연체(400)를 참조한다. 도전체(513)에 대해서는 도전체(413)를 참조한다. 절연체(502)에 대해서는 절연체(402)를 참조한다. 반도체(506a)에 대해서는 반도체(406a)를 참조한다. 반도체(506b)에 대해서는 반도체(406b)를 참조한다. 도전체(516a)에 대해서는 도전체(416a)를 참조한다. 도전체(516b)에 대해서는 도전체(416b)를 참조한다. 반도체(506c)에 대해서는 반도체(406c)를 참조한다. 절연체(512)에 대해서는 절연체(412)를 참조한다. 도전체(504)에 대해서는 도전체(404)를 참조한다.
절연체(503)는 예를 들어, 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함하는 절연체를 포함하는 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다. 절연체(503)는 예를 들어 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 또는 산화 탄탈럼을 사용하여 형성될 수 있다.
도 16의 (B)에 도시된 바와 같이 트랜지스터는 s-channel 구조를 갖는다. 도전체(504) 및 도전체(513)로부터의 전계는 반도체(506b)의 측면에서 도전체(516a) 및 도전체(516b) 등에 의하여 저해되기 어렵다.
또한 도전체(513)는 형성하지 않아도 된다(도 17의 (A) 참조). 절연체(512) 및 반도체(506c)는 도전체(504)를 넘어 연장하여도 좋다(도 17의 (B) 참조). 절연체(512) 및 반도체(506c)는 도전체(504)를 넘어 연장하지 않아도 된다(도 17의 (C) 참조). F1-F2의 단면에서, 도전체(513)의 폭은 반도체(506b)보다 커도 좋다(도 18의 (A) 참조). 도전체(513) 및 도전체(504)는 개구를 통하여 서로 접하여도 좋다(도 18의 (B) 참조). 도전체(504)는 제공하지 않아도 된다(도 18의 (C) 참조).
<회로>
본 발명의 일 형태에 따른 트랜지스터 등을 포함하는 반도체 장치의 회로의 예에 대하여 이하에서 설명한다.
<CMOS 인버터>
도 19의 (A)의 회로도는, p채널 트랜지스터(2200)와 n채널 트랜지스터(2100)가 직렬로 서로 접속되고, 이들의 게이트가 서로 접속된, 소위 CMOS 인버터의 구성을 나타낸 것이다.
<반도체 장치의 구조: 1>
도 20은 도 19의 (A)의 반도체 장치의 단면도이다. 도 20에 나타낸 반도체 장치는 트랜지스터(2200) 및 트랜지스터(2100)를 포함한다. 트랜지스터(2100)는 트랜지스터(2200) 위에 배치된다. 도 16의 (A) 및 (B)에 나타낸 트랜지스터를 트랜지스터(2100)로서 사용한 예를 나타내었지만, 본 발명의 일 형태에 따른 반도체 장치는 이에 한정되지 않는다. 예를 들어, 도 12의 (A) 및 (B), 도 13의 (A) 내지 (C), 도 14의 (A) 내지 (C), 도 17의 (A) 내지 (C), 및 도 18의 (A) 내지 (C)에 도시된 트랜지스터들 중 임의의 것을 트랜지스터(2100)로서 사용할 수 있다. 따라서, 트랜지스터(2100)에 대해서는 상술한 트랜지스터에 대한 설명을 적절히 참조한다.
도 20에 나타낸 트랜지스터(2200)는 반도체 기판(450)을 사용한 트랜지스터이다. 트랜지스터(2200)는 반도체 기판(450) 내의 영역(472a), 반도체 기판(450) 내의 영역(472b), 절연체(462), 및 도전체(454)를 포함한다.
트랜지스터(2200)에서 영역(472a) 및 영역(472b)은 소스 영역 및 드레인 영역의 기능을 갖는다. 절연체(462)는 게이트 절연체의 기능을 갖는다. 도전체(454)는 게이트 전극의 기능을 갖는다. 따라서, 채널 형성 영역의 저항은 도전체(454)에 인가되는 전위에 의하여 제어할 수 있다. 바꿔 말하면, 영역(472a)과 영역(472b) 사이의 도통 또는 비도통은 도전체(454)에 인가되는 전위에 의하여 제어할 수 있다.
반도체 기판(450)에는, 예를 들어 실리콘 또는 저마늄 등으로 이루어진 단일 재료 반도체 기판, 또는 탄소화 실리콘, 실리콘 저마늄, 비소화 갈륨, 인화 인듐, 산화 아연, 또는 산화 갈륨 등으로 이루어진 화합물 반도체 기판을 사용하여도 좋다. 반도체 기판(450)으로서 단결정 실리콘 기판을 사용하는 것이 바람직하다.
반도체 기판(450)에는 n형의 도전형을 부여하는 불순물을 포함하는 반도체 기판을 사용한다. 그러나, 반도체 기판(450)으로서 p형의 도전형을 부여하는 불순물을 포함하는 반도체 기판을 사용하여도 좋다. 이 경우 트랜지스터(2200)가 형성되는 영역에 n형의 도전형을 부여하는 불순물을 포함하는 웰(well)을 제공하여도 좋다. 또는, 반도체 기판(450)은 i형 반도체 기판이어도 좋다.
반도체 기판(450)의 상면은 (110)면을 갖는 것이 바람직하다. 이로써 트랜지스터(2200)의 온 상태 특성을 향상시킬 수 있다.
영역(472a) 및 영역(472b)은 p형의 도전형을 부여하는 불순물을 포함하는 영역이다. 따라서, 트랜지스터(2200)는 p채널 트랜지스터의 구조를 갖는다.
또한, 트랜지스터(2200)는 영역(460) 등에 의하여 인접한 트랜지스터와 떨어져 있다. 영역(460)은 절연성의 영역이다.
도 20에 나타낸 반도체 장치는 절연체(464), 절연체(466), 절연체(468), 절연체(402), 도전체(480a), 도전체(480b), 도전체(480c), 도전체(478a), 도전체(478b), 도전체(478c), 도전체(476a), 도전체(476b), 도전체(474a), 도전체(474b), 도전체(474c), 도전체(496a), 도전체(496b), 도전체(496c), 도전체(496d), 도전체(498a), 도전체(498b), 도전체(498c), 절연체(490), 절연체(502), 절연체(492), 절연체(428), 절연체(408), 및 절연체(494)를 포함한다.
절연체(402), 절연체(428), 및 절연체(408)는 배리어성을 갖는 절연체이다. 바꿔 말하면, 도 20에 나타낸 반도체 장치는 도 5의 (A)에 나타낸 장치와 같이, 배리어성을 갖는 절연체에 의하여 트랜지스터(2100)를 둘러싸는 구조를 갖는다. 구체적으로, 트랜지스터(2100) 및 트랜지스터(2200)는 각각 소자(150) 및 소자(151)에 상당한다.
절연체(464)는 트랜지스터(2200) 위에 배치된다. 절연체(466)는 절연체(464) 위에 배치된다. 절연체(468)는 절연체(466) 위에 배치된다. 절연체(490)는 절연체(468) 위에 배치된다. 트랜지스터(2100)는 절연체(490) 위에 배치된다. 절연체(492)는 트랜지스터(2100) 위에 배치된다. 절연체(494)는 절연체(492) 위에 배치된다.
절연체(464)는 영역(472a)에 도달하는 개구, 영역(472b)에 도달하는 개구, 및 도전체(454)에 도달하는 개구를 포함한다. 개구들에는 도전체(480a), 도전체(480b), 및 도전체(480c)가 매립된다.
절연체(466)는 도전체(480a)에 도달하는 개구, 도전체(480b)에 도달하는 개구, 및 도전체(480c)에 도달하는 개구를 포함한다. 개구들에는 도전체(478a), 도전체(478b), 및 도전체(478c)가 매립된다.
절연체(468) 및 절연체(402)는 도전체(478b)에 도달하는 개구 및 도전체(478c)에 도달하는 개구를 포함한다. 개구들에는 도전체(476a) 및 도전체(476b)가 매립된다.
절연체(490)는 트랜지스터(2100)의 채널 형성 영역과 중첩되는 개구, 도전체(476a)에 도달하는 개구, 및 도전체(476b)에 도달하는 개구를 포함한다. 개구들에는 도전체(474a), 도전체(474b), 및 도전체(474c)가 매립된다.
도전체(474a)는 트랜지스터(2100)의 게이트 전극의 기능을 가져도 좋다. 예를 들어, 도전체(474a)에 소정의 전위를 인가함으로써 트랜지스터(2100)의 문턱 전압 등의 전기 특성을 제어하여도 좋다. 예를 들어, 도전체(474a)는 트랜지스터(2100)의 게이트 전극의 기능을 갖는 도전체(404)에 전기적으로 접속되어도 좋다. 이 경우, 트랜지스터(2100)의 온 상태 전류를 높일 수 있다. 또한, 펀치스루 현상을 억제할 수 있기 때문에 트랜지스터(2100)의 포화 영역에서의 전기 특성을 안정시킬 수 있다.
절연체(408) 및 절연체(492)는 트랜지스터(2100)의 소스 전극 및 드레인 전극 중 한쪽인 도전체(516b)를 통하여 도전체(474b)에 도달하는 개구, 트랜지스터(2100)의 소스 전극 및 드레인 전극 중 다른 쪽인 도전체(516a)에 도달하는 개구, 트랜지스터(2100)의 게이트 전극인 도전체(504)에 도달하는 개구, 및 도전체(474c)에 도달하는 개구를 포함한다. 개구들에는 도전체(496a), 도전체(496b), 도전체(496c), 및 도전체(496d)가 매립된다. 또한, 개구는 트랜지스터(2100) 등의 어느 구성요소를 관통하여 제공되는 경우가 있다.
절연체(494)는 도전체(496a)에 도달하는 개구, 도전체(496b) 및 도전체(496d)에 도달하는 개구, 및 도전체(496c)에 도달하는 개구를 포함한다. 개구들에는 도전체(498a), 도전체(498b), 및 도전체(498c)가 매립된다.
절연체(464), 절연체(466), 절연체(468), 절연체(490), 절연체(492), 및 절연체(494)는 각각, 예를 들어 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함하는 절연체를 포함하는 단층 구조 또는 적층 구조를 갖도록 형성하여도 좋다. 절연체(401)는 예를 들어, 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 또는 산화 탄탈럼을 사용하여 형성하여도 좋다.
절연체(464), 절연체(466), 절연체(468), 절연체(490), 절연체(492), 및 절연체(494) 중 하나 이상은 배리어성을 갖는 절연체를 포함하는 것이 바람직하다.
수소 등의 불순물 및 산소를 차단하는 기능을 갖는 절연체는 예를 들어, 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함하는 절연체를 포함하는 단층 구조 또는 적층 구조를 가져도 좋다.
도전체(480a), 도전체(480b), 도전체(480c), 도전체(478a), 도전체(478b), 도전체(478c), 도전체(476a), 도전체(476b), 도전체(474a), 도전체(474b), 도전체(474c), 도전체(496a), 도전체(496b), 도전체(496c), 도전체(496d), 도전체(498a), 도전체(498b), 및 도전체(498c)는 예를 들어 붕소, 질소, 산소, 플루오린, 실리콘, 인, 알루미늄, 타이타늄, 크로뮴, 망가니즈, 코발트, 니켈, 구리, 아연, 갈륨, 이트륨, 지르코늄, 몰리브데넘, 루테늄, 은, 인듐, 주석, 탄탈럼, 및 텅스텐 중 1종류 이상을 포함하는 도전체를 포함하는 단층 구조 또는 적층 구조를 갖도록 형성하여도 좋다. 예를 들어, 합금 또는 화합물을 사용하여도 좋고, 알루미늄을 포함하는 합금, 구리 및 타이타늄을 포함하는 합금, 구리 및 망가니즈를 포함하는 합금, 인듐, 주석, 및 산소를 포함하는 화합물, 또는 타이타늄 및 질소를 포함하는 화합물 등을 사용하여도 좋다. 도전체(480a), 도전체(480b), 도전체(480c), 도전체(478a), 도전체(478b), 도전체(478c), 도전체(476a), 도전체(476b), 도전체(474a), 도전체(474b), 도전체(474c), 도전체(496a), 도전체(496b), 도전체(496c), 도전체(496d), 도전체(498a), 도전체(498b), 및 도전체(498c) 중 어느 하나 이상은 배리어성을 갖는 도전체를 포함하는 것이 바람직하다.
또한 도 21의 반도체 장치는 트랜지스터(2200)의 구조 이외는 도 20의 반도체 장치와 같다. 따라서, 도 21의 반도체 장치에 대해서는 도 20의 반도체 장치의 설명은 참조한다. 도 21의 반도체 장치에서 트랜지스터(2200)는 FIN형 트랜지스터이다. FIN형 트랜지스터(2200)에서는 실효적인 채널 폭이 증가하기 때문에, 트랜지스터(2200)의 온 상태 특성을 향상시킬 수 있다. 또한, 게이트 전극의 전계의 기여가 증가될 수 있기 때문에, 트랜지스터(2200)의 오프 상태 특성을 향상시킬 수 있다.
또한 도 22의 반도체 장치는 트랜지스터(2200)의 구조 이외는 도 20의 반도체 장치와 같다. 따라서, 도 22의 반도체 장치에 대해서는 도 20의 반도체 장치의 설명은 참조한다. 도 22의 반도체 장치에서 트랜지스터(2200)는 SOI 기판을 사용하여 형성한다. 도 22의 구조에서는, 영역(456)은 절연체(452)를 개재하여 반도체 기판(450)과 분리된다. SOI 기판을 사용하기 때문에, 펀치스루 현상을 억제할 수 있어, 트랜지스터(2200)의 오프 상태 특성을 향상시킬 수 있다. 또한, 절연체(452)는 반도체 기판(450)의 일부를 절연체로 함으로써 형성될 수 있다. 예를 들어, 산화 실리콘을 절연체(452)로서 사용할 수 있다.
도 20 내지 도 22에 나타낸 반도체 장치 각각에서는 반도체 기판을 이용하여 p채널 트랜지스터가 형성되고, 그 위에 n채널 트랜지스터가 형성되기 때문에, 소자의 점유 면적을 축소할 수 있다. 즉, 반도체 장치의 집적도를 향상시킬 수 있다. 또한, 같은 반도체 기판을 이용하여 n채널 트랜지스터와 p채널 트랜지스터를 형성하는 경우에 비하여 제작 공정을 간략화할 수 있기 때문에, 반도체 장치의 생산성을 높일 수 있다. 또한, 반도체 장치의 수율을 향상시킬 수 있다. p채널 트랜지스터에 대해서는 LDD(lightly doped drain) 영역의 형성, 얕은 트렌치(shallow trench) 구조의 형성, 또는 변형 설계(distortion design) 등의 복잡한 공정의 일부를 생략할 수 있는 경우가 있다. 그러므로, 반도체 기판을 이용하여 n채널 트랜지스터를 형성한 반도체 장치에 비하여 반도체 장치의 생산성 및 수율을 높일 수 있는 경우가 있다.
<CMOS 아날로그 스위치>
도 19의 (B)의 회로도는 트랜지스터(2100) 및 트랜지스터(2200)의 소스들이 서로 접속되고, 트랜지스터(2100) 및 트랜지스터(2200)의 드레인들이 서로 접속된 구성을 나타낸 것이다. 이러한 구성에 의하여, 트랜지스터는 소위 CMOS 아날로그 스위치로서 기능할 수 있다.
<메모리 장치 1>
전력이 공급되지 않아도 저장된 데이터를 유지할 수 있고, 기록 사이클의 수가 제한되지 않는, 본 발명의 일 형태에 따른 트랜지스터를 포함하는 반도체 장치(메모리 장치)의 예를 도 23의 (A) 및 (B)에 나타내었다.
도 23의 (A)에 도시된 반도체 장치는 제 1 반도체를 사용한 트랜지스터(3200), 제 2 반도체를 사용한 트랜지스터(3300), 및 용량 소자(3400)를 포함한다. 또한, 상술한 트랜지스터들 중 임의의 것을 트랜지스터(3300)로서 사용할 수 있다.
또한, 트랜지스터(3300)는 오프 상태 전류가 낮은 트랜지스터인 것이 바람직하다. 예를 들어, 산화물 반도체를 사용한 트랜지스터를 트랜지스터(3300)로서 사용할 수 있다. 트랜지스터(3300)의 오프 상태 전류가 낮기 때문에, 반도체 장치의 소정의 노드에서, 저장된 데이터를 오랫동안 유지할 수 있다. 바꿔 말하면, 리프레시 동작이 불필요해지거나 또는 리프레시 동작의 빈도를 매우 낮게 할 수 있기 때문에, 반도체 장치의 소비전력을 저감할 수 있다.
도 23의 (A)에서는, 제 1 배선(3001)이 트랜지스터(3200)의 소스에 전기적으로 접속되어 있다. 제 2 배선(3002)이 트랜지스터(3200)의 드레인에 전기적으로 접속되어 있다. 제 3 배선(3003)이 트랜지스터(3300)의 소스 및 드레인 중 한쪽에 전기적으로 접속되어 있다. 제 4 배선(3004)이 트랜지스터(3300)의 게이트에 전기적으로 접속되어 있다. 트랜지스터(3200)의 게이트 및 트랜지스터(3300)의 소스 및 드레인 중 다른 쪽은 용량 소자(3400)의 한쪽 전극에 전기적으로 접속되어 있다. 제 5 배선(3005)이 용량 소자(3400)의 다른 쪽 전극에 전기적으로 접속되어 있다.
도 23의 (A)의 반도체 장치는 트랜지스터(3200)의 게이트의 전위가 유지될 수 있다는 특징을 갖기 때문에, 이하와 같이 데이터의 기록, 유지, 및 판독이 가능하다.
데이터의 기록 및 유지에 대하여 설명한다. 먼저, 제 4 배선(3004)의 전위를 트랜지스터(3300)가 온 상태가 되는 전위로 하여, 트랜지스터(3300)를 온 상태로 한다. 이에 따라, 제 3 배선(3003)의 전위가, 트랜지스터(3200)의 게이트 및 용량 소자(3400)의 한쪽 전극이 전기적으로 서로 접속되는 노드(FG)에 공급된다. 즉, 소정의 전하가 트랜지스터(3200)의 게이트에 공급된다(기록). 여기서, 상이한 전위 레벨을 제공하는 2종류의 전하(이하, 로(low) 레벨 전하 및 하이(high) 레벨 전하라고 함) 중 하나가 공급된다. 그 후, 제 4 배선(3004)의 전위를 트랜지스터(3300)가 오프 상태가 되는 전위로 하여, 트랜지스터(3300)를 오프 상태로 한다. 이에 따라, 노드(FG)에서 전하가 유지된다(유지).
트랜지스터(3300)의 오프 상태 전류가 낮기 때문에, 노드(FG)의 전하는 오랫동안 유지된다.
다음에, 데이터의 판독에 대하여 설명한다. 소정의 전위(정전위)를 제 1 배선(3001)에 공급하면서 적절한 전위(판독 전위)를 제 5 배선(3005)에 공급함으로써, 노드(FG)에 유지된 전하의 양에 따라 제 2 배선(3002)의 전위가 변동된다. 이는 트랜지스터(3200)로서 n채널 트랜지스터를 사용하는 경우, 트랜지스터(3200)의 게이트에 하이 레벨 전하가 주어질 때의 외견상 문턱 전압 V th_H가, 트랜지스터(3200)의 게이트에 로 레벨 전하가 주어질 때의 외견상 문턱 전압 V th_L보다 낮기 때문이다. 여기서, 외견상 문턱 전압이란, 트랜지스터(3200)를 "온 상태"로 하기 위하여 필요한 제 5 배선(3005)의 전위를 말한다. 따라서, 제 5 배선(3005)의 전위를 V th_H와 V th_L 사이의 전위 V 0으로 함으로써, 노드(FG)에 공급된 전하를 판정할 수 있다. 예를 들어, 기록 시에 노드(FG)에 하이 레벨 전하가 공급된 경우, 제 5 배선(3005)의 전위가 V 0(>V th_H)이면, 트랜지스터(3200)는 "온 상태"가 된다. 기록 시에 노드(FG)에 로 레벨 전하가 공급된 경우에는, 제 5 배선(3005)의 전위가 V 0(<V th_L)이어도 트랜지스터(3200)는 계속 "오프 상태"로 유지된다. 따라서, 제 2 배선(3002)의 전위를 판정함으로써, 노드(FG)에 유지된 데이터를 판독할 수 있다.
또한, 메모리 셀이 배열되는 경우, 판독 동작에서 원하는 메모리 셀의 데이터를 판독할 필요가 있다. 다른 메모리 셀의 데이터를 판독하지 않는 경우에는, 노드(FG)에 공급되는 전하에 상관없이 트랜지스터(3200)가 "오프 상태"가 되는 전위, 즉 V th_H보다 낮은 전위를 제 5 배선(3005)에 공급하여도 좋다. 또는, 노드(FG)에 공급되는 전하에 상관없이 트랜지스터(3200)가 "온 상태"가 되는 전위, 즉 V th_L보다 높은 전위를 제 5 배선(3005)에 공급하여도 좋다.
<반도체 장치의 구조: 2>
도 24는 도 23의 (A)의 반도체 장치의 단면도이다. 도 24에 나타낸 반도체 장치는 트랜지스터(3200), 트랜지스터(3300), 및 용량 소자(3400)를 포함한다. 트랜지스터(3300) 및 용량 소자(3400)는 트랜지스터(3200) 위에 배치된다. 또한, 트랜지스터(3300)에 대해서는 상술한 트랜지스터(2100)에 대한 설명을 참조한다. 또한, 트랜지스터(3200)에 대해서는 도 20의 트랜지스터(2200)에 대한 설명을 참조한다. 또한, 도 20에서는 트랜지스터(2200)를 p채널 트랜지스터로서 도시하였지만, 트랜지스터(3200)는 n채널 트랜지스터이어도 좋다.
도 24에 도시된 트랜지스터(3200)는 반도체 기판(450)을 사용한 트랜지스터이다. 트랜지스터(3200)는 반도체 기판(450)의 영역(472a), 반도체 기판(450)의 영역(472b), 절연체(462), 및 도전체(454)를 포함한다.
도 24에 나타낸 반도체 장치는 절연체(464), 절연체(466), 절연체(468), 절연체(402), 도전체(480a), 도전체(480b), 도전체(480c), 도전체(478a), 도전체(478b), 도전체(478c), 도전체(476a), 도전체(476b), 도전체(474a), 도전체(474b), 도전체(474c), 도전체(496a), 도전체(496b), 도전체(496c), 도전체(496d), 도전체(498a), 도전체(498b), 도전체(498c), 도전체(498d), 절연체(490), 절연체(502), 절연체(492), 절연체(428), 절연체(408), 및 절연체(494)를 포함한다.
절연체(402), 절연체(428), 및 절연체(408)는 배리어성을 갖는 절연체이다. 바꿔 말하면, 도 24에 나타낸 반도체 장치는 도 5의 (A)에 나타낸 장치와 같이, 배리어성을 갖는 절연체에 의하여 트랜지스터(3300)를 둘러싸는 구조를 갖는다. 구체적으로, 트랜지스터(3300) 및 트랜지스터(3200)는 각각 소자(150) 및 소자(151)에 상당한다. 또한 도 24에 나타낸 반도체 장치는 도 3의 (A) 및 (B)에 나타낸 장치와 같이 소자(150a) 및 소자(150b)를 포함하여도 좋고, 이 경우, 도 24에 나타낸 용량 소자(3400), 트랜지스터(3300), 및 트랜지스터(3200)는 각각 소자(150a), 소자(150b), 및 소자(151)에 상당한다.
절연체(464)는 트랜지스터(3200) 위에 제공된다. 절연체(466)는 절연체(464) 위에 제공된다. 절연체(468)는 절연체(466) 위에 제공된다. 절연체(402)는 절연체(468) 위에 제공된다. 절연체(490)는 절연체(402) 위에 제공된다. 트랜지스터(3300)는 절연체(490) 위에 제공된다. 절연체(492)는 트랜지스터(3300) 위에 제공된다. 절연체(494)는 절연체(492) 위에 제공된다.
절연체(464)는 영역(472a)에 도달하는 개구, 영역(472b)에 도달하는 개구, 및 도전체(454)에 도달하는 개구를 갖는다. 개구들에는 도전체(480a), 도전체(480b), 및 도전체(480c)가 매립된다.
절연체(466)는 도전체(480a)에 도달하는 개구, 도전체(480b)에 도달하는 개구, 및 도전체(480c)에 도달하는 개구를 포함한다. 개구들에는 도전체(478a), 도전체(478b), 및 도전체(478c)가 매립된다.
절연체(468) 및 절연체(402)는 도전체(478b)에 도달하는 개구 및 도전체(478c)에 도달하는 개구를 포함한다. 개구들에는 도전체(476a) 및 도전체(476b)가 매립된다.
절연체(490)는 트랜지스터(3300)의 채널 형성 영역과 중첩되는 개구, 도전체(476a)에 도달하는 개구, 및 도전체(476b)에 도달하는 개구를 포함한다. 개구들에는 도전체(474a), 도전체(474b), 및 도전체(474c)가 매립된다.
도전체(474a)는 트랜지스터(3300)의 보텀 게이트 전극의 기능을 가져도 좋다. 또는 예를 들어, 소정의 전위를 도전체(474a)에 인가함으로써 트랜지스터(3300)의 문턱 전압 등의 전기 특성을 제어하여도 좋다. 또는 예를 들어, 트랜지스터(3300)의 톱 게이트 전극인 도전체(474a) 및 도전체(404)는 전기적으로 서로 접속되어도 좋다. 이로써, 트랜지스터(3300)의 온 상태 전류를 높일 수 있다. 펀치스루 현상을 억제할 수 있기 때문에, 트랜지스터(3300)의 포화 영역에서의 전기 특성을 안정시킬 수 있다.
절연체(408) 및 절연체(492)는 트랜지스터(3300)의 소스 전극 및 드레인 전극 중 한쪽인 도전체(516b)를 통하여 도전체(474b)에 도달하는 개구, 트랜지스터(3300)의 소스 전극 및 드레인 전극 중 다른 쪽인 도전체(516a)와 절연체(512)를 개재하여 중첩되는 도전체(514)에 도달하는 개구, 트랜지스터(3300)의 게이트 전극인 도전체(504)에 도달하는 개구, 및 트랜지스터(3300)의 소스 전극 및 드레인 전극 중 다른 쪽인 도전체(516a)를 통하여 도전체(474c)에 도달하는 개구를 포함한다. 개구들에는 도전체(496a), 도전체(496b), 도전체(496c), 및 도전체(496d)가 매립된다. 또한, 트랜지스터(3300) 등의 구성요소가 다른 구성요소를 관통하여 제공되는 경우가 있다.
절연체(494)는 도전체(496a)에 도달하는 개구, 도전체(496b)에 도달하는 개구, 도전체(496c)에 도달하는 개구, 및 도전체(496d)에 도달하는 개구를 포함한다. 개구들에는 도전체(498a), 도전체(498b), 도전체(498c), 및 도전체(498d)가 매립된다.
절연체(464), 절연체(466), 절연체(468), 절연체(490), 절연체(492), 및 절연체(494) 중 적어도 하나는 배리어성을 갖는 절연체를 포함하는 것이 바람직하다.
도전체(498d)는 예를 들어, 붕소, 질소, 산소, 플루오린, 실리콘, 인, 알루미늄, 타이타늄, 크로뮴, 망가니즈, 코발트, 니켈, 구리, 아연, 갈륨, 이트륨, 지르코늄, 몰리브데넘, 루테늄, 은, 인듐, 주석, 탄탈럼, 및 텅스텐 중에서 선택되는 1종류 이상을 포함하는 도전체를 포함하는 단층 구조 또는 적층 구조를 갖도록 형성하여도 좋다. 예를 들어, 상술한 원소의 합금 또는 화합물을 사용하여도 좋고, 알루미늄을 포함하는 화합물, 구리 및 타이타늄을 포함하는 화합물, 구리 및 망가니즈를 포함하는 화합물, 인듐, 주석, 및 산소를 포함하는 화합물, 또는 타이타늄 및 질소를 포함하는 화합물 등을 사용하여도 좋다. 도전체(498d)는 배리어성을 갖는 도전체를 포함하는 것이 바람직하다.
트랜지스터(3200)의 소스 또는 드레인은 도전체(480b), 도전체(478b), 도전체(476a), 도전체(474b), 및 도전체(496c)를 통하여 트랜지스터(3300)의 소스 전극 및 드레인 전극 중 한쪽인 도전체(516b)에 전기적으로 접속된다. 트랜지스터(3200)의 게이트 전극인 도전체(454)는 도전체(480c), 도전체(478c), 도전체(476b), 도전체(474c), 및 도전체(496d)를 통하여 트랜지스터(3300)의 소스 전극 및 드레인 전극 중 다른 쪽인 도전체(516a)에 전기적으로 접속된다.
용량 소자(3400)는 트랜지스터(3300)의 소스 전극 및 드레인 전극 중 다른 쪽에 전기적으로 접속되는 전극, 도전체(514), 및 절연체(512)를 포함한다. 절연체(512)는 트랜지스터(3300)의 게이트 절연체로서의 기능을 갖는 절연체(512)와 같은 공정에 의하여 형성될 수 있기 때문에, 생산성을 높일 수 있다. 트랜지스터(3300)의 게이트 전극으로서의 기능을 갖는 도전체(504)와 같은 공정에 의하여 형성되는 층을 도전체(514)로서 사용하면, 생산성을 높일 수 있다.
다른 구성요소의 구조에 대해서는 도 20 등의 기재를 적절히 참조할 수 있다.
도 25의 반도체 장치는 트랜지스터(3200)의 구조를 제외하고는 도 24의 반도체 장치와 같다. 따라서, 도 25의 반도체 장치에 대해서는 도 24의 반도체 장치에 대한 설명을 참조한다. 구체적으로는, 도 25의 반도체 장치에서, 트랜지스터(3200)는 FIN형 트랜지스터이다. FIN형 트랜지스터(3200)에 대해서는, 도 21의 트랜지스터(2200)에 대한 설명을 참조한다. 또한, 도 21에서는 트랜지스터(2200)를 p채널 트랜지스터로서 도시하였지만, 트랜지스터(3200)는 n채널 트랜지스터이어도 좋다.
도 26의 반도체 장치는 트랜지스터(3200)의 구조를 제외하고는 도 24의 반도체 장치와 같다. 따라서, 도 26의 반도체 장치에 대해서는 도 24의 반도체 장치에 대한 설명을 참조한다. 구체적으로는, 도 26의 반도체 장치에서, 트랜지스터(3200)는 SOI 기판인 반도체 기판(450)에 제공되어 있다. SOI 기판인 반도체 기판(450)에 제공되는 트랜지스터(3200)에 대해서는, 도 22의 트랜지스터(2200)에 대한 설명을 참조한다. 또한, 도 22에서는 트랜지스터(2200)를 p채널 트랜지스터로서 도시하였지만, 트랜지스터(3200)는 n채널 트랜지스터이어도 좋다.
<메모리 장치 2>
도 23의 (B)의 반도체 장치는 트랜지스터(3200)가 제공되지 않는 점에서 도 23의 (A)의 반도체 장치와 다르다. 이 경우에도, 데이터는 도 23의 (A)의 반도체 장치와 비슷한 식으로 기록 및 유지될 수 있다.
도 23의 (B)의 반도체 장치에서의 데이터의 판독에 대하여 설명한다. 트랜지스터(3300)가 온 상태가 되면, 부유 상태에 있는 제 3 배선(3003)과, 용량 소자(3400)가 도통되고, 제 3 배선(3003)과 용량 소자(3400) 사이에서 전하가 재분배된다. 그 결과, 제 3 배선(3003)의 전위가 변화된다. 제 3 배선(3003)의 전위의 변화량은 용량 소자(3400)의 한쪽 전극의 전위(또는 용량 소자(3400)에 축적된 전하)에 따라 달라진다.
예를 들어, 전하 재분배 후의 제 3 배선(3003)의 전위는 (C B× V B0+C×V)/(C B+C)이고, 여기서 V는 용량 소자(3400)의 한쪽 전극의 전위, C는 용량 소자(3400)의 용량, C B는 제 3 배선(3003)의 용량 성분, 그리고 V B0은 전하 재분배 전의 제 3 배선(3003)의 전위이다. 따라서, 메모리 셀이, 용량 소자(3400)의 한쪽 전극의 전위가 V 1 및 V 0(V 1>V 0)인 2가지 상태 중 어느 상태에 있다고 상정하면, 전위 V 1을 유지하는 경우의 제 3 배선(3003)의 전위(=(C B× V B0+C×V 1)/(C B+C))는, 전위 V 0을 유지하는 경우의 제 3 배선(3003)의 전위(=(C B× V B0+C×V 0)/(C B+C))보다 높다는 것을 알 수 있다.
그리고, 제 3 배선(3003)의 전위를 소정의 전위와 비교함으로써, 데이터를 판독할 수 있다.
이 경우, 제 1 반도체를 포함하는 트랜지스터를 메모리 셀을 구동하기 위한 구동 회로에 사용하여도 좋고, 트랜지스터(3300)로서 제 2 반도체를 포함하는 트랜지스터를 구동 회로 위에 적층하여도 좋다.
산화물 반도체를 사용한, 오프 상태 전류가 낮은 트랜지스터를 포함하는 경우, 상술한 반도체 장치는 저장된 데이터를 오랫동안 유지할 수 있다. 바꿔 말하면, 리프레시 동작이 불필요해지거나 또는 리프레시 동작의 빈도를 매우 낮게 할 수 있기 때문에, 반도체 장치의 소비전력을 저감할 수 있다. 또한, 전력이 공급되지 않는 경우(다만, 전위는 고정되는 것이 바람직함)에도, 저장된 데이터를 오랫동안 유지할 수 있다.
상기 반도체 장치에서는, 데이터의 기록에 높은 전압이 불필요하기 때문에, 소자의 열화가 일어나기 어렵다. 예를 들어, 종래의 비휘발성 메모리와 달리, 플로팅 게이트에 대한 전자의 주입 및 플로팅 게이트로부터의 전자의 추출이 불필요하기 때문에, 절연체의 열화 등의 문제가 일어나지 않는다. 즉, 본 발명의 일 형태에 따른 반도체 장치는 종래의 비휘발성 메모리의 문제인 데이터를 재기록할 수 있는 횟수에 대한 제한이 없고, 그 신뢰성이 대폭 향상된다. 또한, 트랜지스터의 온/오프 상태에 따라 데이터가 기록되기 때문에, 고속 동작을 실현할 수 있다.
<촬상 장치>
본 발명의 일 형태에 따른 촬상 장치에 대하여 이하에서 설명한다.
도 27의 (A)는 본 발명의 일 형태에 따른 촬상 장치(200)의 예를 도시한 평면도이다. 촬상 장치(200)는 화소부(210), 및 화소부(210)를 구동시키기 위한 주변 회로(주변 회로(260), 주변 회로(270), 주변 회로(280), 및 주변 회로(290))를 포함한다. 화소부(210)는 p행 q열(p 및 q는 각각 2 이상의 자연수)의 매트릭스로 배치된 복수의 화소(211)를 포함한다. 주변 회로(260), 주변 회로(270), 주변 회로(280), 및 주변 회로(290)는 각각 복수의 화소(211)에 접속되고, 복수의 화소(211)를 구동시키기 위한 신호가 공급된다. 본 명세서 등에서 "주변 회로" 또는 "구동 회로"는 주변 회로(260), 주변 회로(270), 주변 회로(280), 및 주변 회로(290) 모두를 가리키는 경우가 있다. 예를 들어, 주변 회로(260)는 주변 회로의 일부라고 할 수 있다.
촬상 장치(200)는 광원(291)을 포함하는 것이 바람직하다. 광원(291)은 검출광(P1)을 방출할 수 있다.
주변 회로는 논리 회로, 스위치, 버퍼, 증폭 회로, 및 변환 회로 중 적어도 하나를 포함한다. 주변 회로는 화소부(210)가 형성되는 기판 위에 제공되어도 좋다. 주변 회로의 일부 또는 전체를 IC 등의 반도체 장치를 사용하여 실장하여도 좋다. 또한, 주변 회로로서는, 주변 회로(260), 주변 회로(270), 주변 회로(280), 및 주변 회로(290) 중 하나 이상을 생략하여도 좋다.
도 27의 (B)에 도시된 바와 같이, 촬상 장치(200)에 포함되는 화소부(210)에, 화소(211)를 기울여서 제공하여도 좋다. 화소(211)를 기울여서 배치함으로써, 행 방향 및 열 방향의 화소들 사이의 간격(피치)을 짧게 할 수 있다. 이에 따라, 촬상 장치(200)에 의하여 촬상되는 화상의 질을 향상시킬 수 있다.
<화소의 구성예: 1>
촬상 장치(200)에 포함되는 화소(211)를 복수의 부화소(212)로 형성하고, 각 부화소(212)를 특정한 파장 대역의 광을 투과시키는 필터(컬러 필터)와 조합함으로써, 컬러 화상 표시를 실현하기 위한 데이터를 얻을 수 있다.
도 28의 (A)는 컬러 화상의 화소(211)의 예를 나타낸 평면도이다. 도 28의 (A)에 도시된 화소(211)는 적색(R)의 파장 대역의 광을 투과시키는 컬러 필터가 제공된 부화소(212)(부화소(212R)라고도 함), 녹색(G)의 파장 대역의 광을 투과시키는 컬러 필터가 제공된 부화소(212)(부화소(212G)라고도 함), 및 청색(B)의 파장 대역의 광을 투과시키는 컬러 필터가 제공된 부화소(212)(부화소(212B)라고도 함)를 포함한다. 부화소(212)는 포토센서로서 기능할 수 있다.
부화소(212)(부화소(212R), 부화소(212G), 및 부화소(212B))는 배선(231), 배선(247), 배선(248), 배선(249), 및 배선(250)에 전기적으로 접속된다. 또한, 부화소(212R), 부화소(212G), 및 부화소(212B)는 각각, 서로 독립된 배선들(253)에 접속된다. 본 명세서 등에서는 예를 들어, n행째(n은 1 이상 p 이하의 정수) 화소(211)에 접속된 배선(248) 및 배선(249)을 배선(248[n]) 및 배선(249[n])이라고 한다. 예를 들어 m열째(m은 이상 p 이하의 정수) 화소(211)에 접속된 배선(253)을 배선(253[m])이라고 한다. 또한, 도 28의 (A)에서 m열째 화소(211)의 부화소(212R), 부화소(212G), 및 부화소(212B)에 접속된 배선(253)을 배선(253[m]R), 배선(253[m]G), 및 배선(253[m]B)이라고 한다. 부화소(212)는 상술한 배선을 통하여 주변 회로에 전기적으로 접속된다.
촬상 장치(200)는, 부화소(212)가 스위치를 통하여, 부화소(212)와 같은 파장 대역의 광을 투과시키는 컬러 필터가 제공된 인접한 화소(211)의 부화소(212)에 전기적으로 접속되어 있는 구조를 갖는다. 도 28의 (B)는 부화소들(212)의 접속의 예를 나타낸 것으로, n행 m열에 배치된 화소(211)의 부화소(212)와, (n+1)행 m열에 배치된 인접한 화소(211)의 부화소(212)의 접속의 예를 나타내고 있다. 도 28의 (B)에서, n행 m열에 배치된 부화소(212R)와, (n+1)행 m열에 배치된 부화소(212R)는 스위치(201)를 통하여 서로 접속되어 있다. n행 m열에 배치된 부화소(212G)와, (n+1)행 m열에 배치된 부화소(212G)는 스위치(202)를 통하여 서로 접속되어 있다. n행 m열에 배치된 부화소(212B)와, (n+1)행 m열에 배치된 부화소(212B)는 스위치(203)를 통하여 서로 접속되어 있다.
부화소(212)에 사용하는 컬러 필터는 적색(R), 녹색(G), 및 청색(B)의 컬러 필터에 한정되지 않고, 시안(C), 황색(Y), 및 마젠타(M)의 광을 투과시키는 컬러 필터를 사용하여도 좋다. 하나의 화소(211)에 3개의 다른 파장 대역의 광을 검지하는 부화소들(212)을 제공함으로써 풀 컬러의 화상을 얻을 수 있다.
적색(R), 녹색(G), 및 청색(B)의 광을 투과시키는 컬러 필터가 제공된 부화소들(212)에 더하여, 황색(Y)의 광을 투과시키는 컬러 필터가 제공된 부화소(212)를 포함하는 화소(211)를 제공하여도 좋다. 시안(C), 황색(Y), 및 마젠타(M)의 광을 투과시키는 컬러 필터가 제공된 부화소들(212)에 더하여, 청색(B)의 광을 투과시키는 컬러 필터가 제공된 부화소(212)를 포함하는 화소(211)를 제공하여도 좋다. 하나의 화소(211)에 4개의 다른 파장 대역의 광을 검지하는 부화소들(212)을 제공하면, 얻어지는 화상의 색 재현성을 높일 수 있다.
예를 들어 도 28의 (A)에서 적색의 파장 대역을 검지하는 부화소(212), 녹색의 파장 대역을 검지하는 부화소(212), 및 청색의 파장 대역을 검지하는 부화소(212)에 관하여, 그 화소수의 비(또는 수광 면적의 비)는 1:1:1이 아니라도 좋다. 예를 들어, 화소수의 비(수광 면적의 비)를 적색:녹색:청색=1:2:1로 하는 Bayer 배열을 채용하여도 좋다. 또는, 적색, 녹색, 청색의 화소수의 비(수광 면적의 비)를 1:6:1로 하여도 좋다.
화소(211)에 제공하는 부화소(212)의 수는 하나라도 좋지만, 2개 이상의 부화소를 제공하는 것이 바람직하다. 예를 들어, 같은 파장 대역을 검지하는 2개 이상의 부화소(212)를 제공하면 중복성(redundancy)이 높아지고, 촬상 장치(200)의 신뢰성을 높일 수 있다.
적외광을 투과시키며 가시광을 흡수 또는 반사하는 IR(infrared) 필터를 필터로서 사용하면, 적외광을 검지하는 촬상 장치(200)를 실현할 수 있다.
또한, ND(neutral density) 필터(감광 필터)를 사용하면, 광전 변환 소자(수광 소자)에 대량의 광이 들어갈 때에 일어나는 출력 포화를 방지할 수 있다. 감광 성능(dimming capability)이 상이한 ND 필터들을 조합하여 촬상 장치의 다이내믹 레인지를 크게 할 수 있다.
상술한 필터 외에, 화소(211)에 렌즈를 제공하여도 좋다. 도 29의 (A) 및 (B)의 단면도를 참조하여 화소(211), 필터(254), 및 렌즈(255)의 배치예에 대하여 설명한다. 렌즈(255)에 의하여, 광전 변환 소자는 입사광을 효율적으로 수광할 수 있다. 구체적으로는, 도 29의 (A)에 도시된 바와 같이, 광(256)이 화소(211)에 제공된 렌즈(255), 필터(254)(필터(254R), 필터(254G), 및 필터(254B)), 및 화소 회로(230) 등을 통하여 광전 변환 소자(220)에 들어간다.
그러나, 일점쇄선으로 둘러싸인 영역으로 나타낸 바와 같이, 화살표로 나타낸 광(256)의 일부는 배선(257)의 일부에 의하여 차단될 수 있다. 그러므로, 도 29의 (B)에 도시된 바와 같이 광전 변환 소자(220) 측에 렌즈(255) 및 필터(254)를 제공함으로써 광전 변환 소자(220)가 광(256)을 효율적으로 수광할 수 있는 구조로 하는 것이 바람직하다. 광(256)이 광전 변환 소자(220) 측으로부터 광전 변환 소자(220)에 들어가면, 감도가 높은 촬상 장치(200)를 제공할 수 있다.
도 29의 (A) 및 (B)에 도시된 광전 변환 소자(220)로서 p-n 접합 또는 p-i-n 접합이 형성된 광전 변환 소자를 사용하여도 좋다.
방사선을 흡수하고 전하를 발생시키는 기능을 갖는 물질을 사용하여 광전 변환 소자(220)를 형성하여도 좋다. 방사선을 흡수하고 전하를 발생시키는 기능을 갖는 물질의 예에는 셀레늄, 아이오딘화 납, 아이오딘화 수은, 비소화 갈륨, 텔루륨화 카드뮴, 및 카드뮴 아연 합금이 포함된다.
예를 들어, 광전 변환 소자(220)에 셀레늄을 사용하면, 광전 변환 소자(220)는 가시광, 자외광, 적외광, X선, 및 감마선 등 넓은 파장 대역의 광 흡수 계수를 가질 수 있다.
촬상 장치(200)에 포함되는 하나의 화소(211)는 도 28의 (A) 및 (B)에 도시된 부화소(212)에 더하여, 제 1 필터를 갖는 부화소(212)를 포함하여도 좋다.
<화소의 구성예: 2>
실리콘을 사용한 트랜지스터 및 산화물 반도체를 사용한 트랜지스터를 포함하는 화소의 예에 대하여 이하에서 설명한다.
도 30의 (A) 및 (B)는 각각 촬상 장치에 포함되는 소자의 단면도이다. 도 30의 (A)에 도시된 촬상 장치는 실리콘 기판(300) 위의 실리콘을 포함하는 트랜지스터(351), 트랜지스터(351) 위에 적층되며 산화물 반도체를 포함하는 트랜지스터(352) 및 트랜지스터(353), 및 실리콘 기판(300)에 제공된 포토다이오드(360)를 포함한다. 트랜지스터들 및 포토다이오드(360)는 각종 플러그(370) 및 배선(371)에 전기적으로 접속된다. 또한, 포토다이오드(360)는 애노드(361) 및 캐소드(362)를 포함한다. 애노드(361)는 저저항 영역(363)을 통하여 플러그(370)에 전기적으로 접속되어 있다.
촬상 장치는 실리콘 기판(300)에 제공된 트랜지스터(351) 및 실리콘 기판(300)에 제공된 포토다이오드(360)를 포함하는 층(310), 층(310)과 접하며 배선(371)을 포함하는 층(320), 층(320)과 접하며 트랜지스터(352) 및 트랜지스터(353)를 포함하는 층(330), 및 층(330)과 접하며 배선(372) 및 배선(373)을 포함하는 층(340)을 포함한다.
도 30의 (A)의 단면도의 예에서는 실리콘 기판(300)에서 트랜지스터(351)가 형성되는 면과는 반대 측에 포토다이오드(360)의 수광면이 제공되어 있다. 이 구조에 의하여, 트랜지스터 및 배선의 영향을 받지 않고 광 경로를 확보할 수 있다. 그러므로, 개구율이 높은 화소를 형성할 수 있다. 또한, 포토다이오드(360)의 수광면을 트랜지스터(351)가 형성되는 면과 같게 할 수 있다.
산화물 반도체를 사용한 트랜지스터를 사용하여 화소를 형성하는 경우, 층(310)은 산화물 반도체를 사용한 트랜지스터를 포함하여도 좋다. 또는, 층(310)을 생략하여도 좋고, 화소가 산화물 반도체를 사용한 트랜지스터만을 포함하여도 좋다.
실리콘을 사용한 트랜지스터를 사용하여 화소를 형성하는 경우, 층(330)을 생략하여도 좋다. 층(330)을 제공하지 않은 단면도의 예를 도 30의 (B)에 나타내었다. 층(330)을 제공하지 않는 경우, 층(340)의 배선(372)을 생략할 수 있다.
또한, 실리콘 기판(300)은 SOI 기판이어도 좋다. 또한, 실리콘 기판(300)은 저마늄, 실리콘 저마늄, 탄소화 실리콘, 비소화 갈륨, 비소화 알루미늄 갈륨, 인화 인듐, 질화 갈륨, 또는 유기 반도체로 만들어진 기판으로 대체할 수 있다.
여기서, 트랜지스터(351) 및 포토다이오드(360)를 포함하는 층(310)과, 트랜지스터(352) 및 트랜지스터(353)를 포함하는 층(330) 사이에는 절연체(402)가 제공된다. 다만, 절연체(402)의 위치에 한정은 없다.
트랜지스터(351)의 채널 형성 영역 근방에 제공되는 절연체 내의 수소는, 실리콘의 댕글링 본드를 종단시키고, 이에 따라 트랜지스터(351)의 신뢰성이 향상될 수 있다. 한편, 트랜지스터(352) 및 트랜지스터(353)의 근방에 제공되는 절연체 내의 수소는, 산화물 반도체에 캐리어를 생성시키는 요인 중 하나가 된다. 그러므로 이 수소는 트랜지스터(352) 및 트랜지스터(353)의 신뢰성의 저하를 초래할 수 있다. 따라서, 실리콘을 사용한 트랜지스터 위에 산화물 반도체를 사용한 트랜지스터를 제공하는 경우, 이 트랜지스터들 사이에 배리어성을 갖는 절연체(402)를 제공하는 것이 바람직하다. 트랜지스터(352) 및 트랜지스터(353)의 각각은 모든 방향에서 배리어성을 갖는 절연체(428) 및 절연체(328)에 의하여 둘러싸이는 것이 바람직하다. 또한, 배리어성을 갖는 절연체(408)는 트랜지스터(352) 및 트랜지스터(353)를 덮도록 이들 트랜지스터 위에 제공되는 것이 바람직하다. 절연체(402) 아래의 영역 내에 수소를 가두면 트랜지스터(351)의 신뢰성을 향상시킬 수 있다. 또한, 절연체(402) 아래의 부분으로부터 절연체(402) 위의 부분으로 수소가 확산되는 것을 방지할 수 있기 때문에 트랜지스터(352) 및 트랜지스터(353) 등의 신뢰성을 높일 수 있다.
바꿔 말하면, 도 30의 (A) 및 (B)에 나타낸 반도체 장치는 배리어성을 갖는 절연체에 의하여 트랜지스터(352) 및 트랜지스터(353)가 둘러싸인 구조를 갖는다. 따라서, 도 30의 (A) 및 (B)에 나타낸 반도체 장치는 도 3의 (A) 및 (B)에 나타낸 장치와 도 5의 (A)에 나타낸 장치를 합친 것에 상당한다. 구체적으로, 트랜지스터(352), 트랜지스터(353), 및 트랜지스터(351)는 각각 소자(150a), 소자(150b), 및 소자(151)에 상당한다. 포토다이오드(360)는 소자(151)에 상당하여도 좋다. 트랜지스터(351) 및 포토다이오드(360)가 소자(151)에 상당하여도 좋다.
도 30의 (A)의 단면도에서, 층(310)의 포토다이오드(360)와 층(330)의 트랜지스터는 서로 중첩되도록 형성할 수 있다. 이 구조에 의하여 화소의 집적도를 높일 수 있다. 바꿔 말하면, 촬상 장치의 해상도를 높일 수 있다.
도 31의 (A) 및 (B)에 나타낸 바와 같이 화소 위 또는 아래에 필터(354) 및/또는 렌즈(355)를 제공하여도 좋다. 필터(354) 및 렌즈(355)에 대해서는 각각 필터(254) 및 렌즈(255)를 참조한다.
도 32의 (A1) 및 (B1)에 도시된 바와 같이 촬상 장치의 일부 또는 전체를 구부릴 수 있다. 도 32의 (A1)은 촬상 장치를 일점쇄선 X1-X2의 방향으로 구부린 상태를 도시한 것이다. 도 32의 (A2)는 도 32의 (A1)의 일점쇄선 X1-X2로 가리킨 부분을 도시한 단면도이다. 도 32의 (A3)은 도 32의 (A1)의 일점쇄선 Y1-Y2로 가리킨 부분을 도시한 단면도이다.
도 32의 (B1)은 촬상 장치를 일점쇄선 X3-X4의 방향 및 일점쇄선 Y3-Y4의 방향으로 구부린 상태를 도시한 것이다. 도 32의 (B2)는 도 32의 (B1)의 일점쇄선 X3-X4로 가리킨 부분을 도시한 단면도이다. 도 32의 (B3)은 도 32의 (B1)의 일점쇄선 Y3-Y4로 가리킨 부분을 도시한 단면도이다.
촬상 장치를 구부리면 상면(像面)의 만곡 및 비점수차를 저감할 수 있다. 따라서, 촬상 장치와 조합하여 사용하는 렌즈 등의 광학 설계를 용이하게 할 수 있다. 예를 들어, 수차 보정에 사용하는 렌즈의 수를 줄일 수 있기 때문에 촬상 장치를 사용한 전자 기기 등의 소형화 또는 경량화를 실현할 수 있다. 또한, 촬상되는 화상의 질을 향상시킬 수 있다.
<CPU>
상술한 어느 트랜지스터 또는 상술한 메모리 장치 등의 반도체 장치를 포함하는 CPU에 대하여 이하에서 설명한다.
도 33은 상술한 어느 트랜지스터를 구성요소로서 포함하는 CPU의 구성예를 도시한 블록도이다.
도 33에 도시된 CPU는 기판(1190) 위에, ALU(1191)(arithmetic logic unit), ALU 컨트롤러(1192), 인스트럭션 디코더(1193), 인터럽트 컨트롤러(1194), 타이밍 컨트롤러(1195), 레지스터(1196), 레지스터 컨트롤러(1197), 버스 인터페이스(1198), 재기록 가능한 ROM(1199), 및 ROM 인터페이스(1189)를 포함한다. 기판(1190)으로서는 반도체 기판, SOI 기판, 또는 유리 기판 등을 사용한다. ROM(1199) 및 ROM 인터페이스(1189)는 서로 다른 칩 위에 제공되어도 좋다. 도 33에서의 CPU는 구성을 간략화한 예일 뿐, 실제의 CPU는 용도에 따라 다양한 구성을 가질 수 있다는 것은 말할 나위 없다. 예를 들어, CPU는 다음 구성을 가져도 좋다: 도 33에 도시된 CPU 또는 연산 회로를 포함하는 구조를 하나의 코어로 생각하고; 복수의 이와 같은 코어를 포함하고; 코어들이 병렬로 동작한다. CPU가 내부 연산 회로 또는 데이터 버스에서 처리할 수 있는 비트 수는, 예를 들어 8, 16, 32, 또는 64일 수 있다.
버스 인터페이스(1198)를 통하여 CPU에 입력되는 명령은, 인스트럭션 디코더(1193)에 입력되어 거기서 디코딩된 다음에, ALU 컨트롤러(1192), 인터럽트 컨트롤러(1194), 레지스터 컨트롤러(1197), 및 타이밍 컨트롤러(1195)에 입력된다.
ALU 컨트롤러(1192), 인터럽트 컨트롤러(1194), 레지스터 컨트롤러(1197), 및 타이밍 컨트롤러(1195)는 디코딩된 명령에 따라 각종 제어를 행한다. 구체적으로 ALU 컨트롤러(1192)는 ALU(1191)의 동작을 제어하기 위한 신호를 생성한다. CPU가 프로그램을 실행하는 동안, 인터럽트 컨트롤러(1194)는 외부의 입출력 장치 또는 주변 회로로부터의 인터럽트 요구를 그 우선도 또는 마스크 상태에 따라 판단하고 요구를 처리한다. 레지스터 컨트롤러(1197)는 레지스터(1196)의 어드레스를 생성하고, CPU의 상태에 따라 레지스터(1196)로부터 데이터를 판독하거나 레지스터(1196)에 데이터를 기록한다.
타이밍 컨트롤러(1195)는, ALU(1191), ALU 컨트롤러(1192), 인스트럭션 디코더(1193), 인터럽트 컨트롤러(1194), 및 레지스터 컨트롤러(1197)의 동작 타이밍을 제어하기 위한 신호를 생성한다. 예를 들어, 타이밍 컨트롤러(1195)는 기준 클럭 신호에 기초하여 내부 클럭 신호를 생성하기 위한 내부 클럭 생성기를 포함하며, 내부 클럭 신호를 상술한 회로에 공급한다.
도 33에 도시된 CPU에서는, 레지스터(1196)에 메모리 셀이 제공되어 있다. 레지스터(1196)의 메모리 셀에는, 상술한 어느 트랜지스터 또는 상술한 메모리 장치 등을 사용할 수 있다.
도 33에 도시된 CPU에서 레지스터 컨트롤러(1197)는 ALU(1191)로부터의 명령에 따라 레지스터(1196)에서의 데이터의 유지 동작을 선택한다. 즉, 레지스터 컨트롤러(1197)는 레지스터(1196)에 포함되는 메모리 셀에서, 플립플롭에 의하여 데이터를 유지할지, 또는 용량 소자에 의하여 데이터를 유지할지를 선택한다. 플립플롭에 의한 데이터 유지가 선택되면 레지스터(1196) 내의 메모리 셀에 전원 전압이 공급된다. 용량 소자에 의한 데이터 유지가 선택되면 용량 소자에 데이터가 재기록되고, 레지스터(1196) 내의 메모리 셀에 대한 전원 전압의 공급을 정지할 수 있다.
도 34는 레지스터(1196)로서 사용될 수 있는 메모리 소자(1200)의 회로도의 예이다. 메모리 소자(1200)는 전력 공급이 정지되면 저장된 데이터가 휘발되는 회로(1201), 전력 공급이 정지되어도 저장된 데이터가 휘발되지 않는 회로(1202), 스위치(1203), 스위치(1204), 논리 소자(1206), 용량 소자(1207), 및 선택 기능을 갖는 회로(1220)를 포함한다. 회로(1202)는 용량 소자(1208), 트랜지스터(1209), 및 트랜지스터(1210)를 포함한다. 또한, 메모리 소자(1200)는 필요에 따라 다이오드, 레지스터, 또는 인덕터 등의 다른 소자를 더 포함하여도 좋다.
여기서, 회로(1202)로서 상술한 메모리 장치를 사용할 수 있다. 메모리 소자(1200)에 대한 전원 전압의 공급이 정지되면, GND(0V) 또는 회로(1202)의 트랜지스터(1209)가 오프 상태가 되는 전위가 트랜지스터(1209)의 게이트에 계속 입력된다. 예를 들어, 트랜지스터(1209)의 게이트가 레지스터 등의 부하를 통하여 접지된다.
여기서, 스위치(1203)가 하나의 도전형을 갖는 트랜지스터(1213)(예를 들어, n채널 트랜지스터)이고, 스위치(1204)가 상기 하나의 도전형과 반대의 도전형을 갖는 트랜지스터(1214)(예를 들어, p채널 트랜지스터)인 예를 나타낸다. 스위치(1203)의 제 1 단자는 트랜지스터(1213)의 소스 및 드레인 중 한쪽에 상당하고, 스위치(1203)의 제 2 단자는 트랜지스터(1213)의 소스 및 드레인 중 다른 쪽에 상당하고, 스위치(1203)의 제 1 단자와 제 2 단자 사이의 도통 또는 비도통(즉, 트랜지스터(1213)의 온/오프 상태)은 트랜지스터(1213)의 게이트에 입력되는 제어 신호(RD)에 의하여 선택된다. 스위치(1204)의 제 1 단자는 트랜지스터(1214)의 소스 및 드레인 중 한쪽에 상당하고, 스위치(1204)의 제 2 단자는 트랜지스터(1214)의 소스 및 드레인 중 다른 쪽에 상당하고, 스위치(1204)의 제 1 단자와 제 2 단자 사이의 도통 또는 비도통(즉, 트랜지스터(1214)의 온/오프 상태)은 트랜지스터(1214)의 게이트에 입력되는 제어 신호(RD)에 의하여 선택된다.
트랜지스터(1209)의 소스 및 드레인 중 한쪽은 용량 소자(1208)의 한 쌍의 전극 중 한쪽, 및 트랜지스터(1210)의 게이트에 전기적으로 접속된다. 여기서, 접속 부분을 노드(M2)라고 한다. 트랜지스터(1210)의 소스 및 드레인 중 한쪽은 저전원 전위를 공급할 수 있는 선(예를 들어, GND선)에 전기적으로 접속되고, 그 다른 쪽은 스위치(1203)의 제 1 단자(트랜지스터(1213)의 소스 및 드레인 중 한쪽)에 전기적으로 접속된다. 스위치(1203)의 제 2 단자(트랜지스터(1213)의 소스 및 드레인 중 다른 쪽)는 스위치(1204)의 제 1 단자(트랜지스터(1214)의 소스 및 드레인 중 한쪽)에 전기적으로 접속된다. 스위치(1204)의 제 2 단자(트랜지스터(1214)의 소스 및 드레인 중 다른 쪽)는 전원 전위(VDD)를 공급할 수 있는 선에 전기적으로 접속된다. 스위치(1203)의 제 2 단자(트랜지스터(1213)의 소스 및 드레인 중 다른 쪽), 스위치(1204)의 제 1 단자(트랜지스터(1214)의 소스 및 드레인 중 한쪽), 논리 소자(1206)의 입력 단자, 및 용량 소자(1207)의 한 쌍의 전극 중 한쪽은 전기적으로 서로 접속된다. 여기서, 접속 부분을 노드(M1)라고 한다. 용량 소자(1207)의 한 쌍의 전극 중 다른 쪽은, 정전위를 공급받을 수 있다. 예를 들어, 용량 소자(1207)의 한 쌍의 전극 중 다른 쪽은, 저전원 전위(예를 들어, GND) 또는 고전원 전위(예를 들어, VDD)를 공급받을 수 있다. 용량 소자(1207)의 한 쌍의 전극 중 다른 쪽은 저전원 전위를 공급할 수 있는 선(예를 들어, GND선)에 전기적으로 접속된다. 용량 소자(1208)의 한 쌍의 전극 중 다른 쪽은, 정전위를 공급받을 수 있다. 예를 들어, 용량 소자(1208)의 한 쌍의 전극 중 다른 쪽은, 저전원 전위(예를 들어, GND) 또는 고전원 전위(예를 들어, VDD)를 공급받을 수 있다. 용량 소자(1208)의 한 쌍의 전극 중 다른 쪽은 저전원 전위를 공급할 수 있는 선(예를 들어, GND선)에 전기적으로 접속된다.
트랜지스터 또는 배선 등의 기생 용량을 적극적으로 이용한다면, 용량 소자(1207) 및 용량 소자(1208)를 제공할 필요는 없다.
트랜지스터(1209)의 게이트에 제어 신호(WE)가 입력된다. 스위치(1203) 및 스위치(1204) 각각에 대해서는, 제어 신호(WE)와는 다른 제어 신호(RD)에 의하여 제 1 단자와 제 2 단자 사이의 도통 상태 또는 비도통 상태가 선택된다. 스위치들 중 한쪽의 제 1 단자와 제 2 단자가 도통 상태일 때, 스위치들 중 다른 쪽의 제 1 단자와 제 2 단자는 비도통 상태이다.
회로(1201)에 유지된 데이터에 대응하는 신호가 트랜지스터(1209)의 소스 및 드레인 중 다른 쪽에 입력된다. 도 34는 회로(1201)로부터 출력되는 신호가 트랜지스터(1209)의 소스 및 드레인 중 다른 쪽에 입력되는 예를 도시한 것이다. 스위치(1203)의 제 2 단자(트랜지스터(1213)의 소스 및 드레인 중 다른 쪽)로부터 출력되는 신호의 논리값은 논리 소자(1206)에 의하여 반전되고, 반전된 신호가 회로(1220)를 통하여 회로(1201)에 입력된다.
도 34의 예에서는 스위치(1203)의 제 2 단자(트랜지스터(1213)의 소스 및 드레인 중 다른 쪽)로부터 출력되는 신호가 논리 소자(1206) 및 회로(1220)를 통하여 회로(1201)에 입력되지만, 본 발명의 일 형태는 이에 한정되지 않는다. 스위치(1203)의 제 2 단자(트랜지스터(1213)의 소스 및 드레인 중 다른 쪽)로부터 출력되는 신호는 그 논리값이 반전되지 않고 회로(1201)에 입력되어도 좋다. 예를 들어 입력 단자로부터 입력되는 신호의 논리값의 반전에 의하여 얻어지는 신호가 유지되는 노드를 회로(1201)가 포함하는 경우, 스위치(1203)의 제 2 단자(트랜지스터(1213)의 소스 및 드레인 중 다른 쪽)로부터 출력되는 신호를 그 노드에 입력할 수 있다.
도 34에서 메모리 소자(1200)에 포함되는, 트랜지스터(1209)를 제외한 트랜지스터들은 각각, 산화물 반도체 외의 반도체를 사용하여 형성되는 막 또는 기판(1190)에 채널이 형성되는 트랜지스터로 할 수 있다. 예를 들어, 트랜지스터는 실리콘막 또는 실리콘 기판에 채널이 형성되는 트랜지스터로 할 수 있다. 또는, 메모리 소자(1200)에서의 모든 트랜지스터를, 산화물 반도체에 채널이 형성되는 트랜지스터로 하여도 좋다. 또는, 메모리 소자(1200)에서 트랜지스터(1209) 외에, 산화물 반도체에 채널이 형성되는 트랜지스터가 포함되어도 좋고, 산화물 반도체 외의 반도체를 사용하여 형성되는 막 또는 기판(1190)에 채널이 형성되는 트랜지스터를 나머지 트랜지스터에 사용할 수 있다.
도 34에서의 회로(1201)로서 예를 들어 플립플롭 회로를 사용할 수 있다. 논리 소자(1206)로서는 예를 들어 인버터 또는 클럭드 인버터를 사용할 수 있다.
메모리 소자(1200)에 전원 전압이 공급되지 않는 기간에, 본 발명의 일 형태에 따른 반도체 장치는 회로(1202)에 제공된 용량 소자(1208)에 의하여, 회로(1201)에 저장된 데이터를 유지할 수 있다.
산화물 반도체에 채널이 형성되는 트랜지스터의 오프 상태 전류는 매우 낮다. 예를 들어, 산화물 반도체에 채널이 형성되는 트랜지스터의 오프 상태 전류는, 결정성을 갖는 실리콘에 채널이 형성되는 트랜지스터보다 현저히 낮다. 그러므로, 이 트랜지스터를 트랜지스터(1209)로서 사용하면, 메모리 소자(1200)에 전원 전압이 공급되지 않는 기간에도 용량 소자(1208)에 유지된 신호가 오랫동안 유지된다. 따라서, 메모리 소자(1200)는 전원 전압의 공급이 정지되는 기간에도 저장된 내용(데이터)을 유지할 수 있다.
상술한 메모리 소자는 스위치(1203) 및 스위치(1204)에 의하여 프리차지 동작을 행하기 때문에, 전원 전압의 공급이 재개되고 나서 회로(1201)가 원래의 데이터를 다시 유지하는 데 필요한 시간을 단축할 수 있다.
회로(1202)에 있어서, 용량 소자(1208)에 의하여 유지된 신호가 트랜지스터(1210)의 게이트에 입력된다. 따라서, 메모리 소자(1200)에 대한 전원 전압의 공급이 재개된 후, 용량 소자(1208)에 의하여 유지된 신호에 따라 트랜지스터(1210)는 온 상태 또는 오프 상태가 되고, 그 상태에 따른 신호가 회로(1202)로부터 판독될 수 있다. 따라서, 용량 소자(1208)에 의하여 유지된 신호에 대응하는 전위가 어느 정도 변동되더라도, 원래의 신호를 정확하게 판독할 수 있다.
프로세서에 포함되는 레지스터 또는 캐시 메모리 등의 메모리 장치에 상술한 메모리 소자(1200)를 적용함으로써, 전원 전압의 공급 정지로 인하여 메모리 장치의 데이터가 소실되는 것을 방지할 수 있다. 또한, 메모리 장치는, 전원 전압의 공급이 재개되고 나서 짧은 시간에 전원 공급이 정지되기 전과 같은 상태로 복귀할 수 있다. 따라서, 프로세서, 또는 프로세서에 포함되는 하나 또는 복수의 논리 회로에서 짧은 시간이라도 전원 공급을 정지할 수 있으므로, 소비전력이 저감된다.
상기 메모리 소자(1200)는 CPU에 사용하였지만, 메모리 소자(1200)는 DSP(digital signal processor), 커스텀 LSI, 또는 PLD(programmable logic device) 등의 LSI, 및 RF(radio frequency) 장치에도 사용될 수 있다.
<표시 장치>
본 발명의 일 형태에 따른 표시 장치에 대하여 도 35의 (A) 내지 (C) 및 도 37의 (A) 및 (B)를 참조하여 이하에서 설명한다.
표시 장치에 제공되는 표시 소자의 예에는 액정 소자(액정 표시 소자라고도 함) 및 발광 소자(발광 표시 소자라고도 함)가 포함된다. 발광 소자는 전류 또는 전압에 의하여 휘도가 제어되는 소자를 그 범주에 포함하고, 구체적으로는 무기 EL(electroluminescent) 소자 및 유기 EL 소자 등을 그 범주에 포함한다. 표시 장치의 예로서, EL 소자를 포함하는 표시 장치(EL 표시 장치) 및 액정 소자를 포함하는 표시 장치(액정 표시 장치)에 대하여 이하에서 설명한다.
또한, 이하에 기재된 표시 장치는, 표시 소자가 밀봉되어 있는 패널과, 상기 패널에 컨트롤러 등의 IC가 실장되어 있는 모듈을 그 범주에 포함한다.
이하에 기재된 표시 장치는 화상 표시 장치 또는 광원(조명 장치를 포함함)을 말한다. 표시 장치는 다음 중 어느 모듈을 포함한다: FPC 또는 TCP 등의 커넥터가 제공된 모듈; TCP 끝에 인쇄 배선판이 제공된 모듈; 및 COG법에 의하여 집적 회로(IC)가 표시 소자에 직접 실장된 모듈이다.
도 35의 (A) 내지 (C)는 본 발명의 일 형태에 따른 EL 표시 장치의 예를 도시한 것이다. 도 35의 (A)는 EL 표시 장치의 화소의 회로도이다. 도 35의 (B)는 EL 표시 장치 전체를 나타낸 평면도이다.
도 35의 (A)는 EL 표시 장치에 사용되는 화소의 회로도의 예를 도시한 것이다.
또한, 본 명세서 등에서 능동 소자(예를 들어, 트랜지스터 또는 다이오드) 또는 수동 소자(예를 들어, 용량 소자 또는 레지스터) 등의 모든 단자가 접속되는 부분이 규정되지 않더라도, 통상의 기술자에게는 발명의 일 형태를 구성하는 것이 가능할 수 있다. 바꿔 말하면, 접속 부분이 규정되지 않더라도 발명의 일 형태가 명확할 수 있다. 또한 본 명세서 등에 접속 부분이 개시되어 있는 경우, 접속 부분이 규정되지 않은 발명의 일 형태가 본 명세서 등에 개시되어 있는 것으로 판단할 수 있는 경우가 있다. 특히, 단자가 접속되는 부분의 수가 하나보다 많을 수 있는 경우, 단자가 접속되는 부분을 반드시 규정할 필요는 없다. 그러므로, 능동 소자(예를 들어, 트랜지스터 또는 다이오드) 또는 수동 소자(예를 들어, 용량 소자 또는 레지스터) 등의 일부의 단자가 접속되는 부분만을 규정함으로써 발명의 일 형태를 구성하는 것이 가능할 수 있다.
또한, 본 명세서 등에서 적어도 회로의 접속 부분이 규정되어 있으면 통상의 기술자에게는 발명을 특정하는 것이 가능할 수 있다. 또는, 적어도 회로의 기능이 규정되어 있으면 통상의 기술자에게는 발명을 특정하는 것이 가능할 수 있다. 바꿔 말하면, 회로의 기능이 규정되어 있으면 본 발명의 일 형태는 명확할 수 있다. 또한, 기능이 규정된 본 발명의 일 형태가 본 명세서 등에 개시되어 있는 것으로 판단할 수 있다. 그러므로, 회로의 접속 부분이 규정되어 있으면, 기능이 규정되지 않더라도 발명의 일 형태로서 회로가 개시되어 있는 것이고, 발명의 일 형태를 구성할 수 있다. 또는, 회로의 기능이 규정되어 있으면, 접속 부분이 규정되지 않더라도 발명의 일 형태로서 회로가 개시되어 있는 것이고, 발명의 일 형태를 구성할 수 있다.
도 35의 (A)에 도시된 EL 표시 장치는 스위칭 소자(743), 트랜지스터(741), 용량 소자(742), 및 발광 소자(719)를 포함한다.
또한, 도 35의 (A) 등은 각각 회로 구조의 예를 도시한 것이므로, 추가로 트랜지스터를 제공할 수 있다. 반대로, 도 35의 (A) 등의 각 노드에 있어서 추가적인 트랜지스터, 스위치, 또는 수동 소자 등을 제공하지 않는 것이 가능하다.
트랜지스터(741)의 게이트는 스위칭 소자(743)의 한쪽 단자 및 용량 소자(742)의 한쪽 전극에 전기적으로 접속된다. 트랜지스터(741)의 소스는 용량 소자(742)의 다른 쪽 전극 및 발광 소자(719)의 한쪽 전극에 전기적으로 접속된다. 트랜지스터(741)의 드레인에는 전원 전위(VDD)가 공급된다. 스위칭 소자(743)의 다른 쪽 단자는 신호선(744)에 전기적으로 접속된다. 발광 소자(719)의 다른 쪽 전극에는 정전위가 공급된다. 정전위는 접지 전위(GND), 또는 접지 전위(GND)보다 낮은 전위이다.
스위칭 소자(743)로서는 트랜지스터를 사용하는 것이 바람직하다. 트랜지스터를 스위칭 소자로서 사용하면 화소의 면적을 축소할 수 있어, EL 표시 장치의 해상도를 높게 할 수 있다. 스위칭 소자(743)로서는, 트랜지스터(741)와 같은 공정을 거쳐 형성된 트랜지스터를 사용할 수 있고, 이로써 EL 표시 장치를 높은 생산성으로 제작할 수 있다. 또한, 트랜지스터(741) 및/또는 스위칭 소자(743)로서는 예를 들어 상술한 어느 트랜지스터를 사용할 수 있다.
도 35의 (B)는 EL 표시 장치의 평면도이다. EL 표시 장치는 기판(700), 기판(750), 실란트(sealant)(734), 구동 회로(735), 구동 회로(736), 화소(737), 및 FPC(732)를 포함한다. 실란트(734)는 화소(737), 구동 회로(735), 및 구동 회로(736)를 둘러싸도록 기판(700)과 기판(750) 사이에 제공된다. 또한, 구동 회로(735) 및/또는 구동 회로(736)를 실란트(734)의 외측에 제공하여도 좋다.
도 35의 (C)는 도 35의 (B)의 일점쇄선 M-N의 일부를 따라 취한 EL 표시 장치의 단면도이다.
도 35의 (C)는 기판(700) 위의 도전체(704a); 도전체(704a) 위의 절연체(712a); 절연체(712a) 위의 절연체(712b); 절연체(712b) 위에 있고 도전체(704a)와 중첩되는 반도체(706a) 및 반도체(706b); 반도체(706a) 및 반도체(706b)와 접하는 도전체(716a) 및 도전체(716b); 반도체(706b), 도전체(716a), 및 도전체(716b) 위의 절연체(718a); 절연체(718a) 위의 절연체(718b); 절연체(718b) 위의 절연체(718c); 및 절연체(718c) 위에 있고 반도체(706b)와 중첩되는 도전체(714a)를 포함하는 트랜지스터(741)의 구조를 도시한 것이다. 또한, 트랜지스터(741)의 구조는 일례에 불과하고, 트랜지스터(741)는 도 35의 (C)에 도시된 것과 다른 구조를 가져도 좋다.
따라서, 도 35의 (C)에 도시된 트랜지스터(741)에 있어서, 도전체(704a)는 게이트 전극으로서 기능하고, 절연체(712a) 및 절연체(712b)는 게이트 절연체로서 기능하고, 도전체(716a)는 소스 전극으로서 기능하고, 도전체(716b)는 드레인 전극으로서 기능하고, 절연체(718a), 절연체(718b), 및 절연체(718c)는 게이트 절연체로서 기능하고, 도전체(714a)는 게이트 전극으로서 기능한다. 또한, 반도체에 광이 들어가면 반도체(706)의 전기 특성이 변화되는 경우가 있다. 이를 방지하기 위해서는, 도전체(704a), 도전체(716a), 도전체(716b), 및 도전체(714a) 중 하나 이상이 차광성을 갖는 것이 바람직하다.
또한, 절연체(718a)와 절연체(718b)의 계면을 파선으로 나타내었다. 이는 이들의 경계가 명확하지 않은 경우가 있다는 것을 의미한다. 예를 들어, 절연체(718a) 및 절연체(718b)를 같은 종류의 절연체를 사용하여 형성하는 경우, 관찰 방법에 따라서는 절연체(718a)와 절연체(718b)를 구별하지 못하는 경우가 있다.
도 35의 (C)는 기판 위의 도전체(704b); 도전체(704b) 위의 절연체(712a); 절연체(712a) 위의 절연체(712b); 절연체(712b) 위에 있고 도전체(704b)와 중첩되는 도전체(716a); 도전체(716a) 위의 절연체(718a); 절연체(718a) 위의 절연체(718b); 절연체(718b) 위의 절연체(718c); 및 절연체(718c) 위에 있고 도전체(716a)와 중첩되는 도전체(714b)를 포함하는 용량 소자(742)의 구조를 도시한 것이다. 이 구조에서는, 도전체(716a)와 도전체(714b)가 서로 중첩되는 영역에서, 절연체(718a)의 일부 및 절연체(718b)의 일부를 제거한다.
용량 소자(742)에 있어서, 도전체(704b) 및 도전체(714b) 각각은 한쪽 전극으로서 기능하고, 도전체(716a)는 다른 쪽 전극으로서 기능한다.
따라서, 용량 소자(742)는 트랜지스터(741)의 막을 사용하여 형성할 수 있다. 도전체(704a) 및 도전체(704b)를 같은 종류의 도전체로 하면 도전체(704a) 및 도전체(704b)를 같은 공정을 거쳐 형성할 수 있으므로 바람직하다. 또한, 도전체(714a) 및 도전체(714b)를 같은 종류의 도전체로 하면 도전체(714a) 및 도전체(714b)를 같은 공정을 거쳐 형성할 수 있으므로 바람직하다.
도 35의 (C)에 도시된 용량 소자(742)는, 그 용량 소자에 의하여 점유되는 면적당 용량이 크다. 따라서, 도 35의 (C)에 도시된 EL 표시 장치는 표시의 질이 높다. 또한, 도 35의 (C)에 도시된 용량 소자(742)는, 절연체(718a)의 일부 및 절연체(718b)의 일부를 제거하여 도전체(716a)와 도전체(714b)가 서로 중첩되는 영역의 두께를 얇게 한 구조를 갖지만, 본 발명의 일 형태에 따른 용량 소자의 구조는 이 구조에 한정되지 않는다. 예를 들어, 절연체(718c)의 일부를 제거하여 도전체(716a)와 도전체(714b)가 서로 중첩되는 영역의 두께를 얇게 한 구조를 사용하여도 좋다.
트랜지스터(741) 및 용량 소자(742) 아래에는 절연체(402)가 제공된다. 트랜지스터(741) 및 용량 소자(742) 위에는 절연체(720) 및 절연체(720) 위의 절연체(408)가 제공된다. 트랜지스터(741) 및 용량 소자(742)의 측면에는 절연체(428)가 제공된다. 여기서, 절연체(720) 및 절연체(408)는 트랜지스터(741)의 소스 전극으로서 기능하는 도전체(716a)에 도달하는 개구를 가져도 좋다. 절연체(408) 위에는 도전체(781)가 제공된다. 도전체(781)는 절연체(720) 및 절연체(408)의 개구를 통하여 트랜지스터(741)에 전기적으로 접속되어도 좋다.
도전체(781) 위에는, 도전체(781)에 도달하는 개구를 갖는 격벽(784)이 제공된다. 격벽(784) 위에는, 격벽(784)에 제공된 개구를 통하여 도전체(781)와 접하는 발광층(782)이 제공된다. 발광층(782) 위에는 도전체(783)가 제공된다. 도전체(781), 발광층(782), 및 도전체(783)가 서로 중첩되는 영역은 발광 소자(719)로서 기능한다.
절연체(402), 절연체(428), 및 절연체(408)는 배리어성을 갖는 절연체이다. 바꿔 말하면, 도 35의 (A), (B), 및 (C)에 나타낸 반도체 장치는, 도 1의 (A)에 나타낸 장치와 같이, 배리어성을 갖는 절연체에 의하여 트랜지스터(741)가 둘러싸인 구조를 갖는다. 구체적으로, 트랜지스터(741)는 소자(150)에 상당한다. 또한 도 35의 (A), (B), 및 (C)에 나타낸 표시 장치는, 도 3의 (A) 및 (B)에 나타낸 장치와 같이 소자(150a) 및 소자(150b)를 포함하여도 좋고, 이 경우에는 도 35의 (A), (B), 및 (C)에 나타낸 용량 소자(742) 및 트랜지스터(741)는 각각 소자(150a) 및 소자(150b)에 상당한다. 도 35의 (A), (B), 및 (C)의 표시 장치가 소자(150) 및 그 위의 소자(151)를 포함하도록 도 5의 (A)에 나타낸 장치를 변형하여도 좋고, 이 경우에는 트랜지스터(741) 및 발광 소자(719)는 각각 소자(150) 및 소자(151)에 상당한다.
또한 트랜지스터, 용량 소자, 및 배선층 등을 적층하여 EL 표시 장치를 고집적화시켜도 좋다.
도 36은 반도체 기판 위에 제작된 EL 표시 장치의 화소를 도시한 단면도이다.
도 36에 나타낸 EL 표시 장치는 반도체 기판(801), 기판(802), 절연체(803), 절연체(804), 절연체(805), 접착층(806), 필터(807), 필터(808), 필터(809), 절연체(811), 절연체(812), 절연체(813), 절연체(814), 절연체(815), 절연체(816), 절연체(817), 절연체(818), 절연체(819), 절연체(820), 절연체(821), 도전체(831), 도전체(832), 도전체(833), 도전체(834), 도전체(835), 도전체(836), 도전체(837), 도전체(838), 도전체(839), 도전체(840), 도전체(841), 도전체(842), 도전체(843), 도전체(844), 도전체(845), 도전체(846), 도전체(847), 도전체(848), 도전체(849), 도전체(850), 도전체(851), 도전체(852), 도전체(853), 도전체(854), 도전체(855), 도전체(856), 도전체(857), 도전체(858), 도전체(859), 도전체(860), 도전체(861), 도전체(862), 절연체(871), 도전체(872), 절연체(873), 절연체(874), 영역(875), 영역(876), 절연체(877), 절연체(878), 절연체(881), 도전체(882), 절연체(883), 절연체(884), 영역(885), 영역(886), 층(887), 층(888), 및 발광층(893)을 포함한다.
트랜지스터(891)는 반도체 기판(801), 절연체(871), 도전체(872), 절연체(873), 절연체(874), 영역(875), 및 영역(876)을 포함한다. 반도체 기판(801)은 채널 형성 영역으로서 기능한다. 절연체(871)는 게이트 절연체의 기능을 갖는다. 도전체(872)는 게이트 전극의 기능을 갖는다. 절연체(873)는 측벽 절연체의 기능을 갖는다. 절연체(874)는 측벽 절연체의 기능을 갖는다. 영역(875)은 소스 영역 및/또는 드레인 영역의 기능을 갖는다. 영역(876)은 소스 영역 및/또는 드레인 영역의 기능을 갖는다.
도전체(872)는 절연체(871)를 개재하여 반도체 기판(801)의 일부와 중첩되는 영역을 포함한다. 영역(875) 및 영역(876)은 반도체 기판(801)에 불순물이 첨가된 영역이다. 반도체 기판(801)이 실리콘 기판인 경우, 영역(875) 및 영역(876)은 각각 텅스텐 실리사이드, 타이타늄 실리사이드, 코발트 실리사이드, 또는 니켈 실리사이드 등의 실리사이드를 포함하는 영역이어도 좋다. 영역(875) 및 영역(876)은 도전체(872), 절연체(873), 및 절연체(874) 등을 사용하여 자기정합적으로 형성될 수 있고, 따라서 영역(875)과 영역(876) 사이에 채널 형성 영역이 제공되도록 영역(875) 및 영역(876)이 기판(801)에 배치된다.
트랜지스터(891)는 절연체(873)를 포함하기 때문에, 영역(875)을 채널 형성 영역으로부터 멀리할 수 있다. 절연체(873)에 의하여, 트랜지스터(891)가 영역(875)에 발생되는 전계로 인하여 파괴되거나 열화되는 것을 방지할 수 있다. 트랜지스터(891)는 절연체(874)를 포함하기 때문에, 영역(876)을 채널 형성 영역으로부터 멀리할 수 있다. 절연체(874)에 의하여, 트랜지스터(891)가 영역(876)에 발생되는 전계로 인하여 파괴되거나 열화되는 것을 방지할 수 있다. 또한 트랜지스터(891)에서, 영역(876)과 채널 형성 영역 사이의 거리는 영역(875)과 채널 형성 영역 사이의 거리보다 길다. 이 구조에 의하여, 트랜지스터(891)의 동작 시에 있어서, 영역(876)과 채널 형성 영역 사이의 전위차가 영역(875)과 채널 형성 영역 사이의 전위차보다 커지기 쉬운 경우에 높은 온 상태 전류 및 높은 신뢰성의 양쪽을 달성할 수 있다.
트랜지스터(892)는 절연체(881), 도전체(882), 절연체(883), 절연체(884), 영역(885), 및 영역(886)을 포함한다. 반도체 기판(801)은 채널 형성 영역의 기능을 갖는다. 절연체(881)는 게이트 절연체의 기능을 갖는다. 도전체(882)는 게이트 전극의 기능을 갖는다. 절연체(883)는 측벽 절연체의 기능을 갖는다. 절연체(884)는 측벽 절연체의 기능을 갖는다. 영역(885)은 소스 영역 및/또는 드레인 영역의 기능을 갖는다. 영역(886)은 소스 및/또는 드레인 영역의 기능을 갖는다.
도전체(882)는 절연체(881)를 개재하여 반도체 기판(801)의 일부와 중첩되는 영역을 포함한다. 영역(885) 및 영역(886)은 반도체 기판(801)에 불순물이 첨가된 영역이다. 반도체 기판(801)이 실리콘 기판인 경우, 영역(885) 및 영역(886)은 실리사이드를 포함하는 영역이다. 영역(885) 및 영역(886)은 도전체(882), 절연체(883), 및 절연체(884) 등을 사용하여 자기정합적으로 형성될 수 있고, 따라서 영역(885)과 영역(886) 사이에 채널 형성 영역이 제공되도록 영역(885) 및 영역(886)이 기판(801)에 배치된다.
트랜지스터(892)는 절연체(883)를 포함하기 때문에, 영역(885)을 채널 형성 영역으로부터 멀리할 수 있다. 절연체(883)에 의하여, 트랜지스터(892)가 영역(885)에 발생되는 전계로 인하여 파괴되거나 열화되는 것을 방지할 수 있다. 트랜지스터(892)는 절연체(884)를 포함하기 때문에, 영역(886)을 채널 형성 영역으로부터 멀리할 수 있다. 절연체(884)에 의하여, 트랜지스터(892)가 영역(886)에 발생되는 전계로 인하여 파괴되거나 열화되는 것을 방지할 수 있다. 또한 트랜지스터(892)에서, 영역(886)과 채널 형성 영역 사이의 거리는 영역(885)과 채널 형성 영역 사이의 거리보다 길다. 이 구조에 의하여, 트랜지스터(892)의 동작 시에 있어서, 영역(886)과 채널 형성 영역 사이의 전위차가 영역(885)과 채널 형성 영역 사이의 전위차보다 커지기 쉬운 경우에 높은 온 상태 전류 및 높은 신뢰성의 양쪽을 달성할 수 있다.
절연체(877)는 트랜지스터(891) 및 트랜지스터(892)를 덮도록 배치되고 트랜지스터(891) 및 트랜지스터(892)를 위한 보호막의 기능을 갖는다. 절연체(803), 절연체(804), 및 절연체(805)는 소자를 분리하는 기능을 갖는다. 예를 들어, 트랜지스터(891) 및 트랜지스터(892)는 절연체(803) 및 절연체(804)를 개재하여 서로 분리된다.
도전체(851), 도전체(852), 도전체(853), 도전체(854), 도전체(855), 도전체(856), 도전체(857), 도전체(858), 도전체(859), 도전체(860), 도전체(861), 및 도전체(862) 각각은 소자들, 소자와 배선, 및 배선들을 전기적으로 접속시키는 기능을 갖고, 이들 도전체를 배선 또는 플러그라고 할 수 있다.
도전체(831), 도전체(832), 도전체(833), 도전체(834), 도전체(835), 도전체(836), 도전체(837), 도전체(838), 도전체(839), 도전체(840), 도전체(841), 도전체(842), 도전체(843), 도전체(844), 도전체(845), 도전체(846), 도전체(847), 도전체(849), 및 도전체(850) 각각은 배선, 전극, 및/또는 차광층의 기능을 갖는다.
예를 들어, 도전체(836) 및 도전체(844) 각각은 절연체(817)를 포함하는 용량 소자의 전극의 기능을 갖고, 도전체(838) 및 도전체(845) 각각은 절연체(818)를 포함하는 용량 소자의 전극의 기능을 갖고, 도전체(840) 및 도전체(846) 각각은 절연체(819)를 포함하는 용량 소자의 전극의 기능을 갖고, 도전체(842) 및 도전체(847) 각각은 절연체(820)를 포함하는 용량 소자의 전극의 기능을 갖는다. 또한 도전체(836) 및 도전체(838)는 서로 전기적으로 접속되어도 좋다. 또한 도전체(844) 및 도전체(845)는 서로 전기적으로 접속되어도 좋다. 도전체(840) 및 도전체(842)는 서로 전기적으로 접속되어도 좋다. 도전체(846) 및 도전체(847)는 서로 전기적으로 접속되어도 좋다.
절연체(811), 절연체(812), 절연체(813), 절연체(814), 절연체(815), 및 절연체(816) 각각은 층간 절연체의 기능을 갖는다. 절연체(811), 절연체(812), 절연체(813), 절연체(814), 절연체(815), 및 절연체(816)의 상면은 평탄화되는 것이 바람직하다.
도전체(831), 도전체(832), 도전체(833), 및 도전체(834)는 절연체(811) 위에 제공된다. 도전체(851)는 절연체(811)의 개구에 제공되고 도전체(831)와 영역(875)을 전기적으로 접속시킨다. 도전체(852)는 절연체(811)의 개구에 제공되고 도전체(833)와 영역(885)을 전기적으로 접속시킨다. 도전체(853)는 절연체(811)의 개구에 제공되고 도전체(834)와 영역(886)을 전기적으로 접속시킨다.
도전체(835), 도전체(836), 도전체(837), 및 도전체(838)는 절연체(812) 위에 제공된다. 절연체(817)는 도전체(836) 위에 제공된다. 도전체(844)는 절연체(817) 위에 제공된다. 절연체(818)는 도전체(838) 위에 제공된다. 도전체(845)는 절연체(818) 위에 제공된다. 도전체(854)는 절연체(812)의 개구에 제공된다. 도전체(854)는 도전체(835)와 도전체(831)를 전기적으로 접속시킨다. 도전체(855)는 절연체(812)의 개구에 제공된다. 도전체(855)는 도전체(837)와 도전체(833)를 전기적으로 접속시킨다.
도전체(839), 도전체(840), 도전체(841), 및 도전체(842)는 절연체(813) 위에 제공된다. 절연체(819)는 도전체(840) 위에 제공된다. 도전체(846)는 절연체(819) 위에 제공된다. 절연체(820)는 도전체(842) 위에 제공된다. 도전체(847)는 절연체(820) 위에 제공된다. 도전체(856)는 절연체(813)의 개구에 제공된다. 도전체(856)는 도전체(839)와 도전체(835)를 전기적으로 접속시킨다. 도전체(857)는 절연체(813)의 개구에 제공된다. 도전체(857)는 도전체(840)와 도전체(844)를 전기적으로 접속시킨다. 도전체(858)는 절연체(813)의 개구에 제공된다. 도전체(858)는 도전체(841)와 도전체(837)를 전기적으로 접속시킨다. 도전체(859)는 절연체(813)의 개구에 제공된다. 도전체(859)는 도전체(842)와 도전체(845)를 전기적으로 접속시킨다.
도전체(843)는 절연체(814) 위에 제공된다. 도전체(860)는 절연체(814)의 개구에 제공된다. 도전체(860)는 도전체(843)와 도전체(846)를 전기적으로 접속시킨다. 도전체(860)는 도전체(843)와 도전체(847)를 전기적으로 접속시킨다.
도전체(848)는 절연체(815) 위에 제공되고 전기적으로 부유 상태이어도 좋다. 또한 도전체(848)는 차광층의 기능을 갖기만 하면 도전체에 한정되지 않고, 예를 들어 도전체(848)는 차광성을 갖는 절연체 또는 반도체이어도 좋다.
도전체(849)는 절연체(816) 위에 제공된다. 절연체(821)는 절연체(816) 및 도전체(849) 위에 제공된다. 절연체(821)는 도전체(849)를 노출시키는 개구를 포함한다. 발광층(893)은 도전체(849) 및 절연체(821) 위에 제공된다. 도전체(850)는 발광층(893) 위에 제공된다.
도전체(849)와 도전체(850) 사이의 전위차에 의하여 발광층(893)이 발광하기 때문에, 도전체(849), 도전체(850), 및 발광층(893)은 발광 소자를 형성한다. 또한 절연체(821)는 격벽의 기능을 갖는다.
절연체(878)는 도전체(850) 위에 제공된다. 절연체(878)는 발광 소자를 덮고 보호 절연체의 기능을 갖는다. 예를 들어, 절연체(878)는 배리어성을 가져도 좋고, 또는 배리어성을 갖는 절연체로 발광 소자를 둘러싸는 구조를 형성하여도 좋다.
기판(802)으로서 투광성을 갖는 기판을 사용할 수 있다. 예를 들어, 기판(802)에 대해서는 기판(750)을 참조할 수 있다. 기판(802)에는 층(887) 및 층(888)이 제공된다. 층(887) 및 층(888) 각각은 차광층의 기능을 갖는다. 차광층에는 수지 또는 금속 등을 사용할 수 있다. 층(887) 및 층(888)은 EL 표시 장치에서 콘트라스트를 향상시킬 수 있고 색번짐을 저감시킬 수 있다.
필터(807), 필터(808), 및 필터(809) 각각은 컬러 필터의 기능을 갖는다. 예를 들어 필터(807), 필터(808), 및 필터(809)에 대해서는 필터(254)를 참조할 수 있다. 필터(808)는 층(888), 기판(802), 및 층(887)과 중첩되는 영역을 갖는다. 필터(807)는 필터(808) 및 층(888)과 중첩되는 영역을 갖는다. 필터(809)는 필터(808) 및 층(887)과 중첩되는 영역을 갖는다. 필터(807), 필터(808), 및 필터(809)는 두께가 상이하여도 좋고, 이 경우에는 발광 소자로부터 광을 더 효율적으로 추출할 수 있다.
절연체(878)와 필터(807), 필터(808), 및 필터(809) 사이에는 접착층(806)이 제공된다.
도 36의 EL 표시 장치는 트랜지스터와 용량 소자와 배선층 등의 적층 구조를 갖기 때문에 화소 면적을 저감시킬 수 있다. 고집적화된 EL 표시 장치를 제공할 수 있다.
여기까지가 EL 표시 장치의 예에 대한 설명이다. 다음에, 액정 표시 장치의 예에 대하여 설명한다.
도 37의 (A)는 액정 표시 장치의 화소의 구성예를 도시한 회로도이다. 도 37의 (A) 및 (B)에 나타낸 화소는 트랜지스터(751), 용량 소자(752), 및 한 쌍의 전극 사이의 공간이 액정으로 채워진 소자(액정 소자)(753)를 포함한다.
트랜지스터(751)의 소스 및 드레인 중 한쪽이 신호선(755)에 전기적으로 접속되고, 트랜지스터(751)의 게이트가 주사선(754)에 전기적으로 접속되어 있다.
용량 소자(752)의 한쪽 전극이 트랜지스터(751)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속되고, 용량 소자(752)의 다른 쪽 전극이 공통 전위를 공급하는 배선에 전기적으로 접속되어 있다.
액정 소자(753)의 한쪽 전극이 트랜지스터(751)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속되고, 액정 소자(753)의 다른 쪽 전극이 공통 전위가 공급되는 배선에 전기적으로 접속되어 있다. 용량 소자(752)의 다른 쪽 전극에 전기적으로 접속된 배선에 공급되는 공통 전위는, 액정 소자(753)의 다른 쪽 전극에 공급되는 공통 전위와 달라도 좋다.
또한, 액정 표시 장치의 평면도가 EL 표시 장치의 평면도와 비슷한 것으로 하여 액정 표시 장치에 대하여 설명한다. 도 37의 (B)는 도 35의 (B)의 일점쇄선 M-N을 따라 취한 액정 표시 장치의 단면도이다. 도 37의 (B)에서 FPC(732)는 단자(731)를 통하여 배선(733a)에 접속된다. 또한, 배선(733a)은 트랜지스터(751)의 도전체와 같은 종류의 도전체를 사용하여 형성하여도 좋고, 또는 트랜지스터(751)의 반도체와 같은 종류의 반도체를 사용하여 형성하여도 좋다.
트랜지스터(751)에 대해서는 트랜지스터(741)에 대한 설명을 참조한다. 용량 소자(752)에 대해서는 용량 소자(742)에 대한 설명을 참조한다. 또한, 도 37의 (B)의 용량 소자(752)의 구조는 도 35의 (C)의 용량 소자(742)의 구조에 대응하지만 이에 한정되지 않는다.
또한, 트랜지스터(751)의 반도체로서 산화물 반도체를 사용하는 경우, 트랜지스터(751)의 오프 상태 전류를 매우 작게 할 수 있다. 따라서, 용량 소자(752)에 유지된 전하가 누설되기 어렵기 때문에, 액정 소자(753)에 인가되는 전압이 오랫동안 유지될 수 있다. 그러므로, 움직임이 적은 동영상 또는 정지 화상을 표시하는 기간 동안 트랜지스터(751)를 오프 상태로 유지할 수 있고, 이에 의하여 그 기간에 트랜지스터(751)의 동작을 위한 전력을 절약할 수 있기 때문에, 소비전력이 낮은 액정 표시 장치를 제공할 수 있다. 또한, 용량 소자(752)에 의하여 점유되는 면적을 축소할 수 있으므로, 개구율이 높은 액정 표시 장치, 또는 해상도가 높은 액정 표시 장치를 제공할 수 있다.
트랜지스터(751) 및 용량 소자(752) 위에는 절연체(721)가 제공된다. 절연체(721)는 트랜지스터(751)에 도달하는 개구를 갖는다. 절연체(721) 위에는 도전체(791)가 제공된다. 도전체(791)는 절연체(721)의 개구를 통하여 트랜지스터(751)에 전기적으로 접속된다.
절연체(402), 절연체(428), 및 절연체(408)는 배리어성을 갖는 절연체이다. 바꿔 말하면, 도 37의 (A) 및 (B)에 나타낸 반도체 장치는, 도 1의 (A)에 나타낸 장치와 같이, 배리어성을 갖는 절연체로 트랜지스터(741)가 둘러싸인 구조를 갖는다. 구체적으로, 트랜지스터(751)는 소자(150)에 상당한다. 도 37의 (A) 및 (B)에 나타낸 표시 장치는, 도 3의 (A) 및 (B)에 나타낸 장치와 같이 소자(150a) 및 소자(150b)를 포함하여도 좋고, 이 경우에는 도 37의 (A) 및 (B)에 나타낸 용량 소자(752) 및 트랜지스터(751)는 각각 소자(150a) 및 소자(150b)에 상당한다. 도 37의 (A) 및 (B)의 표시 장치가 소자(150) 및 그 위의 소자(151)를 포함하도록 도 5의 (A)에 나타낸 장치를 변형하여도 좋고, 이 경우에는 트랜지스터(751) 및 액정 소자(753)는 각각 소자(150) 및 소자(151)에 상당한다.
도전체(791) 위에는 배향막으로서 기능하는 절연체(792)가 제공된다. 절연체(792) 위에는 액정층(793)이 제공된다. 액정층(793) 위에는 배향막으로서 기능하는 절연체(794)가 제공된다. 절연체(794) 위에는 스페이서(795)가 제공된다. 스페이서(795) 및 절연체(794) 위에는 도전체(796)가 제공된다. 도전체(796) 위에는 기판(797)이 제공된다.
상술한 구조에 의하여 면적을 작게 점유하는 용량 소자를 포함하는 표시 장치, 표시 품질이 높은 표시 장치, 또는 해상도가 높은 표시 장치를 제공할 수 있다.
예를 들어, 본 명세서 등에서 표시 소자, 표시 소자를 포함하는 장치인 표시 장치, 발광 소자, 및 발광 소자를 포함하는 장치인 발광 장치는 다양한 형태를 채용할 수 있고, 또는 다양한 소자를 포함할 수 있다. 예를 들어, 표시 소자, 표시 장치, 발광 소자, 또는 발광 장치는 EL 소자(예를 들어, 유기 및 무기 재료를 포함하는 EL 소자, 유기 EL 소자, 또는 무기 EL 소자), 백색, 적색, 녹색, 또는 청색 등의 발광 다이오드(LED: light emitting diode), 트랜지스터(전류에 따라 발광하는 트랜지스터), 전자 방출체, 액정 소자, 전자 잉크, 전기 영동 소자, GLV(grating light valve), PDP(plasma display panel), MEMS(micro electro mechanical systems)를 사용한 표시 소자, DMD(digital micromirror device), DMS(digital micro shutter), IMOD(간섭 변조) 소자, MEMS 셔터 표시 소자, 광 간섭 방식의 MEMS 표시 소자, 전기 습윤 소자, 압전 세라믹 디스플레이, 및 카본 나노튜브를 포함하는 표시 소자 중 적어도 하나를 포함한다. 상술한 것 외에, 전기적 또는 자기적 작용에 의하여 콘트라스트, 휘도, 반사율, 또는 투과율 등이 변화되는 표시 매체를 포함하여도 좋다.
또한, EL 소자를 갖는 표시 장치의 예에는 EL 디스플레이가 포함된다. 전자 방출체를 포함하는 표시 장치의 예에는 FED(field emission display) 및 SED(surface-conduction electron-emitter display) 방식의 평판 디스플레이 등이 포함된다. 액정 소자를 포함하는 표시 장치의 예에는 액정 디스플레이(예를 들어, 투과형 액정 디스플레이, 반투과형 액정 디스플레이, 반사형 액정 디스플레이, 직시형 액정 디스플레이, 또는 투사형 액정 디스플레이)가 포함된다. 전자 잉크 또는 전기 영동 소자를 갖는 표시 장치의 예에는 전자 종이가 포함된다. 반투과형 액정 디스플레이 또는 반사형 액정 디스플레이의 경우, 화소 전극의 일부 또는 모두가 반사 전극으로서 기능한다. 예를 들어, 화소 전극의 일부 또는 모두는 알루미늄 또는 은 등을 포함하도록 형성한다. 이러한 경우, 반사 전극 아래에 SRAM 등의 메모리 회로를 제공할 수 있다. 이로써, 소비전력을 더 저감할 수 있다.
또한, LED를 사용하는 경우, LED의 전극 또는 질화물 반도체 아래에 그래핀 또는 그래파이트를 제공하여도 좋다. 그래핀 또는 그래파이트는 복수의 층이 적층된 다층막이어도 좋다. 상술한 바와 같이 그래핀 또는 그래파이트를 제공하면, 그 위에 결정을 포함하는 n형 GaN 반도체 등의 질화물 반도체를 형성하기 쉬워진다. 또한, 그 위에 결정을 포함하는 p형 GaN 반도체 등을 제공하여 LED를 형성할 수 있다. 또한, 결정을 포함하는 n형 GaN 반도체와 그래핀 또는 그래파이트 사이에 AlN층을 제공하여도 좋다. LED에 포함되는 GaN 반도체는 MOCVD에 의하여 형성하여도 좋다. 다만, 그래핀을 제공하는 경우, LED에 포함되는 GaN 반도체는 스퍼터링법에 의하여 형성할 수도 있다.
<전자 기기>
본 발명의 일 형태에 따른 반도체 장치는 표시 장치, 퍼스널 컴퓨터, 또는 기록 매체가 제공된 화상 재생 장치(대표적으로는 DVD(digital versatile disc) 등의 기록 매체의 내용을 재생하고, 재생되는 화상을 표시하기 위한 디스플레이를 갖는 장치)에 사용될 수 있다. 본 발명의 일 형태에 따른 반도체 장치를 구비할 수 있는 전자 기기의 다른 예로서는 휴대 전화, 휴대용 게임기를 포함하는 게임기, 휴대 데이터 단말, 전자 서적 단말, 비디오 카메라 및 디지털 스틸 카메라 등의 카메라, 고글형 디스플레이(헤드 마운티드 디스플레이), 내비게이션 시스템, 음향 재생 장치(예를 들어, 카 오디오 시스템 및 디지털 오디오 플레이어), 복사기, 팩시밀리, 프린터, 프린터 복합기, 현금 자동 입출금기(ATM), 및 자동 판매기가 있다. 도 38의 (A) 내지 (F)는 이들 전자 기기의 구체적인 예를 도시한 것이다.
도 38의 (A)는 하우징(901), 하우징(902), 표시부(903), 표시부(904), 마이크로폰(905), 스피커(906), 조작 키(907), 및 스타일러스(908) 등을 포함하는 휴대용 게임기를 도시한 것이다. 도 38의 (A)의 휴대용 게임기는 2개의 표시부(903 및 904)를 갖고 있지만, 휴대용 게임기에 포함되는 표시부의 수는 이에 한정되지 않는다.
도 38의 (B)는 제 1 하우징(911), 제 2 하우징(912), 제 1 표시부(913), 제 2 표시부(914), 연결부(915), 및 조작 키(916) 등을 포함하는 휴대 데이터 단말을 도시한 것이다. 제 1 표시부(913)는 제 1 하우징(911)에 제공되고, 제 2 표시부(914)는 제 2 하우징(912)에 제공되어 있다. 제 1 하우징(911)과 제 2 하우징(912)은 연결부(915)로 서로 연결되어 있고, 제 1 하우징(911)과 제 2 하우징(912) 사이의 각도는 연결부(915)로 조정될 수 있다. 제 1 표시부(913) 상의 화상을, 제 1 하우징(911)과 제 2 하우징(912) 사이의 연결부(915)에서의 각도에 따라 전환하여도 좋다. 제 1 표시부(913) 및 제 2 표시부(914) 중 적어도 한쪽으로서, 위치 입력 기능을 갖는 표시 장치를 사용하여도 좋다. 또한, 위치 입력 기능은 표시 장치에 터치 패널을 제공함으로써 부가할 수 있다. 또는, 위치 입력 기능은 포토센서라고 불리는 광전 변환 소자를 표시 장치의 화소부에 제공함으로써 부가할 수 있다.
도 38의 (C)는 하우징(921), 표시부(922), 키보드(923), 및 포인팅 디바이스(924) 등을 포함하는 노트북형 퍼스널 컴퓨터를 도시한 것이다.
도 38의 (D)는 하우징(931), 냉장실용 도어(932), 및 냉동실용 도어(933) 등을 포함하는 전기 냉동 냉장고를 도시한 것이다.
도 38의 (E)는 제 1 하우징(941), 제 2 하우징(942), 표시부(943), 조작 키(944), 렌즈(945), 및 연결부(946) 등을 포함하는 비디오 카메라를 도시한 것이다. 조작 키(944) 및 렌즈(945)는 제 1 하우징(941)에 제공되고, 표시부(943)는 제 2 하우징(942)에 제공되어 있다. 제 1 하우징(941)과 제 2 하우징(942)은 연결부(946)로 서로 연결되어 있고, 제 1 하우징(941)과 제 2 하우징(942) 사이의 각도는 연결부(946)로 조정될 수 있다. 표시부(943) 상의 화상을, 제 1 하우징(941)과 제 2 하우징(942) 사이의 연결부(946)에서의 각도에 따라 전환하여도 좋다.
도 38의 (F)는 차체(951), 차륜(952), 대시보드(953), 및 라이트(954) 등을 포함하는 자동차를 도시한 것이다.
100: 기판, 102: 절연체, 108: 절연체, 118: 절연체, 121: 도전체, 121a: 도전체, 121b: 도전체, 121c: 도전체, 121d: 도전체, 122: 도전체, 122a: 도전체, 122b: 도전체, 122c: 도전체, 122d: 도전체, 123: 도전체, 123a: 도전체, 123b: 도전체, 123c: 도전체, 123d: 도전체, 126: 희생층, 128: 절연체, 128a: 금속 산화물층, 128b: 금속 산화물층, 128c: 금속 산화물층, 150: 소자, 150a: 소자, 150b: 소자, 150c: 소자, 150d: 소자, 151: 소자, 190: 전구체층, 200: 촬상 장치, 201: 스위치, 202: 스위치, 203: 스위치, 210: 화소부, 211: 화소, 212: 부화소, 212B: 부화소, 212G: 부화소, 212R: 부화소, 218: 절연체, 220: 광전 변환 소자, 221: 도전체, 230: 화소 회로, 231: 배선, 247: 배선, 248: 배선, 249: 배선, 250: 배선, 253: 배선, 254: 필터, 254B: 필터, 254G: 필터, 254R: 필터, 255: 렌즈, 256: 광, 257: 배선, 260: 주변 회로, 270: 주변 회로, 280: 주변 회로, 290: 주변 회로, 291: 광원, 300: 실리콘 기판, 310: 층, 320: 층, 330: 층, 340: 층, 351: 트랜지스터, 352: 트랜지스터, 353: 트랜지스터, 354: 필터, 355: 렌즈, 360: 포토다이오드, 361: 애노드, 362: 캐소드, 363: 저저항 영역, 370: 플러그, 371: 배선, 372: 배선, 373: 배선, 400: 절연체, 401: 절연체, 402: 절연체, 404: 도전체, 406a: 반도체, 406b: 반도체, 406c: 반도체, 408: 절연체, 412: 절연체, 413: 도전체, 416a: 도전체, 416b: 도전체, 422: 절연체, 428: 절연체, 450: 반도체 기판, 452: 절연체, 454: 도전체, 456: 영역, 460: 영역, 462: 절연체, 464: 절연체, 466: 절연체, 468: 절연체, 472a: 영역, 472b: 영역, 474a: 도전체, 474b: 도전체, 474c: 도전체, 476a: 도전체, 476b: 도전체, 478a: 도전체, 478b: 도전체, 478c: 도전체, 480a: 도전체, 480b: 도전체, 480c: 도전체, 490: 절연체, 492: 절연체, 494: 절연체, 496a: 도전체, 496b: 도전체, 496c: 도전체, 496d: 도전체, 498a: 도전체, 498b: 도전체, 498c: 도전체, 498d: 도전체, 500: 절연체, 502: 절연체, 503: 절연체, 504: 도전체, 506a: 반도체, 506b: 반도체, 506c: 반도체, 512: 절연체, 513: 도전체, 514: 도전체, 516a: 도전체, 516b: 도전체, 700: 기판, 704a: 도전체, 704b: 도전체, 706: 반도체, 706a: 반도체, 706b: 반도체, 712a: 절연체, 712b: 절연체, 714a: 도전체, 714b: 도전체, 716a: 도전체, 716b: 도전체, 718a: 절연체, 718b: 절연체, 718c: 절연체, 719: 발광 소자, 720: 절연체, 721: 절연체, 731: 단자, 732: FPC, 733a: 배선, 734: 실란트, 735: 구동 회로, 736: 구동 회로, 737: 화소, 741: 트랜지스터, 742: 용량 소자, 743: 스위칭 소자, 744: 신호선, 750: 기판, 751: 트랜지스터, 752: 용량 소자, 753: 액정 소자, 754: 주사선, 755: 신호선, 781: 도전체, 782: 발광층, 783: 도전체, 784: 격벽, 791: 도전체, 792: 절연체, 793: 액정층, 794: 절연체, 795: 스페이서, 796: 도전체, 797: 기판, 801: 반도체 기판, 802: 기판, 803: 절연체, 804: 절연체, 805: 절연체, 806: 접착층, 807: 필터, 808: 필터, 809: 필터, 811: 절연체, 812: 절연체, 813: 절연체, 814: 절연체, 815: 절연체, 816: 절연체, 817: 절연체, 818: 절연체, 819: 절연체, 820: 절연체, 821: 절연체, 831: 도전체, 832: 도전체, 833: 도전체, 834: 도전체, 835: 도전체, 836: 도전체, 837: 도전체, 838: 도전체, 839: 도전체, 840: 도전체, 841: 도전체, 842: 도전체, 843: 도전체, 844: 도전체, 845: 도전체, 846: 도전체, 847: 도전체, 848: 도전체, 849: 도전체, 850: 도전체, 851: 도전체, 852: 도전체, 853: 도전체, 854: 도전체, 855: 도전체, 856: 도전체, 857: 도전체, 858: 도전체, 859: 도전체, 860: 도전체, 861: 도전체, 862: 도전체, 871: 절연체, 872: 도전체, 873: 절연체, 874: 절연체, 875: 영역, 876: 영역, 877: 절연체, 878: 절연체, 881: 절연체, 882: 도전체, 883: 절연체, 884: 절연체, 885: 영역, 886: 영역, 887: 층, 888: 층, 891: 트랜지스터, 892: 트랜지스터, 893: 발광층, 901: 하우징, 902: 하우징, 903: 표시부, 904: 표시부, 905: 마이크로폰, 906: 스피커, 907: 조작 키, 908: 스타일러스, 911: 하우징, 912: 하우징, 913: 표시부, 914: 표시부, 915: 연결부, 916: 조작 키, 921: 하우징, 922: 표시부, 923: 키보드, 924: 포인팅 디바이스, 931: 하우징, 932: 냉장실용 도어, 933: 냉동실용 도어, 941: 하우징, 942: 하우징, 943: 표시부, 944: 조작 키, 945: 렌즈, 946: 연결부, 951: 차체, 952: 차륜, 953: 대시보드, 954: 라이트, 1189: ROM 인터페이스, 1190: 기판, 1191: ALU, 1192: ALU 컨트롤러, 1193: 인스트럭션 디코더, 1194: 인터럽트 컨트롤러, 1195: 타이밍 컨트롤러, 1196: 레지스터, 1197: 레지스터 컨트롤러, 1198: 버스 인터페이스, 1199: ROM, 1200: 기억 소자, 1201: 회로, 1202: 회로, 1203: 스위치, 1204: 스위치, 1206: 논리 소자, 1207: 용량 소자, 1208: 용량 소자, 1209: 트랜지스터, 1210: 트랜지스터, 1213: 트랜지스터, 1214: 트랜지스터, 1220: 회로, 2100: 트랜지스터, 2200: 트랜지스터, 2330: 층, 2340: 층, 3001: 배선, 3002: 배선, 3003: 배선, 3004: 배선, 3005: 배선, 3200: 트랜지스터, 3300: 트랜지스터, 3400: 용량 소자, 5100: 펠릿, 5120: 기판, 5161: 영역, 5200: 펠릿, 5201: 이온, 5203: 입자, 5220: 기판, 5230: 타깃, 5240: 플라스마, 5260: 가열 기구.
본 출원은 2014년 11월 28일에 일본 특허청에 출원된 일련 번호 2014-242064의 일본 특허 출원에 기초하고, 본 명세서에 그 전문이 참조로 통합된다.

Claims (3)

  1. 반도체 장치로서,
    제 1 트랜지스터;
    상기 제 1 트랜지스터 위의 제 1 절연체;
    상기 제 1 절연체 위의 제 2 절연체;
    상기 제 2 절연체 위의 제 2 트랜지스터;
    상기 제 2 트랜지스터 위의 제 3 절연체; 및
    상기 제 3 절연체 위의 제 4 절연체를 갖고,
    상기 제 3 절연체는 상기 제 2 절연체에 도달하는 개구를 갖고,
    상기 개구에는 제 5 절연체가 배치되고,
    상기 제 2 절연체, 상기 제 4 절연체, 및 상기 제 5 절연체는 상기 제 3 절연체보다 밀도가 높은, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 개구는 상기 제 2 트랜지스터의 4개의 측면을 둘러싸도록 배치되는, 반도체 장치.
  3. 제 1 항에 있어서,
    상기 제 2 트랜지스터는 산화물 반도체를 갖는, 반도체 장치.
KR1020217009919A 2014-11-28 2015-11-19 반도체 장치, 모듈, 및 전자 기기 KR20210039507A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-242064 2014-11-28
JP2014242064 2014-11-28
PCT/IB2015/058947 WO2016083952A1 (en) 2014-11-28 2015-11-19 Semiconductor device, module, and electronic device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020177015566A Division KR102524983B1 (ko) 2014-11-28 2015-11-19 반도체 장치, 모듈, 및 전자 기기

Publications (1)

Publication Number Publication Date
KR20210039507A true KR20210039507A (ko) 2021-04-09

Family

ID=56073700

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020217009919A KR20210039507A (ko) 2014-11-28 2015-11-19 반도체 장치, 모듈, 및 전자 기기
KR1020177015566A KR102524983B1 (ko) 2014-11-28 2015-11-19 반도체 장치, 모듈, 및 전자 기기
KR1020237013303A KR20230058538A (ko) 2014-11-28 2015-11-19 반도체 장치, 모듈, 및 전자 기기

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020177015566A KR102524983B1 (ko) 2014-11-28 2015-11-19 반도체 장치, 모듈, 및 전자 기기
KR1020237013303A KR20230058538A (ko) 2014-11-28 2015-11-19 반도체 장치, 모듈, 및 전자 기기

Country Status (6)

Country Link
US (1) US9698276B2 (ko)
JP (2) JP6671154B2 (ko)
KR (3) KR20210039507A (ko)
DE (1) DE112015005339T5 (ko)
TW (1) TWI669819B (ko)
WO (1) WO2016083952A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6598436B2 (ja) * 2014-08-08 2019-10-30 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の製造方法
TWI682632B (zh) 2014-12-26 2020-01-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6887307B2 (ja) 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP7163294B2 (ja) 2017-09-05 2022-10-31 株式会社半導体エネルギー研究所 半導体装置
JP6853770B2 (ja) * 2017-11-30 2021-03-31 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
US10243015B1 (en) * 2018-01-16 2019-03-26 Omnivision Technologies, Inc. Silicon photosensor array integrated circuit on [110]substrate with deep, anisotropically-etched, trench isolation
JP7374918B2 (ja) * 2018-10-12 2023-11-07 株式会社半導体エネルギー研究所 半導体装置
CN109712531B (zh) * 2019-01-04 2021-02-26 Oppo广东移动通信有限公司 电子设备、角度检测方法及存储介质
KR101979265B1 (ko) * 2019-01-28 2019-08-28 이민희 전력 반도체 모듈 패키지 및 이의 제조방법
WO2020222062A1 (ja) * 2019-04-29 2020-11-05 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11678587B2 (en) * 2019-10-21 2023-06-13 Cornell University Ferroelectric and multiferroic material structures
CN114616681A (zh) * 2019-11-01 2022-06-10 株式会社半导体能源研究所 半导体装置
WO2021090116A1 (ja) * 2019-11-08 2021-05-14 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
WO2022043826A1 (ja) * 2020-08-27 2022-03-03 株式会社半導体エネルギー研究所 半導体装置、表示装置、及び電子機器
CN113078265B (zh) * 2021-03-26 2023-04-07 联合微电子中心有限责任公司 一种cmos图像传感器及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63239117A (ja) 1987-01-28 1988-10-05 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓２Ｏ↓５で示される六方晶系の層状構造を有する化合物およびその製造法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置

Family Cites Families (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
CN1284242C (zh) 2002-11-13 2006-11-08 松下电器产业株式会社 半导体器件及其制造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP5046529B2 (ja) * 2005-02-25 2012-10-10 株式会社半導体エネルギー研究所 半導体装置
US7566633B2 (en) * 2005-02-25 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
TWI366916B (en) * 2006-12-19 2012-06-21 Sony Corp Solid-state imaging device and imaging apparatus
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN105552129B (zh) 2008-11-07 2019-05-28 株式会社半导体能源研究所 半导体器件
SG162675A1 (en) 2008-12-15 2010-07-29 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
US8766269B2 (en) * 2009-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and electronic device
SG10201910510UA (en) 2009-10-29 2020-01-30 Semiconductor Energy Lab Semiconductor device
KR102142450B1 (ko) 2009-10-30 2020-08-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR102304078B1 (ko) 2009-11-28 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP5663254B2 (ja) * 2010-02-08 2015-02-04 シャープ株式会社 水素製造装置および水素製造方法
DE112011106082B3 (de) 2010-04-23 2019-05-16 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
WO2011158704A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8541266B2 (en) 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9012905B2 (en) 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
US9111795B2 (en) * 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
TWI534956B (zh) 2011-05-27 2016-05-21 半導體能源研究所股份有限公司 調整電路及驅動調整電路之方法
US9385238B2 (en) 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
US8951862B2 (en) 2012-01-10 2015-02-10 Macronix International Co., Ltd. Damascene word line
JP6175740B2 (ja) * 2012-03-30 2017-08-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器
JP2013236068A (ja) 2012-04-12 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US9224770B2 (en) * 2012-04-26 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor device and method
JP6026844B2 (ja) * 2012-10-17 2016-11-16 株式会社半導体エネルギー研究所 半導体装置
KR102222344B1 (ko) 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9647125B2 (en) 2013-05-20 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
DE112014002485T5 (de) 2013-05-20 2016-03-03 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI664731B (zh) 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
US9343579B2 (en) 2013-05-20 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112015001878B4 (de) * 2014-04-18 2021-09-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63239117A (ja) 1987-01-28 1988-10-05 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓２Ｏ↓５で示される六方晶系の層状構造を有する化合物およびその製造法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置

Also Published As

Publication number Publication date
KR20170086546A (ko) 2017-07-26
WO2016083952A1 (en) 2016-06-02
US20160155850A1 (en) 2016-06-02
JP2016111352A (ja) 2016-06-20
DE112015005339T5 (de) 2017-08-17
JP2020107898A (ja) 2020-07-09
JP6880267B2 (ja) 2021-06-02
KR102524983B1 (ko) 2023-04-21
KR20230058538A (ko) 2023-05-03
US9698276B2 (en) 2017-07-04
TW201626567A (zh) 2016-07-16
TWI669819B (zh) 2019-08-21
JP6671154B2 (ja) 2020-03-25

Similar Documents

Publication Publication Date Title
KR102524983B1 (ko) 반도체 장치, 모듈, 및 전자 기기
JP7286826B2 (ja) 半導体装置
JP6796411B2 (ja) 半導体装置の作製方法
JP2023080163A (ja) 半導体装置
KR102513878B1 (ko) 반도체 장치의 제작 방법
KR102651755B1 (ko) 반도체 장치, 반도체 장치의 제작 방법, 모듈, 및 전자 기기
JP2016063227A (ja) 半導体装置の作製方法
JP2020102643A (ja) 半導体装置
JP2016082241A (ja) 半導体装置およびその作製方法、ならびにモジュールおよび電子機器
WO2016067161A1 (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal