[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20210035745A - 검사 장치의 제어 방법 및 검사 장치 - Google Patents

검사 장치의 제어 방법 및 검사 장치 Download PDF

Info

Publication number
KR20210035745A
KR20210035745A KR1020200118336A KR20200118336A KR20210035745A KR 20210035745 A KR20210035745 A KR 20210035745A KR 1020200118336 A KR1020200118336 A KR 1020200118336A KR 20200118336 A KR20200118336 A KR 20200118336A KR 20210035745 A KR20210035745 A KR 20210035745A
Authority
KR
South Korea
Prior art keywords
alignment
inspection
aligner
control unit
wafer
Prior art date
Application number
KR1020200118336A
Other languages
English (en)
Other versions
KR102480524B1 (ko
Inventor
도모야 엔도
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20210035745A publication Critical patent/KR20210035745A/ko
Application granted granted Critical
Publication of KR102480524B1 publication Critical patent/KR102480524B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2862—Chambers or ovens; Tanks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

[과제] 컨택트 정밀도를 향상시키는 검사 장치의 제어 방법 및 검사 장치를 제공한다.
[해결 수단] 기판을 검사하는 테스터를 수용하는 검사실을 배열한 검사실열을 복수단 갖는 검사부와, 상기 검사실열에 적어도 1개 마련되고, 상기 테스터에 대해서 기판을 컨택트시키는 복수의 얼라이너와, 상기 얼라이너를 제어하는 제어부를 구비하고, 상기 제어부는, 하나의 상기 얼라이너가 얼라인먼트를 할 때, 다른 상기 얼라이너의 동작을 제한하는, 검사 장치의 제어 방법.

Description

검사 장치의 제어 방법 및 검사 장치{CONTROL METHOD FOR INSPECTION DEVICE AND INSPECTION DEVICE}
본 개시는, 검사 장치의 제어 방법 및 검사 장치에 관한 것이다.
반도체 디바이스가 형성된 웨이퍼를 탑재 장치에 탑재하고, 반도체 디바이스에 대해, 테스터로부터 프로브 등을 통해서 전류를 공급함으로써, 반도체 디바이스의 전기적 특성을 검사하는 검사 장치가 알려져 있다.
특허문헌 1에는, 다단의 검사실을 갖는 검사 시스템이 개시되어 있다.
일본 특허공개 2019-029627호 공보
일 측면에서는, 본 개시는, 컨택트 정밀도를 향상시키는 검사 장치의 제어 방법 및 검사 장치를 제공한다.
상기 과제를 해결하기 위해서, 일 태양에 의하면, 기판을 검사하는 테스터를 수용하는 검사실을 배열한 검사실열을 복수단 갖는 검사부와, 상기 검사실열에 적어도 1개 마련되고, 상기 테스터에 대해서 기판을 컨택트시키는 복수의 얼라이너와, 상기 얼라이너를 제어하는 제어부를 구비하고, 상기 제어부는, 하나의 상기 얼라이너가 얼라인먼트를 할 때, 다른 상기 얼라이너의 동작을 제한하는, 검사 장치의 제어 방법이 제공된다.
일 측면에 의하면, 컨택트 정밀도를 향상시키는 검사 장치의 제어 방법 및 검사 장치를 제공할 수 있다.
도 1은 본 실시형태에 따른 기판 검사 장치의 개략도이다.
도 2는 본 실시형태에 따른 기판 검사 장치의 개략도이다.
도 3은 본 실시형태에 따른 기판 검사 장치의 테스터 및 반송 스테이지의 설명도의 일례이다.
도 4는 웨이퍼를 프로브 카드에 컨택트시키는 처리의 일례를 나타내는 플로 차트이다.
도 5는 고(高)정밀도 모드에 있어서의 처리의 일례를 나타내는 플로 차트이다.
도 6은 고정밀도 모드에 있어서의 웨이퍼를 프로브 카드에 컨택트시키는 처리의 일례를 나타내는 플로 차트이다.
도 7은 고정밀도 모드에 있어서의 처리의 일례를 나타내는 플로 차트이다
도 8은 고정밀도 모드에 있어서의 웨이퍼를 프로브 카드에 컨택트시키는 처리의 일례를 나타내는 플로 차트이다.
이하, 도면을 참조해서 본 개시를 실시하기 위한 형태에 대해서 설명한다. 각 도면에 있어서, 동일 구성 부분에는 동일 부호를 붙이고, 중복된 설명을 생략하는 경우가 있다.
〔기판 검사 장치〕
본 발명의 실시형태에 따른 기판 검사 장치에 대해서 설명한다. 본 발명의 실시형태에 따른 기판 검사 장치는, 복수 셀을 탑재하고, 복수 셀의 각각이 독립해서 동시에 기판인 반도체 웨이퍼(이하 「웨이퍼」라고 한다)를 검사하는 것이 가능한 장치이다. 한편, 기판 검사 장치는, 이에 한정되지 않고, 예를 들면 1매의 웨이퍼를 검사하는 장치여도 된다.
도 1 및 도 2는, 본 발명의 실시형태에 따른 기판 검사 장치의 개략도이다. 도 1은 기판 검사 장치의 수평 단면을 나타내고, 도 2는 도 1에 있어서의 일점 쇄선 1A-1B에 있어서 절단한 단면을 나타낸다.
도 1 및 도 2에 나타나는 바와 같이, 기판 검사 장치(10)는, 검사실(11)을 구비한다. 검사실(11)은, 검사 영역(12)과, 반출입 영역(13)과, 반송 영역(14)을 갖는다.
검사 영역(12)은, 웨이퍼 W에 형성된 각 반도체 디바이스의 전기적 특성의 검사를 행하는 영역이다. 검사 영역(12)에는, 복수의 웨이퍼 검사용의 인터페이스로서의 테스터(15)가 배치된다. 구체적으로는, 검사 영역(12)은 수평으로 배열된 복수의 테스터(15)로 이루어지는 테스터열의 다단 구조, 예를 들면 3단 구조를 갖고, 테스터열의 각각에 대응해서 1개의 테스터측 카메라(상부 카메라)(16)가 배치된다. 각 테스터측 카메라(16)는 대응하는 테스터열을 따라 수평으로 이동하고, 테스터열을 구성하는 각 테스터(15)의 앞에 위치해서 반송 스테이지(얼라이너)(18)가 반송하는 웨이퍼 W 등의 위치나 후술하는 척 탑(50)의 경사의 정도를 확인한다.
반출입 영역(13)은, 검사실(11)에 대한 웨이퍼 W의 반출입을 행하는 영역이다. 반출입 영역(13)은, 복수의 수용 공간(17)으로 구획되어 있다. 각 수용 공간(17)에는, 포트(17a), 얼라이너(17b), 로더(17c), 및 컨트롤러(17d)가 배치된다. 포트(17a)는, 복수의 웨이퍼 W를 수용하는 용기인 FOUP를 받아들인다. 얼라이너(17b)는, 웨이퍼 W의 위치 맞춤을 행한다. 로더(17c)는, 프로브 카드의 반출입을 행한다. 컨트롤러(17d)는, 기판 검사 장치(10)의 각 부의 동작을 제어한다.
반송 영역(14)은, 검사 영역(12) 및 반출입 영역(13)의 사이에 마련된 영역이다. 반송 영역(14)에는, 반송 영역(14)뿐만 아니라 검사 영역(12)이나 반출입 영역(13)으로도 이동 자재인 반송 스테이지(18)가 배치된다. 반송 스테이지(18)는, 각 스테이지열에 대응해서 1개씩 마련되어 있다. 반송 스테이지(18)는, 반출입 영역(13)의 포트(17a)로부터 웨이퍼 W를 수취해서 각 테스터(15)에 반송한다. 또, 반송 스테이지(18)는, 반도체 디바이스의 전기적 특성의 검사가 종료된 웨이퍼 W를 각 테스터(15)로부터 포트(17a)에 반송한다. 또, 반송 스테이지(18)에는, 스테이지측 카메라(하부 카메라)(54)가 배치되어 있다. 스테이지측 카메라(54)는, 포고 프레임(20)의 하부에 장착된 프로브 카드(19)의 위치를 확인한다.
기판 검사 장치(10)에서는, 각 테스터(15)가 반송된 웨이퍼 W의 각 반도체 디바이스의 전기적 특성을 검사하지만, 반송 스테이지(18)가 하나의 테스터(15)를 향해 웨이퍼 W를 반송하고 있는 동안에 다른 테스터(15)는 다른 웨이퍼 W의 각 반도체 디바이스의 전기적 특성을 검사할 수 있다. 그 때문에, 웨이퍼 W의 검사 효율이 향상된다.
도 3은, 본 실시형태에 따른 기판 검사 장치(10)의 테스터(15) 및 반송 스테이지(18)의 설명도의 일례이다. 도 3은, 반송 스테이지(18)가 웨이퍼 W를 테스터(15)의 프로브 카드(19)에 맞닿게 한 상태를 나타낸다.
도 3에 나타나는 바와 같이, 테스터(15)는, 장치 프레임(도시하지 않음)에 고정되는 포고 프레임(20) 상에 설치된다. 포고 프레임(20)의 하부에는, 프로브 카드(19)가 장착된다. 포고 프레임(20)에 대해서 상하 방향으로 이동 자재인 플랜지(22)가 포고 프레임(20)에 계합(係合)된다. 포고 프레임(20) 및 플랜지(22)의 사이에는 원통 형상의 벨로스(23)가 개재된다.
프로브 카드(19)는, 원판 형상을 갖는 본체(24)와, 본체(24)의 상면의 거의 일면에 배치되는 다수의 전극(도시하지 않음)과, 본체(24)의 하면으로부터 도면 중 하방을 향하여 돌출되도록 배치되는 다수의 컨택트 프로브(25)(접촉 단자)를 갖는다. 각 전극은 대응하는 각 컨택트 프로브(25)와 접속되고, 각 컨택트 프로브(25)는, 프로브 카드(19)에 웨이퍼 W가 맞닿게 되었을 때, 웨이퍼 W에 형성된 각 반도체 디바이스의 전극 패드나 땜납 범프와 전기적으로 접촉한다. 다수의 컨택트 프로브(25)는, 예를 들면 웨이퍼 W의 전면(全面)에 일괄해서 접촉 가능하게 구성되어 있다. 이에 의해, 다수의 반도체 디바이스의 전기적 특성을 동시에 검사할 수 있으므로, 검사 시간을 단축할 수 있다.
포고 프레임(20)은, 대략 평판 형상의 본체(26)와, 본체(26)의 중앙부 부근에 뚫어 설치된 복수의 관통 구멍인 포고 블록 삽입 끼움 구멍(27)을 갖는다. 각 포고 블록 삽입 끼움 구멍(27)에는, 다수의 포고핀이 배열되어 형성되는 포고 블록(28)이 삽입 끼움된다. 포고 블록(28)은, 테스터(15)가 갖는 검사 회로(도시하지 않음)에 접속됨과 더불어, 포고 프레임(20)에 장착된 프로브 카드(19)에 있어서의 본체(24)의 상면의 다수의 전극에 접촉한다. 포고 블록(28)은, 전극에 접속되는 프로브 카드(19)의 각 컨택트 프로브(25)로 전류를 흘림과 더불어, 웨이퍼 W의 각 반도체 디바이스의 전기 회로로부터 각 컨택트 프로브(25)를 통해서 흘러 온 전류를 검사 회로를 향하여 흘린다.
플랜지(22)는, 원통 형상의 본체(22a)와, 본체(22a)의 하부에 형성된 둥근 고리 형상 부재로 이루어지는 맞닿음부(22b)를 갖고, 프로브 카드(19)를 둘러싸도록 배치된다. 플랜지(22)는, 척 탑(50)이 맞닿게 되기까지는, 자중(自重)에 의해 맞닿음부(22b)의 하면이 프로브 카드(19)의 각 컨택트 프로브(25)의 선단보다도 하방에 위치하도록 하방으로 이동한다.
벨로스(23)는, 금속제의 주름 상자 구조체이며, 상하 방향으로 신축 자재로 구성된다. 벨로스(23)의 하단 및 상단은, 각각 플랜지(22)의 맞닿음부(22b)의 상면 및 포고 프레임(20)의 하면에 밀착한다.
테스터(15)에서는, 포고 프레임(20) 및 베이스(21)의 사이의 공간이 시일 부재(30)로 봉지되고, 공간이 진공 흡인되는 것에 의해 포고 프레임(20)이 베이스(21)에 장착된다. 프로브 카드(19) 및 포고 프레임(20)의 사이의 공간도 시일 부재(31)로 봉지되고, 공간이 진공 흡인되는 것에 의해 프로브 카드(19)가 포고 프레임(20)에 장착된다.
반송 스테이지(18)는, 탑재 장치의 일례이고, 후판 부재의 척 탑(50)과, 보텀(bottom) 플레이트(52)를 갖는다. 척 탑(50)은 보텀 플레이트(52)에 탑재되고, 척 탑(50)의 상면에는 웨이퍼 W가 탑재된다. 척 탑(50)은 보텀 플레이트(52)에 진공 흡착되고, 웨이퍼 W는 척 탑(50)에 진공 흡착된다. 따라서, 반송 스테이지(18)가 이동할 때, 웨이퍼 W가 반송 스테이지(18)에 대해서 상대적으로 이동하는 것을 방지할 수 있다. 한편, 척 탑(50)이나 웨이퍼 W의 유지 방법은 진공 흡착에 한정되지 않고, 척 탑(50)이나 웨이퍼 W의 보텀 플레이트(52)에 대한 상대적인 이동을 방지할 수 있는 방법이면 되고, 예를 들면, 전자 흡착이나 클램프에 의한 유지여도 된다. 한편, 척 탑(50)의 상면의 외주부에는 시일 부재(33)가 배치된다.
반송 스테이지(18)는 이동 자재이기 때문에, 테스터(15)의 프로브 카드(19)의 하방으로 이동해서 척 탑(50)에 탑재된 웨이퍼 W를 프로브 카드(19)에 대향시킬 수 있음과 더불어, 테스터(15)를 향하여 이동시킬 수 있다. 척 탑(50)이 플랜지(22)의 맞닿음부(22b)에 맞닿게 되고, 웨이퍼 W가 프로브 카드(19)에 맞닿게 되었을 때에, 프로브 카드(19), 포고 프레임(20), 플랜지(22), 및 척 탑(50)에 의해 둘러싸이는 공간 S가 형성된다. 공간 S는, 벨로스(23) 및 시일 부재(33)에 의해 봉지되고, 공간 S가 진공 흡인되는 것에 의해 척 탑(50)이 프로브 카드(19)에 유지되고, 척 탑(50)에 탑재되는 웨이퍼 W가 프로브 카드(19)에 맞닿게 된다. 이때, 웨이퍼 W의 각 반도체 디바이스에 있어서의 각 전극 패드나 각 땜납 범프와, 프로브 카드(19)의 각 컨택트 프로브(25)가 맞닿게 된다. 한편, 기판 검사 장치(10)에서는, 반송 스테이지(18)의 이동은 컨트롤러(17d)에 의해서 제어되고, 컨트롤러(17d)는 반송 스테이지(18)의 위치나 이동량을 파악한다.
본 실시형태에 따른 기판 검사 장치(10)는, 웨이퍼 W를 검사하는 검사 모드로서, 통상 모드(제 1 동작 모드) 및 고정밀도 모드(제 2 동작 모드)를 갖는다. 여기에서, 통상 모드란, 웨이퍼 W의 검사의 스루풋(throughput)을 중시하는 검사 모드이다. 고정밀도 모드란, 웨이퍼 W와 프로브 카드(19)의 컨택트 정밀도를 중시하는 검사 모드이다. 컨트롤러(17d)는, 검사 대상에 따라서, 통상 모드 또는 고정밀도 모드를 선택하고, 웨이퍼 W를 검사할 수 있다.
<통상 모드>
통상 모드에 있어서의 기판 검사 장치(10)의 동작의 일례에 대해서, 도 4를 이용해서 설명한다.
도 4는, 통상 모드에 있어서의 웨이퍼 W를 프로브 카드(19)에 컨택트시키는 처리의 일례를 나타내는 플로 차트이다.
스텝 S101에 있어서, 웨이퍼 W를 반송한다. 구체적으로는, 컨트롤러(17d)는, 척 탑(50)에 웨이퍼 W를 탑재한 반송 스테이지(18)를 이동시킨다.
스텝 S102에 있어서, 프로브 얼라인먼트를 행한다. 구체적으로는, 컨트롤러(17d)는, 반송 스테이지(18)에 마련된 스테이지측 카메라(54)를 프로브 카드(19)의 하방에 배치하고, 프로브 카드(19)의 위치를 취득한다. 예를 들면, 프로브 카드(19)의 하면에는, 4개의 마커가 마련되어 있다. 컨트롤러(17d)는, 반송 스테이지(18)를 이동시켜서, 스테이지측 카메라(54)에서 프로브 카드(19)의 마커의 위치를 촬상하여, 마커의 좌표를 취득한다. 한편, 스테이지측 카메라(54)에서 프로브 카드(19)의 마커의 위치를 촬상할 때에는, 우선, 대략 보정 모드에 의해 위치 맞춤을 행하고, 다음에, 미세 보정 모드로 위치 맞춤을 행한다. 여기에서, 대략 보정 모드란, 스테이지측 카메라(54)를 매크로 촬영으로서, 반송 스테이지(18)를 이동시키는 모드이다. 미세 보정 모드란, 스테이지측 카메라(54)를 마이크로 촬영으로서, 대략 보정 모드보다도 고정밀도로 반송 스테이지(18)를 이동시키는 모드이다.
스텝 S103에 있어서, 상하 카메라 맞춤을 행한다. 구체적으로는, 컨트롤러(17d)는, 테스터측 카메라(16)를 소정의 위치로 이동시킨다. 또, 컨트롤러(17d)는, 반송 스테이지(18)를 이동시켜서, 테스터측 카메라(16)와 스테이지측 카메라(54)의 축을 맞춘다. 이에 의해, 테스터측 카메라(16)의 좌표와, 스테이지측 카메라(54)의 좌표의 대응을 취득한다. 한편, 테스터측 카메라(16)와 스테이지측 카메라(54)의 축을 맞출 때에는, 우선, 대략 보정 모드에 의해 위치 맞춤을 행하고, 다음에, 미세 보정 모드로 위치 맞춤을 행한다.
스텝 S104에 있어서, 웨이퍼 얼라인먼트를 행한다. 구체적으로는, 컨트롤러(17d)는, 테스터측 카메라(16)에서 반송 스테이지(18) 상의 웨이퍼 W의 위치를 취득한다. 예를 들면, 웨이퍼 W의 상면에는, 4개의 마커가 마련되어 있다. 컨트롤러(17d)는, 반송 스테이지(18)를 이동시켜서, 테스터측 카메라(16)에서 웨이퍼 W의 마커의 위치를 촬상하여, 마커의 좌표를 취득한다. 한편, 테스터측 카메라(16)에서 웨이퍼 W의 마커의 위치를 촬상할 때에는, 우선, 대략 보정 모드에 의해 위치 맞춤을 행하고, 다음에, 미세 보정 모드로 위치 맞춤을 행한다.
스텝 S105에 있어서, 웨이퍼 W를 프로브 카드(19)에 컨택트시키기 위한 좌표를 산출한다. 구체적으로는, 컨트롤러(17d)는, 스텝 S102에 있어서 취득한 프로브 카드(19)의 위치(좌표), 스텝 S104에 있어서 취득한 웨이퍼 W의 위치(좌표), 스텝 S103에 있어서 취득한 테스터측 카메라(16)와 스테이지측 카메라(54)의 관계에 기초해서, 웨이퍼 W를 프로브 카드(19)에 컨택트시키기 위한 좌표를 산출한다.
스텝 S106에 있어서, 반송 스테이지(18)를 이동시킨다. 구체적으로는, 컨트롤러(17d)는, 스텝 S105에서 산출한 좌표에 기초하여, 웨이퍼 W를 탑재한 반송 스테이지(18)를 이동시킨다. 이에 의해, 웨이퍼 W를 프로브 카드(19)에 컨택트시킨다.
한편, 도 2에 나타내는 바와 같이, 기판 검사 장치(10)는, 각 단마다 반송 스테이지(18)(18a∼18c)가 마련되어 있다. 통상 모드에 있어서, 컨트롤러(17d)는, 각 단의 반송 스테이지(18a∼18c)를, 각각 독립해서 제어한다. 이에 의해, 예를 들면, 1개의 단의 반송 스테이지(18)(예를 들면, 18a)에서 얼라인먼트, 반송 등의 처리를 행하고 있을 때에도, 다른 단의 반송 스테이지(18)(예를 들면, 18b, 18c)에서 얼라인먼트, 반송 등의 처리를 행할 수 있어, 웨이퍼 W의 검사의 스루풋을 향상시킬 수 있다.
<고정밀도 모드>
고정밀도 모드에 있어서의 기판 검사 장치(10)의 동작의 일례에 대해서 설명한다. 고정밀도 모드에 있어서도, 도 4의 플로 차트에 나타내는 처리에 의해, 웨이퍼 W를 프로브 카드(19)에 컨택트시킨다. 또, 고정밀도 모드에 있어서는, 통상 모드와 비교해서, 반송 스테이지(18)의 동작에 제한을 마련한다. 반송 스테이지(18)의 동작의 제한에 대해, 제 1 동작예 내지 제 6 동작예에 기초해서 설명한다.
<제 1 동작예>
고정밀도 모드의 제 1 동작예에 대해서, 도 5를 이용해서 설명한다. 도 5는, 고정밀도 모드에 있어서의 처리의 일례를 나타내는 플로 차트이다. 한편, 이하의 설명에 있어서, 반송 스테이지(18a)에 탑재된 웨이퍼 W를 프로브 카드(19)에 컨택트시키는 경우를 예로 설명한다.
스텝 S201에 있어서, 컨트롤러(17d)는, 반송 스테이지(18a)가 얼라인먼트 중인지 여부를 판정한다. 여기에서, 얼라인먼트 중이란, 스텝 S102의 프로브 얼라인먼트, 스텝 S103의 상하 카메라 맞춤, 스텝 S104의 웨이퍼 얼라인먼트를 말한다. 얼라인먼트 중이 아닌 경우(S201·No), 컨트롤러(17d)는 스텝 S201의 처리를 반복한다. 얼라인먼트 중인 경우(S202·Yes), 컨트롤러(17d)의 처리는 스텝 S202로 진행된다.
스텝 S202에 있어서, 컨트롤러(17d)는, 타단의 반송 스테이지(18b, 18c)의 동작을 제한한다. 구체적으로는, 제 1 동작예에 있어서는, 타단의 반송 스테이지(18b, 18c)를 그 자리에서 정지시킨다.
스텝 S203에 있어서, 컨트롤러(17d)는, 반송 스테이지(18a)에 있어서의 얼라인먼트가 종료되었는지 여부를 판정한다. 얼라인먼트가 종료되어 있지 않는 경우(S203·No), 컨트롤러(17d)는 스텝 S203의 처리를 반복한다. 얼라인먼트가 종료된 경우(S203·Yes), 컨트롤러(17d)의 처리는 스텝 S204로 진행된다.
스텝 S204에 있어서, 컨트롤러(17d)는, 타단의 반송 스테이지(18b, 18c)의 동작의 제한을 해제한다. 그리고, 컨트롤러(17d)의 처리는, 스텝 S201로 되돌아간다.
고정밀도 모드의 제 1 동작예에 의하면, 반송 스테이지(18a)의 얼라인먼트 중에 있어서, 타단의 반송 스테이지(18b, 18c)를 정지시킨다. 이에 의해, 타단의 반송 스테이지(18b, 18c)가 동작하는 것에 의해 생기는 진동의 영향을 억제해서, 반송 스테이지(18a)를 정밀도 좋게 얼라인먼트할 수 있다. 따라서, 반송 스테이지(18a)의 웨이퍼 W와 프로브 카드(19)의 컨택트 정밀도를 향상시킬 수 있다.
한편, 반송 스테이지(18a)의 얼라인먼트 중에 있어서, 타단의 반송 스테이지(18b, 18c)를 정지시키는 것에 의해, 웨이퍼 W의 검사의 스루풋이 저하된다. 그러나, 얼라인먼트의 시간은, 얼라인먼트 이외의 시간(예를 들면, 웨이퍼 W를 기판 검사 장치(10)에 반송하는 시간, 웨이퍼 W를 검사하는 시간 등)과 비교해서 짧다. 이 때문에, 검사의 스루풋의 저하의 영향은 작다. 또, 웨이퍼 W를 검사하는 시간이 길수록, 스루풋의 저하의 영향은 작아진다.
또, 반송 스테이지(18b, 18c)의 자중에 의해 기판 검사 장치(10)의 프레임에 왜곡이 생긴다. 반송 스테이지(18a)를 얼라인먼트할 때에, 반송 스테이지(18b, 18c)의 위치가 상이하면, 기판 검사 장치(10)의 프레임의 왜곡 상태도 상이하다. 이 때문에, 기판 검사 장치(10)의 프레임의 왜곡 상태에 의해, 웨이퍼 W와 프로브 카드(19)의 컨택트 정밀도로 영향을 미칠 우려가 있다.
컨트롤러(17d)는, 반송 스테이지(18b, 18c)의 정지하는 위치(셀)와, 얼라인먼트하고 있는 반송 스테이지(18a)의 위치(셀)에 기초하여, 프레임의 왜곡에 의한 오프셋량을 구하고, 스텝 S105에서 산출하는 좌표를 보정해도 된다. 이에 의해, 반송 스테이지(18a)의 웨이퍼 W와 프로브 카드(19)의 컨택트 정밀도를 향상시킬 수 있다.
<제 2 동작예>
고정밀도 모드의 제 2 동작예에 대해서 설명한다. 전술의 제 1 동작예에서는 반송 스테이지(18a)의 얼라인먼트 중에 타단의 반송 스테이지(18b, 18c)의 동작을 제한한다. 이에 비하여, 제 2 동작예에서는 반송 스테이지(18a)의 얼라인먼트 중의 미세 보정 모드에 있어서 타단의 반송 스테이지(18b, 18c)의 동작을 제한한다. 구체적으로는, 제 2 동작예에 있어서는, 타단의 반송 스테이지(18b, 18c)를 그 자리에서 정지시킨다.
고정밀도 모드의 제 2 동작예에 의하면, 타단의 반송 스테이지(18b, 18c)가 동작하는 것에 의해 생기는 진동의 영향을 억제해서, 반송 스테이지(18a)를 정밀도 좋게 얼라인먼트할 수 있다. 따라서, 반송 스테이지(18a)의 웨이퍼 W와 프로브 카드(19)의 컨택트 정밀도를 향상시킬 수 있다.
또, 제 2 동작예에 의하면, 타단의 반송 스테이지(18b, 18c)를 정지시키는 시간을 짧게 할 수 있으므로, 스루풋의 저하를 억제할 수 있다.
<제 3 동작예>
고정밀도 모드의 제 3 동작예에 대해서 설명한다. 제 3 동작예에서는, 스텝 S202에 있어서의 타단의 반송 스테이지(18b, 18c)의 동작의 제한으로서, 타단의 반송 스테이지(18b, 18c)를 홈 위치에서 정지시킨다. 여기에서, 홈 위치란, 미리 정해지는 위치이다.
고정밀도 모드의 제 3 동작예에 의하면, 타단의 반송 스테이지(18b, 18c)가 동작하는 것에 의해 생기는 진동의 영향을 억제해서, 반송 스테이지(18a)를 정밀도 좋게 얼라인먼트할 수 있다. 따라서, 웨이퍼 W와 프로브 카드(19)의 컨택트 정밀도를 향상시킬 수 있다.
또, 제 3 동작예에 의하면, 얼라인먼트 시에 있어서의 타단의 반송 스테이지(18b, 18c)의 위치를 홈 위치로 하는 것에 의해, 프레임의 왜곡의 영향을 일정하게 할 수 있다. 이에 의해, 반송 스테이지(18a)의 웨이퍼 W와 프로브 카드(19)의 컨택트 정밀도를 더 향상시킬 수 있다.
<제 4 동작예>
고정밀도 모드의 제 4 동작예에 대해서 설명한다. 제 4 동작예에서는, 스텝 S202에 있어서의 타단의 반송 스테이지(18b, 18c)의 동작의 제한으로서, 타단의 반송 스테이지(18b, 18c)를 구동할 때의 가감 속도를 제한한다. 구체적으로는, 통상 모드에 있어서의 반송 스테이지(18a∼18c)의 가감 속도의 제한값보다도, 고정밀도 모드에 있어서의 타단의 반송 스테이지(18b, 18c)의 가감 속도의 제한값을 작게 한다.
고정밀도 모드의 제 4 동작예에 의하면, 타단의 반송 스테이지(18b, 18c)가 동작하는 것에 의해 생기는 진동의 영향을 억제해서, 반송 스테이지(18a)를 정밀도 좋게 얼라인먼트할 수 있다. 따라서, 반송 스테이지(18a)의 웨이퍼 W와 프로브 카드(19)의 컨택트 정밀도를 향상시킬 수 있다.
<제 5 동작예>
고정밀도 모드의 제 5 동작예에 대해서 설명한다. 제 5 동작예에서는, 스텝 S202에 있어서의 타단의 반송 스테이지(18b, 18c)의 동작의 제한으로서, 타단의 반송 스테이지(18b, 18c)를 구동할 때의 가감 속도를 제한한다. 구체적으로는, 통상 모드에 있어서의 반송 스테이지(18a∼18c)의 가감 속도의 제한값보다도, 고정밀도 모드에 있어서의 타단의 반송 스테이지(18b, 18c)의 가감 속도의 제한값을 작게 한다. 또, 타단의 반송 스테이지(18b, 18c)에 있어서의 셀간의 이동을 금지한다.
고정밀도 모드의 제 5 동작예에 의하면, 타단의 반송 스테이지(18b, 18c)가 동작하는 것에 의해 생기는 진동의 영향을 억제해서, 반송 스테이지(18a)를 정밀도 좋게 얼라인먼트할 수 있다. 따라서, 웨이퍼 W와 프로브 카드(19)의 컨택트 정밀도를 향상시킬 수 있다.
또, 제 5 동작예에 의하면, 셀간의 이동을 제한하는 것에 의해, 프레임의 왜곡의 변동에 의한 영향을 저감할 수 있다. 이에 의해, 반송 스테이지(18a)의 웨이퍼 W와 프로브 카드(19)의 컨택트 정밀도를 더 향상시킬 수 있다.
<제 6 동작예>
고정밀도 모드의 제 6 동작예에 대해서 설명한다. 제 6 동작예에서는, 반송 스테이지(18a∼18c)를 구동할 때의 가감 속도를, 통상 모드와 비교해서 상시 떨어뜨린다.
고정밀도 모드의 제 6 동작예에 의하면, 타단의 반송 스테이지(18b, 18c)가 동작하는 것에 의해 생기는 진동의 영향을 억제해서, 반송 스테이지(18a)를 정밀도 좋게 얼라인먼트할 수 있다. 따라서, 반송 스테이지(18a)의 웨이퍼 W와 프로브 카드(19)의 컨택트 정밀도를 향상시킬 수 있다.
또, 고정밀도 모드에 있어서의 반송 스테이지(18a)의 동작은, 도 4의 플로 차트에 나타내는 처리에 의해 행해지는 것으로서 설명했지만, 이에 한정되는 것은 아니다. 얼라인먼트를 행하는 반송 스테이지(18a)의 동작에 대해, 제 7 동작예 내지 제 9 동작예에 기초해서 설명한다.
<제 7 동작예>
고정밀도 모드의 제 7 동작예에 대해서, 도 6을 이용해서 설명한다. 도 6은, 고정밀도 모드에 있어서의 웨이퍼 W를 프로브 카드(19)에 컨택트시키는 처리의 일례를 나타내는 플로 차트이다.
스텝 S301에 있어서, 스텝 S101과 마찬가지로, 웨이퍼 W를 반송한다.
스텝 S302에 있어서, 상하 카메라 맞춤을 행한다. 한편, 스텝 S302에 있어서의 상하 카메라 맞춤은, 스텝 S103에 있어서의 상하 카메라 맞춤과 마찬가지이다.
스텝 S303에 있어서, 프로브 얼라인먼트를 행한다. 한편, 스텝 S303에 있어서의 프로브 얼라인먼트는, 스텝 S102에 있어서의 프로브 얼라인먼트와 마찬가지이다.
스텝 S304에 있어서, 웨이퍼 얼라인먼트를 행한다. 한편, 스텝 S304에 있어서의 웨이퍼 얼라인먼트는, 스텝 S104에 있어서의 웨이퍼 얼라인먼트와 마찬가지이다.
스텝 S305에 있어서, 반송 스테이지(18a)의 얼라인먼트 중에 다단의 반송 스테이지(18b, 18c)가 구동했었는지 여부를 판정한다. 구동하고 있지 않는 경우(S305·No), 컨트롤러(17d)의 처리는 스텝 S308로 진행된다. 구동하고 있는 경우(S305·Yes), 컨트롤러(17d)의 처리는 스텝 S306으로 진행된다.
스텝 S306에 있어서, 재차, 상하 카메라 맞춤을 행한다. 한편, 스텝 S306에 있어서의 상하 카메라 맞춤은, 스텝 S302에 있어서의 상하 카메라 맞춤과 마찬가지이다.
스텝 S307에 있어서, 스텝 S302에 있어서의 상하 카메라 맞춤과 스텝 S306에 있어서의 상하 카메라 맞춤이 일치하는지 여부를 판정한다. 일치하지 않는 경우(S307·No), 컨트롤러(17d)의 처리는 스텝 S303으로 되돌아간다. 일치하는 경우(S307·Yes), 컨트롤러(17d)의 처리는 스텝 S308로 진행된다.
스텝 S308에 있어서, 웨이퍼 W를 프로브 카드(19)에 컨택트시키기 위한 좌표를 산출한다. 한편, 스텝 S308에 있어서의 좌표의 산출은, 스텝 S105에 있어서의 좌표의 산출과 마찬가지이다.
스텝 S309에 있어서, 반송 스테이지(18)를 이동시킨다. 구체적으로는, 컨트롤러(17d)는, 스텝 S308에서 산출한 좌표에 기초하여, 웨이퍼 W를 탑재한 반송 스테이지(18)를 이동시킨다. 이에 의해, 웨이퍼 W를 프로브 카드(19)에 컨택트시킨다.
고정밀도 모드의 제 7 동작예에 의하면, 반송 스테이지(18a)의 얼라인먼트 중에 타단의 반송 스테이지(18b, 18c)가 구동한 경우, 재차 상하 카메라 맞춤을 행하고, 그 결과가 얼라인먼트 개시 시에 행해진 상하 카메라 맞춤과 일치하는지 여부를 판정한다. 일치한 경우에는, 타단의 반송 스테이지(18b, 18c)를 구동한 것에 의한 컨택트 정밀도의 영향은 작다고 판정할 수 있다. 이에 의해, 반송 스테이지(18a)의 얼라인먼트의 재시도(retry)를 억제해서, 스루풋의 저하를 억제할 수 있다. 또, 일치하지 않는 경우에는, 재차 얼라인먼트를 다시 실행(redo)하는 것에 의해, 반송 스테이지(18a)의 웨이퍼 W와 프로브 카드(19)의 컨택트 정밀도를 향상시킬 수 있다.
<제 8 동작예>
고정밀도 모드의 제 8 동작예에 대해서, 도 7을 이용해서 설명한다. 도 7은, 고정밀도 모드에 있어서의 처리의 일례를 나타내는 플로 차트이다. 한편, 도 7에 나타내는 처리는, 프로브 얼라인먼트(S102, 303 등) 시에 행해진다. 또, 웨이퍼 얼라인먼트(S104, 304 등) 시에 행해져도 된다.
스텝 S401에 있어서, 프로브 카드(19)의 하면에 형성된 마커의 패턴을 측정한다.
스텝 S402에 있어서, 마커의 패턴의 피치간 거리를 산출한다.
스텝 S403에 있어서, 스텝 S402에서 산출한 이번 피치간 거리와, 전회의 피치간 거리의 차분이 소정의 임계값 이내인지 여부를 판정한다. 소정의 임계값 이내가 아닌 경우(S403·No), 스텝 S401로 되돌아가, 재차 마커의 패턴을 측정한다. 소정의 임계값 이내의 경우(S403·Yes), 도 7에 나타내는 플로를 종료한다.
프로브 카드(19)의 마커 패턴은 변화하지 않기 때문에, 패턴의 피치간 거리가 변동한 경우, 마커의 패턴의 측정 중에 진동 등의 영향을 받았다고 추정할 수 있다. 이 때문에, 패턴 측정을 다시 실행하는, 즉, 프로브 얼라인먼트를 다시 실행한다. 그 결과, 마커의 좌표를 적합하게 검출할 수 있으므로, 웨이퍼 W와 프로브 카드(19)의 컨택트 정밀도를 향상시킬 수 있다.
<제 9 동작예>
고정밀도 모드의 제 9 동작예에 대해서, 도 8을 이용해서 설명한다. 도 8은, 고정밀도 모드에 있어서의 웨이퍼 W를 프로브 카드(19)에 컨택트시키는 처리의 일례를 나타내는 플로 차트이다.
스텝 S501에 있어서, 스텝 S101과 마찬가지로, 웨이퍼 W를 반송한다.
스텝 S502에 있어서, 프로브 얼라인먼트를 행한다. 스텝 S503에 있어서, 상하 카메라 맞춤을 행한다. 스텝 S504에 있어서, 웨이퍼 얼라인먼트를 행한다. 스텝 S505에 있어서, 웨이퍼 W를 프로브 카드(19)에 컨택트시키기 위한 좌표를 산출한다. 한편, 이들의 처리는, 도 4의 스텝 S101∼S105에 나타내는 처리와 마찬가지이다.
스텝 S506 내지 스텝 S509에 있어서, 스텝 S502 내지 스텝 S505와 마찬가지로, 프로브 얼라인먼트, 상하 카메라 맞춤, 웨이퍼 얼라인먼트, 좌표 산출을 행한다.
스텝 S510에 있어서, 스텝 S505에서 산출한 1회째의 좌표와, 스텝 S509에서 산출한 2회째의 좌표가, 일치하는지 여부를 판정한다. 여기에서, 일치한다란, 예를 들면, 차분이 소정의 임계값 이내를 말한다. 일치하지 않는 경우(S510·No), 스텝 S502로 되돌아간다. 일치하는 경우(S510·Yes), 컨트롤러(17d)의 처리는 스텝 S511로 진행된다.
스텝 S511에 있어서, 반송 스테이지(18)를 이동시킨다. 구체적으로는, 컨트롤러(17d)는, 스텝 S308에서 산출한 좌표에 기초하여, 웨이퍼 W를 탑재한 반송 스테이지(18)를 이동시킨다. 이에 의해, 웨이퍼 W를 프로브 카드(19)에 컨택트시킨다
고정밀도 모드의 제 9 동작예에 의하면, 프로브 얼라인먼트, 상하 카메라 맞춤, 웨이퍼 얼라인먼트, 좌표 산출을 2회 실시하고, 일치하는지 여부를 판정한다. 이에 의해, 일치하지 않는 경우에는, 얼라인먼트를 다시 실행한다. 그 결과, 좌표를 적합하게 검출할 수 있으므로, 웨이퍼 W와 프로브 카드(19)의 컨택트 정밀도를 향상시킬 수 있다.
이상, 기판 검사 장치(10)에 대해서 설명했지만, 본 개시는 상기 실시형태 등으로 한정되는 것은 아니고, 특허청구범위에 기재된 본 개시의 요지의 범위 내에 있어서, 여러 가지의 변형, 개량이 가능하다.
제 1 동작예 내지 제 6 동작예에서 설명한 반송 스테이지(18)의 구동과, 제 7 동작예 내지 제 9 동작예에서 설명한 재검출의 처리를 조합해도 된다.
W: 웨이퍼
S: 공간
10: 기판 검사 장치
11: 검사실
12: 검사 영역(검사부)
13: 반출입 영역
14: 반송 영역
15: 테스터(검사 유닛)
16: 테스터측 카메라(상부 카메라)
17: 수용 공간
17d: 컨트롤러(제어부)
18: 반송 스테이지(얼라이너)
19: 프로브 카드
20: 포고 프레임(검사 유닛)
54: 스테이지측 카메라(하부 카메라)

Claims (11)

  1. 기판을 검사하는 테스터를 수용하는 검사실을 배열한 검사실열을 복수단 갖는 검사부와,
    상기 검사실열에 적어도 1개 마련되고, 상기 테스터에 대해서 기판을 컨택트시키는 복수의 얼라이너와,
    상기 얼라이너를 제어하는 제어부를 구비하고,
    상기 제어부는,
    하나의 상기 얼라이너가 얼라인먼트를 할 때, 다른 상기 얼라이너의 동작을 제한하는,
    검사 장치의 제어 방법.
  2. 제 1 항에 있어서,
    상기 제어부는,
    하나의 상기 얼라이너가 얼라인먼트를 할 때, 다른 상기 얼라이너를 정지시키는,
    검사 장치의 제어 방법.
  3. 제 1 항에 있어서,
    상기 얼라이너에 의한 얼라인먼트는, 대략 보정 모드와, 미세 보정 모드를 갖고,
    상기 제어부는,
    하나의 상기 얼라이너가 상기 미세 보정 모드로 얼라인먼트를 할 때, 다른 상기 얼라이너를 정지시키는,
    검사 장치의 제어 방법.
  4. 제 1 항에 있어서,
    상기 얼라이너는, 홈 위치를 갖고,
    상기 제어부는,
    하나의 상기 얼라이너가 얼라인먼트를 할 때, 다른 상기 얼라이너를 상기 홈 위치에서 정지시키는,
    검사 장치의 제어 방법.
  5. 제 1 항에 있어서,
    상기 제어부는,
    하나의 상기 얼라이너가 얼라인먼트를 할 때, 다른 상기 얼라이너의 가감 속도를 제한하는,
    검사 장치의 제어 방법.
  6. 제 5 항에 있어서,
    상기 제어부는,
    하나의 상기 얼라이너가 얼라인먼트를 할 때, 다른 상기 얼라이너의 상기 검사실간의 이동을 제한하는,
    검사 장치의 제어 방법.
  7. 기판을 검사하는 테스터를 수용하는 검사실을 배열한 검사실열을 복수단 갖는 검사부와,
    상기 검사실열에 적어도 1개 마련되고, 상기 테스터에 대해서 기판을 컨택트시키는 복수의 얼라이너와,
    상기 얼라이너를 제어하는 제어부를 구비하고,
    상기 제어부는,
    제 1 동작 모드와 제 2 동작 모드를 갖고,
    상기 제 2 동작 모드에 있어서의 상기 얼라이너의 가감 속도는, 상기 제 1 동작 모드에 있어서의 상기 얼라이너의 가감 속도보다도, 제한하는,
    검사 장치의 제어 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 얼라인먼트는,
    상부 카메라와 하부 카메라의 축을 맞추는 제 1 상하 카메라 맞춤과,
    상기 하부 카메라에서 프로브 카드의 위치를 검출하는 프로브 얼라인먼트와,
    상기 상부 카메라에서 기판의 위치를 검출하는 기판 얼라인먼트와,
    상기 상부 카메라와 상기 하부 카메라의 축을 맞추는 제 2 상하 카메라 맞춤을 갖고,
    상기 제어부는,
    상기 제 1 상하 카메라 맞춤의 결과와 상기 제 2 상하 카메라 맞춤의 결과의 차이가 소정값 이상인 경우, 재차 얼라인먼트를 행하는,
    검사 장치의 제어 방법.
  9. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 얼라인먼트는,
    검출 대상에 마련된 패턴의 위치를 검출해서, 상기 패턴의 피치간의 거리를 산출하고,
    산출된 피치간 거리와, 기억된 전회의 피치간 거리와의 차이가 소정값 이상인 경우, 재차 얼라인먼트를 행하는,
    검사 장치의 제어 방법.
  10. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 얼라인먼트는,
    하부 카메라에서 프로브 카드의 위치를 검출하는 프로브 얼라인먼트와,
    상부 카메라와 상기 하부 카메라의 축을 맞추는 상하 카메라 맞춤과,
    상기 상부 카메라에서 기판의 위치를 검출하는 기판 얼라인먼트를 갖고,
    상기 제어부는, 상기 얼라인먼트를 2회 행하고, 차이가 소정값 이상인 경우, 재차 얼라인먼트를 행하는,
    검사 장치의 제어 방법.
  11. 기판을 검사하는 테스터를 수용하는 검사실을 배열한 검사실열을 복수단 갖는 검사부와,
    상기 검사실열에 적어도 1개 마련되고, 상기 테스터에 대해서 기판을 컨택트시키는 복수의 얼라이너와,
    상기 얼라이너를 제어하는 제어부를 구비하고,
    상기 제어부는,
    하나의 상기 얼라이너가 얼라인먼트를 할 때, 다른 상기 얼라이너의 동작을 제한하는,
    검사 장치.
KR1020200118336A 2019-09-24 2020-09-15 검사 장치의 제어 방법 및 검사 장치 KR102480524B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019173443A JP7458161B2 (ja) 2019-09-24 2019-09-24 検査装置の制御方法および検査装置
JPJP-P-2019-173443 2019-09-24

Publications (2)

Publication Number Publication Date
KR20210035745A true KR20210035745A (ko) 2021-04-01
KR102480524B1 KR102480524B1 (ko) 2022-12-22

Family

ID=74880770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200118336A KR102480524B1 (ko) 2019-09-24 2020-09-15 검사 장치의 제어 방법 및 검사 장치

Country Status (4)

Country Link
US (1) US11385286B2 (ko)
JP (1) JP7458161B2 (ko)
KR (1) KR102480524B1 (ko)
CN (1) CN112635341B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022149765A (ja) 2021-03-25 2022-10-07 サトーホールディングス株式会社 情報処理システム、情報処理装置、情報処理方法、及び、プログラム
JP2023082554A (ja) * 2021-12-02 2023-06-14 株式会社東京精密 筐体及びプローバ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130057839A1 (en) * 2011-09-05 2013-03-07 Canon Kabushiki Kaisha Lithography system and manufacturing method of commodities
US20180275192A1 (en) * 2015-09-30 2018-09-27 Tokyo Electron Limited Wafer Inspection Method and Wafer Inspection Device
JP2019029627A (ja) 2017-08-03 2019-02-21 東京エレクトロン株式会社 検査システム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2501613B2 (ja) * 1988-03-08 1996-05-29 東京エレクトロン株式会社 ウエハプロ―バ
JPH0682738B2 (ja) * 1990-10-20 1994-10-19 トーワ株式会社 Ｉｃリードピンの外観検査方法および検査台
JPH0922927A (ja) * 1995-07-05 1997-01-21 Tokyo Electron Ltd 位置決め装置および検査装置
JP3424011B2 (ja) * 1997-11-19 2003-07-07 東京エレクトロン株式会社 プローブ方法及びプローブ装置
JP4740405B2 (ja) * 2000-11-09 2011-08-03 東京エレクトロン株式会社 位置合わせ方法及びプログラム記録媒体
JP3943022B2 (ja) * 2000-12-01 2007-07-11 株式会社荏原製作所 基板検査装置
JP4130101B2 (ja) * 2002-07-25 2008-08-06 株式会社東京精密 プローバ装置およびプローバ装置を備えた検査装置
JP2004200383A (ja) * 2002-12-18 2004-07-15 Tokyo Seimitsu Co Ltd 位置合わせ方法
JP2004296921A (ja) * 2003-03-27 2004-10-21 Canon Inc 位置検出装置
CN101630623B (zh) * 2003-05-09 2012-02-22 株式会社荏原制作所 基于带电粒子束的检查装置及采用了该检查装置的器件制造方法
US7349575B2 (en) * 2003-06-27 2008-03-25 Nippon Avionics Co., Ltd. Pattern inspection method and apparatus, and pattern alignment method
JP4383945B2 (ja) * 2004-04-06 2009-12-16 キヤノン株式会社 アライメント方法、露光方法、及び露光装置
JP4736821B2 (ja) * 2006-01-24 2011-07-27 株式会社日立製作所 パターン形成方法およびパターン形成装置
JP5137336B2 (ja) * 2006-05-29 2013-02-06 株式会社日本マイクロニクス 可動式プローブユニット機構及び電気検査装置
US7494830B2 (en) * 2007-04-06 2009-02-24 Taiwan Semiconductor Manufacturing Company Method and device for wafer backside alignment overlay accuracy
JP5354382B2 (ja) * 2007-08-10 2013-11-27 株式会社ニコン 基板貼り合わせ装置及び基板貼り合わせ方法、並びに積層半導体装置の製造方法
JP2010245508A (ja) * 2009-03-16 2010-10-28 Micronics Japan Co Ltd ウェハアライメント装置及びウェハアライメント方法
JP5456394B2 (ja) * 2009-07-09 2014-03-26 国立大学法人神戸大学 複合半透膜
WO2011016096A1 (ja) * 2009-08-07 2011-02-10 株式会社アドバンテスト 試験装置および試験方法
JP2012204695A (ja) * 2011-03-25 2012-10-22 Tokyo Electron Ltd プローブカード検出装置、ウエハの位置合わせ装置及びウエハの位置合わせ方法
JP6652361B2 (ja) * 2015-09-30 2020-02-19 東京エレクトロン株式会社 ウエハ検査装置及びウエハ検査方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130057839A1 (en) * 2011-09-05 2013-03-07 Canon Kabushiki Kaisha Lithography system and manufacturing method of commodities
US20180275192A1 (en) * 2015-09-30 2018-09-27 Tokyo Electron Limited Wafer Inspection Method and Wafer Inspection Device
JP2019029627A (ja) 2017-08-03 2019-02-21 東京エレクトロン株式会社 検査システム

Also Published As

Publication number Publication date
CN112635341A (zh) 2021-04-09
JP7458161B2 (ja) 2024-03-29
US20210088588A1 (en) 2021-03-25
US11385286B2 (en) 2022-07-12
KR102480524B1 (ko) 2022-12-22
JP2021052065A (ja) 2021-04-01
CN112635341B (zh) 2024-07-19

Similar Documents

Publication Publication Date Title
KR102479608B1 (ko) 콘택트 정밀도 보증 방법, 콘택트 정밀도 보증 기구, 및 검사 장치
US20180059176A1 (en) Offline vision assist method and apparatus for integrated circuit device vision alignment
KR102355572B1 (ko) 검사 장치, 검사 시스템, 및 위치 맞춤 방법
KR20190016695A (ko) 웨이퍼 정렬 방법 및 이를 이용하는 웨이퍼 검사 방법
KR102535099B1 (ko) 검사 장치 및 검사 장치 제어 방법
KR102480524B1 (ko) 검사 장치의 제어 방법 및 검사 장치
CN109863414B (zh) 基板检查装置和基板检查方法
US20200018790A1 (en) Circuit device, tester, inspection device, and method of adjusting bending of circuit board
CN111199904A (zh) 一种半导体的晶圆盒的悬挂式搬运设备及定位方法
KR101746292B1 (ko) 프로브 카드 정렬 방법
US11933839B2 (en) Inspection apparatus and inspection method
KR20200071672A (ko) 검사 장치, 및 검사 방법
KR101399540B1 (ko) 검사 장치
US20200124641A1 (en) Probe device and needle trace transcription method
CN110716123B (zh) 中间连接部件和检查装置
JP3201619B2 (ja) 半導体検査方法
KR101218507B1 (ko) 프로브 장치
WO2023053968A1 (ja) 検査装置及び検査方法
KR102302588B1 (ko) 보정용 프로브 카드, 프로브 테스트 장치, 보정용 프로브 카드의 설정 방법 및 보정용 프로브 카드를 이용한 프로브 테스트 장치의 얼라인 방법
WO2023189676A1 (ja) 検査方法及び検査装置
KR20240124986A (ko) 검사 장치 및 검사 방법
JP2023152601A (ja) 検査方法及び検査装置
JP2004259876A (ja) パッケージの位置決め方法及びその装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant