[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20210033132A - 적층형 전자 부품 - Google Patents

적층형 전자 부품 Download PDF

Info

Publication number
KR20210033132A
KR20210033132A KR1020190114443A KR20190114443A KR20210033132A KR 20210033132 A KR20210033132 A KR 20210033132A KR 1020190114443 A KR1020190114443 A KR 1020190114443A KR 20190114443 A KR20190114443 A KR 20190114443A KR 20210033132 A KR20210033132 A KR 20210033132A
Authority
KR
South Korea
Prior art keywords
electrode
electronic components
electrode layer
conductive resin
stacked electronic
Prior art date
Application number
KR1020190114443A
Other languages
English (en)
Inventor
김제중
이승렬
차수경
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020190114443A priority Critical patent/KR20210033132A/ko
Priority to US16/812,990 priority patent/US11049661B2/en
Priority to CN202010448003.7A priority patent/CN112530696B/zh
Publication of KR20210033132A publication Critical patent/KR20210033132A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명의 일 실시형태에 따른 적층형 전자 부품은 유전체층 및 상기 유전체층을 사이에 두고 번갈아 적층되는 제1 및 제2 내부 전극을 포함하고, 상기 적층 방향으로 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하는 바디; 상기 제3 면에 배치되어 상기 제1 내부 전극과 연결되며 상기 제1, 제2, 제5 및 제6 면의 일부까지 연장되어 배치되는 제1 전극층, 및 상기 제1 전극층을 덮도록 배치되는 제1 도전성 수지층을 포함하는 제1 외부 전극; 및 상기 제4 면에 배치되어 상기 제2 내부 전극과 연결되며 상기 제1, 제2, 제5 및 제6 면의 일부까지 연장되어 배치되는 제2 전극층, 및 상기 제2 전극층을 덮도록 배치되는 제2 도전성 수지층을 포함하는 제1 외부 전극; 을 포함하고, 상기 제1 및 제2 전극층과 접하는 상기 제1, 제2, 제5 및 제6 면의 표면 조도를 R1, 상기 제1 및 제2 도전성 수지층과 접하는 상기 제1, 제2, 제5 및 제6 면의 표면 조도를 R2로 정의할 때, R1 > R2를 만족한다.

Description

적층형 전자 부품{MULTILAYERED ELECTRONIC COMPONENT}
본 발명은 적층형 전자 부품에 관한 것이다.
적층형 전자 부품의 하나인 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트폰 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층 세라믹 커패시터는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점을 인하여 다양한 전자 장치의 부품으로 사용될 수 있다. 컴퓨터, 모바일 기기 등 각종 전자 기기가 소형화, 고출력화되면서 적층 세라믹 커패시터에 대한 소형화 및 고용량화의 요구가 증대되고 있다.
또한, 최근 자동차용 전장 부품에 대한 업계의 관심이 높아지면서 적층 세라믹 커패시터 역시 자동차 혹은 인포테인먼트 시스템에 사용되기 위하여 고신뢰성 및 고강도 특성이 요구되고 있다.
고신뢰성 및 고강도 특성을 확보하기 위하여, 종래의 전극층으로 구성되는 외부전극을 전극층 및 도전성 수지층의 이층 구조로 변경하는 방안이 제안되었다.
전극층 및 도전성 수지층의 이층 구조는 전극층 상에 도전성 물질을 함유하는 수지 조성물을 도포하여 외부 충격을 흡수하고 도금액 침투를 막아 신뢰성을 향상시킬 수 있다.
그러나, 업계에서 요구하는 고신뢰성 및 고강도 특성에 대한 기준이 점점 높아지고 있기 때문에, 고신뢰성 및 고강도 특성을 보다 향상시키기 위한 방안이 요구되고 있다.
한국 공개특허공보 제10-2014-0021416호
본 발명의 여러 목적 중 하나는 바디와 전극층 간의 결합력을 향상시키기 위함이다.
본 발명의 여러 목적 중 하나는 내습 신뢰성이 향상된 적층형 전자 부품을 제공하기 위함이다.
본 발명의 여러 목적 중 하나는 휨 강도 특성이 향상된 적층형 전자 부품을 제공하기 위함이다.
다만, 본 발명의 목적은 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
본 발명의 일 실시형태에 따른 적층형 전자 부품은 유전체층 및 상기 유전체층을 사이에 두고 번갈아 적층되는 제1 및 제2 내부 전극을 포함하고, 상기 적층 방향으로 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하는 바디; 상기 제3 면에 배치되어 상기 제1 내부 전극과 연결되며 상기 제1, 제2, 제5 및 제6 면의 일부까지 연장되어 배치되는 제1 전극층, 및 상기 제1 전극층을 덮도록 배치되는 제1 도전성 수지층을 포함하는 제1 외부 전극; 및 상기 제4 면에 배치되어 상기 제2 내부 전극과 연결되며 상기 제1, 제2, 제5 및 제6 면의 일부까지 연장되어 배치되는 제2 전극층, 및 상기 제2 전극층을 덮도록 배치되는 제2 도전성 수지층을 포함하는 제1 외부 전극; 을 포함하고, 상기 제1 및 제2 전극층과 접하는 상기 제1, 제2, 제5 및 제6 면의 표면 조도를 R1, 상기 제1 및 제2 도전성 수지층과 접하는 상기 제1, 제2, 제5 및 제6 면의 표면 조도를 R2로 정의할 때, R1 > R2를 만족한다.
본 발명의 다른 일 실시형태에 따른 적층형 전자 부품은 유전체층 및 상기 유전체층을 사이에 두고 번갈아 적층되는 제1 및 제2 내부전극을 포함하여 용량이 형성되는 용량 형성부와 상기 용량 형성부의 상부 및 하부에 형성된 커버부를 포함하고, 상기 적층 방향으로 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하는 바디; 상기 제3 면에 배치되어 상기 제1 내부 전극과 연결되며 상기 제1, 제2, 제5 및 제6 면의 일부까지 연장되어 배치되는 제1 전극층, 및 상기 제1 전극층을 덮도록 배치되는 제1 도전성 수지층을 포함하는 제1 외부 전극; 및 상기 제4 면에 배치되어 상기 제2 내부 전극과 연결되며 상기 제1, 제2, 제5 및 제6 면의 일부까지 연장되어 배치되는 제2 전극층, 및 상기 제2 전극층을 덮도록 배치되는 제2 도전성 수지층을 포함하는 제1 외부 전극; 을 포함하고, 상기 제1 및 제2 전극층과 접하는 상기 커버부의 표면 조도를 R1`, 상기 제1 및 제2 도전성 수지층과 접하는 상기 제1, 제2, 제5 및 제6 면의 표면 조도를 R2로 정의할 때, R1` > R2를 만족한다.
본 발명의 여러 효과 중 하나는 바디의 제1, 제2, 제5 및 제6 면 중 도전성 수지층과 접하는 영역보다 전극층과 접하는 영역의 표면 조도를 크게함으로써, 휨 강도 특성을 향상시킨 것이다.
다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시형태에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 I-I' 단면도이다.
도 3은 본 발명의 일 실시형태에 따른 유전체층 및 내부 전극이 적층된 바디를 분해하여 개략적으로 도시한 분해 사시도이다.
도 4는 본 발명의 일 실시형태에 따른 도 2의 P 영역 확대도이다.
도 5는 본 발명의 다른 일 실시형태에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 6은 도 5의 II-II` 단면도이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도면에서, X 방향은 제2 방향, L 방향 또는 길이 방향, Y 방향은 제3 방향, W 방향 또는 폭 방향, Z 방향은 제1 방향, 적층 방향, T 방향 또는 두께 방향으로 정의될 수 있다.
적층형 전자 부품
도 1은 본 발명의 일 실시형태에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 I-I' 단면도를 개략적으로 도시한 것이다.
도 3은 본 발명의 일 실시형태에 따른 유전체층 및 내부 전극이 적층된 바디를 분해하여 개략적으로 도시한 분해 사시도이다.
도 4는 본 발명의 일 실시형태에 따른 도 2의 P 영역 확대도이다.
이하, 도 1 내지 도 4를 참조하여 본 발명의 일 실시형태에 따른 적층형 전자 부품에 대하여 상세히 설명한다.
본 발명의 일 실시형태에 따른 적층형 전자 부품(100)은 유전체층(111) 및 상기 유전체층을 사이에 두고 번갈아 적층되는 제1 및 제2 내부 전극(121, 122)을 포함하고, 상기 적층 방향으로 서로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면(3, 4), 상기 제1 내지 제4 면과 연결되고 서로 대향하는 제5 및 제6 면(5, 6)을 포함하는 바디(110); 상기 제3 면에 배치되어 상기 제1 내부 전극과 연결되며 상기 제1, 제2, 제5 및 제6 면의 일부까지 연장되어 배치되는 제1 전극층(131a), 및 상기 제1 전극층을 덮도록 배치되는 제1 도전성 수지층(131b)을 포함하는 제1 외부 전극(131); 및 상기 제4 면에 배치되어 상기 제2 내부 전극과 연결되며 상기 제1, 제2, 제5 및 제6 면의 일부까지 연장되어 배치되는 제2 전극층(132a), 및 상기 제2 전극층을 덮도록 배치되는 제2 도전성 수지층(132b)을 포함하는 제1 외부 전극(132); 을 포함하고, 상기 제1 및 제2 전극층과 접하는 상기 제1, 제2, 제5 및 제6 면의 표면 조도를 R1, 상기 제1 및 제2 도전성 수지층과 접하는 상기 제1, 제2, 제5 및 제6 면의 표면 조도를 R2로 정의할 때, R1 > R2를 만족한다.
바디(110)는 유전체층(111) 및 내부 전극(121, 122)이 교대로 적층되어 있다.
바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디(110)에 포함된 세라믹 분말의 수축으로 인하여, 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.
바디(110)는 두께 방향(Z 방향)으로 서로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면(1, 2)과 연결되고 길이 방향(X 방향)으로 서로 대향하는 제3 및 제4 면(3, 4), 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 폭 방향(Y 방향)으로 서로 대향하는 제5 및 제6 면(5, 6)을 가질 수 있다.
바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않는다. 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다.
상기 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
바디(110)는, 상기 바디(110)의 내부에 배치되며, 상기 유전체층(111)을 사이에 두고 번갈아 적층되는 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함하여 용량이 형성되는 용량 형성부(A), 상기 용량 형성부(A)의 상부 및 하부에 형성된 커버부(112, 113)를 포함할 수 있다.
상기 용량 형성부(A)는 커패시터의 용량 형성에 기여하는 부분으로서, 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.
상기 상부 커버부(112) 및 하부 커버부(113)는 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부의 상하면에 각각 상하 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
상기 상부 커버부(112) 및 하부 커버부(113)는 내부 전극을 포함하지 않으며, 유전체층(111)과 동일한 재료를 포함할 수 있다.
복수의 내부 전극(121, 122)은 유전체층(111)을 사이에 두고 서로 대향하도록 배치된다.
내부 전극(121, 122)은 유전체층을 사이에 두고 서로 대향하도록 번갈아 배치되는 제1 및 제2 내부 전극(121, 122)을 포함할 수 있다.
제1 및 제2 내부 전극(121, 122)은 바디(110)의 제3 및 제4 면(3, 4)으로 각각 노출될 수 있다.
도 2를 참조하면, 제1 내부 전극(121)은 제4 면(4)과 이격되며 제3 면(3)을 통해 노출되고, 제2 내부 전극(122)은 제3 면(3)과 이격되며 제4 면(4)을 통해 노출될 수 있다. 바디의 제3 면(3)에는 제1 외부 전극(131)이 배치되어 제1 내부 전극(121)과 연결되고, 바디의 제4 면(4)에는 제2 외부 전극(132)이 배치되어 제2 내부 전극(122)과 연결될 수 있다.
제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다.
도 3을 참조하면, 바디(110)는 제1 내부 전극(121)이 인쇄된 유전체층(111)과 제2 내부 전극(122)이 인쇄된 유전체층(111)을 두께 방향(Z 방향)으로 번갈아 적층한 후, 소성하여 형성할 수 있다.
제1 및 제2 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag) 및 이들의 합금 중 하나 이상의 물질을 포함하는 도전성 페이스트를 사용하여 형성될 수 있다.
상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
외부 전극(131, 132)은 바디(110)에 배치되고 내부 전극(121, 122)과 연결된다. 도 2에 도시된 형태와 같이 제1 및 제2 내부 전극(121, 122)과 각각 접속된 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다.
상기 제1 및 제2 외부 전극(131, 132)은 정전 용량 형성을 위해 상기 제1 및 제2 내부 전극(121, 122)과 각각 전기적으로 연결될 수 있으며, 상기 제2 외부 전극(132)은 상기 제1 외부 전극(131)과 다른 전위에 연결될 수 있다.
제1 외부 전극(131)은 제1 전극층(131a)과 제1 도전성 수지층(131b)을 포함한다.
제1 전극층(131a)은 상기 제3 면(3)에 배치되어 상기 제1 내부 전극(121)과 연결되며 상기 제1, 제2, 제5 및 제6 면의 일부까지 연장되어 배치된다. 제1 도전성 수지층(131b)은 제1 전극층(131a)을 덮도록 배치된다.
제2 외부 전극(132)은 제2 전극층(132a)과 제2 도전성 수지층(132b)을 포함한다.
제2 전극층(132a)은 상기 제4 면(3)에 배치되어 상기 제2 내부 전극(122)과 연결되며 상기 제1, 제2, 제5 및 제6 면의 일부까지 연장되어 배치된다. 제2 도전성 수지층(132b)은 제2 전극층(132a)을 덮도록 배치된다.
외부 전극(131, 132) 중 제3 및 제4 면 상에 배치되는 영역을 접속부(C), 제1, 제2, 제5 및 제6 면 상에 배치되는 영역을 밴드부(B)로 정의할 수 있다.
즉, 제1 외부 전극(131)은 상기 바디의 제3 면에 배치되는 접속부(C) 및 상기 접속부에서 상기 제1, 제2, 제5 및 제6 면의 일부까지 연장되는 밴드부(B)를 포함할 수 있다. 이와 마찬가지로, 제2 외부 전극(132)은 상기 바디의 제4 면에 배치되는 접속부(C) 및 상기 접속부에서 상기 제1, 제2, 제5 및 제6 면의 일부까지 연장되는 밴드부(B)를 포함할 수 있다.
본 발명의 일 실시형태에 따르면, 바디(110)의 제1 및 제2 전극층(131a, 132a)과 접하는 제1, 제2, 제5 및 제6 면(1, 2, 5, 6)의 표면 조도를 R1, 제1 및 제2 도전성 수지층(131b, 132)과 접하는 제1, 제2, 제5 및 제6 면(1, 2, 5, 6)의 표면 조도를 R2로 정의할 때, R1 > R2를 만족한다.
즉, 밴드부(B)의 전극층과 접하는 바디의 표면 조도(R1)가 밴드부(B)의 도전성 수지층과 접하는 바디의 표면 조도(R2)보다 크다.
적층형 전자 부품(100)에 휨 응력이 작용할 시, 우선적으로 도전성 수지층(131b, 132b)이 필-오프(peel-off) 되면서 응력을 해소하게 된다. 이에 따라, 바디(110)에 전달되는 응력을 최소화시켜 바디에 크랙(crack)이 발생하는 것을 방지할 수 있다.
그러나, 도전성 수지층(131b, 132b)이 필-오프(peel-off) 되면서 전극층(131a, 132a)도 같이 필-오프(peel-off) 되거나, 노출된 전극층(131a, 132a)의 끝단에 산화가 발생할 수 있다.
이에 따라, 필-오프(peel-off)가 발생한 부분 또는 노출된 전극층(131a, 132a)의 끝단으로 수분이 침투하여 절연 저항이 저하되거나 단락이 발생할 수 있다.
하지만, 본 발명의 일 실시형태에 따라, R1 > R2를 만족하도록 바디(110)의 표면 조도를 제어한 경우에는, 바디(110)와 전극층(131a, 132a) 간의 결합력을 향상시키고, 도전성 수지층(131b, 132b)의 필-오프(peel-off) 되면서 응력을 해소하는 효과를 향상시킴으로써 적층형 전자 부품(100)의 휨 강도 특성 및 내습 신뢰성을 향상시킬 수 있다.
본 발명의 일 실시형태에 따라, R1 > R2를 만족하도록 바디(110)의 표면 조도를 제어한 경우에는, 도전성 수지층(131b, 132b)이 필-오프(peel-off) 되더라도, 전극층(131a, 132a)도 같이 필-오프(peel-off) 되거나, 노출된 전극층(131a, 132a)의 끝단에 산화가 발생하는 것을 억제할 수 있으므로, 절연 저항이 저하되거나 단락이 발생하는 것을 방지할 수 있다.
표면 조도란 표면을 가공할 때에 표면에 생기는 미세한 요철의 정도를 일컫는 것으로서, 표면 거칠기라고도 한다.
표면 조도는 가공에 사용되는 공구, 가공법의 적부, 표면에 긁힌 흠, 녹, 에칭 등에 의해서 생기는 것으로, 거칠기의 정도를 나타내는 데 있어서 표면을 그것과 직각인 평면으로 절단하고 그 단면을 보면 높낮이를 가지는데, 가장 낮은 곳에서 가장 높은 곳까지의 높이를 취하여 이것을 중심선 평균 거칠기라고 정의할 수 있다.
도 4를 참조하면, 중심선 평균 거칠기를 산출하는 방법은 외부전극의 밴드부(B)와 바디(110)의 계면에서 가지는 표면 조도에 대하여 가상의 중심선(Rc)을 그을 수 있다.
다음으로, 밴드부(B)에서 전극층이 바디와 접하는 영역(B1) 및 도전성 수지층이 바디와 접하는 영역(B2)에서 상기 표면 조도의 가상의 중심선(Rc)을 기준으로 각각의 거리(예를 들어, r1, r2, r3　... rn)를 측정한 후, 하기 식 1과 같이 각 거리의 평균값을 구하여 산출된 값으로 R1 및 R2의 중심선 평균 거칠기를 산출할 수 있다.
[식 1]
Figure pat00001
R1은 중심선 평균 거칠기가 0.2μm 초과 3.0μm 이하일 수 있다.
R1의 중심선 평균 거칠기가 0.2μm 이하인 경우에는 앵커(Anchor) 효과에 의한 전극층(131a, 132a)과 바디(110) 간의 물리적 결합력 향상 효과가 불충분할 수 있다. 전극층(131a, 132a)과 바디(110) 간의 물리적 결합력 향상 효과가 불충분한 경우, 휨 응력이 작용하여 도전성 수지층(131b, 132b)이 필-오프(peel-off) 되면서 전극층(131a, 132a)도 같이 필-오프(peel-off) 되거나, 노출된 전극층(131a, 132a)의 끝단에 산화가 발생할 수 있다. 이에 따라, 절연 저항이 저하되거나 단락이 발생될 수 있다.
반면에, R1의 중심선 평균 거칠기가 3.0μm 초과인 경우에는 응력 발생시 전극층(131a, 132a)에 응력이 집중되어 크랙이 유발될 우려가 있다.
하기 표 1은 R1 및 R2를 변화해가며 샘플 칩을 제조한 후, 내습 신뢰성을 평가한 것이다.
각 시험번호 마다 100개의 샘플 칩을 준비하여, 5mm 휨 응력을 가한 후, 온도 85℃ 상대 습도 85%에서, 50V의 전압을 1000시간 인가하였을 때, 100개의 샘플 칩 중 절연 저항치가 초기 수치 대비하며 1/10 이하로 낮아진 샘플을 불량으로 평가하여 그 개수를 기재하였다.
시험번호 R1(μm) R2(μm) 내습 신뢰성
1 0.05 0.05 3/100
2 0.10 0.10 4/100
3 0.15 0.15 1/100
4 0.20 0.20 1/100
5 0.30 0.20 0/100
6 0.40 0.20 0/100
7 0.60 0.20 0/100
8 0.80 0.20 0/100
상기 표 1을 참조하면, R1이 R2와 동일한 시험번호 1 내지 4는 내습 신뢰성이 불량인 샘플이 존재하여 내습 신뢰성이 열위한 것을 확인할 수 있다.
반면에, R1이 R2보다 큰 시험번호 5 내지 8은 내습 신뢰성이 우수한 것을 확인할 수 있다.
또한, 0.2μm 이하인 시험번호 1 내지 4에서는 내습 신뢰성이 불량인 샘플이 존재하여 내습 신뢰성이 열위한 것을 확인할 수 있다.
반면에, R1이 0.2μm 초과인 시험번호 5 내지 8은 내습 신뢰성이 우수한 것을 확인할 수 있다.
R2는 중심선 평균 거칠기가 0.3μm 이하일 수 있다.
R2의 중심선 평균 거칠기가 0.3μm 초과인 경우에는 도전성 수지층(131b, 132b)과 바디(110)간의 결합력이 증가하여, 도전성 수지층(131b, 132b)이 필-오프(peel-off) 되기 전에 도전성 수지층(131b, 132b)의 의 끝단에서부터 휨 크랙이 발생할 우려가 있다.
한편, R2는 바디(110)의 제1, 제2, 제5 및 제6 면(1, 2, 5, 6) 중 제1 및 제2 외부 전극(131, 132)과 접하지 않는 영역보다 중심선 평균 거칠기가 클 수 있다.
바디(110)의 제1, 제2, 제5 및 제6 면(1, 2, 5, 6) 중 제1 및 제2 외부 전극(131, 132)과 접하지 않는 영역이 R2와 중심선 평균 거칠기가 같거나 큰 경우에는 페이스트나 도금액의 번짐 등이 발생할 우려가 있기 때문이다.
또한, R1은 바디(110)의 제3 및 제4 면(3, 4)보다 중심선 평균 거칠기보다 클 수 있다.
바디(110)의 제3 및 제4 면(3, 4)이 R1과 중심선 평균 거칠기가 같거나 큰 경우에는 내부 전극(121, 122)과 전극층(131a, 132a) 간의 전기적 연결성이 저하될 수 있기 때문이다.
전극층(131a, 132a)은 도전성 금속 및 글라스를 포함할 수 있다.
전극층(131a, 132a)에 사용되는 도전성 금속은 정전 용량 형성을 위해 상기 내부 전극과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
상기 전극층(131a, 132a)은 상기 도전성 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.
도전성 수지층(131b, 132b)은 도전성 금속 및 베이스 수지를 포함한다.
도전성 수지층(131b, 132b)에 포함되는 도전성 금속은 전극층(131a, 132a)과 전기적으로 연결되도록 하는 역할을 수행한다.
도전성 수지층(131b, 132b)에 포함되는 도전성 금속은 전극층(131a, 132a)과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
도전성 수지층(131b, 132b)에 포함되는 도전성 금속은 구형 분말 및 플레이크형 분말 중 1 이상을 포함할 수 있다. 즉, 도전성 금속은 플레이크형 분말으로만 이루어지거나, 구형 분말로만 이루어질 수 있고, 플레이크형 분말과 구형 분말이 혼합된 형태일 수도 있다.
여기서, 구형 분말은 완전한 구형이 아닌 형태도 포함할 수 있으며, 예를 들어 장축과 단축의 길이 비율(장축/단축)이 1.45 이하인 형태를 포함할 수 있다.
플레이크형 분말은 납작하면서 길쭉한 형태를 가진 분말을 의미하며, 특별히 제한되는 것은 아니나, 예를 들어 장축과 단축의 길이 비율(장축/단축)이 1.95 이상일 수 있다.
상기 구형 분말 및　플레이크형 분말의 장축과 단축의 길이는 적층형 전자 부품의 폭(Y) 방향의 중앙부에서 절단한 X 및 Z 방향 단면(L-T 단면)을 주사전자현미경(Scanning Eletron Microscope, SEM)으로 스캔하여 얻은 이미지로부터 측정할 수 있다.
도전성 수지층(131b, 132b)에 포함되는 베이스 수지는 접합성 확보 및 충격 흡수 역할을 수행한다.
도전성 수지층(131b, 132b)에 포함되는 베이스 수지는 접합성 및 충격흡수성을 가지고, 도전성 금속 분말과 혼합하여 페이스트를 만들 수 있는 것이면 특별히 제한되지 않으며, 예를 들어 에폭시계 수지를 포함할 수 있다.
한편, 외부 전극(131, 132)은 실장 특성을 향상시키기 위하여 상기 도전성 수지층(131b, 132b) 상에 배치된 도금층을 추가로 포함할 수 있다.
예를 들면, 도금층은 Ni 도금층 또는 Sn 도금층일 수 있으며, 도전성 수지층(131b, 132b) 상에 Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있고, 복수의 Ni 도금층 및/또는 복수의 Sn 도금층을 포함할 수도 있다.
도 5는 본 발명의 다른 일 실시형태에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 6은 도 5의 II-II` 단면도이다.
이하, 도5 및 도 6을 참조하여, 본 발명의 다른 일 실시형태에 따른 적층형 전자 부품(100`)에 대하여 상세히 설명한다. 다만, 중복되는 설명을 피하기 위하여, 본 발명의 일 실시형태에 따른 적층형 전자 부품(100)과 공통되는 설명은 생략한다.
본 발명의 다른 일 실시형태에 따른 적층형 전자 부품(100`)은 유전체층(111) 및 상기 유전체층을 사이에 두고 번갈아 적층되는 제1 및 제2 내부 전극(121, 122)을 포함하여 용량이 형성되는 용량 형성부(A)와 상기 용량 형성부의 상부 및 하부에 형성된 커버부(112, 113)를 포함하고, 상기 적층 방향으로 서로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면(3, 4), 상기 제1 내지 제4 면과 연결되고 서로 대향하는 제5 및 제6 면(5, 6)을 포함하는 바디(110`); 상기 제3 면에 배치되어 상기 제1 내부 전극과 연결되며 상기 제1, 제2, 제5 및 제6 면의 일부까지 연장되어 배치되는 제1 전극층(131a), 및 상기 제1 전극층을 덮도록 배치되는 제1 도전성 수지층(131b)을 포함하는 제1 외부 전극(131); 및 상기 제4 면에 배치되어 상기 제2 내부 전극과 연결되며 상기 제1, 제2, 제5 및 제6 면의 일부까지 연장되어 배치되는 제2 전극층(132a), 및 상기 제2 전극층을 덮도록 배치되는 제2 도전성 수지층(132b)을 포함하는 제1 외부 전극(132); 을 포함하고, 상기 제1 및 제2 전극층과 접하는 상기 커버부의 표면 조도를 R1`, 상기 제1 및 제2 도전성 수지층과 접하는 상기 제1, 제2, 제5 및 제6 면의 표면 조도를 R2로 정의할 때, R1` > R2를 만족한다.
바디(110`)는, 상기 바디(110`)의 내부에 배치되며, 상기 유전체층(111)을 사이에 두고 번갈아 적층되는 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함하여 용량이 형성되는 용량 형성부(A), 상기 용량 형성부(A)의 상부 및 하부에 형성된 커버부(112, 113)를 포함한다.
상기 용량 형성부(A)는 커패시터의 용량 형성에 기여하는 부분으로서, 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.
상기 상부 커버부(112) 및 하부 커버부(113)는 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부의 상하면에 각각 상하 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
상기 상부 커버부(112) 및 하부 커버부(113)는 내부 전극을 포함하지 않으며, 유전체층(111)과 동일한 재료를 포함할 수 있다.
본 발명의 다른 일 실시형태에 따르면, 제1 및 제2 전극층과 접하는 커버부의 표면 조도를 R1`, 상기 제1 및 제2 도전성 수지층과 접하는 상기 제1, 제2, 제5 및 제6 면의 표면 조도를 R2로 정의할 때, R1` > R2를 만족한다.
상술한 본 발명의 일 실시형태에 따른 적층형 전자 부품(100)의 경우 바디(110)의 접속부(C)에는 표면 조도(R1)가 형성되어 있지 않으나, 본 발명의 다른 일 실시형태에 따른 적층형 전자 부품(100`)은 바디(110`)의 접속부(C) 중 커버부(112, 113)의 표면에도 표면 조도(R1`)가 형성되어 있다.
이에 따라, 바디(110`)와 전극층(131a, 132a) 간의 결합력을 보다 향상시킬 수 있어 적층형 전자 부품(100`)의 휨 강도 특성 및 내습 신뢰성을 보다 향상시킬 수 있다.
R1`은 중심선 평균 거칠기가 0.2μm 초과 3.0μm 이하일 수 있다.
R1`의 중심선 평균 거칠기가 0.2μm 이하인 경우에는 앵커(Anchor) 효과에 의한 전극층(131a, 132a)과 바디(110`) 간의 물리적 결합력 향상 효과가 불충분할 수 있다. 전극층(131a, 132a)과 바디(110`) 간의 물리적 결합력 향상 효과가 불충분한 경우, 휨 응력이 작용하여 도전성 수지층(131b, 132b)이 필-오프(peel-off) 되면서 전극층(131a, 132a)도 같이 필-오프(peel-off) 되거나, 노출된 전극층(131a, 132a)의 끝단에 산화가 발생할 수 있다. 이에 따라, 절연 저항이 저하되거나 단락이 발생될 수 있다.
반면에, R1`의 중심선 평균 거칠기가 3.0μm 초과인 경우에는 응력 발생시 전극층(131a, 132a)에 응력이 집중되어 크랙이 유발될 우려가 있다.
또한, R1`은 바디(110)의 제3 및 제4 면(3, 4) 중 용량 형성부(A)와 전극층(131a, 132a)이 접하는 영역보다 중심선 평균 거칠기보다 클 수 있다.
바디(110)의 제3 및 제4 면(3, 4) 중 용량 형성부(A)와 전극층(131a, 132a)이 접하는 영역이 R1`와 중심선 평균 거칠기가 같거나 큰 경우에는 내부 전극(121, 122)과 전극층(131a, 132a) 간의 전기적 연결성이 저하될 수 있기 때문이다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 적층형 전자 부품
110: 바디
121, 122: 내부 전극
111: 유전체층
112, 113: 커버부
131, 132: 외부 전극
131a, 132a: 전극층
131b, 132b: 도전성 수지층

Claims (14)

  1. 유전체층 및 상기 유전체층을 사이에 두고 번갈아 적층되는 제1 및 제2 내부 전극을 포함하고, 상기 적층 방향으로 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하는 바디;
    상기 제3 면에 배치되어 상기 제1 내부 전극과 연결되며 상기 제1, 제2, 제5 및 제6 면의 일부까지 연장되어 배치되는 제1 전극층, 및 상기 제1 전극층을 덮도록 배치되는 제1 도전성 수지층을 포함하는 제1 외부 전극; 및
    상기 제4 면에 배치되어 상기 제2 내부 전극과 연결되며 상기 제1, 제2, 제5 및 제6 면의 일부까지 연장되어 배치되는 제2 전극층, 및 상기 제2 전극층을 덮도록 배치되는 제2 도전성 수지층을 포함하는 제1 외부 전극; 을 포함하고,
    상기 제1 및 제2 전극층과 접하는 상기 제1, 제2, 제5 및 제6 면의 표면 조도를 R1, 상기 제1 및 제2 도전성 수지층과 접하는 상기 제1, 제2, 제5 및 제6 면의 표면 조도를 R2로 정의할 때, R1 > R2를 만족하는
    적층형 전자 부품.
  2. 제1항에 있어서,
    상기 R1은 중심선 평균 거칠기가 0.2μm 초과 3.0μm 이하인
    적층형 전자 부품.
  3. 제1항에 있어서,
    상기 R2는 중심선 평균 거칠기가 0.3μm 이하인
    적층형 전자 부품.
  4. 제1항에 있어서,
    상기 R2는 상기 제1, 제2, 제5 및 제6 면 중 상기 제1 및 제2 외부 전극과 접하지 않는 영역보다 중심선 평균 거칠기가 큰
    적층형 전자 부품.
  5. 제1항에 있어서,
    상기 R1은 상기 제3 및 제4 면보다 중심선 평균 거칠기보다 큰
    적층형 전자 부품.
  6. 제1항에 있어서,
    상기 제1 및 제2 도전성 수지층은 도전성 금속 및 베이스 수지를 포함하는
    적층형 전자 부품.
  7. 제1항에 있어서,
    상기 제1 및 제2 전극층은 도전성 금속 및 글래스를 포함하는
    적층형 전자 부품.
  8. 유전체층 및 상기 유전체층을 사이에 두고 번갈아 적층되는 제1 및 제2 내부전극을 포함하여 용량이 형성되는 용량 형성부와 상기 용량 형성부의 상부 및 하부에 형성된 커버부를 포함하고, 상기 적층 방향으로 서로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 서로 대향하는 제3 및 제4 면, 상기 제1 내지 제4 면과 연결되고 서로 대향하는 제5 및 제6 면을 포함하는 바디;
    상기 제3 면에 배치되어 상기 제1 내부 전극과 연결되며 상기 제1, 제2, 제5 및 제6 면의 일부까지 연장되어 배치되는 제1 전극층, 및 상기 제1 전극층을 덮도록 배치되는 제1 도전성 수지층을 포함하는 제1 외부 전극; 및
    상기 제4 면에 배치되어 상기 제2 내부 전극과 연결되며 상기 제1, 제2, 제5 및 제6 면의 일부까지 연장되어 배치되는 제2 전극층, 및 상기 제2 전극층을 덮도록 배치되는 제2 도전성 수지층을 포함하는 제1 외부 전극; 을 포함하고,
    상기 제1 및 제2 전극층과 접하는 상기 커버부의 표면 조도를 R1`, 상기 제1 및 제2 도전성 수지층과 접하는 상기 제1, 제2, 제5 및 제6 면의 표면 조도를 R2로 정의할 때, R1` > R2를 만족하는
    적층형 전자 부품.
  9. 제8항에 있어서,
    상기 R1`은 중심선 평균 거칠기가 0.2μm 초과 3.0μm 이하인
    적층형 전자 부품.
  10. 제8항에 있어서,
    상기 R2는 중심선 평균 거칠기가 0.3μm 이하인
    적층형 전자 부품.
  11. 제8항에 있어서,
    상기 R2는 상기 제1, 제2, 제5 및 제6 면 중 상기 제1 및 제2 외부 전극과 접하지 않는 영역보다 중심선 평균 거칠기가 큰
    적층형 전자 부품.
  12. 제8항에 있어서,
    상기 R1`은 상기 제3 및 제4 면 중 상기 용량 형성부와 제1 및 제2 전극층이 접하는 영역보다 중심선 평균 거칠기보다 큰
    적층형 전자 부품.
  13. 제8항에 있어서,
    상기 제1 및 제2 도전성 수지층은 도전성 금속 및 베이스 수지를 포함하는
    적층형 전자 부품.
  14. 제8항에 있어서,
    상기 제1 및 제2 전극층은 도전성 금속 및 글래스를 포함하는
    적층형 전자 부품.
KR1020190114443A 2019-09-18 2019-09-18 적층형 전자 부품 KR20210033132A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190114443A KR20210033132A (ko) 2019-09-18 2019-09-18 적층형 전자 부품
US16/812,990 US11049661B2 (en) 2019-09-18 2020-03-09 Multilayer electronic component
CN202010448003.7A CN112530696B (zh) 2019-09-18 2020-05-25 多层电子组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190114443A KR20210033132A (ko) 2019-09-18 2019-09-18 적층형 전자 부품

Publications (1)

Publication Number Publication Date
KR20210033132A true KR20210033132A (ko) 2021-03-26

Family

ID=74868634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190114443A KR20210033132A (ko) 2019-09-18 2019-09-18 적층형 전자 부품

Country Status (3)

Country Link
US (1) US11049661B2 (ko)
KR (1) KR20210033132A (ko)
CN (1) CN112530696B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240147249A (ko) 2023-03-31 2024-10-08 삼성전기주식회사 적층형 전자 부품

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
KR20190116158A (ko) * 2019-08-23 2019-10-14 삼성전기주식회사 적층형 전자 부품
JP7385469B2 (ja) * 2019-12-27 2023-11-22 太陽誘電株式会社 電子部品
JP2021153084A (ja) * 2020-03-24 2021-09-30 太陽誘電株式会社 セラミック電子部品及びその製造方法、並びに回路基板
JP7536620B2 (ja) * 2020-11-27 2024-08-20 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
WO2022264969A1 (ja) * 2021-06-15 2022-12-22 株式会社村田製作所 電子部品

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140021416A (ko) 2012-08-10 2014-02-20 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법.

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197530A (ja) 2004-01-08 2005-07-21 Murata Mfg Co Ltd 積層セラミック電子部品
CN103168332B (zh) 2010-10-18 2015-11-25 株式会社村田制作所 芯片型陶瓷电子部件及其制造方法
KR101862396B1 (ko) * 2011-09-08 2018-05-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101422938B1 (ko) * 2012-12-04 2014-07-23 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 이의 제조방법, 기판 내장용 적층 세라믹 전자부품을 구비하는 인쇄회로기판
KR101452079B1 (ko) * 2012-12-28 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR20150041490A (ko) * 2013-10-08 2015-04-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US9786434B2 (en) * 2013-10-22 2017-10-10 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and printed circuit board having the same
JP2017034010A (ja) * 2015-07-30 2017-02-09 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP6931519B2 (ja) * 2015-10-06 2021-09-08 Tdk株式会社 電子部品
KR102225504B1 (ko) * 2015-12-24 2021-03-10 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP2017195329A (ja) * 2016-04-22 2017-10-26 株式会社村田製作所 積層セラミック電子部品
KR102105345B1 (ko) * 2016-12-09 2020-04-28 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140021416A (ko) 2012-08-10 2014-02-20 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240147249A (ko) 2023-03-31 2024-10-08 삼성전기주식회사 적층형 전자 부품

Also Published As

Publication number Publication date
US11049661B2 (en) 2021-06-29
US20210082623A1 (en) 2021-03-18
CN112530696A (zh) 2021-03-19
CN112530696B (zh) 2022-08-30

Similar Documents

Publication Publication Date Title
KR102561937B1 (ko) 적층형 전자 부품
KR102584994B1 (ko) 적층형 전자 부품
KR20210033132A (ko) 적층형 전자 부품
KR102137783B1 (ko) 세라믹 전자 부품
KR102283077B1 (ko) 적층형 전자 부품
KR102653206B1 (ko) 적층형 커패시터
JP7443640B2 (ja) 積層型電子部品
KR101474126B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR102185055B1 (ko) 적층 세라믹 전자부품
KR20210077972A (ko) 적층형 전자 부품
KR102076152B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR102624876B1 (ko) 적층형 전자 부품
KR102139752B1 (ko) 세라믹 전자 부품
KR20210025877A (ko) 적층형 전자 부품
KR20190116162A (ko) 적층형 전자 부품
KR20190116176A (ko) 적층 세라믹 전자부품
KR20220059824A (ko) 적층형 전자 부품
KR102145311B1 (ko) 세라믹 전자 부품
KR20190116174A (ko) 적층형 전자 부품
KR20220081632A (ko) 적층형 전자 부품
KR20190116167A (ko) 적층형 전자 부품
KR102574420B1 (ko) 적층형 커패시터
KR102441653B1 (ko) 세라믹 전자 부품
KR102449365B1 (ko) 세라믹 전자 부품
KR102494335B1 (ko) 세라믹 전자 부품

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal