[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20190103921A - 샘플링 회로 및 수신 전압 추정 방법 - Google Patents

샘플링 회로 및 수신 전압 추정 방법 Download PDF

Info

Publication number
KR20190103921A
KR20190103921A KR1020180111649A KR20180111649A KR20190103921A KR 20190103921 A KR20190103921 A KR 20190103921A KR 1020180111649 A KR1020180111649 A KR 1020180111649A KR 20180111649 A KR20180111649 A KR 20180111649A KR 20190103921 A KR20190103921 A KR 20190103921A
Authority
KR
South Korea
Prior art keywords
voltage
input
value
reference voltage
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020180111649A
Other languages
English (en)
Other versions
KR102350028B1 (ko
Inventor
다 웨이
모하마드 헤크멧
발렌타인 아브람존
아미르 아미르해니
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Publication of KR20190103921A publication Critical patent/KR20190103921A/ko
Application granted granted Critical
Publication of KR102350028B1 publication Critical patent/KR102350028B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00—Arrangements for displaying electric variables or waveforms
    • G01R13/02—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
    • G01R13/0218—Circuits therefor
    • G01R13/0272—Circuits therefor for sampling
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31706—Testing of digital circuits involving differential digital signals, e.g. testing differential signal circuits, using differential signals for testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0663—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using clocked averaging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/46—Analogue/digital converters using delta-sigma modulation as an intermediate step using a combination of at least one delta-sigma modulator in series with at least one analogue/digital converter of a different type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/261—Amplifier which being suitable for instrumentation applications

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

온-칩 스코프 및 온-칩 스코프 작동 방법. 온-칩 스코프는 두 상태 중 하나에서 작동하는 규정을 포함하는데, 전압 오프셋의 영향은 두 상태에서 상이하다. 제1 전압은 제1 상태에서 측정되고, 제2 전압은 제2 상태에서 측정되며, 두 측정치는 전압 오프셋의 영향이 감소되는 전압 추정치를 생성하도록 결합된다.

Description

샘플링 회로 및 수신 전압 추정 방법{SAMPLING CIRCUIT AND METHOD FOR ESTIMATING RECEIVED VOLTAGE}
본 발명에 따른 실시예의 하나 이상의 양태는 집적 회로에 관한 것이고, 보다 상세하게는 집적 회로에서 구현하기 위한 온-칩 스코프(on-chip scope)에 관한 것이다.
본원은 2018년 2월 26일자로 출원된, "LOW OVERHEAD ON CHIP SCOPE CALIBRATION METHOD"라는 명칭의 미국 가출원 제62/635,456호의 우선권 및 그 이익을 청구하며, 그 전체 내용이 본원에 참고 문헌으로 포함된다.
집적 회로를 디버깅할 때, 작동 중에 내부 아날로그 노드를 관찰하는 것이 바람직할 수 있다. 그러나, 내부 노드를 패드에 가져오는 것은, 부하에 민감할 수 있는 내부 노드에 대한 와이어 및 패드 부하 효과로 인해, 유용한 진단 기능을 제공하지 않을 수 있다. 결과 신호를 칩 외부로 가져 오기 전에, 내부 노드의 신호를 샘플링하거나 또는 증폭하도록, 집적 회로 내에서 회로가 구현될 수 있다. 그러나, 이러한 회로는 감지되는 노드가 수용 불가한 정도의 부하일 수 있으며, 수용 불가한 칩 면적 또는 수용 불가한 동작 전력을 소비할 수 있다.
따라서, 여러 번 인스턴스화될 수 있고, 칩 면적을 거의 요구하지 않으며, 전력을 거의 소비하지 않는 소형 온-칩 오실로스코프에 대한 요구가 존재한다.
실시예들은 전압 오프셋의 영향이 감소된, 노드 신호의 파형의 측정하기 위한 온-칩 스코프를 제공하기 위한 것이다.
실시예들은 칩 상에서 차지하는 면적이 작은 온-칩 스코프를 제공하기 위한 것이다.
실시예들은 전력 소비가 적은 온-칩 스코프를 제공하기 위한 것이다.
본 개시의 일 실시예에 따르면, 샘플링 입력, 기준 입력, 크로스바(cross-bar) 스위치, 그리고 차동 비교기를 포함하고, 크로스바 스위치는 샘플링 입력과 기준 입력과 차동 비교기 사이에 연결되어 있고, 크로스바 스위치는, 크로스바 스위치의 제1 상태에서, 샘플링 입력을 차동 비교기의 제1 입력에 연결하고, 기준 입력을 차동 비교기의 제2 입력에 연결하며, 크로스바 스위치의 제2 상태에서, 샘플링 입력을 차동 비교기의 제2 입력에 연결하고, 기준 입력을 차동 비교기의 제1 입력에 연결하는, 샘플링 회로가 제공된다.
일 실시예에서, 차동 비교기는 클록 입력을 갖는 클록 차동 비교기이다.
일 실시예에서, 선택 입력, 복수의 값 입력, 및 출력을 포함하는 멀티플렉서를 더 포함하고, 차동 비교기의 출력이 멀티플렉서의 복수의 값 입력 중 하나의 값 입력에 연결되어 있다.
일 실시예에서, 멀티플렉서의 출력에 연결되어 있는 값 입력 및 출력을 포함하는 카운터를 더 포함하고, 카운터는, 제1 디지털 값이 값 입력에서 발생할 때마다 카운트 값을 증가시키고, 카운터의 출력에서 카운트 값을 생성하도록 구성된다.
일 실시예에서, 카운터는 리셋 입력을 더 포함하고, 또 입력이 어써팅될 때마다 카운트 값을 리셋하도록 구성된다.
일 실시예에서, 제1 디지털 입력, 카운터의 출력에 연결되어 있는 제2 디지털 입력, 및 출력을 포함하는 카운트 비교기를 더 포함하고, 카운트 비교기는 카운트 비교기의 출력에서, 제1 디지털 입력에서 수신되는 제1 양수와 제2 디지털 입력에서 수신되는 제2 양수를 비교한 결과를 나타내는 비트를 생성하도록 구성되어 있다.
일 실시예에서, 클록 신호를 수신하고, 위상 명령을 수신하며, 위상 명령에 대응하는 위상을 갖는 위상 조정된 클록 신호를, 차동 비교기의 클록 입력에 제공하도록 구성된 위상 제어 회로를 더 포함한다.
일 실시예에서, 기준 입력에 연결되어 있는 출력을 포함하는 기준 전압 발생기를 더 포함하고, 기준 전압 발생기는 전압 명령을 수신하며, 전압 명령에 대응하는 기준 전압을 기준 전압 발생기의 출력에서 생성하도록 구성된다.
일 실시예에서, 크로스바 스위치를 제1 상태로 설정하고, 위상 제어 회로에 제1 위상 명령을 송신하며, 기준 전압 발생기에 제1 기준 전압에 대응하는 제1 전압 명령을 송신하고, 멀티플렉서의 선택 입력에 제1 선택 값을 송신하며, 카운트 비교기의 제1 디지털 입력에 제1 양수 값을 송신하고, 카운터의 리셋 입력을 어써팅하며, 카운터의 리셋 입력을 디어써팅하고, 제1 양수 값의 두 배인 설정된 개수의 클록 사이클이 경과할 때까지 대기하고, 카운트 비교기에 의해 생성된 제1 출력 값을 저장하도록 구성된 제어 회로를 더 포함한다.
일 실시예에서, 제어 회로는, 크로스바 스위치를 제1 상태로 설정하고, 위상 제어 회로에 제1 위상 명령을 송신하며, 제2 기준 전압에 대응하는 제2 전압 명령을 기준 전압 발생기에 송신하고, 멀티플렉서의 선택 입력에 제1 선택 값을 송신하며, 카운트 비교기의 제1 디지털 입력에 제1 양수 값을 송신하고, 카운터의 리셋 입력을 어써팅하며, 카운터의 리셋 입력을 디어써팅하고, 제1 양수 값의 두 배인 설정된 개수의 클록 사이클이 경과할 때까지 대기하며, 카운터 비교기에 의해 생성된 출력 값이 제1 출력 값과 상이한 것으로 결정하고, 카운트 비교기에 의해 생성된 출력 값이 제1 출력 값과 상이한 것으로 결정하는 것에 기초하여, 제1 추정 전압을 저장하도록 더 구성되고, 추정 전압은, 제1 기준 전압과 동일하거나, 제2 기준 전압과 동일하거나, 또는 제1 기준 전압과 제2 기준 전압 사이이다.
일 실시예에서, 제어 회로는, 크로스바 스위치를 제2 상태로 설정하고, 위상 제어 회로에 제1 위상 명령을 송신하며, 기준 전압 발생기에 제3 기준 전압에 대응하는 제3 전압 명령을 송신하고, 멀티플렉서의 선택 입력에 제1 선택 값을 송신하며, 카운트 비교기의 제1 디지털 입력에 제1 양수 값을 송신하고, 카운터의 리셋 입력을 어써팅하며, 카운터의 리셋 입력을 디어써팅하고, 설정된 개수의 클록 사이클이 경과할 때까지 대기하며, 카운트 비교기에 의해 생성된 제3 출력 값을 저장하고, 제2 상태로 크로스바 스위치를 설정하며, 위상 제어 회로에 제1 위상 명령을 송신하고, 제4 기준 전압에 대응하는 제4 전압 명령을 기준 전압 발생기에 송신하며, 멀티플렉서의 선택 입력에 제1 선택 값을 송신하고, 카운트 비교기의 제1 디지털 입력에 제1 양수 값을 송신하며, 카운터의 리셋 입력을 어써팅하고, 카운터의 리셋 입력을 디어써팅하며, 설정된 개수의 클록 사이클이 경과할 때까지 대기하고, 카운트 비교기에 의해 생성된 출력 값이 제3 출력 값과 상이한 것으로 결정하며, 카운트 비교기에 의해 생성된 출력 값이 제3 출력 값과 상이한 것으로 결정하는 것에 기초하여, 제2 추정 전압을 결정하도록 더 구성되고, 제2 추정 전압은, 제3 기준 전압과 동일하거나, 제4 기준 전압과 동일하거나, 또는 제3 기준 전압과 제4 기준 전압 사이이다.
일 실시예에서, 제어 회로는 제1 추정 전압과 제2 추정 전압의 차이의 1/2로서 보정 추정 전압을 계산하도록 더 구성된다.
본 개시의 일 실시예에 따르면, 샘플링 입력에서 수신되는 주기 신호의 위상 포인트에서의 수신 전압을 추정하는 방법으로서, 위상 포인트에 대응하는 위상을 갖는 위상 조정 클록 신호를 클록 비교기의 클록 입력에 제공하는 단계, 클록 비교기의 제1 입력에 수신 전압을 연결하는 단계, 클록 비교기의 제2 입력에 기준 전압을 연결하는 단계, 제1 추정 전압을 결정하는 단계, 클록 비교기의 제2 입력에 수신 전압을 연결하는 단계, 클록 비교기의 제1 입력에 기준 전압을 연결하는 단계, 제2 추정 전압을 결정하는 단계, 그리고 제1 추정 전압과 제2 추정 전압이 평균으로서 보정 추정 전압을 계산하는 단계를 포함하는 수신 전압 추정 방법이 제공된다.
일 실시예에서, 제1 추정 전압을 결정하는 단계는, 기준 전압을 제1 기준 전압 값으로 설정하는 단계, 주기 신호의 위상 포인트에서의 수신 전압이 제1 기준 전압을 초과하는지 결정하는 단계, 기준 전압을 제2 기준 전압 값으로 설정하는 단계, 주기 신호의 위상 포인트에서의 수신 전압이 제2 기준 전압 값을 초과하는지 결정하는 단계, 주기 신호의 위상 포인트에서의 수신 전압이 제1 기준 전압을 초과하는지 결정하는 단계와, 주기 신호의 위상 포인트에서의 수신 전압이 제2 기준 전압 값을 초과하는지 결정하는 단계의 결과들 각각이 상이한 것으로 결정하는 단계, 그리고 결과들 각각이 상이한 것으로 결정하는 것에 기초하여, 제1 추정 전압을, 제1 전압 값과 동일하게, 제2 전압 값과 동일하게, 또는 제1 전압 값과 제2 전압 값 사이로 설정하는 단계를 포함한다.
일 실시예에서, 주기 신호의 위상 포인트에서의 수신 전압이 제1 기준 전압을 초과하는지 결정하는 단계는, 제1 구간 동안 클록 비교기의 출력이 제1 이진 값을 갖는 횟수인 제1 카운트를 생성하는 단계, 제1 구간 동안 경과된 클록 사이클의 개수의 1/2과 제1 카운트를 비교하는 단계를 포함한다.
일 실시예에서, 제1 카운트를 생성하는 단계는, 제1 구사이의 시작에서, 클록 비교기의 출력에 연결된 값 입력을 갖는 카운터를 리셋하는 단계, 그리고 제1 구사이의 종료에서, 카운터의 출력으로부터의 값을 판독하는 단계를 포함한다.
일 실시예에서, 수신 전압을 클록 비교기의 제1 입력에 연결하는 단계와, 클록 비교기의 제2 입력에 기준 전압을 연결하는 단계는, 샘플링 입력과 기준 전압 발생기 사이에 연결된 크로스바 스위치를 제1 상태로 설정하는 단계를 포함하고, 수신 전압을 클록 비교기의 제2 입력에 연결하는 단계와, 클록 비교기의 제1 입력에 기준 전압을 접속하는 단계는, 크로스바 스위치를 제2 상태로 설정하는 단계를 포함한다.
본 개시의 일 실시예에 따르면, 아날로그 회로의 제1 부분의 노드로부터, 샘플링 입력에서 수신된 주기 신호의 제1 클록 위상에 대응하는 위상 포인트에서 수신 전압을 추정하는 방법으로서, 위상 포인트에 대응하는 위상을 갖는 위상 조정된 클록 신호를 클록 비교기의 클록 입력에 공급하는 단계, 제1 추정 전압을 결정하는 단계, 노드를 설정 전압으로 풀링하는(pulling) 단계, 제2 추정 전압을 결정하는 단계, 그리고 설정 전압, 및 제1 추정 전압과 제2 추정 전압의 차이의 합으로서, 보정된 추정 전압을 계산하는 단계를 포함하는 수신 전압 추정 방법이 제공된다.
일 실시예에서, 제1 추정 전압을 결정하는 단계는, 기준 전압을 제1 기준 전압 값으로 설정하는 단계, 수신된 주기 신호의 위상 포인트에서의 수신 전압이 제1 기준 전압 값을 초과하는지를 결정하는 단계, 기준 전압을 제2 기준 전압 값으로 설정하는 단계, 수신된 주기 신호의 위상 포인트에서의 수신 전압이 제2 기준 전압 값을 초과하는지를 결정하는 단계, 수신된 주기 신호의 위상 포인트에서의 수신 전압이 제1 기준 전압 값을 초과하는지를 결정하는 단계와, 수신된 주기 신호의 위상 포인트에서의 수신 전압이 제2 기준 전압 값을 초과하는지를 결정하는 단계의 결과들 각각이 상이한 것으로 결정하는 단계, 그리고 결과들 각각이 상이한 것으로 결정하는 것에 기초하여, 제1 추정 전압을, 제1 기준 전압 값과 동일하게, 제2 기준 전압 값과 동일하게, 또는 제1 기준 전압 값과 제2 기준 전압 값 사이로 설정하는 단계를 포함한다.
일 실시예에서, 수신된 주기 신호의 위상 포인트에서의 수신 전압이 제1 기준 전압 값을 초과하는지를 결정하는 단계는, 제1 구간 동안 클록 비교기의 출력이 제1 이진 값을 갖는 횟수인 제1 카운트를 생성하는 단계, 그리고 제1 구간 동안 경과된 클록 사이클의 개수의 1/2과 제1 카운트를 비교하는 단계를 포함한다.
실시예들에 따르면, 전압 오프셋의 영향이 감소된, 노드 신호의 파형의 측정할 수 있다.
실시예들에 따르면, 저전력의 소형 온-칩 스코프를 제공할 수 있다.
본 발명의 특징 및 이점은 명세서, 청구범위 및 첨부 도면을 참조하여 인식되고 이해될 것이다.
도 1은 본 발명의 일 실시예에 따른 직렬 데이터 송신기의 블록도이다.
도 2는 관련 기술 실시예에 따른 온-칩 스코프(on-chip scope)의 블록도이다.
도 3은 본 발명의 일 실시예에 따른 온-칩 스코프(on-chip scope)의 블록도이다.
첨부 도면과 관련하여 아래에서 설명되는 상세한 설명은 본 발명에 따라 제공되는 낮은 오버 헤드 온-칩 스코프의 예시적인 실시예의 설명으로서 의도되며, 본 발명이 구성되거나 활용될 수 있는 유일한 형태를 나타내는 것은 아니다. 설명은 예시된 실시예와 관련하여 본 발명의 특징을 설명한다. 그러나, 본 발명의 범위 내에 포함되도록 의도된 다른 실시예에 의해 동일하거나 등가의 기능 및 구조가 달성될 수 있음을 이해해야 한다. 본 명세서의 다른 곳에서 언급된 바와 같이, 동일한 도면 부호는 동일한 소자 또는 특징을 나타내기 위한 것이다.
도 1을 참조하면, 실시예들에서, 이중 데이터 레이트 직렬 데이터 송신기는 클록 소스, 출력 멀티플렉서(OMUX), 전치 드라이버 증폭기, 및 드라이버 증폭기를 포함한다. 클록의 각 하프 사이클마다 1 비트의 데이터가 클록 아웃(clocked out)될 수 있으며, 이는 OMUX의 짝수 및 홀수 입력을 교대로 선택한다. 이러한 회로는 집적 회로를 제조하는 데 사용되는 공정에 의해 달성될 수 있는 최대 동작 속도에서 또는 그 근처에서 동작하도록 설계될 수 있으며, 이러한 회로의 설계 및 디버깅에 상당한 노력이 필요할 수 있다. 디버깅을 위해, 여기에 설명된 실시예에 따른 하나 이상의 온-칩 스코프가 도 1의 회로에 통합될 수 있고, 작동 중 그것의 동작을 특징화하는 데 사용될 수 있다. 예를 들어, 클록 노드(110)에서의 CLK_DDR 신호, 또는 전치 드라이버 출력(115)에서 또는 OMUX 출력(120)에서의 신호들의 품질 및 형태가 특징화될 수 있다.
도 2는 여기서 간략화를 위해 "노드 신호(node signal)"로 지칭될 수 있는, 민감한 노드에서의 주기적 신호(시스템 클록과 동일한 주파수를 가짐)를 특징화하기 위한 온-칩 스코프를 도시한다. 일부 실시예에서, 온-칩 스코프는 전치 증폭기(210), 차동 비교기(215)(차동 클록 비교기(또는 "슬라이서")일 수 있음), 멀티플렉서(220), 카운터(225), 및 디지털 비교기(230)를 포함한다. 도시된 바와 같이, 온-칩 스코프는 민감한 노드에 직접 연결될 수 있거나, 또는 오프셋-가산 회로(하나의 입력으로서 민감한 노드 및 다른 입력으로서 디지털-아날로그 컨버터(DAC)를 갖는 저항성 가산기일 수 있음)를 통해 민감한 노드에 연결될 수 있는 샘플링 입력(235)을 가질 수 있다. 전치 증폭기(210)는 샘플링 입력(235)과 기준 입력(240) 사이의 전압 차이를 증폭시킬 수 있다. 작동 시에, 위상 조정된 클록 신호(이는 시스템 클록의 주파수에서의 클록 신호 또는 시스템 클록의 정수로 나뉘어진 버전(integer-divided-down)일 수 있음)는 클록 입력(245)에 공급될 수 있고, 멀티플렉서(220)의 출력은 차동 비교기(215)가 바이너리 1을 출력하는 횟수를 카운트할 수 있는 카운터(225)에(예를 들어, 여기서 "값 입력"으로 지칭되는 카운터(225)의 입력에) 공급될 수 있다. 예를 들어, 위상 인터폴레이터를 포함할 수 있는 위상 제어 회로(250)로서, 온-칩 스코프를 동작시키는 시스템 컨트롤러(예를 들어, 시스템 컨트롤러는 위상 제어 회로의 위상 제어 레지스터에 값을 기입하여 위상을 제어할 수 있음)에 의해 제어될 수 있는 위상 제어 회로(250)에 의해, 위상 조정된 클록 신호가 시스템 클록(예컨대, 도 1의 클록 소스)으로부터 생성될 수 있다.
설정된 개수의 클록 사이클에 대응하는 평균 구간이 경과한 후에, 디지털 비교기(230)에 의해, 카운터(225)의 출력이 클록 사이클의 설정된 개수의 1/2에 동일한 개수와 비교될 수 있다. 이 비교의 결과는, 카운터(225)의 출력이 클록 사이클의 설정된 개수의 1/2보다 더 크면 바이너리 1일 수 있고, 그렇지 않으면 0일 수 있다. 이로부터 시스템 컨트롤러는 최종 비교 결과가 1이면, 위상 조정 클록 신호의 라이징 에지에 대응하는 노드 신호 파형의 포인트(즉, 시점 또는 위상 포인트)가 기준 전압보다 더 큰 전압을 가지며, 최종 비교 결과가 0이면, 위상 조정된 클록 신호의 라이징 에지에 대응하는 노드 신호 파형의 포인트가 기준 전압보다 더 작은 전압을 갖는다고 추정할 수 있다. 각 평균 구간의 시작에서, 카운터(225)는 카운터(225)의 리셋 입력을 어써팅(asserting)하여 리셋될 수 있다.
시스템 컨트롤러에 의해 제어될 수 있는 기준 전압 발생기(255)(예를 들어, 시스템 컨트롤러는 기준 전압 발생기의 기준 전압 제어 레지스터에 값을 기록하여 기준 전압을 제어할 수 있음)에 의해 기준 전압이 공급될 수 있다. 시스템 컨트롤러는 노드 신호 파형의 포인트에서 전압을 추정하기 위해, 위상 조정된 클록 신호의 고정 위상에서, 다양한 기준 전압에 대해 상술한 단계들을 반복할 수 있다(예를 들어, 최종 비교 결과가 변경될 때까지 기준 전압을 낮은 값에서 증가시킴으로써, 또는 초기 후보 전압 범위가 선택되고(예컨대, 음의 공급 전압에서 양의 공급 전압까지의 범위) 각 반복에서 전압 범위의 중간 전압이 테스트되고, 전압 범위의 1/2이 제거되는 로그 검색을 수행함으로써(예컨대, 노드 신호 파형의 포인트에서의 전압이 중간 전압보다 더 큰 것으로 결정되면 하위 1/2은 제거됨)). 노드 신호 파형의 한 포인트에서 전압을 추정하는 이러한 일련의 테스트는 "전압 스윕(voltage sweep)"으로 지칭될 수 있다. 상술한 두 개의 예시에서, 노드 신호 파형의 포인트에서의 전압 추정은 상기 최종 비교 결과가 상이한 두 개의 기준 전압 값(예컨대, 두 개의 거의 동일한 기준 전압 값)을 구하는 단계와, 두 개의 기준 전압 값 중 하나 또는 다른 하나, 또는 중간 값(예를 들어, 두 개의 기준 전압 값의 평균)과 동일하게 위상 포인트에서의 추정 전압을 결정하는 단계를 포함한다.
시스템 컨트롤러는 주기적인 노드 신호의 복수의 위상 포인트에서 노드 신호 전압의 세트를 획득하기 위해, 위상 조정된 클록 신호의 각각의 위상 범위에 대해 전압 스위핑을 반복할 수 있다. 여기서 사용된 바와 같이, 클록 신호와 동일한 주파수를 갖는 주기적인 신호의 "위상 포인트"는 클록 신호에 기초한 위상 조정된 클록 신호가 로우에서 하이 또는 하이에서 로우로 천이하는 시점이다. 예를 들어, 위상 조정된 클록 신호의 위상은 노드 신호 파형의 전압의 360도 추정치를 획득하기 위해 1도 증분으로 스위핑될 수 있으며, 추정치는 노드 신호의 주기 내에서 균일하게 이격되어 있다.
시스템 컨트롤러는 또한 도 2에 도시된 방식과 유사한 방식으로 멀티플렉서(220)에 각각 연결될 수 있는 다양하고 상이한 민감한 노드에 대해 전압 및 위상 스윕을 반복할 수 있다. 세 가지 스윕(전압에서의 스윕, 위상에서의 스윕, 및 민감한 노드에서의 스윕)은 위에 상술한 순서, 또는 다른 순서로 수행될 수 있다.
제조 불완전 또는 다른 메커니즘은 도 2의 온-칩 스코프에 의해 획득된 데이터에 에러를 도입할 수 있는 전압 오프셋을 초래할 수 있다. 예를 들어, 전치 증폭기(210) 또는 차동 비교기(215)는, 예를 들어 동작 온도 또는 제조 프로세스의 파라미터를 포함하는 다양하고 불완전하게 제어된 인자들에 의존할 수 있는 0이 아닌 내부 오프셋 전압을 가질 수 있다. 이와 같이, 이러한 에러를 감소시키는 시스템 또는 방법을 이용하는 것이 바람직할 수 있다. 일부 실시예에서, 이는 민감한 노드를 포함하는 아날로그 회로에, 민감한 노드를 구동하는 스테이지의 전원이 차단될 때, 민감한 노드를 알려진 전압으로 풀링하고, 시스템 컨트롤러로부터의 명령에 따라 아날로그 회로(또는 민감한 노드를 포함하는 아날로그 회로의 일부)의 전원을 차단하는 회로를 포함시켜 달성될 수 있다. 알려진 전압은, 예를 들어, 정상 작동 중 공통 모드 전압일 수 있거나, 또는 기준 전압이 양의 공급 전압(VDD)보다 더 높거나 또는 접지보다 낮게 설정될 수 있다면, 그리고 VDD 또는 접지를 샘플링할 때 온-칩 스코프의 오프셋이, 노드 신호를 샘플링할 때 오프셋과 실질적으로 다르지 않다면, VDD 또는 접지일 수 있다.
노드 신호의 파형의 측정은 아날로그 회로가 정상적으로 작동할 때 한 번, 그리고 아날로그 회로(또는 민감한 노드를 포함하는 아날로그 회로의 그 부분)의 전원이 꺼진 상태에서 한 번, 총 두 번 수행될 수 있다. 후자의 측정은 알려진 전압의 측정치와 온-칩 스코프의 모든 오프셋을 가산할 수 있다. 전자로부터 후자를 감산하고 알려진 전압을 가산하는 것은 온-칩 스코프의 오프셋에 대해 교정된 노드 신호의 파형을 측정할 수 있다.
일부 실시예에서, 온-칩 스코프 내의 전압 오프셋의 영향은 온-칩 스코프 내의 연결을 주기적으로 반전시켜 감소될 수 있다. 도 3을 참조하면, (i) 샘플링 입력(235)과 기준 입력(240), 그리고 (ii) 차동 비교기(215) 사이에 크로스바 스위치(310)가 연결되어 있다. 크로스바 스위치(310)는 두 개의 상태, 즉 (i) 샘플링 입력이 차동 비교기의 제1 입력에 연결되어 있고, 기준 입력이 차동 비교기의 제2 입력에 연결되어 있는 제1 상태, 및 (ii) 샘플링 입력이 차동 비교기의 제2 입력에 연결되어 있고, 기준 입력이 차동 비교기의 제1 입력에 연결되어 있는 제2 상태 중 하나에서 언제든지 작동하도록 구성된다. 크로스바 스위치(310)는 턴 온될 때 두 개의 입력 중 하나를 두 개의 출력 중 하나에 각각 연결하는 네 개의 트랜지스터를 포함할 수 있다. 크로스바 스위치(310)(기준 전압 발생기, 위상 제어 회로, 및 멀티플렉서(220)와 같이)는, 예를 들어 시스템 컨트롤러에 의해 기입될 수 있는 집적 회로 내의 레지스터를 통해, 시스템 컨트롤러에 의해 제어될 수 있다. 도 3은 전치 증폭기(210)를 도시하지 않지만, 일부 실시예에서, 완전 차동 전치 증폭기가 회로에 포함되며, 예를 들어 크로스바 스위치(310)의 이전 또는 이후에 포함된다.
그런 다음, 노드 신호의 파형이 두 번 측정되고, 제2 측정은 반전되며(크로스바 스위치(310)의 스위칭에 의한 극성 변화를 반전시키기 위해), 제1 측정치는 반전된 제2 측정치(또는 등가적으로, 제1 측정치와 제2 측정치의 차이의 1/2)로 평균화된다. 이 계산의 결과는 온-칩 스코프의 전압 오프셋의 영향이 감소된, 노드 신호의 파형의 측정이다.
시스템 컨트롤러는 온-칩(on chip) 또는 오프 칩(off chip) 또는 일부 온 칩 일부 오프 칩(partly on chip and partly off chip)일 수 있고, 예를 들어 기준 전압 발생기(255), 위상 제어 회로(250) 및 멀티플렉서(220)를 제어하고, 각 평균 구간의 종료에서 카운트 비교기의 출력을 기록하기 위해, 칩 상에 레지스터를 기록하는 컴퓨터를 포함할 수 있다.
"제1", "제2", "제3" 등이라는 용어는 여기서 다양한 요소, 구성 요소, 영역, 층, 및/또는 섹션을 설명하기 위해 사용될 수 있지만, 이들 요소, 구성 요소, 영역, 층, 및/또는 섹션은 이들 용어에 의해 제한되어서는 안된다. 이들 용어는 하나의 요소, 구성 요소, 영역, 층, 또는 섹션을 다른 요소, 구성 요소, 영역, 층, 또는 섹션과 구별하기 위해서만 사용된다. 따라서, 여기서 논의된 제1 요소, 구성 요소, 영역, 층, 또는 섹션은 본 발명 개념의 사상 및 범위를 벗어나지 않고 제2 요소, 구성 요소, 영역, 계층, 또는 섹션으로 지칭될 수 있다.
본원에서 "바로 아래에", "아래에", "하부에", "밑에", "위에", "상부에" 등의 공간적으로 상대적인 용어는, 상대적인 용어는 도면에 도시된 바와 같이 다른 요소(들) 또는 특징(들)에 대한 하나의 요소 또는 특징의 관계를 기술하기 위해 설명의 용이함을 위해 여기서 사용될 수 있다. 이러한 공간적으로 상대적인 용어는 도면에 도시된 방위에 추가하여, 사용 또는 작동 시에 장치의 상이한 방위를 포함하도록 의도된 것으로 이해될 것이다. 예를 들어, 도면의 장치가 뒤집힌다면, 다른 요소 또는 특징의 "하부에" 또는 "바로 아래에" 또는 "밑에"로 기술된 요소는 다른 요소 또는 특징의 "위로" 향할 것이다. 따라서, "하부에" 및 "밑에"의 예시적인 용어는 위와 아래의 방향 모두를 포함할 수 있다. 장치는 다른 방향으로 향할 수 있고(예를 들어, 90도 또는 다른 방향으로 회전될 수 있음), 여기서 사용된 공간적으로 상대적인 설명은 그에 따라 해석되어야 한다. 또한, 하나의 층이 두 개의 층 "사이에" 있는 것으로 지칭될 때, 이는 두 개의 층 사이의 유일한 층일 수 있거나, 또는 하나 또는 그 이상의 개재된 층이 존재할 수 있음이 또한 이해될 것이다.
여기서 사용되는 용어는 특정 실시예를 설명하기 위한 것이며, 발명의 개념을 제한하려는 것은 아니다. 여기서 사용된 바와 같이, 용어 "실질적으로", "약", 및 유사한 용어는 근사이라는 용어로서 사용되고 정도이라는 용어로서 사용되지 않으며, 당업자가 인식할 수 있는 측정된 값 또는 계산된 값의 고유한 편차를 설명하기 위한 것이다.
여기서 사용된 단수 형태 "하나" 및 "한"은 문맥 상 다르게 지시하지 않는 한 복수 형태를 포함하는 것으로 의도된다. 여기서 사용되는 경우, "포함하다" 및/또는 "포함하는"이라는 용어는 명시된 특징, 정수, 단계, 동작, 요소, 및/또는 구성 요소의 존재를 나타내며, 하나 이상의 다른 특징, 정수, 단계, 동작, 요소, 구성 요소, 및/또는 이들의 그룹의 존재 또는 추가를 배제하지 않는다. 여기서 사용된 바와 같이, "및/또는"이라는 용어는 하나 이상의 관련 열거된 항목의 임의의 및 모든 조합을 포함한다. "적어도 하나"와 같은 표현은 요소들의 목록 앞에 위치하는 때 요소들의 전체 목록을 수정하고 목록의 개별적인 요소를 수정하지 않는다. 또한, 본 발명의 개념의 실시예를 기술할 때 "할 수 있다"를 사용하는 것은 "본 발명의 하나 이상의 실시예"를 의미한다. 또한, "예시적인"이라는 용어는 예 또는 설명을 의미한다. 여기서 사용된 바와 같이, "사용하다", "사용하는" 및 "사용된"이라는 용어는 각각 "이용하다", "이용하는", 및 "이용된"이라는 용어와 동의어로 간주될 수 있다.
요소 또는 층이, 다른 요소 또는 층 "위에", "에 연결된", "에 결합된", 또는 "에 인접한"으로 언급될 때, 이는 다른 요소 또는 층에 직접적으로 위에 있거나, 연결되거나, 결합되거나, 또는 인접할 수 있거나, 또는 하나 이상의 개재하는 요소 또는 층이 존재할 수 있다고 이해될 것이다. 대조적으로, 요소 또는 층이 다른 요소 또는 층에 "직접적으로 위에", "직접적으로 연결된", "직접적으로 결합된", 또는 "바로 인접한"으로 언급될 때, 개재하는 요소 또는 층은 존재하지 않는다.
여기서 열거된 임의의 수치 범위는 열거된 범위 내에 포함되는 동일한 수치 정밀도의 모든 하위 범위를 포함하도록 의도된다. 예를 들어, "1.0 내지 10.0"까지의 범위는 열거된 1.0이라는 최솟값과 열거된 10.0이라는 최댓값 사이의(및 이를 포함하는), 즉 1.0 이상의 최솟값과 10.0 이하의 최댓값을 갖는, 예를 들어, 2.4 내지 7.6과 같은, 모든 하위 범위를 포함한다. 여기서 열거된 최대 수치 제한은 여기서 포함되는 더 낮은 모든 수치 제한을 포함하도록 의도되며, 여기서 인용된 임의의 최소 수치 제한은 여기서 포함되는 모든 더 높은 수치 제한을 포함하도록 의도된다.
낮은 오버 헤드 온-칩 스코프에 대한 예시적인 실시예가 여기서 구체적으로 설명되고 예시되었지만, 많은 변형 및 변경이 당업자에게 명백할 것이다. 따라서, 본 발명의 원리에 따라 구성되는 낮은 오버 헤드 온-칩 스코프는 여기서 구체적으로 설명된 것 이외에 구현될 수 있다는 것을 이해해야 한다. 본 발명은 또한 다음의 특허 청구 범위 및 그 등가물에서 정의된다.

Claims (20)

  1. 샘플링 입력,
    기준 입력,
    크로스바(cross-bar) 스위치, 그리고
    차동 비교기를 포함하고,
    상기 크로스바 스위치는 상기 샘플링 입력과 상기 기준 입력과 상기 차동 비교기 사이에 연결되어 있고,
    상기 크로스바 스위치는,
    상기 크로스바 스위치의 제1 상태에서, 상기 샘플링 입력을 상기 차동 비교기의 제1 입력에 연결하고, 상기 기준 입력을 상기 차동 비교기의 제2 입력에 연결하며,
    상기 크로스바 스위치의 제2 상태에서, 상기 샘플링 입력을 상기 차동 비교기의 제2 입력에 연결하고, 상기 기준 입력을 상기 차동 비교기의 제1 입력에 연결하는,
    샘플링 회로.
  2. 제1항에 있어서,
    상기 차동 비교기는 클록 입력을 갖는 클록 차동 비교기인,
    샘플링 회로.
  3. 제2항에 있어서,
    선택 입력, 복수의 값 입력, 및 출력을 포함하는 멀티플렉서를 더 포함하고,
    상기 차동 비교기의 출력이 상기 멀티플렉서의 상기 복수의 값 입력 중 하나의 값 입력에 연결되어 있는,
    샘플링 회로.
  4. 제3항에 있어서,
    상기 멀티플렉서의 상기 출력에 연결되어 있는 값 입력 및 출력을 포함하는 카운터를 더 포함하고,
    상기 카운터는,
    제1 디지털 값이 상기 값 입력에서 발생할 때마다 카운트 값을 증가시키고, 상기 카운터의 상기 출력에서 상기 카운트 값을 생성하도록 구성된,
    샘플링 회로.
  5. 제4항에 있어서,
    상기 카운터는 리셋 입력을 더 포함하고, 또 상기 입력이 어써팅될 때마다 상기 카운트 값을 리셋하도록 구성된,
    샘플링 회로.
  6. 제5항에 있어서,
    제1 디지털 입력, 상기 카운터의 출력에 연결되어 있는 제2 디지털 입력, 및 출력을 포함하는 카운트 비교기를 더 포함하고,
    상기 카운트 비교기는 상기 카운트 비교기의 출력에서, 상기 제1 디지털 입력에서 수신되는 제1 양수와 상기 제2 디지털 입력에서 수신되는 제2 양수를 비교한 결과를 나타내는 비트를 생성하도록 구성되어 있는,
    샘플링 회로.
  7. 제6항에 있어서,
    클록 신호를 수신하고, 위상 명령을 수신하며, 상기 위상 명령에 대응하는 위상을 갖는 위상 조정된 클록 신호를, 상기 차동 비교기의 상기 클록 입력에 제공하도록 구성된 위상 제어 회로를 더 포함하는,
    샘플링 회로.
  8. 제7항에 있어서,
    상기 기준 입력에 연결되어 있는 출력을 포함하는 기준 전압 발생기를 더 포함하고,
    상기 기준 전압 발생기는 전압 명령을 수신하며, 상기 전압 명령에 대응하는 기준 전압을 상기 기준 전압 발생기의 출력에서 생성하도록 구성된,
    샘플링 회로.
  9. 제8항에 있어서,
    상기 크로스바 스위치를 상기 제1 상태로 설정하고,
    상기 위상 제어 회로에 제1 위상 명령을 송신하며,
    상기 기준 전압 발생기에 제1 기준 전압에 대응하는 제1 전압 명령을 송신하고,
    상기 멀티플렉서의 상기 선택 입력에 제1 선택 값을 송신하며,
    상기 카운트 비교기의 상기 제1 디지털 입력에 제1 양수 값을 송신하고,
    상기 카운터의 상기 리셋 입력을 어써팅하며,
    상기 카운터의 상기 리셋 입력을 디어써팅하고,
    상기 제1 양수 값의 두 배인 설정된 개수의 클록 사이클이 경과할 때까지 대기하고,
    상기 카운트 비교기에 의해 생성된 제1 출력 값을 저장하도록 구성된 제어 회로를 더 포함하는 샘플링 회로.
  10. 제9항에 있어서,
    상기 제어 회로는,
    상기 크로스바 스위치를 상기 제1 상태로 설정하고,
    상기 위상 제어 회로에 제1 위상 명령을 송신하며,
    제2 기준 전압에 대응하는 제2 전압 명령을 상기 기준 전압 발생기에 송신하고,
    상기 멀티플렉서의 상기 선택 입력에 제1 선택 값을 송신하며,
    상기 카운트 비교기의 상기 제1 디지털 입력에 제1 양수 값을 송신하고,
    상기 카운터의 상기 리셋 입력을 어써팅하며,
    상기 카운터의 상기 리셋 입력을 디어써팅하고,
    상기 제1 양수 값의 두 배인 상기 설정된 개수의 클록 사이클이 경과할 때까지 대기하며,
    상기 카운터 비교기에 의해 생성된 출력 값이 상기 제1 출력 값과 상이한 것으로 결정하고,
    상기 카운트 비교기에 의해 생성된 상기 출력 값이 상기 제1 출력 값과 상이한 것으로 결정하는 것에 기초하여, 제1 추정 전압을 저장하도록 더 구성되고,
    상기 추정 전압은,
    상기 제1 기준 전압과 동일하거나,
    상기 제2 기준 전압과 동일하거나, 또는
    상기 제1 기준 전압과 상기 제2 기준 전압 사이인,
    샘플링 회로.
  11. 제10항에 있어서,
    상기 제어 회로는,
    상기 크로스바 스위치를 상기 제2 상태로 설정하고,
    상기 위상 제어 회로에 상기 제1 위상 명령을 송신하며,
    상기 기준 전압 발생기에 제3 기준 전압에 대응하는 제3 전압 명령을 송신하고,
    상기 멀티플렉서의 상기 선택 입력에 상기 제1 선택 값을 송신하며,
    상기 카운트 비교기의 상기 제1 디지털 입력에 상기 제1 양수 값을 송신하고,
    상기 카운터의 상기 리셋 입력을 어써팅하며,
    상기 카운터의 상기 리셋 입력을 디어써팅하고,
    상기 설정된 개수의 클록 사이클이 경과할 때까지 대기하며,
    상기 카운트 비교기에 의해 생성된 제3 출력 값을 저장하고,
    상기 제2 상태로 상기 크로스바 스위치를 설정하며,
    상기 위상 제어 회로에 상기 제1 위상 명령을 송신하고,
    제4 기준 전압에 대응하는 제4 전압 명령을 상기 기준 전압 발생기에 송신하며,
    상기 멀티플렉서의 상기 선택 입력에 상기 제1 선택 값을 송신하고,
    상기 카운트 비교기의 상기 제1 디지털 입력에 상기 제1 양수 값을 송신하며,
    상기 카운터의 상기 리셋 입력을 어써팅하고,
    상기 카운터의 상기 리셋 입력을 디어써팅하며,
    상기 설정된 개수의 클록 사이클이 경과할 때까지 대기하고,
    상기 카운트 비교기에 의해 생성된 출력 값이 상기 제3 출력 값과 상이한 것으로 결정하며,
    상기 카운트 비교기에 의해 생성된 출력 값이 상기 제3 출력 값과 상이한 것으로 결정하는 것에 기초하여, 제2 추정 전압을 결정하도록 더 구성되고,
    상기 제2 추정 전압은,
    상기 제3 기준 전압과 동일하거나,
    상기 제4 기준 전압과 동일하거나, 또는
    상기 제3 기준 전압과 상기 제4 기준 전압 사이인,
    샘플링 회로.
  12. 제11항에 있어서,
    상기 제어 회로는 상기 제1 추정 전압과 상기 제2 추정 전압의 차이의 1/2로서 보정 추정 전압을 계산하도록 더 구성된,
    샘플링 회로.
  13. 샘플링 입력에서 수신되는 주기 신호의 위상 포인트에서의 수신 전압을 추정하는 방법으로서,
    상기 위상 포인트에 대응하는 위상을 갖는 위상 조정 클록 신호를 클록 비교기의 클록 입력에 제공하는 단계,
    상기 클록 비교기의 제1 입력에 상기 수신 전압을 연결하는 단계,
    상기 클록 비교기의 제2 입력에 기준 전압을 연결하는 단계,
    제1 추정 전압을 결정하는 단계,
    상기 클록 비교기의 상기 제2 입력에 상기 수신 전압을 연결하는 단계,
    상기 클록 비교기의 상기 제1 입력에 상기 기준 전압을 연결하는 단계,
    제2 추정 전압을 결정하는 단계, 그리고
    상기 제1 추정 전압과 상기 제2 추정 전압이 평균으로서 보정 추정 전압을 계산하는 단계
    를 포함하는 수신 전압 추정 방법.
  14. 제13항에 있어서,
    상기 제1 추정 전압을 결정하는 단계는,
    상기 기준 전압을 제1 기준 전압 값으로 설정하는 단계,
    상기 주기 신호의 위상 포인트에서의 수신 전압이 상기 제1 기준 전압을 초과하는지 결정하는 단계,
    상기 기준 전압을 제2 기준 전압 값으로 설정하는 단계,
    상기 주기 신호의 위상 포인트에서의 수신 전압이 상기 제2 기준 전압 값을 초과하는지 결정하는 단계,
    상기 주기 신호의 위상 포인트에서의 수신 전압이 상기 제1 기준 전압을 초과하는지 결정하는 단계와,
    상기 주기 신호의 위상 포인트에서의 수신 전압이 상기 제2 기준 전압 값을 초과하는지 결정하는 단계의 결과들 각각이 상이한 것으로 결정하는 단계, 그리고
    상기 결과들 각각이 상이한 것으로 결정하는 것에 기초하여, 상기 제1 추정 전압을,
    상기 제1 전압 값과 동일하게,
    상기 제2 전압 값과 동일하게, 또는
    상기 제1 전압 값과 상기 제2 전압 값 사이로 설정하는 단계를 포함하는,
    수신 전압 추정 방법.
  15. 제14항에 있어서,
    상기 주기 신호의 위상 포인트에서의 수신 전압이 상기 제1 기준 전압을 초과하는지 결정하는 단계는,
    제1 구간 동안 상기 클록 비교기의 출력이 제1 이진 값을 갖는 횟수인 제1 카운트를 생성하는 단계,
    상기 제1 구간 동안 경과된 클록 사이클의 개수의 1/2과 상기 제1 카운트를 비교하는 단계를 포함하는,
    수신 전압 추정 방법.
  16. 제15항에 있어서,
    상기 제1 카운트를 생성하는 단계는,
    상기 제1 구사이의 시작에서, 상기 클록 비교기의 출력에 연결된 값 입력을 갖는 카운터를 리셋하는 단계, 그리고
    상기 제1 구사이의 종료에서, 상기 카운터의 출력으로부터의 값을 판독하는 단계를 포함하는,
    수신 전압 추정 방법.
  17. 제16항에 있어서,
    상기 수신 전압을 상기 클록 비교기의 제1 입력에 연결하는 단계와,
    상기 클록 비교기의 제2 입력에 상기 기준 전압을 연결하는 단계는, 상기 샘플링 입력과 기준 전압 발생기 사이에 연결된 크로스바 스위치를 제1 상태로 설정하는 단계를 포함하고,
    상기 수신 전압을 상기 클록 비교기의 제2 입력에 연결하는 단계와,
    상기 클록 비교기의 제1 입력에 기준 전압을 접속하는 단계는, 상기 크로스바 스위치를 제2 상태로 설정하는 단계를 포함하는,
    수신 전압 추정 방법.
  18. 아날로그 회로의 제1 부분의 노드로부터, 샘플링 입력에서 수신된 주기 신호의 제1 클록 위상에 대응하는 위상 포인트에서 수신 전압을 추정하는 방법으로서,
    상기 위상 포인트에 대응하는 위상을 갖는 위상 조정된 클록 신호를 클록 비교기의 클록 입력에 공급하는 단계,
    제1 추정 전압을 결정하는 단계,
    상기 노드를 설정 전압으로 풀링하는(pulling) 단계,
    제2 추정 전압을 결정하는 단계, 그리고
    상기 설정 전압, 및 상기 제1 추정 전압과 상기 제2 추정 전압의 차이의 합으로서, 보정된 추정 전압을 계산하는 단계
    를 포함하는 수신 전압 추정 방법.
  19. 제18항에 있어서,
    상기 제1 추정 전압을 결정하는 단계는,
    기준 전압을 제1 기준 전압 값으로 설정하는 단계,
    상기 수신된 주기 신호의 상기 위상 포인트에서의 상기 수신 전압이 상기 제1 기준 전압 값을 초과하는지를 결정하는 단계,
    상기 기준 전압을 제2 기준 전압 값으로 설정하는 단계,
    상기 수신된 주기 신호의 상기 위상 포인트에서의 수신 전압이 상기 제2 기준 전압 값을 초과하는지를 결정하는 단계,
    상기 수신된 주기 신호의 상기 위상 포인트에서의 상기 수신 전압이 상기 제1 기준 전압 값을 초과하는지를 결정하는 단계와, 상기 수신된 주기 신호의 상기 위상 포인트에서의 수신 전압이 상기 제2 기준 전압 값을 초과하는지를 결정하는 단계의 결과들 각각이 상이한 것으로 결정하는 단계, 그리고
    상기 결과들 각각이 상이한 것으로 결정하는 것에 기초하여, 상기 제1 추정 전압을,
    상기 제1 기준 전압 값과 동일하게,
    상기 제2 기준 전압 값과 동일하게, 또는
    상기 제1 기준 전압 값과 상기 제2 기준 전압 값 사이로 설정하는 단계를 포함하는,
    수신 전압 추정 방법.
  20. 제19항에 있어서,
    상기 수신된 주기 신호의 상기 위상 포인트에서의 상기 수신 전압이 상기 제1 기준 전압 값을 초과하는지를 결정하는 단계는,
    제1 구간 동안 상기 클록 비교기의 출력이 제1 이진 값을 갖는 횟수인 제1 카운트를 생성하는 단계, 그리고
    상기 제1 구간 동안 경과된 클록 사이클의 개수의 1/2과 상기 제1 카운트를 비교하는 단계를 포함하는,
    수신 전압 추정 방법.
KR1020180111649A 2018-02-26 2018-09-18 샘플링 회로 및 수신 전압 추정 방법 Active KR102350028B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862635456P 2018-02-26 2018-02-26
US62/635,456 2018-02-26
US16/054,609 2018-08-03
US16/054,609 US10401391B1 (en) 2018-02-26 2018-08-03 Low overhead on chip scope

Publications (2)

Publication Number Publication Date
KR20190103921A true KR20190103921A (ko) 2019-09-05
KR102350028B1 KR102350028B1 (ko) 2022-01-11

Family

ID=67685731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180111649A Active KR102350028B1 (ko) 2018-02-26 2018-09-18 샘플링 회로 및 수신 전압 추정 방법

Country Status (2)

Country Link
US (1) US10401391B1 (ko)
KR (1) KR102350028B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10699669B2 (en) * 2018-03-02 2020-06-30 Samsung Display Co., Ltd. Method and apparatus for duty-cycle correction in a serial data transmitter
US11387733B2 (en) * 2020-09-24 2022-07-12 Apple Inc. Rapid discharge of power nodes
US11626934B1 (en) * 2021-06-23 2023-04-11 Amazon Technologies, Inc. Probability-based capture of an eye diagram on a high-speed digital interface
US12095893B2 (en) * 2022-09-16 2024-09-17 Qualcomm Incorporated Wide frequency phase interpolator

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010113298A (ko) * 2000-06-19 2001-12-28 박종섭 아날로그-디지털 변환기 및 디지털-아날로그 변환기를테스트하기 위한 장치 및 방법
US20050010880A1 (en) * 1999-11-30 2005-01-13 Bridges2Silicon, Inc. Method and user interface for debugging an electronic system
KR20060091971A (ko) * 2005-02-16 2006-08-22 엘지전자 주식회사 디지털 위상 측정 시스템의 오차 보정방법 및 이를 기록한컴퓨터로 읽을 수 있는 기록매체
KR20100076914A (ko) * 2008-12-26 2010-07-06 가부시끼가이샤 도시바 메모리 장치, 호스트 장치, 및 샘플링 클록 조정 방법
KR20100117788A (ko) * 2009-04-27 2010-11-04 주식회사 루텍 오차 보정 기능을 갖는 전력 계측기 및 위상 오차 보정 방법
KR20140135621A (ko) * 2013-05-16 2014-11-26 에이알엠 리미티드 전압 발생 및 전압 비교의 제어
KR20150027365A (ko) * 2013-08-30 2015-03-12 매그나칩 반도체 유한회사 기준 신호 생성 회로와 방법 및 이를 포함하는 역률 보상 회로
KR20190139950A (ko) * 2017-04-14 2019-12-18 이노페이즈 인크. 레인지 및 감도가 상승한 시간-디지털 컨버터

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6675117B2 (en) 2000-12-12 2004-01-06 Teradyne, Inc. Calibrating single ended channels for differential performance
US20060172783A1 (en) * 2004-07-27 2006-08-03 Silicon Laboratories Inc. Digital DC/DC converter with SYNC control
US7502240B2 (en) * 2004-07-27 2009-03-10 Silicon Laboratories Inc. Distributed power supply system with separate SYNC control for controlling remote digital DC/DC converters
US7664394B2 (en) 2005-06-30 2010-02-16 Clariphy Communications, Inc. Testing of receivers with separate linear O/E module and host used in communication links
US7176819B1 (en) 2005-09-08 2007-02-13 Agilent Technologies, Inc. Precision low noise-delta-sigma ADC with AC feed forward and merged coarse and fine results
TWI445969B (zh) 2010-01-12 2014-07-21 Hon Hai Prec Ind Co Ltd 低壓差分訊號測試系統及方法
US8989317B1 (en) * 2010-05-20 2015-03-24 Kandou Labs, S.A. Crossbar switch decoder for vector signaling codes
US9077386B1 (en) * 2010-05-20 2015-07-07 Kandou Labs, S.A. Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication
US8788234B2 (en) 2010-10-15 2014-07-22 Tektronix, Inc. Method of calibrating interleaved digitizer channels
US8358164B2 (en) 2010-11-30 2013-01-22 Infineon Technologies Ag Square wave signal component cancellation
US8901996B2 (en) 2010-11-30 2014-12-02 Infineon Technologies Ag Configurable system for cancellation of the mean value of a modulated signal
US8643526B1 (en) 2013-02-28 2014-02-04 Freescale Semiconductor, Inc. Data acquisition system
US10381926B2 (en) 2015-09-24 2019-08-13 Osram Sylvania Inc. Digitally compensated hysteretic power supply with enhanced resolution
JP7028783B2 (ja) 2015-11-06 2022-03-02 エフ イー アイ カンパニ 波形マッピングおよびゲートレーザ電圧イメージング
US10003306B1 (en) * 2017-03-23 2018-06-19 Texas Instruments Incorporated Ripple reduction filter for chopped amplifiers

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050010880A1 (en) * 1999-11-30 2005-01-13 Bridges2Silicon, Inc. Method and user interface for debugging an electronic system
KR20010113298A (ko) * 2000-06-19 2001-12-28 박종섭 아날로그-디지털 변환기 및 디지털-아날로그 변환기를테스트하기 위한 장치 및 방법
KR20060091971A (ko) * 2005-02-16 2006-08-22 엘지전자 주식회사 디지털 위상 측정 시스템의 오차 보정방법 및 이를 기록한컴퓨터로 읽을 수 있는 기록매체
KR20100076914A (ko) * 2008-12-26 2010-07-06 가부시끼가이샤 도시바 메모리 장치, 호스트 장치, 및 샘플링 클록 조정 방법
KR20100117788A (ko) * 2009-04-27 2010-11-04 주식회사 루텍 오차 보정 기능을 갖는 전력 계측기 및 위상 오차 보정 방법
KR20140135621A (ko) * 2013-05-16 2014-11-26 에이알엠 리미티드 전압 발생 및 전압 비교의 제어
KR20150027365A (ko) * 2013-08-30 2015-03-12 매그나칩 반도체 유한회사 기준 신호 생성 회로와 방법 및 이를 포함하는 역률 보상 회로
KR20190139950A (ko) * 2017-04-14 2019-12-18 이노페이즈 인크. 레인지 및 감도가 상승한 시간-디지털 컨버터

Also Published As

Publication number Publication date
KR102350028B1 (ko) 2022-01-11
US10401391B1 (en) 2019-09-03
US20190265278A1 (en) 2019-08-29

Similar Documents

Publication Publication Date Title
TWI770128B (zh) 免於變動之晶粒上電壓降檢測器
KR20190103921A (ko) 샘플링 회로 및 수신 전압 추정 방법
US8368385B2 (en) Methods and systems to detect voltage changes within integrated circuits
CN101738579B (zh) 被测试装置电路、集成电路以及半导体晶圆工艺监视电路
JP5382126B2 (ja) 経年劣化診断装置、経年劣化診断方法
US7859268B2 (en) Method of testing driving circuit and driving circuit for display device
US11630141B2 (en) Vector network analyzer with digital interface
JP2007306555A (ja) デジタル信号のデューティ・サイクルを補正するための方法および装置
US8035427B2 (en) Signal generating apparatus capable of measuring trip point of power-up signal and method of measuring trip point of power-up signal using the same
JP2009092640A (ja) 自動検査設備内部の寄生容量を精密に計測するシステム、回路および方法
TWI408375B (zh) 電流測量裝置以及電腦系統
CN107436379B (zh) 用于测试模拟信号的系统
TWI653852B (zh) 訊號品質檢測電路及方法
JP2009236627A (ja) 電圧測定装置、集積回路基板、及び、電圧測定方法
JP2002323546A (ja) リーク電流試験方法及び半導体集積回路
JP2008102060A (ja) 半導体試験装置のタイミング校正回路及びタイミング校正方法
JP2014142303A (ja) 半導体装置および半導体試験システム
US11777483B1 (en) On-die techniques for asynchnorously comparing voltages
JP2008537140A (ja) 内部電源領域を有する検査準備用積分回路
US11619661B1 (en) On-die techniques for converting currents to frequencies
JP2009156580A (ja) 入力容量測定回路
US8008935B1 (en) Tester and a method for testing an integrated circuit
US12158501B2 (en) Monitoring circuit, integrated circuit including the same, and operating method of monitoring circuit
US11557370B2 (en) Semiconductor device and self-diagnostic method of semiconductor device
US12072394B2 (en) Power leakage testing

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180918

PG1501 Laying open of application
A201 Request for examination
A302 Request for accelerated examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210823

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180918

Comment text: Patent Application

PA0302 Request for accelerated examination

Patent event date: 20210823

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

Patent event date: 20180918

Patent event code: PA03021R01I

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210929

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20211201

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220106

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220106

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20241230

Start annual number: 4

End annual number: 4