[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20190082217A - 송신 장치, 송신 방법, 수신 장치 및 수신 방법 - Google Patents

송신 장치, 송신 방법, 수신 장치 및 수신 방법 Download PDF

Info

Publication number
KR20190082217A
KR20190082217A KR1020197013246A KR20197013246A KR20190082217A KR 20190082217 A KR20190082217 A KR 20190082217A KR 1020197013246 A KR1020197013246 A KR 1020197013246A KR 20197013246 A KR20197013246 A KR 20197013246A KR 20190082217 A KR20190082217 A KR 20190082217A
Authority
KR
South Korea
Prior art keywords
matrix
check matrix
code
bits
information
Prior art date
Application number
KR1020197013246A
Other languages
English (en)
Other versions
KR102356253B1 (ko
Inventor
유지 시노하라
마키코 야마모토
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20190082217A publication Critical patent/KR20190082217A/ko
Application granted granted Critical
Publication of KR102356253B1 publication Critical patent/KR102356253B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1145—Pipelined decoding at code word level, e.g. multiple code words being decoded simultaneously
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092—Error control systems characterised by the topology of the transmission link
    • H04L2001/0093—Point-to-multipoint

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 기술은, LDPC 부호를 사용한 데이터 전송에 있어서, 양호한 통신 품질을 확보할 수 있도록 하는 송신 장치, 송신 방법, 수신 장치 및 수신 방법에 관한 것이다. 부호 길이 N이 69120비트이고, 부호화율 r이 11/16, 12/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화가 행해진다. LDPC 부호는, 정보 비트와 패리티 비트를 포함하고, 검사 행렬은, 정보 비트에 대응하는 정보 행렬 및 패리티 비트에 대응하는 패리티 행렬을 포함한다. 정보 행렬은, 검사 행렬 초기값 테이블에 의해 표현되고, 검사 행렬 초기값 테이블은, 정보 행렬의 1의 요소의 위치를 360열마다 나타내는 테이블이며, 소정의 테이블로 되어 있다. 본 기술은, 예를 들어 LDPC 부호를 사용한 데이터 전송 등에 적용할 수 있다.

Description

송신 장치, 송신 방법, 수신 장치 및 수신 방법
본 기술은 송신 장치, 송신 방법, 수신 장치 및 수신 방법에 관한 것이며, 특히, 예를 들어 LDPC 부호를 사용한 데이터 전송에 있어서, 양호한 통신 품질을 확보할 수 있도록 하는 송신 장치, 송신 방법, 수신 장치 및 수신 방법에 관한 것이다.
LDPC(Low Density Parity Check) 부호는, 높은 오류 정정 능력을 가져, 근년에는, 예를 들어 유럽 등의 DVB(Digital Video Broadcasting)-S.2나, DVB-T.2, DVB-C.2, 미국 등의 ATSC(Advanced Television Systems Committee) 3.0 등의 디지털 방송 등의 전송 방식에 널리 채용되고 있다(예를 들어, 비특허문헌 1을 참조).
LDPC 부호는, 근년의 연구에 의해, 터보 부호 등과 마찬가지로, 부호 길이를 길게 해 감에 따라, 섀넌 한계에 가까운 성능이 얻어짐을 알아가고 있다. 또한, LDPC 부호는, 최소 거리가 부호 길이에 비례한다고 하는 성질이 있다는 점에서, 그 특징으로서, 블록 오류 확률 특성이 좋고, 또한 터보 부호 등의 복호 특성에 있어서 관측되는, 소위 에러 플로어 현상이 거의 생기지 않는 것도 이점으로서 들 수 있다.
ATSC Standard:Physical Layer Protocol(A/322), 7 September 2016
LDPC 부호를 사용한 데이터 전송에서는, 예를 들어 LDPC 부호가, QPSK(Quadrature Phase Shift Keying) 등의 직교 변조(디지털 변조)의 심볼로 되고(심볼화되고), 그 심볼이, 직교 변조의 신호점에 매핑되어 송신된다.
이상과 같은 LDPC 부호를 사용한 데이터 전송은, 세계적으로 확산되고 있으며, 양호한 통신(전송) 품질을 확보할 것이 요청되고 있다.
본 기술은, 이러한 상황을 감안하여 이루어진 것이며, LDPC 부호를 사용한 데이터 전송에 있어서, 양호한 통신 품질을 확보할 수 있도록 하는 것이다.
본 기술의 제1 송신 장치/방법은, 부호 길이 N이 69120비트이고, 부호화율 r이 11/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부/스텝을 구비하고, 상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고, 상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고, 상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고, 상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
Figure pct00001
Figure pct00002
Figure pct00003
Figure pct00004
Figure pct00005
Figure pct00006
Figure pct00007
인 송신 장치/방법이다.
제1 송신 장치/방법에 있어서는, 부호 길이 N이 69120비트이고, 부호화율 r이 11/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화가 행해진다. 상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고, 상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고, 상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고, 상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
Figure pct00008
Figure pct00009
Figure pct00010
Figure pct00011
Figure pct00012
Figure pct00013
Figure pct00014
로 되어 있다.
본 기술의 제1 수신 장치/방법은, 부호 길이 N이 69120비트이고, 부호화율 r이 11/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 구비하고, 상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고, 상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고, 상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고, 상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
Figure pct00015
Figure pct00016
Figure pct00017
Figure pct00018
Figure pct00019
Figure pct00020
Figure pct00021
인 송신 장치로부터 송신되어 오는 데이터로부터 얻어지는 상기 LDPC 부호를 복호하는 복호부/스텝을 구비하는 수신 장치/방법이다.
제1 수신 장치/방법에 있어서는, 부호 길이 N이 69120비트이고, 부호화율 r이 11/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 구비하고, 상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고, 상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고, 상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고, 상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
Figure pct00022
Figure pct00023
Figure pct00024
Figure pct00025
Figure pct00026
Figure pct00027
Figure pct00028
인 송신 장치로부터 송신되어 오는 데이터로부터 얻어지는 상기 LDPC 부호가 복호된다.
본 기술의 제2 송신 장치/방법은, 부호 길이 N이 69120비트이고, 부호화율 r이 11/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부/스텝을 구비하고, 상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고, 상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고, 상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고, 상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
Figure pct00029
Figure pct00030
Figure pct00031
Figure pct00032
Figure pct00033
Figure pct00034
인 송신 장치/방법이다.
제2 송신 장치/방법에 있어서는, 부호 길이 N이 69120비트이고, 부호화율 r이 11/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화가 행해진다. 상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고, 상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고, 상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고, 상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
Figure pct00035
Figure pct00036
Figure pct00037
Figure pct00038
Figure pct00039
Figure pct00040
로 되어 있다.
본 기술의 제2 수신 장치/방법은, 부호 길이 N이 69120비트이고, 부호화율 r이 11/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 구비하고, 상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고, 상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고, 상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고, 상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
Figure pct00041
Figure pct00042
Figure pct00043
Figure pct00044
Figure pct00045
Figure pct00046
인 송신 장치로부터 송신되어 오는 데이터로부터 얻어지는 상기 LDPC 부호를 복호하는 복호부/스텝을 구비하는 수신 장치/방법이다.
제2 수신 장치/방법에 있어서는, 부호 길이 N이 69120비트이고, 부호화율 r이 11/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 구비하고, 상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고, 상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고, 상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고, 상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
Figure pct00047
Figure pct00048
Figure pct00049
Figure pct00050
Figure pct00051
Figure pct00052
Figure pct00053
인 송신 장치로부터 송신되어 오는 데이터로부터 얻어지는 상기 LDPC 부호가 복호된다.
본 기술의 제3 송신 장치/방법은, 부호 길이 N이 69120비트이고, 부호화율 r이 12/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부/스텝을 구비하고, 상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고, 상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고, 상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고, 상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
Figure pct00054
Figure pct00055
Figure pct00056
Figure pct00057
Figure pct00058
Figure pct00059
Figure pct00060
인 송신 장치/방법이다.
제3 송신 장치/방법에 있어서는, 부호 길이 N이 69120비트이고, 부호화율 r이 12/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화가 행해진다. 상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고, 상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고, 상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고, 상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
Figure pct00061
Figure pct00062
Figure pct00063
Figure pct00064
Figure pct00065
Figure pct00066
Figure pct00067
Figure pct00068
로 되어 있다.
본 기술의 제3 수신 장치/방법은, 부호 길이 N이 69120비트이고, 부호화율 r이 12/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 구비하고, 상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고, 상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고, 상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고, 상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
Figure pct00069
Figure pct00070
Figure pct00071
Figure pct00072
Figure pct00073
Figure pct00074
Figure pct00075
인 송신 장치로부터 송신되어 오는 데이터로부터 얻어지는 상기 LDPC 부호를 복호하는 복호부/스텝을 구비하는 수신 장치/방법이다.
제3 수신 장치/방법에 있어서는, 부호 길이 N이 69120비트이고, 부호화율 r이 12/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 구비하고, 상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고, 상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고, 상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고, 상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
Figure pct00076
Figure pct00077
Figure pct00078
Figure pct00079
Figure pct00080
Figure pct00081
Figure pct00082
Figure pct00083
인 송신 장치로부터 송신되어 오는 데이터로부터 얻어지는 상기 LDPC 부호가 복호된다.
본 기술의 제4 송신 장치/방법은, 부호 길이 N이 69120비트이고, 부호화율 r이 12/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부/스텝을 구비하고, 상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고, 상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고, 상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고, 상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
Figure pct00084
Figure pct00085
Figure pct00086
Figure pct00087
Figure pct00088
Figure pct00089
인 송신 장치/방법이다.
제4 송신 장치/방법에 있어서는, 부호 길이 N이 69120비트이고, 부호화율 r이 12/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화가 행해진다. 상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고, 상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고, 상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고, 상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
Figure pct00090
Figure pct00091
Figure pct00092
Figure pct00093
Figure pct00094
Figure pct00095
Figure pct00096
로 되어 있다.
본 기술의 제4 수신 장치/방법은, 부호 길이 N이 69120비트이고, 부호화율 r이 12/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 구비하고, 상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고, 상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고, 상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고, 상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
Figure pct00097
Figure pct00098
Figure pct00099
Figure pct00100
Figure pct00101
Figure pct00102
인 송신 장치로부터 송신되어 오는 데이터로부터 얻어지는 상기 LDPC 부호를 복호하는 복호부/스텝을 구비하는 수신 장치/방법이다.
제4 수신 장치/방법에 있어서는, 부호 길이 N이 69120비트이고, 부호화율 r이 12/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 구비하고, 상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고, 상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고, 상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고, 상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
Figure pct00103
Figure pct00104
Figure pct00105
Figure pct00106
Figure pct00107
Figure pct00108
인 송신 장치로부터 송신되어 오는 데이터로부터 얻어지는 상기 LDPC 부호가 복호된다.
또한, 송신 장치나 수신 장치는, 독립된 장치여도 되고, 하나의 장치를 구성하고 있는 내부 블록이어도 된다.
본 기술에 따르면, LDPC 부호를 사용한 데이터 전송에 있어서, 양호한 통신 품질을 확보할 수 있다.
또한, 여기에 기재된 효과는 반드시 한정되는 것은 아니며, 본 개시 중에 기재된 어느 효과여도 된다.
도 1은, LDPC 부호의 검사 행렬 H를 설명하는 도면이다.
도 2는, LDPC 부호의 복호 수순을 설명하는 흐름도이다.
도 3은, LDPC 부호의 검사 행렬의 예를 도시하는 도면이다.
도 4는, 검사 행렬의 태너 그래프의 예를 도시하는 도면이다.
도 5는, 변수 노드의 예를 도시하는 도면이다.
도 6은, 체크 노드의 예를 도시하는 도면이다.
도 7은, 본 기술을 적용한 전송 시스템의 일 실시 형태의 구성예를 도시하는 도면이다.
도 8은, 송신 장치(11)의 구성예를 도시하는 블록도이다.
도 9는, 비트 인터리버(116)의 구성예를 도시하는 블록도이다.
도 10은, 검사 행렬의 예를 도시하는 도면이다.
도 11은, 패리티 행렬의 예를 도시하는 도면이다.
도 12는, DVB-T.2의 규격에 규정되어 있는 LDPC 부호의 검사 행렬을 설명하는 도면이다.
도 13은, DVB-T.2의 규격에 규정되어 있는 LDPC 부호의 검사 행렬을 설명하는 도면이다.
도 14는, LDPC 부호의 복호에 대한 태너 그래프의 예를 도시하는 도면이다.
도 15는, 계단 구조로 되어 있는 패리티 행렬 HT와, 그 패리티 행렬 HT에 대응하는 태너 그래프의 예를 도시하는 도면이다.
도 16은, 패리티 인터리브 후의 LDPC 부호에 대응하는 검사 행렬 H의 패리티 행렬 HT의 예를 도시하는 도면이다.
도 17은, 비트 인터리버(116) 및 매퍼(117)로 행해지는 처리의 예를 설명하는 흐름도이다.
도 18은, LDPC 인코더(115)의 구성예를 도시하는 블록도이다.
도 19는, LDPC 인코더(115)의 처리예를 설명하는 흐름도이다.
도 20은, 부호화율 1/4, 부호 길이 16200인 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 21은, 검사 행렬 초기값 테이블로부터 검사 행렬 H를 구하는 방법을 설명하는 도면이다.
도 22는, 검사 행렬의 구조를 도시하는 도면이다.
도 23은, 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 24는, 검사 행렬 초기값 테이블로부터 생성되는 A 행렬을 설명하는 도면이다.
도 25는, B 행렬의 패리티 인터리브를 설명하는 도면이다.
도 26은, 검사 행렬 초기값 테이블로부터 생성되는 C 행렬을 설명하는 도면이다.
도 27은, D 행렬의 패리티 인터리브를 설명하는 도면이다.
도 28은, 검사 행렬에, 패리티 인터리브를 원래대로 되돌리는 패리티 디인터리브로서의 열 치환(column permutation)을 행한 검사 행렬을 도시하는 도면이다.
도 29는, 검사 행렬에, 행 치환(row permutation)을 행함으로써 얻어지는 변환 검사 행렬을 도시하는 도면이다.
도 30은, N=69120비트이고, r=2/16인 타입 A 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 31은, N=69120비트이고, r=3/16인 타입 A 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 32는, N=69120비트이고, r=3/16인 타입 A 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 33은, N=69120비트이고, r=4/16인 타입 A 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 34는, N=69120비트이고, r=5/16인 타입 A 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 35는, N=69120비트이고, r=5/16인 타입 A 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 36은, N=69120비트이고, r=6/16인 타입 A 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 37은, N=69120비트이고, r=6/16인 타입 A 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 38은, N=69120비트이고, r=7/16인 타입 A 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 39는, N=69120비트이고, r=7/16인 타입 A 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 40은, N=69120비트이고, r=8/16인 타입 A 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 41은, N=69120비트이고, r=8/16인 타입 A 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 42는, N=69120비트이고, r=7/16인 타입 B 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 43은, N=69120비트이고, r=7/16인 타입 B 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 44는, N=69120비트이고, r=7/16인 타입 B 부호의 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
도 45는, N=69120비트이고, r=7/16인 타입 B 부호의 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
도 46은, N=69120비트이고, r=8/16인 타입 B 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 47은, N=69120비트이고, r=8/16인 타입 B 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 48은, N=69120비트이고, r=8/16인 타입 B 부호의 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
도 49는, N=69120비트이고, r=8/16인 타입 B 부호의 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
도 50은, N=69120비트이고, r=9/16인 타입 B 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 51은, N=69120비트이고, r=9/16인 타입 B 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 52는, N=69120비트이고, r=9/16인 타입 B 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 53은, N=69120비트이고, r=9/16인 타입 B 부호의 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
도 54는, N=69120비트이고, r=9/16인 타입 B 부호의 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
도 55는, N=69120비트이고, r=9/16인 타입 B 부호의 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
도 56은, N=69120비트이고, r=10/16인 타입 B 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 57은, N=69120비트이고, r=10/16인 타입 B 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 58은, N=69120비트이고, r=10/16인 타입 B 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 59는, N=69120비트이고, r=10/16인 타입 B 부호의 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
도 60은, N=69120비트이고, r=10/16인 타입 B 부호의 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
도 61은, N=69120비트이고, r=10/16인 타입 B 부호의 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
도 62는, N=69120비트이고, r=11/16인 타입 B 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 63은, N=69120비트이고, r=11/16인 타입 B 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 64는, N=69120비트이고, r=11/16인 타입 B 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 65는, N=69120비트이고, r=11/16인 타입 B 부호의 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
도 66은, N=69120비트이고, r=11/16인 타입 B 부호의 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
도 67은, N=69120비트이고, r=11/16인 타입 B 부호의 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
도 68은, N=69120비트이고, r=12/16인 타입 B 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 69는, N=69120비트이고, r=12/16인 타입 B 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 70은, N=69120비트이고, r=12/16인 타입 B 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 71은, N=69120비트이고, r=12/16인 타입 B 부호의 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
도 72는, N=69120비트이고, r=12/16인 타입 B 부호의 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
도 73은, N=69120비트이고, r=12/16인 타입 B 부호의 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
도 74는, N=69120비트이고, r=13/16인 타입 B 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 75는, N=69120비트이고, r=13/16인 타입 B 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 76은, N=69120비트이고, r=13/16인 타입 B 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 77은, N=69120비트이고, r=13/16인 타입 B 부호의 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
도 78은, N=69120비트이고, r=13/16인 타입 B 부호의 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
도 79는, N=69120비트이고, r=13/16인 타입 B 부호의 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
도 80은, N=69120비트이고, r=14/16인 타입 B 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 81은, N=69120비트이고, r=14/16인 타입 B 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 82는, N=69120비트이고, r=14/16인 타입 B 부호의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 83은, N=69120비트이고, r=14/16인 타입 B 부호의 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
도 84는, N=69120비트이고, r=14/16인 타입 B 부호의 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
도 85는, N=69120비트이고, r=14/16인 타입 B 부호의 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
도 86은, 열 가중치가 3이고, 행 가중치가 6인 디그리 시퀀스의 앙상블의 태너 그래프의 예를 도시하는 도면이다.
도 87은, 멀티 에지 타입의 앙상블의 태너 그래프의 예를 도시하는 도면이다.
도 88은, 타입 A 방식의 검사 행렬을 설명하는 도면이다.
도 89는, 타입 A 방식의 검사 행렬을 설명하는 도면이다.
도 90은, 타입 B 방식의 검사 행렬을 설명하는 도면이다.
도 91은, 타입 B 방식의 검사 행렬을 설명하는 도면이다.
도 92는, N=69120비트이고, r=2/16인 타입 A 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 93은, N=69120비트이고, r=2/16인 타입 A 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 94는, N=69120비트이고, r=3/16인 타입 A 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 95는, N=69120비트이고, r=3/16인 타입 A 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 96은, N=69120비트이고, r=4/16인 타입 A 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 97은, N=69120비트이고, r=4/16인 타입 A 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 98은, N=69120비트이고, r=5/16인 타입 A 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 99는, N=69120비트이고, r=5/16인 타입 A 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 100은, N=69120비트이고, r=6/16인 타입 A 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 101은, N=69120비트이고, r=6/16인 타입 A 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 102는, N=69120비트이고, r=7/16인 타입 A 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 103은, N=69120비트이고, r=7/16인 타입 A 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 104는, N=69120비트이고, r=8/16인 타입 A 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 105는, N=69120비트이고, r=8/16인 타입 A 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 106은, N=69120비트이고, r=7/16인 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 107은, N=69120비트이고, r=7/16인 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 108은, N=69120비트이고, r=7/16인 다른 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 109는, N=69120비트이고, r=7/16인 다른 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 110은, N=69120비트이고, r=8/16인 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 111은, N=69120비트이고, r=8/16인 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 112는, N=69120비트이고, r=8/16인 다른 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 113은, N=69120비트이고, r=8/16인 다른 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 114는, N=69120비트이고, r=9/16인 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 115는, N=69120비트이고, r=9/16인 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 116은, N=69120비트이고, r=9/16인 다른 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 117은, N=69120비트이고, r=9/16인 다른 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 118은, N=69120비트이고, r=10/16인 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 119는, N=69120비트이고, r=10/16인 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 120은, N=69120비트이고, r=10/16인 다른 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 121은, N=69120비트이고, r=10/16인 다른 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 122는, N=69120비트이고, r=11/16인 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 123은, N=69120비트이고, r=11/16인 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 124는, N=69120비트이고, r=11/16인 다른 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 125는, N=69120비트이고, r=11/16인 다른 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 126은, N=69120비트이고, r=12/16인 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 127은, N=69120비트이고, r=12/16인 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 128은, N=69120비트이고, r=12/16인 다른 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 129는, N=69120비트이고, r=12/16인 다른 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 130은, N=69120비트이고, r=13/16인 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 131은, N=69120비트이고, r=13/16인 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 132는, N=69120비트이고, r=13/16인 다른 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 133은, N=69120비트이고, r=13/16인 다른 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 134는, N=69120비트이고, r=14/16인 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 135는, N=69120비트이고, r=14/16인 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 136은, N=69120비트이고, r=14/16인 다른 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 137은, N=69120비트이고, r=14/16인 다른 타입 B 부호를 사용하여 행한 시뮬레이션의 시뮬레이션 결과를 도시하는 도면이다.
도 138은, 변조 방식이 QPSK인 경우의 UC의 신호점의 좌표의 예를 도시하는 도면이다.
도 139는, 변조 방식이 16QAM인 경우의 2D NUC의 신호점의 좌표의 예를 도시하는 도면이다.
도 140은, 변조 방식이 1024QAM인 경우의 1D NUC의 신호점의 좌표의 예를 도시하는 도면이다.
도 141은, 1024QAM의 심볼 y와, 그 심볼 y에 대응하는 1D NUC의 신호점 zs의 좌표로서의 복소수의 리얼 파트 Re(zs) 및 이미지너리 파트 Im(zs) 각각의 관계를 도시하는 도면이다.
도 142는, 블록 인터리버(25)의 구성예를 도시하는 블록도이다.
도 143은, 블록 인터리버(25)로 행해지는 블록 인터리브를 설명하는 도면이다.
도 144는, 그룹 와이즈 인터리버(24)에서 행해지는 그룹 와이즈 인터리브를 설명하는 도면이다.
도 145는, 수신 장치(12)의 구성예를 도시하는 블록도이다.
도 146은, 비트 디인터리버(165)의 구성예를 도시하는 블록도이다.
도 147은, 디매퍼(164), 비트 디인터리버(165) 및 LDPC 디코더(166)가 행하는 처리의 예를 설명하는 흐름도이다.
도 148은, LDPC 부호의 검사 행렬의 예를 도시하는 도면이다.
도 149는, 검사 행렬에 행 치환과 열 치환을 실시한 행렬(변환 검사 행렬)의 예를 도시하는 도면이다.
도 150은, 5×5 단위로 분할한 변환 검사 행렬의 예를 도시하는 도면이다.
도 151은, 노드 연산을 P개 통합하여 행하는 복호 장치의 구성예를 도시하는 블록도이다.
도 152는, LDPC 디코더(166)의 구성예를 도시하는 블록도이다.
도 153은, 블록 디인터리버(54)의 구성예를 도시하는 블록도이다.
도 154는, 비트 디인터리버(165)의 다른 구성예를 도시하는 블록도이다.
도 155는, 수신 장치(12)를 적용 가능한 수신 시스템의 제1 구성예를 도시하는 블록도이다.
도 156은, 수신 장치(12)를 적용 가능한 수신 시스템의 제2 구성예를 도시하는 블록도이다.
도 157은, 수신 장치(12)를 적용 가능한 수신 시스템의 제3 구성예를 도시하는 블록도이다.
도 158은, 본 기술을 적용한 컴퓨터의 일 실시 형태의 구성예를 도시하는 블록도이다.
이하, 본 기술의 실시 형태에 대하여 설명하지만, 그 전에, LDPC 부호에 대하여 설명한다.
<LDPC 부호>
또한, LDPC 부호는 선형 부호이며, 반드시 2원일 필요는 없지만, 여기서는 2원인 것으로서 설명한다.
LDPC 부호는, 그 LDPC 부호를 정의하는 검사 행렬(parity check matrix)이 소(疎)한 것임을 최대의 특징으로 한다. 여기서, 소한 행렬이란, 행렬의 요소인 "1"의 개수가 매우 적은 행렬(대부분의 요소가 0인 행렬)이다.
도 1은, LDPC 부호의 검사 행렬 H의 예를 도시하는 도면이다.
도 1의 검사 행렬 H에서는, 각 열의 가중치(열 가중치)("1"의 수)(weight)가 "3"이며, 또한 각 행의 가중치(행 가중치)가 "6"으로 되어 있다.
LDPC 부호에 의한 부호화(LDPC 부호화)에서는, 예를 들어 검사 행렬 H에 기초하여 생성 행렬 G를 생성하고, 이 생성 행렬 G를 2원의 정보 비트에 대하여 승산함으로써, 부호어(LDPC 부호)가 생성된다.
구체적으로는, LDPC 부호화를 행하는 부호화 장치는, 우선, 검사 행렬 H의 전치 행렬 HT와의 사이에, 식 GHT=0이 성립하는 생성 행렬 G를 산출한다. 여기서, 생성 행렬 G가, K×N 행렬인 경우에는, 부호화 장치는, 생성 행렬 G에 대하여 K비트를 포함하는 정보 비트의 비트열(벡터 u)을 승산하고, N비트를 포함하는 부호어 c(=uG)를 생성한다. 이 부호화 장치에 의해 생성된 부호어(LDPC 부호)는, 소정의 통신로를 통하여 수신측에 있어서 수신된다.
LDPC 부호의 복호는, Gallager가 확률 복호(Probabilistic Decoding)라고 칭하며 제안한 알고리즘이며, 변수 노드(variable node(메시지 노드(message node)라고도 불림))와, 체크 노드(check node)를 포함하는, 소위 태너 그래프(Tanner graph) 상에서의 확률 전파(belief propagation)에 의한 메시지 패싱 알고리즘에 의해 행하는 것이 가능하다. 여기서, 이하 적절하게, 변수 노드와 체크 노드를, 간단하게 노드라고도 한다.
도 2는, LDPC 부호의 복호 수순을 도시하는 흐름도이다.
또한, 이하 적절하게, 수신측에서 수신한 LDPC 부호(1부호어)의 i번째 부호 비트의 값이 "0"일 가능성을 대수 우도비(log likelihood ratio)로 표현한 실수값(수신 LLR)을, 수신값 u0i라고도 한다. 또한, 체크 노드로부터 출력되는 메시지를 uj라고 하고, 변수 노드로부터 출력되는 메시지를 vi라고 한다.
우선, LDPC 부호의 복호에 있어서는, 도 2에 도시하는 바와 같이, 스텝 S11에 있어서, LDPC 부호가 수신되고, 메시지(체크 노드 메시지) uj가 "0"으로 초기화됨과 함께, 반복 처리의 카운터로서의 정수를 취하는 변수 k가 "0"으로 초기화되고, 스텝 S12로 진행한다. 스텝 S12에 있어서, LDPC 부호를 수신하여 얻어지는 수신값 u0i에 기초하여, 식 (1)에 나타내는 연산(변수 노드 연산)을 행함으로써 메시지(변수 노드 메시지) vi가 구해지고, 또한 이 메시지 vi에 기초하여, 식 (2)에 나타내는 연산(체크 노드 연산)을 행함으로써 메시지 uj가 구해진다.
Figure pct00109
Figure pct00110
여기서, 식 (1)과 식 (2)에 있어서의 dv와 dc는, 각각 검사 행렬 H의 종방향(열)과 횡방향(행)의 "1"의 개수를 나타내는 임의로 선택 가능한 파라미터이다. 예를 들어, 도 1에 도시한 바와 같은 열 가중치가 3이고, 행 가중치가 6인 검사 행렬 H에 대한 LDPC 부호((3,6) LDPC 부호)의 경우에는, dv=3, dc=6으로 된다.
또한, 식 (1)의 변수 노드 연산 및 (2)의 체크 노드 연산에 있어서는, 각각 메시지를 출력하려고 하는 에지(edge)(변수 노드와 체크 노드를 연결하는 선)로부터 입력된 메시지를, 연산의 대상으로 하지 않는다는 점에서, 연산의 범위가 1 내지 dv-1 또는 1 내지 dc-1로 되어 있다. 또한, 식 (2)의 체크 노드 연산은, 실제로는 2입력 v1, v2에 대한 1출력으로 정의되는 식 (3)에 나타내는 함수 R(v1,v2)의 테이블을 미리 작성해 두고, 이것을 식 (4)에 나타내는 바와 같이 연속적(재귀적)으로 사용함으로써 행해진다.
Figure pct00111
Figure pct00112
스텝 S12에서는, 또한 변수 k가 "1"만큼 인크리먼트되고, 스텝 S13으로 진행한다. 스텝 S13에서는, 변수 k가 소정의 반복 복호 횟수 C보다 큰지 여부가 판정된다. 스텝 S13에 있어서, 변수 k가 C보다 크지 않다고 판정된 경우, 스텝 S12로 되돌아가며, 이하 마찬가지의 처리가 반복된다.
또한, 스텝 S13에 있어서, 변수 k가 C보다 크다고 판정된 경우, 스텝 S14로 진행하고, 식 (5)에 나타내는 연산을 행함으로써 최종적으로 출력하는 복호 결과로서의 메시지 vi가 구해져 출력되고, LDPC 부호의 복호 처리가 종료된다.
Figure pct00113
여기서, 식 (5)의 연산은, 식 (1)의 변수 노드 연산과는 달리, 변수 노드에 접속되어 있는 모든 에지로부터의 메시지 uj를 사용하여 행해진다.
도 3은, (3,6) LDPC 부호(부호화율 1/2, 부호 길이 12)의 검사 행렬 H의 예를 도시하는 도면이다.
도 3의 검사 행렬 H에서는, 도 1과 마찬가지로, 열의 가중치가 3으로, 행의 가중치가 6으로 각각 되어 있다.
도 4는, 도 3의 검사 행렬 H의 태너 그래프를 도시하는 도면이다.
여기서, 도 4에 있어서, 플러스 "+"로 표시되는 것이 체크 노드이고, 이퀄 "="로 표시되는 것이 변수 노드이다. 체크 노드와 변수 노드는, 각각 검사 행렬 H의 행과 열에 대응한다. 체크 노드와 변수 노드의 사이의 결선은 에지(edge)이며, 검사 행렬의 요소인 "1"에 상당한다.
즉, 검사 행렬의 제j행 제i열의 요소가 1인 경우에는, 도 4에 있어서, 위에서 i번째 변수 노드("="의 노드)와, 위에서 j번째 체크 노드("+"의 노드)가 에지에 의해 접속된다. 에지는, 변수 노드에 대응하는 부호 비트가, 체크 노드에 대응하는 구속 조건을 가짐을 나타낸다.
LDPC 부호의 복호 방법인 섬 프로덕트 알고리즘(Sum Product Algorithm)에서는, 변수 노드 연산과 체크 노드 연산이 반복하여 행해진다.
도 5는, 변수 노드에서 행해지는 변수 노드 연산을 도시하는 도면이다.
변수 노드에서는, 계산하려고 하는 에지에 대응하는 메시지 vi는, 변수 노드에 연결되어 있는 나머지 에지로부터의 메시지 u1 및 u2와, 수신값 u0i를 사용한 식 (1)의 변수 노드 연산에 의해 구해진다. 다른 에지에 대응하는 메시지도 마찬가지로 구해진다.
도 6은, 체크 노드에서 행해지는 체크 노드 연산을 도시하는 도면이다.
여기서, 식 (2)의 체크 노드 연산은, 식 a×b=exp{ln(|a|)+ln(|b|)}×sign(a)×sign(b)의 관계를 이용하여, 식 (6)으로 고쳐 쓸 수 있다. 단, sign(x)는, x≥0일 때 1이고, x<0일 때 -1이다.
Figure pct00114
x≥0에 있어서, 함수 φ(x)를, 식 φ(x)=ln(tanh(x/2))라고 정의하면, 식 φ-1(x)=2tanh-1(e-x)가 성립하기 때문에, 식 (6)은 식 (7)로 변형될 수 있다.
Figure pct00115
체크 노드에서는, 식 (2)의 체크 노드 연산이 식 (7)에 따라 행해진다.
즉, 체크 노드에서는, 도 6과 같이, 계산하려고 하는 에지에 대응하는 메시지 uj는, 체크 노드에 연결되어 있는 나머지 에지로부터의 메시지 v1, v2, v3, v4, v5를 사용한 식 (7)의 체크 노드 연산에 의해 구해진다. 다른 에지에 대응하는 메시지도 마찬가지로 구해진다.
또한, 식 (7)의 함수 φ(x)는, 식 φ(x)=ln((ex+1)/(ex-1))로 나타낼 수 있으며, x>0에 있어서, φ(x)=φ- 1(x)이다. 함수 φ(x) 및 φ- 1(x)를 하드웨어에 실장할 때에는, LUT(Look Up Table)를 사용하여 실장되는 경우가 있지만, 양자 모두 동일한 LUT로 된다.
<본 기술을 적용한 전송 시스템의 구성예>
도 7은, 본 기술을 적용한 전송 시스템(시스템이란, 복수의 장치가 논리적으로 집합한 것을 말하며, 각 구성의 장치가 동일 하우징 내에 있는지 여부는 불문함)의 일 실시 형태의 구성예를 도시하는 도면이다.
도 7에 있어서, 전송 시스템은, 송신 장치(11)와 수신 장치(12)로 구성된다.
송신 장치(11)는, 예를 들어 텔레비전 방송의 프로그램 등의 송신(방송)(전송)을 행한다. 즉, 송신 장치(11)는, 예를 들어 프로그램으로서의 화상 데이터나 음성 데이터 등의, 송신의 대상인 대상 데이터를 LDPC 부호로 부호화하여, 예를 들어 위성 회선이나, 지상파, 케이블(유선 회선) 등의 통신로(13)를 통하여 송신한다.
수신 장치(12)는, 송신 장치(11)로부터 통신로(13)를 통하여 송신되어 오는 LDPC 부호를 수신하고, 대상 데이터에 복호하여 출력한다.
여기서, 도 7의 전송 시스템에서 사용되는 LDPC 부호는, AWGN(Additive White Gaussian Noise) 통신로에서 매우 높은 능력을 발휘한다는 것이 알려져 있다.
한편, 통신로(13)에서는, 버스트(burst) 오류나 이레이저(erasure)를 발생시키는 경우가 있다. 예를 들어, 특히 통신로(13)가 지상파인 경우, OFDM(Orthogonal Frequency Division Multiplexing) 시스템에서는, D/U(Desired to Undesired Ratio)가 0dB(Undesired=echo의 파워가 Desired=메인 패스의 파워와 동등함)인 멀티 패스 환경에 있어서, 에코(echo)(메인 패스 이외의 패스)의 지연(delay)에 따라, 특정 심볼의 파워가 0으로 되어 버리는(erasure) 경우가 있다.
또한, 플러터(flutter)(지연이 0이며, 도플러(doppler) 주파수가 걸린 echo가 가산되는 통신로)에서도, D/U가 0dB인 경우에는, 도플러 주파수에 의해, 특정 시각의 OFDM의 심볼 전체의 파워가 0으로 되는(erasure) 경우가 생긴다.
또한, 수신 장치(12)측의, 송신 장치(11)로부터의 신호를 수신하는 안테나 등의 수신부(도시하지 않음)에서부터 수신 장치(12)까지의 배선의 상황이나, 수신 장치(12)의 전원의 불안정성에 의해, 버스트 오류가 발생하는 경우가 있다.
한편, LDPC 부호의 복호에 있어서는, 검사 행렬 H의 열, 나아가 LDPC 부호의 부호 비트에 대응하는 변수 노드에 있어서, 도 5에 도시한 바와 같이, LDPC 부호의 부호 비트(의 수신값 u0i)의 가산을 수반하는 식 (1)의 변수 노드 연산이 행해지기 때문에, 그 변수 노드 연산에 사용되는 부호 비트에 에러가 생기면, 구해지는 메시지의 정밀도가 저하된다.
그리고, LDPC 부호의 복호에서는, 체크 노드에 있어서, 그 체크 노드에 연결되어 있는 변수 노드에서 구해지는 메시지를 사용하여, 식 (7)의 체크 노드 연산이 행해지기 때문에, 연결되어 있는 복수의 변수 노드(에 대응하는 LDPC 부호의 부호 비트)가 동시에 에러(이레이저를 포함함)로 되는 체크 노드의 수가 많아지면, 복호 성능이 열화된다.
즉, 예를 들어 체크 노드는, 그 체크 노드에 연결되어 있는 변수 노드의 2개 이상이 동시에 이레이저로 되면, 전체 변수 노드로, 값이 0일 확률과 1일 확률이 등확률인 메시지를 되돌린다. 이 경우, 등확률의 메시지를 되돌리는 체크 노드는, 1회의 복호 처리(1세트의 변수 노드 연산 및 체크 노드 연산)에 기여하지 않게 되며, 그 결과, 복호 처리의 반복 횟수를 많이 필요로 하게 되어, 복호 성능이 열화되고, 또한 LDPC 부호의 복호를 행하는 수신 장치(12)의 소비 전력이 증대된다.
그래서, 도 7의 전송 시스템에서는, AWGN 통신로(AWGN 채널)에서의 성능을 유지하면서, 버스트 오류나 이레이저에 대한 내성을 향상시키는 것이 가능하게 되어 있다.
<송신 장치(11)의 구성예>
도 8은, 도 7의 송신 장치(11)의 구성예를 도시하는 블록도이다.
송신 장치(11)에서는, 대상 데이터로서의 1 이상의 인풋 스트림(Input Streams)이, 모드 어댑테이션/멀티플렉서(Mode Adaptation/Multiplexer)(111)에 공급된다.
모드 어댑테이션/멀티플렉서(111)는, 모드 선택, 및 거기에 공급되는 1 이상의 인풋 스트림의 다중화 등의 처리를 필요에 따라 행하고, 그 결과 얻어지는 데이터를, 패더(padder)(112)에 공급한다.
패더(112)는, 모드 어댑테이션/멀티플렉서(111)로부터의 데이터에 대하여, 필요한 제로 패딩(Null의 삽입)을 행하고, 그 결과 얻어지는 데이터를, BB 스크램블러(BB Scrambler)(113)에 공급한다.
BB 스크램블러(113)는, 패더(112)로부터의 데이터에, BB 스크램블(Base-Band Scrambling)을 실시하고, 그 결과 얻어지는 데이터를, BCH 인코더(BCH encoder)(114)에 공급한다.
BCH 인코더(114)는, BB 스크램블러(113)로부터의 데이터를 BCH 부호화하고, 그 결과 얻어지는 데이터를, LDPC 부호화의 대상인 LDPC 대상 데이터로 하여, LDPC 인코더(LDPC encoder)(115)에 공급한다.
LDPC 인코더(115)는, BCH 인코더(114)로부터의 LDPC 대상 데이터에 대하여, 예를 들어 LDPC 부호의 패리티 비트에 대응하는 부분인 패리티 행렬이 계단(dual diagonal) 구조로 되어 있는 검사 행렬 등에 따른 LDPC 부호화를 행하여, LDPC 대상 데이터를 정보 비트로 하는 LDPC 부호를 출력한다.
즉, LDPC 인코더(115)는, LDPC 대상 데이터를, 예를 들어 DVB-S.2나, DVB-T.2, DVB-C.2, ATSC3.0 등의 소정의 규격에 규정되어 있는(검사 행렬에 대응하는) LDPC 부호, 그 밖의 LDPC 부호로 부호화하는 LDPC 부호화를 행하여, 그 결과 얻어지는 LDPC 부호를 출력한다.
여기서, DVB-S.2나 ATSC3.0의 규격에 규정되어 있는 LDPC 부호나, ATSC3.0에서 채용 예정인 LDPC 부호는, IRA(Irregular Repeat Accumulate) 부호이며, 그 LDPC 부호의 검사 행렬에 있어서의 패리티 행렬(의 일부 또는 전부)은, 계단 구조로 되어 있다. 패리티 행렬 및 계단 구조에 대해서는, 후술한다. 또한, IRA 부호에 대해서는, 예를 들어 "Irregular Repeat-Accumulate Codes," H.Jin, A.Khandekar, and R.J.McEliece, in Proceedings of 2nd International Symposium on Turbo codes and Related Topics, pp.1-8, Sept. 2000에 기재되어 있다.
LDPC 인코더(115)가 출력하는 LDPC 부호는, 비트 인터리버(Bit Interleaver)(116)에 공급된다.
비트 인터리버(116)는, LDPC 인코더(115)로부터의 LDPC 부호에 대하여, 후술하는 비트 인터리브를 행하고, 그 비트 인터리브 후의 LDPC 부호를, 매퍼(Mapper)(117)에 공급한다.
매퍼(117)는, 비트 인터리버(116)로부터의 LDPC 부호를, 그 LDPC 부호의 1비트 이상의 부호 비트의 단위(심볼 단위)로, 직교 변조의 하나인 심볼을 나타내는 신호점에 매핑하여 직교 변조(다치 변조)를 행한다.
즉, 매퍼(117)는, 비트 인터리버(116)로부터의 LDPC 부호를, 반송파와 동상인 I 성분을 나타내는 I축과, 반송파와 직교하는 Q 성분을 나타내는 Q축으로 규정되는 IQ 평면(IQ 콘스텔레이션) 상의, LDPC 부호의 직교 변조를 행하는 변조 방식에서 정하는 신호점에 매핑하여 직교 변조를 행한다.
매퍼(117)로 행해지는 직교 변조의 변조 방식에서 정하는 신호점의 수가 2m개인 경우, LDPC 부호의 m비트의 부호 비트를, 심볼(1심볼)로 하여, 매퍼(117)에서는, 비트 인터리버(116)로부터의 LDPC 부호가, 심볼 단위로, 2m개의 신호점 중, 심볼을 나타내는 신호점에 매핑된다.
여기서, 매퍼(117)로 행해지는 직교 변조의 변조 방식으로서는, 예를 들어 DVB-S.2나 ATSC3.0의 규격 등에 규정되어 있는 변조 방식, 그 밖의 변조 방식, 즉 예를 들어 BPSK(Binary Phase Shift Keying)나, QPSK(Quadrature Phase Shift Keying)，8PSK(Phase-Shift Keying)，16APSK(Amplitude Phase-Shift Keying)， 32APSK，16QAM(Quadrature Amplitude Modulation)，16QAM，64QAM，256QAM，1024QAM, 4096QAM，4PAM(Pulse Amplitude Modulation) 등이 있다. 매퍼(117)에 있어서, 어느 변조 방식에 의한 직교 변조가 행해지는지는, 예를 들어 송신 장치(11)의 오퍼레이터 조작 등에 따라 미리 설정된다.
매퍼(117)에서의 처리에 의해 얻어지는 데이터(심볼을 신호점에 매핑한 매핑 결과)는, 시간 인터리버(Time Interleaver)(118)에 공급된다.
시간 인터리버(118)는, 매퍼(117)로부터의 데이터에 대하여, 심볼 단위로의 시간 인터리브(시간 방향의 인터리브)를 행하고, 그 결과 얻어지는 데이터를, SISO/MISO 인코더(SISO/MISO(Single Input Single Output／Multiple Input Single Output) encoder)(119)에 공급한다.
SISO/MISO 인코더(119)는, 시간 인터리버(118)로부터의 데이터에, 시공간 부호화를 실시하고, 주파수 인터리버(Frequency Interleaver)(120)에 공급한다.
주파수 인터리버(120)는, SISO/MISO 인코더(119)로부터의 데이터에 대하여, 심볼 단위로의 주파수 인터리브(주파수 방향의 인터리브)를 행하고, 프레임 빌더/리소스 얼로케이션부(Frame Builder & Resource Allocation)(131)에 공급한다.
한편, BCH 인코더(121)에는, 예를 들어 BB 시그널링(Base Band Signalling)(BB Header) 등의 전송 제어용 제어 데이터(signalling)가 공급된다.
BCH 인코더(121)는, 거기에 공급되는 제어 데이터를, BCH 인코더(114)와 마찬가지로 BCH 부호화하고, 그 결과 얻어지는 데이터를, LDPC 인코더(122)에 공급한다.
LDPC 인코더(122)는, BCH 인코더(121)로부터의 데이터를, LDPC 대상 데이터로 하여, LDPC 인코더(115)와 마찬가지로 LDPC 부호화하고, 그 결과 얻어지는 LDPC 부호를, 매퍼(123)에 공급한다.
매퍼(123)는, 매퍼(117)와 마찬가지로, LDPC 인코더(122)로부터의 LDPC 부호를, 그 LDPC 부호의 1비트 이상의 부호 비트의 단위(심볼 단위)로, 직교 변조의 하나인 심볼을 나타내는 신호점에 매핑하여 직교 변조를 행하고, 그 결과 얻어지는 데이터를, 주파수 인터리버(124)에 공급한다.
주파수 인터리버(124)는, 주파수 인터리버(120)와 마찬가지로, 매퍼(123)로부터의 데이터에 대하여, 심볼 단위로의 주파수 인터리브를 행하고, 프레임 빌더/리소스 얼로케이션부(131)에 공급한다.
프레임 빌더/리소스 얼로케이션부(131)는, 주파수 인터리버(120 및 124)로부터의 데이터(심볼)의 필요 위치에, 파일럿(Pilot)의 심볼을 삽입하고, 그 결과 얻어지는 데이터(심볼)로부터, 소정수의 심볼로 구성되는 프레임(예를 들어, PL(Physical Layer) 프레임이나, T2 프레임, C2 프레임 등)을 구성하여, OFDM 생성부(OFDM generation)(132)에 공급한다.
OFDM 생성부(132)는, 프레임 빌더/리소스 얼로케이션부(131)로부터의 프레임으로부터, 그 프레임에 대응하는 OFDM 신호를 생성하고, 통신로(13)(도 7)를 통하여 송신한다.
또한, 송신 장치(11)는, 예를 들어 시간 인터리버(118), SISO/MISO 인코더(119), 주파수 인터리버(120) 및 주파수 인터리버(124) 등의, 도 8에 도시한 블록의 일부를 마련하지 않고 구성할 수 있다.
<비트 인터리버(116)의 구성예>
도 9는, 도 8의 비트 인터리버(116)의 구성예를 도시하는 블록도이다.
비트 인터리버(116)는, 데이터를 인터리브하는 기능을 가지며, 패리티 인터리버(Parity Interleaver)(23), 그룹 와이즈 인터리버(Group-Wise Interleaver)(24) 및 블록 인터리버(Block Interleaver)(25)로 구성된다.
패리티 인터리버(23)는, LDPC 인코더(115)로부터의 LDPC 부호의 패리티 비트를, 다른 패리티 비트의 위치에 인터리브하는 패리티 인터리브를 행하고, 그 패리티 인터리브 후의 LDPC 부호를, 그룹 와이즈 인터리버(24)에 공급한다.
그룹 와이즈 인터리버(24)는, 패리티 인터리버(23)로부터의 LDPC 부호에 대하여, 그룹 와이즈 인터리브를 행하고, 그 그룹 와이즈 인터리브 후의 LDPC 부호를, 블록 인터리버(25)에 공급한다.
여기서, 그룹 와이즈 인터리브에서는, 1부호분의 LDPC 부호를, 그 선두에서부터, 후술하는 유닛 사이즈 P와 동등한 360비트 단위로 구분한, 그 1구분의 360비트를, 비트 그룹으로 하여, 패리티 인터리버(23)로부터의 LDPC 부호가, 비트 그룹 단위로 인터리브된다.
그룹 와이즈 인터리브를 행하는 경우에는, 그룹 와이즈 인터리브를 행하지 않는 경우에 비하여 에러율을 개선시킬 수 있고, 그 결과, 데이터 전송에 있어서, 양호한 통신 품질을 확보할 수 있다.
블록 인터리버(25)는, 그룹 와이즈 인터리버(24)로부터의 LDPC 부호를 역다중화하기 위한 블록 인터리브를 행함으로써, 예를 들어 1부호분의 LDPC 부호를, 매핑의 단위인 m비트의 심볼로 심볼화하고, 매퍼(117)(도 8)에 공급한다.
여기서, 블록 인터리브에서는, 예를 들어 칼럼(column)(세로) 방향으로 소정의 비트수를 기억하는 기억 영역으로서의 칼럼이, 로우(row)(가로) 방향으로, 심볼의 비트수 m과 동등한 수만큼 배열된 기억 영역에 대하여, 그룹 와이즈 인터리버(24)로부터의 LDPC 부호가, 칼럼 방향으로 기입되고, 로우 방향으로 판독됨으로써, LDPC 부호가, m비트의 심볼로 심볼화된다.
<LDPC 부호의 검사 행렬>
도 10은, 도 8의 LDPC 인코더(115)에서 LDPC 부호화에 사용되는 검사 행렬 H의 예를 도시하는 도면이다.
검사 행렬 H는, LDGM(Low-Density Generation Matrix) 구조로 되어 있고, LDPC 부호의 부호 비트 중, 정보 비트에 대응하는 부분의 정보 행렬 HA와, 패리티 비트에 대응하는 패리티 행렬 HT에 의해, 식 H=[HA|HT](정보 행렬 HA의 요소를 좌측의 요소로 하고, 패리티 행렬 HT의 요소를 우측의 요소로 하는 행렬)로 나타낼 수 있다.
여기서, 1부호의 LDPC 부호(1부호어)의 부호 비트 중 정보 비트의 비트수와, 패리티 비트의 비트수를, 각각 정보 길이 K와, 패리티 길이 M이라고 함과 함께, 1개(1부호어)의 LDPC 부호의 부호 비트의 비트수를, 부호 길이 N(=K+M)이라고 한다.
어떠한 부호 길이 N의 LDPC 부호에 대한 정보 길이 K와 패리티 길이 M은, 부호화율에 따라 결정된다. 또한, 검사 행렬 H는, 행×열이 M×N인 행렬(M행 N열의 행렬)로 된다. 그리고, 정보 행렬 HA는 M×K의 행렬로 되고, 패리티 행렬 HT는 M×M의 행렬로 된다.
도 11은, 도 8의 LDPC 인코더(115)에서 LDPC 부호화에 사용되는 검사 행렬 H의 패리티 행렬 HT의 예를 도시하는 도면이다.
LDPC 인코더(115)에서 LDPC 부호화에 사용되는 검사 행렬 H의 패리티 행렬 HT로서는, 예를 들어 DVB-T.2 등의 규격에 규정되어 있는 LDPC 부호의 검사 행렬 H와 마찬가지의 패리티 행렬 HT를 채용할 수 있다.
DVB-T.2 등의 규격에 규정되어 있는 LDPC 부호의 검사 행렬 H의 패리티 행렬 HT는, 도 11에 도시하는 바와 같이, 1의 요소가, 말하자면 계단형으로 배열되는 계단 구조의 행렬(lower bidiagonal matrix)로 되어 있다. 패리티 행렬 HT의 행 가중치는, 1행째에 대해서는 1이고, 나머지 모든 행에 대해서는 2로 되어 있다. 또한, 열 가중치는, 마지막 1열에 대해서는 1이고, 나머지 모든 열에서 2로 되어 있다.
이상과 같이, 패리티 행렬 HT가 계단 구조로 되어 있는 검사 행렬 H의 LDPC 부호는, 그 검사 행렬 H를 사용하여, 용이하게 생성할 수 있다.
즉, LDPC 부호(1부호어)를, 행 벡터 c로 나타냄과 함께, 그 행 벡터를 전치하여 얻어지는 열 벡터를, cT로 나타낸다. 또한, LDPC 부호인 행 벡터 c 중, 정보 비트의 부분을 행 벡터 A로 나타냄과 함께, 패리티 비트의 부분을 행 벡터 T로 나타내기로 한다.
이 경우, 행 벡터 c는, 정보 비트로서의 행 벡터 A와, 패리티 비트로서의 행 벡터 T에 의해, 식 c=[A|T](행 벡터 A의 요소를 좌측의 요소로 하고, 행 벡터 T의 요소를 우측의 요소로 하는 행 벡터)로 나타낼 수 있다.
검사 행렬 H와, LDPC 부호로서의 행 벡터 c=[A|T]는, 식 HcT=0을 만족할 필요가 있으며, 이러한 식 HcT=0을 만족하는 행 벡터 c=[A|T]를 구성하는 패리티 비트로서의 행 벡터 T는, 검사 행렬 H=[HA|HT]의 패리티 행렬 HT가, 도 11에 도시한 계단 구조로 되어 있는 경우에는, 식 HcT=0에 있어서의 열 벡터 HcT의 1행째 요소로부터 순서대로, 각 행의 요소를 0으로 해 가도록 함으로써, 축차적(순번)으로 구할 수 있다.
도 12는, DVB-T.2 등의 규격에 규정되어 있는 LDPC 부호의 검사 행렬 H를 설명하는 도면이다.
DVB-T.2 등의 규격에 규정되어 있는 LDPC 부호의 검사 행렬 H의 1열째부터의 KX열에 대해서는 열 가중치가 X로, 그 후의 K3열에 대해서는 열 가중치가 3으로, 그 후의 M-1열에 대해서는 열 가중치가 2로, 마지막 1열에 대해서는 열 가중치가 1로, 각각 되어 있다.
여기서, KX+K3+M-1+1은, 부호 길이 N과 동등하다.
도 13은, DVB-T.2 등의 규격에 규정되어 있는 LDPC 부호의 각 부호화율 r에 대한, 열수 KX, K3 및 M, 그리고 열 가중치 X를 도시하는 도면이다.
DVB-T.2 등의 규격에서는, 64800비트와 16200비트의 부호 길이 N의 LDPC 부호가 규정되어 있다.
그리고, 부호 길이 N이 64800비트인 LDPC 부호에 대해서는, 11개의 부호화율(nominal rate) 1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6, 8/9 및 9/10이 규정되어 있고, 부호 길이 N이 16200비트인 LDPC 부호에 대해서는, 10개의 부호화율 1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6 및 8/9이 규정되어 있다.
여기서, 이하 64800비트의 부호 길이 N을 64k비트라고도 하며, 16200비트의 부호 길이 N을 16k비트라고도 한다.
LDPC 부호에 대해서는, 검사 행렬 H의 열 가중치가 큰 열에 대응하는 부호 비트일수록, 에러율이 낮은 경향이 있다.
도 12 및 도 13에 도시한, DVB-T.2 등의 규격에 규정되어 있는 검사 행렬 H에서는, 선두측(좌측)의 열일수록 열 가중치가 큰 경향이 있으며, 따라서, 그 검사 행렬 H에 대응하는 LDPC 부호에 대해서는, 선두의 부호 비트일수록 에러에 강하고(에러에 대한 내성이 있고), 끝의 부호 비트일수록 에러에 약한 경향이 있다.
<패리티 인터리브>
도 14 내지 도 16을 참조하여, 도 9의 패리티 인터리버(23)에 의한 패리티 인터리브에 대하여 설명한다.
도 14는, LDPC 부호의 검사 행렬의 태너 그래프(의 일부)의 예를 도시하는 도면이다.
체크 노드는, 도 14에 도시하는 바와 같이, 그 체크 노드에 연결되어 있는 변수 노드(에 대응하는 부호 비트)의 2개 등의 복수가 동시에 이레이저 등의 에러로 되면, 그 체크 노드에 연결되어 있는 전체 변수 노드로, 값이 0일 확률과 1일 확률이 등확률인 메시지를 되돌린다. 이 때문에, 동일한 체크 노드에 연결되어 있는 복수의 변수 노드가 동시에 이레이저 등으로 되면, 복호 성능이 열화된다.
그런데, 도 8의 LDPC 인코더(115)가 출력하는 LDPC 부호는, 예를 들어 DVB-T.2 등의 규격에 규정되어 있는 LDPC 부호와 마찬가지로 IRA 부호이며, 검사 행렬 H의 패리티 행렬 HT는, 도 11에 도시한 바와 같이, 계단 구조로 되어 있다.
도 15는, 도 11에 도시한 바와 같이, 계단 구조로 되어 있는 패리티 행렬 HT와, 그 패리티 행렬 HT에 대응하는 태너 그래프의 예를 도시하는 도면이다.
도 15의 A는, 계단 구조로 되어 있는 패리티 행렬 HT의 예를 도시하고 있고, 도 15의 B는, 도 15의 A의 패리티 행렬 HT에 대응하는 태너 그래프를 도시하고 있다.
계단 구조로 되어 있는 패리티 행렬 HT에서는, 각 행에 있어서, 1의 요소가 인접한다(1행째를 제외함). 이 때문에, 패리티 행렬 HT의 태너 그래프에 있어서, 패리티 행렬 HT의 값이 1로 되어 있는 인접하는 2개의 요소의 열에 대응하는, 인접하는 2개의 변수 노드는, 동일한 체크 노드에 연결되어 있다.
따라서, 버스트 오류나 이레이저 등에 의해, 상술한 인접하는 2개의 변수 노드에 대응하는 패리티 비트가 동시에 에러로 되면, 그 에러로 된 2개의 패리티 비트에 대응하는 2개의 변수 노드(패리티 비트를 사용하여 메시지를 구하는 변수 노드)에 연결되어 있는 체크 노드는, 값이 0일 확률과 1일 확률이 등확률인 메시지를, 그 체크 노드에 연결되어 있는 변수 노드로 되돌리기 때문에, 복호 성능이 열화된다. 그리고, 버스트 길이(연속해서 에러로 되는 패리티 비트의 비트수)가 커지면, 등확률의 메시지를 되돌리는 체크 노드가 증가하여, 복호 성능은 더 열화된다.
그래서, 패리티 인터리버(23)(도 9)는, 상술한 복호 성능의 열화를 방지하기 위해, LDPC 인코더(115)로부터의, LDPC 부호의 패리티 비트를, 다른 패리티 비트의 위치에 인터리브하는 패리티 인터리브를 행한다.
도 16은, 도 9의 패리티 인터리버(23)가 행하는 패리티 인터리브 후의 LDPC 부호에 대응하는 검사 행렬 H의 패리티 행렬 HT를 도시하는 도면이다.
여기서, LDPC 인코더(115)가 출력하는 LDPC 부호에 대응하는 검사 행렬 H의 정보 행렬 HA는, DVB-T.2 등의 규격에 규정되어 있는 LDPC 부호에 대응하는 검사 행렬 H의 정보 행렬과 마찬가지로, 순회 구조로 되어 있다.
순회 구조란, 어떠한 열이, 다른 열을 사이클릭 시프트시킨 것과 일치하는 구조를 말하며, 예를 들어 P열마다, 그 P열의 각 행의 1의 위치가, 그 P열의 최초의 열을, 패리티 길이 M을 제산하여 얻어지는 값 q에 비례하는 값 등의 소정의 값만큼, 열 방향으로 사이클릭 시프트시킨 위치로 되어 있는 구조도 포함된다. 이하, 적절하게, 순회 구조에 있어서의 P열을, 유닛 사이즈라고 한다.
DVB-T.2 등의 규격에 규정되어 있는 LDPC 부호로서는, 도 12 및 도 13에서 설명한 바와 같이, 부호 길이 N이 64800비트와 16200비트의, 2종류의 LDPC 부호가 있고, 그 2종류의 LDPC 부호 중 어느 것에 대해서도, 유닛 사이즈 P가, 패리티 길이 M의 약수 중, 1과 M을 제외한 약수 중 하나인 360으로 규정되어 있다.
또한, 패리티 길이 M은, 부호화율에 따라 상이한 값 q를 사용하여, 식 M=q×P=q×360으로 표현되는 소수 이외의 값으로 되어 있다. 따라서, 값 q도, 유닛 사이즈 P와 마찬가지로, 패리티 길이 M의 약수 중, 1과 M을 제외한 약수 중 다른 하나이며, 패리티 길이 M을, 유닛 사이즈 P로 제산함으로써 얻어진다(패리티 길이 M의 약수인 P 및 q의 곱은, 패리티 길이 M으로 됨).
패리티 인터리버(23)는, 상술한 바와 같이, 정보 길이를 K라고 하고, 또한 0 이상 P 미만의 정수를 x라고 함과 함께, 0 이상 q 미만의 정수를 y라고 하면, 패리티 인터리브로서, N비트의 LDPC 부호의 부호 비트 중, K+qx+y+1번째 부호 비트를, K+Py+x+1번째 부호 비트의 위치에 인터리브한다.
K+qx+y+1번째 부호 비트 및 K+Py+x+1번째 부호 비트는, 모두 K+1번째 이후의 부호 비트이기 때문에, 패리티 비트이며, 따라서 패리티 인터리브에 의하면, LDPC 부호의 패리티 비트의 위치가 이동된다.
이러한 패리티 인터리브에 의하면, 동일한 체크 노드에 연결되는 변수 노드(에 대응하는 패리티 비트)가, 유닛 사이즈 P, 즉 여기서는 360비트만큼 이격되므로, 버스트 길이가 360비트 미만인 경우에는, 동일한 체크 노드에 연결되어 있는 변수 노드의 복수가 동시에 에러로 되는 사태를 피할 수 있고, 그 결과, 버스트 오류에 대한 내성을 개선할 수 있다.
또한, K+qx+y+1번째 부호 비트를, K+Py+x+1번째 부호 비트의 위치에 인터리브하는 패리티 인터리브 후의 LDPC 부호는, 원래의 검사 행렬 H의, K+qx+y+1번째 열을, K+Py+x+1번째 열로 치환하는 열 치환을 행하여 얻어지는 검사 행렬(이하, 변환 검사 행렬이라고도 함)의 LDPC 부호와 일치한다.
또한, 변환 검사 행렬의 패리티 행렬에는, 도 16에 도시하는 바와 같이, P열(도 16에서는 360열)을 단위로 하는 의사 순회 구조가 나타난다.
여기서, 의사 순회 구조란, 일부를 제외한 부분이 순회 구조로 되어 있는 구조를 의미한다.
DVB-T.2 등의 규격에 규정되어 있는 LDPC 부호의 검사 행렬에 대하여, 패리티 인터리브에 상당하는 열 치환을 실시하여 얻어지는 변환 검사 행렬은, 변환 검사 행렬의 우측 상단 구석 부분의 360행×360열의 부분(후술하는 시프트 행렬)에, 1의 요소가 하나만 부족하고(0의 요소로 되어 있고), 그러한 점에서, (완전한) 순회 구조는 아니며, 말하자면, 의사 순회 구조로 되어 있다.
LDPC 인코더(115)가 출력하는 LDPC 부호의 검사 행렬에 대한 변환 검사 행렬은, 예를 들어 DVB-T.2 등의 규격에 규정되어 있는 LDPC 부호의 검사 행렬에 대한 변환 검사 행렬과 마찬가지로, 의사 순회 구조로 되어 있다.
또한, 도 16의 변환 검사 행렬은, 원래의 검사 행렬 H에 대하여, 패리티 인터리브에 상당하는 열 치환 외에, 변환 검사 행렬이, 후술하는 구성 행렬로 구성되도록 하기 위한 행의 치환(행 치환)도 실시된 행렬로 되어 있다.
도 17은, 도 8의 LDPC 인코더(115), 비트 인터리버(116) 및 매퍼(117)로 행해지는 처리를 설명하는 흐름도이다.
LDPC 인코더(115)는, BCH 인코더(114)로부터, LDPC 대상 데이터가 공급되는 것을 기다려, 스텝 S101에 있어서, LDPC 대상 데이터를 LDPC 부호로 부호화하고, 그 LDPC 부호를 비트 인터리버(116)에 공급하고, 처리는 스텝 S102로 진행한다.
비트 인터리버(116)는, 스텝 S102에 있어서, LDPC 인코더(115)로부터의 LDPC 부호를 대상으로 하여, 비트 인터리브를 행하고, 그 비트 인터리브에 의해 얻어지는 심볼을 매퍼(117)에 공급하고, 처리는 스텝 S103으로 진행한다.
즉, 스텝 S102에서는, 비트 인터리버(116)(도 9)에 있어서, 패리티 인터리버(23)가, LDPC 인코더(115)로부터의 LDPC 부호를 대상으로 하여, 패리티 인터리브를 행하고, 그 패리티 인터리브 후의 LDPC 부호를 그룹 와이즈 인터리버(24)에 공급한다.
그룹 와이즈 인터리버(24)는, 패리티 인터리버(23)로부터의 LDPC 부호를 대상으로 하여, 그룹 와이즈 인터리브를 행하고, 블록 인터리버(25)에 공급한다.
블록 인터리버(25)는, 그룹 와이즈 인터리버(24)에 의한 그룹 와이즈 인터리브 후의 LDPC 부호를 대상으로 하여, 블록 인터리브를 행하고, 그 결과 얻어지는 m비트의 심볼을 매퍼(117)에 공급한다.
매퍼(117)는, 스텝 S103에 있어서, 블록 인터리버(25)로부터의 심볼을, 매퍼(117)로 행해지는 직교 변조의 변조 방식에서 정하는 2m개의 신호점 중 어느 것에 매핑하여 직교 변조하고, 그 결과 얻어지는 데이터를 시간 인터리버(118)에 공급한다.
이상과 같이, 패리티 인터리브나, 그룹 와이즈 인터리브를 행함으로써, LDPC 부호의 복수의 부호 비트를 1개의 심볼로서 송신하는 경우의 에러율을 개선할 수 있다.
여기서, 도 9에서는, 설명의 편의를 위해, 패리티 인터리브를 행하는 블록인 패리티 인터리버(23)와, 그룹 와이즈 인터리브를 행하는 블록인 그룹 와이즈 인터리버(24)를, 별개로 구성하도록 하였지만, 패리티 인터리버(23)와 그룹 와이즈 인터리버(24)는, 일체적으로 구성할 수 있다.
즉, 패리티 인터리브와, 그룹 와이즈 인터리브는, 모두 메모리에 대한 부호 비트의 기입 및 판독에 의해 행할 수 있고, 부호 비트의 기입을 행하는 어드레스(기입 어드레스)를, 부호 비트의 판독을 행하는 어드레스(판독 어드레스)로 변환시키는 행렬에 의해 나타낼 수 있다.
따라서, 패리티 인터리브를 나타내는 행렬과, 그룹 와이즈 인터리브를 나타내는 행렬을 승산하여 얻어지는 행렬을 구해 두면, 그들 행렬에 의해, 부호 비트를 변환시킴으로써, 패리티 인터리브를 행하고, 또한 그 패리티 인터리브 후의 LDPC 부호를 그룹 와이즈 인터리브한 결과를 얻을 수 있다.
또한, 패리티 인터리버(23)와 그룹 와이즈 인터리버(24)에 추가하여, 블록 인터리버(25)도, 일체적으로 구성하는 것이 가능하다.
즉, 블록 인터리버(25)로 행해지는 블록 인터리브도, LDPC 부호를 기억하는 메모리의 기입 어드레스를, 판독 어드레스로 변환시키는 행렬에 의해 나타낼 수 있다.
따라서, 패리티 인터리브를 나타내는 행렬, 그룹 와이즈 인터리브를 나타내는 행렬, 및 블록 인터리브를 나타내는 행렬을 승산하여 얻어지는 행렬을 구해 두면, 그들 행렬에 의해, 패리티 인터리브, 그룹 와이즈 인터리브 및 블록 인터리브를, 일괄하여 행할 수 있다.
또한, 패리티 인터리브 및 그룹 와이즈 인터리브 중 한쪽 또는 양쪽은, 행하지 않는 것으로 할 수 있다.
<LDPC 인코더(115)의 구성예>
도 18은, 도 8의 LDPC 인코더(115)의 구성예를 도시하는 블록도이다.
또한, 도 8의 LDPC 인코더(122)도, 마찬가지로 구성된다.
도 12 및 도 13에서 설명한 바와 같이, DVB-T.2 등의 규격에서는, 64800비트와 16200비트의 2가지의 부호 길이 N의 LDPC 부호가 규정되어 있다.
그리고, 부호 길이 N이 64800비트인 LDPC 부호에 대해서는, 11개의 부호화율 1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6, 8/9 및 9/10이 규정되어 있고, 부호 길이 N이 16200비트인 LDPC 부호에 대해서는, 10개의 부호화율 1/4, 1/3, 2/5, 1/2, 3/5, 2/3, 3/4, 4/5, 5/6 및 8/9가 규정되어 있다(도 12 및 도 13).
LDPC 인코더(115)는, 예를 들어 이러한 부호 길이 N이 64800비트나 16200비트인 각 부호화율의 LDPC 부호에 의한 부호화(오류 정정 부호화)를, 부호 길이 N마다, 및 부호화율마다 준비된 검사 행렬 H에 따라 행할 수 있다.
그 밖에, LDPC 인코더(115)는, 임의의 부호 길이 N의, 임의의 부호화율 r의 LDPC 부호의 검사 행렬 H에 따라, LDPC 부호화를 행할 수 있다.
LDPC 인코더(115)는, 부호화 처리부(601)와 기억부(602)로 구성된다.
부호화 처리부(601)는, 부호화율 설정부(611), 초기값 테이블 판독부(612), 검사 행렬 생성부(613), 정보 비트 판독부(614), 부호화 패리티 연산부(615) 및 제어부(616)로 구성되며, LDPC 인코더(115)에 공급되는 LDPC 대상 데이터의 LDPC 부호화를 행하고, 그 결과 얻어지는 LDPC 부호를, 비트 인터리버(116)(도 8)에 공급한다.
즉, 부호화율 설정부(611)는, 예를 들어 오퍼레이터의 조작 등에 따라, LDPC 부호의 부호 길이 N이나 부호화율 r, 그 밖에 LDPC 부호를 특정하는 특정 정보를 설정한다.
초기값 테이블 판독부(612)는, 부호화율 설정부(611)가 설정한 특정 정보에 의해 특정되는 LDPC 부호의 검사 행렬을 나타내는, 후술하는 검사 행렬 초기값 테이블을, 기억부(602)로부터 판독한다.
검사 행렬 생성부(613)는, 초기값 테이블 판독부(612)가 판독한 검사 행렬 초기값 테이블에 기초하여, 검사 행렬 H를 생성하고, 기억부(602)에 저장한다. 예를 들어, 검사 행렬 생성부(613)는, 부호화율 설정부(611)가 설정한 부호 길이 N 및 부호화율 r에 따른 정보 길이 K(=부호 길이 N-패리티 길이 M)에 대응하는 정보 행렬 HA의 1의 요소를 열 방향으로 360열(유닛 사이즈 P)마다의 주기로 배치하여 검사 행렬 H를 생성하고, 기억부(602)에 저장한다.
정보 비트 판독부(614)는, LDPC 인코더(115)에 공급되는 LDPC 대상 데이터로부터, 정보 길이 K만큼의 정보 비트를 판독한다(추출한다).
부호화 패리티 연산부(615)는, 검사 행렬 생성부(613)가 생성한 검사 행렬 H를 기억부(602)로부터 판독하고, 그 검사 행렬 H를 사용하여, 정보 비트 판독부(614)가 판독한 정보 비트에 대한 패리티 비트를 소정의 식에 기초하여 산출함으로써, 부호어(LDPC 부호)를 생성한다.
제어부(616)는, 부호화 처리부(601)를 구성하는 각 블록을 제어한다.
기억부(602)에는, 예를 들어 64800비트나 16200비트 등의 부호 길이 N 각각에 대한, 도 12 및 도 13에 도시한 복수의 부호화율 등 각각에 대응하는 복수의 검사 행렬 초기값 테이블 등이 저장되어 있다. 또한, 기억부(602)는, 부호화 처리부(601)의 처리상 필요한 데이터를 일시 기억한다.
도 19는, 도 18의 LDPC 인코더(115)의 처리의 예를 설명하는 흐름도이다.
스텝 S201에 있어서, 부호화율 설정부(611)는, LDPC 부호화를 행하는 부호 길이 N 및 부호화율 r, 그 밖의 LDPC 부호를 특정하는 특정 정보를 설정한다.
스텝 S202에 있어서, 초기값 테이블 판독부(612)는, 부호화율 설정부(611)에 의해 설정된 특정 정보로서의 부호 길이 N 및 부호화율 r 등에 의해 특정되는, 미리 정해진 검사 행렬 초기값 테이블을, 기억부(602)로부터 판독한다.
스텝 S203에 있어서, 검사 행렬 생성부(613)는, 초기값 테이블 판독부(612)가 기억부(602)로부터 판독한 검사 행렬 초기값 테이블을 사용하여, 부호화율 설정부(611)에 의해 설정된 부호 길이 N 및 부호화율 r의 LDPC 부호의 검사 행렬 H를 구하고(생성하고), 기억부(602)에 공급하여 저장한다.
스텝 S204에 있어서, 정보 비트 판독부(614)는, LDPC 인코더(115)에 공급되는 LDPC 대상 데이터로부터, 부호화율 설정부(611)에 의해 설정된 부호 길이 N 및 부호화율 r에 대응하는 정보 길이 K(=N×r)의 정보 비트를 판독함과 함께, 검사 행렬 생성부(613)가 구한 검사 행렬 H를, 기억부(602)로부터 판독하고, 부호화 패리티 연산부(615)에 공급한다.
스텝 S205에 있어서, 부호화 패리티 연산부(615)는, 정보 비트 판독부(614)로부터의 정보 비트와 검사 행렬 H를 사용하여, 식 (8)을 만족하는 부호어 c의 패리티 비트를 순차적으로 연산한다.
Figure pct00116
식 (8)에 있어서, c는 부호어(LDPC 부호)로서의 행 벡터를 나타내고, cT는 행 벡터 c의 전치를 나타낸다.
여기서, 상술한 바와 같이, LDPC 부호(1부호어)로서의 행 벡터 c 중, 정보 비트의 부분을 행 벡터 A로 나타냄과 함께, 패리티 비트의 부분을 행 벡터 T로 나타내는 경우에는, 행 벡터 c는, 정보 비트로서의 행 벡터 A와, 패리티 비트로서의 행 벡터 T에 의해, 식 c=[A|T]로 나타낼 수 있다.
검사 행렬 H와, LDPC 부호로서의 행 벡터 c=[A|T]는, 식 HcT=0을 만족할 필요가 있으며, 이러한 식 HcT=0을 만족하는 행 벡터 c=[A|T]를 구성하는 패리티 비트로서의 행 벡터 T는, 검사 행렬 H=[HA|HT]의 패리티 행렬 HT가, 도 11에 도시한 계단 구조로 되어 있는 경우에는, 식 HcT=0에 있어서의 열 벡터 HcT의 1행째 요소로부터 순서대로, 각 행의 요소를 0으로 해 가도록 함으로써, 축차적으로 구할 수 있다.
부호화 패리티 연산부(615)는, 정보 비트 판독부(614)로부터의 정보 비트 A에 대하여, 패리티 비트 T를 구하고, 그 정보 비트 A와 패리티 비트 T에 의해 표현되는 부호어 c=[A|T]를, 정보 비트 A의 LDPC 부호화 결과로서 출력한다.
그 후, 스텝 S206에 있어서, 제어부(616)는, LDPC 부호화를 종료할지 여부를 판정한다. 스텝 S206에 있어서, LDPC 부호화를 종료하지 않을 것으로 판정된 경우, 즉 예를 들어 LDPC 부호화해야 할 LDPC 대상 데이터가 아직 있는 경우, 처리는 스텝 S201(또는 스텝 S204)로 복귀되고, 이하 스텝 S201(또는 스텝 S204) 내지 S206의 처리가 반복된다.
또한, 스텝 S206에 있어서, LDPC 부호화를 종료할 것으로 판정된 경우, 즉 예를 들어 LDPC 부호화해야 할 LDPC 대상 데이터가 없는 경우, LDPC 인코더(115)는, 처리를 종료한다.
LDPC 인코더(115)에 대해서는, 여러 가지 부호 길이 N이나 부호화율 r의 LDPC 부호의 (검사 행렬을 나타내는) 검사 행렬 초기값 테이블을 미리 준비할 수 있다. LDPC 인코더(115)에서는, 미리 준비된 검사 행렬 초기값 테이블로부터 생성되는 검사 행렬 H를 사용하여, 여러 가지 부호 길이 N이나 부호화율 r의 LDPC 부호에 대한 LDPC 부호화를 행할 수 있다.
<검사 행렬 초기값 테이블의 예>
검사 행렬 초기값 테이블은, 예를 들어 검사 행렬 H의, LDPC 부호(검사 행렬 H에 의해 정의되는 LDPC 부호)의 부호 길이 N 및 부호화율 r에 따른 정보 길이 K에 대응하는 정보 행렬 HA(도 10)의 1의 요소의 위치를 360열(유닛 사이즈 P)마다 나타내는 테이블이며, 각 부호 길이 N 및 각 부호화율 r의 검사 행렬 H마다, 미리 작성된다.
즉, 검사 행렬 초기값 테이블은, 적어도 정보 행렬 HA의 1의 요소의 위치를 360열(유닛 사이즈 P)마다 나타낸다.
또한, 검사 행렬 H에는, 패리티 행렬 HT의 전부가 계단 구조로 되어 있는 검사 행렬이나, 패리티 행렬 HT의 일부가 계단 구조로 되어 있고, 나머지 부분이 대각 행렬(단위 행렬)로 되어 있는 검사 행렬이 있다.
이하, 패리티 행렬 HT의 일부가 계단 구조로 되어 있고, 나머지 부분이 대각 행렬로 되어 있는 검사 행렬을 나타내는 검사 행렬 초기값 테이블의 표현 방식을, 타입 A 방식이라고도 한다. 또한, 패리티 행렬 HT의 전부가 계단 구조로 되어 있는 검사 행렬을 나타내는 검사 행렬 초기값 테이블의 표현 방식을, 타입 B 방식이라고도 한다.
또한, 타입 A 방식의 검사 행렬 초기값 테이블이 나타내는 검사 행렬에 대한 LDPC 부호를, 타입 A 부호라고도 하고, 타입 B 방식의 검사 행렬 초기값 테이블이 나타내는 검사 행렬에 대한 LDPC 부호를, 타입 B 부호라고도 한다.
「타입 A」 및 「타입 B」의 호칭은, ATSC3.0의 규격에 준한 호칭이다. 예를 들어, ATSC3.0에서는, 타입 A 부호 및 타입 B 부호의 양쪽이 채용되고 있다.
또한, DVB-T.2 등에서는, 타입 B 부호가 채용되고 있다.
도 20은, 타입 B 방식의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
즉, 도 20은, DVB-T.2의 규격에 규정되어 있는, 부호 길이 N이 16200비트이고, 부호화율(DVB-T.2의 표기상의 부호화율) r이 1/4인 타입 B 부호의 (검사 행렬 H를 나타내는) 검사 행렬 초기값 테이블을 도시하고 있다.
검사 행렬 생성부(613)(도 18)는, 타입 B 방식의 검사 행렬 초기값 테이블을 사용하여, 이하와 같이 검사 행렬 H를 구한다.
도 21은, 타입 B 방식의 검사 행렬 초기값 테이블로부터 검사 행렬 H를 구하는 방법을 설명하는 도면이다.
즉, 도 21은, DVB-T.2의 규격에 규정되어 있는, 부호 길이 N이 16200비트이고, 부호화율 r이 2/3인 타입 B 부호의 검사 행렬 초기값 테이블을 도시하고 있다.
타입 B 방식의 검사 행렬 초기값 테이블은, LDPC 부호의 부호 길이 N 및 부호화율 r에 따른 정보 길이 K에 대응하는 정보 행렬 HA의 전체의 1의 요소의 위치를, 360열(유닛 사이즈 P)마다 나타내는 테이블이며, 그 i행째에는, 검사 행렬 H의 1+360×(i-1)열째 1의 요소의 행 번호(검사 행렬 H의 1행째 행 번호를 0으로 하는 행 번호)가, 그 1+360×(i-1)열째 열이 갖는 열 가중치의 수만큼 배열되어 있다.
여기서, 타입 B 방식의 검사 행렬 H의, 패리티 길이 M에 대응하는 패리티 행렬 HT(도 10)는, 도 15에 도시한 바와 같이 계단 구조로 정해져 있으므로, 검사 행렬 초기값 테이블에 의해, 정보 길이 K에 대응하는 정보 행렬 HA(도 10)를 구할 수 있다면, 검사 행렬 H를 구할 수 있다.
타입 B 방식의 검사 행렬 초기값 테이블의 행수 k+1은, 정보 길이 K에 따라 상이하다.
정보 길이 K와, 검사 행렬 초기값 테이블의 행수 k+1의 사이에는, 식 (9)의 관계가 성립한다.
Figure pct00117
여기서, 식 (9)의 360은, 도 16에서 설명한 유닛 사이즈 P이다.
도 21의 검사 행렬 초기값 테이블에서는, 1행째부터 3행째까지 13개의 수치가 배열되고, 4행째부터 k+1행째(도 21에서는 30행째)까지 3개의 수치가 배열되어 있다.
따라서, 도 21의 검사 행렬 초기값 테이블로부터 구해지는 검사 행렬 H의 열 가중치는, 1열째부터 1+360×(3-1)-1열째까지는 13이고, 1+360×(3-1)열째부터 K열째까지는 3이다.
도 21의 검사 행렬 초기값 테이블의 1행째는, 0, 2084, 1613, 1548, 1286, 1460, 3196, 4297, 2481, 3369, 3451, 4620, 2622로 되어 있으며, 이것은, 검사 행렬 H의 1열째에 있어서, 행 번호가, 0, 2084, 1613, 1548, 1286, 1460, 3196, 4297, 2481, 3369, 3451, 4620, 2622의 행의 요소가 1임(또한, 다른 요소가 0임)을 나타내고 있다.
또한, 도 21의 검사 행렬 초기값 테이블의 2행째는, 1, 122, 1516, 3448, 2880, 1407, 1847, 3799, 3529, 373, 971, 4358, 3108로 되어 있고, 이것은, 검사 행렬 H의 361(=1+360×(2-1))열째에 있어서, 행 번호가, 1, 122, 1516, 3448, 2880, 1407, 1847, 3799, 3529, 373, 971, 4358, 3108의 행의 요소가 1임을 나타내고 있다.
이상과 같이, 검사 행렬 초기값 테이블은, 검사 행렬 H의 정보 행렬 HA의 1의 요소의 위치를 360열마다 나타낸다.
검사 행렬 H의 1+360×(i-1)열째 이외의 열, 즉 2+360×(i-1)열째부터 360×i열째까지의 각 열은, 검사 행렬 초기값 테이블에 의해 정해지는 1+360×(i-1)열째 1의 요소를, 패리티 길이 M에 따라 하측 방향(열의 하측 방향)으로, 주기적으로 사이클릭 시프트시켜 배치한 것으로 되어 있다.
즉, 예를 들어 2+360×(i-1)열째는, 1+360×(i-1)열째를, M/360(=q)만큼 하측 방향으로 사이클릭 시프트시킨 것으로 되어 있고, 다음의 3+360×(i-1)열째는, 1+360×(i-1)열째를, 2×M/360(=2×q)만큼 하측 방향으로 사이클릭 시프트시킨 것(2+360×(i-1)열째를, M/360(=q)만큼 하측 방향으로 사이클릭 시프트시킨 것)으로 되어 있다.
이제, 검사 행렬 초기값 테이블의 i행째(위에서부터 i번째)의 j열째(좌측에서부터 j번째)의 수치를, hi,j로 나타냄과 함께, 검사 행렬 H의 w열째의, j개째 1의 요소의 행 번호를, Hw -j로 나타내기로 하면, 검사 행렬 H의 1+360×(i-1)열째 이외의 열인 w열째의, 1의 요소의 행 번호 Hw -j는, 식 (10)으로 구할 수 있다.
Figure pct00118
여기서, mod(x,y)는 x를 y로 나눈 나머지를 의미한다.
또한, P는, 상술한 유닛 사이즈이며, 본 실시 형태에서는, 예를 들어 DVB-T.2 등이나 ATSC3.0의 규격과 마찬가지로, 360이다. 또한, q는, 패리티 길이 M을, 유닛 사이즈 P(=360)로 제산함으로써 얻어지는 값 M/360이다.
검사 행렬 생성부(613)(도 18)는, 검사 행렬 초기값 테이블에 의해, 검사 행렬 H의 1+360×(i-1)열째 1의 요소의 행 번호를 특정한다.
또한, 검사 행렬 생성부(613)(도 18)는, 검사 행렬 H의 1+360×(i-1)열째 이외의 열인 w열째의, 1의 요소의 행 번호 Hw -j를, 식 (10)에 따라 구하고, 이상에 의해 얻어진 행 번호의 요소를 1로 하는 검사 행렬 H를 생성한다.
도 22는, 타입 A 방식의 검사 행렬 H의 구조를 도시하는 도면이다.
타입 A 방식의 검사 행렬은, A 행렬, B 행렬, C 행렬, D 행렬 및 Z 행렬로 구성된다.
A 행렬은, 소정값 M1과, LDPC 부호의 정보 길이 K=부호 길이 N×부호화율 r로 표현되는 M1행 K열의, 검사 행렬 H의 좌측 상단의 행렬이다.
B 행렬은, M1행 M1열의, A 행렬의 우측에 인접하는 계단 구조의 행렬이다.
C 행렬은, N-K-M1행 K+M1열의, A 행렬 및 B 행렬의 밑에 인접하는 행렬이다.
D 행렬은, N-K-M1행 N-K-M1열의, C 행렬의 우측에 인접하는 단위 행렬이다.
Z 행렬은, M1행 N-K-M1열의, B 행렬의 우측에 인접하는 제로 행렬(0 행렬)이다.
이상과 같은 A 행렬 내지 D 행렬 및 Z 행렬로 구성되는 타입 A 방식의 검사 행렬 H에서는, A 행렬 및 C 행렬의 일부가 정보 행렬을 구성하고 있고, B 행렬, C 행렬의 나머지 부분, D 행렬 및 Z 행렬이 패리티 행렬을 구성하고 있다.
또한, B 행렬은 계단 구조의 행렬이고, D 행렬은 단위 행렬이므로, 타입 A 방식의 검사 행렬 H의 패리티 행렬은, 일부(B 행렬의 부분)가 계단 구조로 되어 있고, 나머지 부분(D 행렬의 부분)이 대각 행렬(단위 행렬)로 되어 있다.
A 행렬 및 C 행렬은, 타입 B 방식의 검사 행렬 H의 정보 행렬과 마찬가지로, 유닛 사이즈 P의 열(예를 들어, 360열)마다의 순회 구조로 되어 있고, 타입 A 방식의 검사 행렬 초기값 테이블은, A 행렬 및 C 행렬의 1의 요소의 위치를 360열마다 나타낸다.
여기서, 상술한 바와 같이, A 행렬 및 C 행렬의 일부는, 정보 행렬을 구성하기 때문에, A 행렬 및 C 행렬의 1의 요소의 위치를 360열마다 나타내는 타입 A 방식의 검사 행렬 초기값 테이블은, 적어도 정보 행렬의 1의 요소의 위치를 360열마다 나타내고 있다고 할 수 있다.
또한, 타입 A 방식의 검사 행렬 초기값 테이블은, A 행렬 및 C 행렬의 1의 요소의 위치를 360열마다 나타내기 때문에, 검사 행렬의 일부(C 행렬의 나머지 부분)의 1의 요소의 위치를 360열마다 나타내고 있다고 할 수도 있다.
도 23은, 타입 A 방식의 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
즉, 도 23은, 부호 길이 N이 35비트이고, 부호화율 r이 2/7인 검사 행렬 H를 나타내는 검사 행렬 초기값 테이블의 예를 도시하고 있다.
타입 A 방식의 검사 행렬 초기값 테이블은, A 행렬 및 C 행렬의 1의 요소의 위치를, 유닛 사이즈 P마다 나타내는 테이블이며, 그 i행째에는, 검사 행렬 H의 1+P×(i-1)열째 1의 요소의 행 번호(검사 행렬 H의 1행째 행 번호를 0으로 하는 행 번호)가, 그 1+P×(i-1)열째 열이 갖는 열 가중치의 수만큼 배열되어 있다.
또한, 여기서는, 설명을 간단하게 하기 위해, 유닛 사이즈 P는, 예를 들어 5인 것으로 한다.
타입 A 방식의 검사 행렬 H에 대해서는, 파라미터로서 M1, M2, Q1 및 Q2가 있다.
M1(도 22)은, B 행렬의 사이즈를 결정하는 파라미터이며, 유닛 사이즈 P의 배수의 값을 취한다. M1을 조정함으로써, LDPC 부호의 성능은 변화하며, 검사 행렬 H를 결정할 때, 소정의 값으로 조정된다. 여기서는, M1로서, 유닛 사이즈 P=5의 3배인 15가 채용되고 있는 것으로 한다.
M2(도 22)는, 패리티 길이 M으로부터, M1을 감산한 값 M-M1을 취한다.
여기서는, 정보 길이 K는 N×r=35×2/7=10이고, 패리티 길이 M은 N-K=35-10=25이므로, M2는 M-M1=25-15=10으로 된다.
Q1은, 식 Q1=M1/P에 따라 구해지며, A 행렬에 있어서의 사이클릭 시프트의 시프트수(행수)를 나타낸다.
즉, 타입 A 방식의 검사 행렬 H의 A 행렬의 1+P×(i-1)열째 이외의 열, 즉 2+P×(i-1)열째부터 P×i열째까지의 각 열은, 검사 행렬 초기값 테이블에 의해 정해지는 1+P×(i-1)열째 1의 요소를 하측 방향(열의 하측 방향)으로, 주기적으로 사이클릭 시프트시켜 배치한 것으로 되어 있고, Q1은, A 행렬에 있어서의, 그 사이클릭 시프트의 시프트수를 나타낸다.
Q2는, 식 Q2=M2/P에 따라 구해지며, C 행렬에 있어서의 사이클릭 시프트의 시프트수(행수)를 나타낸다.
즉, 타입 A 방식의 검사 행렬 H의 C 행렬의 1+P×(i-1)열째 이외의 열, 즉 2+P×(i-1)열째부터 P×i열째까지의 각 열은, 검사 행렬 초기값 테이블에 의해 정해지는 1+P×(i-1)열째 1의 요소를 하측 방향(열의 하측 방향)으로, 주기적으로 사이클릭 시프트시켜 배치한 것으로 되어 있고, Q2는, C 행렬에 있어서의, 그 사이클릭 시프트의 시프트수를 나타낸다.
여기서는, Q1은 M1/P=15/5=3이고, Q2는 M2/P=10/5=2이다.
도 23의 검사 행렬 초기값 테이블에서는, 1행째와 2행째에, 3개의 수치가 배열되고, 3행째부터 5행째까지 1개의 수치가 배열되어 있으며, 이러한 수치의 배열에 따르면, 도 23의 검사 행렬 초기값 테이블로부터 구해지는 검사 행렬 H의 A 행렬 및 C 행렬의 부분의 열 가중치는, 1=1+5×(1-1)열째부터 10=5×2열째까지는 3이고, 11=1+5×(3-1)열째부터 25=5×5열째까지는 1이다.
즉, 도 23의 검사 행렬 초기값 테이블의 1행째는 2, 6, 18로 되어 있으며, 이것은, 검사 행렬 H의 1열째에 있어서, 행 번호가, 2, 6, 18의 행의 요소가 1임(또한, 다른 요소가 0임)을 나타내고 있다.
여기서, 현재의 경우, A 행렬(도 22)은 15행 10열(M1행 K열)의 행렬이고, C 행렬(도 22)은 10행 25열(N-K-M1행 K+M1열)의 행렬이기 때문에, 검사 행렬 H의 행 번호 0 내지 14의 행은 A 행렬의 행이고, 검사 행렬 H의 행 번호 15 내지 24의 행은 C 행렬의 행이다.
따라서, 행 번호가 2, 6, 18인 행(이하, 행 #2, #6, #18과 같이 기재함) 중, 행 #2 및 #6은 A 행렬의 행이고, 행 #18은 C 행렬의 행이다.
도 23의 검사 행렬 초기값 테이블의 2행째는 2, 10, 19로 되어 있으며, 이것은, 검사 행렬 H의 6(=1+5×(2-1))열째에 있어서, 행 #2, #10, #19의 요소가 1임을 나타내고 있다.
여기서, 검사 행렬 H의 6(=1+5×(2-1))열째에 있어서, 행 #2, #10, #19 중, 행 #2 및 #10은 A 행렬의 행이고, 행 #19는 C 행렬의 행이다.
도 23의 검사 행렬 초기값 테이블의 3행째는 22로 되어 있으며, 이것은, 검사 행렬 H의 11(=1+5×(3-1))열째에 있어서, 행 #22의 요소가 1임을 나타내고 있다.
여기서, 검사 행렬 H의 11(=1+5×(3-1))열째에 있어서, 행 #22는 C 행렬의 행이다.
이하 마찬가지로, 도 23의 검사 행렬 초기값 테이블의 4행째 19는, 검사 행렬 H의 16(=1+5×(4-1))열째에 있어서, 행 #19의 요소가 1임을 나타내고 있고, 도 23의 검사 행렬 초기값 테이블의 5행째 15는, 검사 행렬 H의 21(=1+5×(5-1))열째에 있어서, 행 #15의 요소가 1임을 나타내고 있다.
이상과 같이, 검사 행렬 초기값 테이블은, 검사 행렬 H의 A 행렬 및 C 행렬의 1의 요소의 위치를 유닛 사이즈 P=5열마다 나타낸다.
검사 행렬 H의 A 행렬 및 C 행렬의 1+5×(i-1)열째 이외의 열, 즉 2+5×(i-1)열째부터 5×i열째까지의 각 열은, 검사 행렬 초기값 테이블에 의해 정해지는 1+5×(i-1)열째 1의 요소를, 파라미터 Q1 및 Q2에 따라 하측 방향(열의 하측 방향)으로, 주기적으로 사이클릭 시프트시켜 배치한 것으로 되어 있다.
즉, 예를 들어 A 행렬의, 2+5×(i-1)열째는, 1+5×(i-1)열째를, Q1(=3)만큼 하측 방향으로 사이클릭 시프트시킨 것으로 되어 있고, 다음의 3+5×(i-1)열째는, 1+5×(i-1)열째를, 2×Q1(=2×3)만큼 하측 방향으로 사이클릭 시프트시킨 것(2+5×(i-1)열째를, Q1만큼 하측 방향으로 사이클릭 시프트시킨 것)으로 되어 있다.
또한, 예를 들어 C 행렬의, 2+5×(i-1)열째는, 1+5×(i-1)열째를, Q2(=2)만큼 하측 방향으로 사이클릭 시프트시킨 것으로 되어 있고, 다음의 3+5×(i-1)열째는, 1+5×(i-1)열째를, 2×Q2(=2×2)만큼 하측 방향으로 사이클릭 시프트시킨 것(2+5×(i-1)열째를, Q2만큼 하측 방향으로 사이클릭 시프트시킨 것)으로 되어 있다.
도 24는, 도 23의 검사 행렬 초기값 테이블로부터 생성되는 A 행렬을 도시하는 도면이다.
도 24의 A 행렬에서는, 도 23의 검사 행렬 초기값 테이블의 1행째에 따라, 1(=1+5×(1-1))열째 행 #2 및 #6의 요소가 1로 되어 있다.
그리고, 2(=2+5×(1-1))열째부터 5(=5+5×(1-1))열째까지의 각 열은, 직전의 열을, Q1=3만큼 하측 방향으로 사이클릭 시프트시킨 것으로 되어 있다.
또한, 도 24의 A 행렬에서는, 도 23의 검사 행렬 초기값 테이블의 2행째에 따라, 6(=1+5×(2-1))열째 행 #2 및 #10의 요소가 1로 되어 있다.
그리고, 7(=2+5×(2-1))열째부터 10(=5+5×(2-1))열째까지의 각 열은, 직전의 열을, Q1=3만큼 하측 방향으로 사이클릭 시프트시킨 것으로 되어 있다.
도 25는, B 행렬의 패리티 인터리브를 도시하는 도면이다.
검사 행렬 생성부(613)(도 18)는, 검사 행렬 초기값 테이블을 사용하여, A 행렬을 생성하고, 그 A 행렬의 우측 옆에, 계단 구조의 B 행렬을 배치한다. 그리고, 검사 행렬 생성부(613)는, B 행렬을 패리티 행렬로 간주하여, 계단 구조의 B 행렬의 인접하는 1의 요소가, 행 방향으로, 유닛 사이즈 P=5만큼 이격되도록, 패리티 인터리브를 행한다.
도 25는, 도 24의 B 행렬의 패리티 인터리브 후의 A 행렬 및 B 행렬을 도시하고 있다.
도 26은, 도 23의 검사 행렬 초기값 테이블로부터 생성되는 C 행렬을 도시하는 도면이다.
도 26의 C 행렬에서는, 도 23의 검사 행렬 초기값 테이블의 1행째에 따라, 검사 행렬 H의 1(=1+5×(1-1))열째 행 #18의 요소가 1로 되어 있다.
그리고, C 행렬의 2(=2+5×(1-1))열째부터 5(=5+5×(1-1))열째까지의 각 열은, 직전의 열을, Q2=2만큼 하측 방향으로 사이클릭 시프트시킨 것으로 되어 있다.
또한, 도 26의 C 행렬에서는, 도 23의 검사 행렬 초기값 테이블의 2행째 내지 5행째에 따라, 검사 행렬 H의 6(=1+5×(2-1))열째 행 #19, 11(=1+5×(3-1))열째 행 #22, 16(=1+5×(4-1))열째 행 #19, 및 21(=1+5×(5-1))열째 행 #15의 요소가 1로 되어 있다.
그리고, 7(=2+5×(2-1))열째부터 10(=5+5×(2-1))열째까지의 각 열, 12(=2+5×(3-1))열째부터 15(=5+5×(3-1))열째까지의 각 열, 17(=2+5×(4-1))열째부터 20(=5+5×(4-1))열째까지의 각 열, 및 22(=2+5×(5-1))열째부터 25(=5+5×(5-1))열째까지의 각 열은, 직전의 열을, Q2=2만큼 하측 방향으로 사이클릭 시프트시킨 것으로 되어 있다.
검사 행렬 생성부(613)(도 18)는, 검사 행렬 초기값 테이블을 사용하여, C 행렬을 생성하고, 그 C 행렬을, A 행렬 및 (패리티 인터리브 후의) B 행렬의 밑에 배치한다.
또한, 검사 행렬 생성부(613)는, B 행렬의 우측 옆에 Z 행렬을 배치함과 함께, C 행렬의 우측 옆에 D 행렬을 배치하여, 도 26에 도시하는 검사 행렬 H를 생성한다.
도 27은, D 행렬의 패리티 인터리브를 도시하는 도면이다.
검사 행렬 생성부(613)는, 도 26의 검사 행렬 H를 생성한 후, D 행렬을 패리티 행렬로 간주하여, 단위 행렬의 D 행렬의 홀수행과 다음의 짝수행의 1의 요소가, 행 방향으로, 유닛 사이즈 P=5만큼 이격되도록, (D 행렬만의) 패리티 인터리브를 행한다.
도 27은, 도 26의 검사 행렬 H에 대하여, D 행렬의 패리티 인터리브를 행한 후의 검사 행렬 H를 도시하고 있다.
LDPC 인코더(115)(의 부호화 패리티 연산부(615)(도 18))는, 예를 들어 도 27의 검사 행렬 H를 사용하여, LDPC 부호화(LDPC 부호의 생성)를 행한다.
여기서, 도 27의 검사 행렬 H를 사용하여 생성되는 LDPC 부호는, 패리티 인터리브를 행한 LDPC 부호로 되어 있으며, 따라서, 도 27의 검사 행렬 H를 사용하여 생성되는 LDPC 부호에 대해서는, 패리티 인터리버(23)(도 9)에 있어서, 패리티 인터리브를 행할 필요는 없다.
도 28은, 도 27의 검사 행렬 H의 B 행렬, C 행렬의 일부(C 행렬 중, B 행렬의 밑에 배치되어 있는 부분), 및 D 행렬에, 패리티 인터리브를 원래대로 되돌리는 패리티 디인터리브로서의 열 치환(column permutation)을 행한 검사 행렬 H를 도시하는 도면이다.
LDPC 인코더(115)에서는, 도 28의 검사 행렬 H를 사용하여, LDPC 부호화(LDPC 부호의 생성)를 행할 수 있다.
도 28의 검사 행렬 H를 사용하여, LDPC 부호화를 행하는 경우, 그 LDPC 부호화에 따르면, 패리티 인터리브를 행하지 않은 LDPC 부호가 얻어진다. 따라서, 도 28의 검사 행렬 H를 사용하여, LDPC 부호화를 행하는 경우에는, 패리티 인터리버(23)(도 9)에 있어서, 패리티 인터리브가 행해진다.
도 29는, 도 27의 검사 행렬 H에, 행 치환(row permutation)을 행함으로써 얻어지는 변환 검사 행렬 H를 도시하는 도면이다.
변환 검사 행렬은, 후술하는 바와 같이, P×P의 단위 행렬, 그 단위 행렬의 1 중 1개 이상이 0으로 된 준단위 행렬, 단위 행렬 또는 준단위 행렬을 사이클릭 시프트시킨 시프트 행렬, 단위 행렬, 준단위 행렬 또는 시프트 행렬 중 2 이상의 합인 합 행렬, 및 P×P의 0 행렬의 조합으로 표현되는 행렬로 되어 있다.
변환 검사 행렬을, LDPC 부호의 복호에 사용함으로써, LDPC 부호의 복호에 있어서, 후술하는 바와 같이, 체크 노드 연산 및 변수 노드 연산을, P개 동시에 행하는 아키텍처를 채용할 수 있다.
<신LDPC 부호>
LDPC 부호를 사용한 데이터 전송에 있어서, 양호한 통신 품질을 확보하는 방법의 하나로서, 성능이 좋은 LDPC 부호를 사용하는 방법이 있다.
이하에서는, 성능이 좋은 새로운 LDPC 부호(이하, 신LDPC 부호라고도 함)에 대하여 설명한다.
신LDPC 부호로서는, 예를 들어 유닛 사이즈 P가, DVB-T.2나 ATSC3.0 등과 마찬가지의 360이며, 순회 구조의 검사 행렬 H에 대응하는 타입 A 부호나 타입 B 부호를 채용할 수 있다.
LDPC 인코더(115)(도 8, 도 18)는, 이하와 같은, 부호 길이 N이, 64k비트보다 긴, 예를 들어 69120비트이며, 부호화율 r이, 예를 들어 2/16, 3/16, 4/16, 5/16, 6/16, 7/16, 8/16, 9/16, 10/16, 11/16, 12/16, 13/16 또는 14/16 중 어느 신LDPC 부호의 검사 행렬 초기값 테이블(로부터 구해지는 검사 행렬 H)을 사용하여, 신LDPC 부호에 대한 LDPC 부호화를 행할 수 있다.
이 경우, LDPC 인코더(115)(도 8)의 기억부(602)에는, 신LDPC 부호의 검사 행렬 초기값 테이블이 기억된다.
도 30은, 부호 길이 N이 69120비트이고, 부호화율 r이 2/16인 신LDPC 부호로서의 타입 A 부호(이하, r=2/16인 타입 A 부호라고도 함)의 검사 행렬 H를 나타내는 (타입 A 방식의) 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 31 및 도 32는, 부호 길이 N이 69120비트이고, 부호화율 r이 3/16인 신LDPC 부호로서의 타입 A 부호(이하, r=3/16인 타입 A 부호라고도 함)의 검사 행렬 H를 나타내는 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
또한, 도 32는, 도 31에 이어지는 도면이다.
도 33은, 부호 길이 N이 69120비트이고, 부호화율 r이 4/16인 신LDPC 부호로서의 타입 A 부호(이하, r=4/16인 타입 A 부호라고도 함)의 검사 행렬 H를 나타내는 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
도 34 및 도 35는, 부호 길이 N이 69120비트이고, 부호화율 r이 5/16인 신LDPC 부호로서의 타입 A 부호(이하, r=5/16인 타입 A 부호라고도 함)의 검사 행렬 H를 나타내는 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
또한, 도 35는, 도 34에 이어지는 도면이다.
도 36 및 도 37은, 부호 길이 N이 69120비트이고, 부호화율 r이 6/16인 신LDPC 부호로서의 타입 A 부호(이하, r=6/16인 타입 A 부호라고도 함)의 검사 행렬 H를 나타내는 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
또한, 도 37은, 도 36에 이어지는 도면이다.
도 38 및 도 39는, 부호 길이 N이 69120비트이고, 부호화율 r이 7/16인 신LDPC 부호로서의 타입 A 부호(이하, r=7/16인 타입 A 부호라고도 함)의 검사 행렬 H를 나타내는 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
또한, 도 39는, 도 38에 이어지는 도면이다.
도 40 및 도 41은, 부호 길이 N이 69120비트이고, 부호화율 r이 8/16인 신LDPC 부호로서의 타입 A 부호(이하, r=8/16인 타입 A 부호라고도 함)의 검사 행렬 H를 나타내는 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
또한, 도 41은, 도 40에 이어지는 도면이다.
도 42 및 도 43은, 부호 길이 N이 69120비트이고, 부호화율 r이 7/16인 신LDPC 부호로서의 타입 B 부호(이하, r=7/16인 타입 B 부호라고도 함)의 검사 행렬 H를 나타내는 (타입 B 방식의) 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
또한, 도 43은, 도 42에 이어지는 도면이다.
도 44 및 도 45는, r=7/16인 타입 B 부호의 검사 행렬 H를 나타내는 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
또한, 도 45는, 도 44에 이어지는 도면이다. 도 44 및 도 45의 검사 행렬 초기값 테이블(이 나타내는 검사 행렬 H)로부터 얻어지는 r=7/16인 타입 B 부호를, 이하 r=7/16인 다른 타입 B 부호라고도 한다.
도 46 및 도 47은, 부호 길이 N이 69120비트이고, 부호화율 r이 8/16인 신LDPC 부호로서의 타입 B 부호(이하, r=8/16인 타입 B 부호라고도 함)의 검사 행렬 H를 나타내는 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
또한, 도 47은, 도 46에 이어지는 도면이다.
도 48 및 도 49는, r=8/16인 타입 B 부호의 검사 행렬 H를 나타내는 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
또한, 도 49는, 도 48에 이어지는 도면이다. 도 48 및 도 49의 검사 행렬 초기값 테이블로부터 얻어지는 r=8/16인 타입 B 부호를, 이하 r=8/16인 다른 타입 B 부호라고도 한다.
도 50, 도 51 및 도 52는, 부호 길이 N이 69120비트이고, 부호화율 r이 9/16인 신LDPC 부호로서의 타입 B 부호(이하, r=9/16인 타입 B 부호라고도 함)의 검사 행렬 H를 나타내는 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
또한, 도 51은, 도 50에 이어지는 도면이고, 도 52는, 도 51에 이어지는 도면이다.
도 53, 도 54 및 도 55는, r=9/16인 타입 B 부호의 검사 행렬 H를 나타내는 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
또한, 도 54는, 도 53에 이어지는 도면이고, 도 55는, 도 54에 이어지는 도면이다. 도 53 내지 도 55의 검사 행렬 초기값 테이블로부터 얻어지는 r=9/16인 타입 B 부호를, 이하 r=9/16인 다른 타입 B 부호라고도 한다.
도 56, 도 57 및 도 58은, 부호 길이 N이 69120비트이고, 부호화율 r이 10/16인 신LDPC 부호로서의 타입 B 부호(이하, r=10/16인 타입 B 부호라고도 함)의 검사 행렬 H를 나타내는 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
또한, 도 57은, 도 56에 이어지는 도면이고, 도 58은, 도 57에 이어지는 도면이다.
도 59, 도 60 및 도 61은, r=10/16인 타입 B 부호의 검사 행렬 H를 나타내는 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
또한, 도 60은, 도 59에 이어지는 도면이고, 도 61은, 도 60에 이어지는 도면이다. 도 59 내지 도 61의 검사 행렬 초기값 테이블로부터 얻어지는 r=10/16인 타입 B 부호를, 이하 r=10/16인 다른 타입 B 부호라고도 한다.
도 62, 도 63 및 도 64는, 부호 길이 N이 69120비트이고, 부호화율 r이 11/16인 신LDPC 부호로서의 타입 B 부호(이하, r=11/16인 타입 B 부호라고도 함)의 검사 행렬 H를 나타내는 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
또한, 도 63은, 도 62에 이어지는 도면이고, 도 64는, 도 63에 이어지는 도면이다.
도 65, 도 66 및 도 67은, r=11/16인 타입 B 부호의 검사 행렬 H를 나타내는 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
또한, 도 66은, 도 65에 이어지는 도면이고, 도 67은, 도 66에 이어지는 도면이다. 도 65 내지 도 67의 검사 행렬 초기값 테이블로부터 얻어지는 r=11/16인 타입 B 부호를, 이하 r=11/16인 다른 타입 B 부호라고도 한다.
도 68, 도 69 및 도 70은, 부호 길이 N이 69120비트이고, 부호화율 r이 12/16인 신LDPC 부호로서의 타입 B 부호(이하, r=12/16인 타입 B 부호라고도 함)의 검사 행렬 H를 나타내는 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
또한, 도 69는, 도 68에 이어지는 도면이고, 도 70은, 도 69에 이어지는 도면이다.
도 71, 도 72 및 도 73은, r=12/16인 타입 B 부호의 검사 행렬 H를 나타내는 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
또한, 도 72는, 도 71에 이어지는 도면이고, 도 73은, 도 72에 이어지는 도면이다. 도 71 내지 도 73의 검사 행렬 초기값 테이블로부터 얻어지는 r=12/16인 타입 B 부호를, 이하 r=12/16인 다른 타입 B 부호라고도 한다.
도 74, 도 75 및 도 76은, 부호 길이 N이 69120비트이고, 부호화율 r이 13/16인 신LDPC 부호로서의 타입 B 부호(이하, r=13/16인 타입 B 부호라고도 함)의 검사 행렬 H를 나타내는 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
또한, 도 75는, 도 74에 이어지는 도면이고, 도 76은, 도 75에 이어지는 도면이다.
도 77, 도 78 및 도 79는, r=13/16인 타입 B 부호의 검사 행렬 H를 나타내는 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
또한, 도 78은, 도 77에 이어지는 도면이고, 도 79는, 도 78에 이어지는 도면이다. 도 77 내지 도 79의 검사 행렬 초기값 테이블로부터 얻어지는 r=13/16인 타입 B 부호를, 이하 r=13/16인 다른 타입 B 부호라고도 한다.
도 80, 도 81 및 도 82는, 부호 길이 N이 69120비트이고, 부호화율 r이 14/16인 신LDPC 부호로서의 타입 B 부호(이하, r=14/16인 타입 B 부호라고도 함)의 검사 행렬 H를 나타내는 검사 행렬 초기값 테이블의 예를 도시하는 도면이다.
또한, 도 81은, 도 80에 이어지는 도면이고, 도 82는, 도 81에 이어지는 도면이다.
도 83, 도 84 및 도 85는, r=14/16인 타입 B 부호의 검사 행렬 H를 나타내는 검사 행렬 초기값 테이블의 다른 예를 도시하는 도면이다.
또한, 도 84는, 도 83에 이어지는 도면이고, 도 85는, 도 84에 이어지는 도면이다. 도 83 내지 도 85의 검사 행렬 초기값 테이블로부터 얻어지는 r=14/16인 타입 B 부호를, 이하 r=14/16인 다른 타입 B 부호라고도 한다.
신LDPC 부호는, 성능이 좋은 LDPC 부호로 되어 있다.
여기서, 성능이 좋은 LDPC 부호란, 적절한 검사 행렬 H로부터 얻어지는 LDPC 부호이다.
적절한 검사 행렬 H란, 예를 들어 검사 행렬 H로부터 얻어지는 LDPC 부호를, 낮은 Es/N0 또는 Eb/N0(1비트당 신호 전력 대 잡음 전력비)으로 송신하였을 때, BER(bit error rate)(및 FER(frame error rate))을 보다 작게 하는, 소정의 조건을 만족하는 검사 행렬이다.
적절한 검사 행렬 H는, 예를 들어 소정의 조건을 만족하는 여러 가지 검사 행렬로부터 얻어지는 LDPC 부호를, 낮은 Es/N0으로 송신하였을 때의 BER을 계측하는 시뮬레이션을 행함으로써 구할 수 있다.
적절한 검사 행렬 H가 만족해야 할 소정의 조건으로서는, 예를 들어 덴시티 에볼루션(Density Evolution)이라고 불리는 부호 성능의 해석법으로 얻어지는 해석 결과가 양호할 것, 사이클 4라고 불리는, 1의 요소의 루프가 존재하지 않을 것 등이 있다.
여기서, 정보 행렬 HA에 있어서, 사이클 4와 같이, 1의 요소가 밀집되어 있으면, LDPC 부호의 복호 성능이 열화된다는 것이 알려져 있으며, 이 때문에, 검사 행렬 H에는, 사이클 4가 존재하지 않는 것이 바람직하다.
검사 행렬 H에 있어서, 1의 요소에 의해 구성되는 루프의 길이(루프 길이)의 최솟값은, 거스(girth)라고 불린다. 사이클 4가 존재하지 않는다는 것은, 거스가 4보다 큼을 의미한다.
또한, 적절한 검사 행렬 H가 만족해야 할 소정의 조건은, LDPC 부호의 복호 성능의 향상이나, LDPC 부호의 복호 처리의 용이화(단순화) 등의 관점에서 적절하게 결정할 수 있다.
도 86 및 도 87은, 적절한 검사 행렬 H가 만족해야 할 소정의 조건으로서의 해석 결과가 얻어지는 덴시티 에볼루션을 설명하는 도면이다.
덴시티 에볼루션이란, 후술하는 디그리 시퀀스(degree sequence)로 특징지어지는 부호 길이 N이 ∞인 LDPC 부호 전체(앙상블(ensemble))에 대하여, 그 에러 확률의 기대값을 계산하는, 부호의 해석법이다.
예를 들어, AWGN 채널 상에서, 노이즈의 분산값을 0에서 부터 점점 크게 해 가면, 어떠한 앙상블의 에러 확률의 기대값은, 처음에는 0이지만, 노이즈의 분산값이, 어떠한 역치(threshold) 이상으로 되면, 0이 아니게 된다.
덴시티 에볼루션에 따르면, 그 에러 확률의 기대값이 0이 아니게 되는, 노이즈의 분산값의 역치(이하, 성능 역치라고도 함)를 비교함으로써, 앙상블의 성능(검사 행렬의 적절함)의 좋고 나쁨을 결정할 수 있다.
또한, 구체적인 LDPC 부호에 대하여, 그 LDPC 부호가 속하는 앙상블을 결정하고, 그 앙상블에 대하여 덴시티 에볼루션을 행하면, 그 LDPC 부호의 대략적인 성능을 예상할 수 있다.
따라서, 성능이 좋은 LDPC 부호는, 성능이 좋은 앙상블을 찾으면, 그 앙상블에 속하는 LDPC 부호 중에서 찾을 수 있다.
여기서, 상술한 디그리 시퀀스란, LDPC 부호의 부호 길이 N에 대하여, 각 값의 가중치를 갖는 변수 노드나 체크 노드가 어느 정도의 비율만큼 있는지를 나타낸다.
예를 들어, 부호화율이 1/2인 regular(3,6) LDPC 부호는, 모든 변수 노드의 가중치(열 가중치)가 3이고, 모든 체크 노드의 가중치(행 가중치)가 6이라고 하는 디그리 시퀀스에 의해 특징지어지는 앙상블에 속한다.
도 86은, 그러한 앙상블의 태너 그래프(Tanner graph)를 도시하고 있다.
도 86의 태너 그래프에서는, 도면 중 동그라미 표시(○ 표시)로 나타내는 변수 노드가, 부호 길이 N과 동등한 N개만큼 존재하고, 도면 중 사각형(□ 표시)으로 나타내는 체크 노드가, 부호 길이 N에 부호화율 1/2을 승산한 승산값과 동등한 N/2개만큼 존재한다.
각 변수 노드에는, 열 가중치와 동등한 3개의 에지(edge)가 접속되어 있으며, 따라서 N개의 변수 노드에 접속되어 있는 에지는, 전부 3N개만큼 존재한다.
또한, 각 체크 노드에는, 행 가중치와 동등한 6개의 에지가 접속되어 있으며, 따라서 N/2개의 체크 노드에 접속되어 있는 에지는, 전부 3N개만큼 존재한다.
또한, 도 86의 태너 그래프에서는, 1개의 인터리버가 존재한다.
인터리버는, N개의 변수 노드에 접속되어 있는 3N개의 에지를 랜덤하게 재배열하고, 그 재배열 후의 각 에지를, N/2개의 체크 노드에 접속되어 있는 3N개의 에지 중 어느 것에 이을 수 있다.
인터리버에서의, N개의 변수 노드에 접속되어 있는 3N개의 에지를 재배열하는 재배열 패턴은, (3N)!(=(3N)×(3N-1)×…×1)가지만큼 있다. 따라서, 모든 변수 노드의 가중치가 3이고, 모든 체크 노드의 가중치가 6이라고 하는 디그리 시퀀스에 의해 특징지어지는 앙상블은, (3N)!개의 LDPC 부호의 집합으로 된다.
성능이 좋은 LDPC 부호(적절한 검사 행렬)를 구하는 시뮬레이션에서는, 덴시티 에볼루션에 있어서, 멀티 에지 타입(multi-edge type)의 앙상블을 사용하였다.
멀티 에지 타입에서는, 변수 노드에 접속되어 있는 에지와, 체크 노드에 접속되어 있는 에지가 경유하는 인터리버가, 복수(multi edge)로 분할되고, 이에 의해, 앙상블의 특징지음이 보다 엄밀하게 행해진다.
도 87은, 멀티 에지 타입의 앙상블의 태너 그래프의 예를 도시하고 있다.
도 87의 태너 그래프에서는, 제1 인터리버와 제2 인터리버의 2개의 인터리버가 존재한다.
또한, 도 87의 태너 그래프에서는, 제1 인터리버에 연결되는 에지가 1개이고, 제2 인터리버에 연결되는 에지가 0개인 변수 노드가 v1개만큼, 제1 인터리버에 연결되는 에지가 1개이고, 제2 인터리버에 연결되는 에지가 2개인 변수 노드가 v2개만큼, 제1 인터리버에 연결되는 에지가 0개이고, 제2 인터리버에 연결되는 에지가 2개인 변수 노드가 v3개만큼, 각각 존재한다.
또한, 도 87의 태너 그래프에서는, 제1 인터리버에 연결되는 에지가 2개이고, 제2 인터리버에 연결되는 에지가 0개인 체크 노드가 c1개만큼, 제1 인터리버에 연결되는 에지가 2개이고, 제2 인터리버에 연결되는 에지가 2개인 체크 노드가 c2개만큼, 제1 인터리버에 연결되는 에지가 0개이고, 제2 인터리버에 연결되는 에지가 3개인 체크 노드가 c3개만큼, 각각 존재한다.
여기서, 덴시티 에볼루션과, 그 실장에 대해서는, 예를 들어 "On the Design of Low-Density Parity-Check Codes within 0.0045 dB of the Shannon Limit", S.Y.Chung, G.D.Forney, T.J.Richardson, R.Urbanke, IEEE Communications Leggers, VOL.5, NO.2, Feb 2001에 기재되어 있다.
신LDPC 부호(의 검사 행렬)를 구하는 시뮬레이션에서는, 멀티 에지 타입의 덴시티 에볼루션에 의해, BER이 떨어지기 시작하는(작아져 가는) Eb/N0(1비트당 신호 전력 대 잡음 전력비)인 성능 역치가, 소정값 이하로 되는 앙상블을 찾고, 그 앙상블에 속하는 LDPC 부호 중에서 QPSK 등의 1 이상의 직교 변조를 사용한 경우의 BER을 작게 하는 LDPC 부호를, 성능이 좋은 LDPC 부호로서 선택하였다.
신LDPC 부호(의 검사 행렬을 나타내는 검사 행렬 초기값 테이블)는, 이상과 같은 시뮬레이션에 의해 구해졌다.
따라서, 신LDPC 부호에 따르면, 데이터 전송에 있어서, 양호한 통신 품질을 확보할 수 있다.
도 88은, 신LDPC 부호로서의 타입 A 부호의 검사 행렬 H의 열 가중치를 설명하는 도면이다.
타입 A 부호의 검사 행렬 H에 대해서는, 도 88에 도시하는 바와 같이, A 행렬의 1열째부터 K1열의 열 가중치를 Y1로, A 행렬의 그 후의 K2열의 열 가중치를 Y2로, C 행렬의 1열째부터 K1열의 열 가중치를 X1로, C 행렬의 그 후의 K2열의 열 가중치를 X2로, C 행렬의 더 그 후의 M1열의 열 가중치를 X3으로, 각각 나타내기로 한다.
또한, K1+K2는 정보 길이 K와 동등하고, M1+M2는 패리티 길이 M과 동등하다. 따라서, K1+K2+M1+M2는, 부호 길이 N=69120비트와 동등하다.
또한, 타입 A 부호의 검사 행렬 H에 대해서는, B 행렬의 1열째부터 M1-1열의 열 가중치는 2이고, B 행렬의 M1열째(마지막 열)의 열 가중치는 1이다. 또한, D 행렬의 열 가중치는 1이고, Z 행렬의 열 가중치는 0이다.
도 89는, 도 30 내지 도 41의 (검사 행렬 초기값 테이블이 나타내는) 타입 A 부호의 검사 행렬 H의 파라미터를 도시하는 도면이다.
r=2/16, 3/16, 4/16, 5/16, 6/16, 7/16, 8/16인 타입 A 부호의 검사 행렬 H의 파라미터로서의 X1, Y1, K1, X2, Y2, K2, X3, M1, M2 및 성능 역치는, 도 89에 도시하는 바와 같이 되어 있다.
파라미터 X1, Y1, K1(또는 K2), X2, Y2, X3, M1(또는 M2)은, LDPC 부호의 성능(예를 들어, 에러율 등)이 보다 향상되도록 설정된다.
도 90은, 신LDPC 부호로서의 타입 B 부호의 검사 행렬 H의 열 가중치를 설명하는 도면이다.
타입 B 부호의 검사 행렬 H에 대해서는, 도 90에 도시하는 바와 같이, 1열째부터 KX1열의 열 가중치를 X1로, 그 후의 KX2열의 열 가중치를 X2로, 그 후의 KY1열의 열 가중치를 Y1로, 그 후의 KY2열의 열 가중치를 Y2로, 각각 나타내기로 한다.
또한, KX1+KX2+KY1+KY2는 정보 길이 K와 동등하고, KX1+KX2+KY1+KY2+M은 부호 길이 N=69120비트와 동등하다.
또한, 타입 B 부호의 검사 행렬 H에 대해서는, 마지막 M열 중, 마지막 1열을 제외한 M-1열의 열 가중치는 2이고, 마지막 1열의 열 가중치는 1이다.
도 91은, 도 42 내지 도 85의 (검사 행렬 초기값 테이블이 나타내는) 타입 B 부호의 검사 행렬 H의 파라미터를 도시하는 도면이다.
r=7/16, 8/16, 9/16, 10/16, 11/16, 12/16, 13/16, 14/16인 타입 B 부호 및 다른 타입 B 부호의 검사 행렬 H의 파라미터로서의 X1, KX1, X2, KX2, Y1, KY1, Y2, KY2, M 및 성능 역치는, 도 91에 도시한 바와 같이 되어 있다.
파라미터 X1, KX1, X2, KX2, Y1, KY1, Y2, KY2는, LDPC 부호의 성능이 보다 향상되도록 설정된다.
<시뮬레이션 결과>
도 92 및 도 93은, r=2/16인 타입 A 부호를 QPSK로 전송하는 시뮬레이션의 시뮬레이션 결과로서의 BER/FER 커브 및 캐패시티를, 각각 도시하는 도면이다.
시뮬레이션에서는, 통신로(13)(도 7)로서, AWGN 채널을 채용함과 함께, LDPC 부호의 반복 복호 횟수 C(it)로서, 50회를 채용하였다.
캐패시티(통신로 용량)는, 1심볼로 전송할 수 있는 정보량을 나타내며, 시뮬레이션에서는, 10-6의 BER이 얻어질 때의 Es/N0(1심볼당 신호 전력 대 잡음 전력비)에서의 캐패시티를 구하였다.
또한, BER/FER 커브의 도면에 있어서, 실선은 BER을 나타내고, 점선은 FER을 나타낸다. 또한, 캐패시티의 도면에는, LDPC 부호에 대한 캐패시티와 함께, 섀넌 한계를 도시하고 있다. 이하의 시뮬레이션 결과의 도면에서도, 마찬가지이다.
도 94 및 도 95는, r=3/16인 타입 A 부호를 QPSK로 전송하는 시뮬레이션의 시뮬레이션 결과로서의 BER/FER 커브 및 캐패시티를, 각각 도시하는 도면이다.
도 96 및 도 97은, r=4/16인 타입 A 부호를 QPSK로 전송하는 시뮬레이션의 시뮬레이션 결과로서의 BER/FER 커브 및 캐패시티를, 각각 도시하는 도면이다.
도 98 및 도 99는, r=5/16인 타입 A 부호를 QPSK로 전송하는 시뮬레이션의 시뮬레이션 결과로서의 BER/FER 커브 및 캐패시티를, 각각 도시하는 도면이다.
도 100 및 도 101은, r=6/16인 타입 A 부호를 QPSK로 전송하는 시뮬레이션의 시뮬레이션 결과로서의 BER/FER 커브 및 캐패시티를, 각각 도시하는 도면이다.
도 102 및 도 103은, r=7/16인 타입 A 부호를 QPSK로 전송하는 시뮬레이션의 시뮬레이션 결과로서의 BER/FER 커브 및 캐패시티를, 각각 도시하는 도면이다.
도 104 및 도 105는, r=8/16인 타입 A 부호를 QPSK로 전송하는 시뮬레이션의 시뮬레이션 결과로서의 BER/FER 커브 및 캐패시티를, 각각 도시하는 도면이다.
도 106 및 도 107은, r=7/16인 타입 B 부호를 QPSK로 전송하는 시뮬레이션의 시뮬레이션 결과로서의 BER/FER 커브 및 캐패시티를, 각각 도시하는 도면이다.
도 108 및 도 109는, r=7/16인 다른 타입 B 부호를 QPSK로 전송하는 시뮬레이션의 시뮬레이션 결과로서의 BER/FER 커브 및 캐패시티를, 각각 도시하는 도면이다.
도 110 및 도 111은, r=8/16인 타입 B 부호를 QPSK로 전송하는 시뮬레이션의 시뮬레이션 결과로서의 BER/FER 커브 및 캐패시티를, 각각 도시하는 도면이다.
도 112 및 도 113은, r=8/16인 다른 타입 B 부호를 QPSK로 전송하는 시뮬레이션의 시뮬레이션 결과로서의 BER/FER 커브 및 캐패시티를, 각각 도시하는 도면이다.
도 114 및 도 115는, r=9/16인 타입 B 부호를 QPSK로 전송하는 시뮬레이션의 시뮬레이션 결과로서의 BER/FER 커브 및 캐패시티를, 각각 도시하는 도면이다.
도 116 및 도 117은, r=9/16인 다른 타입 B 부호를 QPSK로 전송하는 시뮬레이션의 시뮬레이션 결과로서의 BER/FER 커브 및 캐패시티를, 각각 도시하는 도면이다.
도 118 및 도 119는, r=10/16인 타입 B 부호를 QPSK로 전송하는 시뮬레이션의 시뮬레이션 결과로서의 BER/FER 커브 및 캐패시티를, 각각 도시하는 도면이다.
도 120 및 도 121은, r=10/16인 다른 타입 B 부호를 QPSK로 전송하는 시뮬레이션의 시뮬레이션 결과로서의 BER/FER 커브 및 캐패시티를, 각각 도시하는 도면이다.
도 122 및 도 123은, r=11/16인 타입 B 부호를 QPSK로 전송하는 시뮬레이션의 시뮬레이션 결과로서의 BER/FER 커브 및 캐패시티를, 각각 도시하는 도면이다.
도 124 및 도 125는, r=11/16인 다른 타입 B 부호를 QPSK로 전송하는 시뮬레이션의 시뮬레이션 결과로서의 BER/FER 커브 및 캐패시티를, 각각 도시하는 도면이다.
도 126 및 도 127은, r=12/16인 타입 B 부호를 QPSK로 전송하는 시뮬레이션의 시뮬레이션 결과로서의 BER/FER 커브 및 캐패시티를, 각각 도시하는 도면이다.
도 128 및 도 129는, r=12/16인 다른 타입 B 부호를 QPSK로 전송하는 시뮬레이션의 시뮬레이션 결과로서의 BER/FER 커브 및 캐패시티를, 각각 도시하는 도면이다.
도 130 및 도 131은, r=13/16인 타입 B 부호를 QPSK로 전송하는 시뮬레이션의 시뮬레이션 결과로서의 BER/FER 커브 및 캐패시티를, 각각 도시하는 도면이다.
도 132 및 도 133은, r=13/16인 다른 타입 B 부호를 QPSK로 전송하는 시뮬레이션의 시뮬레이션 결과로서의 BER/FER 커브 및 캐패시티를, 각각 도시하는 도면이다.
도 134 및 도 135는, r=14/16인 타입 B 부호를 QPSK로 전송하는 시뮬레이션의 시뮬레이션 결과로서의 BER/FER 커브 및 캐패시티를, 각각 도시하는 도면이다.
도 136 및 도 137은, r=14/16인 다른 타입 B 부호를 QPSK로 전송하는 시뮬레이션의 시뮬레이션 결과로서의 BER/FER 커브 및 캐패시티를, 각각 도시하는 도면이다.
도 92 내지 도 137의 시뮬레이션 결과에 따르면, 신LDPC 부호에 의해, 양호한 BER/FER이 실현됨과 함께, 섀넌 한계에 가까운 캐패시티가 실현됨을 확인할 수 있다.
<콘스텔레이션>
도 138 내지 도 141은, 도 7의 전송 시스템에서 채용하는 콘스텔레이션의 예를 도시하는 도면이다.
도 7의 전송 시스템에서는, 예를 들어 변조 방식(MODulation)과 LDPC 부호(CODe)의 조합인 MODCOD에 대하여, 그 MODCOD에서 사용하는 콘스텔레이션을 설정할 수 있다.
하나의 MODCOD에 대해서는, 1 이상의 콘스텔레이션을 설정할 수 있다.
콘스텔레이션에는, 신호점의 배치가 균일하게 되어 있는 UC(Uniform Constellation)와, 균일하게 되어 있지 않은 NUC(Non Uniform Constellation)가 있다.
또한, NUC에는, 예를 들어 1D NUC(1-dimensional M2-QAM non-uniform constellation)라고 불리는 콘스텔레이션이나, 2D NUC(2-dimensional QQAM non-uniform constellation)라고 불리는 콘스텔레이션 등이 있다.
일반적으로, UC보다 1D NUC 쪽이 BER이 개선되고, 또한 1D NUC보다 2D NUC 쪽이 BER이 개선된다.
변조 방식이 QPSK인 콘스텔레이션은 UC로 된다. 변조 방식이 16QAM이나, 64QAM, 256QAM 등의 콘스텔레이션으로서는, 예를 들어 2D NUC를 채용할 수 있고, 변조 방식이 1024QAM이나 4096QAM 등의 콘스텔레이션으로서는, 예를 들어 1D NUC를 채용할 수 있다.
도 7의 전송 시스템에서는, 예를 들어 ATSC3.0 등에 규정되어 있는 콘스텔레이션 등을 사용할 수 있다.
즉, 변조 방식이 QPSK인 경우에는, LDPC 부호의 각 부호화율 r에 대하여, 예를 들어 동일한 콘스텔레이션을 사용할 수 있다.
또한, 변조 방식이 16QAM, 64QAM 또는 256QAM인 경우에는, 예를 들어 LDPC 부호의 부호화율 r 각각마다 상이한 2D NUC의 콘스텔레이션을 사용할 수 있다.
또한, 변조 방식이 1024QAM 또는 4096QAM인 경우에는, 예를 들어 LDPC 부호의 부호화율 r 각각마다 상이한 1D NUC의 콘스텔레이션을 사용할 수 있다.
이하, ATSC3.0에 규정되어 있는 콘스텔레이션 중 몇몇에 대하여 설명한다.
도 138은, 변조 방식이 QPSK인 경우에, ATSC3.0에 규정되어 있는 LDPC 부호의 모든 부호화율에 대하여 사용되는 UC의 콘스텔레이션의 신호점의 좌표를 도시하는 도면이다.
도 138에 있어서, "Input Data cell y"는, QPSK의 UC에 매핑하는 2비트의 심볼을 나타내고, "Constellation point zs"는, 신호점 zs의 좌표를 나타낸다. 또한, 신호점 zs의 인덱스 s는, 심볼의 이산 시간(어떠한 심볼과 다음 심볼의 사이의 시간 간격)을 나타낸다.
도 138에서는, 신호점 zs의 좌표는 복소수의 형태로 표현되어 있고, j는 허수 단위(√(-1))를 나타낸다.
도 139는, 변조 방식이 16QAM인 경우에, ATSC3.0에 규정되어 있는 LDPC 부호의 부호화율 r(CR)=2/15, 3/15, 4/15, 5/15, 6/15, 7/15, 8/15, 9/15, 10/15, 11/15, 12/15, 13/15에 대하여 사용되는 2D NUC의 콘스텔레이션의 신호점의 좌표를 도시하는 도면이다.
도 139에서는, 도 138과 마찬가지로, 신호점 zs의 좌표는 복소수의 형태로 표현되어 있고, j는 허수 단위를 나타낸다.
도 139에 있어서, w#k는, 콘스텔레이션의 제1 사분면의 신호점의 좌표를 나타낸다.
2D NUC에 있어서, 콘스텔레이션의 제2 사분면의 신호점은, 제1 사분면의 신호점을, Q축에 대하여 대칭으로 이동한 위치에 배치되고, 콘스텔레이션의 제3 사분면의 신호점은, 제1 사분면의 신호점을, 원점에 대하여 대칭으로 이동한 위치에 배치된다. 그리고, 콘스텔레이션의 제4 사분면의 신호점은, 제1 사분면의 신호점을, I축에 대하여 대칭으로 이동한 위치에 배치된다.
여기서, 변조 방식이 2mQAM인 경우에는, m비트를 1개의 심볼로 하여, 그 1개의 심볼이, 그 심볼에 대응하는 신호점에 매핑된다.
m비트의 심볼은, 예를 들어 0 내지 2m-1의 정수값으로 표현할 수 있지만, 이제, b=2m/4이라고 하면, 0 내지 2m-1의 정수값으로 표현되는 심볼 y(0), y(1), …, y(2m-1)은, 심볼 y(0) 내지 y(b-1), y(b) 내지 y(2b-1), y(2b) 내지 y(3b-1), 및 y(3b) 내지 y(4b-1)의 4개로 분류할 수 있다.
도 139에 있어서, w#k의 첨자 k는, 0 내지 b-1의 범위의 정수값을 취하고, w#k는, 심볼 y(0) 내지 y(b-1)의 범위의 심볼 y(k)에 대응하는 신호점의 좌표를 나타낸다.
그리고, 심볼 y(b) 내지 y(2b-1)의 범위의 심볼 y(k+b)에 대응하는 신호점의 좌표는, -conj(w#k)로 표현되고, 심볼 y(2b) 내지 y(3b-1)의 범위의 심볼 y(k+2b)에 대응하는 신호점의 좌표는, conj(w#k)로 표현된다. 또한, 심볼 y(3b) 내지 y(4b-1)의 범위의 심볼 y(k+3b)에 대응하는 신호점의 좌표는, -w#k로 표현된다.
여기서, conj(w#k)는, w#k의 복소 공액을 나타낸다.
예를 들어, 변조 방식이 16QAM인 경우에는, m=4비트의 심볼 y(0), y(1), …, y(15)는, b=24/4=4로 하여, 심볼 y(0) 내지 y(3), y(4) 내지 y(7), y(8) 내지 y(11), 및 y(12) 내지 y(15)의 4개로 분류된다.
그리고, 심볼 y(0) 내지 y(15) 중, 예를 들어 심볼 y(12)는, 심볼 y(3b) 내지 y(4b-1)의 범위의 심볼 y(k+3b)=y(0+3×4)이며, k=0이기 때문에, 심볼 y(12)에 대응하는 신호점의 좌표는, -w#k=-w0으로 된다.
이제, LDPC 부호의 부호화율 r(CR)이, 예를 들어 9/15라고 하면, 도 139에 따르면, 변조 방식이 16QAM이고, 부호화율 r이 9/15인 경우의 w0은, 0.2386+j0.5296이므로, 심볼 y(12)에 대응하는 신호점의 좌표 -w0은, -(0.2386+j0.5296)으로 된다.
도 140은, 변조 방식이 1024QAM인 경우에, ATSC3.0에 규정되어 있는 LDPC 부호의 부호화율 r(CR)=2/15, 3/15, 4/15, 5/15, 6/15, 7/15, 8/15, 9/15, 10/15, 11/15, 12/15, 13/15에 대하여 사용되는 1D NUC의 신호점의 좌표의 예를 도시하는 도면이다.
도 140에 있어서, u#k는, 1D NUC의 신호점 zs의 좌표로서의 복소수의 리얼 파트 Re(zs) 및 이미지너리 파트 Im(zs)를 나타낸다.
도 141은, 1024QAM의 심볼 y와, 그 심볼 y에 대응하는 1D NUC의 신호점 zs의 좌표를 나타내는 복소수의 리얼 파트 Re(zs) 및 이미지너리 파트 Im(zs) 각각으로서의 u#k의 관계를 도시하는 도면이다.
이제, 1024QAM의 10비트의 심볼 y를, 그 선두의 비트(최상위 비트)에서부터, y0,s, y1,s, y2,s, y3,s, y4,s, y5,s, y6,s, y7,s, y8,s, y9,s로 나타내기로 한다.
도 141의 A는, 심볼 y의 짝수번째 5비트 y1,s, y3,s, y5,s, y7,s, y9,s와, 그 심볼 y에 대응하는 신호점 zs의 (좌표의) 리얼 파트 Re(zs)를 나타내는 u#k의 대응 관계를 도시하고 있다.
도 141의 B는, 심볼 y의 홀수번째 5비트 y0,s, y2,s, y4,s, y6,s, y8,s와, 그 심볼 y에 대응하는 신호점 zs의 이미지너리 파트 Im(zs)를 나타내는 u#k의 대응 관계를 도시하고 있다.
1024QAM의 10비트의 심볼 y=(y0,s, y1,s, y2,s, y3,s, y4,s, y5,s, y6,s, y7,s, y8,s, y9,s)가, 예를 들어(0,0,1,0,0,1,1,1,0,0)인 경우, 홀수번째 5비트(y0,s, y2,s, y4,s, y6,s, y8,s)는 (0,1,0,1,0)이고, 짝수번째 5비트(y1,s, y3,s, y5,s, y7,s, y9,s)는 (0,0,1,1,0)이다.
도 141의 A에서는, 짝수번째 5비트 (0,0,1,1,0)은 u11에 대응지어져 있으며, 따라서 심볼 y=(0,0,1,0,0,1,1,1,0,0)에 대응하는 신호점 zs의 리얼 파트 Re(zs)는, u11로 된다.
도 141의 B에서는, 홀수번째 5비트 (0,1,0,1,0)은 u3에 대응지어져 있으며, 따라서 심볼 y=(0,0,1,0,0,1,1,1,0,0)에 대응하는 신호점 zs의 이미지너리 파트 Im(zs)는, u3으로 된다.
한편, LDPC 부호의 부호화율 r이, 예를 들어 6/15이라고 하면, 상술한 도 140에 따르면, 변조 방식이 1024QAM이고, LDPC 부호의 부호화율 r(CR)=6/15인 경우에 사용되는 1D NUC에 대해서는, u3은 0.1295이고, u11은 0.7196이다.
따라서, 심볼 y=(0,0,1,0,0,1,1,1,0,0)에 대응하는 신호점 zs의 리얼 파트 Re(zs)는, u11=0.7196으로 되고, 이미지너리 파트 Im(zs)는, u3=0.1295로 된다. 그 결과, 심볼 y=(0,0,1,0,0,1,1,1,0,0)에 대응하는 신호점 zs의 좌표는, 0.7196+j0.1295로 표현된다.
또한, 1D NUC의 신호점은, 콘스텔레이션에 있어서, I축에 평행인 직선 상이나 Q축에 평행인 직선 상에, 격자형으로 배열된다. 단, 신호점끼리의 간격은, 일정하게 되지 않는다. 또한, 신호점(에 매핑된 데이터)의 송신 시, 콘스텔레이션 상의 신호점의 평균 전력은 정규화할 수 있다. 정규화는, 콘스텔레이션 상의 신호점(의 좌표) 모두에 대한 절댓값의 제곱 평균값을 Pave라고 나타내기로 하면, 그 제곱 평균값 Pave의 평방근 √Pave의 역수 1/(√Pave)를, 콘스텔레이션 상의 각 신호점 zs에 승산함으로써 행할 수 있다.
도 7의 전송 시스템에서는, 이상과 같은 ATSC3.0에 규정되어 있는 콘스텔레이션 등을 사용할 수 있다.
<블록 인터리버(25)>
도 142는, 도 9의 블록 인터리버(25)의 구성예를 도시하는 블록도이다.
블록 인터리버(25)는, 파트 1(part 1)이라고 불리는 기억 영역과, 파트 2(part 2)라고 불리는 기억 영역을 갖는다.
파트 1 및 2는, 모두 로우(가로) 방향으로 1비트를 기억하고, 칼럼(세로) 방향으로 소정의 비트수를 기억하는 기억 영역으로서의 칼럼(column)이, 로우 방향으로, 심볼의 비트수 m과 동등한 수 C만큼 배열되어 구성된다.
파트 1의 칼럼이 칼럼 방향으로 기억하는 비트수(이하, 파트 칼럼 길이라고도 함)를, R1로 나타냄과 함께, 파트 2의 칼럼의 파트 칼럼 길이를, R2로 나타내기로 하면, (R1+R2)×C는, 블록 인터리브의 대상인 LDPC 부호의 부호 길이 N과 동등하다.
또한, 파트 칼럼 길이 R1은, 유닛 사이즈 P인 360비트의 배수와 동등하고, 파트 칼럼 길이 R2는, 파트 1의 파트 칼럼 길이 R1과 파트 2의 파트 칼럼 길이 R2의 합(이하, 칼럼 길이라고도 함) R1+R2를, 유닛 사이즈 P인 360비트로 제산하였을 때의 나머지와 동등하다.
여기서, 칼럼 길이 R1+R2는, 블록 인터리브의 대상인 LDPC 부호의 부호 길이 N을, 심볼의 비트수 m으로 제산한 값과 동등하다.
예를 들어, 부호 길이 N이 69120비트인 LDPC 부호에 대하여, 변조 방식으로서, 16QAM을 채용하는 경우에는, 심볼의 비트수 m은 4비트이기 때문에, 칼럼 길이 R1+R2는 17280(=69120/4)비트로 된다.
또한, 칼럼 길이 R1+R2=17280을, 유닛 사이즈 P인 360비트로 제산하였을 때의 나머지는 0이기 때문에, 파트 2의 파트 칼럼 길이 R2는 0비트로 된다.
그리고, 파트 1의 파트 칼럼 길이 R1은, R1+R2-R2=17280-0=17280비트로 된다.
도 143은, 도 142의 블록 인터리버(25)로 행해지는 블록 인터리브를 설명하는 도면이다.
블록 인터리버(25)는, 파트 1 및 2에 대하여, LDPC 부호를 기입하여 판독함으로써, 블록 인터리브를 행한다.
즉, 블록 인터리브에서는, 도 143의 A에 도시하는 바와 같이, 1부호어인 LDPC 부호의 부호 비트를, 파트 1의 칼럼의 상측에서부터 하측 방향(칼럼 방향)으로 기입하는 것이, 좌측에서부터 우측 방향의 칼럼을 향하여 행해진다.
그리고, 부호 비트의 기입이, 파트 1의 칼럼의 가장 우측의 칼럼(C번째 칼럼)의 가장 하측까지 종료되면, 나머지 부호 비트를 파트 2의 칼럼의 상측에서부터 하측 방향(칼럼 방향)으로 기입하는 것이, 좌측에서부터 우측 방향의 칼럼을 향하여 행해진다.
그 후, 부호 비트의 기입이, 파트 2의 칼럼의 가장 우측의 칼럼(C번째 칼럼)의 가장 하측까지 종료되면, 도 143의 B에 도시하는 바와 같이, 파트 1의 C개 모든 칼럼의 1행째부터, 로우 방향으로, C=m비트 단위로, 부호 비트가 판독된다.
그리고, 파트 1의 C개 모든 칼럼으로부터의 부호 비트의 판독은, 하측의 행을 향하여 순차적으로 행해지고, 그 판독이 마지막 행인 R1행째까지 종료되면, 파트 2의 C개 모든 칼럼의 1행째부터, 로우 방향으로, C=m비트 단위로, 부호 비트가 판독된다.
파트 2의 C개 모든 칼럼으로부터의 부호 비트의 판독은, 하측의 행을 향하여 순차적으로 행해져, 마지막 행인 R2행째까지 행해진다.
이상과 같이 하여, 파트 1 및 2로부터 m비트 단위로 판독되는 부호 비트는, 심볼로서, 매퍼(117)(도 8)에 공급된다.
<그룹 와이즈 인터리브>
도 144는, 도 9의 그룹 와이즈 인터리버(24)로 행해지는 그룹 와이즈 인터리브를 설명하는 도면이다.
그룹 와이즈 인터리브에서는, 1부호어인 LDPC 부호를, 그 선두에서부터, 유닛 사이즈 P와 동등한 360비트 단위로 구분하고, 그 1구분의 360비트를, 비트 그룹으로 하여, 1부호어인 LDPC 부호가, 비트 그룹 단위로, 소정의 패턴(이하, GW 패턴이라고도 함)에 따라 인터리브된다.
여기서, 1부호어인 LDPC 부호를 비트 그룹으로 구분하였을 때의 선두에서부터 i+1번째 비트 그룹을, 이하 비트 그룹 i라고도 기재한다.
유닛 사이즈 P가 360인 경우, 예를 들어 부호 길이 N이 1800비트인 LDPC 부호는, 비트 그룹 0, 1, 2, 3, 4의 5(=1800/360)개의 비트 그룹으로 구분된다. 또한, 예를 들어 부호 길이 N이 16200비트인 LDPC 부호는, 비트 그룹 0, 1, …, 44의 45(=16200/360)개의 비트 그룹으로 구분되고, 부호 길이 N이 64800비트인 LDPC 부호는, 비트 그룹 0, 1, …, 179의 180(=64800/360)개의 비트 그룹으로 구분된다. 또한, 예를 들어 부호 길이 N이 69120비트인 LDPC 부호는, 비트 그룹 0, 1, …, 191의 192(=69120/360)개의 비트 그룹으로 구분된다.
여기서, GW 패턴을, 비트 그룹을 나타내는 숫자의 배열로 나타내기로 한다. 예를 들어, 부호 길이 N이 1800비트인 LDPC 부호에 대하여, 예를 들어 GW 패턴 4, 2, 0, 3, 1은, 비트 그룹 0, 1, 2, 3, 4의 배열을, 비트 그룹 4, 2, 0, 3, 1의 배열로 인터리브함(재배열함)을 나타낸다.
GW 패턴은, 적어도 LDPC 부호의 부호 길이 N마다 설정할 수 있다.
예를 들어, 부호 길이 N이 64800비트인 LDPC 부호에 대한 GW 패턴으로서는, 64800비트의 LDPC 부호의 비트 그룹 0 내지 179의 배열을, 비트 그룹
Figure pct00119
의 배열로 인터리브하는 패턴 등이 있다.
<수신 장치(12)의 구성예>
도 145는, 도 7의 수신 장치(12)의 구성예를 도시하는 블록도이다.
OFDM 처리부(OFDM operation)(151)는, 송신 장치(11)(도 7)로부터의 OFDM 신호를 수신하고, 그 OFDM 신호의 신호 처리를 행한다. OFDM 처리부(151)가 신호 처리를 행함으로써 얻어지는 데이터는, 프레임 관리부(Frame Management)(152)에 공급된다.
프레임 관리부(152)는, OFDM 처리부(151)로부터 공급되는 데이터로 구성되는 프레임의 처리(프레임 해석)를 행하고, 그 결과 얻어지는 대상 데이터의 신호와, 제어 데이터의 신호를, 주파수 디인터리버(Frequency Deinterleaver)(161과 153)에, 각각 공급한다.
주파수 디인터리버(153)는, 프레임 관리부(152)로부터의 데이터에 대하여, 심볼 단위로의 주파수 디인터리브를 행하여, 디매퍼(Demapper)(154)에 공급한다.
디매퍼(154)는, 주파수 디인터리버(153)로부터의 데이터(콘스텔레이션 상의 데이터)를, 송신 장치(11)측에서 행해지는 직교 변조에서 정해지는 신호점의 배치(콘스텔레이션)에 기초하여 디매핑(신호점 배치 복호)하여 직교 복조하고, 그 결과 얻어지는 데이터(LDPC 부호(의 우도))를, LDPC 디코더(LDPC decoder)(155)에 공급한다.
LDPC 디코더(155)는, 디매퍼(154)로부터의 LDPC 부호의 LDPC 복호를 행하고, 그 결과 얻어지는 LDPC 대상 데이터(여기서는, BCH 부호)를, BCH 디코더(BCH decoder)(156)에 공급한다.
BCH 디코더(156)는, LDPC 디코더(155)로부터의 LDPC 대상 데이터의 BCH 복호를 행하고, 그 결과 얻어지는 제어 데이터(시그널링)를 출력한다.
한편, 주파수 디인터리버(161)는, 프레임 관리부(152)로부터의 데이터에 대하여, 심볼 단위로의 주파수 디인터리브를 행하고, SISO/MISO 디코더(SISO/MISO decoder)(162)에 공급한다.
SISO/MISO 디코더(162)는, 주파수 디인터리버(161)로부터의 데이터의 시공간 복호를 행하고, 시간 디인터리버(Time Deinterleaver)(163)에 공급한다.
시간 디인터리버(163)는, SISO/MISO 디코더(162)로부터의 데이터에 대하여, 심볼 단위로의 시간 디인터리브를 행하고, 디매퍼(Demapper)(164)에 공급한다.
디매퍼(164)는, 시간 디인터리버(163)로부터의 데이터(콘스텔레이션 상의 데이터)를, 송신 장치(11)측에서 행해지는 직교 변조에서 정해지는 신호점의 배치(콘스텔레이션)에 기초하여 디매핑(신호점 배치 복호)하여 직교 복조하고, 그 결과 얻어지는 데이터를, 비트 디인터리버(Bit Deinterleaver)(165)에 공급한다.
비트 디인터리버(165)는, 디매퍼(164)로부터의 데이터의 비트 디인터리브를 행하고, 그 비트 디인터리브 후의 데이터인 LDPC 부호(의 우도)를, LDPC 디코더(166)에 공급한다.
LDPC 디코더(166)는, 비트 디인터리버(165)로부터의 LDPC 부호의 LDPC 복호를 행하고, 그 결과 얻어지는 LDPC 대상 데이터(여기서는, BCH 부호)를, BCH 디코더(167)에 공급한다.
BCH 디코더(167)는, LDPC 디코더(155)로부터의 LDPC 대상 데이터의 BCH 복호를 행하고, 그 결과 얻어지는 데이터를, BB 디스크램블러(BB DeScrambler)(168)에 공급한다.
BB 디스크램블러(168)는, BCH 디코더(167)로부터의 데이터에, BB 디스크램블을 실시하고, 그 결과 얻어지는 데이터를, 널 삭제부(Null Deletion)(169)에 공급한다.
널 삭제부(169)는, BB 디스크램블러(168)로부터의 데이터로부터, 도 8의 패더(112)로 삽입된 Null을 삭제하고, 디멀티플렉서(Demultiplexer)(170)에 공급한다.
디멀티플렉서(170)는, 널 삭제부(169)로부터의 데이터로 다중화되어 있는 1 이상의 스트림(대상 데이터) 각각을 분리하고, 필요한 처리를 실시하여, 아웃풋 스트림(Output stream)으로서 출력한다.
또한, 수신 장치(12)는, 도 145에 도시한 블록의 일부를 마련하지 않고 구성할 수 있다. 즉, 예를 들어 송신 장치(11)(도 8)를, 시간 인터리버(118), SISO/MISO 인코더(119), 주파수 인터리버(120) 및 주파수 인터리버(124)를 마련하지 않고 구성하는 경우에는, 수신 장치(12)는, 송신 장치(11)의 시간 인터리버(118), SISO/MISO 인코더(119), 주파수 인터리버(120) 및 주파수 인터리버(124)에 각각 대응하는 블록인 시간 디인터리버(163), SISO/MISO 디코더(162), 주파수 디인터리버(161) 및 주파수 디인터리버(153)를 마련하지 않고 구성할 수 있다.
<비트 디인터리버(165)의 구성예>
도 146은, 도 145의 비트 디인터리버(165)의 구성예를 도시하는 블록도이다.
비트 디인터리버(165)는, 블록 디인터리버(54) 및 그룹 와이즈 디인터리버(55)로 구성되고, 디매퍼(164)(도 145)로부터의 데이터인 심볼의 심볼 비트의 (비트) 디인터리브를 행한다.
즉, 블록 디인터리버(54)는, 디매퍼(164)로부터의 심볼의 심볼 비트를 대상으로 하여, 도 9의 블록 인터리버(25)가 행하는 블록 인터리브에 대응하는 블록 디인터리브(블록 인터리브의 역처리), 즉 블록 인터리브에 의해 재배열된 LDPC 부호의 부호 비트(의 우도)의 위치를 원래의 위치로 되돌리는 블록 디인터리브를 행하고, 그 결과 얻어지는 LDPC 부호를, 그룹 와이즈 디인터리버(55)에 공급한다.
그룹 와이즈 디인터리버(55)는, 블록 디인터리버(54)로부터의 LDPC 부호를 대상으로 하여, 도 9의 그룹 와이즈 인터리버(24)가 행하는 그룹 와이즈 인터리브에 대응하는 그룹 와이즈 디인터리브(그룹 와이즈 인터리브의 역처리), 즉 예를 들어 도 144에서 설명한 그룹 와이즈 인터리브에 의해 비트 그룹 단위로 배열이 변경된 LDPC 부호의 부호 비트를, 비트 그룹 단위로 재배열함으로써, 원래의 배열로 되돌리는 그룹 와이즈 디인터리브를 행한다.
여기서, 디매퍼(164)로부터, 비트 디인터리버(165)로 공급되는 LDPC 부호에, 패리티 인터리브, 그룹 와이즈 인터리브 및 블록 인터리브가 실시되어 있는 경우, 비트 디인터리버(165)에서는, 패리티 인터리브에 대응하는 패리티 디인터리브(패리티 인터리브의 역처리, 즉 패리티 인터리브에 의해 배열이 변경된 LDPC 부호의 부호 비트를, 원래의 배열로 되돌리는 패리티 디인터리브), 블록 인터리브에 대응하는 블록 디인터리브, 및 그룹 와이즈 인터리브에 대응하는 그룹 와이즈 디인터리브 모두를 행할 수 있다.
단, 도 146의 비트 디인터리버(165)에서는, 블록 인터리브에 대응하는 블록 디인터리브를 행하는 블록 디인터리버(54), 및 그룹 와이즈 인터리브에 대응하는 그룹 와이즈 디인터리브를 행하는 그룹 와이즈 디인터리버(55)는 마련되어 있지만, 패리티 인터리브에 대응하는 패리티 디인터리브를 행하는 블록은 마련되어 있지 않아, 패리티 디인터리브는 행해지지 않는다.
따라서, 비트 디인터리버(165)(의 그룹 와이즈 디인터리버(55))로부터, LDPC 디코더(166)에는, 블록 디인터리브 및 그룹 와이즈 디인터리브가 행해지며, 또한 패리티 디인터리브가 행해지지 않은 LDPC 부호가 공급된다.
LDPC 디코더(166)는, 비트 디인터리버(165)로부터의 LDPC 부호의 LDPC 복호를, 도 8의 LDPC 인코더(115)가 LDPC 부호화에 사용한 타입 B 방식의 검사 행렬 H에 대하여, 패리티 인터리브에 상당하는 열 치환을 적어도 행하여 얻어지는 변환 검사 행렬이나, 타입 A 방식의 검사 행렬(도 27)에 행 치환을 행하여 얻어지는 변환 검사 행렬(도 29)을 사용하여 행하고, 그 결과 얻어지는 데이터를, LDPC 대상 데이터의 복호 결과로서 출력한다.
도 147은, 도 146의 디매퍼(164), 비트 디인터리버(165) 및 LDPC 디코더(166)가 행하는 처리를 설명하는 흐름도이다.
스텝 S111에 있어서, 디매퍼(164)는, 시간 디인터리버(163)로부터의 데이터(신호점에 매핑된 콘스텔레이션 상의 데이터)를 디매핑하여 직교 복조하고, 비트 디인터리버(165)에 공급하고, 처리는 스텝 S112로 진행한다.
스텝 S112에서는, 비트 디인터리버(165)는, 디매퍼(164)로부터의 데이터의 디인터리브(비트 디인터리브)를 행하고, 처리는 스텝 S113으로 진행한다.
즉, 스텝 S112에서는, 비트 디인터리버(165)에 있어서, 블록 디인터리버(54)가, 디매퍼(164)로부터의 데이터(심볼)를 대상으로 하여, 블록 디인터리브를 행하고, 그 결과 얻어지는 LDPC 부호의 부호 비트를, 그룹 와이즈 디인터리버(55)에 공급한다.
그룹 와이즈 디인터리버(55)는, 블록 디인터리버(54)로부터의 LDPC 부호를 대상으로 하여, 그룹 와이즈 디인터리브를 행하고, 그 결과 얻어지는 LDPC 부호(의 우도)를, LDPC 디코더(166)에 공급한다.
스텝 S113에서는, LDPC 디코더(166)가, 그룹 와이즈 디인터리버(55)로부터의 LDPC 부호의 LDPC 복호를, 도 8의 LDPC 인코더(115)가 LDPC 부호화에 사용한 검사 행렬 H를 사용하여 행하고, 즉 예를 들어 검사 행렬 H로부터 얻어지는 변환 검사 행렬을 사용하여 행하고, 그 결과 얻어지는 데이터를, LDPC 대상 데이터의 복호 결과로서, BCH 디코더(167)에 출력한다.
또한, 도 146에서도, 도 9의 경우와 마찬가지로, 설명의 편의를 위해, 블록 디인터리브를 행하는 블록 디인터리버(54)와, 그룹 와이즈 디인터리브를 행하는 그룹 와이즈 디인터리버(55)를, 별개로 구성하도록 하였지만, 블록 디인터리버(54)와 그룹 와이즈 디인터리버(55)는, 일체적으로 구성할 수 있다.
또한, 송신 장치(11)에 있어서, 그룹 와이즈 인터리브를 행하지 않는 경우에는, 수신 장치(12)는, 그룹 와이즈 디인터리브를 행하는 그룹 와이즈 디인터리버(55)를 마련하지 않고 구성할 수 있다.
<LDPC 복호>
도 145의 LDPC 디코더(166)로 행해지는 LDPC 복호에 대하여, 더 설명한다.
도 145의 LDPC 디코더(166)에서는, 상술한 바와 같이, 그룹 와이즈 디인터리버(55)로부터의, 블록 디인터리브 및 그룹 와이즈 디인터리브가 행해지며, 또한 패리티 디인터리브가 행해지지 않은 LDPC 부호의 LDPC 복호가, 도 8의 LDPC 인코더(115)가 LDPC 부호화에 사용한 타입 B 방식의 검사 행렬 H에 대하여, 패리티 인터리브에 상당하는 열 치환을 적어도 행하여 얻어지는 변환 검사 행렬이나, 타입 A 방식의 검사 행렬(도 27)에 행 치환을 행하여 얻어지는 변환 검사 행렬(도 29)을 사용하여 행해진다.
여기서, LDPC 복호를, 변환 검사 행렬을 사용하여 행함으로써, 회로 규모를 억제하면서, 동작 주파수를 충분히 실현 가능한 범위로 억제하는 것이 가능하게 되는 LDPC 복호가 우선 제안되어 있다(예를 들어, 일본 특허 제4224777호를 참조).
그래서, 우선, 도 148 내지 도 151을 참조하여, 우선 제안되어 있는, 변환 검사 행렬을 사용한 LDPC 복호에 대하여 설명한다.
도 148은, 부호 길이 N이 90이고, 부호화율이 2/3인 LDPC 부호의 검사 행렬 H의 예를 도시하는 도면이다.
또한, 도 148에서는(후술하는 도 149 및 도 150에 있어서도 마찬가지임), 0을 피리어드(.)로 표현하고 있다.
도 148의 검사 행렬 H에서는, 패리티 행렬이 계단 구조로 되어 있다.
도 149는, 도 148의 검사 행렬 H에, 식 (11)의 행 치환과, 식 (12)의 열 치환을 실시하여 얻어지는 검사 행렬 H'를 도시하는 도면이다.
Figure pct00120
Figure pct00121
단, 식 (11) 및 (12)에 있어서, s, t, x, y는, 각각 0≤s<5, 0≤t<6, 0≤x<5, 0≤t<6의 범위의 정수이다.
식 (11)의 행 치환에 따르면, 6으로 나누어 나머지가 1이 되는 1, 7, 13, 19, 25행째를, 각각 1, 2, 3, 4, 5행째로, 6으로 나누어 나머지가 2가 되는 2, 8, 14, 20, 26행째를, 각각 6, 7, 8, 9, 10행째로, 라고 하는 식으로 치환이 행해진다.
또한, 식 (12)의 열 치환에 따르면, 61열째 이후(패리티 행렬)에 대하여, 6으로 나누어 나머지가 1이 되는 61, 67, 73, 79, 85열째를, 각각 61, 62, 63, 64, 65열째로, 6으로 나누어 나머지가 2가 되는 62, 68, 74, 80, 86열째를, 각각 66, 67, 68, 69, 70열째로, 라고 하는 식으로 치환이 행해진다.
이와 같이 하여, 도 148의 검사 행렬 H에 대하여, 행과 열의 치환을 행하여 얻어진 행렬(matrix)이, 도 149의 검사 행렬 H'이다.
여기서, 검사 행렬 H의 행 치환을 행해도, LDPC 부호의 부호 비트의 배열에는 영향을 미치지 않는다.
또한, 식 (12)의 열 치환은, 상술한, K+qx+y+1번째 부호 비트를, K+Py+x+1번째 부호 비트의 위치에 인터리브하는 패리티 인터리브의, 정보 길이 K를 60으로, 유닛 사이즈 P를 5로, 패리티 길이 M(여기서는 30)의 약수 q(=M/P)를 6으로, 각각 하였을 때의 패리티 인터리브에 상당한다.
따라서, 도 149의 검사 행렬 H'는, 도 148의 검사 행렬(이하, 적절하게, 원래의 검사 행렬이라고 함) H의, K+qx+y+1번째 열을, K+Py+x+1번째 열로 치환하는 열 치환을 적어도 행하여 얻어지는 변환 검사 행렬이다.
도 149의 변환 검사 행렬 H'에 대하여, 도 148의 원래의 검사 행렬 H의 LDPC 부호에, 식 (12)와 동일한 치환을 행한 것을 곱하면, 0 벡터가 출력된다. 즉, 원래의 검사 행렬 H의 LDPC 부호(1부호어)로서의 행 벡터 c에, 식 (12)의 열 치환을 실시하여 얻어지는 행 벡터를 c'로 나타내기로 하면, 검사 행렬의 성질로부터, HcT는, 0 벡터로 되기 때문에, H'c'T도 당연히 0 벡터로 된다.
이상으로부터, 도 149의 변환 검사 행렬 H'는, 원래의 검사 행렬 H의 LDPC 부호 c에, 식 (12)의 열 치환을 행하여 얻어지는 LDPC 부호 c'의 검사 행렬로 되어 있다.
따라서, 원래의 검사 행렬 H의 LDPC 부호 c에, 식 (12)의 열 치환을 행하고, 그 열 치환 후의 LDPC 부호 c'를, 도 149의 변환 검사 행렬 H'를 사용하여 복호(LDPC 복호)하고, 그 복호 결과에, 식 (12)의 열 치환의 역치환을 실시함으로써, 원래의 검사 행렬 H의 LDPC 부호를, 그 검사 행렬 H를 사용하여 복호하는 경우와 마찬가지의 복호 결과를 얻을 수 있다.
도 150은, 5×5의 행렬의 단위로 간격을 둔, 도 149의 변환 검사 행렬 H'를 도시하는 도면이다.
도 150에 있어서는, 변환 검사 행렬 H'는, 유닛 사이즈 P인 5×5(=P×P)의 단위 행렬, 그 단위 행렬의 1 중 1개 이상이 0으로 된 행렬(이하, 적절하게, 준단위 행렬이라고 함), 단위 행렬 또는 준단위 행렬을 사이클릭 시프트(cyclic shift)시킨 행렬(이하, 적절하게, 시프트 행렬이라고 함), 단위 행렬, 준단위 행렬 또는 시프트 행렬 중 2 이상의 합(이하, 적절하게, 합 행렬이라고 함), 5×5의 0 행렬의 조합으로 표현되어 있다.
도 150의 변환 검사 행렬 H'는, 5×5의 단위 행렬, 준단위 행렬, 시프트 행렬, 합 행렬, 0 행렬로 구성되어 있다고 할 수 있다. 그래서, 변환 검사 행렬 H'를 구성하는, 이들 5×5의 행렬(단위 행렬, 준단위 행렬, 시프트 행렬, 합 행렬, 0 행렬)을, 이하, 적절하게 구성 행렬이라고 한다.
P×P의 구성 행렬로 표현되는 검사 행렬의 LDPC 부호의 복호에는, 체크 노드 연산 및 변수 노드 연산을, P개 동시에 행하는 아키텍처(architecture)를 이용할 수 있다.
도 151은, 그러한 복호를 행하는 복호 장치의 구성예를 도시하는 블록도이다.
즉, 도 151은, 도 148의 원래의 검사 행렬 H에 대하여, 적어도 식 (12)의 열 치환을 행하여 얻어지는 도 150의 변환 검사 행렬 H'를 사용하여, LDPC 부호의 복호를 행하는 복호 장치의 구성예를 도시하고 있다.
도 151의 복호 장치는, 6개의 FIFO 3001 내지 3006을 포함하는 에지 데이터 저장용 메모리(300), FIFO 3001 내지 3006을 선택하는 셀렉터(301), 체크 노드 계산부(302), 2개의 사이클릭 시프트 회로(303 및 308), 18개의 FIFO 3041 내지 30418을 포함하는 에지 데이터 저장용 메모리(304), FIFO 3041 내지 30418을 선택하는 셀렉터(305), 수신 데이터를 저장하는 수신 데이터용 메모리(306), 변수 노드 계산부(307), 복호어 계산부(309), 수신 데이터 재배열부(310), 복호 데이터 재배열부(311)를 포함한다.
우선, 에지 데이터 저장용 메모리(300 및 304)로의 데이터의 저장 방법에 대하여 설명한다.
에지 데이터 저장용 메모리(300)는, 도 150의 변환 검사 행렬 H'의 행수 30을 구성 행렬의 행수(유닛 사이즈 P) 5로 제산한 수인 6개의 FIFO 3001 내지 3006으로 구성되어 있다. FIFO 300y(y=1, 2, …, 6)는, 복수단수의 기억 영역을 포함하고, 각 단의 기억 영역에 대해서는, 구성 행렬의 행수 및 열수(유닛 사이즈 P)인 5개의 에지에 대응하는 메시지를 동시에 판독 및 기입할 수 있도록 되어 있다. 또한, FIFO 300y의 기억 영역의 단수는, 도 150의 변환 검사 행렬의 행방향의 1의 수(허밍 가중치)의 최대수인 9로 되어 있다.
FIFO 3001에는, 도 150의 변환 검사 행렬 H'의 제1행째부터 제5행째까지의 1의 위치에 대응하는 데이터(변수 노드로부터의 메시지 vi)가, 각 행 모두 횡방향으로 채워진 형태로(0을 무시한 형태로) 저장된다. 즉, 제j행 제i열을, (j,i)로 나타내기로 하면, FIFO 3001의 제1단의 기억 영역에는, 변환 검사 행렬 H'의 (1,1)부터 (5,5)의 5×5의 단위 행렬의 1의 위치에 대응하는 데이터가 저장된다. 제2단의 기억 영역에는, 변환 검사 행렬 H'의 (1,21)부터 (5,25)의 시프트 행렬(5×5의 단위 행렬을 우측 방향으로 3개만큼 사이클릭 시프트시킨 시프트 행렬)의 1의 위치에 대응하는 데이터가 저장된다. 제3단 내지 제8단의 기억 영역도 마찬가지로, 변환 검사 행렬 H'와 대응지어 데이터가 저장된다. 그리고, 제9단의 기억 영역에는, 변환 검사 행렬 H'의 (1,86)부터 (5,90)의 시프트 행렬(5×5의 단위 행렬 중 1행째의 1을 0으로 치환하고 1개만큼 좌측으로 사이클릭 시프트시킨 시프트 행렬)의 1의 위치에 대응하는 데이터가 저장된다.
FIFO 3002에는, 도 150의 변환 검사 행렬 H'의 제6행째부터 제10행째까지의 1의 위치에 대응하는 데이터가 저장된다. 즉, FIFO 3002의 제1단의 기억 영역에는, 변환 검사 행렬 H'의 (6,1)부터 (10,5)의 합 행렬(5×5의 단위 행렬을 우측으로 1개만큼 사이클릭 시프트시킨 제1 시프트 행렬과, 우측으로 2개만큼 사이클릭 시프트시킨 제2 시프트 행렬의 합인 합 행렬)을 구성하는 제1 시프트 행렬의 1의 위치에 대응하는 데이터가 저장된다. 또한, 제2단의 기억 영역에는, 변환 검사 행렬 H'의 (6,1)부터 (10,5)의 합 행렬을 구성하는 제2 시프트 행렬의 1의 위치에 대응하는 데이터가 저장된다.
즉, 가중치가 2 이상인 구성 행렬에 대해서는, 그 구성 행렬을, 가중치가 1인 P×P의 단위 행렬, 단위 행렬의 요소인 1 중 1개 이상이 0으로 된 준단위 행렬, 또는 단위 행렬 혹은 준단위 행렬을 사이클릭 시프트시킨 시프트 행렬 중 복수의 합의 형태로 표현하였을 때의, 그 가중치가 1인 단위 행렬, 준단위 행렬, 또는 시프트 행렬의 1의 위치에 대응하는 데이터(단위 행렬, 준단위 행렬, 또는 시프트 행렬에 속하는 에지에 대응하는 메시지)는, 동일 어드레스(FIFO 3001 내지 3006 중 동일한 FIFO)에 저장된다.
이하, 제3단 내지 제9단의 기억 영역에 대해서도, 변환 검사 행렬 H'에 대응지어 데이터가 저장된다.
FIFO 3003 내지 3006도 마찬가지로 변환 검사 행렬 H'에 대응지어 데이터를 저장한다.
에지 데이터 저장용 메모리(304)는, 변환 검사 행렬 H'의 열수 90을, 구성 행렬의 열수(유닛 사이즈 P)인 5로 나눈 18개의 FIFO 3041 내지 30418로 구성되어 있다. FIFO 304x(x=1, 2, …, 18)는, 복수단수의 기억 영역을 포함하고, 각 단의 기억 영역에 대해서는, 구성 행렬의 행수 및 열수(유닛 사이즈 P)인 5개의 에지에 대응하는 메시지를 동시에 판독 및 기입할 수 있도록 되어 있다.
FIFO 3041에는, 도 150의 변환 검사 행렬 H'의 제1열째부터 제5열째까지의 1의 위치에 대응하는 데이터(체크 노드로부터의 메시지 uj)가, 각 열 모두 종방향으로 채워진 형태로(0을 무시한 형태로) 저장된다. 즉, FIFO 3041의 제1단의 기억 영역에는, 변환 검사 행렬 H'의 (1,1)부터 (5,5)의 5×5의 단위 행렬의 1의 위치에 대응하는 데이터가 저장된다. 제2단의 기억 영역에는, 변환 검사 행렬 H'의 (6,1)부터 (10,5)의 합 행렬(5×5의 단위 행렬을 우측으로 1개만큼 사이클릭 시프트시킨 제1 시프트 행렬과, 우측으로 2개만큼 사이클릭 시프트시킨 제2 시프트 행렬의 합인 합 행렬)을 구성하는 제1 시프트 행렬의 1의 위치에 대응하는 데이터가 저장된다. 또한, 제3단의 기억 영역에는, 변환 검사 행렬 H'의 (6,1)부터 (10,5)의 합 행렬을 구성하는 제2 시프트 행렬의 1의 위치에 대응하는 데이터가 저장된다.
즉, 가중치가 2 이상인 구성 행렬에 대해서는, 그 구성 행렬을, 가중치가 1인 P×P의 단위 행렬, 단위 행렬의 요소인 1 중 1개 이상이 0으로 된 준단위 행렬, 또는 단위 행렬 혹은 준단위 행렬을 사이클릭 시프트시킨 시프트 행렬 중 복수의 합의 형태로 표현하였을 때의, 그 가중치가 1인 단위 행렬, 준단위 행렬, 또는 시프트 행렬의 1의 위치에 대응하는 데이터(단위 행렬, 준단위 행렬, 또는 시프트 행렬에 속하는 에지에 대응하는 메시지)는, 동일 어드레스(FIFO 3041 내지 30418 중 동일한 FIFO)에 저장된다.
이하, 제4 및 제5단의 기억 영역에 대해서도, 변환 검사 행렬 H'에 대응지어, 데이터가 저장된다. 이 FIFO 3041의 기억 영역의 단수는, 변환 검사 행렬 H'의 제1열부터 제5열에 있어서의 행방향의 1의 수(허밍 가중치)의 최대수인 5로 되어 있다.
FIFO 3042와 3043도 마찬가지로 변환 검사 행렬 H'에 대응지어 데이터를 저장하며, 각각의 길이(단수)는 5이다. FIFO 3044 내지 30412도 마찬가지로, 변환 검사 행렬 H'에 대응지어 데이터를 저장하며, 각각의 길이는 3이다. FIFO 30413 내지 30418도 마찬가지로, 변환 검사 행렬 H'에 대응지어 데이터를 저장하며, 각각의 길이는 2이다.
이어서, 도 151의 복호 장치의 동작에 대하여 설명한다.
에지 데이터 저장용 메모리(300)는, 6개의 FIFO 3001 내지 3006을 포함하고, 전단의 사이클릭 시프트 회로(308)로부터 공급되는 5개의 메시지 D311이, 도 150의 변환 검사 행렬 H'의 어느 행에 속하는지의 정보(Matrix 데이터) D312에 따라, 데이터를 저장하는 FIFO를, FIFO 3001 내지 3006 중에서 선택하고, 선택한 FIFO에 5개의 메시지 D311을 통합하여 순번으로 저장해 간다. 또한, 에지 데이터 저장용 메모리(300)는, 데이터를 판독할 때에는, FIFO 3001로부터 5개의 메시지 D3001을 순번으로 판독하고, 다음단의 셀렉터(301)에 공급한다. 에지 데이터 저장용 메모리(300)는, FIFO 3001로부터의 메시지의 판독 종료 후, FIFO 3002 내지 3006으로부터도, 순번으로 메시지를 판독하고, 셀렉터(301)에 공급한다.
셀렉터(301)는, 셀렉트 신호 D301에 따라, FIFO 3001 내지 3006 중, 현재 데이터가 판독되어 있는 FIFO로부터의 5개의 메시지를 선택하고, 메시지 D302로서, 체크 노드 계산부(302)에 공급한다.
체크 노드 계산부(302)는, 5개의 체크 노드 계산기 3021 내지 3025를 포함하고, 셀렉터(301)를 통하여 공급되는 메시지 D302(D3021 내지 D3025)(식 (7)의 메시지 vi)를 사용하여, 식 (7)에 따라 체크 노드 연산을 행하고, 그 체크 노드 연산 결과 얻어지는 5개의 메시지 D303(D3031 내지 D3035)(식 (7)의 메시지 uj)을 사이클릭 시프트 회로(303)에 공급한다.
사이클릭 시프트 회로(303)는, 체크 노드 계산부(302)에서 구해진 5개의 메시지 D3031 내지 D3035를, 대응하는 에지가 변환 검사 행렬 H'에 있어서 원래의 단위 행렬(또는 준단위 행렬)을 몇 사이클릭 시프트한 것인지의 정보(Matrix 데이터) D305를 바탕으로 사이클릭 시프트하고, 그 결과를 메시지 D304로서, 에지 데이터 저장용 메모리(304)에 공급한다.
에지 데이터 저장용 메모리(304)는, 18개의 FIFO 3041 내지 30418을 포함하고, 전단의 사이클릭 시프트 회로(303)로부터 공급되는 5개의 메시지 D304가 변환 검사 행렬 H'의 어느 행에 속하는지의 정보 D305에 따라, 데이터를 저장하는 FIFO를, FIFO 3041 내지 30418 중에서 선택하고, 선택한 FIFO에 5개의 메시지 D304를 통합하여 순번으로 저장해 간다. 또한, 에지 데이터 저장용 메모리(304)는, 데이터를 판독할 때에는, FIFO 3041로부터 5개의 메시지 D3061을 순번으로 판독하고, 다음단의 셀렉터(305)에 공급한다. 에지 데이터 저장용 메모리(304)는, FIFO 3041로부터의 데이터의 판독 종료 후, FIFO 3042 내지 30418로부터도, 순번으로 메시지를 판독하고, 셀렉터(305)에 공급한다.
셀렉터(305)는, 셀렉트 신호 D307에 따라, FIFO 3041 내지 30418 중, 현재 데이터가 판독되어 있는 FIFO로부터의 5개의 메시지를 선택하고, 메시지 D308로서, 변수 노드 계산부(307)와 복호어 계산부(309)에 공급한다.
한편, 수신 데이터 재배열부(310)는, 통신로(13)를 통하여 수신한, 도 148의 검사 행렬 H에 대응하는 LDPC 부호 D313을, 식 (12)의 열 치환을 행함으로써 재배열하여, 수신 데이터 D314로서, 수신 데이터용 메모리(306)에 공급한다. 수신 데이터용 메모리(306)는, 수신 데이터 재배열부(310)로부터 공급되는 수신 데이터 D314로부터, 수신 LLR(대수 우도비)을 계산하여 기억하고, 그 수신 LLR을 5개씩 통합하여 수신값 D309로서, 변수 노드 계산부(307)와 복호어 계산부(309)에 공급한다.
변수 노드 계산부(307)는, 5개의 변수 노드 계산기 3071 내지 3075를 포함하고, 셀렉터(305)를 통하여 공급되는 메시지 D308(D3081 내지 D3085)(식 (1)의 메시지 uj)과, 수신 데이터용 메모리(306)로부터 공급되는 5개의 수신값 D309(식 (1)의 수신값 u0i)를 사용하여, 식 (1)에 따라 변수 노드 연산을 행하고, 그 연산 결과 얻어지는 메시지 D310(D3101 내지 D3105)(식 (1)의 메시지 vi)을, 사이클릭 시프트 회로(308)에 공급한다.
사이클릭 시프트 회로(308)는, 변수 노드 계산부(307)에서 계산된 메시지 D3101 내지 D3105를, 대응하는 에지가 변환 검사 행렬 H'에 있어서 원래의 단위 행렬(또는 준단위 행렬)을 몇 사이클릭 시프트한 것인지의 정보를 바탕으로 사이클릭 시프트하고, 그 결과를 메시지 D311로서, 에지 데이터 저장용 메모리(300)에 공급한다.
이상의 동작을 한바퀴 돌림으로써, LDPC 부호의 1회의 복호(변수 노드 연산 및 체크 노드 연산)를 행할 수 있다. 도 151의 복호 장치는, 소정의 횟수만큼 LDPC 부호를 복호한 후, 복호어 계산부(309) 및 복호 데이터 재배열부(311)에 있어서, 최종적인 복호 결과를 구하여 출력한다.
즉, 복호어 계산부(309)는, 5개의 복호어 계산기 3091 내지 3095를 포함하고, 셀렉터(305)가 출력하는 5개의 메시지 D308(D3081 내지 D3085)(식 (5)의 메시지 uj)과, 수신 데이터용 메모리(306)로부터 공급되는 5개의 수신값 D309(식 (5)의 수신값 u0i)를 사용하여, 복수회의 복호의 최종단으로서, 식 (5)에 기초하여, 복호 결과(복호어)를 계산하고, 그 결과 얻어지는 복호 데이터 D315를, 복호 데이터 재배열부(311)에 공급한다.
복호 데이터 재배열부(311)는, 복호어 계산부(309)로부터 공급되는 복호 데이터 D315를 대상으로, 식 (12)의 열 치환의 역치환을 행함으로써, 그 순서를 재배열하고, 최종적인 복호 결과 D316으로서 출력한다.
이상과 같이, 검사 행렬(원래의 검사 행렬)에 대하여, 행 치환과 열 치환 중 한쪽 또는 양쪽을 실시하고, P×P의 단위 행렬, 그 요소인 1 중 1개 이상이 0으로 된 준단위 행렬, 단위 행렬 혹은 준단위 행렬을 사이클릭 시프트시킨 시프트 행렬, 단위 행렬, 준단위 행렬, 혹은 시프트 행렬의 복수의 합인 합 행렬, P×P의 0 행렬의 조합, 즉 구성 행렬의 조합으로 나타낼 수 있는 검사 행렬(변환 검사 행렬)로 변환함으로써, LDPC 부호의 복호를, 체크 노드 연산과 변수 노드 연산을, 검사 행렬의 행수나 열수보다 작은 수인 P개 동시에 행하는 아키텍처를 채용하는 것이 가능하게 된다. 노드 연산(체크 노드 연산과 변수 노드 연산)을, 검사 행렬의 행수나 열수보다 작은 수인 P개 동시에 행하는 아키텍처를 채용하는 경우, 노드 연산을, 검사 행렬의 행수나 열수와 동등한 수만큼 동시에 행하는 경우에 비하여, 동작 주파수를 실현 가능한 범위로 억제하여, 다수의 반복 복호를 행할 수 있다.
도 145의 수신 장치(12)를 구성하는 LDPC 디코더(166)는, 예를 들어 도 151의 복호 장치와 마찬가지로, 체크 노드 연산과 변수 노드 연산을 P개 동시에 행함으로써, LDPC 복호를 행하도록 되어 있다.
즉, 이제, 설명을 간단하게 하기 위해, 도 8의 송신 장치(11)를 구성하는 LDPC 인코더(115)가 출력하는 LDPC 부호의 검사 행렬이, 예를 들어 도 148에 도시한, 패리티 행렬이 계단 구조로 되어 있는 검사 행렬 H라고 하면, 송신 장치(11)의 패리티 인터리버(23)에서는, K+qx+y+1번째 부호 비트를, K+Py+x+1번째 부호 비트의 위치에 인터리브하는 패리티 인터리브가, 정보 길이 K를 60으로, 유닛 사이즈 P를 5로, 패리티 길이 M의 약수 q(=M/P)를 6으로, 각각 설정하여 행해진다.
이 패리티 인터리브는, 상술한 바와 같이, 식 (12)의 열 치환에 상당하기 때문에, LDPC 디코더(166)에서는, 식 (12)의 열 치환을 행할 필요가 없다.
이 때문에, 도 145의 수신 장치(12)에서는, 상술한 바와 같이, 그룹 와이즈 디인터리버(55)로부터, LDPC 디코더(166)에 대하여, 패리티 디인터리브가 행해지지 않은 LDPC 부호, 즉 식 (12)의 열 치환이 행해진 상태의 LDPC 부호가 공급되고, LDPC 디코더(166)에서는, 식 (12)의 열 치환을 행하지 않는 것을 제외하면, 도 151의 복호 장치와 마찬가지의 처리가 행해진다.
즉, 도 152는, 도 145의 LDPC 디코더(166)의 구성예를 도시하는 도면이다.
도 152에 있어서, LDPC 디코더(166)는, 도 151의 수신 데이터 재배열부(310)가 마련되어 있지 않은 것을 제외하면, 도 151의 복호 장치와 마찬가지로 구성되어 있고, 식 (12)의 열 치환이 행해지지 않는 것을 제외하고, 도 151의 복호 장치와 마찬가지의 처리를 행하기 때문에, 그 설명은 생략한다.
이상과 같이, LDPC 디코더(166)는, 수신 데이터 재배열부(310)를 마련하지 않고 구성할 수 있으므로, 도 151의 복호 장치보다 규모를 삭감할 수 있다.
또한, 도 148 내지 도 152에서는, 설명을 간단하게 하기 위해, LDPC 부호의 부호 길이 N을 90으로, 정보 길이 K를 60으로, 유닛 사이즈(구성 행렬의 행수 및 열수) P를 5로, 패리티 길이 M의 약수 q(=M/P)를 6으로 각각 하였지만, 부호 길이 N, 정보 길이 K, 유닛 사이즈 P 및 약수 q(=M/P)의 각각은, 상술한 값에 한정되는 것은 아니다.
즉, 도 8의 송신 장치(11)에 있어서, LDPC 인코더(115)가 출력하는 것은, 예를 들어 부호 길이 N을 64800이나 16200, 69120 등으로, 정보 길이 K를 N-Pq(=N-M)로, 유닛 사이즈 P를 360으로, 약수 q를 M/P으로 각각하는 LDPC 부호이지만, 도 152의 LDPC 디코더(166)는, 그러한 LDPC 부호를 대상으로 하여, 체크 노드 연산과 변수 노드 연산을 P개 동시에 행함으로써, LDPC 복호를 행하는 경우에 적용 가능하다.
또한, LDPC 디코더(166)에서의 LDPC 부호의 복호 후, 그 복호 결과의 패리티의 부분이 불필요하고, 복호 결과의 정보 비트만을 출력하는 경우에는, 복호 데이터 재배열부(311) 없이, LDPC 디코더(166)를 구성할 수 있다.
<블록 디인터리버(54)의 구성예>
도 153은, 도 146의 블록 디인터리버(54)의 구성예를 도시하는 블록도이다.
블록 디인터리버(54)는, 도 142에서 설명한 블록 인터리버(25)와 마찬가지로 구성된다.
따라서, 블록 디인터리버(54)는, 파트 1(part 1)이라고 불리는 기억 영역과, 파트 2(part 2)라고 불리는 기억 영역을 갖고, 파트 1 및 2는, 모두 로우 방향으로, 1비트를 기억하고, 칼럼 방향으로 소정의 비트수를 기억하는 기억 영역으로서의 칼럼이, 로우 방향으로, 심볼의 비트수 m과 동등한 수 C만큼 배열되어 구성된다.
블록 디인터리버(54)는, 파트 1 및 2에 대하여, LDPC 부호를 기입하여 판독함으로써, 블록 디인터리브를 행한다.
단, 블록 디인터리브에서는, (심볼로 되어 있는) LDPC 부호의 기입은, 도 142의 블록 인터리버(25)가 LDPC 부호를 판독하는 순으로 행해진다.
또한, 블록 디인터리브에서는, LDPC 부호의 판독은, 도 142의 블록 인터리버(25)가 LDPC 부호를 기입하는 순으로 행해진다.
즉, 도 142의 블록 인터리버(25)에 의한 블록 인터리브에서는, LDPC 부호가, 파트 1 및 2에 대하여, 칼럼 방향으로 기입되고, 로우 방향으로 판독되지만, 도 153의 블록 디인터리버(54)에 의한 블록 디인터리브에서는, LDPC 부호가, 파트 1 및 2에 대하여, 로우 방향으로 기입되고, 칼럼 방향으로 판독된다.
<비트 디인터리버(165)의 다른 구성예>
도 154는, 도 145의 비트 디인터리버(165)의 다른 구성예를 도시하는 블록도이다.
또한, 도면 중, 도 146의 경우와 대응하는 부분에 대해서는, 동일한 부호를 부여하고 있으며, 이하에서는, 그 설명은 적절하게 생략한다.
즉, 도 154의 비트 디인터리버(165)는, 패리티 디인터리버(1011)가 새롭게 마련되어 있는 것 외에는, 도 146의 경우와 마찬가지로 구성되어 있다.
도 154에서는, 비트 디인터리버(165)는, 블록 디인터리버(54), 그룹 와이즈 디인터리버(55) 및 패리티 디인터리버(1011)로 구성되고, 디매퍼(164)로부터의 LDPC 부호의 부호 비트의 비트 디인터리브를 행한다.
즉, 블록 디인터리버(54)는, 디매퍼(164)로부터의 LDPC 부호를 대상으로 하여, 송신 장치(11)의 블록 인터리버(25)가 행하는 블록 인터리브에 대응하는 블록 디인터리브(블록 인터리브의 역처리), 즉 블록 인터리브에 의해 교체된 부호 비트의 위치를 원래의 위치로 복귀시키는 블록 디인터리브를 행하고, 그 결과 얻어지는 LDPC 부호를, 그룹 와이즈 디인터리버(55)에 공급한다.
그룹 와이즈 디인터리버(55)는, 블록 디인터리버(54)로부터의 LDPC 부호를 대상으로 하여, 송신 장치(11)의 그룹 와이즈 인터리버(24)가 행하는 재배열 처리로서의 그룹 와이즈 인터리브에 대응하는 그룹 와이즈 디인터리브를 행한다.
그룹 와이즈 디인터리브의 결과 얻어지는 LDPC 부호는, 그룹 와이즈 디인터리버(55)로부터 패리티 디인터리버(1011)로 공급된다.
패리티 디인터리버(1011)는, 그룹 와이즈 디인터리버(55)에서의 그룹 와이즈 디인터리브 후의 부호 비트를 대상으로 하여, 송신 장치(11)의 패리티 인터리버(23)가 행하는 패리티 인터리브에 대응하는 패리티 디인터리브(패리티 인터리브의 역처리), 즉 패리티 인터리브에 의해 배열이 변경된 LDPC 부호의 부호 비트를, 원래의 배열로 되돌리는 패리티 디인터리브를 행한다.
패리티 디인터리브의 결과 얻어지는 LDPC 부호는, 패리티 디인터리버(1011)로부터 LDPC 디코더(166)로 공급된다.
따라서, 도 154의 비트 디인터리버(165)에서는, LDPC 디코더(166)에는, 블록 디인터리브, 그룹 와이즈 디인터리브 및 패리티 디인터리브가 행해진 LDPC 부호, 즉 검사 행렬 H에 따른 LDPC 부호화에 의해 얻어지는 LDPC 부호가 공급된다.
LDPC 디코더(166)는, 비트 디인터리버(165)로부터의 LDPC 부호의 LDPC 복호를, 송신 장치(11)의 LDPC 인코더(115)가 LDPC 부호화에 사용한 검사 행렬 H를 사용하여 행한다.
즉, LDPC 디코더(166)는, 타입 B 방식에 대해서는, 비트 디인터리버(165)로부터의 LDPC 부호의 LDPC 복호를, 송신 장치(11)의 LDPC 인코더(115)가 LDPC 부호화에 사용한 (타입 B 방식의) 검사 행렬 H 자체를 사용하여, 또는 그 검사 행렬 H에 대하여, 패리티 인터리브에 상당하는 열 치환을 적어도 행하여 얻어지는 변환 검사 행렬을 사용하여 행한다. 또한, LDPC 디코더(166)는, 타입 A 방식에 대해서는, 비트 디인터리버(165)로부터의 LDPC 부호의 LDPC 복호를, 송신 장치(11)의 LDPC 인코더(115)가 LDPC 부호화에 사용한 (타입 A 방식의) 검사 행렬(도 27)에 열 치환을 실시하여 얻어지는 검사 행렬(도 28), 또는 LDPC 부호화에 사용한 검사 행렬(도 27)에 행 치환을 실시하여 얻어지는 변환 검사 행렬(도 29)을 사용하여 행한다.
여기서, 도 154에서는, 비트 디인터리버(165)(의 패리티 디인터리버(1011))로부터 LDPC 디코더(166)에 대하여, 검사 행렬 H에 따른 LDPC 부호화에 의해 얻어지는 LDPC 부호가 공급되기 때문에, 그 LDPC 부호의 LDPC 복호를, 송신 장치(11)의 LDPC 인코더(115)가 LDPC 부호화에 사용한 타입 B 방식의 검사 행렬 H 자체, 또는 LDPC 부호화에 사용한 타입 A 방식의 검사 행렬(도 27)에 열 치환을 실시하여 얻어지는 검사 행렬(도 28)을 사용하여 행하는 경우에는, LDPC 디코더(166)는, 예를 들어 메시지(체크 노드 메시지, 변수 노드 메시지)의 연산을 1개의 노드씩 순차적으로 행하는 풀 시리얼 디코딩(full serial decoding) 방식에 의한 LDPC 복호를 행하는 복호 장치나, 메시지의 연산을 모든 노드에 대하여 동시(병렬)에 행하는 풀 패럴렐 디코딩(full parallel decoding) 방식에 의한 LDPC 복호를 행하는 복호 장치로 구성할 수 있다.
또한, LDPC 디코더(166)에 있어서, LDPC 부호의 LDPC 복호를, 송신 장치(11)의 LDPC 인코더(115)가 LDPC 부호화에 사용한 타입 B 방식의 검사 행렬 H에 대하여, 패리티 인터리브에 상당하는 열 치환을 적어도 행하여 얻어지는 변환 검사 행렬, 또는 LDPC 부호화에 사용한 타입 A 방식의 검사 행렬(도 27)에 행 치환을 실시하여 얻어지는 변환 검사 행렬(도 29)을 사용하여 행하는 경우에는, LDPC 디코더(166)는, 체크 노드 연산 및 변수 노드 연산을, P(또는 P의 1 이외의 약수)개 동시에 행하는 아키텍처의 복호 장치이며, 변환 검사 행렬을 얻기 위한 열 치환(패리티 인터리브)과 마찬가지의 열 치환을, LDPC 부호에 실시함으로써, 그 LDPC 부호의 부호 비트를 재배열하는 수신 데이터 재배열부(310)를 갖는 복호 장치(도 151)로 구성할 수 있다.
또한, 도 154에서는, 설명의 편의를 위해, 블록 디인터리브를 행하는 블록 디인터리버(54), 그룹 와이즈 디인터리브를 행하는 그룹 와이즈 디인터리버(55), 및 패리티 디인터리브를 행하는 패리티 디인터리버(1011) 각각을, 별개로 구성하도록 하였지만, 블록 디인터리버(54), 그룹 와이즈 디인터리버(55) 및 패리티 디인터리버(1011) 중 2 이상은, 송신 장치(11)의 패리티 인터리버(23), 그룹 와이즈 인터리버(24) 및 블록 인터리버(25)와 마찬가지로, 일체적으로 구성할 수 있다.
<수신 시스템의 구성예>
도 155는, 수신 장치(12)를 적용 가능한 수신 시스템의 제1 구성예를 도시하는 블록도이다.
도 155에 있어서, 수신 시스템은, 취득부(1101), 전송로 복호 처리부(1102) 및 정보원 복호 처리부(1103)로 구성된다.
취득부(1101)는, 프로그램의 화상 데이터나 음성 데이터 등의 LDPC 대상 데이터를, 적어도 LDPC 부호화함으로써 얻어지는 LDPC 부호를 포함하는 신호를, 예를 들어 지상 디지털 방송, 위성 디지털 방송, CATV망, 인터넷 그 밖의 네트워크 등의, 도시하지 않은 전송로(통신로)를 통하여 취득하고, 전송로 복호 처리부(1102)에 공급한다.
여기서, 취득부(1101)가 취득하는 신호가, 예를 들어 방송국으로부터, 지상파나, 위성파, CATV(Cable Television)망 등을 통하여 방송되어 오는 경우에는, 취득부(1101)는, 튜너나 STB(Set Top Box) 등으로 구성된다. 또한, 취득부(1101)가 취득하는 신호가, 예를 들어 web 서버로부터, IPTV(Internet Protocol Television)와 같이 멀티캐스트로 송신되어 오는 경우에는, 취득부(1101)는, 예를 들어 NIC(Network Interface Card) 등의 네트워크 I/F(Interface)로 구성된다.
전송로 복호 처리부(1102)는, 수신 장치(12)에 상당한다. 전송로 복호 처리부(1102)는, 취득부(1101)가 전송로를 통하여 취득한 신호에 대하여, 전송로에서 생기는 오류를 정정하는 처리를 적어도 포함하는 전송로 복호 처리를 실시하고, 그 결과 얻어지는 신호를, 정보원 복호 처리부(1103)에 공급한다.
즉, 취득부(1101)가 전송로를 통하여 취득한 신호는, 전송로에서 생기는 오류를 정정하기 위한 오류 정정 부호화를, 적어도 행함으로써 얻어진 신호이며, 전송로 복호 처리부(1102)는, 그러한 신호에 대하여, 예를 들어 오류 정정 처리 등의 전송로 복호 처리를 실시한다.
여기서, 오류 정정 부호화로서는, 예를 들어 LDPC 부호화나 BCH 부호화 등이 있다. 여기서는, 오류 정정 부호화로서, 적어도 LDPC 부호화가 행해지고 있다.
또한, 전송로 복호 처리에는, 변조 신호의 복조 등이 포함되는 경우가 있다.
정보원 복호 처리부(1103)는, 전송로 복호 처리가 실시된 신호에 대하여, 압축된 정보를 원래의 정보로 신장시키는 처리를 적어도 포함하는 정보원 복호 처리를 실시한다.
즉, 취득부(1101)가 전송로를 통하여 취득한 신호에는, 정보로서의 화상이나 음성 등의 데이터양을 적게 하기 위해, 정보를 압축하는 압축 부호화가 실시되어 있는 경우가 있으며, 그 경우, 정보원 복호 처리부(1103)는, 전송로 복호 처리가 실시된 신호에 대하여, 압축된 정보를 원래의 정보로 신장시키는 처리(신장 처리) 등의 정보원 복호 처리를 실시한다.
또한, 취득부(1101)가 전송로를 통하여 취득한 신호에, 압축 부호화가 실시되어 있지 않은 경우에는, 정보원 복호 처리부(1103)에서는, 압축된 정보를 원래의 정보로 신장시키는 처리는 행해지지 않는다.
여기서, 신장 처리로서는, 예를 들어 MPEG 디코드 등이 있다. 또한, 전송로 복호 처리에는, 신장 처리 외에, 디스크램블 등이 포함되는 경우가 있다.
이상과 같이 구성되는 수신 시스템에서는, 취득부(1101)에 있어서, 예를 들어 화상이나 음성 등의 데이터에 대하여, MPEG 부호화 등의 압축 부호화가 실시되고, 또한 LDPC 부호화 등의 오류 정정 부호화가 실시된 신호가, 전송로를 통하여 취득되고, 전송로 복호 처리부(1102)에 공급된다.
전송로 복호 처리부(1102)에서는, 취득부(1101)로부터의 신호에 대하여, 예를 들어 수신 장치(12)가 행하는 것과 마찬가지의 처리 등이, 전송로 복호 처리로서 실시되고, 그 결과 얻어지는 신호가, 정보원 복호 처리부(1103)에 공급된다.
정보원 복호 처리부(1103)에서는, 전송로 복호 처리부(1102)로부터의 신호에 대하여, MPEG 디코드 등의 정보원 복호 처리가 실시되고, 그 결과 얻어지는 화상, 또는 음성이 출력된다.
이상과 같은 도 155의 수신 시스템은, 예를 들어 디지털 방송으로서의 텔레비전 방송을 수신하는 텔레비전 튜너 등에 적용할 수 있다.
또한, 취득부(1101), 전송로 복호 처리부(1102) 및 정보원 복호 처리부(1103)는, 각각 하나의 독립된 장치(하드웨어(IC(Integrated Circuit) 등), 또는 소프트웨어 모듈)로서 구성하는 것이 가능하다.
또한, 취득부(1101), 전송로 복호 처리부(1102) 및 정보원 복호 처리부(1103)에 대해서는, 취득부(1101)와 전송로 복호 처리부(1102)의 세트나, 전송로 복호 처리부(1102)와 정보원 복호 처리부(1103)의 세트, 취득부(1101), 전송로 복호 처리부(1102) 및 정보원 복호 처리부(1103)의 세트를, 하나의 독립된 장치로서 구성하는 것이 가능하다.
도 156은, 수신 장치(12)를 적용 가능한 수신 시스템의 제2 구성예를 도시하는 블록도이다.
또한, 도면 중, 도 155의 경우와 대응하는 부분에 대해서는, 동일한 부호를 부여하고 있으며, 이하에서는, 그 설명은 적절하게 생략한다.
도 156의 수신 시스템은, 취득부(1101), 전송로 복호 처리부(1102) 및 정보원 복호 처리부(1103)를 갖는다는 점에서, 도 155의 경우와 공통되고, 출력부(1111)가 새롭게 마련되어 있다는 점에서, 도 155의 경우와 상이하다.
출력부(1111)는, 예를 들어 화상을 표시하는 표시 장치나, 음성을 출력하는 스피커이며, 정보원 복호 처리부(1103)로부터 출력되는 신호로서의 화상이나 음성 등을 출력한다. 즉, 출력부(1111)는, 화상을 표시하거나, 혹은 음성을 출력한다.
이상과 같은 도 156의 수신 시스템은, 예를 들어 디지털 방송으로서의 텔레비전 방송을 수신하는 TV(텔레비전 수상기)나, 라디오 방송을 수신하는 라디오 수신기 등에 적용할 수 있다.
또한, 취득부(1101)에 있어서 취득된 신호에, 압축 부호화가 실시되어 있지 않은 경우에는, 전송로 복호 처리부(1102)가 출력하는 신호가, 출력부(1111)에 공급된다.
도 157은, 수신 장치(12)를 적용 가능한 수신 시스템의 제3 구성예를 도시하는 블록도이다.
또한, 도면 중, 도 155의 경우와 대응하는 부분에 대해서는, 동일한 부호를 부여하고 있으며, 이하에서는, 그 설명은 적절하게 생략한다.
도 157의 수신 시스템은, 취득부(1101) 및 전송로 복호 처리부(1102)를 갖는다는 점에서, 도 155의 경우와 공통된다.
단, 도 157의 수신 시스템은, 정보원 복호 처리부(1103)가 마련되어 있지 않고, 기록부(1121)가 새롭게 마련되어 있다는 점에서, 도 155의 경우와 상이하다.
기록부(1121)는, 전송로 복호 처리부(1102)가 출력하는 신호(예를 들어, MPEG의 TS의 TS 패킷)를, 광 디스크나, 하드 디스크(자기 디스크), 플래시 메모리 등의 기록(기억) 매체에 기록한다(기억시킨다).
이상과 같은 도 157의 수신 시스템은, 텔레비전 방송을 녹화하는 리코더 등에 적용할 수 있다.
또한, 도 157에 있어서, 수신 시스템은, 정보원 복호 처리부(1103)를 마련하여 구성하고, 정보원 복호 처리부(1103)에서, 정보원 복호 처리가 실시된 후의 신호, 즉 디코드에 의해 얻어지는 화상이나 음성을 기록부(1121)에서 기록할 수 있다.
<컴퓨터의 일 실시 형태>
이어서, 상술한 일련의 처리는, 하드웨어에 의해 행할 수도 있고, 소프트웨어에 의해 행할 수도 있다. 일련의 처리를 소프트웨어에 의해 행하는 경우에는, 그 소프트웨어를 구성하는 프로그램이, 범용의 컴퓨터 등에 인스톨된다.
그래서, 도 158은, 상술한 일련의 처리를 실행하는 프로그램이 인스톨되는 컴퓨터의 일 실시 형태의 구성예를 도시하고 있다.
프로그램은, 컴퓨터에 내장되어 있는 기록 매체로서의 하드 디스크(705)나 ROM(703)에 미리 기록해 둘 수 있다.
혹은 또한, 프로그램은, 플렉시블 디스크, CD-ROM(Compact Disc Read Only Memory), MO(Magneto Optical) 디스크, DVD(Digital Versatile Disc), 자기 디스크, 반도체 메모리 등의 리무버블 기록 매체(711)에, 일시적 혹은 영속적으로 저장(기록)해 둘 수 있다. 이러한 리무버블 기록 매체(711)는, 소위 패키지 소프트웨어로서 제공할 수 있다.
또한, 프로그램은, 상술한 바와 같은 리무버블 기록 매체(711)로부터 컴퓨터에 인스톨하는 것 외에, 다운로드 사이트로부터, 디지털 위성 방송용 인공 위성을 통하여, 컴퓨터에 무선으로 전송하거나, LAN(Local Area Network), 인터넷과 같은 네트워크를 통하여, 컴퓨터에 유선으로 전송하고, 컴퓨터에서는, 그렇게 하여 전송되어 오는 프로그램을, 통신부(708)에서 수신하여, 내장된 하드 디스크(705)에 인스톨할 수 있다.
컴퓨터는, CPU(Central Processing Unit)(702)를 내장하고 있다. CPU(702)에는, 버스(701)를 통하여, 입출력 인터페이스(710)가 접속되어 있고, CPU(702)는, 입출력 인터페이스(710)를 통하여, 유저에 의해, 키보드나, 마우스, 마이크 등으로 구성되는 입력부(707)가 조작되거나 함으로써 명령이 입력되면, 그에 따라, ROM(Read Only Memory)(703)에 저장되어 있는 프로그램을 실행한다. 혹은, 또한 CPU(702)는, 하드 디스크(705)에 저장되어 있는 프로그램, 위성 혹은 네트워크로부터 전송되고, 통신부(708)에서 수신되어 하드 디스크(705)에 인스톨된 프로그램, 또는 드라이브(709)에 장착된 리무버블 기록 매체(711)로부터 판독되어 하드 디스크(705)에 인스톨된 프로그램을, RAM(Random Access Memory)(704)에 로드하여 실행한다. 이에 의해, CPU(702)는, 상술한 흐름도에 따른 처리, 혹은 상술한 블록도의 구성에 의해 행해지는 처리를 행한다. 그리고, CPU(702)는, 그 처리 결과를, 필요에 따라, 예를 들어 입출력 인터페이스(710)를 통하여, LCD(Liquid Crystal Display)나 스피커 등으로 구성되는 출력부(706)로부터 출력, 혹은 통신부(708)로부터 송신, 나아가 하드 디스크(705)에 기록시키거나 한다.
여기서, 본 명세서에 있어서, 컴퓨터에 각종 처리를 행하게 하기 위한 프로그램을 기술하는 처리 스텝은, 반드시 흐름도로서 기재된 순서를 따라 시계열로 처리할 필요는 없으며, 병렬적 혹은 개별적으로 실행되는 처리(예를 들어, 병렬 처리 혹은 오브젝트에 의한 처리)도 포함하는 것이다.
또한, 프로그램은, 하나의 컴퓨터에 의해 처리되는 것이어도 되고, 복수의 컴퓨터에 의해 분산 처리되는 것이어도 된다. 또한, 프로그램은 먼 곳의 컴퓨터에 전송되어 실행되는 것이어도 된다.
또한, 본 기술의 실시 형태는, 상술한 실시 형태에 한정되는 것은 아니며, 본 기술의 요지를 일탈하지 않는 범위에 있어서 다양한 변경이 가능하다.
예를 들어, 상술한 신LDPC 부호(의 검사 행렬 초기값 테이블)는, 통신로(13)(도 7)는 위성 회선이나 지상파, 케이블(유선 회선), 그 밖의 어느 것이라도 이용되는 것이 가능하다. 또한, 신LDPC 부호는, 디지털 방송 이외의 데이터 전송에도 사용할 수 있다.
또한, 본 명세서에 기재된 효과는 어디까지나 예시이지 한정되는 것은 아니며, 다른 효과가 있어도 된다.
11: 송신 장치
12: 수신 장치
23: 패리티 인터리버
24: 그룹 와이즈 인터리버
25: 블록 인터리버
54: 블록 디인터리버
55: 그룹 와이즈 디인터리버
111: 모드 어댑테이션/멀티플렉서
112: 패더
113: BB 스크램블러
114: BCH 인코더
115: LDPC 인코더
116: 비트 인터리버
117: 매퍼
118: 시간 인터리버
119: SISO/MISO 인코더
120: 주파수 인터리버
121: BCH 인코더
122: LDPC 인코더
123: 매퍼
124: 주파수 인터리버
131: 프레임 빌더/리소스 얼로케이션부
132: OFDM 생성부
151: OFDM 처리부
152: 프레임 관리부
153: 주파수 디인터리버
154: 디매퍼
155: LDPC 디코더
156: BCH 디코더
161: 주파수 디인터리버
162: SISO/MISO 디코더
163: 시간 디인터리버
164: 디매퍼
165: 비트 디인터리버
166: LDPC 디코더
167: BCH 디코더
168: BB 디스크램블러
169: 널 삭제부
170: 디멀티플렉서
300: 에지 데이터 저장용 메모리
301: 셀렉터
302: 체크 노드 계산부
303: 사이클릭 시프트 회로
304: 에지 데이터 저장용 메모리
305: 셀렉터
306: 수신 데이터용 메모리
307: 변수 노드 계산부
308: 사이클릭 시프트 회로
309: 복호어 계산부
310: 수신 데이터 재배열부
311: 복호 데이터 재배열부
601: 부호화 처리부
602: 기억부
611: 부호화율 설정부
612: 초기값 테이블 판독부
613: 검사 행렬 생성부
614: 정보 비트 판독부
615: 부호화 패리티 연산부
616: 제어부
701: 버스
702: CPU
703: ROM
704: RAM
705: 하드 디스크
706: 출력부
707: 입력부
708: 통신부
709: 드라이브
710: 입출력 인터페이스
711: 리무버블 기록 매체
1001: 역교체부
1002: 메모리
1011: 패리티 디인터리버
1101: 취득부
1102: 전송로 복호 처리부
1103: 정보원 복호 처리부
1111: 출력부
1121: 기록부

Claims (16)

  1. 부호 길이 N이 69120비트이고, 부호화율 r이 11/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 구비하고,
    상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고,
    상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고,
    상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고,
    상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
    Figure pct00122

    Figure pct00123

    Figure pct00124

    Figure pct00125

    Figure pct00126

    Figure pct00127

    Figure pct00128

    인 송신 장치.
  2. 부호 길이 N이 69120비트이고, 부호화율 r이 11/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화 스텝을 구비하고,
    상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고,
    상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고,
    상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고,
    상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
    Figure pct00129

    Figure pct00130

    Figure pct00131

    Figure pct00132

    Figure pct00133

    Figure pct00134

    Figure pct00135

    인 송신 방법.
  3. 부호 길이 N이 69120비트이고, 부호화율 r이 11/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 구비하고,
    상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고,
    상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고,
    상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고,
    상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
    Figure pct00136

    Figure pct00137

    Figure pct00138

    Figure pct00139

    Figure pct00140

    Figure pct00141

    Figure pct00142

    인 송신 장치로부터 송신되어 오는 데이터로부터 얻어지는 상기 LDPC 부호를 복호하는 복호부를 구비하는 수신 장치.
  4. 부호 길이 N이 69120비트이고, 부호화율 r이 11/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 구비하고,
    상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고,
    상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고,
    상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고,
    상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
    Figure pct00143

    Figure pct00144

    Figure pct00145

    Figure pct00146

    Figure pct00147

    Figure pct00148

    Figure pct00149

    인 송신 장치로부터 송신되어 오는 데이터로부터 얻어지는 상기 LDPC 부호를 복호하는 복호 스텝을 구비하는 수신 방법.
  5. 부호 길이 N이 69120비트이고, 부호화율 r이 11/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 구비하고,
    상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고,
    상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고,
    상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고,
    상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
    Figure pct00150

    Figure pct00151

    Figure pct00152

    Figure pct00153

    Figure pct00154

    Figure pct00155

    Figure pct00156

    인 송신 장치.
  6. 부호 길이 N이 69120비트이고, 부호화율 r이 11/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화 스텝을 구비하고,
    상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고,
    상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고,
    상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고,
    상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
    Figure pct00157

    Figure pct00158

    Figure pct00159

    Figure pct00160

    Figure pct00161

    Figure pct00162

    Figure pct00163

    인 송신 방법.
  7. 부호 길이 N이 69120비트이고, 부호화율 r이 11/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 구비하고,
    상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고,
    상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고,
    상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고,
    상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
    Figure pct00164

    Figure pct00165

    Figure pct00166

    Figure pct00167

    Figure pct00168

    Figure pct00169

    인 송신 장치로부터 송신되어 오는 데이터로부터 얻어지는 상기 LDPC 부호를 복호하는 복호부를 구비하는 수신 장치.
  8. 부호 길이 N이 69120비트이고, 부호화율 r이 11/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 구비하고,
    상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고,
    상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고,
    상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고,
    상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
    Figure pct00170

    Figure pct00171

    Figure pct00172

    Figure pct00173

    Figure pct00174

    Figure pct00175

    Figure pct00176

    인 송신 장치로부터 송신되어 오는 데이터로부터 얻어지는 상기 LDPC 부호를 복호하는 복호 스텝을 구비하는 수신 방법.
  9. 부호 길이 N이 69120비트이고, 부호화율 r이 12/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 구비하고,
    상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고,
    상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고,
    상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고,
    상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
    Figure pct00177

    Figure pct00178

    Figure pct00179

    Figure pct00180

    Figure pct00181

    Figure pct00182

    Figure pct00183

    인 송신 장치.
  10. 부호 길이 N이 69120비트이고, 부호화율 r이 12/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화 스텝을 구비하고,
    상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고,
    상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고,
    상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고,
    상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
    Figure pct00184

    Figure pct00185

    Figure pct00186

    Figure pct00187

    Figure pct00188

    Figure pct00189

    Figure pct00190

    인 송신 방법.
  11. 부호 길이 N이 69120비트이고, 부호화율 r이 12/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 구비하고,
    상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고,
    상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고,
    상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고,
    상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
    Figure pct00191

    Figure pct00192

    Figure pct00193

    Figure pct00194

    Figure pct00195

    Figure pct00196

    Figure pct00197

    인 송신 장치로부터 송신되어 오는 데이터로부터 얻어지는 상기 LDPC 부호를 복호하는 복호부를 구비하는 수신 장치.
  12. 부호 길이 N이 69120비트이고, 부호화율 r이 12/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 구비하고,
    상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고,
    상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고,
    상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고,
    상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
    Figure pct00198

    Figure pct00199

    Figure pct00200

    Figure pct00201

    Figure pct00202

    Figure pct00203

    Figure pct00204

    인 송신 장치로부터 송신되어 오는 데이터로부터 얻어지는 상기 LDPC 부호를 복호하는 복호 스텝을 구비하는 수신 방법.
  13. 부호 길이 N이 69120비트이고, 부호화율 r이 12/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 구비하고,
    상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고,
    상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고,
    상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고,
    상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
    Figure pct00205

    Figure pct00206

    Figure pct00207

    Figure pct00208

    Figure pct00209

    Figure pct00210

    Figure pct00211

    인 송신 장치.
  14. 부호 길이 N이 69120비트이고, 부호화율 r이 12/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화 스텝을 구비하고,
    상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고,
    상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고,
    상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고,
    상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
    Figure pct00212

    Figure pct00213

    Figure pct00214

    Figure pct00215

    Figure pct00216

    Figure pct00217

    Figure pct00218

    인 송신 방법.
  15. 부호 길이 N이 69120비트이고, 부호화율 r이 12/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 구비하고,
    상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고,
    상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고,
    상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고,
    상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
    Figure pct00219

    Figure pct00220

    Figure pct00221

    Figure pct00222

    Figure pct00223

    Figure pct00224

    Figure pct00225

    인 송신 장치로부터 송신되어 오는 데이터로부터 얻어지는 상기 LDPC 부호를 복호하는 복호부를 구비하는 수신 장치.
  16. 부호 길이 N이 69120비트이고, 부호화율 r이 12/16인 LDPC 부호의 검사 행렬에 기초하여, LDPC 부호화를 행하는 부호화부를 구비하고,
    상기 LDPC 부호는, 정보 비트와 패리티 비트를 포함하고,
    상기 검사 행렬은, 상기 정보 비트에 대응하는 정보 행렬부 및 상기 패리티 비트에 대응하는 패리티 행렬부를 포함하고,
    상기 정보 행렬부는, 검사 행렬 초기값 테이블에 의해 표현되고,
    상기 검사 행렬 초기값 테이블은, 상기 정보 행렬부의 1의 요소의 위치를 360열마다 나타내는 테이블이며,
    Figure pct00226

    Figure pct00227

    Figure pct00228

    Figure pct00229

    Figure pct00230

    Figure pct00231

    Figure pct00232

    인 송신 장치로부터 송신되어 오는 데이터로부터 얻어지는 상기 LDPC 부호를 복호하는 복호 스텝을 구비하는 수신 방법.
KR1020197013246A 2016-11-18 2017-11-06 송신 장치, 송신 방법, 수신 장치 및 수신 방법 KR102356253B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016224606A JP6885029B2 (ja) 2016-11-18 2016-11-18 送信装置、及び、送信方法
JPJP-P-2016-224606 2016-11-18
PCT/JP2017/039859 WO2018092617A1 (ja) 2016-11-18 2017-11-06 送信装置、送信方法、受信装置、及び、受信方法

Publications (2)

Publication Number Publication Date
KR20190082217A true KR20190082217A (ko) 2019-07-09
KR102356253B1 KR102356253B1 (ko) 2022-01-28

Family

ID=62146545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197013246A KR102356253B1 (ko) 2016-11-18 2017-11-06 송신 장치, 송신 방법, 수신 장치 및 수신 방법

Country Status (8)

Country Link
US (1) US10855313B2 (ko)
EP (1) EP3544187B1 (ko)
JP (4) JP6885029B2 (ko)
KR (1) KR102356253B1 (ko)
BR (1) BR112019009540A2 (ko)
PH (1) PH12019501038A1 (ko)
TW (1) TWI651954B (ko)
WO (1) WO2018092617A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6885026B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885028B2 (ja) 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6885025B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP7226620B2 (ja) * 2017-02-06 2023-02-21 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP7226619B2 (ja) * 2017-02-06 2023-02-21 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP7226618B2 (ja) * 2017-02-06 2023-02-21 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP7226617B2 (ja) * 2017-02-06 2023-02-21 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
WO2018150937A1 (ja) * 2017-02-20 2018-08-23 ソニー株式会社 送信方法、及び、受信装置
WO2018150939A1 (ja) * 2017-02-20 2018-08-23 ソニー株式会社 送信方法、及び、受信装置
JP6895053B2 (ja) 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6895052B2 (ja) 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6897205B2 (ja) 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
WO2018150936A1 (ja) * 2017-02-20 2018-08-23 ソニー株式会社 送信方法、及び、受信装置
WO2018150938A1 (ja) * 2017-02-20 2018-08-23 ソニー株式会社 送信方法、及び、受信装置
JP6897204B2 (ja) * 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP7424523B2 (ja) * 2022-03-24 2024-01-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140023970A (ko) * 2011-05-27 2014-02-27 소니 주식회사 데이터 처리 장치 및 데이터 처리 방법
KR20160124147A (ko) * 2014-02-19 2016-10-26 소니 주식회사 데이터 처리 장치, 및, 데이터 처리 방법
KR20160124856A (ko) * 2014-02-20 2016-10-28 상하이 내셔널 엔지니어링 리서치 센터 오브 디지털 텔레비전 컴퍼니, 리미티드 Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7260764B2 (en) * 2002-11-26 2007-08-21 Qualcomm Incorporated Multi-channel transmission and reception with block coding in a communication system
JP4224777B2 (ja) 2003-05-13 2009-02-18 ソニー株式会社 復号方法および復号装置、並びにプログラム
US7596743B2 (en) * 2005-09-28 2009-09-29 Ati Technologies Inc. Method and apparatus for error management
JP4688841B2 (ja) * 2007-03-20 2011-05-25 日本放送協会 符号化器及び復号器、並びに送信装置及び受信装置
TWI581578B (zh) * 2010-02-26 2017-05-01 新力股份有限公司 編碼器及提供遞增冗餘之編碼方法
TWI562560B (en) * 2011-05-09 2016-12-11 Sony Corp Encoder and encoding method providing incremental redundancy
JPWO2014123015A1 (ja) * 2013-02-08 2017-02-02 サターン ライセンシング エルエルシーＳａｔｕｒｎ Ｌｉｃｅｎｓｉｎｇ ＬＬＣ データ処理装置、及びデータ処理方法
WO2015072145A1 (ja) * 2013-11-15 2015-05-21 日本放送協会 符号化器、復号器、送信装置及び受信装置
JP2015130602A (ja) * 2014-01-08 2015-07-16 ソニー株式会社 データ処理装置及びデータ処理方法
US9602137B2 (en) * 2014-02-19 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
JP2015156530A (ja) * 2014-02-19 2015-08-27 ソニー株式会社 データ処理装置、及び、データ処理方法
JP2015170911A (ja) * 2014-03-05 2015-09-28 ソニー株式会社 データ処理装置、及び、データ処理方法
JP6885030B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140023970A (ko) * 2011-05-27 2014-02-27 소니 주식회사 데이터 처리 장치 및 데이터 처리 방법
KR20160124147A (ko) * 2014-02-19 2016-10-26 소니 주식회사 데이터 처리 장치, 및, 데이터 처리 방법
KR20160124856A (ko) * 2014-02-20 2016-10-28 상하이 내셔널 엔지니어링 리서치 센터 오브 디지털 텔레비전 컴퍼니, 리미티드 Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ATSC Standard:Physical Layer Protocol(A/322), 7 September 2016

Also Published As

Publication number Publication date
KR102356253B1 (ko) 2022-01-28
EP3544187A1 (en) 2019-09-25
JP2021119716A (ja) 2021-08-12
JP6885029B2 (ja) 2021-06-09
BR112019009540A2 (pt) 2019-07-30
US20190280714A1 (en) 2019-09-12
JP7156442B2 (ja) 2022-10-19
JP2023174789A (ja) 2023-12-08
JP2018082368A (ja) 2018-05-24
PH12019501038A1 (en) 2019-12-11
WO2018092617A1 (ja) 2018-05-24
US10855313B2 (en) 2020-12-01
EP3544187B1 (en) 2021-06-02
JP7367829B2 (ja) 2023-10-24
TWI651954B (zh) 2019-02-21
TW201824830A (zh) 2018-07-01
JP2022179609A (ja) 2022-12-02
EP3544187A4 (en) 2019-10-30

Similar Documents

Publication Publication Date Title
KR101752122B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
KR101716607B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
KR101929407B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
KR20190082217A (ko) 송신 장치, 송신 방법, 수신 장치 및 수신 방법
KR101929146B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
KR20160061328A (ko) 데이터 처리 장치 및 데이터 처리 방법
KR20190077393A (ko) 송신 장치, 송신 방법, 수신 장치 및 수신 방법
KR20160064086A (ko) 데이터 처리 장치 및 데이터 처리 방법
KR101929147B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
KR20160064085A (ko) 데이터 처리 장치 및 데이터 처리 방법
KR20160064087A (ko) 데이터 처리 장치 및 데이터 처리 방법
KR20160061330A (ko) 데이터 처리 장치 및 데이터 처리 방법
KR20190084043A (ko) 송신 장치, 송신 방법, 수신 장치, 및, 수신 방법
KR101752331B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
KR20190084045A (ko) 송신 장치, 송신 방법, 수신 장치 및 수신 방법
KR20190077385A (ko) 송신 장치, 송신 방법, 수신 장치, 및, 수신 방법
KR101929144B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
KR20160061329A (ko) 데이터 처리 장치 및 데이터 처리 방법
KR20190084044A (ko) 송신 장치, 송신 방법, 수신 장치, 및, 수신 방법
WO2019142686A1 (ja) 送信方法及び受信装置
WO2019142685A1 (ja) 送信方法及び受信装置
WO2019142684A1 (ja) 送信方法及び受信装置
WO2019142682A1 (ja) 送信方法及び受信装置
KR20160061331A (ko) 데이터 처리 장치 및 데이터 처리 방법
KR20160064092A (ko) 데이터 처리 장치 및 데이터 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant