[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20190052633A - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR20190052633A
KR20190052633A KR1020180135234A KR20180135234A KR20190052633A KR 20190052633 A KR20190052633 A KR 20190052633A KR 1020180135234 A KR1020180135234 A KR 1020180135234A KR 20180135234 A KR20180135234 A KR 20180135234A KR 20190052633 A KR20190052633 A KR 20190052633A
Authority
KR
South Korea
Prior art keywords
region
workpiece
etching
plasma
gas
Prior art date
Application number
KR1020180135234A
Other languages
English (en)
Other versions
KR102723940B1 (ko
Inventor
미츠히로 이와노
마사노리 호소야
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190052633A publication Critical patent/KR20190052633A/ko
Application granted granted Critical
Publication of KR102723940B1 publication Critical patent/KR102723940B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Magnetic Heads (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

에칭하는 방법을 제공한다. 피가공물은 산화 실리콘으로 형성된 제 1 영역 및 질화 실리콘으로 형성된 제 2 영역을 가진다. 제 2 영역은 오목부를 제공하도록 연장되어 있고, 오목부의 하측에 저부 영역을 가진다. 제 1 영역은 제 2 영역을 덮도록 마련되어 있다. 에칭 방법에서는 피가공물 상에 플루오르 카본의 퇴적물이 형성되고, 희가스 원자의 이온이 피가공물에 조사되어, 제 1 영역이 에칭된다. 이어서, 저부 영역에, 수소 이온이 공급되어, 개질 영역이 형성된다. 이어서, 피가공물 상에 플루오르 카본의 퇴적물이 형성되고, 희가스 원자의 이온이 피가공물에 조사되어, 개질 영역이 에칭된다.

Description

에칭 방법 {ETCHING METHOD}
본 개시된 실시 형태는 에칭 방법에 관한 것이다.
전자 디바이스의 제조에서는, 피가공물의 특정의 영역을 선택적으로 제거하도록 에칭이 실행된다. 예를 들면, 산화 실리콘으로 형성된 제 1 영역이 질화 실리콘으로 형성된 제 2 영역에 대하여 선택적으로 에칭된다. 제 2 영역에 대하여 제 1 영역을 선택적으로 에칭하는 방법은 특허 문헌 1에 기재되어 있다.
특허 문헌 1에 기재된 방법이 적용되는 피가공물에서는, 제 2 영역은 오목부를 제공하도록 하지 영역 상에서 연장되어 있다. 제 2 영역은 저부 영역을 가지고 있다. 저부 영역은 오목부의 하측에서 연장되어 있다. 제 1 영역은 제 2 영역을 덮도록 마련되어 있다. 특허 문헌 1에 기재된 방법에서는, 플루오르 카본을 포함하는 처리 가스의 플라즈마가 생성되고, 피가공물 상에 플루오르 카본을 포함하는 퇴적물이 형성된다. 이어서, 희가스의 플라즈마가 생성되고, 희가스 원자의 이온이 피가공물에 공급된다. 퇴적물은 제 2 영역을 보호한다. 한편, 퇴적물 중의 플루오르 카본은 희가스 원자의 이온이 피가공물에 공급되면, 제 1 영역을 에칭한다.
일본특허공개공보 2016-136606호
상술한 제 1 영역의 에칭 후에는, 저부 영역을 선택적으로 에칭하는 것이 요구된다. 저부 영역을 에칭하는 처리로서는, 하이드로 플루오르 카본 가스의 플라즈마를 생성하고, 당해 플라즈마로부터의 이온을 저부 영역으로 인입하기 위하여 바이어스용의 고주파를 하부 전극에 공급하는 처리가 상정된다. 하부 전극은 그 위에 피가공물이 배치되는 지지대의 일부를 구성하고 있다. 저부 영역의 에칭 중에는 제 2 영역에 포함되는 다른 영역의 에칭을 억제할 필요가 있다. 그러나, 바이어스용의 고주파의 전력이 크면, 저부 영역 이외의 개소, 특히 상부에서 제 2 영역이 에칭된다. 바이어스용의 고주파의 전력을 작은 전력으로 설정하면, 저부 영역 상의 퇴적물에 의해 저부 영역의 에칭이 방해된다. 따라서, 오목부를 제공하도록 하지 영역 상에서 연장되어 있는 제 2 영역의 저부 영역을 선택적으로 에칭하는 것을 가능하게 하는 에칭 방법이 요구되고 있다.
일태양에 있어서는, 피가공물을 위한 에칭 방법이 제공된다. 피가공물은 하지 영역, 제 1 영역 및 제 2 영역을 가지고 있다. 제 2 영역은 질화 실리콘으로 형성되어 있고, 제 1 융기 영역, 제 2 융기 영역 및 저부 영역을 가지고 있다. 제 1 융기 영역 및 제 2 융기 영역은 하지 영역 상에서 그들 사이에 오목부를 제공하도록 연장되어 있다. 저부 영역은 오목부의 하측에서 연장되어 있다. 제 1 영역은 산화 실리콘으로 형성되어 있고, 제 2 영역을 덮도록 마련되어 있다. 에칭 방법은, (i) 제 1 영역을 에칭하는 공정과, (ii) 제 1 영역이 에칭된 후에, 저부 영역을 선택적으로 개질함으로써, 개질 영역을 형성하는 공정과, (iii) 개질 영역을 에칭하는 공정을 포함한다.
제 1 영역을 에칭하는 공정은, (a) 제 1 영역 상에 플루오르 카본의 퇴적물을 형성하기 위하여, 플루오르 카본 가스를 포함하는 제 1 처리 가스의 플라즈마를 생성하는 공정과, (b) 그 위에 퇴적물이 형성된 피가공물을 향해 희가스 원자의 이온을 공급하여 제 1 영역을 에칭하기 위하여, 희가스의 제 1 플라즈마를 생성하는 공정을 포함한다. 제 1 영역을 에칭하는 공정에서는, 노출된 제 2 영역 상에 퇴적물이 형성되고, 제 2 영역이 퇴적물에 의해 보호된다. 제 1 융기 영역의 상면 및 제 2 융기 영역의 상면 상에 형성된 퇴적물의 두께는, 저부 영역 상에 형성된 퇴적물의 두께보다 크다. 개질 영역을 형성하는 공정에서는, 수소를 포함하는 제 2 처리 가스의 플라즈마가 생성되고, 제 1 영역이 에칭된 피가공물에, 제 2 처리 가스의 플라즈마로부터 수소의 이온이 공급된다. 개질 영역을 에칭하는 공정은, (c) 개질 영역을 가지는 피가공물 상에 플루오르 카본의 퇴적물을 형성하기 위하여, 플루오르 카본 가스를 포함하는 제 3 처리 가스의 플라즈마를 생성하는 공정과, (d) 개질 영역을 가지고, 그 위에 퇴적물이 형성된 피가공물을 향해 희가스 원자의 이온을 공급하여 개질 영역을 에칭하기 위하여, 희가스의 제 2 플라즈마를 생성하는 공정을 포함한다.
제 1 영역의 에칭 중에는, 제 1 처리 가스의 플라즈마가 생성됨으로써 퇴적물이 형성된다. 따라서, 제 1 영역의 에칭 후에는, 제 1 융기 영역의 상면 및 제 2 융기 영역의 상면 상에 형성된 퇴적물의 두께가 저부 영역 상에 형성된 퇴적물의 두께보다 커진다. 이러한 두께의 분포를 가지도록 퇴적물이 형성되어 있으므로, 수소의 이온이 피가공물을 향해 조사되면, 제 1 융기 영역의 상부 및 제 2 융기 영역의 상부에는 수소의 이온이 도달하지 않지만, 저부 영역에는 수소의 이온이 도달하고 상기 수소의 이온이 저부 영역 내로 공급된다. 그 결과, 저부 영역이 적어도 부분적으로 개질되어, 개질 영역이 형성된다. 이 후, 플루오르 카본의 퇴적물의 형성과, 희가스 원자의 이온의 공급이 실행됨으로써, 개질 영역이 선택적으로 에칭된다. 따라서, 일태양에 따른 방법에 의하면, 저부 영역이 선택적으로 에칭된다.
일실시 형태에서는, 제 2 처리 가스는 질소 가스를 더 포함하고 있어도 된다.
일실시 형태에서는, 개질 영역을 형성하는 공정과 개질 영역을 에칭하는 공정이 교호로 반복되어도 된다.
일실시 형태에서는, 제 1 영역을 에칭하는 공정, 개질 영역을 형성하는 공정 및 개질 영역을 에칭하는 공정에 있어서 플라즈마 처리 장치가 이용된다. 플라즈마 처리 장치는 챔버 본체, 지지대, 제 1 고주파 전원, 제 2 고주파 전원 및 전자석을 가진다. 챔버 본체는 내부 공간을 제공한다. 지지대는 하부 전극을 포함하고, 피가공물의 배치 영역을 제공한다. 지지대는 내부 공간 내에 마련되어 있다. 배치 영역의 중심은 챔버 본체의 중심축선 상에 위치한다. 제 1 고주파 전원은 플라즈마 생성용의 제 1 고주파를 발생하도록 구성되어 있다. 제 2 고주파 전원은 제 2 고주파를 발생하도록 구성되어 있다. 제 2 고주파는 제 1 고주파의 주파수보다 낮은 주파수를 가진다. 제 2 고주파 전원은 하부 전극에 전기적으로 접속되어 있다. 전자석은 내부 공간 내에 자장을 형성하도록 구성되어 있다. 적어도 제 2 처리 가스의 플라즈마가 생성되어 있을 때, 전자석에 의해, 내부 공간 내에서, 제 1 영역이 에칭된 피가공물의 중심 상에서의 수평 성분보다 큰 수평 성분을 상기 피가공물의 엣지측 상에서 가지는 자장의 분포가 형성된다. 내부 공간 내에서는, 피가공물의 중심 상에서는 높은 전계 강도를 가지고, 피가공물의 엣지측 상에서는 낮은 전계 강도를 가지는 불균일한 전계 강도의 분포가 형성될 수 있다. 불균일한 전계 강도의 분포 하에서는, 플라즈마 밀도는 중심축선의 근방에서 높고, 중심축선으로부터 먼 개소에서 낮아진다. 즉, 중심축선에 대하여 방사 방향에 있어서 불균일한 플라즈마 밀도의 분포가 형성된다. 상술한 수평 성분을 가지는 자장이 형성되면, 불균일한 전계 강도의 분포가 생겨 있어도, 플라즈마 밀도의 분포의 불균일성이 저감된다. 그 결과, 면내에 있어서의 저부 영역의 에칭 속도의 불균형이 저감된다.
이상 설명한 바와 같이, 오목부를 제공하도록 하지 영역 상에서 연장되어 있는 질화 실리콘제의 영역의 저부 영역을 선택적으로 에칭하는 것이 가능해진다.
도 1은 일실시 형태에 따른 에칭 방법을 나타내는 흐름도이다.
도 2는 도 1에 나타내는 에칭 방법이 적용될 수 있는 일례의 피가공물의 일부 확대 단면도이다.
도 3은 도 1에 나타내는 에칭 방법의 실행에 있어서 이용하는 것이 가능한 일실시 형태의 플라즈마 처리 장치를 개략적으로 나타내는 도이다.
도 4는 도 3에 나타내는 플라즈마 처리 장치의 접지 도체의 내부의 구성을 나타내는 평면도이다.
도 5는 도 2에 나타내는 상태로부터 처리된 피가공물의 일부 확대 단면도이다.
도 6의 (a)는 도 1에 나타내는 에칭 방법의 공정(ST11)의 실행 후의 상태의 피가공물의 일부 확대 단면도이며, 도 6의 (b)는 도 1에 나타내는 에칭 방법의 공정(ST12)의 실행 후의 상태의 피가공물의 일부 확대 단면도이다.
도 7은 도 1에 나타내는 에칭 방법의 공정(ST1)의 실행 후의 상태의 피가공물의 일부 확대 단면도이다.
도 8은 도 1에 나타내는 에칭 방법의 공정(ST2)의 실행 후의 상태의 피가공물의 일부 확대 단면도이다.
도 9는 도 1에 나타내는 에칭 방법의 공정(ST32)의 실행 후의 상태의 피가공물의 일부 확대 단면도이다.
도 10은 도 1에 나타내는 에칭 방법의 실행 후의 상태의 피가공물의 일부 확대 단면도이다.
도 11의 (a)는 제 1, 제 2 및 제 7 샘플에 대하여 행한 실험의 결과를 나타내는 그래프이며, 도 11의 (b)는 제 3, 제 4 및 제 7 샘플에 대하여 행한 실험의 결과를 나타내는 그래프이며, 도 11의 (c)는 제 5, 제 6 및 제 7 샘플에 대하여 행한 실험의 결과를 나타내는 그래프이다.
이하, 도면을 참조하여 여러 가지의 실시 형태에 대하여 상세하게 설명한다. 또한, 각 도면에서 동일 또는 상당한 부분에 대해서는 동일한 부호를 부여하는 것으로 한다.
도 1은 일실시 형태에 따른 에칭 방법을 나타내는 흐름도이다. 도 1에 나타내는 에칭 방법(이하, '방법(MT)'이라고 함)은 피가공물의 제 1 영역을 제 2 영역에 대하여 선택적으로 에칭하고, 이어서 제 2 영역의 저부 영역을 당해 제 2 영역에 포함되는 다른 영역에 대하여 선택적으로 에칭하기 위하여 실행된다.
도 2는 도 1에 나타내는 에칭 방법이 적용될 수 있는 일례의 피가공물의 일부 확대 단면도이다. 도 2에 나타내는 피가공물(W)은 하지 영역(UR), 제 1 영역(R1) 및 제 2 영역(R2)을 가지고 있다. 일례에 있어서, 피가공물(W)은 핀형 전계 효과 트랜지스터의 제조 중에 얻어지는 생산물이다.
하지 영역(UR)은 예를 들면 다결정 실리콘으로 형성되어 있다. 하지 영역(UR)은 일례에서는 핀 영역이며, 대략 직육면체 형상을 가지고 있다. 피가공물(W)은 복수의 돌출부(PT)를 가지고 있다. 복수의 돌출부(PT)는 하지 영역(UR) 상에 마련되어 있고, 서로 대략 평행하게 배열되어 있다. 일례에 있어서, 복수의 돌출부(PT)의 각각은 게이트 영역이다.
제 2 영역(R2)은 질화 실리콘으로 형성되어 있다. 제 2 영역(R2)은 복수의 돌출부(PT) 및 하지 영역(UR)을 덮도록 마련되어 있다. 제 2 영역(R2)은 복수의 융기 영역(PR)을 가지고 있다. 복수의 융기 영역(PR)은 각각, 복수의 돌출부(PT)를 덮도록 연장되어 있고, 하지 영역(UR)으로부터 융기되어 있다. 즉, 복수의 융기 영역(PR)의 각각은 돌출부(PT)의 측면 및 상면을 따라 연장되어 있다. 이웃하는 두 개의 융기 영역(PR) 중 일방은 제 1 융기 영역(PRA)이며, 타방은 제 2 융기 영역(PRB)이다. 제 1 융기 영역(PRA)과 제 2 융기 영역(PRB)의 사이에는 오목부가 제공되어 있다. 제 2 영역(R2)은 저부 영역(BR)을 더 가지고 있다. 저부 영역(BR)은 오목부의 하측에서 연장되어 있다. 즉, 저부 영역(BR)은 제 1 융기 영역(PRA)과 제 2 융기 영역(PRB) 사이, 또한 하지 영역(UR) 상에서 연장되어 있다.
제 1 영역(R1)은 산화 실리콘으로 형성되어 있다. 제 1 영역(R1)은 제 2 영역(R2)에 의해 제공되어 있는 상술한 오목부 내에 마련되어 있다. 또한, 제 1 영역(R1)은 제 2 영역(R2)을 덮도록 마련되어 있다. 제 1 영역(R1) 상에는 마스크(MK)가 마련되어 있다. 마스크(MK)는 제 2 영역(R2)에 의해 제공된 오목부의 상방에서 개구를 제공하도록 패터닝되어 있다. 마스크(MK)의 개구의 폭은 제 2 영역(R2)에 의해 제공된 오목부의 폭보다 크다. 마스크(MK)는 유기막으로 형성된 마스크이다. 마스크(MK)는 포토리소그래피 기술에 의해 작성하는 것이 가능하다.
이하, 도 2에 나타내는 피가공물(W)에 방법(MT)이 적용되는 경우를 예로서, 방법(MT)에 대하여 설명한다. 방법(MT)에서는 플라즈마 처리 장치가 이용된다. 도 3은 도 1에 나타내는 에칭 방법의 실행에 있어서 이용하는 것이 가능한 일실시 형태의 플라즈마 처리 장치를 개략적으로 나타내는 도이다. 도 3에 있어서는, 일실시 형태의 플라즈마 처리 장치(10)가 연직 방향으로 연장되는 면에 있어서 부분적으로 파단된 상태로 나타나 있다.
도 3에 나타내는 플라즈마 처리 장치(10)는 챔버 본체(12)를 구비하고 있다. 챔버 본체(12)는 통 형상을 가지고 있고, 측벽(12a) 및 저부(12b)를 포함하고 있다. 챔버 본체(12)는 내부 공간(12s)을 제공하고 있다. 도 3에 나타내는 중심축선(AX)은 챔버 본체(12) 및 내부 공간(12s)의 중심축선이다. 챔버 본체(12)는 예를 들면 알루미늄과 같은 금속으로 형성되어 있다. 챔버 본체(12)의 내벽면에는 내플라즈마성을 가지는 막이 형성되어 있다. 이 막은 알루마이트막, 산화 이트륨제의 막과 같은 세라믹제의 막일 수 있다. 챔버 본체(12)는 접지되어 있다.
측벽(12a)에는 통로(12p)가 형성되어 있다. 피가공물(W)은 내부 공간(12s)과 챔버 본체(12)의 외부와의 사이에서 반송될 때 통로(12p)를 통과한다. 피가공물(W)은 웨이퍼와 같이 원반 형상을 가질 수 있다. 통로(12p)는 게이트 밸브(12g)에 의해 개폐 가능하게 되어 있다. 게이트 밸브(12g)는 측벽(12a)을 따라 마련되어 있다.
내부 공간(12s) 내에는 지지대(14)가 마련되어 있다. 지지대(14)는 지지체(15)에 의해 지지되어 있다. 지지체(15)는 원통 형상을 가지고 있고, 챔버 본체(12)의 저부(12b)로부터 상방으로 연장되어 있다. 지지체(15)는 절연성을 가지고 있고, 예를 들면 세라믹으로 형성되어 있다.
지지대(14)는 피가공물(W)을 지지하도록 구성되어 있다. 지지대(14)는 챔버 본체(12)와 중심축선(AX)을 공유하고 있다. 지지대(14)는 배치 영역(14r)을 제공하고 있다. 이 배치 영역(14r)의 중심은 중심축선(AX) 상에 위치한다. 피가공물(W)은 그 중심이 중심축선(AX) 상에 위치하도록 배치 영역(14r) 상에 배치된다.
지지대(14)는 전극 플레이트(16), 하부 전극(18) 및 정전 척(20)을 포함하고 있다. 전극 플레이트(16)는 대략 원반 형상을 가지고 있다. 전극 플레이트(16)는 도전성을 가지고 있다. 전극 플레이트(16)는 알루미늄과 같은 금속으로 형성되어 있다. 하부 전극(18)은 원반 형상을 가지고 있다. 하부 전극(18)은 도전성을 가지고 있다. 하부 전극(18)은 알루미늄과 같은 금속으로 형성되어 있다. 하부 전극(18)은 전극 플레이트(16) 상에 탑재되어 있다. 하부 전극(18)은 전극 플레이트(16)에 전기적으로 접속되어 있다.
하부 전극(18) 내에는 유로(18p)가 형성되어 있다. 유로(18p)는 하부 전극(18) 내에서, 예를 들면 소용돌이 형상으로 연장되어 있다. 유로(18p)로는 열 교환 매체의 순환 장치(22)(예를 들면 칠러 유닛)로부터 열 교환 매체(예를 들면 냉매)가 공급된다. 순환 장치(22)는 챔버 본체(12)의 외부에 마련되어 있다. 유로(18p)로 공급된 열 교환 매체는 순환 장치(22)로 되돌려진다. 열 교환 매체와 하부 전극(18)과의 열 교환에 의해, 지지대(14) 상에 배치된 피가공물(W)의 온도가 제어된다.
정전 척(20)은 하부 전극(18) 상에 마련되어 있다. 정전 척(20)은 대략 원반 형상을 가지고 있다. 정전 척(20)은 세라믹제의 본체 내에 막 형상의 전극을 가지고 있다. 정전 척(20)의 전극에는 스위치를 개재하여 직류 전원(24)이 접속되어 있다. 정전 척(20)은 상술한 배치 영역(14r)을 제공하고 있다. 피가공물(W)이 정전 척(20) 상(배치 영역(14r) 상)에 배치되어 있는 상태에서, 직류 전원(24)으로부터의 직류 전압이 정전 척(20)의 전극에 인가되면, 피가공물(W)과 정전 척(20) 사이에서 정전 인력이 발생한다. 발생한 정전 인력에 의해, 피가공물(W)은 정전 척(20)으로 끌어당겨져, 정전 척(20)에 의해 유지된다. 플라즈마 처리 장치(10)에는 정전 척(20)과 피가공물(W)의 하면과의 사이로 전열 가스(예를 들면 He가스)를 공급하는 전열 가스 공급 라인이 마련되어 있어도 된다.
정전 척(20)의 내부에는 하나 이상의 히터(예를 들면 하나 이상의 저항 가열 소자)가 마련되어 있어도 된다. 하나 이상의 히터에 히터 컨트롤러로부터의 전력이 공급됨으로써 당해 하나 이상의 히터가 발열하고, 정전 척(20)의 온도, 나아가서는 피가공물(W)의 온도가 조정된다.
챔버 본체(12)의 내부 공간(12s) 내에서는 포커스 링(FR)이 정전 척(20) 및 피가공물(W)의 엣지를 둘러싸도록 배치된다. 포커스 링(FR)은 환상(環狀)의 판이며, 실리콘, 석영과 같은 실리콘 함유 재료로 형성되어 있다. 포커스 링(FR)은 플라즈마 처리의 균일성을 얻기 위하여 이용된다.
지지체(15)의 주위에는 통 형상의 도체(26)가 마련되어 있다. 도체(26)는 접지되어 있다. 도체(26)의 상방에는 지지대(14)를 둘러싸도록 통 형상의 절연체(28)가 마련되어 있다. 절연체(28)는 석영과 같은 세라믹으로 형성되어 있다. 지지대(14)와 챔버 본체(12)의 측벽(12a)과의 사이에는 배기로가 형성되어 있다. 배기로에는 배플 플레이트(30)가 마련되어 있다. 배플 플레이트(30)는 환상의 판이다. 배플 플레이트(30)에는 당해 배플 플레이트(30)를 그 판 두께 방향으로 관통하는 다수의 홀이 형성되어 있다. 배플 플레이트(30)는 알루미늄과 같은 금속으로 형성된 모재의 표면에 산화 이트륨과 같은 내플라즈마성의 피막을 형성함으로써 구성되어 있다.
배플 플레이트(30)의 하방에서는, 배기관(32)이 챔버 본체(12)의 저부(12b)에 접속되어 있다. 배기관(32)은 배기로에 연통 가능하다. 배기관(32)에는 배기 장치(34)가 접속되어 있다. 배기 장치(34)는 자동 압력 제어 밸브 및 터보 분자 펌프와 같은 감압 펌프를 포함하고 있다. 배기 장치(34)가 작동됨으로써, 내부 공간(12s)의 압력이 지정된 압력으로 설정된다.
지지대(14)의 상방에는 상부 전극(36)이 마련되어 있다. 상부 전극(36)과 지지대(14)의 사이에는 내부 공간(12s)의 일부가 개재되어 있다. 상부 전극(36)은 챔버 본체(12)의 상부 개구를 닫도록 마련되어 있다. 상부 전극(36)과 챔버 본체(12)의 상단부 사이에는 부재(37)가 개재되어 있다. 부재(37)는 절연성 재료로 형성되어 있다. 부재(37)는 세라믹, 예를 들면 석영으로 형성될 수 있다. 또한 일실시 형태에서는, 상부 전극(36)과 챔버 본체(12)의 상단부 사이에는 부재(37) 및 후술하는 접지 도체의 일부가 개재될 수 있다.
일실시 형태에 있어서, 상부 전극(36)은 샤워 헤드를 구성하고 있다. 상부 전극(36)은 일실시 형태에서는 천판(38) 및 지지체(40)를 포함하고 있다. 천판(38)은 예를 들면 실리콘으로 형성되어 있다. 혹은, 천판(38)은 알루미늄으로 형성된 모재의 표면에 산화 이트륨과 같은 세라믹으로 형성된 피막을 마련함으로써 구성된다. 천판(38)에는 당해 천판(38)을 그 판 두께 방향으로 관통하는 복수의 가스 토출구(38h)가 형성되어 있다.
지지체(40)는 천판(38) 상에 마련되어 있다. 지지체(40)는 천판(38)을 착탈 가능하게 지지하도록 구성되어 있다. 지지체(40)는 알루미늄과 같은 도전성 재료로 형성되어 있다. 지지체(40)의 내부에는 가스 확산실(40d)이 형성되어 있다. 지지체(40)에는 가스 확산실(40d)로부터 하방으로 연장되는 복수의 홀(40h)이 형성되어 있다. 복수의 홀(40h)은 각각, 복수의 가스 토출구(38h)에 연통하고 있다.
가스 확산실(40d)에는 가스 공급부(41)가 접속되어 있다. 가스 공급부(41)는 내부 공간(12s)에 가스를 공급하도록 구성되어 있다. 가스 공급부(41)는 방법(MT)에 있어서 이용되는 복수의 가스를 출력 가능하게 구성되어 있다. 또한, 가스 공급부(41)는 복수의 유량 제어기 및 복수의 밸브를 가지고, 출력해야 할 하나 이상의 가스의 유량을 개별적으로 조정하도록 구성되어 있다. 가스 공급부(41)로부터 출력된 가스는 가스 확산실(40d) 및 복수의 홀(40h)을 거쳐, 복수의 가스 토출구(38h)로부터 내부 공간(12s)으로 토출된다.
지지체(40)에는 유로(40p)가 형성되어 있다. 유로(40p)에는 칠러 유닛(42)이 접속되어 있다. 유로(40p)와 칠러 유닛(42)의 사이에서는 냉각수와 같은 냉매가 순환된다. 칠러 유닛(42)으로부터 유로(40p)로 공급되는 냉매와 상부 전극(36) 사이의 열 교환에 의해 상부 전극(36)의 온도가 조정된다.
플라즈마 처리 장치(10)는 제 1 고주파 전원(43) 및 제 2 고주파 전원(44)을 더 구비하고 있다. 제 1 고주파 전원(43) 및 제 2 고주파 전원(44)은 챔버 본체(12)의 외부에 마련되어 있다. 제 1 고주파 전원(43)은 주로 플라즈마의 생성을 위한 제 1 고주파를 발생하도록 구성되어 있다. 제 1 고주파는 한정되는 것은 아니지만, 예를 들면 100 MHz와 같은 주파수를 가질 수 있다. 제 1 고주파 전원(43)은 정합기(45) 및 급전도체(48)를 개재하여 상부 전극(36)에 전기적으로 접속되어 있다. 정합기(45)는 제 1 고주파 전원(43)의 출력 임피던스와 부하측(상부 전극(36)측)의 임피던스를 정합시키기 위한 정합 회로를 가지고 있다. 급전도체(48)는 그 하단에서 상부 전극(36)에 접속되어 있다. 급전도체(48)는 상부 전극(36)으로부터 상방으로 연장되어 있다. 급전도체(48)는 통 형상 또는 봉 형상의 도체이며, 그 중심축선은 중심축선(AX)에 대략 일치하고 있다.
제 2 고주파 전원(44)은 주로 피가공물(W)에 이온을 인입하기 위한 제 2 고주파, 즉 바이어스용의 고주파를 발생하도록 구성되어 있다. 제 2 고주파의 주파수는 제 1 고주파의 주파수보다 낮다. 일실시 형태에서는, 제 2 고주파의 주파수는 13.56 MHz보다 높다. 일실시 형태에서는, 제 2 고주파의 주파수는 40 MHz 이상이어도 된다. 일실시 형태에서는, 제 2 고주파의 주파수는 60 MHz 이상이어도 된다. 제 2 고주파 전원(44)은 정합기(46)를 개재하여, 하부 전극(18)에 전기적으로 접속되어 있다. 정합기(46)는 제 2 고주파 전원(44)의 출력 임피던스와 부하측(하부 전극(18)측)의 임피던스를 정합시키기 위한 정합 회로를 가지고 있다.
플라즈마 처리 장치(10)는 접지 도체(50)를 더 구비하고 있다. 접지 도체(50)는 도전성을 가진다. 접지 도체(50)는 알루미늄과 같은 금속으로 형성되어 있다. 접지 도체(50)는 접지되어 있다. 접지 도체(50)는 챔버 본체(12)의 상방에서 상부 전극(36)을 덮도록 연장되어 있다. 급전도체(48)는 접지 도체(50)에 의해 둘러싸인 공간을 통과하여 접지 도체(50)의 외부까지 상방으로 연장되어, 접지 도체(50)의 외부에서 정합기(45)를 개재하여 제 1 고주파 전원(43)에 접속되어 있다.
플라즈마 처리 장치(10)의 챔버 본체(12)의 내부 공간(12s) 내에서는, 피가공물(W)의 중심 상에서는 높은 전계 강도를 가지고, 피가공물(W)의 엣지측 상에서는 낮은 전계 강도를 가지는 전계 강도의 분포가 형성될 수 있다. 즉, 내부 공간(12s) 내에서는, 방사 방향(즉, 직경 방향)에 있어서의 중심축선(AX)으로부터의 거리의 증가에 따라 전계 강도가 감소하는 불균일한 전계 강도의 분포가 형성될 수 있다. 불균일한 전계 강도의 분포 하에서는, 플라즈마 밀도는 중심축선의 근방에서 높고, 중심축선으로부터 먼 개소에서 낮아진다. 즉, 중심축선에 대하여 방사 방향에 있어서 불균일한 플라즈마 밀도의 분포가 형성된다. 플라즈마 처리 장치(10)는 균일한 플라즈마 밀도의 분포를 얻기 위하여, 전자석(60)을 더 구비하고 있다.
도 3에 나타내는 바와 같이, 전자석(60)은 상부 전극(36)의 상방에 배치되어 있다. 전자석(60)은 챔버 본체(12)의 내부 공간(12s) 내에서, 중심축선(AX) 상에서의 수평 성분보다 큰 수평 성분을 중심축선(AX)으로부터 먼 위치에서 가지는 자장의 분포를 형성한다. 즉, 전자석(60)은 중심축선(AX)으로부터 방사 방향으로의 거리의 증가에 따라 그 크기가 증가하는 수평 성분을 가지는 자장의 분포를, 내부 공간(12s) 내에 형성한다. 큰 수평 성분의 자장이 형성되어 있는 개소에서는, 전자의 체재 시간이 길어진다. 그 결과, 큰 수평 성분의 자장이 형성되어 있는 개소에서는, 플라즈마의 밀도가 상승한다. 따라서, 플라즈마 처리 장치(10)에 의하면, 중심축선(AX)에 대하여 방사 방향에 있어서 균일한 플라즈마 밀도의 분포가 얻어진다. 따라서, 플라즈마 처리 장치(10)에 의하면, 피가공물(W)에 대한 처리의 면내 균일성이 향상된다.
일실시 형태에서는, 전자석(60)은 요크(62) 및 코일(64)을 가지고 있다. 요크(62)는 자성 재료로 형성되어 있다. 요크(62)는 베이스부(62a) 및 복수의 통 형상부(62b)를 가지고 있다. 베이스부(62a)는 대략 원반 형상을 가지고 있고, 중심축선(AX)에 대하여 직교하는 방향으로 연장되어 있다. 복수의 통 형상부(62b)의 각각은, 통 형상을 가지고 있고, 베이스부(62a)로부터 하방으로 연장되어 있다. 복수의 통 형상부(62b)는 중심축선(AX)에 대하여 동축 형상으로 마련되어 있다. 코일(64)은 중심축선(AX)의 주위에서 감겨져 있다. 코일(64)은 직경 방향에 있어서 이웃하는 두 개의 통 형상부(62b)의 사이에 마련되어 있다. 또한, 전자석(60)은 하나 이상의 코일(64)을 가질 수 있다. 전자석(60)에 있어서의 코일(64)의 개수가 복수 개인 경우에는, 복수 개의 코일(64)은 중심축선(AX)에 대하여 동축 형상으로 마련된다.
전자석(60)의 코일(64)은 배선(68)을 개재하여 전류원(66)에 접속되어 있다. 전류원(66)으로부터의 전류가 코일(64)에 부여되면, 전자석(60)에 의해 자장이 형성된다. 전자석(60)에 의해 형성되는 자장의 벡터의 각도가 45˚인 개소에서는, 방사 방향(직경 방향)에 있어서의 전자가 가둠 효과(전자의 확산의 억제 효과)와, 전자의 소멸의 억제 효과(전극에의 전자의 도달을 억제하는 효과)가 양호하게 양립되므로, 당해 개소에서는 플라즈마의 밀도가 높아진다. 따라서, 피가공물(W)의 반경이 150 mm인 경우에, 전자석(60)은 자장의 벡터의 각도가 45˚인 개소와 중심축선(AX) 사이의 거리가 135 mm 이상, 185 mm 이하가 되도록 구성될 수 있다. 이 때문에, 일실시 형태에서는, 전자석(60)의 하나의 코일(64)의 내경과 외경의 평균치는 중심축선(AX)과 피가공물(W)의 엣지 사이의 거리 이상이다. 피가공물(W)의 반경이 150 mm인 경우에는, 전자석(60)의 하나의 코일(64)의 내경과 외경의 평균치는 150 mm 이상, 250 mm 이하이다. 또한, 자장의 벡터의 각도는 당해 자장이 하방향의 성분만을 가지는 경우에는 0˚이며, 방사 방향의 성분(수평 성분)만을 가지는 경우에는 90˚이다. 따라서, 자장의 벡터의 각도가 45˚인 경우에는, 당해 자장은 수평 성분과 수직 성분의 쌍방을 가진다.
전자석(60)이, 상부 전극을 덮는 접지 도체에 의해 둘러싸인 공간 내에 배치되면, 제 1 고주파가 전자석(60) 및 전자석(60)과 전원(전류원)을 접속하는 배선 중 적어도 하나에 유입된다. 그 결과, 챔버 본체(12)의 내부 공간(12s) 내에서의 전계 강도가 국소적으로 변동한다. 따라서, 전자석(60)은 접지 도체의 외측에 배치된다. 단, 접지 도체의 상단에 대하여 상방의 공간에 전자석(60)이 배치되면, 전자석(60)으로부터 내부 공간(12s)까지의 연직 방향의 거리가 길어져, 큰 전류를 코일(64)에 부여하지 않으면 내부 공간(12s) 내에 충분한 크기를 가지는 자장을 효율적으로 형성할 수 없다. 또한 전자석(60)이, 접지 도체의 측방에(중심축선으로부터 방사 방향에 있어서 접지 도체의 외측에) 배치되면, 큰 수평 성분을 가지는 자장이 형성되는 개소, 혹은 그 벡터가 45˚의 각도를 가지는 자장이 형성되는 개소가 내부 공간(12s) 내에 형성되지 않는다. 균일한 플라즈마 밀도의 분포를 얻는데 적합한 자장의 분포를 효율적으로 내부 공간(12s) 내에서 형성하기 위하여, 접지 도체(50)는 그 중에 전자석(60)이 배치되는 외부 공간(ES)을 제공하고 있다. 외부 공간(ES)은 접지 도체(50)의 상단보다 내부 공간(12s)의 측에 있으며, 상부 전극(36)에 대하여 상방으로 떨어져 있고, 또한 상부 전극(36)에 대하여 접지 도체(50)에 의해 차폐되어 있다.
접지 도체(50)는 제 1 부분(51), 제 2 부분(52) 및 제 3 부분(53)을 구비하고 있다. 제 1 부분(51)은 통 형상을 가지고 있다. 제 1 부분(51)의 중심축선은 중심축선(AX)과 대략 일치하고 있다. 제 1 부분(51)은 챔버 본체(12)로부터 상방으로 연장되어 있다. 도 3에 나타내는 예에서는, 제 1 부분(51)은 챔버 본체(12)의 측벽(12a)의 상단에서 상방으로 연장되어 있다. 제 1 부분(51)의 하단 부분은 부재(37)와 측벽(12a)의 상단 사이에 개재되어 있다.
제 2 부분(52)은 상부 전극(36)으로부터 상방으로 이간하고, 또한 제 1 부분(51)으로부터 중심축선(AX)을 향해 연장되어 있다. 제 2 부분(52)은 중심축선(AX)에 대하여 교차 또는 직교하는 방향으로 연장되는 판 형상을 이루고 있다. 제 1 부분(51)과 제 2 부분(52)은 상부 전극(36) 상에 제 1 공간(IS1)을 제공하고 있다. 제 1 공간(IS1)은 접지 도체(50)의 내측(즉, 상부 전극(36)측)의 공간의 일부이다. 이 제 1 공간(IS1)에 의해, 연직 방향에 있어서 상부 전극(36)과 접지 도체(50) 사이에 거리가 확보된다. 따라서, 접지 도체(50)와 상부 전극(36) 사이의 용량적 결합이 억제된다. 상부 전극(36)의 상면과 접지 도체(50)의 제 2 부분(52)의 하면 사이의 연직 방향의 거리는, 예를 들면 60 mm 이상의 거리로 설정된다.
제 3 부분(53)은 통 형상을 가지고 있다. 제 3 부분(53)의 중심축선은 중심축선(AX)과 대략 일치하고 있다. 제 3 부분(53)은 제 1 부분(51)보다 중심축선의 근처에서 연장되어 있다. 제 3 부분(53)은 제 2 부분(52)으로부터 상방으로 연장되어 있다. 제 3 부분(53)은 제 2 공간(IS2)을 제공하고 있다. 제 2 공간(IS2)은 제 2 부분(52)의 내측의 공간이며, 접지 도체(50)의 내측(즉, 상부 전극(36)측)의 공간의 일부이다. 제 2 공간(IS2)은 제 1 공간(IS1)에 연속하고 있다. 또한, 급전도체(48)는 제 1 공간(IS1) 및 제 2 공간(IS2)을 통과하여 상방으로 연장되어 있다.
외부 공간(ES)은 제 3 부분(53)의 외측, 제 2 부분(52) 상, 또한 내부 공간(12s)의 상방에 접지 도체(50)에 의해 제공되어 있다. 외부 공간(ES)은 제 3 부분(53)의 외측, 또한 제 2 부분(52) 상에서, 중심축선(AX)을 중심으로 둘레 방향으로 연장되어 있다. 이 외부 공간(ES)에 전자석(60)이 배치되어 있다. 또한, 외부 공간(ES) 내에 배치된 전자석(60)의 하단과 상부 전극(36)의 상면 사이의 연직 방향의 거리는 60 mm보다 크고, 전자석(60)의 하단과 지지대(14) 상에 배치된 피가공물(W) 사이의 연직 방향의 거리는 230 mm 이하일 수 있다.
외부 공간(ES) 내에 배치된 전자석(60)과 내부 공간(12s) 사이의 거리는 비교적 짧다. 또한 상술한 바와 같이, 전자석(60)은 중심축선(AX)의 근방에서는 낮은 수평 성분을 가지고, 중심축선으로부터 먼 위치에서 큰 수평 성분을 가지는 자장의 분포를 내부 공간(12s) 내에 형성한다. 따라서, 접지 도체(50)에 대하여 외측에 배치된 전자석(60)에 의해, 균일한 플라즈마 밀도의 분포를 얻는데 적합한 자장의 분포가 효율적으로 내부 공간(12s) 내에 형성될 수 있다.
전자석(60)의 코일(64)에는, 상술한 바와 같이 전류원(66)이 접속되어 있다. 전자석(60) 및 전류원(66)은 접지 도체(50)에 대하여 외측에 배치되어 있다. 따라서, 전류원(66)에의 고주파의 유입을 방지하기 위한 필터가, 코일(64)과 전류원(66) 사이에 설치되어 있지 않아도 된다.
일실시 형태에서는, 접지 도체(50)는 제 4 부분(54), 제 5 부분(55) 및 제 6 부분(56)을 더 가진다. 제 4 부분(54)은 제 2 부분(52)의 상방에서, 중심축선(AX)에 대하여 방사 방향으로 제 3 부분(53)으로부터 연장되어 있다. 제 4 부분(54)은 중심축선(AX)에 대하여 교차 또는 직교하는 방향으로 연장되는 판 형상을 이루고 있다. 제 5 부분(55)은 통 형상을 가지고 있다. 제 5 부분(55)의 중심축선은 중심축선(AX)에 대략 일치하고 있다. 제 5 부분(55)은 제 3 부분(53)보다 중심축선으로부터 떨어져 있으며, 제 4 부분(54)으로부터 상방으로 연장되어 있다. 제 6 부분(56)은 제 4 부분(54)의 상방에서, 제 5 부분(55)으로부터 중심축선(AX)을 향해 연장되어 있다. 제 6 부분(56)은 중심축선(AX)에 대하여 교차 또는 직교하는 방향으로 연장되는 판 형상을 이루고 있다. 일실시 형태에서는, 접지 도체(50)는 제 6 부분으로부터 급전도체(48)의 근방까지 연장되는 덮개부(57)를 더 가지고 있다.
제 4 부분(54), 제 5 부분(55) 및 제 6 부분(56)은 제 3 공간(IS3)을 제공하고 있다. 제 3 공간(IS3)은 제 4 부분(54), 제 5 부분(55) 및 제 6 부분(56)에 의해 둘러싸인 공간이며, 접지 도체(50)의 내측의 공간의 일부이다. 제 3 공간(IS3)은 제 2 공간(IS2)에 연속하고 있다. 급전도체(48)는 제 3 공간(IS3)을 더 통과하여, 상방으로 연장되어 있다. 또한 도 3에 나타내는 예에서는, 제 1 ~ 제 6 부분은 세 개의 부재로 구성되어 있는데, 접지 도체(50)를 구성하는 부재의 개수는 임의의 개수일 수 있다.
이하, 도 3과 함께, 도 4를 참조한다. 도 4는 도 3에 나타내는 플라즈마 처리 장치의 접지 도체의 내부의 구성을 나타내는 평면도이다. 도 4에 있어서는, 접지 도체(50)의 제 5 부분(55)이 수평인 면으로 파단된 상태가 나타나 있다. 일실시 형태에 있어서, 플라즈마 처리 장치(10)는 도 3 및 도 4에 나타내는 바와 같이 관(71)을 더 구비하고 있다. 관(71)은 상부 전극(36)으로부터 제 1 공간(IS1) 및 제 2 공간(IS2)을 통과하여 상방으로 연장되고, 제 3 공간(IS3)을 통과하여 접지 도체(50)에 대하여 측방 또한 외측까지 연장되어 있다. 관(71)은 접지 도체(50)에 대하여 외측에서, 칠러 유닛(42)에 접속된다. 칠러 유닛(42)으로부터의 냉매는 관(71)을 거쳐 유로(40p)로 공급된다. 제 3 공간(IS3) 내에서는 관(71)이 접지 도체(50)의 제 4 부분(54)에 의해 상부 전극(36)으로부터 실질적으로 차폐되어 있다.
플라즈마 처리 장치(10)는 관(72)을 더 구비하고 있다. 관(72)은 제 1 공간(IS1) 및 제 2 공간(IS2)을 통과하여 상방으로 연장되고, 제 3 공간(IS3)을 통과하여 접지 도체(50)에 대하여 측방 또한 외측까지 연장되어 있다. 관(72)은 접지 도체(50)에 대하여 외측에서, 칠러 유닛(42)에 접속된다. 냉매는 유로(40p)로부터 관(72)을 거쳐 칠러 유닛(42)으로 되돌려진다. 제 3 공간(IS3) 내에서는 관(72)이 접지 도체(50)의 제 4 부분(54)에 의해 상부 전극(36)으로부터 실질적으로 차폐되어 있다.
일실시 형태에 있어서, 플라즈마 처리 장치(10)는 관(73)을 더 구비하고 있다. 관(73)은 상부 전극(36)으로부터, 제 1 공간(IS1) 및 제 2 공간(IS2)을 통과하여 상방으로 연장되고, 제 3 공간(IS3)을 통과하여, 접지 도체(50)에 대하여 측방 또한 외측까지 연장되어 있다. 관(73)은 접지 도체(50)에 대하여 외측에서, 가스 공급부(41)에 접속되어 있다. 가스 공급부(41)로부터 출력되는 가스는 관(73)을 거쳐 상부 전극(36), 즉 샤워 헤드로 공급된다. 제 3 공간(IS3) 내에서는 관(73)이 접지 도체(50)의 제 4 부분(54)에 의해 상부 전극(36)으로부터 실질적으로 차폐되어 있다. 또한, 가스 공급부(41)와 상부 전극(36)(즉, 샤워 헤드)은 복수의 관을 개재하여 서로 접속되어 있어도 된다.
일실시 형태에 있어서, 플라즈마 처리 장치(10)는 직류 전원(74) 및 배선(75)을 더 구비하고 있다. 직류 전원(74)은 상부 전극(36)에 인가되는 음극성의 직류 전압을 발생하도록 구성되어 있다. 배선(75)은 직류 전원(74)과 상부 전극(36)을 서로 접속하고 있다. 배선(75)은 코일(75c)을 포함할 수 있다. 코일(75c)은 제 3 공간(IS3) 내에 마련되어 있다. 배선(75)은 상부 전극(36)으로부터 제 1 공간(IS1) 및 제 2 공간(IS2)을 통과하여 상방으로 연장되고, 제 3 공간(IS3)을 통과하여, 접지 도체(50)에 대하여 측방 또한 외측까지 연장되어 있다. 배선(75)은 제 5 부분(55) 및 접지 도체(50)로부터 전기적으로 절연되어 있다. 배선(75)은 접지 도체(50)에 대하여 외측에서 직류 전원(74)에 접속되어 있다. 제 3 공간(IS3) 내에서는 배선(75)이 접지 도체(50)의 제 4 부분(54)에 의해 상부 전극(36)으로부터 실질적으로 차폐된다.
일실시 형태에 있어서, 플라즈마 처리 장치(10)는 제어부(80)를 더 구비하고 있다. 제어부(80)는 플라즈마 처리 장치(10)의 각 부를 제어하도록 구성되어 있다. 제어부(80)는 컴퓨터 장치일 수 있다. 제어부(80)는 프로세서, 메모리와 같은 기억 장치, 키보드, 마우스, 터치 패널과 같은 입력 장치, 표시 장치, 제어 신호의 입출력 인터페이스 등을 가질 수 있다. 기억 장치에는 제어 프로그램 및 레시피 데이터가 기억되어 있다. 제어부(80)의 프로세서는 제어 프로그램을 실행하고, 레시피 데이터에 따라, 플라즈마 처리 장치(10)의 각 부를 제어하기 위하여 제어 신호를 송출한다. 제어부(80)는 방법(MT)의 실행을 위하여, 플라즈마 처리 장치(10)의 각 부를 제어하는 것이 가능하다.
다시 도 1을 참조하여, 도 2에 나타낸 피가공물(W)에 대하여 플라즈마 처리 장치(10)를 이용하여 방법(MT)이 적용되는 경우를 예로서, 방법(MT)에 대하여 설명한다. 이하, 도 1과 함께, 도 5, 도 6의 (a), 도 6의 (b), 도 7, 도 8, 도 9 및 도 10을 참조한다. 도 5는 도 2에 나타내는 상태로부터 처리된 피가공물의 일부 확대 단면도이다. 도 6의 (a)는 도 1에 나타내는 에칭 방법의 공정(ST11)의 실행 후의 상태의 피가공물의 일부 확대 단면도이며, 도 6의 (b)는 도 1에 나타내는 에칭 방법의 공정(ST12)의 실행 후의 상태의 피가공물의 일부 확대 단면도이다. 도 7은 도 1에 나타내는 에칭 방법의 공정(ST1)의 실행 후의 상태의 피가공물의 일부 확대 단면도이다. 도 8은 도 1에 나타내는 에칭 방법의 공정(ST2)의 실행 후의 상태의 피가공물의 일부 확대 단면도이다. 도 9는 도 1에 나타내는 에칭 방법의 공정(ST32)의 실행 후의 상태의 피가공물의 일부 확대 단면도이다. 도 10은 도 1에 나타내는 에칭 방법의 실행 후의 상태의 피가공물의 일부 확대 단면도이다.
방법(MT)은 공정(ST1), 공정(ST2) 및 공정(ST3)을 포함하고 있다. 공정(ST1)에서는 제 1 영역(R1)이 에칭된다. 제 1 영역(R1)은 공정(ST1)에만 의해 에칭되어도 된다. 혹은, 공정(ST1)을 실행하기 전에, 제 2 영역(R2)이 노출될 때까지(도 5 참조) 또는 제 2 영역(R2)이 노출되기 직전까지, 다른 플라즈마 에칭 처리에 의해 제 1 영역(R1)이 에칭되어도 된다. 예를 들면, 제 2 영역(R2)이 노출될 때까지 또는 제 2 영역(R2)이 노출되기 직전까지, 플루오르 카본 가스의 플라즈마로부터의 이온 및 라디칼 중 적어도 하나와 같은 활성종에 의해, 제 1 영역(R1)이 에칭되어도 된다.
공정(ST1)은 공정(ST11) 및 공정(ST12)을 포함하고 있다. 공정(ST11)에서는 제 1 영역(R1) 상에 플루오르 카본의 퇴적물(DP)을 형성하기 위하여, 제 1 처리 가스의 플라즈마가 생성된다. 제 1 처리 가스는 플루오르 카본 가스를 포함한다. 제 1 처리 가스는 플루오르 카본 가스와 함께, 산소 가스 및 Ar 가스와 같은 희가스를 포함하고 있어도 된다. 공정(ST11)에서는 노출된 제 2 영역(R2)(복수의 융기 영역(PR)) 상에도 퇴적물(DP)이 형성된다. 도 6의 (a)에 나타내는 바와 같이, 공정(ST11)에서는 제 1 영역(R1) 상에서의 그 두께보다, 제 2 영역(R2) 상에서의 그 두께가 커지도록 퇴적물(DP)이 형성된다.
공정(ST11)에서는 내부 공간(12s)에 제 1 처리 가스가 공급되고, 내부 공간(12s) 내의 압력이 지정된 압력으로 설정되도록 배기 장치(34)가 제어된다. 공정(ST11)에서는 제 1 고주파가 공급됨으로써, 제 1 처리 가스가 내부 공간(12s) 내에서 여기된다. 그 결과, 내부 공간(12s) 내에서 제 1 처리 가스의 플라즈마가 생성된다. 공정(ST11)에서는 제 2 고주파의 전력은, 공정(ST12)에 있어서의 제 2 고주파의 전력보다 낮은 전력으로 설정된다. 공정(ST11)에서는 제 2 고주파는 하부 전극(18)에 공급되지 않아도 된다.
공정(ST11)에서는 피가공물(W)의 온도가 20℃ 이상, 250℃ 이하의 온도로 설정된다. 피가공물(W)의 온도는 유로(18p)로 공급되는 열 교환 매체 및 정전 척(20) 내에 마련된 상술한 하나 이상의 히터에 의해 조정된다. 이러한 온도에 피가공물(W)의 온도가 설정되면, 도 6의 (a)에 나타내는 바와 같이, 플루오르 카본을 포함하는 퇴적물(DP)이 피가공물(W) 상에 형성된다. 도 6의 (a)에 나타내는 바와 같이, 퇴적물(DP)의 두께는 제 2 영역(R2) 상에서는 크고, 제 1 영역(R1) 상에서는 작다. 또한, 250℃를 초과하는 온도는 마스크(MK)의 글라스 전이 온도이며, 당해 온도에서는 제 1 영역(R1) 상에 형성되는 퇴적물(DP)의 두께와 제 2 영역(R2) 상에 형성되는 퇴적물(DP)의 두께 사이의 차가 적어진다. 또한, 20℃보다 낮은 온도에서도, 제 1 영역(R1) 상에 형성되는 퇴적물(DP)의 두께와 제 2 영역(R2) 상에 형성되는 퇴적물(DP)의 두께 사이의 차가 적어진다.
공정(ST12)에서는, 그 위에 퇴적물(DP)이 형성된 피가공물(W)을 향해 희가스 원자의 이온을 공급하여, 제 1 영역(R1)을 에칭하기 위하여, 희가스의 제 1 플라즈마가 생성된다. 공정(ST12)에서는 내부 공간(12s)에 희가스가 공급되고, 내부 공간(12s) 내의 압력이 지정된 압력으로 설정되도록 배기 장치(34)가 제어된다. 또한, 공정(ST12)에서는 제 1 고주파가 공급됨으로써, 내부 공간(12s) 내에서 희가스의 제 1 플라즈마가 생성된다. 또한, 공정(ST12)에서는 제 2 고주파가 하부 전극(18)에 공급된다. 공정(ST12)에서는 제 2 고주파의 전력은, 공정(ST11)에 있어서의 제 2 고주파의 전력보다 높은 전력으로 설정된다.
공정(ST12)에서는 제 1 플라즈마로부터의 희가스 원자의 이온이 피가공물(W)에 조사된다. 희가스 원자의 이온이 퇴적물(DP)에 조사되면, 퇴적물(DP)에 포함되는 플루오르 카본의 라디칼에 의해 제 1 영역(R1)이 에칭된다. 한편, 제 2 영역(R2) 상에서는 퇴적물(DP)이 그 양은 감소하지만, 제 2 영역(R2)의 에칭을 억제하도록 제 2 영역(R2)을 보호한다. 공정(ST12)이 실행되면, 도 6의 (a)에 나타난 피가공물(W)은 도 6의 (b)에 나타난 상태가 된다.
이어지는 공정(ST13)에서는, 정지 조건이 충족되는지 여부가 판정된다. 공정(ST13)에서는, 공정(ST11) 및 공정(ST12)을 포함하는 시퀀스의 실행 횟수가 정해진 횟수에 달하고 있는 경우에, 정지 조건이 충족되는 것으로 판정된다. 공정(ST13)에 있어서 정지 조건이 충족되지 않았다고 판정되면, 다시 공정(ST11) 및 공정(ST12)을 포함하는 시퀀스가 실행된다. 한편, 공정(ST13)에서 정지 조건이 충족되는 것으로 판정되면, 공정(ST1)의 실행이 종료된다.
공정(ST1)에서는 공정(ST11) 및 공정(ST12)의 교호의 반복에 의해, 도 7에 나타내는 바와 같이, 제 2 영역(R2)에 의해 제공된 오목부 내의 제 1 영역(R1)이 제거되어 개구(HL)가 형성된다. 즉, 자기 정합적으로 개구(HL)가 형성된다. 또한, 공정(ST1)의 실행에 의해, 도 7에 나타내는 바와 같이, 제 2 영역(R2)의 표면을 포함하는 일부 영역은 탄소를 함유하는 변질 영역(TR)이 된다. 또한, 공정(ST11) 및 공정(ST12)을 포함하는 시퀀스의 실행의 횟수는 1 회여도 된다. 또한, 공정(ST11) 및 공정(ST12)의 각종 조건은 피가공물(W) 상에서의 퇴적물(DP)의 양이 과잉인 결과 제 1 영역(R1)의 에칭이 정지되지 않도록, 또한 퇴적물(DP)의 부족에 기인하여 제 2 영역(R2)이 에칭되지 않도록 설정된다.
그런데, 제 2 영역(R2)에 의해 제공되는 오목부의 폭이 좁은 경우에는, 공정(ST11)의 실행에 의해 좁은 오목부 내에 존재하는 제 1 영역(R1) 상에 두껍게 퇴적물이 형성된다. 제 1 영역(R1) 상에 두껍게 퇴적물이 형성되면, 공정(ST12)에 있어서 제 1 영역(R1)의 에칭이 진행되지 않게 된다. 따라서, 제 2 영역(R2)에 의해 제공되는 오목부의 폭이 좁은 경우에는, 피가공물(W) 상에 형성되는 퇴적물의 두께를 얇게 할 필요가 있다. 퇴적물의 두께가 얇은 경우에는, 제 2 영역(R2)의 에칭을 억제하기 위하여, 피가공물(W)에 조사되는 희가스 원자의 이온의 에너지를 낮게 할 필요가 있다. 이온의 에너지는 높은 주파수를 가지는 제 2 고주파를 이용함으로써 저하된다. 예를 들면, 13.56 MHz보다 큰 주파수, 40 MHz 이상의 주파수, 또는 60 MHz 이상의 주파수를 가지는 제 2 고주파가 이용된다. 높은 주파수를 가지는 제 2 고주파를 이용하면, 공정(ST12)에서 형성되는 상술한 전계 강도의 분포의 불균일성은 보다 현저한 것이 된다. 일실시 형태에서는, 이러한 불균일성에 기인한 플라즈마 밀도의 분포의 불균일성은 공정(ST12)에 있어서 전자석(60)에 의해 상술한 자장을 형성함으로써 해소 또는 억제된다. 즉, 공정(ST12)의 일실시 형태에서는, 전자석(60)에 의해, 피가공물(W)의 중심 상에서의 수평 성분보다 큰 수평 성분을 피가공물(W)의 엣지측 상에서 가지는 자장의 분포가 형성된다.
상술한 바와 같이, 공정(ST1)의 실행 중에는, 제 1 처리 가스의 플라즈마가 생성됨으로써 퇴적물(DP)이 형성된다. 퇴적물(DP)은 피가공물의 표면에 가까운 위치에서는 두껍게 형성되고, 표면에서 먼 위치, 즉 깊은 위치에서는 얇게 형성된다. 따라서 공정(ST1)의 실행 후에는, 도 7에 나타내는 바와 같이 복수의 융기 영역(PR)의 상면 상에 형성된 퇴적물(DP)의 두께는, 저부 영역(BR) 상에 형성된 퇴적물(DP)의 두께보다 커진다. 즉, 공정(ST1)의 실행 후에는 피가공물(W1)(제 1 영역(R1)이 에칭된 후의 피가공물(W)) 상의 퇴적물(DP)의 두께는 분포를 가지고 있다.
방법(MT)에서는, 이어서 공정(ST2)이 실행된다. 공정(ST2)에서는 저부 영역(BR)을 선택적으로 개질함으로써, 도 8에 나타내는 바와 같이 개질 영역(MR)이 형성된다. 공정(ST2)에서는 제 2 처리 가스의 플라즈마가 생성된다. 제 2 처리 가스는 수소를 포함한다. 제 2 처리 가스는 수소 가스를 포함할 수 있다. 제 2 처리 가스는 수소 가스에 더하여, 질소 가스를 포함하고 있어도 된다. 혹은, 제 2 처리 가스는 수소 가스에 더하여, 희가스를 포함하고 있어도 된다. 공정(ST2)에서는 제 2 처리 가스의 플라즈마로부터 수소의 이온이 피가공물(W1)에 공급된다. 공정(ST2)에서는 고주파 바이어스에 의해, 수소의 이온이 피가공물(W1)로 인입된다.
구체적으로, 공정(ST2)에서는 내부 공간(12s)에 제 2 처리 가스가 공급되고, 내부 공간(12s) 내의 압력이 지정된 압력으로 설정되도록 배기 장치(34)가 제어된다. 또한, 공정(ST2)에서는 제 1 고주파가 공급됨으로써, 내부 공간(12s) 내에서 제 2 처리 가스의 플라즈마가 생성된다. 또한, 공정(ST2)에서는 제 2 고주파가 하부 전극(18)에 공급된다.
피가공물(W1) 상에서는 퇴적물(DP)이 상술한 바와 같은 두께의 분포를 가지고 있다. 따라서, 수소의 이온이 피가공물(W1)에 조사되면, 퇴적물(DP)이 그 위에 두껍게 형성되어 있는 복수의 융기 영역(PR)의 상부에는 수소의 이온이 도달하지 않는다. 한편, 저부 영역(BR) 상에서는 퇴적물(DP)의 두께가 작으므로, 저부 영역(BR) 상의 퇴적물(DP)은 수소의 이온에 의해 제거된다. 그리고, 수소의 이온은 저부 영역(BR) 내에 공급된다. 그 결과, 수소의 이온에 의해, 저부 영역(BR) 내의 변질 영역(TR)으로부터 탄소가 제거되고, 저부 영역(BR)이 적어도 부분적으로 개질되어, 개질 영역(MR)이 형성된다. 구체적으로, 저부 영역(BR) 내에서 수소가 도입된 영역이 개질 영역(MR)이 된다.
일실시 형태의 공정(ST2)에서는, 전자석(60)에 의해, 피가공물(W)의 중심 상에서의 수평 성분보다 큰 수평 성분을 피가공물(W)의 엣지측 상에서 가지는 자장의 분포가 형성된다. 이러한 자장이 형성되면, 불균일한 전계 강도의 분포가 내부 공간(12s) 내에서 발생해 있어도, 플라즈마 밀도의 분포의 불균일성이 저감된다. 그 결과, 면내에 있어서의 공정(ST2)의 처리의 불균형이 저감된다. 따라서, 후술하는 공정(ST3)의 실행 시의 저부 영역(BR)의 에칭 속도의 불균형이 저감된다.
방법(MT)에서는 이어서 공정(ST3)이 실행된다. 공정(ST3)에서는 개질 영역(MR)이 에칭된다. 공정(ST3)은 공정(ST1)과 동일한 공정이며, 공정(ST31) 및 공정(ST32)을 포함하고 있다. 공정(ST31)에서는 피가공물(W2)(개질 영역(MR)을 가지는 피가공물(W)) 상에 플루오르 카본의 퇴적물(DP)을 형성하기 위하여, 제 3 처리 가스의 플라즈마가 생성된다. 제 3 처리 가스는 제 1 처리 가스와 동일한 가스이며, 플루오르 카본 가스를 포함한다. 제 3 처리 가스는 플루오르 카본 가스와 함께, 산소 가스 및 Ar 가스와 같은 희가스를 포함하고 있어도 된다. 공정(ST31)에서 형성되는 퇴적물(DP)의 두께는 복수의 융기 영역(PR)의 상면 상에서는 두껍고, 개질 영역(MR) 상에서는 얇다.
공정(ST31)에서는 내부 공간(12s)에 제 3 처리 가스가 공급되고, 내부 공간(12s) 내의 압력이 지정된 압력으로 설정되도록 배기 장치(34)가 제어된다. 또한, 공정(ST31)에서는 제 1 고주파가 공급됨으로써, 제 3 처리 가스가 내부 공간(12s) 내에서 여기된다. 그 결과, 내부 공간(12s) 내에서 제 3 처리 가스의 플라즈마가 생성된다. 공정(ST31)에서는 제 2 고주파의 전력은 공정(ST32)에 있어서의 제 2 고주파의 전력보다 낮은 전력으로 설정된다. 공정(ST31)에서는 제 2 고주파는 하부 전극(18)에 공급되지 않아도 된다.
공정(ST31)에서는 피가공물(W)의 온도가 20℃ 이상, 250℃ 이하의 온도로 설정된다. 피가공물(W)의 온도는 유로(18p)에 공급되는 열 교환 매체 및 정전 척(20) 내에 마련된 상술한 하나 이상의 히터에 의해 조정된다.
이어지는 공정(ST32)에서는, 그 위에 퇴적물(DP)이 형성된 피가공물(W2)을 향해 희가스 원자의 이온을 공급하여, 개질 영역(MR)을 에칭하기 위하여, 희가스의 제 2 플라즈마가 생성된다. 공정(ST32)에서는, 내부 공간(12s)에 희가스가 공급되고, 내부 공간(12s) 내의 압력이 지정된 압력으로 설정되도록 배기 장치(34)가 제어된다. 또한, 공정(ST32)에서는 제 1 고주파가 공급됨으로써, 내부 공간(12s) 내에서 희가스의 제 2 플라즈마가 생성된다. 또한, 공정(ST32)에서는 제 2 고주파가 하부 전극(18)에 공급된다. 공정(ST32)에서는 제 2 고주파의 전력은 공정(ST31)에 있어서의 제 2 고주파의 전력보다 높은 전력으로 설정된다.
공정(ST32)에서는 제 2 플라즈마로부터의 희가스 원자의 이온이 피가공물(W2)에 조사된다. 희가스 원자의 이온이 퇴적물(DP)에 조사되면, 퇴적물(DP)에 포함되는 플루오르 카본의 라디칼에 의해 개질 영역(MR)이 에칭된다. 한편, 복수의 융기 영역(PR) 상에서는 퇴적물(DP)이 그 양은 감소하지만, 복수의 융기 영역(PR)의 에칭을 억제하도록 복수의 융기 영역(PR)을 보호한다.
이어지는 공정(ST33)에서는 정지 조건이 충족되는지 여부가 판정된다. 공정(ST33)에서는 공정(ST31) 및 공정(ST32)을 포함하는 시퀀스의 실행 횟수가 정해진 횟수에 달하고 있는 경우에, 정지 조건이 충족되는 것으로 판정된다. 공정(ST33)에서 정지 조건이 충족되지 않았다고 판정되면, 다시 공정(ST31) 및 공정(ST32)을 포함하는 시퀀스가 실행된다. 한편, 공정(ST33)에서 정지 조건이 충족되고 있는 것으로 판정되면, 공정(ST3)의 실행이 종료된다.
공정(ST3)에서는 공정(ST31) 및 공정(ST32)의 교호의 반복에 의해, 도 9에 나타내는 바와 같이 개질 영역(MR)이 제거된다. 또한, 공정(ST31) 및 공정(ST32)을 포함하는 시퀀스의 실행의 횟수는 1 회여도 된다. 또한, 공정(ST31) 및 공정(ST32)의 각종 조건은 피가공물 상에서의 퇴적물(DP)의 양이 과잉인 결과 개질 영역(MR)의 에칭이 정지되지 않도록, 또한 퇴적물(DP)의 부족에 기인하여 복수의 융기 영역(PR)이 에칭되지 않도록 설정된다.
일실시 형태에서는, 공정(ST4)에서 정지 조건이 충족되는지 여부가 판정된다. 공정(ST4)에서는 공정(ST2) 및 공정(ST3)을 포함하는 시퀀스의 실행 횟수가 정해진 횟수에 달하고 있는 경우에, 정지 조건이 충족되는 것으로 판정된다. 공정(ST4)에서 정지 조건이 충족되지 않았다고 판정되면, 다시 공정(ST2) 및 공정(ST3)이 실행된다. 한편, 공정(ST4)에서 정지 조건이 충족된 것으로 판정되면, 방법(MT)의 실행이 종료된다. 또한, 공정(ST2) 및 공정(ST3)을 포함하는 시퀀스의 실행 횟수는 1 회여도 되고, 복수 회여도 된다.
방법(MT)의 실행이 종료되면, 도 10에 나타내는 바와 같이 저부 영역(BR)이 제거된다. 이 방법(MT)에서는 개질 영역(MR)이 선택적으로 에칭된다. 따라서 방법(MT)에 의하면, 제 2 영역(R2)에 포함되는 다른 영역에 대하여 저부 영역(BR)이 선택적으로 에칭된다.
이상, 각종 실시 형태에 대하여 설명했지만, 상술한 실시 형태에 한정되지 않고 각종 변형 태양을 구성 가능하다. 예를 들면, 방법(MT)은 플라즈마 처리 장치(10) 이외의 플라즈마 처리 장치, 예를 들면 플라즈마 처리 장치(10)와는 다른 용량 결합형의 플라즈마 처리 장치, 유도 결합형의 플라즈마 처리 장치 또는 마이크로파와 같은 표면파에 의해 가스를 여기시키도록 구성된 플라즈마 처리 장치를 이용하여 실행되어도 된다. 또한, 공정(ST1)의 실행에 이용되는 플라즈마 처리 장치와 공정(ST2)의 실행에 이용되는 플라즈마 처리 장치는 서로 상이해도 된다. 또한, 공정(ST2)의 실행에 이용되는 플라즈마 처리 장치와 공정(ST3)의 실행에 이용되는 플라즈마 처리 장치는 서로 상이해도 된다.
이하, 일실시 형태의 에칭 방법을 평가하기 위하여 행한 실험에 대하여 설명한다. 실험에서는, 도 2에 나타낸 피가공물의 구조와 동일한 구조를 가지는 일곱 개의 샘플, 즉 제 1 ~ 제 7 샘플을 준비했다. 그리고, 도 3에 나타낸 플라즈마 처리 장치를 이용하여, 제 1 ~ 제 6 샘플에 방법(MT)을 적용했다. 제 7 샘플에 대해서는, 도 3에 나타낸 플라즈마 처리 장치를 이용하여 공정(ST2)을 생략하고 방법(MT)을 적용했다. 제 1 및 제 2 샘플에 적용한 방법(MT)의 공정(ST2)에서는, 제 2 처리 가스로서 300 sccm의 수소 가스(H2 가스)를 이용했다. 제 3 및 제 4 샘플에 적용한 방법(MT)의 공정(ST2)에서는, 제 2 처리 가스로서 130 sccm의 수소 가스(H2 가스)와 950 sccm의 Ar 가스의 혼합 가스를 이용했다. 제 5 및 제 6 샘플에 적용한 방법(MT)의 공정(ST2)에서는, 제 2 처리 가스로서 225 sccm의 수소 가스(H2 가스)와 75 sccm의 질소 가스(N2 가스)의 혼합 가스를 이용했다. 또한, 제 1, 제 3 및 제 5 샘플에 대하여 적용한 방법(MT)의 공정(ST2)의 실행 시간은 5 초이며, 제 2, 제 4 및 제 6 샘플에 대하여 적용한 방법(MT)의 공정(ST2)의 실행 시간은 10 초였다.
이하, 일곱 개의 샘플에 적용한 방법(MT)의 다른 조건을 나타낸다.
<실험에 있어서의 방법(MT)의 조건>
공정(ST1)에 있어서의 시퀀스의 실행 횟수 : 140 회
공정(ST11)의 조건
제 1 처리 가스
3.4 sccm의 C4F6 가스
3.2 sccm의 O2 가스
400 sccm의 Ar 가스
제 1 고주파 : 60 MHz, 50 W
제 2 고주파 : 40 MHz, 50 W
내부 공간(12s)의 압력 : 10 mTorr(1.33 Pa)
각 시퀀스에 있어서의 공정(ST11)의 실행 시간 : 4 초
공정(ST12)
희가스 : 400 sccm의 Ar 가스
제 1 고주파 : 60 MHz, 50 W
제 2 고주파 : 40 MHz, 200 W
내부 공간(12s)의 압력 : 10 mTorr(1.33 Pa)
각 시퀀스에 있어서의 공정(ST12)의 실행 시간 : 3 초
공정(ST2)(제 1 ~ 제 6 샘플에만 적용)
제 1 고주파 : 60 MHz, 300 W
제 2 고주파 : 40 MHz, 50 W
내부 공간(12s)의 압력 : 20 mTorr(2.66 Pa)
공정(ST3)에 있어서의 시퀀스의 실행 횟수 : 20 회
공정(ST31)의 조건
제 1 처리 가스
3.4 sccm의 C4F6 가스
3.2 sccm의 O2 가스
400 sccm의 Ar 가스
제 1 고주파 : 60 MHz, 50 W
제 2 고주파 : 40 MHz, 50 W
내부 공간(12s)의 압력 : 10 mTorr(1.33 Pa)
각 시퀀스에 있어서의 공정(ST31)의 실행 시간 : 4 초
공정(ST32)
희가스 : 400 sccm의 Ar가스
제 1 고주파 : 60 MHz, 50 W
제 2 고주파 : 40 MHz, 200 W
내부 공간(12s)의 압력 : 10 mTorr(1.33 Pa)
각 시퀀스에 있어서의 공정(ST32)의 실행 시간 : 3 초
실험에서는, 일곱 개의 샘플의 각각에 대하여, 융기 영역(PR)의 상부의 감소량(nm)과 저부 영역(BR)의 감소량(nm)을 측정했다. 융기 영역(PR)의 상부의 감소량은 융기 영역(PR)의 상부가 실험에서 그 상면으로부터 두께 방향으로 에칭된 양이다. 저부 영역(BR)의 감소량(nm)은 저부 영역(BR)이 실험에서 그 상면으로부터 두께 방향으로 에칭된 양이다. 결과를 도 11에 나타낸다. 도 11의 (a)는 제 1, 제 2 및 제 7 샘플에 대하여 행한 실험의 결과를 나타내고 있고, 도 11의 (b)는 제 3, 제 4 및 제 7 샘플에 대하여 행한 실험의 결과를 나타내고 있고, 도 11의 (c)는 제 5, 제 6 및 제 7 샘플에 대하여 행한 실험의 결과를 나타내고 있다. 도 11의 (a), 도 11의 (b) 및 도 11의 (c)의 각각의 그래프에 있어서, 횡축은 공정(ST2)의 실행 시간(초)을 나타내고 있고, 종축은 감소량(nm)을 나타내고 있다. 도 11의 (a), 도 11의 (b) 및 도 11의 (c)에 나타내는 바와 같이, 공정(ST2)에서 수소 가스를 포함하는 제 2 처리 가스를 이용함으로써, 저부 영역(BR)의 감소량을 융기 영역(PR), 즉 제 2 영역(R2)에 포함되는 다른 영역의 감소량보다 크게 할 수 있었다. 따라서, 공정(ST2)에서 수소 가스를 포함하는 제 2 처리 가스를 이용함으로써, 저부 영역(BR)을 제 2 영역(R2)에 포함되는 다른 영역에 대하여 선택적으로 에칭할 수 있는 것이 확인되었다. 또한, 도 11의 (a), 도 11의 (b) 및 도 11의 (c)를 비교하면, 수소 가스와 질소 가스의 혼합 가스를 제 2 처리 가스로서 이용함으로써, 저부 영역(BR)의 에칭의 높은 선택성이 얻어지는 것이 확인되었다.
10 : 플라즈마 처리 장치
12 : 챔버 본체
12s : 내부 공간
14 : 지지대
18 : 하부 전극
20 : 정전 척
34 : 배기 장치
36 : 상부 전극
43 : 제 1 고주파 전원
44 : 제 2 고주파 전원
60 : 전자석
W : 피가공물
R1 : 제 1 영역
R2 : 제 2 영역
PR : 융기 영역
PRA : 제 1 융기 영역
PRB : 제 2 융기 영역
BR : 저부 영역
MR : 개질 영역
DP : 퇴적물

Claims (4)

  1. 피가공물을 위한 에칭 방법으로서,
    상기 피가공물은 하지 영역, 제 1 영역 및 제 2 영역을 가지고 있고,
    상기 제 2 영역은 질화 실리콘으로 형성되어 있고, 상기 하지 영역 상에서 그들 사이에 오목부를 제공하도록 연장되는 제 1 융기 영역 및 제 2 융기 영역, 그리고 상기 오목부의 하측에서 연장되는 저부 영역을 포함하고,
    상기 제 1 영역은 산화 실리콘으로 형성되어 있고, 상기 제 2 영역을 덮도록 마련되어 있으며,
    상기 에칭 방법은,
    상기 제 1 영역을 에칭하는 공정과,
    상기 제 1 영역이 에칭된 후에, 상기 저부 영역을 선택적으로 개질함으로써 개질 영역을 형성하는 공정과,
    상기 개질 영역을 에칭하는 공정
    을 포함하고,
    상기 제 1 영역을 에칭하는 상기 공정은,
    상기 제 1 영역 상에 플루오르 카본의 퇴적물을 형성하기 위하여, 플루오르 카본 가스를 포함하는 제 1 처리 가스의 플라즈마를 생성하는 공정과,
    그 위에 상기 퇴적물이 형성된 상기 피가공물을 향해 희가스 원자의 이온을 공급하여 상기 제 1 영역을 에칭하기 위하여, 희가스의 제 1 플라즈마를 생성하는 공정
    을 포함하고,
    상기 제 1 영역을 에칭하는 상기 공정에서는, 노출된 상기 제 2 영역 상에 상기 퇴적물이 형성되고, 상기 제 2 영역이 상기 퇴적물에 의해 보호되고,
    상기 제 1 융기 영역의 상면 및 상기 제 2 융기 영역의 상면 상에 형성된 상기 퇴적물의 두께는, 상기 저부 영역 상에 형성된 상기 퇴적물의 두께보다 크고,
    상기 개질 영역을 형성하는 상기 공정에서는, 수소를 포함하는 제 2 처리 가스의 플라즈마가 생성되고, 상기 제 1 영역이 에칭된 상기 피가공물에 상기 제 2 처리 가스의 상기 플라즈마로부터 수소의 이온이 공급되고,
    상기 개질 영역을 에칭하는 상기 공정에서는,
    상기 개질 영역을 가지는 상기 피가공물 상에 플루오르 카본의 퇴적물을 형성하기 위하여, 플루오르 카본 가스를 포함하는 제 3 처리 가스의 플라즈마를 생성하는 공정과,
    상기 개질 영역을 가지고 그 위에 상기 퇴적물이 형성된 상기 피가공물을 향해 희가스 원자의 이온을 공급하여 상기 개질 영역을 에칭하기 위하여, 희가스의 제 2 플라즈마를 생성하는 공정
    을 포함하는,
    에칭 방법.
  2. 제 1 항에 있어서,
    상기 제 2 처리 가스는 질소 가스를 더 포함하는, 에칭 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    개질 영역을 형성하는 상기 공정과 상기 개질 영역을 에칭하는 상기 공정이 교호로 반복되는, 에칭 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 영역을 에칭하는 상기 공정, 개질 영역을 형성하는 상기 공정 및 상기 개질 영역을 에칭하는 상기 공정에 있어서 플라즈마 처리 장치가 이용되고,
    상기 플라즈마 처리 장치는,
    내부 공간을 제공하는 챔버 본체와,
    하부 전극을 포함하고, 피가공물의 배치 영역을 제공하고, 상기 내부 공간 내에 마련된 지지대이며, 상기 배치 영역의 중심은 상기 챔버 본체의 중심축선 상에 위치하는, 상기 지지대와,
    플라즈마 생성용의 제 1 고주파를 발생하도록 구성된 제 1 고주파 전원과,
    상기 제 1 고주파의 주파수보다 낮은 주파수를 가지는 제 2 고주파를 발생하도록 구성된 제 2 고주파 전원이며, 상기 하부 전극에 전기적으로 접속된, 상기 제 2 고주파 전원과,
    상기 내부 공간 내에 자장을 형성하도록 구성된 전자석
    을 구비하고,
    적어도 상기 제 2 처리 가스의 상기 플라즈마가 생성되고 있을 때, 상기 전자석에 의해, 상기 내부 공간 내에서, 상기 제 1 영역이 에칭된 상기 피가공물의 중심 상에서의 수평 성분보다 큰 수평 성분을 상기 피가공물의 엣지측 상에서 가지는 자장의 분포가 형성되는,
    에칭 방법.
KR1020180135234A 2017-11-08 2018-11-06 에칭 방법 KR102723940B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017215590A JP6877316B2 (ja) 2017-11-08 2017-11-08 エッチング方法
JPJP-P-2017-215590 2017-11-08

Publications (2)

Publication Number Publication Date
KR20190052633A true KR20190052633A (ko) 2019-05-16
KR102723940B1 KR102723940B1 (ko) 2024-10-31

Family

ID=66328817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180135234A KR102723940B1 (ko) 2017-11-08 2018-11-06 에칭 방법

Country Status (5)

Country Link
US (1) US10529583B2 (ko)
JP (1) JP6877316B2 (ko)
KR (1) KR102723940B1 (ko)
CN (1) CN109755125B (ko)
TW (1) TWI815828B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI766433B (zh) 2018-02-28 2022-06-01 美商應用材料股份有限公司 形成氣隙的系統及方法
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
JP7462444B2 (ja) * 2020-03-19 2024-04-05 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
JP2021163839A (ja) * 2020-03-31 2021-10-11 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050048789A1 (en) * 2003-09-03 2005-03-03 Merry Walter R. Method for plasma etching a dielectric layer
KR20160003565A (ko) * 2014-07-01 2016-01-11 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
JP2016136606A (ja) 2015-01-16 2016-07-28 東京エレクトロン株式会社 エッチング方法
KR20160141712A (ko) * 2014-04-09 2016-12-09 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000043984A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 콘택홀 형성방법
US9165783B2 (en) * 2012-11-01 2015-10-20 Applied Materials, Inc. Method of patterning a low-k dielectric film
JP6007143B2 (ja) * 2013-03-26 2016-10-12 東京エレクトロン株式会社 シャワーヘッド、プラズマ処理装置、及びプラズマ処理方法
JP6059165B2 (ja) * 2014-02-19 2017-01-11 東京エレクトロン株式会社 エッチング方法、及びプラズマ処理装置
JP6230954B2 (ja) * 2014-05-09 2017-11-15 東京エレクトロン株式会社 エッチング方法
JP6315809B2 (ja) * 2014-08-28 2018-04-25 東京エレクトロン株式会社 エッチング方法
JP6504827B2 (ja) * 2015-01-16 2019-04-24 東京エレクトロン株式会社 エッチング方法
US9865484B1 (en) * 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10062575B2 (en) * 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10026621B2 (en) * 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050048789A1 (en) * 2003-09-03 2005-03-03 Merry Walter R. Method for plasma etching a dielectric layer
KR20160141712A (ko) * 2014-04-09 2016-12-09 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 장치
KR20160003565A (ko) * 2014-07-01 2016-01-11 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
JP2016136606A (ja) 2015-01-16 2016-07-28 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
JP6877316B2 (ja) 2021-05-26
TWI815828B (zh) 2023-09-21
US20190139780A1 (en) 2019-05-09
KR102723940B1 (ko) 2024-10-31
CN109755125B (zh) 2023-05-02
US10529583B2 (en) 2020-01-07
JP2019087666A (ja) 2019-06-06
CN109755125A (zh) 2019-05-14
TW201933470A (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
US11145490B2 (en) Plasma processing method
KR102591952B1 (ko) 플라즈마 처리 장치
KR102723940B1 (ko) 에칭 방법
US20240290625A1 (en) Plasma processing apparatus
US11710643B2 (en) Method of etching and plasma processing apparatus
KR20210117944A (ko) 에칭 방법 및 플라즈마 처리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right