KR20000043984A - 반도체 소자의 콘택홀 형성방법 - Google Patents
반도체 소자의 콘택홀 형성방법 Download PDFInfo
- Publication number
- KR20000043984A KR20000043984A KR1019980060423A KR19980060423A KR20000043984A KR 20000043984 A KR20000043984 A KR 20000043984A KR 1019980060423 A KR1019980060423 A KR 1019980060423A KR 19980060423 A KR19980060423 A KR 19980060423A KR 20000043984 A KR20000043984 A KR 20000043984A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- forming
- insulating layer
- semiconductor device
- semiconductor substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 14
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 239000000463 material Substances 0.000 abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 11
- 238000004140 cleaning Methods 0.000 abstract description 3
- 238000001020 plasma etching Methods 0.000 abstract description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 abstract 1
- 229910002090 carbon oxide Inorganic materials 0.000 abstract 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 18
- 239000010410 layer Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 고밀도 플라즈마 소스를 사용한 식각 장비를 이용하여 우수한 서브-물질 선택비를 확보하고 콘택홀 단면에 테이퍼를 발생하게 함으로써 사이즈가 작은 콘택홀을 디파인하도록 한 반도체 소자의 콘택홀 형성방법에 관한 것으로서, 반도체 기판상에 절연막을 형성하는 단계와, 상기 절연막상의 일정영역에 마스크층을 형성하여 콘택영역을 정의하는 단계와, 상기 마스크층을 마스크로 이용하여 고밀도 플라즈마 장비에서 CxFy와 CxOy의 혼합가스를 사용하여 상기 반도체 기판의 표면이 노출되도록 상기 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계와, 상기 마스크층을 제거하는 단계를 포함하여 형성함을 특징으로 한다.
Description
본 발명은 반도체 소자의 제조공정에 관한 것으로, 특히 미세한 콘택홀을 형성하는데 적당한 반도체 소자의 콘택홀 형성방법에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 콘택홀 형성방법을 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래의 반도체 소자의 콘택홀 형성방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와 같이, 반도체 기판(11)상에 절연막(12)을 형성하고, 상기 절연막(12)상에 포토레지스트(Photo Resist)(13)를 도포한 후, 노광 및 현상공정으로 패터닝하여 콘택영역을 정의한다.
여기서 절연막(12)은 ILD(Inter Layer Directic)막으로 BPSG(BoroPhosphor Silicate Glass), PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate), USG(Undoped Silicate Glass)등을 사용한다.
도 1b에 도시한 바와 같이, 상기 패터닝된 포토레지스트(13)를 마스크로 이용하여 상기 반도체 기판(11)의 표면이 노출되도록 상기 절연막(12)을 선택적으로 제거하여 콘택홀(14)을 형성한다.
이때 상기 절연막(12)을 통해 상기 반도체 기판(11)의 표면까지 식각되도록 충분한 시간동안 식각을 진행한다.
여기서 상기 절연막(12)을 선택적으로 제거하여 콘택홀(14)을 형성하는 공정을 보다 상세히 설명하면 다음과 같다.
먼저, 콘택홀(14)을 형성하는 장비는 RIE(Reactive Ion Etching), 플라즈마 타입(Plasma Type)등의 플라즈마 장비를 사용하며, 이때 사용되는 가스는 Ar, CF4, CHF3및 CHF3/O2등의 혼합 가스를 사용하고, 고밀도 플라즈마 소스(Source)를 이용하는 경우 C2F6만을 첨가하여 콘택홀(14)을 형성한다.
상기와 같은 플라즈마 장비에서 사용되는 식각가스중에 Ar가스는 플라즈마 안정화 및 스퍼터링(Sputtering) 효과를 나타내는 가스로 작용하고 식각 반응에 직접 참여하지 않는다.
한편, 식각 반응시에 절연막(12)과 반도체 기판(11)과의 선택비를 높이기 위해 C/F비가 높은 CF4와 CHF3의 비를 적절히 혼합하여 식각 반응시 챔버(Chember)안으로 주입한다.
이때 사용 가스 유량은 Ar가스의 경우 100 ~ 1000sccm을 사용하고, CF4와 CHF3가스는 30 ~ 1000sccm을 사용한다.
상기 CF4와 CHF3가스의 유량비는 대략 CF4/CHF3는 0.5~1.5의 값을 사용한다.
그리고 RF 파워는 식각속도, 선택비와 프로파일에 큰 영향을 미치는데, 대략 500 ~ 1000W를 사용하고, 압력은 50 ~ 100mT를 사용한다.
도 1c에 도시한 바와 같이, 상기 콘택홀(14)을 형성하기 위해 사용된 포토레지스트(13)를 제거한 후, 세정공정을 실시하여 콘택홀(14)을 형성할 때 발생한 이물질을 제거함으로써 종래의 콘택홀 형성공정을 완료한다.
그러나 상기와 같은 종래의 반도체 소자의 콘택홀 형성방법에 있어서 다음과 같은 문제점이 있었다.
첫째, 콘택홀의 사이즈가 작은 경우 테이퍼(Taper)가 발생하면 과도한 폴리머(Polymer)발생으로 인하여 콘택홀의 바닥이 막히는 현상이 발생한다.
둘째, 서브-물질(Sub-Material)이 다르고 멀티-레벨(Multi-Level)의 단차가 발생하는 구조에서 콘택홀 형성시에 서브-물질의 선택비 확보가 어렵다.
셋째, 마이크로 로딩 효과(Micro Loading Effect)가 심해서 서브-물질 손실이 각각 다르게 발생하여 프로파일이 나쁘다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 고밀도 플라즈마 소스를 사용한 식각 장비를 이용하여 우수한 서브-물질 선택비를 확보하고 콘택홀 단면에 테이퍼를 발생하게 함으로써 사이즈가 작은 콘택홀을 디파인하도록 한 반도체 소자의 콘택홀 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래의 반도체 소자의 콘택홀 형성방법을 나타낸 공정단면도
도 2a 내지 도 2c는 본 발명에 의한 반도체 소자의 콘택홀 형성방법을 나타낸 공정단면도
도면의 주요부분에 대한 부호의 설명
21 : 반도체 기판 22 : 절연막
23 : 포토레지스트 24 : 콘택홀
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 콘택홀 형성방법은 반도체 기판상에 절연막을 형성하는 단계와, 상기 절연막상의 일정영역에 마스크층을 형성하여 콘택영역을 정의하는 단계와, 상기 마스크층을 마스크로 이용하여 고밀도 플라즈마 장비에서 CxFy와 CxOy의 혼합가스를 사용하여 상기 반도체 기판의 표면이 노출되도록 상기 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계와, 상기 마스크층을 제거하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 콘택홀 형성방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2c는 본 발명에 의한 반도체 소자의 콘택홀 형성방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와 같이, 반도체 기판(21)상에 절연막(22)을 형성하고, 상기 절연막(22)상에 포토레지스트(23)를 도포한 후, 노광 및 현상공정으로 패터닝하여 콘택영역을 정의한다.
도 2b에 도시한 바와 같이, 상기 패터닝된 포토레지스트(23)를 마스크로 이용하여 상기 반도체 기판(21)의 표면이 노출되도록 상기 절연막(22)을 선택적으로 제거하여 콘택홀(24)을 형성한다.
이때 상기 콘택홀(24)을 형성할 때 콘택홀(24)을 통해 반도체 기판(21)과 연결되도록 반도체 기판(21)의 표면도 소정깊이로 식각된다.
한편, 상기 절연막(22)을 선택적으로 제거하여 콘택홀(24)을 형성하는 식각장비의 소스는 HDP(High Density Plasma) 타입이고, 소스와 바이어스 파워(Bias Power)는 분리되게 사용할 수 있어 이온 밀도(Ion Density)와 이온 에너지(Ion Energy)를 조절할 수 있어 식각속도와 서브-물질 선택비 조절이 가능하다.
상기 HDP 타입의 식각장비에 사용되는 식각 가스는 C2F6와 CO를 사용하고, 콘택홀(24)을 형성할 때 주 가스는 C2F6인데 C2F6만 사용한 경우에는 콘택홀(24)이 88°이상으로 수직 프로파일(Vertical Profile)의 콘택홀을 형성시키고, 또 식각속도 높이는 가스로 작용을 한다.
한편, CO 가스는 하나의 가스이면서 주입 가스량에 따라 각 작용을 구분짖는 변곡점이 발생하는데 탄소(Carbon)로 작용을 하기도 하고, 산소(Oxygen)로 작용을 하기도 한다.
탄소로 작용하는 경우에는 테이퍼가 많이 발생하게 되고 산소로 작용하는 경우에는 콘택홀이 테이퍼의 발생이 적게 발생하여 콘택홀(24)의 기울기(Slope)가 수직하게 된다.
여기서 상기 콘택홀(24)을 형성시 사용되는 식각 장비는 HDP 장비에서 가능하며, 특히 ICP(Inductively Coupled Plasma) 플라즈마 타입의 장비로 루프(Roof) 재질이 실리콘(Silicon)을 사용하고 온도는 100 ~ 300℃이다.
그리고 RF 파워는 소스 및 바이어스가 각각 1000 ~ 3000W를 사용하고, 압력은 1.5 ~ 30mT를 사용하며, CxFy와 CxOy(예를 들면 C2F6와 CO 등)의 혼합 가스를 사용하며, CxFy와 CxOy의 사용 유량은 20 ~ 100sccm이고, CxFy와 CxOy의 유량비는 0.5 ~ 1.2의 값을 사용한다.
도 2c에 도시한 바와 같이, 상기 콘택홀(24)을 형성하기 위한 포토레지스트(23)를 제거한 후, 세정작업을 실시하여 콘택홀(24)을 형성할 때 발생한 이물질을 제거함으로 본 발명에 의한 콘택홀 형성공정을 완료한다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 콘택홀 형성방법은 다음과 같은 효과가 있다.
첫째, 종래의 콘택홀 사이즈가 작은 경우 테이퍼가 발생하면 과도한 폴리머 발생으로 인하여 콘택홀 바닥에서 막히는 현상이 발생하였으나 CO 가스의 첨가로 인하여 기판까지 막히지 않고 형성할 수 있다.
둘째, 서브-물질이 다르고 멀티-레벨의 단차가 발생하는 구조에서 콘택 형성시에 서브-물질과 고선택비를 확보할 수 있어 서브-물질의 손실을 최소화할 수 있다.
셋째, 마이크로 로딩 효과가 거의 없어 서브-물질의 손실 차이가 동일하여 프로파일을 향상시킬 수 있다.
넷째, 포토레지스트 선택비가 향상되어 에스펙트 비(Aspect Ratio)가 더 높은 콘택홀 형성공정에도 용이하게 적용할 수 있다.
Claims (3)
- 반도체 기판상에 절연막을 형성하는 단계;상기 절연막상의 일정영역에 마스크층을 형성하여 콘택영역을 정의하는 단계;상기 마스크층을 마스크로 이용하여 고밀도 플라즈마 장비에서 CxFy와 CxOy의 혼합가스를 사용하여 상기 반도체 기판의 표면이 노출되도록 상기 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계;상기 마스크층을 제거하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제 1 항에 있어서, 상기 콘택홀을 형성시 사용되는 고밀도 플라즈마 장비에서 식각조건은 온도는 100 ~ 300℃, RF 파워는 소스 및 바이어스가 각각 1000 ~ 3000W, 압력은 1.5 ~ 30mT, CxFy와 CxOy의 사용 유량은 20 ~ 100sccm, CxFy와 CxOy의 유량비는 0.5 ~ 1.2의 값을 사용하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제 1 항에 있어서, 상기 고밀도 플라즈마 장비중에 ICP 플라즈마 타입의 장비를 사용하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980060423A KR20000043984A (ko) | 1998-12-29 | 1998-12-29 | 반도체 소자의 콘택홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980060423A KR20000043984A (ko) | 1998-12-29 | 1998-12-29 | 반도체 소자의 콘택홀 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000043984A true KR20000043984A (ko) | 2000-07-15 |
Family
ID=19567240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980060423A KR20000043984A (ko) | 1998-12-29 | 1998-12-29 | 반도체 소자의 콘택홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000043984A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109755125A (zh) * | 2017-11-08 | 2019-05-14 | 东京毅力科创株式会社 | 蚀刻方法 |
| CN110970297A (zh) * | 2018-09-29 | 2020-04-07 | 长鑫存储技术有限公司 | 补偿性蚀刻方法及结构、半导体器件及其制备方法 |
-
1998
- 1998-12-29 KR KR1019980060423A patent/KR20000043984A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109755125A (zh) * | 2017-11-08 | 2019-05-14 | 东京毅力科创株式会社 | 蚀刻方法 |
| CN109755125B (zh) * | 2017-11-08 | 2023-05-02 | 东京毅力科创株式会社 | 蚀刻方法 |
| CN110970297A (zh) * | 2018-09-29 | 2020-04-07 | 长鑫存储技术有限公司 | 补偿性蚀刻方法及结构、半导体器件及其制备方法 |
| CN110970297B (zh) * | 2018-09-29 | 2024-06-07 | 长鑫存储技术有限公司 | 补偿性蚀刻方法及结构、半导体器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2913936B2 (ja) | 半導体装置の製造方法 | |
| KR100311487B1 (ko) | 산화막식각방법 | |
| KR19980018805A (ko) | 실리콘 기판의 건식 에칭 방법 (Method for dry-etching of silicon substrate) | |
| US6010968A (en) | Method for forming a contact opening with multilevel etching | |
| US6500727B1 (en) | Silicon shallow trench etching with round top corner by photoresist-free process | |
| US5968278A (en) | High aspect ratio contact | |
| JPH1197414A (ja) | 酸化シリコン系絶縁膜のプラズマエッチング方法 | |
| KR100780594B1 (ko) | 반도체장치의 건식 식각 방법 | |
| KR100434887B1 (ko) | 반도체 장치의 제조 방법 | |
| KR20000043984A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100377174B1 (ko) | 캐패시터의 제조 방법 | |
| KR100643570B1 (ko) | 반도체 소자 제조 방법 | |
| US20060138085A1 (en) | Plasma etching method with reduced particles production | |
| KR19990011466A (ko) | 반도체소자의 제조를 위한 건식식각방법 | |
| US6656847B1 (en) | Method for etching silicon nitride selective to titanium silicide | |
| KR100587039B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JPH07297174A (ja) | 半導体装置の製造方法 | |
| KR0146174B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100317310B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100249012B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| JPH0629252A (ja) | 半導体装置の製造方法 | |
| KR100910865B1 (ko) | 반도체소자 제조방법 | |
| KR20000061225A (ko) | 반도체소자의 트렌치 형성방법 | |
| KR100223760B1 (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| KR100298180B1 (ko) | 반도체소자의콘택홀형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |