KR20180044962A

KR20180044962A - 촬상 소자 및 촬상 장치

Info

Publication number: KR20180044962A
Application number: KR1020187008396A
Authority: KR
Inventors: 도루 다카기; 사토시 나카야마; 료지 안도; 다카시 세오; 요헤이 마츠오카; 요시유키 와타나베
Original assignee: 가부시키가이샤 니콘
Priority date: 2015-09-30
Filing date: 2016-09-26
Publication date: 2018-05-03
Also published as: KR102225297B1; US20200395397A1; CN108040502A; JP2021044571A; US20180308889A1; WO2017057278A1; US10686001B2; KR20210027548A; EP3358621A4; KR102398125B1; JPWO2017057278A1; EP3358621A1

Abstract

촬상 소자는, 마이크로 렌즈를 투과하여 입사된 광을 광전 변환하여 전하를 생성하는 광전 변환부와, 광전 변환부에서 생성된 전하를 축적하는 축적부와, 광전 변환부에서 생성된 전하를 축적부에 전송하는 전송부를 구비하고, 광전 변환부와 전송부와 축적부는, 마이크로 렌즈의 광축 방향을 따라서 형성된다.

Description

촬상 소자 및 촬상 장치

본 발명은 촬상 소자 및 촬상 장치에 관한 것이다.

특허문헌 1 의 공보에는, 다음과 같은 고체 촬상 소자가 개시되어 있다.

반도체 기판에는, 광전 변환부 및 신호 주사 회로부를 포함하고 화소 행렬을 배치하여 이루어지는 촬상 영역이 형성되어 있다. 촬상 영역은, 인접하는 화소와의 경계 부분에 대응하여 각 화소를 둘러싸도록 형성되는 소자 분리 절연막과, 반도체 기판의 표면 상이면서 소자 분리 절연막의 하방 영역에 형성되는 MOSFET 와, 반도체 기판 내의 소자 분리 절연막의 근방 영역에 형성되는 제 1 도전형의 제 1 확산층을 구비한다. 소자 분리 절연막은, 신호 주사 회로부가 형성되는 반도체 기판의 표면으로부터 반도체 기판 중에 오프셋되어 형성되며 또한 반도체 기판의 이면에 도달하여 형성되어 있다. MOSFET 는, 게이트 전극과, 반도체 기판 내이면서 게이트 전극의 상방에 형성되는 제 1 도전형의 제 2 확산층을 구비하고 있다. 제 1 확산층과 제 2 확산층이 접하고, 반도체 기판의 수직 방향에 있어서, 수직 방향과 직교하는 제 1 방향을 따른 제 1 확산층의 폭의 중심은, 제 1 방향을 따른 제 2 확산층의 폭의 중심 근방에 위치한다.

일본 특허 제5547260호

최근, 다화소화의 고체 촬상 소자가 요구되고 있다. 그러나, 종래의 고체 촬상 소자는, 제 1 확산층과 제 2 확산층이 반도체 기판의 표면을 따라 배치되어 있기 때문에, 다화소화하면 수광 면적이 작아진다. 수광 면적이 작아지면, 광전 변환에 의해 발생하는 전하량이 적어져, 감도의 열화가 우려된다.

본 발명의 제 1 양태에 의한 촬상 소자는, 마이크로 렌즈를 투과하여 입사된 광을 광전 변환하여 전하를 생성하는 광전 변환부와, 상기 광전 변환부에서 생성된 전하를 축적하는 축적부와, 상기 광전 변환부에서 생성된 전하를 상기 축적부에 전송하는 전송부를 구비한다. 상기 광전 변환부와 상기 전송부와 상기 축적부는, 상기 마이크로 렌즈의 광축 방향을 따라서 형성된다.

본 발명의 제 2 양태에 의한 촬상 소자는, 마이크로 렌즈의 광축과 교차하는 제 1 면과 제 2 면을 갖고, 상기 제 1 면과 상기 제 2 면의 사이에 상기 마이크로 렌즈를 투과하여 입사된 광을 광전 변환하여 전하를 생성하는 광전 변환부와, 상기 광전 변환부에서 생성된 전하를 축적하는 축적부와, 상기 광전 변환부에서 생성된 전하를 상기 축적부에 전송하는 전송부를 구비한다. 상기 마이크로 렌즈의 광축 방향에 있어서, 상기 광전 변환부는 상기 제 1 면측에 형성되고, 상기 축적부는 상기 제 2 면측에 형성되고, 상기 전송부는 상기 광전 변환부와 상기 축적부의 사이에 형성된다.

본 발명의 제 3 양태에 의한 촬상 장치는, 촬상 소자와, 촬상 소자로부터 출력된 신호에 기초하여 화상 데이터를 생성하는 생성부를 구비한다. 촬상 소자는, 마이크로 렌즈를 투과하여 입사된 광을 광전 변환하여 전하를 생성하는 광전 변환부와, 상기 광전 변환부에서 생성된 전하를 축적하는 축적부와, 상기 광전 변환부에서 생성된 전하를 상기 축적부에 전송하는 전송부를 구비한다. 상기 광전 변환부와 상기 전송부와 상기 축적부는, 상기 마이크로 렌즈의 광축 방향을 따라서 형성된다.

본 발명의 제 4 양태에 의한 촬상 장치는, 촬상 소자와, 촬상 소자로부터 출력된 신호에 기초하여 화상 데이터를 생성하는 생성부를 구비한다. 촬상 소자는, 마이크로 렌즈의 광축과 교차하는 제 1 면과 제 2 면을 갖고, 상기 제 1 면과 상기 제 2 면의 사이에 상기 마이크로 렌즈를 투과하여 입사된 광을 광전 변환하여 전하를 생성하는 광전 변환부와, 상기 광전 변환부에서 생성된 전하를 축적하는 축적부와, 상기 광전 변환부에서 생성된 전하를 상기 축적부에 전송하는 전송부를 구비한다. 상기 마이크로 렌즈의 광축 방향에 있어서, 상기 광전 변환부는 상기 제 1 면측에 형성되고, 상기 축적부는 상기 제 2 면측에 형성되고, 상기 전송부는 상기 광전 변환부와 상기 축적부의 사이에 형성된다.

도 1 은 제 1 실시형태에 의한 고체 촬상 소자 (100) 의 개략 구성을 나타내는 도면.
도 2 는 제 1 실시형태의 화소 (20) 의 등가 회로를 나타내는 도면.
도 3 은 제 1 실시형태의 화소 (20) 의 단면도.
도 4 의 (a) 는 제 1 실시형태의 링상 전송 게이트를 설명하는 횡단면도, (b) 는 배선면측에서 본 배치예를 나타내는 도면, (c) 는 다른 배치예를 나타내는 도면.
도 5 의 (a) 는 제 1 실시형태의 링상 게이트 전극 근방의 상세 구조를 설명하는 단면도, (b) ∼ (d) 는 각각 (a) 의 b-b 선, c-c 선, d-d 선 단면도, (e), (f) 는 전송 게이트 온시에 형성되는 반전층을 설명하는 횡단면도.
도 6 은 제 1 실시형태의 공정을 설명하는 도면.
도 7 은 도 6 에 계속되는 제 1 실시형태의 공정을 설명하는 도면.
도 8 은 도 7 에 계속되는 제 1 실시형태의 공정을 설명하는 도면.
도 9 는 도 8 에 계속되는 제 1 실시형태의 공정을 설명하는 도면.
도 10 은 전송 게이트 전극의 변형예를 설명하는 도 5 에 대응하는 도면.
도 11 은 제 2 실시형태의 화소 (20) 의 단면도.
도 12 는 제 3 실시형태의 화소 (20) 의 단면도.
도 13 의 (a) 는 제 4 실시형태의 화소 (20) 의 단면도, (b) 는 제 5 실시형태의 화소 (20) 의 단면도.
도 14 의 (a) 는 제 6 실시형태의 화소 (20) 의 단면도, (b) 는 제 7 실시형태의 화소 (20) 의 단면도.
도 15 는 제 4 실시형태의 변형예의 화소 (20) 의 단면도.
도 16 의 (a) 는 제 8 실시형태의 화소 (20) 의 단면도, (b) 는 제 9 실시형태의 화소 (20) 의 단면도.
도 17 의 (a) 는 제 10 실시형태의 화소 (20) 의 단면도, (b) 는 제 11 실시형태의 화소 (20) 의 단면도.
도 18 은 본 발명의 촬상 장치를 설명하는 블록도.

《제 1 실시형태》

(소자 개략 구성)

도 1 은, 본 실시형태의 고체 촬상 소자 (100) 의 개략 구성을 나타내는 도면이다.

고체 촬상 소자 (100) 는, 수광면 (입사면) 에 화소 (20) 를 화소 배열한 촬상부 (30) 를 구비한다. 이들 화소 (20) 에는, 수직 제어선 (32) 을 통해서, 수직 주사 회로 (31) 으로부터 구동 신호가 공급된다. 또, 화소 (20) 는, 열 단위로 수직 신호선 (21) 에 접속된다. 이 수직 신호선 (21) 은 화소 전류원 (22) 에 각각 접속된다.

한편, 화소 (20) 로부터 수직 신호선 (21) 에 대해 시분할로 출력되는 노이즈 출력과 신호 출력은, 열 앰프 (23) 을 통하여, CDS 회로 (24) (상관 이중 샘플링 회로) 에 순차적으로 입력된다. 이 CDS 회로 (24) 는, 양 출력의 차분을 취해 진정한 신호 출력을 생성한다. 이 진정한 신호 출력은, 수평 주사 회로 (33) 로부터의 구동 신호에 의해 수평 주사되어, 수평 신호선 (25) 에 순차 출력된다. 이 수평 신호선 (25) 의 신호 출력은, 출력 앰프 (26) 를 통해서 출력 단자 (27) 에 출력한다.

(화소 (20) 의 등가 회로)

도 2 는, 상기 서술한 화소 (20) 의 등가 회로를 나타내는 도면이다.

화소 (20) 에는, 포토다이오드 (PD (1)) 가 형성된다. PD (1) 는, 전송 구동 신호 (전송 게이트 전압) 에 의해 게이트 제어되는 전송 트랜지스터 (TG : 이하로 전송 게이트라고도 부른다) (4) 를 통하여 플로팅 디퓨전 (FD) (8) 에 접속된다. FD (8) 는, 증폭 트랜지스터 (AMP) (11) 의 게이트 전극에 접속된다. 또, FD (8) 는, 리셋 구동 신호 (리셋 게이트 전압) 에 의해 게이트 제어되는 리셋 트랜지스터 (RST : 이하에서 리셋 게이트라고도 부른다) (13) 를 통하여 기준 전위 (Vdd) 에 접속된다. 증폭 트랜지스터 (11) 는, 드레인이 전위 (Vdd) 에 접속되고, 소스가 선택 구동 신호 (선택 게이트 전압) 에 의해 게이트 제어되는 선택 트랜지스터 (SEL : 이하로 선택 게이트라고도 부른다) (12) 를 통하여 수직 신호선 (21) 에 접속된다.

전송 트랜지스터 (4) 의 전송 게이트 전압은 전송 배선 (4H) 을 통하여 공급된다. 리셋 트랜지스터 (13) 의 리셋 게이트 전압은 리셋 배선 (13H) 을 통하여 공급된다. 선택 트랜지스터 (12) 의 선택 게이트 전압은 선택 배선 (12H) 을 통하여 공급된다. 전송 배선 (4H), 리셋 배선 (13H) 및 선택 배선 (12H) 은, PD (1) 나 FD (8) 가 형성되는 기판과 동일한 기판 내의 배선 영역 (203) (배선층) 에 형성된다.

그 밖의 구성은 도 1 과 같기 때문에, 여기서의 중복 설명을 생략한다.

(화소 (20) 의 소자 구조)

도 3 은, 화소 (20) 의 소자 구조의 일부를 나타내는 단면도이다. 입사광은, 도 3 의 상방으로부터 입사된다.

고체 촬상 소자 (100) 는 반도체 기판 (200) 에 형성된다. 반도체 기판 (200) 은 모놀리식 반도체 기판이다. 반도체 기판 (200) 은, 도 3 의 상방 (수광면측) 으로부터 하방 (배선 영역측) 을 향해 적층되는 개략 3 개의 층으로 구성된다. 최상방에는 산화막 (201), 최하방에는 배선 영역 (203), 산화막 (201) 과 배선 영역 (203) 의 사이에는 확산 영역 (202) 이 형성된다. 또한, 확산 영역 (202) 을 반도체 영역이라고 부른다. 배선 영역 (203) 은 배선 이외의 영역이 산화층이다. 또한, 산화막 및 산화층은, 주로 반도체 기판을 산화한 영역으로 이루어지는 막 및 층이다.

(반도체 영역 (202))

반도체 기판 (200) 의 반도체 영역 (확산 영역) (202) 에는, 기판 두께 방향 (광이 입사되는 방향) 으로 긴, 세로로 긴 형상의 PD (1) 와, 기판의 면 방향으로 배치 형성되는 신호 판독 출력 회로 (300) 가 형성되어 있다. 반도체 영역 (202) 은, 얇은 층 형상의 기부 영역 (202K) 과, 기부 영역 (202K) 으로부터 광이 입사되는 수광면측으로 연장되는 볼록 영역 (202T) 을 갖는다. 볼록 영역 (202T) 에는 PD (1) 가 형성되고, 기부 영역 (202K) 에는 신호 판독 출력 회로 (300) 가 형성되어 있다. PD (1) 나 신호 판독 출력 회로 (300) 는, p 형 영역의 소정 지점에 p 형 불순물과 n 형 불순물을 적절한 농도로 선택적으로 주입함으로써 형성된다.

반도체 영역 (202) 에는, 입사된 광을 광전 변환에 의해 전하로 변환하는 PD (1) 와, PD (1) 에서 광전 변환된 전하를 화소 신호로서 수직 신호선 (21) 에 출력하기 위한 신호 판독 출력 회로 (300) 가 형성된다.

반도체 영역 (202) 에 형성되는 신호 판독 출력 회로 (300) 는, PD (1) 의 전하를 FD (8) 로 전송하는 전송 트랜지스터 (4) 와, 전송된 전하를 축적하여 전압으로 변환하는 FD (8) 와, FD (8) 의 출력 전압을 증폭하는 증폭 트랜지스터 (11) 와, FD (8) 를 리셋하는 리셋 트랜지스터 (13) 를 포함하여 구성된다.

전송 트랜지스터 (4) 는, 게이트 전극 (4g) 에 게이트 전압이 인가되면, PD (1) 에서 발생한 전하를 FD (8) 로 전송한다. 전송 게이트 전극 (4g) 은, PD (1) 의 외주의 산화막 (201) 에 형성된 링상의 전극이다. 전송 게이트 전극 (4g) 과 반도체 영역 (202) 의 사이에는 절연막 (202S) (산화막) 이 형성되어 있다. 링상의 전송 게이트 전극 (4g) 은 후술한다.

전송 트랜지스터 (4) 는, 게이트 전극 (4g) 에 게이트 전압이 인가되었을 때, PD (1) 에서 광전 변환된 전하를 FD (8) 로 전송하는 전송로 (채널) 가 p-n 접합부에 형성되는 트랜지스터이다. 전송로가 되는 p 영역 (1b) 는, 광이 입사되는 방향에 있어서 PD (1) 와 FD (8) 의 사이에 배치된다. 바꾸어 말하면, 광이 입사되는 수광면측으로부터 배선 영역측을 향해, PD (1) 와 p 영역 (1b) 과 FD (8) 가 배치되어 있다.

FD (8) 는, 전송 트랜지스터 (4) 로부터 전송되는 전하를 축적하여 전압으로 변환하는 커패시터로, PD (1) 의 아래의 반도체 기판 기부 영역 (202K) 에 형성되어 있다. 광전 변환에 의해 발생한 전하는 FD (8) 의 커패시터에 의해 전압으로 변환되고, 이 전압이 증폭 트랜지스터 (11) 의 게이트 전압이 된다. PD (1) 에서 발생한 전하 (Q) 를 FD (8) 의 용량 (C) 으로 나눈 값이 화소 (20) 의 화소 신호의 기초이기 때문에, FD (8) 의 용량을 작게 하는 것이 촬상 소자의 감도 향상에 기여한다.

증폭 트랜지스터 (11) 는, 게이트 전극 (11g) 에 인가되는 FD (8) 의 전압을 증폭시킨다. 증폭 트랜지스터 (11) 에 의해 증폭된 전압이, 도시하지 않은 적층되는 다른 반도체 기판의 선택 회로에 출력된다.

또한, 도시하지 않은 반도체 기판에 형성되는 선택 회로는, 증폭 트랜지스터 (11) 로부터 출력되는 화소 신호를 수직 신호선 (21) 에 출력하는 선택 트랜지스터 (12) 를 포함한다.

리셋 트랜지스터 (13) 는, 게이트 전극 (13g) 에 게이트 전압이 인가되면, FD (8) 에 축적된 전하를 배출하여 기준 전위 (Vdd) 로 리셋한다.

(링상 전송 게이트 전극 (4g))

도 4(a) 는, 전송 게이트 전극 (4g) 의 형상을 설명하는 도면으로서, 수광면측에서 화소 (20) 의 내부 구조를 본 모식도이다. 우하향의 해칭선은 p 영역, 세로의 해칭선은 폴리실리콘 영역이다. 도 4(a) 의 전송 게이트 전극 (4g) 은, p 영역 (도 3 의 1b) 의 주위를 둘러싸도록 배치되어 있다. 광이 입사되는 방향과 교차하는 방향에 있어서, 전송로가 되는 p 영역이 전송 게이트 전극 (4g) 의 사이에 있다. 전송 게이트 전극 (4g) 과 p 영역의 사이에는 절연막 (202S) 이 있다.

PD (1) 는, p 형 반도체 영역 (202) 의 기부 영역 (202K) 으로부터 수광면을 향해 돌출되어 있다. 각기둥 형상의 PD (1) 의 주위에는, 폴리실리콘에 의해 전송 게이트 전극 (4g) 이 링상으로 형성되어 있다.

도 5 를 참조하여 PD (1) 와 게이트 전극 (4g) 의 전기적 접속 관계를 설명한다.

(a) 의 b-b 단면을 (b) 에 나타내고, (a) 의 c-c 단면을 (c) 에 나타내고, (a) 의 d-d 단면을 (d) 에 나타낸다. 게이트 전극 (4g) 에 전압이 인가되었을 때, PD (1) 의 p 형 광전 변환 영역 (1c) 이 p 형 반도체 영역 (1b) 에 접속하도록 형성되어 있다. 즉, 게이트 전극에 전압이 인가되었을 때, c-c 단면에서는, p 형 광전 변환 영역 (1c) 의 외주 전체 둘레에 반전층이 형성되지만, (e) 에 나타내는 바와 같이, b-b 단면에서는, n 형 광전 변환 영역 (1a) 의 안쪽에 p 형 영역이 잔존된다. 이 p 형 영역의 잔존에 의해, 전송 게이트 전극에 게이트 전압이 인가되었을 때 p 형 영역 (1b, 1c) 이 GND 전위로 고정된다.

도 5 (b), (d) 로부터 알 수 있듯이, 게이트 전극 (4g) 에 전압이 인가되어 있지 않을 때에도, p 형 광전 변환 영역 (1c) 이 p 형 반도체 영역 (1b) 에 접속하도록 형성되어 있다.

도 4(b) 는, p 형 반도체 영역 (202) 의 기부 영역 (202K) 에 형성한 신호 판독 출력 회로 (300) 의 배치예를 배선면측에서 보아 나타낸 모식도이다. 좌하향의 해칭선은 n 영역, 세로의 해칭선은 폴리실리콘 영역, 점묘화 영역은 산화막이다.

리셋 게이트 전극 (13g) 은, 리셋 게이트 전극 (13g) 에 게이트 전압이 인가되면, FD (8) 에 축적된 전하를 배출하여 기준 전위 (Vdd) 로 리셋한다. 증폭 트랜지스터 (11) 는, 게이트 전극 (11g) 에 인가되는 FD (8) 의 전압에 기초하여 제어되고, FD (8) 의 전압을 증폭시킨다. GND 단자는, p 형 반도체 영역 (202) 을 GND 전위로 하기 위한 단자이다. 또한, 신호 판독 출력 회로 (300) 에 화소 신호를 출력하기 위한 선택 트랜지스터가 배치되어 있어도 된다.

도 4(c) 는, p 형 반도체 영역 (202) 의 기부 영역 (202K) 에 형성한 신호 판독 출력 회로 (300) 의 다른 배치예를 나타내는 모식도이다. 좌하향의 해칭선은 n 영역, 세로의 해칭선은 폴리실리콘 영역, 점묘화 영역은 산화막이다.

리셋 게이트 전극 (13g) 은, 리셋 게이트 전극 (13g) 에 게이트 전압이 인가되면 FD (8) 를 기준 전위 (Vdd) 로 리셋한다. 증폭 트랜지스터 (11) 는, 게이트 전극 (11g) 에 인가되는 FD (8) 의 전압에 기초하여 제어되고, FD (8) 의 전압을 증폭시킨다. GND 단자는, p 형 반도체 영역 (202) 을 GND 전위로 하기 위한 단자이다.

(배선 영역 (203))

도 3 으로 돌아와 설명한다. 배선 영역 (203) 에는, 상기 서술한 FD (8) 와 증폭 트랜지스터 (11) 의 게이트 전극 (11g) 을 접속하는 배선 (11H) 과, 리셋 트랜지스터 (13) 의 게이트 전극 (13g) 에 게이트 전압을 공급하는 리셋 배선 (13H) 이 형성되어 있다.

(산화막 (201))

산화막 (201) 의 표면, 즉 반도체 기판 (200) 의 이면인 수광면 (입사면) 에는 차광막 (450) 이 형성되어 있다. 차광막 (450) 은, 신호 판독 출력 회로 (300) 등에 광이 입사되는 것을 방지하기 위해 형성된다. 차광막 (450) 은, PD (1) 로의 광 입사에 제공되는 지점에 있어서, 수광면으로부터 우묵하게 패인 막자사발 형상의 광입사 영역 (400) 을 형성하는 각뿔부 (451) 를 구비하고 있다. PD (1) 는 광입사 영역 (400) 의 저부 (底部) 에 있어서 각뿔부 (451) 를 관통하여 수광면측으로 연장되어 있다. 광입사 영역 (400) 의 수광면에서의 넓이, 즉, 각뿔부 (451) 의 수광면측 단 (端) 의 윤곽이 촬상 소자 (100) 의 개구 (401) 가 된다. 차광막 (450) 은, 광입사 영역 (400) 에 입사되는 광이 신호 판독 출력 회로 (300) 등으로 입사되는 것을 방지한다. 차광막 (450) 은, 반도체 영역 (202) 의 적어도 일부를 차광한다. 또, 차광막 (450) 은, 전송 게이트 (4g) 에 게이트 전압을 제공하는 전송 배선 (도 2 에 부호 4H 로 나타내고 있다) 의 기능도 갖는다. 이 점은 나중에 설명한다.

(PD (1) 의 상세)

도 3 을 참조하여 PD (1) 를 상세하게 설명한다.

PD (1) 는, n 형 불순물을 p 형 반도체 영역 (202) 의 소정 영역에 선택적으로 주입하여 형성한 p-n 접합의 광전 변환부이다. PD (1) 는 각기둥 형상으로 형성되어 있다. 각기둥의 안쪽에는 n 형 광전 변환 영역 (1a) 이 형성되고, n 형 광전 변환 영역 (1a) 의 하방에 접하는 지점에는 p 형 광전 변환 영역 (1b) 이 형성되고, n 형 광전 변환 영역 (1a) 의 표면에는 p＋ 영역 (1c) 이 형성되어 있다. n 형 광전 변환 영역 (1a) 과 p 형 광전 변환 영역 (1b) 에 의해 p-n 접합의 광전 변환부를 형성하고 있다. 또한, PD (1) 는 각기둥 형상에 한정되지 않고, 광이 입사되는 방향으로 신장된 입체이면 된다. 예를 들어, 원기둥, 타원기둥, 각뿔, 원뿔, 타원뿔, 구체, 타원체, 다면체 등이어도 된다.

PD (1) 의 표면 영역 (1c) 의 p＋ 영역은, 광전 변환 영역 (1a) 의 공핍층이 표면에 도달하는 것을 방지한다. 공핍층이 표면에 도달하는 것이 방지되므로, 반도체 계면에서 발생하는 암전류가 광전 변환 영역 (1a) 으로 흘러드는 것을 방지한다.

p 형 광전 변환 영역 (1b) 의 하방에 접하도록 n 형 전하 축적 영역 (8) 이 형성된다. 편의상, 이 n 형 전하 축적 영역을 FD (8) 로서 설명한다.

전송 트랜지스터 (4) 의 게이트 전극 (4g) 에 게이트 전압이 인가되면, p 형 광전 변환 영역 (1b) 표면에 반전층인 n 형의 채널이 생긴다. 이 채널을 전류가 흘러서 FD (8) 에 전하가 축적된다.

PD (1) 는, 신호 판독 출력 회로 (300) 가 형성되는 반도체 영역 (202) 으로부터 수광면측으로 돌출하여 형성되어 있다. 바꾸어 말하면, PD (1) 는, 신호 판독 출력 회로 (300) 가 형성되어 있는 반도체 영역 (202) 의 기부 영역 (202K) 으로부터 수광면측으로 연장되어 돌출되는 볼록 영역 (202T) 에 형성되어 있다. 즉, 도 3 에 있어서, PD (1) 는, 신호 판독 출력 회로 (300) 가 형성되는 기부 영역 (202K) 으로부터 수광면측으로 연장되는 볼록 형상이다. 바꾸어 말하면, PD (1) 의 적어도 일부는, 광이 입사되는 방향을 따라 연장되는 볼록부를 가지고 있다. PD (1) 의 적어도 일부는, 후술하는 차광막 저부 (452) 가 갖는 개구부 (452A) 보다도 광이 입사되는 방향을 향해 연장되어 있고, 차광부 (452) 보다 수광면측에 있다. 또한, PD (1) 의 적어도 일부는, 반사막 (450) 또는 개구 (401) 보다도 광이 입사되는 방향을 향해 연장되어 있어도 된다.

또한, 볼록 형상의 PD (1) 의 연장 방향은 도시하지 않은 마이크로 렌즈의 광축 방향이다. 광이 입사되는 방향도 마이크로 렌즈의 광축 방향이다.

반도체 영역 (202) 의 볼록 영역 (202T) 은, 수광면측의 산화막 (201) 에 형성되어 있는 막자사발상 오목부에 기판 표면측으로부터 돌출되어 있다. 막자사발상의 오목부 형상을 규정하는 면에는 차광막 (450) 이 형성되어 있다. 오목부의 차광막 (450) 은 상기 서술한 각뿔부 (451) 이고, 각뿔부 (451) 의 상면에는, 바꾸어 말하면 오목부에는 산화층이 퇴적되어 있다. 오목부가 광로 영역 (400) 으로서 이용된다. 광로 영역 (400) 에 입사된 광은 차광막 (450) 의 각뿔부 (451) 에서 반사되어 PD (1) 의 측면 (1d) 으로부터 입사된다.

광로 영역 (400) 에는 산화막, 예를 들어 산화층이 퇴적되어 있다고 설명했지만, 가시광 성분의 투과율이 소정 이상이면, 광로 영역 (400) 내부의 재질은 산화층으로 한정되지 않는다.

광로 영역 (400) 내부를 공동 (空洞) 으로 해도 된다. 광로 영역 (400) 의 형상은 사각형에 한정되지 않는다. 예를 들어, 광로 영역 (400) 의 형상은, 원, 타원, 다각형, 원환이어도 된다.

차광막 (450) 은, 각뿔부 (451) 의 최하단에서 수광면과 평행하게 형성된 저부 (452) 를 구비하고 있다. PD (1) 가 형성된 반도체 영역 (202) 의 볼록 영역 (202T) 은, 이 저부 (452) 를 관통하여, 즉 저부 (452) 에 형성한 개구부 (452A) 를 통하여 수광면을 향해 연장되어 있다. 광로 영역 (400) 에 입사된 광은 차광막 (450) 의 저부의 차광막 (452) 에 의해 차광되어, 산화막 (201) 하방의 반도체 영역 (202) 으로 광이 입사되는 것을 방지한다.

바꾸어 말하면, 광로 영역 (400) 의 내주 경사면에는 반사막 (451) 이 형성되고, 광로 영역 (400) 의 저부에는 차광막 (452) 이 형성되어 있다. 반사막 (451) 및 차광막 (452) 은, 예를 들어 반사율이 높은 알루미늄 등을 PVD 로 형성할 수 있다. 반사막 (451) 은 반사율이 높은 재료, 차광막 (452) 은 광 투과율이 낮은 재료로 형성되면 되며, 동일한 재료여도 되고, 상이한 재료여도 된다.

광로 영역 (400) 의 상면에는, 컬러 필터와 마이크로 렌즈가 형성되어 있다. 컬러 필터를 생략할 수도 있다.

이상 설명한 고체 촬상 소자 (100) 에 의한 광전 변환 동작을 설명한다.

고체 촬상 소자 (100) 의 수광면에는 매트릭스상으로 화소가 배열되어 있다. 촬상 소자 (100) 에 도달한 광은, 화소마다 형성되어 있는 마이크로 렌즈에 의해 집광된다. 집광된 광은 컬러 필터에 의해 파장 선택되어 개구 (401) 로부터 광로 영역 (400) 에 입사된다. 입사광의 일부는 PD (1) 의 면 (1e) 으로부터 내부로 입사된다. 광로 영역 (400) 에 입사된 광 중 면 (1e) 으로부터 PD (1) 에 입사된 광 이외의 광, 즉 PD (1) 의 외측면 (1d) 과 반사막 (차광막 (450) 의 각뿔부) (451) 의 사이의 광로 영역 (400) 에 입사된 광은, 반사막 (451) 에서 반사되어 PD (1) 에 측면 (1d) 으로부터 입사된다. PD (1) 는, 면 (1e) 과 측면 (1d) 으로부터 입사되는 광을 전하로 광전 변환한다. 이로써, PD (1) 는 입사된 광으로부터 보다 효율적으로 전하를 발생시킨다.

광로 영역 (400) 의 저부에 입사되는 광은 차광막 (452) 에 의해 차광된다. 차광막 (452) 은, 입사광이 신호 판독 출력 회로 (300) 가 형성되어 있는 반도체 영역 (202) 에 입사되는 것을 방지한다. 이로써, 판독 출력 회로 (300) 에 입사된 광에 의한 노이즈의 발생을 저감할 수 있다. 차광막 (452) 은, 상기 서술한 바와 같이 PD (1) 가 볼록 형상이기 때문에, PD (1) 가 광이 입사되는 방향을 향해 연장되는 부분에 개구부 (452A) 를 갖는다.

전송 트랜지스터 (4) 와 리셋 트랜지스터 (13) 에 의해 PD (1) 와 FD (8) 를 리셋하고 나서 소정의 축적 시간이 경과한 시점에서 전송 트랜지스터 (4) 를 온하면, PD (1) 에 축적된 전하에 의한 검출 전류에 의해 FD (8) 에 전하가 축적된다. FD (8) 에 축적된 전하는 전압으로 변환되어 증폭 트랜지스터 (11) 의 게이트 전극에 인가되어 증폭된다. 증폭된 전압은 도시하지 않은 기판에 형성된 선택 트랜지스터 (12) 로부터 화소 신호로서 선택되어 수직 신호선 (21) 에 출력된다.

PD (1) 로부터 FD (8) 로의 검출 전류는, 반도체 기판의 두께 방향으로 흐른다. 즉, 수직 전송된다.

특허문헌 1 의 고체 촬상 소자에 있어서, 전하를 화소 신호로서 취출하는 신호 판독 출력 회로 (300) 는, 전송 회로와 증폭 회로와 선택 회로의 사이에서 신호를 반도체 기판 표면을 따라 전송한다.

제 1 실시형태의 고체 촬상 소자 (1) 에서는, PD (1) 로부터 FD (8) 까지의 신호 경로가 기판 두께 방향이 되어, 그 만큼, 전송 트랜지스터 (4) 의 기판 표면 방향의 크기를 작게 할 수 있다. 즉, 화소의 소형화를 도모할 수 있다.

이상 설명한 제 1 실시형태에 의한 고체 촬상 소자의 작용 효과는 다음과 같다.

(1) 고체 촬상 소자 (100) 는, 입사된 광을 광전 변환하여 전하를 생성하는 PD (광전 변환 영역) (1) 와, PD (1) 로부터 전하가 전송되는 FD (전하 전송 영역) (8) 를 포함하는 판독 출력 회로 (300) 가 형성된 반도체 영역 (202) 을 구비한다. 반도체 영역 (202), 즉 PD (1) 의 적어도 일부는, 수광면측에 형성한 광로 영역 (입사 영역) (400) 으로 돌출하여 형성되어 있다.

이와 같은 PD (1) 의 구성에 의해, 입사광이 PD (1) 의 면 (1e) 과 측면 (1d) 으로부터 입사되므로, PD (1) 의 수광 면적이 커진다. 따라서, S/N 비가 커져, 감도가 향상된다. 또, 노출 시간의 단축에 의한 S/N 비의 열화, 화소의 미소화에 수반되는 S/N 비의 열화를 방지할 수 있다. 따라서, 예를 들어 1000 ∼ 10000 프레임과 같은 고속 판독 출력되는 고체 촬상 소자라도 노이즈가 적은 고화질의 화상을 얻을 수 있다.

(2) PD (1) 는 광로 영역 (400) 의 저부를 관통하여 수광면측까지 연장되어 있다. PD (1) 의 측면 (1d) 으로부터 입사되는 광의 일부가, PD (1) 의 측면 (1d) 을 따라 광로 영역 안에서 하방으로 입사되고, 수광면측으로부터 판독 출력 회로 (300) 가 형성되어 있는 반도체 영역 (202) 에 광이 입사되지 않도록, 광로 영역 (400) 의 저부에는 차광막 (452) 이 형성되어 있다.

그 때문에, PD (1) 의 측면으로부터의 광의 입사를 가능하게 한 구성을 채용해도, 판독 출력 회로 (300) 로의 광의 입사가 저감되어, 노이즈의 발생을 억제할 수 있다.

(3) n 형 영역 (1a) 과 p 형 영역 (1b) 과 p＋ 영역 (1c) 을 포함하는 PD (1) 는, FD (8) 를 포함하는 판독 출력 회로 (300) 의 형성면보다 수광면측으로 연장되어 있다. FD (8) 는 p 형 영역 (1b) 의 바로 아래에 접하고 있다. 그 때문에, PD (1) 에서 발생한 전하는, PD (1) 로부터 FD (8) 로 수직 전송된다. 즉, 반도체 기판의 면에 평행한 횡전송 방식이 아니라, 반도체 기판 두께 방향의 신호 경로에 의해 전하의 전송이 이루어진다. 그 결과, PD (1) 의 전하를 FD (8) 로 횡전송하는 종래 기술의 고체 촬상 소자와 비교하면, 화소를 소형화할 수 있다.

(4) 제 1 실시형태의 고체 촬상 소자 (100) 의 전송 게이트 전극 (4g) 은 PD (1) 의 p 형 영역 (1b) 을 둘러싸는 링 형상이다. 그 때문에, 게이트폭이 실질적으로 넓어져 전송 효율이 개선된다. 또한, 게이트 전극 형상이 PD (1) 의 광축에 대해 점대칭 형상으로, 제조 프로세스를 안정시킬 수 있다.

이상 설명한 고체 촬상 소자 (100) 의 제조 방법을 설명한다. 또한, 이하의 설명에서는 각 공정에서 사용하는 마스크 형상과 레지스트 도포 등의 프로세스에 대한 설명은 생략한다.

도 6(a) : 고체 촬상 소자 (100) 를 제조하기 위해서 n 형 반도체 기판 (501) 을 준비한다.

도 6(b) : n 형 반도체 기판의 상면에 소자 분리 산화막 (502) 을 형성한다.

도 6(c) : n 형 반도체 기판의 상면측에 p 형 영역 (503) 을 형성한다.

도 6(d) : p 형 영역 (503) 의 상면에 게이트 전극 (504) 을 폴리실리콘으로 형성한다.

도 6(e) : p 형 영역 (503) 의 상면에 소스 영역 (505) 과 드레인 영역 (506) 을 형성한다. 또한, GND 컨택트 영역 (507) 을 제작한다.

도 6(f) : p 형 영역 (503) 의 상면에 산화막 (508) 을 퇴적시킨다.

도 7(a) : 도 6(f) 의 공정을 끝낸 중간 제품 (C1) 의 산화막 (508) 의 상면에 지지 기판 (509) 을 접합한다.

도 7(b) : 도 7(a) 의 공정을 끝낸 중간 제품 (C2) 의 표리를 반전시킨다.

도 7(c) : 도 7(b) 에서 반전된 중간 제품 (C3) 의 n 형 영역 (501) 을 연마하여 박막화한다.

도 7(d) : 박막화한 중간 제품 (C4) 을 상층의 n 형 영역 (501) 으로부터 p 형 영역 (503) 의 상층까지 볼록 형상으로 에칭한다. 볼록 형상부 (511) 는 후공정을 거쳐 PD (1) 가 되는 영역이다.

도 7(e) : 볼록 형상으로 에칭된 중간 제품 (C5) 의 상면에 산화막 (512) 을 형성한다.

도 7(f) : 산화막 (512) 이 형성된 중간 제품 (C6) 의 볼록 형상부 (511) 의 최하단부의 외주 전체 둘레에 폴리실리콘으로 링상 게이트 전극 (513) (4g) 을 형성한다.

도 8(a) : 도 7(f) 의 공정을 끝낸 중간 제품 (C7) 의 상면에 반사 방지막 질화막 (514) 을 형성한다.

도 8(b) : 도 8(a) 의 공정을 끝낸 중간 제품 (C8) 의 상면에 산화막 (515) 을 형성한다.

도 8(c) : 도 8(b) 의 공정을 끝낸 중간 제품 (C9) 의 산화막 (515) 을 에칭하여 볼록 형상부 (511) 의 외주부에 각뿔상의 오목부 (516) 를 형성한다.

도 8(d) : 도 8(c) 의 공정을 끝낸 중간 제품 (C10) 의 산화막 상면에 금속 재료에 의해 차광막 (517) (450, 451, 452) 을 증착한다. 차광막 (517) 은 전송 트랜지스터의 게이트 전압의 배선층 (4H) 으로도 사용된다.

도 8(e) : 도 8(d) 의 공정을 끝낸 중간 제품 (C11) 의 차광막 (517) 의 상면에 산화막 (518) 을 형성한다. 산화막 (518) 의 상면에 지지 기판 (519) 을 접합한다.

도 8(f) : 도 8(e) 의 공정을 끝낸 중간 제품 (C12) 의 표리를 반전시키고, 상면에 각종 배선 (520, 521) 을 형성한다.

도 9 : 도 8(f) 의 공정을 끝낸 중간 제품 (C13) 의 지지 기판 (519) 을 제거하고 반전시킨다. 이것이 도 3 에서 설명한 고체 촬상 소자 (100) 이다.

《제 1 실시형태의 변형예》

도 10(a) 는, 제 1 실시형태의 변형예의 고체 촬상 소자 (100R) 를 나타낸다.

제 1 실시형태에서는, 전송 게이트 전극 (4g) 을 링상으로 했지만, 제 1 실시형태의 변형예에서는, 도 10(c) ∼ (e) 에 나타내는 바와 같이 コ 자상 게이트 (4gK), L 자상 게이트 (4gL), 일면 게이트 (4gI) 중 어느 것으로 한다. 비교를 위해, 링상 게이트 (4g) 를 도 10(b) 에 나타낸다.

도 10(a) 에 나타내는 바와 같이, 게이트 전극이 형성되지 않는 PD (1) 의 좌측면부에서는, 볼록 영역 (202T) 의 p＋ 영역 (1c) 과 p 형 영역 (1b) 과 기부 영역 (202K) 의 p 형 영역 (202p) 이 전기적으로 접속되어 있다. 그 때문에, 게이트가 온되었을 때에도 p 형 영역 (1b) 이 GND 전위에 고정된다.

게이트 전압이 인가되었을 때에 p 형 영역 (1b) 의 주위에 형성되는 반전층의 형상은, 게이트 형상에 대응한다. 도 10(g) ∼ (i) 에 나타내는 바와 같이, コ 자상 게이트 (4gK) 에서는 반전층은 コ 자상이 되고, L 자상 게이트 (4gL) 에서는 L 자상이 되고, 일면 게이트 (4gI) 에서는 일직선상이 된다. 비교를 위해, 링상 게이트 (4g) 의 반전층을 도 10(f) 에 나타낸다.

제 1 실시형태의 변형예의 고체 촬상 소자 (100R) 는 제 1 실시형태와 동일한 작용 효과를 발휘할 수 있다.

《다른 실시형태》

이상 설명한 고체 촬상 소자 (100) 에서는, PD (1) 의 바로 아래에 FD (8) 를 배치 형성하여 전하 전송을 기판 두께 방향으로 하였다. 즉, 고체 소자 (100) 는, 전하를 종방향으로 전송하는 구조이다. 이하에서는, 전하를 종방향으로 전송하는 방식을 세로 전송 방식 혹은 수직 전송 방식이라고 부르고, 이들의 다른 실시형태를 설명한다.

일반적으로, 촬상 소자의 내부 양자 효율은 포토다이오드의 형성 위치와 광의 파장에 의해 정해지는 광흡수 깊이에 의존한다. 실리콘 표면측에 포토다이오드가 형성되는 표면 조사형의 화소에서는, 내부 양자 효율은 단파장 광일수록 높고, 장파장 광일수록 낮다. 반대로, 이면 조사형의 화소에서는, 실리콘 기판의 깊숙한 영역에 포토다이오드가 형성되므로, 내부 양자 효율은 장파장 광일수록 높고, 단파장 광일수록 낮아진다.

포토다이오드를 어느 고정된 깊이로 형성하는 것이 아니라, 파장마다 최적의 깊이로 포토다이오드를 형성할 수 있으면, 표면 조사형에서도 이면 조사형에서도 내부 양자 효율은 향상된다. 그러나, 실리콘 기판의 깊숙한 영역에 포토다이오드를 형성하면 완전 전송이 어려워지기 때문에, 종래에는 제작이 곤란하였다.

이하에서 설명하는 제 2 실시형태 ∼ 제 5 실시형태의 구성을 갖는 고체 촬상 소자는, 수직형 전송 게이트 구조를 사용하여 광 파장에 따른 깊이의 포토다이오드를 실현함으로써, 감도를 향상시킬 수 있다.

《제 2 ∼ 제 3 실시형태》

제 1 실시형태에서는, 수광면으로부터 PD 까지의 깊이 위치는 파장 선택한 광에 관계없이 고정되어 있다. 제 2 실시형태에서는, 입사면 (수광면) 으로부터 PD 까지의 깊이 위치를 파장 선택한 광에 따른 위치, 즉 RGB 화소에 따른 위치로 한다. 또한 제 2 실시형태에서는, 수직형 전송 게이트 구조를 채용하여 PD 로부터 FD 로 전하를 전송한다.

예를 들어, 컬러 필터가 베이어 배열의 표면 조사형 화소에서는, R 화소, G 화소, B 화소의 순으로 포토다이오드를 기판 표면으로부터 실리콘층의 깊숙한 위치에 형성하고, 수직형 전송 게이트 (61R, 61G, 61B) 의 게이트 길이도 거기에 따라 길이를 바꾼다. 이면 조사형 화소에서는 반대로 포토다이오드를 B 화소, G 화소, R 화소의 순으로 기판 표면으로부터 깊게 형성하고, 게이트 길이도 거기에 따른 길이로 한다.

《제 2 실시형태》

도 11 의 고체 촬상 소자 (100A) 는 이면 조사형이다. Si 층 (651) 과 배선층 (652) 으로 이루어지는 반도체 기판 (600) 상에 RGB 의 화소가 베이어 배열로 형성되어 있다. PD (1) 는, RGB 의 파장에 따른 깊이에 배치되고, PD (1) 의 전하는 수직형 전송 게이트 (61R, 61G, 61B) 에 의해 FD (8) 에 전송된다.

구체적으로는, R 화소의 Si 층 (651) 내에는, Si 층 (651) 의 표면 (651a) 으로부터 제 1 깊이 위치에 PD (1) 가, Si 층 (651) 의 표면 (651a) 에는 FD (8) 가 형성되어 있다. G 화소의 Si 층 (651) 내에는, Si 층 (651) 의 표면 (651a) 으로부터 제 2 깊이 위치에 PD (1) 가, Si 층 (651) 의 표면 (651a) 에는 FD (8) 가 형성되어 있다. B 화소의 Si 층 (651) 내에는, Si 층 (651) 의 표면 (651a) 으로부터 제 3 깊이 위치에 PD (1) 가, Si 층 (651) 의 표면 (651a) 에는 FD (8) 가 형성되어 있다. 제 1 깊이 위치 (R 화소) ＜ 제 2 깊이 위치 (G 화소) ＜ 제 3 깊이 위치 (B 화소) 이다.

RGB 의 각 화소에 있어서, PD (1) 와 FD (8) 의 사이에서 전하를 전송하는 수직형 전송 게이트 (61R, 61G, 61B) (이하, 대표하여 부호 61 로 한다) 가 Si 층 (651) 내에 형성되어 있다. 게이트 길이는, 전송 게이트 (61R) ＜ 전송 게이트 (61G) ＜ 전송 게이트 (61B) 이다.

배선층 (652) 에는, 수직형 전송 게이트 (61) 의 게이트 전극 (652V) 과, 게이트 전극 (652V) 에 게이트 제어 신호를 공급하는 배선층 (652H) 이 형성되어 있다. 또, FD (8) 의 전위를 도시 생략한 증폭 트랜지스터에 전송하는 배선 (653H) 도 형성되어 있다. 또한, 배선층 (652) 의 배선 이외의 영역은 SiO2 등의 산화막 (652S) 이다.

《제 3 실시형태》

도 12 의 고체 촬상 소자 (100B) 는 표면 조사형이다. 도 11 의 이면 조사형의 고체 촬상 소자 (100A) 를 표면 조사형의 소자로 대신한 것이다.

구체적으로는, R 화소의 Si 층 (651) 내에는, Si 층 (651) 의 표면 (651a) 으로부터 제 4 깊이 위치에 PD (1) 가, Si 층 (651) 의 표면 (651a) 에는 FD (8) 가 형성되어 있다. G 화소의 Si 층 (651) 내에는, Si 층 (651) 의 표면 (651a) 으로부터 제 5 깊이 위치에 PD (1) 가, Si 층 (651) 의 표면 (651a) 에는 FD (8) 가 형성되어 있다. B 화소의 Si 층 (651) 내에는, Si 층 (651) 의 표면 (651a) 으로부터 제 6 깊이 위치에 PD (1) 가, Si 층 (651) 의 표면 (651a) 에는 FD (8) 가 형성되어 있다. 제 4 깊이 위치 (R 화소) ＞ 제 5 깊이 위치 (G 화소) ＞ 제 6 깊이 위치 (B 화소) 이다.

RGB 의 각 화소에 있어서, PD (1) 와 FD (8) 의 사이에서 전하를 전송하는 수직형 전송 게이트 (61R, 61G, 61B) (이하, 대표하여 부호 61 로 한다) 가 Si 층 (651) 내에 형성되어 있다. 게이트 길이는, 전송 게이트 (61R) ＞ 전송 게이트 (61G) ＞ 전송 게이트 (61B) 이다.

도 10 과 동일한 지점에는 동일한 부호를 부가하고 상세한 설명은 생략한다.

도 11, 도 12 에 나타낸 제 2 및 제 3 실시형태에 의한 고체 촬상 소자 (100A, 100B) 는 다음과 같은 작용 효과를 나타낸다.

(1) 도 11 및 도 12 에 나타낸 변형예의 고체 촬상 소자 (100A 와 100B) 는, 화소 내의 포토다이오드의 형성 깊이와, 수직형 전송 게이트의 게이트 길이가, 컬러 필터색별로 상이하도록 하였다. 색마다 PD (1) 가 다른 깊이에 형성되어 있어도, 수직형 전송 게이트 길이를 최적화하고, 전송 게이트를 PD (1) 에 인접하여 배치시킴으로써, 전송 특성을 악화시키지 않고 내부 양자 효율을 향상할 수 있다.

《제 4 실시형태》

도 13(a) 는, 제 4 실시형태의 고체 촬상 소자 (100C) 를 설명하는 도면이다. 이 고체 촬상 소자 (100C) 는, 제 2 실시형태에서 나타낸 수직 전송 게이트 (61) 의 종단면 형상을 사다리꼴 형상으로 한 것이다. 이하, 설명한다.

통상, 청색광에 대한 감도를 높이기 위해 형성되는 광전 변환부의 깊이 위치는 Si 기판 두께가 2.0 ∼ 3.0 ㎛ 인 경우에는, 그 기판 두께의 절반 이하부터 입사 표면까지의 위치에 광전 변환부를 형성할 필요가 있다 (일본 공개특허공보 2014-1499898호, 일본 공개특허공보 2014-225560호 참조). 그 때문에 전송 게이트부를 Si 기판의 절반 이상의 깊이까지, 요컨대 1.0 ∼ 1.5 ㎛ 의 길이에 형성할 필요가 있다.

그러나, 이와 같이 전송 게이트가 긴 트랜지스터의 구조에서는 광전 변환부에 축적된 전하를 완전하게 전송하기가 어렵다. 즉, 통상적인 산화막 구조의 수직형의 전송용 트랜지스터에서는, 광전 변환부와 게이트의 사이에 반전층이 형성되어, 광전 변환부와 게이트부의 계면에 전하가 정체된다. 그 결과, 전송 프로세스 후에 잔류한 전하가 광전 변환부로 되돌아와, 전송 회귀의 원인이 되어 버린다. 이 전송되고 남은 것이 잔상의 발생 원인이 된다.

또한, 상기한 통상적인 구조와 같이, 게이트 산화막 두께가 균일하고 구조적으로 게이트폭도 일정한 경우, 게이트 전극 단부에 비해, 게이트 전극 중앙부쪽이 길게 온되므로, 오프되었을 때, 전송 도중의 전하가 게이트 중앙 부근에 미미하게 체류함으로써, 전송 회귀의 원인이 된다.

이와 같은 문제를 해소하기 위해, 광전 변환부로부터 전하 축적부로 전하를 전송하는 수직 전송 게이트의 단면 형상을, 광전 변환부로부터 전하 축적부에 가까워질수록 게이트 단면적이 커지는 형상으로 한다.

예를 들어, 도 13(a) 에 나타내는 이면 조사형의 고체 촬상 소자 (100C) 는, 광전 변환부 (PD) (1) 와, 수직형으로 형성된 종단면 형상이 사다리꼴, 횡단면 형상이 사각형인 수직 전송 게이트부 (62) 와, 수직 전송 게이트부 (62) 에서 전송된 전하를 축적하는 전하 축적부 (FD) (8) 를 구비한다. 또, 수직 전송 게이트부 (62) 의 상저부의 산화막 (62U) 의 두께는, 사다리꼴의 다리부와 전하 축적부 (8) 에 걸친 산화막 (62L) 의 두께에 비해 크다.

또한, 부호 71 은 마이크로 렌즈, 72 는 컬러 필터, 81 은 p 형 반도체 영역, 91 은 배선층이다.

제 4 실시형태의 고체 촬상 소자 (100C) 에 의하면, 제 1 실시형태와 동일한 작용 효과를 얻을 수 있다. 이에 추가하여, 수직 전송 게이트부 (62) 의 단면적이 광전 변환부 (1) 로부터 전하 축적부 (8) 에 가까워짐에 따라서 커지도록, 또한, 수직 전송 게이트부 (62) 의 상저부의 산화막 (62U) 의 두께가, 사다리꼴의 다리부와 전하 축적부 (8) 에 걸친 산화막 (62L) 의 두께에 비해 커지도록 하고 있다. 이로써 축적 전하 전송 경로에 있는 전위 포텐셜 장벽이 완화되어, 축적 전하 전송 특성이 향상된다. 또, 전송되고 남은 것이나, 전송 회귀를 저감시킬 수 있어, 위색 (僞色), 잔상도 방지할 수 있다.

바꾸어 말하면, 수직 전송 게이트부 (62) 의 상저부의 산화막 (62U) 이, 사다리꼴의 다리부와 전하 축적부 (8) 에 걸친 산화막 (62L) 보다 게이트 산화막이 두껍기 때문에, FD 측 단부에 비해, PD 측 단부에서 게이트 온 시간이 짧고, 또, FD 측에서 단면적 (게이트폭) 을 넓힘으로써, 게이트 오프되었을 때, 반전층이 PD 측에서부터 소멸되어 가므로, PD 측으로의 전하 회귀를 저감할 수 있다,

《제 5 실시형태》

도 13(b) 에 나타내는 고체 촬상 소자 (100D) 는, 도 13(a) 의 사다리꼴의 수직 전송 게이트부 (62) 대신에, 종단면 형상이 직각 삼각형, 횡단면 형상이 사각형인 수직 전송 게이트부 (62A) 를 채용한 것이다. 수직 전송 게이트부 (62A) 의 상저부의 산화막 (62U) 의 두께는, 사다리꼴의 다리부와 전하 축적부 (8) 에 걸친 산화막 (62L) 의 두께에 비해 크다.

이와 같은 제 5 실시형태의 고체 촬상 소자 (100D) 는 제 1 실시형태의 작용 효과와 제 4 실시형태의 작용 효과를 발휘할 수 있다.

《제 4 및 제 5 실시형태의 변형예》

제 4 실시형태의 고체 촬상 소자 (100C) 의 PD (1) 의 반도체 영역 표면으로부터의 깊이 위치와 전송 게이트 길이를, 도 11 의 제 2 실시형태에서 설명한 바와 같이 할 수 있다. 제 5 실시형태의 고체 촬상 소자 (100D) 의 표면 조사형의 고체 촬상 소자에 적용하는 경우, RGB 화소의 PD (1) 의 반도체 영역 표면으로부터의 깊이 위치와 전송 게이트 길이는, 도 12 의 제 3 실시형태에서 설명한 바와 같이 할 수 있다.

이와 같이 파장마다 PD 형성 깊이 위치와 게이트 길이 제어를 실시하면, 제 2 실시형태와 동일한 작용 효과를 발휘할 수 있다.

《제 6 실시형태》

도 14(a) 는 제 6 실시형태의 이면 조사형의 고체 촬상 소자 (100E) 를 설명하는 도이다. 고체 촬상 소자 (100E) 는, 도 13(a) 의 고체 촬상 소자 (100C) 의 하나의 화소에 1 쌍의 PD (1L), PD (1R) 를 형성한 이른바 2PD 형의 소자이다. 즉, 고체 촬상 소자 (100E) 는, 1 쌍의 PD (1L), PD (1R) 와, 1 쌍의 PD (1L), PD (1R) 에 대응하는 FD (8L, 8R) 를 구비하고 있다. PD (1L) 의 전하는 전송 게이트 (62BL) 로부터 FD (8L) 에 전송된다. PD (1R) 의 전하는 전송 게이트 (62BR) 로부터 FD (8R) 에 전송된다. 전송 게이트 (62BL, 62BR) 의 종단면 형상은 사다리꼴, 횡단면 형상은 사각형이고, PD (1L, 1R) 로부터 FD (8L, 8R) 에 가까워질수록 경로 단면적이 커진다. 또, 수직 전송 게이트부 (62A) 의 상저부의 산화막 (62U) 의 두께는, 사다리꼴의 다리부와 전하 축적부 (8) 에 걸친 산화막 (62L) 의 두께에 비해 크다.

따라서, 제 6 실시형태에서도 제 4 실시형태와 동일한 작용 효과를 얻을 수 있다.

이와 같은 제 6 실시형태의 고체 촬상 소자 (100E) 에 의하면, 전송되고 남은 것이나, 전송 회귀를 저감시킬 수 있다. 그 결과, 위색, 잔상을 방지할 수 있다.

포토다이오드가 4 개, 8 개, … 로 증가한 경우에도 동일하다.

《제 7 실시형태》

도 14(b) 는 제 7 실시형태의 고체 촬상 소자 (100F) 를 나타내는 도면이다. 이 고체 촬상 소자 (100F) 는, 도 14(a) 의 전송 게이트 (62BL, 62BR) 의 종단면 형상을 직각 삼각형으로 한 것이다. 그 밖에는 제 6 실시형태와 동일하여 설명을 생략한다.

《제 6 및 7 실시형태의 변형예》

제 6 및 7 실시형태의 변형예와 같이, 제 6 및 제 7 실시형태에 나타낸 고체 촬상 소자 (100E, 100F) 와 같은 2 PD 방식의 화소 구조에 있어서, 포토다이오드 깊이를 파장마다 바꾸는 경우, P 형 분리 깊이도 동일한 깊이로 형성할 필요가 있다. 그러나, 실리콘의 깊숙한 영역에서 양호한 P 형 분리 구조를 형성하기는 곤란하다. 실리콘의 깊숙한 영역에서 P 형 분리가 불충분하면, 표면 조사형 소자에서는 장파장 광에서, 이면 조사형 소자에서는 반대로 단파장 광에서 분리 특성이 나빠진다. 그래서, 상이한 파장의 광에 대해서도 높은 동분할 (瞳分割) 집광률을 달성하기 위해, 파장마다 PD 위치를 실리콘층 표면으로부터 소정의 깊이 위치로 설정하는 것이 바람직하다.

즉, 제 6 실시형태의 고체 촬상 소자 (100E) 의 PD (1) 의 반도체 영역 표면으로부터의 깊이 위치와 전송 게이트 길이를, 도 11 의 제 2 실시형태에서 설명한 바와 같이 하는 것이 바람직하다. 또, 제 7 실시형태의 고체 촬상 소자 (100F) 의 표면 조사형의 고체 촬상 소자에 적용하는 경우, RGB 화소의 PD (1) 의 반도체 영역 표면으로부터의 깊이 위치와 전송 게이트 길이를, 도 12 의 제 3 실시형태에서 설명한 바와 같이 하는 것이 바람직하다.

이와 같이, 수직형 전송 게이트 구조를 사용하여 광 파장에 따른 깊이의 포토다이오드를 실현함으로써, 감도를 향상시키고, 또, 광 파장에 따라 포토다이오드 개구율을 조정함으로써, 분리 특성을 향상시킬 수 있다. 이와 같은 구성을 채용하면, 실리콘층의 심부에 형성된 광전 변환부에 대해서도 완전 전송 가능한 트랜지스터 구조이고, 높은 동분할 집광률을 달성할 수 있다.

《제 4 실시형태의 변형예》

도 15 에 나타내는 고체 촬상 소자 (100G) 에서는, P-에피택셜층 (81) 의 상면 근방에 P＋ 영역 (81A) 이 형성되어 있다. PD (1) 는, 이 P＋ 영역 (81A) 에 접하고 있다. 그 때문에, PD (1) 의 접합 용량이 증가하여, 포화 전자수의 향상을 기대할 수 있다.

또한, 도 13(a) 와 동일한 지점에는 동일한 부호를 부여하고 설명을 생략한다.

제 4 실시형태 ∼ 제 7 실시형태의 고체 촬상 소자는 다음과 같은 구성의 것도 포함한다.

(1) 이면 조사형의 고체 촬상 소자에 있어서, 화소마다 다른 깊이에 형성된 광전 변환부와, 광전 변환부에서 광전 변환된 신호를 판독 출력하기 위해, 깊이 방향으로 테이퍼각을 갖고 형성된 게이트부와, 게이트부를 전송 경로로 한 상기 광전 변환부에 대응하는 깊이에 형성된 수직형 트랜지스터와, 수직형 트랜지스터로부터 전송된 전하를 축적하는 플로팅 디퓨전과, 소정의 트랜지스터를 함유하는 화소 트랜지스터로 구성되는 고체 촬상 소자.

(2) (1) 의 소자에 있어서, 수직형 트랜지스터는, 광전 변환부 근방부의 단변을 상저, 실리콘 표면 근방을 하저로 한 사다리꼴 구조를 하고 있다.

(3) (1) 의 소자에 있어서, 수직형 트랜지스터의 사다리꼴 구조는 사다리꼴의 다리와 하저와의 전송로측이 이루는 각도가 75±10 도인 고체 촬상 소자.

(4) (1) 의 소자에 있어서, 수직형 트랜지스터의 사다리꼴 구조의 상저부는 광전 변환부 근방에 위치하고, 광전 변환부를 관통하지 않는 깊이에 위치하는 고체 촬상 소자.

(5) (1) 의 소자에 있어서, 수직형 트랜지스터의 사다리꼴 구조에 대해 화소단으로부터의 상저부의 중심 위치까지의 거리를 J 로 하고, 화소 피치를 Pt 로 했을 때, J/Pt ＞ 1/2 를 만족하는 고체 촬상 소자.

(6) (1) 의 소자에 있어서, 수직형 트랜지스터의 사다리꼴 구조에 대해 플로팅 디퓨전으로부터의 상저부의 중심 위치로부터 하저에 그은 수직선의 발까지의 거리를 H 로 하고, 광전 변환부 폭을 W 로 했을 때, W/2 ＜ H 를 만족하는 고체 촬상 소자.

(7) (1) 의 소자에 있어서, 수직형 트랜지스터의 사다리꼴 구조의 상저부의 산화막은 사다리꼴의 다리부와 플로팅 디퓨전에 걸친 산화막 두께에 대해 큰 고체 촬상 소자.

(8) (1) 의 소자에 있어서, 수직형 트랜지스터의 사다리꼴 구조의 상저부의 산화막 (L1) 과 사다리꼴의 다리부와 플로팅 디퓨전에 걸친 산화막 두께 (L2) 의 비 (L1/L2) 가 L1/L2 ＞ 4 가 되는 고체 촬상 소자.

(9) (1) 의 소자에 있어서, 수직형 트랜지스터의 사다리꼴 구조의 상저부 (A1) 와 하저부 (A2) 의 비 (A1/A2) 가 0 ≤ A1/A2 ≤ 5 가 되는 고체 촬상 소자.

(10) (1) 의 소자에 있어서, 한 화소 내에 두 개의 PD 를 갖는 구조인 경우에는, 화소 피치를 Pt, 화소 좌단에서부터 왼쪽 상저부의 중심 위치를 J1, 화소 우단에서부터 오른쪽 상저부의 중심 위치를 J2 로 한 경우에 J1/Pt ＞ 1/4 이면서 J2/Pt ＞ 1/4 로 하는 고체 촬상 소자.

이상 설명한 제 1 실시형태 ∼ 제 7 실시형태의 고체 촬상 소자는, 반도체 기판 (200) 에 형성되는 고체 촬상 소자 (100 ∼ 100F) 로서, 입사광을 광전 변환하여 전하를 생성하는 광전 변환부 (1) 와, 광전 변환부 (1) 에서 생성된 전하를 축적하는 축적부 (8) 와, 광전 변환부 (1) 에서 생성된 전하를 축적부 (8) 에 전송하는 전송로가, 입사광이 입사되는 방향을 따라, 바꾸어 말하면 마이크로 렌즈의 광축 방향을 따라 배치되는 고체 촬상 소자라고 기술할 수도 있다.

또, 이상 설명한 제 1 실시형태 ∼ 제 7 실시형태의 고체 촬상 소자는, 입사광이 입사되는 방향과 교차하는 제 1 면과 제 2 면을 갖고, 제 1 면과 제 2 면의 사이에, 입사광을 광전 변환하여 전하를 생성하는 광전 변환부 (1) 와, 광전 변환부 (1) 에서 생성된 전하를 축적하는 축적부 (8) 와, 광전 변환부 (1) 에서 생성된 전하를 축적부 (8) 에 전송하는 전송로가 배치된 반도체 기판 (200) 을 구비한다. 상기 광전 변환부 (1) 는, 입사광이 입사되는 방향에 있어서 제 1 면측에 배치되고, 축적부 (8) 는 광전 변환부보다 제 2 면측에 배치되고, 전송로는, 광전 변환부 (1) 와 축적부 (8) 의 사이에 배치된다.

이와 같은 고체 촬상 소자에 의하면, 광전 변환부, 전송로, 축적부를 반도체 기판 두께 방향으로 배치할 수 있기 때문에, 화소를 보다 고밀도로 실장할 수 있다.

특히, 제 1 실시형태의 고체 촬상 소자 (100) 와 같이, 광전 변환부 (1) 의 바로 아래에 축적부 (8) 를 배치하여, 소자 평면에서 보아 광전 변환부 (1) 의 범위 내에 축적부 (8) 와 전하 전송로가 배치된 예에서는, 화소의 고밀도 실장이 보다 효과적이다.

또, 제 1 실시형태의 고체 촬상 소자 (100) 에서는, 세로로 긴 광전 변환부 (1) 를 채용하여, 그 면 (1e) 뿐만 아니라 측면 (1d) 으로부터 광이 입사되도록 광로 영역 (400) 을 형성했기 때문에, 광전 변환 효율도 좋다.

《제 8 ∼ 제 11 실시형태》

상기 서술한 제 1 ∼ 제 7 실시형태의 고체 촬상 소자는 PD 와 FD 간의 전하를 수직 전송하는 것이다. 이하의 제 8 실시형태 ∼ 제 11 실시형태의 고체 촬상 소자는, 화소마다 메모리부를 갖는 글로벌 전자 셔터 방식의 고체 촬상 소자로서 메모리부와 FD 간의 전하를 수직 전송하는 것이다.

글로벌 전자 셔터를 실현하기 위해, PD 에 축적된 전하를 메모리로 전송하는 것과 동시에 PD 로 전송할 필요가 있다. 그러나, 동시에 FD 에 전송하면, FD 로부터 판독되기까지 Si 계면으로부터의 암전류가 축적되어 SN 비가 악화된다. 이 문제를 해결하기 위해 화소부의 차광된 영역에 축적 메모리를 형성하는 구조가 일본 공개특허공보 2012-9697호에서 제안되어 있다. 그러나, 차광 영역을 형성하여 축적 메모리를 형성하면, 인접하고 있는 PD 의 면적을 압박하기 때문에, 감도 저하로 이어진다.

제 8 ∼ 제 11 실시형태의 고체 촬상 소자는, PD 면적의 유지와, PD 로부터 FD 까지 전송하는 동안에 있어서의 메모리부의 암전류 축적을 억제하도록 구성된 글로벌 전자 셔터를 갖는 MOS 형 고체 촬상 소자이다.

《제 8 실시형태》

도 16(a) 는, 제 8 실시형태에 의한 표면 조사형의 고체 촬상 소자 (100H) 의 화소 단면의 일부를 나타내는 도면이다. 반도체 기판 (200) 은, 반도체 영역 (202) 과 배선층 (203) 의 2 층 구조이다. 반도체 영역 (202) 에는, n 형 기판에 형성한 p 형 영역 안에 n 형 이온을 도프한 n 형 영역이 형성되고, 이로써 n-p 접합의 PD (1) 가 형성되어 있다. 반도체 영역 (202) 의 표면의 PD (1) 의 측방에는 n＋ 영역의 FD (8) 가 형성되어 있다. 반도체 영역 (202) 의 FD (8) 의 바로 아래에는 메모리부 (81) 가 형성되어 있다. FD (8) 에는, 도시하지 않은 증폭 트랜지스터의 게이트 전극에 전압 신호를 공급하는 증폭 게이트 배선 (11H) 이 접속되어 있다. 게이트 배선 (11H) 은 배선층 (203) 에 형성된다.

PD (1) 와 메모리부 (81) 의 사이에는 제 1 전송 게이트 (141) 가 형성되어 있다. 제 1 전송 게이트 (141) 와 함께 FD (8) 를 사이에 둔 위치에는 제 2 전송 게이트 (142) 가 형성되어 있다. 제 1 및 제 2 전송 게이트 (141, 142) 는, 기판 수직 방향으로 연장되는 트렌치형 전송 게이트이다.

제 1 전송 게이트 (141) 에 게이트 신호가 입력되면, PD (1) 의 전하가 반도체 영역 (202) 의 Pwell 영역을 통과하여 메모리부 (81) 에 전송되어, 메모리부 (81) 에 전하가 축적된다. 제 2 전송 게이트 (142) 에 게이트 신호가 입력되면, 메모리부 (81) 의 전하가 반도체 영역 (202) 의 Pwell 영역을 통과하여 FD (8) 에 전송되어, FD (8) 에 전하가 축적된다. 메모리부 (81) 로부터 FD (8) 로의 전하 전송은 입사면을 향하는 방향의 수직 전송이다.

《제 9 실시형태》

도 16(b) 는, 제 9 실시형태에 의한 이면 조사형의 고체 촬상 소자 (100H) 의 화소 단면의 일부를 나타내는 도면이다. 도 16(a) 와 동일한 지점에는 동일한 부호를 부여하고 설명을 생략한다. 메모리부 (81) 에 광입사를 방지하기 위해, 수광면측의 수광면에 차광막 (455) 이 형성되어 있다.

《제 10 실시형태》

도 17(a) 는, 제 10 실시형태에 의한 표면 조사형의 고체 촬상 소자 (100J) 의 화소 단면의 일부를 나타내는 도면이다. 도 16(a) 와 동일한 지점에는 동일한 부호를 부여하고 설명을 생략한다.

Si 계면으로부터 발생하는 암전류 혼입을 방지하기 위해, Pwell 영역은, p 형 이온 농도가 높은 PD 부 (91) 와, p 형 이온 농도가 낮은 FD 부 (92) 로 분할하여 형성되어 있다. FD 부 (92) 에는, p 형 농도가 낮은 Pwell 영역에 바이어스 전압을 인가하는 바이어스 전극 (93) 이 형성되어 있다.

바이어스 전극 (93) 으로부터 FD 부 (92) 의 Pwell 영역에 바이어스 전압을 인가하면, 메모리부 (81) 로부터 FD (8) 에 전하가 전송된다.

또한, 도 16(a) 와 동일한 지점에는 동일한 부호를 부여하고 설명을 생략한다.

《제 11 실시형태》

도 17(b) 는, 제 11 실시형태에 의한 이면 조사형의 고체 촬상 소자 (100K) 의 화소 단면의 일부를 나타내는 도면이다. 도 17(a) 와 동일한 지점에는 동일한 부호를 부여하고 설명을 생략한다. 메모리부 (81) 에 대한 광입사를 방지하기 위해 이면측에 차광막 (455) 이 형성되어 있다.

제 8 ∼ 제 11 실시형태의 고체 촬상 소자는 다음과 같은 작용 효과를 나타낸다.

(1) 제 8 및 제 9 실시형태의 고체 촬상 소자 (100H, 100I) 에서는, 트렌치형 전송 게이트 (142) 에 의한 종방향 전송을 가능하게 함으로써, FD (8) 의 하부에 일시적으로 전하를 축적하는 메모리부 (81) 를 형성할 수 있다. 메모리부 (81) 를 매립할 수 있기 때문에, Si 계면으로부터의 암전류 성분이 축적되는 것을 방지하는 효과가 있다.

(2) 제 8 및 제 9 실시형태의 고체 촬상 소자 (100H, 100I) 에서는, 트렌치형 전송 게이트 (141 과 142) 사이의 반도체 영역에 있어서 FD (8) 의 바로 아래에 메모리부 (81) 를 배치하였다. 이 때문에, 수광면으로부터의 입사광이 메모리부 (81) 로 입사되는 것을 방지할 수 있어, 노이즈가 저감된다.

(3) 제 9 및 제 11 실시형태의 이면 조사형의 고체 촬상 소자 (100I, 100K) 에서는, 메모리부 (81) 의 이면측에 차광막 (455) 을 형성함으로써, 메모리부 (81) 의 차광을 실현할 수 있어, 누설광에 의한 노이즈를 저감할 수 있다.

(4) 제 10 및 제 11 실시형태의 고체 촬상 소자 (100J, 100K) 에서는, p 형 이온 농도가 낮은 FD 부 (81) 의 Pwell 영역에 바이어스 전극 (93) 으로부터 바이어스 전위를 공급하여, 메모리부 (81) 와 FD (8) 의 사이에 공핍층 영역을 넓히고, 메모리부 (81) 와 FD (8) 를 접합시켜 전하가 전송된다. 전송시의 Si 계면에 있어서의 암전류를 한층 더 억제하는 효과가 있다.

이와 같이 제 8 ∼ 제 11 실시형태의 고체 촬상 소자에 의해, SN 비가 양호한 글로벌 전자 셔터를 가능하게 한 고체 촬상 소자를 실현할 수 있다.

제 8 실시형태 ∼ 제 11 실시형태의 고체 촬상 소자는 다음과 같은 구성의 것도 포함한다.

(1) PD (1) 와, 전하를 검출하는 FD (8) 와, PD (1) 에서 축적된 전하를 일시 보존하는 메모리부 (81) 와, PD (1) 로부터 메모리부 (81) 에 전송하기 위한 매립형 전송 게이트 (141) 와, 메모리부 (8) 로부터 FD (8) 에 전송하기 위한 매립형 전송 게이트 (142) 를 갖고, 메모리부 (81) 는 적어도 일부가 FD 의 하부에 형성되어 있는 고체 촬상 소자.

(2) (1) 의 소자에 있어서, 이면측에 메모리부 (81) 를 입사광으로부터 차광하는 차광막 (455) 을 갖는 이면 조사형 고체 촬상 소자.

(3) PD (1) 와, 전하를 검출하는 FD (8) 와, PD (1) 에서 축적된 전하를 일시 보존하는 메모리부 (81) 와, PD (1) 로부터 메모리부 (81) 에 전송하기 위한 매립형 전송 게이트 (141) 와, FD (8) 로부터 PD (1) 의 영역에 형성되는 P 형 또는 N 형 well 영역과, 메모리부 (81) 와 FD (8) 를 접합하는 영역이 되는 P 형 또는 N 형 well 영역과, 메모리부 (81) 와 FD (8) 를 접합하는 영역의 P 형 또는 N 형 well 전위를 제어하는 P 형 또는 N 형 well 바이어스 전극 (93) 을 갖고, 메모리부 (81) 는 적어도 일부가 FD (8) 의 하부에 형성되어 있는 고체 촬상 소자.

(4) (3) 의 소자에 있어서, 이면측에 메모리부 (81) 를 입사광으로부터 차광하는 차광막 (455) 을 갖는 이면 조사형 고체 촬상 소자.

본 발명에 의한 고체 촬상 소자는 이상에서 설명한 실시형태나 변형예로 한정되지 않고, 다음과 같은 고체 촬상 소자도 본 발명에 포함된다. 도면도 참조하여 설명한다.

(1) 반도체 기판 (200) 에 형성되는 고체 촬상 소자는, 광이 입사되는 방향과 교차하는 제 1 면과 제 2 면을 갖고, 제 1 면과 제 2 면의 사이에, 입사된 광을 광전 변환하여 전하를 생성하는 광전 변환부 (1) 와, 광전 변환부 (1) 에서 생성된 전하를 축적하는 축적부 (8) 와, 광전 변환부 (1) 에서 생성된 전하를 축적부 (8) 에 전송하는 전송로 (4) 가 배치된 반도체 기판을 구비한다. 광전 변환부 (1) 는, 광이 입사되는 방향에 있어서 제 1 면측에 배치되고, 축적부 (8) 는 광전 변환부 (1) 보다 제 2 면측에 배치되고, 전송로 (4) 는, 광전 변환부 (1) 와 축적부 (8) 의 사이에 배치된다.

광전 변환부 (1) 와 축적부 (8) 와 전송로 (4) 가 반도체 기판 (200) 의 제 1 면과 제 2 면의 사이에 배치되어 있다. 제 1 면은 광이 입사되는 방향과 교차하는 방향이다. 광전 변환부 (1) 와 축적부 (8) 와 전송로 (4) 는 광이 입사되는 방향으로 배치되게 되어, 화소의 소형화에 기여한다.

(2) 상기 (1) 의 소자에 있어서, 제 1 면은 광이 입사되는 수광면이다.

(3) 상기 (1) 의 소자에 있어서, 반도체 기판 (200) 은, 평판상의 기부 영역 (202K) 으로부터 입사된 광의 수광면의 방향으로 연장되는 볼록 형상의 볼록 영역 (202T) 을 갖고, 광전 변환부 (1) 는, 볼록 영역 (202T) 에서 수광면측으로 연장되어 있다.

(4) 상기 (3) 의 소자에 있어서, 축적부 (8) 의 출력을 증폭시키는 증폭 트랜지스터 (11) 가 기부 영역 (202K) 의 제 2 면측에 형성되어 있다.

(5) 상기 (1) 의 소자에 있어서, 전송로는, 광전 변환부 (1) 의 전하를 축적부 (8) 에 전송하는 전송 트랜지스터 (4) 를 갖고, 전송 트랜지스터 (4) 의 게이트 전극 (4g) 은, 제 1 면측에 형성되어, 축적부 (8) 의 주위를 둘러싸는 환상 전극이다.

(6) 상기 (5) 의 소자에 있어서, 광전 변환부 (1) 의 주위에는, 수광면에 형성한 개구 (401) 로부터 광전 변환부 (1) 로 입사된 광을 유도하는 입사광로 (400) 가 형성된다. 입사광로 (400) 는, 개구 (401) 가 형성되고, 축적부 (8) 로의 광의 입사를 차단하는 차광막 (450) 에 의해 구획되며, 차광막 (450) 은 전송 트랜지스터 (4) 의 게이트 전극 (4g) 에 대한 구동 신호의 배선 경로이다.

광전 변환부 (1) 에는 광로 영역 (400) 을 전진하는 광이 복수의 방향으로부터 입사되므로, 광에 의해 발생하는 전하를 많게 할 수 있다. 즉, 양자 효과를 증대화할 수 있다.

(7) 상기 (1) ∼ (6) 의 소자에 있어서, 광이 입사되는 반도체 기판 (200) 의 수광면으로부터 광전 변환부 (1) 와 축적부 (8) 를 보았을 때, 광전 변환부 (1) 와 축적부 (8) 가 서로 겹쳐져서 배치되어 있다. 이로써, 화소의 소형화가 가능해진다.

(8) 상기 (1) ∼ (6) 의 소자에 있어서, 광이 입사되는 반도체 기판 (200) 의 수광면에는 광의 개구 (401) 가 형성되고, 개구 (401) 로부터 광전 변환부 (1) 와 축적부 (8) 를 보았을 때, 광전 변환부 (1) 와 축적부 (8) 가 개구 (401) 의 범위 내에서 서로 겹쳐져서 배치되어 있다. 이로써, 화소의 소형화가 가능해진다.

(9) 상기 (4) 의 소자에 있어서, 반도체 기판 (202) 과는 다른 반도체 기판에는, 증폭 트랜지스터 (11) 에 의해 증폭한 신호를 선택하는 선택부 (12) 가 형성되고, 다른 반도체 기판이 반도체 기판 (202) 에 적층되어 있다.

또 본 발명은, 도 18 에 나타내는 바와 같이, 상기 서술한 각 실시형태, 변형예의 촬상 소자 (100) 와, 촬상 소자 (100) 로부터 출력된 신호에 기초하여 화상 데이터를 생성하는 생성부 (1500) 를 구비하는 촬상 장치 (1600) 로서도 실시할 수 있다.

다음의 우선권 기초 출원의 개시 내용은 인용문으로서 여기에 도입된다.

일본 특허출원 2015년 제195346호 (2015년 9월 30일 출원)

1 : 포토다이오드
1a : n 형 광전 변환 영역
1b : p 형 광전 변환 영역
1c : 표면 영역
1d : 측면
1e : 면
4 : 전송 트랜지스터
4g : 전송 게이트 전극
4H : 전송 배선
8 : 플로팅 디퓨전
11 : 증폭 트랜지스터
12 : 선택 트랜지스터
13 : 리셋 트랜지스터
20 : 화소
21 : 수직 신호선
61, 61R, 61G, 61B, 62, 141, 142 : 수직 전송 게이트
81 : 메모리부
91 : PD 부
92 : FD 부
93 : 바이어스 전극
100 ∼ 100K : 고체 촬상 소자
200 : 반도체 기판
201 : 산화막
202 : 반도체 영역
203 : 배선 영역
202K : 기부 영역
202T : 볼록 영역
400 : 광로 영역
401 : 개구
450, 452 : 차광막
451 : 반사막

Claims

마이크로 렌즈를 투과하여 입사된 광을 광전 변환하여 전하를 생성하는 광전 변환부와,
상기 광전 변환부에서 생성된 전하를 축적하는 축적부와,
상기 광전 변환부에서 생성된 전하를 상기 축적부에 전송하는 전송부를 구비하고,
상기 광전 변환부와 상기 전송부와 상기 축적부는, 상기 마이크로 렌즈의 광축 방향을 따라서 형성되는, 촬상 소자.
제 1 항에 있어서,
상기 전송부는, 상기 마이크로 렌즈의 광축 방향에 있어서, 상기 광전 변환부와 상기 축적부의 사이에 형성되는, 촬상 소자.
마이크로 렌즈의 광축과 교차하는 제 1 면과 제 2 면을 갖고, 상기 제 1 면과 상기 제 2 면의 사이에 상기 마이크로 렌즈를 투과하여 입사된 광을 광전 변환하여 전하를 생성하는 광전 변환부와, 상기 광전 변환부에서 생성된 전하를 축적하는 축적부와, 상기 광전 변환부에서 생성된 전하를 상기 축적부에 전송하는 전송부를 구비하는 촬상 소자로서,
상기 마이크로 렌즈의 광축 방향에 있어서, 상기 광전 변환부는 상기 제 1 면측에 형성되고, 상기 축적부는 상기 제 2 면측에 형성되고, 상기 전송부는 상기 광전 변환부와 상기 축적부의 사이에 형성되는, 촬상 소자.
제 3 항에 있어서,
상기 제 1 면은 광이 입사되는 입사면인, 촬상 소자.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 전송부는, 상기 광전 변환부에서 생성된 전하를 상기 축적부에 전송하는 전송로인, 촬상 소자.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 축적부의 주위에 형성되고, 상기 광전 변환부에서 생성된 전하를 상기 축적부에 전송하는 전송로를 형성하는 전극을 구비하는, 촬상 소자.
제 6 항에 있어서,
상기 전극은, 상기 전송로의 주위의 적어도 일부를 둘러싸고 형성되는, 촬상 소자.
제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 마이크로 렌즈를 투과하여 상기 축적부에 입사되는 광을 차광하는 차광부를 구비하고,
상기 광전 변환부는, 상기 마이크로 렌즈와 상기 차광부의 사이에서, 상기 마이크로 렌즈를 투과하여 입사된 광을 수광하는, 촬상 소자.
제 8 항에 있어서,
상기 광전 변환부는, 상기 마이크로 렌즈와 상기 차광부의 사이에서, 상기 마이크로 렌즈의 광축과 교차하는 방향으로부터 입사된 광을 수광하는 수광면을 갖는, 촬상 소자.
제 8 항 또는 제 9 항에 있어서,
상기 광전 변환부는, 상기 마이크로 렌즈와 상기 차광부의 사이에서, 상기 마이크로 렌즈를 투과하여 입사된 광을 수광하는 복수의 수광면을 갖는, 촬상 소자.
제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
상기 광전 변환부의 적어도 일부는, 상기 차광부보다도 입사광이 입사되어 오는 측으로 돌출되는, 촬상 소자.
제 11 항에 있어서,
상기 차광부는 개구부를 갖고,
상기 광전 변환부의 적어도 일부는, 상기 개구부로부터, 상기 차광부보다도 입사광이 입사되어 오는 측으로 돌출되는, 촬상 소자.
제 1 항 내지 제 12 항 중 어느 한 항에 기재된 촬상 소자와,
상기 촬상 소자로부터 출력된 신호에 기초하여 화상 데이터를 생성하는 생성부를 구비하는, 촬상 장치.