[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20180027692A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20180027692A
KR20180027692A KR1020160114321A KR20160114321A KR20180027692A KR 20180027692 A KR20180027692 A KR 20180027692A KR 1020160114321 A KR1020160114321 A KR 1020160114321A KR 20160114321 A KR20160114321 A KR 20160114321A KR 20180027692 A KR20180027692 A KR 20180027692A
Authority
KR
South Korea
Prior art keywords
connection portion
connection
pad
terminal
pad terminal
Prior art date
Application number
KR1020160114321A
Other languages
English (en)
Other versions
KR102695728B1 (ko
Inventor
오명수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160114321A priority Critical patent/KR102695728B1/ko
Priority to US15/593,226 priority patent/US10037984B2/en
Publication of KR20180027692A publication Critical patent/KR20180027692A/ko
Application granted granted Critical
Publication of KR102695728B1 publication Critical patent/KR102695728B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15333—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 제조비용을 줄일 수 있으며, 불량률을 최소화할 수 있는 표시 장치에 관한 것으로, 표시 영역 및 비표시 영역을 포함하는 기판; 비표시 영역에 위치하며, 제 1 열을 따라 배열된 제 1 패드 단자 및 제 2 열을 따라 배열된 제 2 패드 단자; 제 1 패드 단자에 연결된 제 1 연결부; 제 1 연결부에 연결된 제 1 구동 집적 회로; 제 2 패드 단자에 연결된 제 2 연결부; 및 제 2 연결부에 연결된 제 2 구동 집적 회로를 포함하며; 제 1 연결부는 상기 제 2 연결부와 중첩한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 특히 제조비용을 줄일 수 있으며, 불량률을 최소화할 수 있는 표시 장치에 대한 것이다.
액정 표시 장치(liquid crystal display, LCD)는 현재 가장 널리 사용되고 있는 평판 표시 장치(flat panel display, FPD) 중 하나로서 전극이 형성되어 있는 2개의 기판과 그 사이에 삽입되어 있는 액정층을 포함한다.
액정 표시 장치는 두 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
본 발명은 제조비용을 줄일 수 있으며, 불량률을 최소화할 수 있는 표시 장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시 장치는, 표시 영역 및 비표시 영역을 포함하는 기판; 비표시 영역에 위치하며, 제 1 열을 따라 배열된 제 1 패드 단자 및 제 2 열을 따라 배열된 제 2 패드 단자; 제 1 패드 단자에 연결된 제 1 연결부; 제 1 연결부에 연결된 제 1 구동 집적 회로; 제 2 패드 단자에 연결된 제 2 연결부; 및 제 2 연결부에 연결된 제 2 구동 집적 회로를 포함하며; 제 1 연결부는 상기 제 2 연결부와 중첩한다.
제 1 연결부의 일부가 기판과 제 2 연결부 사이에 위치한다.
제 2 연결부는 제 1 패드 단자의 적어도 일부와 중첩한다.
표시 장치는 제 1 연결부 및 상기 제 2 연결부에 연결된 인쇄 회로 기판을 더 포함한다.
제 1 연결부는, 제 1 패드 단자 및 제 1 구동 집적 회로의 제 1 단자에 연결된 제 1 리드 라인; 및 제 1 구동 집적 회로의 제 2 단자 및 인쇄 회로 기판에 연결된 제 2 리드 라인을 포함한다.
제 2 연결부는, 제 2 패드 단자 및 제 2 구동 집적 회로의 제 1 단자에 연결된 제 1 리드 라인; 및 제 2 구동 집적 회로의 제 2 단자 및 인쇄 회로 기판에 연결된 제 2 리드 라인을 포함한다.
제 1 연결부의 제 1 리드 라인은 제 2 연결부의 제 1 리드 라인과 교차한다.
제 1 연결부의 제 2 리드 라인은 제 2 연결부의 제 2 리드 라인과 교차하지 않는다.
제 1 연결부의 한 변은 기판과 중첩하고 기판의 가장자리와 교차하지 않으며; 제 1 연결부의 한 변과 마주보는 제 1 연결부의 다른 한 변은 인쇄 회로 기판과 중첩하고 인쇄 회로 기판의 가장자리와 교차하지 않으며; 제 1 연결부의 한 변은 제 1 연결부의 다른 한 변보다 더 긴 길이를 갖는다.
제 2 연결부의 한 변은 기판과 중첩하고 기판의 가장자리와 교차하지 않으며; 제 2 연결부의 한 변과 마주보는 제 2 연결부의 다른 한 변은 인쇄 회로 기판과 중첩하고 인쇄 회로 기판의 가장자리와 교차하지 않으며; 제 2 연결부의 한 변은 제 2 연결부의 다른 한 변보다 더 긴 길이를 갖는다.
제 1 연결부는 제 2 연결부와 대칭 형상을 이룬다.
표시 장치는, 비표시 영역에 위치하며, 제 3 열 내지 제 n 열(n은 0 또는 3보다 더 큰 자연수)을 따라 각각 배열된 제 3 패드 단자 내지 제 n 패드 단자; 및 제 3 패드 단자 내지 제 n 패드 단자에 각각 연결되며, 제 1 연결부 및 제 2 연결부 중 적어도 하나와 중첩하는 제 3 내지 제 n 연결부를 더 포함한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시 장치는, 표시 영역 및 비표시 영역을 포함하는 기판; 비표시 영역에 위치하며, 제 1 열을 따라 배열된 제 1 패드 단자 및 제 2 열을 따라 배열된 제 2 패드 단자; 제 1 패드 단자에 연결된 제 1 연결부; 제 1 연결부에 위치한 구동 집적 회로; 및 제 2 패드 단자 및 제 1 연결부에 연결되며, 제 1 연결부와 중첩하는 제 2 연결부를 포함한다.
제 1 연결부의 일부가 기판과 제 2 연결부 사이에 위치한다.
제 2 연결부는 제 1 패드 단자의 적어도 일부와 중첩한다.
표시 장치는 제 1 연결부에 연결된 인쇄 회로 기판을 더 포함한다.
제 1 연결부는, 제 1 패드 단자 및 구동 집적 회로의 제 1 단자에 연결된 제 1 리드 라인; 구동 집적 회로의 제 2 단자 및 제 2 연결부에 연결된 제 2 리드 라인; 및 구동 집적 회로의 제 3 단자 및 인쇄 회로 기판에 연결된 제 3 리드 라인을 포함한다.
제 2 연결부는 제 2 단자 및 제 2 리드 라인 중 어느 하나와 제 2 패드 단자에 연결된 리드 라인을 포함한다.
표시 장치는, 비표시 영역에 위치하며, 제 3 열 내지 제 n 열(n은 0 또는 3보다 큰 자연수)을 따라 각각 배열된 제 3 패드 단자 내지 제 n 패드 단자; 및 제 3 패드 단자 내지 제 n 패드 단자에 각각 연결되며, 제 1 연결부 및 제 2 연결부 중 적어도 하나와 중첩하는 제 3 내지 제 n 연결부를 더 포함하며; 제 3 내지 제 n 연결부는 제 1 연결부에 연결된다.
본 발명에 따른 표시 장치는 다음과 같은 효과를 제공한다.
본 발명에 따르면, 단일 레이어 타입의 연결부들이 중첩되어 사용된다. 따라서, 표시 장치의 제조비용이 저감되며, 또한 연결부의 크랙 불량률이 현저하게 감소될 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 분해 사시도이다.
도 2는 도 1의 제 1 기판, 제 1 데이터 구동 집적 회로, 제 2 데이터 구동 집적 회로, 제 1 연결부, 제 2 연결부 및 인쇄 회로 기판이 결합되었을 때 이들의 평면도를 나타낸다.
도 3은 도 2의 제 1 연결부의 상세 구성도이다.
도 4는 도 3의 제 1 연결부와 인쇄 회로 기판 및 제 1 기판 간의 연결 관계를 설명하기 위한 도면이다.
도 5는 도 2의 제 2 연결부의 상세 구성도이다.
도 6은 도 5의 제 2 연결부와 인쇄 회로 기판 및 제 1 기판 간의 연결 관계를 설명하기 위한 도면이다.
도 7은 도 4의 제 1 연결부 및 도 6의 제 2 연결부 간의 관계를 설명하기 위한 도면이다.
도 8a 및 도 8b는 도 2의 표시 장치를 화살표 방향으로 바라다보았을 때의 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치의 분해 사시도이다.
도 10은 도 9의 제 1 기판, 데이터 구동 집적 회로, 제 1 연결부, 제 2 연결부 및 인쇄 회로 기판이 결합되었을 때 이들의 평면도를 나타낸다.
도 11은 도 10의 제 1 연결부의 상세 구성도이다.
도 12는 도 11의 제 1 연결부와 인쇄 회로 기판 및 제 1 기판 간의 연결 관계를 설명하기 위한 도면이다.
도 13은 도 10의 제 2 연결부의 상세 구성도이다.
도 14는 도 13의 제 2 연결부와 제 1 기판 간의 연결 관계를 설명하기 위한 도면이다.
도 15는 도 11의 제 1 연결부 및 도 13의 제 2 연결부 간의 관계를 설명하기 위한 도면이다.
도 16은 도 10의 표시 장치를 화살표 방향으로 바라다보았을 때의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 때, 이는 다른 부분 "바로 아래에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 아래에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 그에 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
본 명세서에서 제 1, 제 2, 제 3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소들로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제 1 구성 요소가 제 2 또는 제 3 구성 요소 등으로 명명될 수 있으며, 유사하게 제 2 또는 제 3 구성 요소도 교호적으로 명명될 수 있다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 도 1 내지 도 16을 참조로 본 발명에 따른 표시 장치를 상세히 설명하면 다음과 같다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 분해 사시도이고, 도 2는 도 1의 제 1 기판(301), 제 1 데이터 구동 집적 회로(DIC1), 제 2 데이터 구동 집적 회로(DIC2), 제 1 연결부(501), 제 2 연결부(502) 및 인쇄 회로 기판(625)이 결합되었을 때 이들의 평면도를 나타낸다.
본 발명의 한 실시예에 따른 표시 장치는, 도 1에 도시된 바와 같이, 제 1 기판(301), 제 2 기판(302), 게이트 구동부(112), 제 1 데이터 구동 집적 회로(DIC1), 제 2 데이터 구동 집적 회로(DIC2), 제 1 연결부(501), 제 2 연결부(502), 복수의 게이트 라인들(GL1 내지 GLi), 복수의 데이터 라인들(DL1 내지 DLj) 및 인쇄 회로 기판(625)을 포함한다.
도시되지 않았지만, 제 1 기판(301)과 제 2 기판(302) 사이에 액정층 또는 유기 발광층이 더 위치할 수 있다.
제 1 기판(301)은 표시 영역(301a) 및 비표시 영역(301b)을 갖는다. 표시 영역(301a)에 복수의 화소들이 위치한다.
도시되지 않았지만, 화소는 스위칭 소자, 화소 전극 및 공통 전극을 포함할 수 있다. 스위칭 소자는 게이트 라인에 연결된 게이트 전극, 데이터 라인에 연결된 소스 전극 및 화소 전극에 연결된 드레인 전극을 포함한다. 스위칭 소자는 박막 트랜지스터로도 불린다.
공통 전극은 제 2 기판(302)에 위치할 수 있으며, 공통 전극과 화소 전극 사이에 전술된 액정층 또는 유기 발광층이 위치할 수 있다. 한편, 공통 전극은 제 1 기판(301)에 위치할 수도 있다.
또한, 도시되지 않았지만, 화소는 컬러 필터 및 차광층을 더 포함할 수 있으며, 이 컬러 필터 및 차광층은 제 1 기판 또는 제 2 기판에 위치할 수 있다. 차광층은 보통 블랙 매트릭스로도 불린다.
복수의 게이트 라인들(GL1 내지 GLi)은 제 1 기판(301)의 표시 영역(301a)에 위치한다. 각 게이트 라인(GL1 내지 GLi)은 비표시 영역(301b)으로 연장되어 게이트 구동부(112)에 연결된다.
게이트 구동부(112)는 제 1 기판(301)의 비표시 영역(301b)에 위치한다. 게이트 구동부(112)는 게이트 라인들(GL1 내지 GLi)을 구동한다. 게이트 구동부(112)는 게이트 신호들을 생성하고, 그 게이트 신호들을 게이트 라인들(GL1 내지 GLi)에 차례로 공급한다.
복수의 데이터 라인들(DL1 내지 DLj)은 제 1 기판(301)의 표시 영역(301a)에 위치한다. 데이터 라인들(DL1 내지 DLj)은 게이트 라인들(GL1 내지 GLi)과 교차한다. 각 데이터 라인(DL1 내지 DLj)은 비표시 영역(301b)으로 연장되어 제 1 연결부(501) 및 제 2 연결부(502) 중 하나에 연결된다. 예를 들어, 데이터 라인들(DL1 내지 DLj) 중 홀수 번째 데이터 라인들(DL1, DL3, DL5, ..., DLj-5, DLj-3, DLj-1)은 제 1 연결부(501)에 연결되고, 짝수 번째 데이터 라인들(DL2, DL4, DL6, ..., DLj-4, DLj-2, DLj)은 제 2 연결부(502)에 연결될 수 있다.
데이터 라인은 링크 라인(444a 또는 444b)을 통해 해당 연결부에 연결될 수 있다. 예를 들어, 홀수 번째 데이터 라인들(DL1, DL3, DL5, ..., DLj-5, DLj-3, DLj-1)은 각각 홀수 번째 링크 라인(444a)들을 통해 제 1 연결부(501)에 연결되고, 짝수 번째 데이터 라인들(DL2, DL4, DL6, ..., DLj-4, DLj-2, DLj)은 각각 짝수 번째 링크 라인(444b)들을 통해 제 2 연결부(502)에 연결될 수 있다. 링크 라인의 수는 데이터 라인의 수와 동일하다. 링크 라인은 팬 아웃 라인으로 불리기도 한다.
데이터 라인, 링크 라인 및 연결부에 대한 더욱 구체적인 예로서, 도 2에 도시된 바와 같이, 제 3 데이터 라인(DL3)은 홀수 번째 링크 라인(444a)을 통해 제 1 연결부(501)에 연결되며, 제 6 데이터 라인(DL6)은 짝수 번째 링크 라인(444b)을 통해 제 2 연결부(502)에 연결될 수 있다.
링크 라인 중 해당 연결부와 연결된 부분을 그 링크 라인의 패드 단자(888a 또는 888b)로 정의한다. 패드 단자(888a 또는 888b)는 링크 라인(444a 또는 444b)의 단부에 위치할 수 있다. 패드 단자(888a 또는 888b)는 링크 라인(444a 또는 444b)의 다른 부분보다 더 큰 면적을 가질 수 있다.
패드 단자들(888a, 888b) 중 홀수 번째 링크 라인(444a)의 패드 단자(888a)(이하, 홀수 번째 패드 단자)는 홀수 번째 데이터 라인에 연결되며, 그 패드 단자들(888a, 888b) 중 짝수 번째 링크 라인(444b)의 패드 단자(888b)(이하, 짝수 번째 패드 단자)는 짝수 번째 데이터 라인에 연결된다. 예를 들어, 도 2에 도시된 바와 같이, 홀수 번째 링크 라인(444a)의 패드 단자(888a)는 제 3 데이터 라인(DL3)에 연결되며, 짝수 번째 링크 라인(444b)의 패드 단자(888b)는 제 6 데이터 라인(DL6)에 연결된다.
도 1 및 도 2에 도시된 바와 같이, 홀수 번째 패드 단자(888a)들과 짝수 번째 패드 단자(888b)들은 서로 다른 열을 따라 배치된다. 예를 들어, 홀수 번째 패드 단자(888a)들은 짝수 번째 패드 단자(888b)들보다 표시 영역(301a)으로부터 더 멀리 위치한 제 1 열을 따라 일렬로 배열되며, 짝수 번째 패드 단자(888b)들은 그 홀수 번째 패드 단자(888a)들보다 표시 영역(301a)에 더 근접하여 위치한 제 2 열을 따라 일렬로 배열된다.
다시 말하여, 홀수 번째 패드 단자(888a)들은 짝수 번째 패드 단자(888b)들보다 표시 영역(301a)으로부터 더 멀리 떨어진 비표시 영역(301b) 부분에 위치하며, 그 부분에서 게이트 라인의 길이 방향을 따라 일렬로 배치된다. 그리고, 짝수 번째 패드 단자(888b)들은 홀수 번째 패드 단자(888a)들보다 표시 영역(301a)에 더 근접한 비표시 영역(301b) 부분에 위치하며, 그 부분에서 게이트 라인의 길이 방향을 따라 일렬로 배치된다.
짝수 번째 패드 단자(888b)는 인접한 2개의 홀수 번째 링크 라인(444a)들 사이에 위치한다. 한편, 짝수 번째 패드 단자(888b)들 중 가장 우측에 위치한 패드 단자, 즉 마지막 번째 패드 단자는 가장 우측의 홀수 번째 링크 라인(444a)과 제 1 기판(301)의 우측 가장자리 사이에 위치한다.
한편, 제 1 열의 패드 단자들이 반드시 홀수 번째 패드 단자일 필요는 없는 바, 예를 들어 그 제 1 열의 패드 단자들은 적어도 하나의 홀수 번째 패드 단자(888a)와 적어도 하나의 짝수 번째 패드 단자(888b)들을 포함할 수도 있다. 또한, 제 2 열의 패드 단자들이 반드시 짝수 번째 패드 단자일 필요는 없는 바, 예를 들어 그 제 2 열의 패드 단자들은 제 1 열의 패드 단자와 다른 적어도 하나의 홀수 번째 패드 단자(888a)와 적어도 하나의 짝수 번째 패드 단자(888b)들을 포함할 수도 있다. 단, 제 2 열의 적어도 하나의 패드 단자는 제 1 열의 2개의 패드 전극들에 각각 연결된 링크 라인(444a)들 사이에 위치한다. 여기서, 제 1 열의 2개의 패드 전극들은 서로 인접하여 위치한다.
제 1 연결부(501)는 제 1 기판(301) 및 인쇄 회로 기판(625)에 연결된다. 예를 들어, 제 1 연결부(501)의 입력부는 인쇄 회로 기판(625)에 전기적으로 연결되고, 제 1 연결부(501)의 출력부는 제 1 기판(301)의 비표시 영역(301b)에 전기적으로 연결될 수 있다.
제 1 연결부(501)와 제 1 기판(301)은 이방성 도전 필름(Anisotropic Conductive Film)에 의해 서로 전기적으로 연결될 수 있다. 마찬가지로, 제 1 연결부(501)와 인쇄 회로 기판(625)은 이방성 도전 필름에 의해 서로 전기적으로 연결될 수 있다.
제 1 연결부(501)의 출력부는 전술된 홀수 번째 패드 단자들(888a)에 연결된다. 다시 말하여, 제 1 연결부(501)의 출력부는 제 1 열을 따라 위치한 홀수 번째 패드 단자(888a)들에 연결된다. 한편, 제 1 연결부(501)가 반드시 홀수 번째 패드 단자(888a)들에만 연결될 필요는 없는 바, 예를 들어, 전체 패드 단자들 중 일부의 패드 단자들에 연결될 수 있다. 이 일부의 패드 단자들은 적어도 하나의 홀수 번째 패드 단자(888a)와 적어도 하나의 짝수 번째 패드 단자(888b)들을 포함할 수도 있다.
제 2 연결부(502)는 제 1 기판(301) 및 인쇄 회로 기판(625)에 연결된다. 예를 들어, 제 2 연결부(502)의 입력부는 인쇄 회로 기판(625)에 전기적으로 연결되고, 제 2 연결부(502)의 출력부는 제 1 기판(301)의 비표시 영역(301b)에 전기적으로 연결될 수 있다.
제 2 연결부(502)와 제 1 기판(301)은 이방성 도전 필름에 의해 서로 전기적으로 연결될 수 있다. 마찬가지로, 제 2 연결부(502)와 인쇄 회로 기판(625)은 이방성 도전 필름에 의해 서로 전기적으로 연결될 수 있다.
제 2 연결부(502)의 출력부는 전술된 짝수 번째 패드 단자(888b)들에 연결된다. 다시 말하여, 제 2 연결부(502)의 출력부는 제 2 열을 따라 위치한 짝수 번째 패드 단자(888b)들에 연결된다. 한편, 제 2 연결부(502)가 반드시 짝수 번째 패드 단자(888b)들에만 연결될 필요는 없는 바, 예를 들어, 전체 패드 단자들 중 다른 일부의 패드 단자들에 연결될 수 있다. 이 다른 일부의 패드 단자들은 적어도 하나의 홀수 번째 패드 단자(888a)와 적어도 하나의 짝수 번째 패드 단자(888b)들을 포함할 수도 있다. 단, 제 2 연결부(502)에 연결된 적어도 하나의 패드 단자는, 패드 단자들을 통해 제 1 연결부(501)에 연결된 2개의 링크 라인들 사이에 위치한다. 여기서, 제 1 연결부(501)에 연결된 2개의 링크 라인들은 서로 인접하여 위치한다.
제 1 연결부(501)에 연결된 홀수 번째 패드 단자(888a)들 중 적어도 하나는, 제 2 연결부(502)에 연결된 짝수 번째 패드 단자(888b)들의 사이를 통과하는 링크 라인(444a)에 연결된다. 예를 들어, 도 2에 도시된 바와 같이, 제 3 데이터 라인(DL3)에 연결된 하나의 패드 단자(888a)는 제 1 연결부(501)에 연결되는 바, 이 하나의 패드 단자(888a)에 연결된 링크 라인(444a)은 서로 인접한 2개의 짝수 번째 패드 단자(888b)들 사이를 통과한다. 이때, 이 2개의 짝수 번째 패드 단자(888b)들은 제 2 연결부(502)에 연결된다. 다시 말하여, 제 1 연결부(501)에 연결된 홀수 번째 데이터 라인들(DL1, DL3, DL5, ..., DLj-5, DLj-3, DLj-1) 중 적어도 하나는, 제 2 연결부(502)에 연결되며 인접하게 위치한 2개의 짝수 번째 데이터 라인들 사이에 위치한다.
제 2 연결부(502)에 연결된 짝수 번째 패드 단자(888b)들 중 적어도 하나는, 제 1 연결부(501)에 연결된 홀수 번째 링크 라인(444a)들 사이에 위치한다. 예를 들어, 도 2에 도시된 바와 같이, 제 2 데이터 라인(DL2)에 연결된 하나의 패드 단자(888b)는 제 2 연결부(502)에 연결되는 바, 이 하나의 패드 단자(888b)는 2개의 인접한 홀수 번째 링크 라인(444a)들 사이에 위치한다. 이 2개의 인접한 홀수 번째 링크 라인(444a)들은 각각의 패드 단자(888a)를 통해 제 1 연결부(501)에 연결된다. 다시 말하여, 제 2 연결부(502)에 연결된 짝수 번째 데이터 라인들(DL2, DL4, DL6, ..., DLj-4, DLj-2, DLj) 중 적어도 하나는, 제 1 연결부(501)에 연결된 2개의 홀수 번째 데이터 라인들 사이에 위치할 수 있다.
제 1 연결부(501)는 제 2 연결부(502)와 중첩한다. 예를 들어, 제 1 연결부(501)의 적어도 일부는 제 2 연결부(502)와 중첩한다.
도 1 및 도 2에 도시된 바와 같이, 제 1 연결부(501)의 일부는 제 1 기판(301)과 제 2 연결부(502) 사이에 위치할 수 있다. 예를 들어, 제 1 연결부(501)와 제 2 연결부(502)가 중첩하는 곳에서 제 1 연결부(501)의 일부는 제 1 기판(301)과 제 2 연결부(502) 사이에 위치할 수 있다.
제 2 연결부(502)는 홀수 번째 패드 단자(888a)들 중 적어도 하나와 중첩한다.
전술된 제 1 연결부(501) 및 제 2 연결부(502) 중 적어도 하나는 테이프 캐리어일 수 있다. 또한, 제 1 연결부(501) 및 제 2 연결부(502) 중 적어도 하나는 가요성 인쇄 회로(FPC; Flexible Printed Circuit)일 수 있다.
제 1 데이터 구동 집적 회로(DIC1)는 제 1 연결부(501)에 연결된다. 이를 위해, 제 1 데이터 구동 집적 회로(DIC1)는 제 1 연결부(501)에 실장(mount)될 수 있다. 예를 들어, 제 1 데이터 구동 집적 회로(DIC1)는 표면 실장 기술(surface mounting technology)에 의해 제 1 연결부(501)와 전기적으로 연결될 수 있다.
제 1 데이터 구동 집적 회로(DIC1)는 제 1 연결부(501)를 통해 홀수 번째 패드 단자(888a)들에 연결된다. 예를 들어, 제 1 데이터 구동 집적 회로(DIC1)의 출력 단자들은 제 1 연결부(501)의 출력부를 통해 홀수 번째 패드 단자(888a)들에 각각 연결된다. 이에 따라, 제 1 데이터 구동 집적 회로(DIC1)의 출력 단자들은 홀수 번째 링크 라인(444a)들을 통해 홀수 번째 데이터 라인들(DL1, DL3, DL5, ..., DLj-5, DLj-3, DLj-1)에 각각 연결된다.
제 1 데이터 구동 집적 회로(DIC1)는 홀수 번째 데이터 라인들(DL1, DL3, DL5, ..., DLj-5, DLj-3, DLj-1)로 영상 데이터 신호들을 제공한다.
제 2 데이터 구동 집적 회로(DIC2)는 제 2 연결부(502)에 연결된다. 이를 위해, 제 2 데이터 구동 집적 회로(DIC2)는 제 2 연결부(502)에 실장(mount)될 수 있다. 예를 들어, 제 2 데이터 구동 집적 회로(DIC2)는 표면 실장 기술(surface mounting technology)에 의해 제 2 연결부(502)와 전기적으로 연결될 수 있다.
제 2 데이터 구동 집적 회로(DIC2)는 제 2 연결부(502)를 통해 짝수 번째 패드 단자(888b)들에 연결된다. 예를 들어, 제 2 데이터 구동 집적 회로(DIC2)의 출력 단자들은 제 2 연결부(502)의 출력부를 통해 짝수 번째 패드 단자(888b)들에 각각 연결된다. 이에 따라, 제 2 데이터 구동 집적 회로(DIC2)의 출력 단자들은 짝수 번째 링크 라인(444b)들을 통해 짝수 번째 데이터 라인들(DL2, DL4, DL6, ..., DLj-4, DLj-2, DLj)에 각각 연결된다.
제 2 데이터 구동 집적 회로(DIC2)는 짝수 번째 데이터 라인들(DL2, DL4, DL6, ..., DLj-4, DLj-2, DLj)로 영상 데이터 신호들을 제공한다.
도 3은 도 2의 제 1 연결부(501)의 상세 구성도이고, 도 4는 도 3의 제 1 연결부(501)와 인쇄 회로 기판(625) 및 제 1 기판(301) 간의 연결 관계를 설명하기 위한 도면이다.
제 1 연결부(501)는, 도 3에 도시된 바와 같이, 복수의 입력 리드 라인(31)들, 복수의 출력 리드 라인(32)들, 실장부(10), 입력부(11) 및 출력부(12)를 포함한다.
실장부(10)에는 제 1 데이터 구동 집적 회로(DIC1)가 실장된다. 실장부(10)는 입력부(11)와 출력부(12) 사이에 위치한다.
도 4에 도시된 바와 같이, 입력부(11)는 인쇄 회로 기판(625)에 연결되며, 출력부(12)는 제 1 기판(301)에 연결된다.
입력부(11)는 제 1 연결부(501)의 변들 중 한 변(S1; 이하, 제 1 변)에 근접하게 위치한다.
출력부(12)는 제 1 연결부(501)의 변들 중 다른 한 변(S2; 이하, 제 2 변)에 근접하게 위치한다. 제 2 변(S2)은 제 1 변(S1)의 반대편에 위치한다.
도 4에 도시된 바와 같이, 전술된 제 1 연결부(501)의 제 1 변(S1)은 인쇄 회로 기판(625)과 중첩한다. 이때, 이 제 1 변(S1)은 그 인쇄 회로 기판(625)의 가장자리와 교차하지 않는다.
도 4에 도시된 바와 같이, 전술된 제 1 연결부(501)의 제 2 변(S2)은 제 1 기판(301)과 중첩한다. 이때, 이 제 2 변(S2)은 그 제 1 기판(301)의 가장자리와 교차하지 않는다. 도 3 및 도 4에 도시된 바와 같이, 제 2 변(S2)은 제 1 변(S1)보다 더 긴 길이를 가질 수 있다.
도 3에 도시된 바와 같이, 입력 리드 라인(31)들은 제 1 데이터 구동 집적 회로(DIC1)의 입력 단자(41)들에 각각 연결된다. 또한, 도 4에 도시된 바와 같이, 입력 리드 라인(31)들은 인쇄 회로 기판(625)의 패드 단자(55)들에 각각 연결된다. 예를 들어, 입력 리드 라인(31)의 일측 단부는 제 1 데이터 구동 집적 회로(DIC1)의 입력 단자(41)에 연결되며, 그 입력 리드 라인(31)의 타측 단부는 인쇄 회로 기판(625)의 패드 단자(55)에 연결된다.
각 입력 리드 라인(31)의 일측 단부는 실장부(10)를 통해 제 1 연결부(501)의 외부로 노출되며, 각 입력 리드 라인(31)의 타측 단부는 입력부(11)를 통해 제 1 연결부(501)의 외부로 노출된다.
도 3에 도시된 바와 같이, 출력 리드 라인(32)들은 제 1 데이터 구동 집적 회로(DIC1)의 출력 단자(42)들에 각각 연결된다. 또한, 도 4에 도시된 바와 같이, 출력 리드 라인(32)들은 제 1 기판(301)의 홀수 번째 패드 단자(888a)들에 각각 연결된다. 예를 들어, 출력 리드 라인(32)의 일측 단부는 제 1 데이터 구동 집적 회로(DIC1)의 출력 단자(42)에 연결되며, 그 출력 리드 라인(32)의 타측 단부는 제 1 기판(301)의 홀수 번째 패드 단자(888a)에 연결된다.
각 출력 리드 라인(32)의 일측 단부는 실장부(10)를 통해 제 1 연결부(501)의 외부로 노출되며, 각 출력 리드 라인(32)의 타측 단부는 출력부(12)를 통해 제 1 연결부(501)의 외부로 노출된다.
한편, 도 4에 도시된 바와 같이, 홀수 번째 패드 단자(888a)와 짝수 번째 패드 단자(888b) 간의 거리(d)는 약 200㎛이상일 수 있다. 다시 말하여, 제 1 열과 제 2 열 간의 거리는 200㎛ 이상일 수 있다. 이와 같은 거리가 유지될 때, 제 2 연결부(502)의 들뜸이 방지될 수 있다.
도 5는 도 2의 제 2 연결부(502)의 상세 구성도이고, 도 6은 도 5의 제 2 연결부(502)와 인쇄 회로 기판(625) 및 제 1 기판(301) 간의 연결 관계를 설명하기 위한 도면이다.
제 2 연결부(502)는, 도 4에 도시된 바와 같이, 복수의 입력 리드 라인(31`)들, 복수의 출력 리드 라인(32`)들, 실장부(10`), 입력부(11`) 및 출력부(12`)를 포함한다.
실장부(10`)에는 제 2 데이터 구동 집적 회로(DIC2)가 실장된다. 실장부(10`)는 입력부(11`)와 출력부(12`) 사이에 위치한다.
도 6에 도시된 바와 같이, 입력부(11`)는 인쇄 회로 기판(625)에 연결되며, 출력부(12`)는 제 1 기판(301`)에 연결된다.
입력부(11`)는 제 2 연결부(502)의 변들 중 한 변(S1`; 이하, 제 1 변)에 근접하게 위치한다.
출력부(12`)는 제 2 연결부(502)의 변들 중 다른 한 변(S2`; 이하, 제 2 변)에 근접하게 위치한다. 제 2 변(S2`)은 제 1 변(S1`)의 반대편에 위치한다.
도 6에 도시된 바와 같이, 전술된 제 2 연결부(502)의 제 1 변(S1`)은 인쇄 회로 기판(625)과 중첩한다. 이때, 이 제 1 변(S1`)은 그 인쇄 회로 기판(625)의 가장자리와 교차하지 않는다.
도 6에 도시된 바와 같이, 전술된 제 2 연결부(502)의 제 2 변(S2`)은 제 1 기판(301)과 중첩한다. 이때, 이 제 2 변(S2`)은 그 제 1 기판(301)의 가장자리와 교차하지 않는다. 도 5 및 도 6에 도시된 바와 같이, 제 2 변(S2`)은 제 1 변(S1`)보다 더 긴 길이를 가질 수 있다.
도 5에 도시된 바와 같이, 입력 리드 라인(31`)들은 제 2 데이터 구동 집적 회로(DIC2)의 입력 단자(41`)들에 각각 연결된다. 또한, 도 6에 도시된 바와 같이, 입력 리드 라인(31`)들은 인쇄 회로 기판(625)의 다른 패드 단자(55`)들에 각각 연결된다. 예를 들어, 입력 리드 라인(31`)의 일측 단부는 제 2 데이터 구동 집적 회로(DIC2)의 입력 단자(41`)에 연결되며, 그 입력 리드 라인(31`)의 타측 단부는 인쇄 회로 기판(625)의 다른 패드 단자(55`)에 연결된다.
각 입력 리드 라인(31`)의 일측 단부는 실장부(10`)를 통해 제 2 연결부(502)의 외부로 노출되며, 각 입력 리드 라인(31`)의 타측 단부는 입력부(11`)를 통해 제 2 연결부(502)의 외부로 노출된다.
도 5에 도시된 바와 같이, 출력 리드 라인(32`)들은 제 2 데이터 구동 집적 회로(DIC2)의 출력 단자(42`)들에 각각 연결된다. 또한, 도 6에 도시된 바와 같이, 출력 리드 라인(32`)들은 제 1 기판(301)의 짝수 번째 패드 단자(888b)들에 각각 연결된다. 예를 들어, 출력 리드 라인(32`)의 일측 단부는 제 2 데이터 구동 집적 회로(DIC2)의 출력 단자(42`)에 연결되며, 그 출력 리드 라인(32`)의 타측 단부는 제 1 기판(301)의 짝수 번째 패드 단자(888b)에 연결된다.
각 출력 리드 라인(32`)의 일측 단부는 실장부(10`)를 통해 제 2 연결부(502)의 외부로 노출되며, 각 출력 리드 라인(32`)의 타측 단부는 출력부(12`)를 통해 제 2 연결부(502)의 외부로 노출된다.
도 7은 도 4의 제 1 연결부(501) 및 도 6의 제 2 연결부(502) 간의 관계를 설명하기 위한 도면이다.
도 7에 도시된 바와 같이, 제 1 연결부(501)는 제 2 연결부(502)와 대칭 형상을 이룰 수 있다. 예를 들어, 제 1 기판(301)의 변들 중 데이터 라인과 평행한 어느 한 변으로부터 연장된 가상의 연장선(L)을 가정할 때, 제 1 연결부(501)와 제 2 연결부(502)는 그 연장선(L)에 대하여 선대칭 관계를 가질 수 있다.
제 1 연결부(501)의 출력 리드 라인(32)들 중 적어도 하나는 제 2 연결부(502)의 출력 리드 라인(32`)들 중 적어도 하나와 교차한다.
제 1 연결부(501)의 입력 리드 라인(31)들은 제 2 연결부(502)의 입력 리드 라인(31`)들과 교차하지 않는다.
도 7에 도시된 평면적인 관점에서, 제 1 연결부(501)의 출력부(12)는 제 2 연결부(502)의 제 2 변(S2`)과 제 1 기판(301)의 변(S3; 이하, 제 3 변) 사이에 위치한다. 제 3 변(S3)은 제 1 기판(301)의 변들 중 제 1 연결부(501) 또는 제 2 연결부(502)와 중첩하는 한 변이다.
도 8a 및 도 8b는 도 2의 표시 장치를 화살표 방향으로 바라다보았을 때의 단면도이다. 도 8b는 도 8a에서 제 1 연결부(501) 및 제 1 데이터 구동 집적 회로(DIC1)가 제거된 모습을 나타낸 도면이다. 한편, 도 8에서 패드 단자(888a, 888b)에 연결된 링크 라인(444a, 444b) 및 데이터 라인은 도시되지 않았다.
도 8a에 도시된 바와 같이, 제 1 연결부(501)는 기저층(801), 입력 리드 라인(31), 출력 리드 라인(32) 및 피복층(802; cover layer)을 포함한다.
기저층(801)은 폴리 이미드(polyimide)로 이루어질 수 있다.
피복층(802)은 솔더 레지스트(solder resist)일 수 있다.
입력 리드 라인(31) 및 출력 리드 라인(32)은 기저층(801)과 피복층(802) 사이에 위치한다.
입력 리드 라인(31)의 일측 단부는 피복층(802)의 실장부(도 7의 10)를 통해 제 1 데이터 구동 집적 회로(DIC1)의 입력 단자(41)에 연결되며, 그 입력 리드 라인(31)의 타측 단부는 피복층(802)의 입력부(도 7의 11)를 통해 인쇄 회로 기판(625)의 패드 단자(55)에 연결된다.
출력 리드 라인(32)의 일측 단부는 피복층(802)의 실장부(도 7의 10)를 통해 제 1 데이터 구동 집적 회로(DIC1)의 출력 단자(42)에 연결되며, 그 출력 리드 라인(32)의 타측 단부는 피복층(802)의 출력부(도 7의 12)를 통해 제 1 기판(301)의 홀수 번째 패드 단자(888a)에 연결된다.
제 1 데이터 구동 집적 회로(DIC1)는 접착 부재(700)를 통해 제 1 연결부(501)에 접착될 수 있다.
도 8b에 도시된 바와 같이, 제 2 연결부(502)는 기저층(801`), 입력 리드 라인(31`), 출력 리드 라인(32`) 및 피복층(802`)을 포함한다.
입력 리드 라인(31`) 및 출력 리드 라인(32`)은 기저층(801`)과 피복층(802`) 사이에 위치한다.
기저층(801`)은 폴리 이미드(polyimide)로 이루어질 수 있다.
피복층(802`)은 솔더 레지스트(solder resist)일 수 있다.
입력 리드 라인(31`)의 일측 단부는 피복층(802`)의 실장부(도 7의 10`)를 통해 제 2 데이터 구동 집적 회로(DIC2)의 입력 단자(41`)에 연결되며, 그 입력 리드 라인(31`)의 타측 단부는 피복층(802`)의 입력부(도 7의 11`)를 통해 인쇄 회로 기판(625)의 다른 패드 단자(55`)에 연결된다.
출력 리드 라인(32`)의 일측 단부는 피복층(802`)의 실장부(도 7의 10`)를 통해 제 2 데이터 구동 집적 회로(DIC2)의 출력 단자(42`)에 연결되며, 그 출력 리드 라인(32`)의 타측 단부는 피복층(802`)의 출력부(도 7의 12`)를 통해 제 1 기판(301)의 짝수 번째 패드 단자(888b)에 연결된다.
제 2 데이터 구동 집적 회로(DIC2)는 접착 부재(700`)를 통해 제 2 연결부(502)에 접착될 수 있다.
도시되지 않았지만, 본 발명의 한 실시예에 따른 표시 장치는 제 3 열 내지 제 n 열(n은 0 또는 3보다 큰 자연수)을 따라 각각 배열된 복수의 제 3 패드 단자들 내지 복수의 제 n 패드 단자들과, 제 1 연결부(501) 및 상기 제 2 연결부(502) 중 적어도 하나와 중첩하는 제 3 내지 제 n 연결부를 더 포함할 수 있다. 여기서, n은 0이거나, 또는 3보다 더 큰 자연수일 수 있다.
복수의 제 3 패드 단자들 내지 복수의 제 n 패드 단자들은 비표시 영역(301b)에 위치한다.
제 3 내지 제 n 연결부들은 복수의 제 3 패드 단자들 내지 복수의 제 n 패드 단자들에 연결된다. 즉, 제 k 연결부는 복수의 제 k 패드 단자들에 연결된다. 여기서, k는 n으로 정의된 어느 하나의 수이다.
이와 같은 경우, 표시 장치는 제 3 내지 제 n 연결부들에 각각 연결된 제 3 내지 제 n 데이터 구동 집적 회로들을 더 포함할 수 있다. 제 k 데이터 구동 집적 회로는 제 k 연결부에 연결된다.
또한, 이와 같은 경우, 표시 장치는 제 3 내지 제 n 패드 단자에 각각 연결된 제 3 내지 제 n 링크 라인과, 그 제 3 내지 제 n 링크 라인에 각각 연결된 데이터 라인을 더 포함할 수 있다.
한편, 제 1 연결부(501)와 제 2 연결부(502)는 한 번의 접합 공정으로 제 1 기판(301)에 접합될 수 있다. 예를 들어, 도시되지 않았지만, 제 1 기판(301) 상의 패드 단자들(888a, 888b) 상에 이방성 도전 필름이 배치된다. 이 이방성 도전 필름은 홀수 번째 패드 단자(888a)들 및 짝수 번째 패드 단자(888b)들을 포함한 모든 패든 단자들과 접촉한다.
이어서, 제 1 연결부(501)가 제 1 기판(301)의 홀수 번째 패드 단자(888a)들과 중첩하게 이방성 도전 필름 상에 위치되고, 이어서 제 2 연결부(502)가 제 1 기판(301)의 짝수 번째 패드 단자(888b)들과 중첩하게 이방성 도전 필름 상에 위치된다. 이때, 제 2 연결부(502)의 일부는 제 1 연결부(502) 상에 위치한다.
다음으로, 제 1 연결부(501) 및 제 2 연결부(501)가 동시에 압착된다. 이 압착 공정에 의해 제 1 연결부(501) 및 제 2 연결부(502)가 동시에 제 1 기판(301)에 접합될 수 있다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치의 분해 사시도이고, 도 10은 도 9의 제 1 기판(301), 데이터 구동 집적 회로(DIC), 제 1 연결부(501), 제 2 연결부(502) 및 인쇄 회로 기판(625)이 결합되었을 때 이들의 평면도를 나타낸다.
본 발명의 다른 실시예에 따른 표시 장치는, 도 9에 도시된 바와 같이, 제 1 기판(301), 제 2 기판(302), 게이트 구동부(112), 데이터 구동 집적 회로(DIC), 제 1 연결부(501), 제 2 연결부(502), 복수의 게이트 라인들(GL1 내지 GLi), 복수의 데이터 라인들(DL1 내지 DLj) 및 인쇄 회로 기판(625)을 포함한다.
도 9에 도시된 제 1 기판(301), 제 2 기판(302), 게이트 구동부(112), 복수의 게이트 라인들(GL1 내지 GLi) 및 복수의 데이터 라인들(DL1 내지 DLj)은 전술된 도 1의 제 1 기판(301), 제 2 기판(302), 게이트 구동부(112), 복수의 게이트 라인들(GL1 내지 GLi) 및 복수의 데이터 라인들(DL1 내지 DLj)에 대한 설명을 참조한다.
각 데이터 라인은 비표시 영역(301b)으로 연장되어 제 1 연결부(501) 및 제 2 연결부(502) 중 하나에 연결된다. 예를 들어, 데이터 라인들 중 홀수 번째 데이터 라인들(DL1, DL3, DL5, ..., DLj-5, DLj-3, DLj-1)은 제 1 연결부(501)에 연결되고, 짝수 번째 데이터 라인들(DL2, DL4, DL6, ..., DLj-4, DLj-2, DLj)은 제 2 연결부(502)에 연결될 수 있다.
데이터 라인은 링크 라인(444a 또는 444b)을 통해 해당 연결부에 연결될 수 있다. 예를 들어, 홀수 번째 데이터 라인들(DL1, DL3, DL5, ..., DLj-5, DLj-3, DLj-1)은 각각 홀수 번째 링크 라인(444a)들을 통해 제 1 연결부(501)에 연결되고, 짝수 번째 데이터 라인들(DL2, DL4, DL6, ..., DLj-4, DLj-2, DLj)은 각각 짝수 번째 링크 라인(444b)들을 통해 제 2 연결부(502)에 연결될 수 있다. 링크 라인의 수는 데이터 라인의 수와 동일하다.
링크 라인 중 해당 연결부와 연결된 부분을 그 링크 라인의 패드 단자(888a 또는 888b)로 정의한다. 패드 단자(888a 또는 888b)는 링크 라인(444a 또는 444b)의 단부에 위치할 수 있다. 패드 단자(888a 또는 888b)는 링크 라인(444a 또는 444b)의 다른 부분보다 더 큰 면적을 가질 수 있다.
패드 단자들(888a, 888b) 중 홀수 번째 링크 라인(444a)의 패드 단자(888a)(이하, 홀수 번째 패드 단자)는 홀수 번째 데이터 라인에 연결되며, 그 패드 단자들(888a, 888b) 중 짝수 번째 링크 라인(444b)의 패드 단자(888b)(이하, 짝수 번째 패드 단자)는 짝수 번째 데이터 라인에 연결된다.
도 9 및 도 10에 도시된 바와 같이, 홀수 번째 패드 단자(888a)들과 짝수 번째 패드 단자(888b)들은 서로 다른 열을 따라 배치된다. 예를 들어, 홀수 번째 패드 단자(888a)들은 짝수 번째 패드 단자(888b)들보다 표시 영역(301a)으로부터 더 멀리 위치한 제 1 열을 따라 일렬로 배열되며, 짝수 번째 패드 단자(888b)들은 그 홀수 번째 패드 단자(888a)들보다 표시 영역(301a)에 더 근접하여 위치한 제 2 열을 따라 일렬로 배열된다.
다시 말하여, 홀수 번째 패드 단자(888a)들은 짝수 번째 패드 단자(888b)들보다 표시 영역(301a)으로부터 더 멀리 떨어진 비표시 영역(301b) 부분에 위치하며, 그 부분에서 게이트 라인의 길이 방향을 따라 일렬로 배치된다. 그리고, 짝수 번째 패드 단자(888b)들은 홀수 번째 패드 단자(888a)들보다 표시 영역(301a)에 더 근접한 비표시 영역(301b) 부분에 위치하며, 그 부분에서 게이트 라인의 길이 방향을 따라 일렬로 배치된다.
짝수 번째 패드 단자(888b)는 인접한 2개의 홀수 번째 링크 라인(444a)들 사이에 위치한다. 한편, 짝수 번째 패드 단자(888b)들 중 가장 우측에 위치한 패드 단자, 즉 마지막 번째 패드 단자는 가장 우측의 홀수 번째 링크 라인(444a)과 제 1 기판(301)의 우측 가장자리 사이에 위치한다.
한편, 제 1 열의 패드 단자들이 반드시 홀수 번째 패드 단자일 필요는 없는 바, 예를 들어 그 제 1 열의 패드 단자들은 적어도 하나의 홀수 번째 패드 단자(888a)와 적어도 하나의 짝수 번째 패드 단자(888b)들을 포함할 수도 있다. 또한, 제 2 열의 패드 단자들이 반드시 짝수 번째 패드 단자일 필요는 없는 바, 예를 들어 그 제 2 열의 패드 단자들은 제 1 열의 패드 단자와 다른 적어도 하나의 홀수 번째 패드 단자(888a)와 적어도 하나의 짝수 번째 패드 단자(888b)들을 포함할 수도 있다. 단, 제 2 열의 적어도 하나의 패드 단자는 제 1 열의 2개의 패드 전극들에 각각 연결된 2개의 링크 라인들 사이에 위치한다. 여기서, 제 1 열의 2개의 패드 전극들은 서로 인접하여 위치한다.
제 1 연결부(501)는 제 1 기판(301) 및 인쇄 회로 기판(625)에 연결된다. 예를 들어, 제 1 연결부(501)의 입력부는 인쇄 회로 기판(625)에 전기적으로 연결되고, 제 1 연결부(501)의 출력부는 제 1 기판(301)의 비표시 영역(301b)에 전기적으로 연결될 수 있다.
제 1 연결부(501)와 제 1 기판(301)은 이방성 도전 필름에 의해 서로 전기적으로 연결될 수 있다. 마찬가지로, 제 1 연결부(501)와 인쇄 회로 기판(625)은 이방성 도전 필름에 의해 서로 전기적으로 연결될 수 있다.
제 1 연결부(501)의 출력부는 전술된 홀수 번째 패드 단자(888a)들에 연결된다. 다시 말하여, 제 1 연결부(501)의 출력부는 제 1 열을 따라 위치한 홀수 번째 패드 단자(888a)들에 연결된다. 한편, 제 1 연결부(501)가 반드시 홀수 번째 패드 단자(888a)들에만 연결될 필요는 없는 바, 예를 들어, 전체 패드 단자들 중 일부의 패드 단자들에 연결될 수 있다. 이 일부의 패드 단자들은 적어도 하나의 홀수 번째 패드 단자(888a)와 적어도 하나의 짝수 번째 패드 단자(888b)들을 포함할 수도 있다.
제 2 연결부(502)는 제 1 연결부(501) 및 제 1 기판(301)에 연결된다. 예를 들어, 제 2 연결부(502)의 입력부는 제 1 연결부(501)에 전기적으로 연결되고, 제 2 연결부(502)의 출력부는 제 1 기판(301)의 비표시 영역(301b)에 전기적으로 연결될 수 있다.
제 2 연결부(502)와 제 1 기판(301)은 이방성 도전 필름에 의해 서로 전기적으로 연결될 수 있다. 마찬가지로, 제 2 연결부(502)와 제 1 연결부(501)는 이방성 도전 필름에 의해 서로 전기적으로 연결될 수 있다.
제 2 연결부(502)의 출력부는 전술된 짝수 번째 패드 단자(888b)들에 연결된다. 다시 말하여, 제 2 연결부(502)의 출력부는 제 2 열을 따라 위치한 짝수 번째 패드 단자(888b)들에 연결된다. 한편, 제 2 연결부(502)가 반드시 짝수 번째 패드 단자(888b)들에만 연결될 필요는 없는 바, 예를 들어, 전체 패드 단자들 중 다른 일부의 패드 단자들에 연결될 수 있다. 이 다른 일부의 패드 단자들은 적어도 하나의 홀수 번째 패드 단자(888a)와 적어도 하나의 짝수 번째 패드 단자(888b)들을 포함할 수도 있다. 단, 제 2 연결부(502)에 연결된 적어도 하나의 패드 단자는, 패드 단자들을 통해 제 1 연결부(501)에 연결된 2개의 링크 라인들 사이에 위치한다. 여기서, 제 1 연결부(501)에 연결된 2개의 링크 라인들은 서로 인접하여 위치한다.
제 1 연결부(501)에 연결된 홀수 번째 패드 단자(888a)들 중 적어도 하나는, 제 2 연결부(502)에 연결된 짝수 번째 패드 단자(888b)들의 사이를 통과하는 링크 라인(444a)에 연결된다. 예를 들어, 도 10에 도시된 바와 같이, 제 3 데이터 라인(DL3)에 연결된 하나의 홀수 번째 패드 단자(888a)는 제 1 연결부(501)에 연결되는 바, 이 하나의 홀수 번째 패드 단자(888a)에 연결된 링크 라인(444a)은 서로 인접한 2개의 짝수 번째 패드 단자(888b)들 사이를 통과한다. 이때, 이 2개의 짝수 번째 패드 단자(888b)들은 제 2 연결부(502)에 연결된다. 다시 말하여, 제 1 연결부(501)에 연결된 홀수 번째 데이터 라인들(DL1, DL3, DL5, ..., DLj-5, DLj-3, DLj-1) 중 적어도 하나는, 제 2 연결부(502)에 연결되며 인접하게 위치한 2개의 짝수 번째 데이터 라인들 사이에 위치한다.
제 2 연결부(502)에 연결된 짝수 번째 패드 단자(888b)들 중 적어도 하나는, 제 1 연결부(501)에 연결된 홀수 번째 링크 라인(444a)들 사이에 위치한다. 예를 들어, 도 10에 도시된 바와 같이, 제 2 데이터 라인(DL2)에 연결된 하나의 짝수 번째 패드 단자(888b)는 제 2 연결부(502)에 연결되는 바, 이 하나의 짝수 번째 패드 단자(888b)는 2개의 인접한 홀수 번째 링크 라인(444a)들 사이에 위치한다. 이 2개의 인접한 홀수 번째 링크 라인(444a)들은 각각의 패드 단자(888a)를 통해 제 1 연결부(501)에 연결된다. 다시 말하여, 제 2 연결부(502)에 연결된 짝수 번째 데이터 라인들(DL2, DL4, DL6, ..., DLj-4, DLj-2, DLj) 중 적어도 하나는, 제 1 연결부(501)에 연결된 2개의 홀수 번째 데이터 라인들 사이에 위치할 수 있다.
제 1 연결부(501)는 제 2 연결부(502)와 중첩한다. 예를 들어, 제 1 연결부(501)의 적어도 일부는 제 2 연결부(502)와 중첩한다.
도 9 및 도 10에 도시된 바와 같이, 제 1 연결부(501)의 일부는 제 1 기판(301)과 제 2 연결부(502) 사이에 위치할 수 있다. 예를 들어, 제 1 연결부(501)와 제 2 연결부(502)가 중첩하는 곳에서 제 1 연결부(501)의 일부는 제 1 기판(301)과 제 2 연결부(502) 사이에 위치할 수 있다.
제 2 연결부(502)는 홀수 번째 패드 단자(888a)들 중 적어도 하나와 중첩한다.
전술된 제 1 연결부(501) 및 제 2 연결부(502) 중 적어도 하나는 테이프 캐리어(tape carrier)일 수 있다. 또한, 전술된 제 1 연결부(501) 및 제 2 연결부(502) 중 적어도 하나는 가요성 인쇄 회로(FPC; Flexible Printed Circuit)일 수 있다.
데이터 구동 집적 회로(DIC)는 제 1 연결부(501)에 연결된다. 이를 위해, 데이터 구동 집적 회로(DIC)는 제 1 연결부(501)에 실장(mount)될 수 있다. 예를 들어, 데이터 구동 집적 회로(DIC)는 표면 실장 기술(surface mounting technology)에 의해 제 1 연결부(501)와 전기적으로 연결될 수 있다.
데이터 구동 집적 회로(DIC)는 제 1 연결부(501)를 통해 홀수 번째 패드 단자(888a)들에 연결된다. 예를 들어, 데이터 구동 집적 회로(DIC)의 출력 단자들 중 일부의 출력 단자들은 제 1 연결부(501)의 출력부를 통해 홀수 번째 패드 단자(888a)들에 각각 연결된다. 이에 따라, 데이터 구동 집적 회로(DIC)의 출력 단자들 중 일부의 출력 단자들은 홀수 번째 링크 라인(444a)들을 통해 홀수 번째 데이터 라인들(DL1, DL3, DL5, ..., DLj-5, DLj-3, DLj-1)에 각각 연결된다.
데이터 구동 집적 회로(DIC)는 제 1 연결부(501) 및 제 2 연결부(502)를 통해 짝수 번째 패드 단자(888b)들에 연결된다. 예를 들어, 데이터 구동 집적 회로(DIC)의 출력 단자들 중 다른 일부의 출력 단자들은 제 1 연결부(501)의 중간 출력부 및 제 2 연결부(502)의 출력부를 통해 짝수 번째 패드 단자(888b)들에 각각 연결된다. 이에 따라, 데이터 구동 집적 회로(DIC)의 출력 단자들 중 다른 일부의 출력 단자들은 짝수 번째 링크 라인(444b)들을 통해 짝수 번째 데이터 라인들(DL2, DL4, DL6, ..., DLj-4, DLj-2, DLj)에 각각 연결된다.
데이터 구동 집적 회로(DIC)는 데이터 라인들(DL1 내지 DLj)로 영상 데이터 신호들을 제공한다.
도 11은 도 10의 제 1 연결부(501)의 상세 구성도이고, 도 12는 도 11의 제 1 연결부(501)와 인쇄 회로 기판(625) 및 제 1 기판(301) 간의 연결 관계를 설명하기 위한 도면이다.
제 1 연결부(501)는, 도 11에 도시된 바와 같이, 복수의 입력 리드 라인(31)들, 복수의 출력 리드 라인들(32a, 32b), 실장부(10), 입력부(11), 출력부(12a) 및 중간 출력부(12b)를 포함한다.
실장부(10)에는 데이터 구동 집적 회로(DIC)가 실장된다. 실장부(10) 및 중간 출력부(12b)는 입력부(11)와 출력부(12a) 사이에 위치한다.
도 12에 도시된 바와 같이, 입력부(11)는 인쇄 회로 기판(625)에 연결되며, 출력부(12a)는 제 1 기판(301)에 연결되며, 그리고 도시되지 않았지만, 중간 출력부(12b)는 제 2 연결부(502)에 연결된다.
도 11에 도시된 바와 같이, 입력 리드 라인(31)들은 데이터 구동 집적 회로(DIC)의 입력 단자(41)들에 각각 연결된다. 또한, 도 12에 도시된 바와 같이, 입력 리드 라인(31)들은 인쇄 회로 기판(625)의 패드 단자(55)들에 각각 연결된다. 예를 들어, 입력 리드 라인(31)의 일측 단부는 데이터 구동 집적 회로(DIC)의 입력 단자(41)에 연결되며, 그 입력 리드 라인(31)의 타측 단부는 인쇄 회로 기판(625)의 패드 단자(55)에 연결된다.
각 입력 리드 라인(31)의 일측 단부는 실장부(10)를 통해 제 1 연결부(501)의 외부로 노출되며, 각 입력 리드 라인(31)의 타측 단부는 입력부(11)를 통해 제 1 연결부(501)의 외부로 노출된다.
도 11에 도시된 바와 같이, 출력 리드 라인들(32a, 32b) 중 일부의 출력 리드 라인(32a)들은 데이터 구동 집적 회로(DIC)의 출력 단자들(42a, 42b) 중 일부의 출력 단자(42a)들에 각각 연결된다. 예를 들어, 제 1 연결부(501)의 홀수 번째 출력 리드 라인(32a)들은 데이터 구동 집적 회로(DIC)의 홀수 번째 출력 단자(42a)들에 각각 연결될 수 있다. 또한, 도 12에 도시된 바와 같이, 그 일부의 출력 리드 라인(32a)들은 제 1 기판(301)의 홀수 번째 패드 단자(888a)들에 각각 연결된다. 예를 들어, 홀수 번째 출력 리드 라인(32a)의 일측 단부는 데이터 구동 집적 회로(DIC)의 홀수 번째 출력 단자(42a)에 연결되며, 그 홀수 번째 출력 리드 라인(32a)의 타측 단부는 제 1 기판(301)의 홀수 번째 패드 단자(888a)에 연결된다.
도 11에 도시된 바와 같이, 그 출력 리드 라인들(32a, 32b) 중 다른 일부의 출력 리드 라인(32b)들은 데이터 구동 집적 회로(DIC)의 출력 단자들(42a, 42b) 중 다른 일부의 출력 단자(42b)들에 각각 연결된다. 예를 들어, 제 1 연결부(501)의 짝수 번째 출력 리드 라인(32b)들은 데이터 구동 집적 회로(DIC)의 짝수 번째 출력 단자(42b)들에 각각 연결될 수 있다. 또한, 도시되지 않았지만, 그 짝수 번째 출력 리드 라인(32b)들은 제 2 연결부(502)에 연결된다. 예를 들어, 짝수 번째 출력 리드 라인(32)의 일측 단부는 데이터 구동 집적 회로(DIC)의 짝수 번째 출력 단자(42b)에 연결되며, 그 짝수 번째 출력 리드 라인(32b)의 타측 단부는 제 2 연결부(502)에 연결된다.
짝수 번째 출력 리드 라인(32b)들의 각 일측 단부는 실장부(10)를 통해 제 1 연결부(501)의 외부로 노출되며, 그 짝수 번째 출력 리드 라인(32b)들의 각 타측 단부는 중간 출력부(12b)를 통해 제 1 연결부(501)의 외부로 노출된다.
도 13은 도 10의 제 2 연결부(502)의 상세 구성도이고, 도 14는 도 13의 제 2 연결부(502)와 제 1 기판(301) 간의 연결 관계를 설명하기 위한 도면이다.
제 2 연결부(502)는, 도 13에 도시된 바와 같이, 복수의 리드 라인(30)들, 입력부(11`) 및 출력부(12`)를 포함한다.
입력부(11`)는 제 1 연결부(501)에 연결되며, 출력부(12`)는 제 1 기판(301)에 연결된다.
도 14에 도시된 바와 같이, 리드 라인(30)들은 제 1 연결부(501)의 짝수 번째 출력 리드 라인(32b)들에 각각 연결된다. 또한, 리드 라인(30)들은 제 1 기판(301)의 짝수 번째 패드 단자(888b)들에 각각 연결된다. 예를 들어, 리드 라인(30)의 일측 단부는 제 1 연결부(501)의 중간 출력부(12b) 연결되며, 그 리드 라인(30)의 타측 단부는 제 1 기판(301)의 짝수 번째 패드 단자(888b)에 연결된다.
각 리드 라인(30)의 일측 단부는 입력부(11`)를 통해 제 2 연결부(502)의 외부로 노출되며, 각 리드 라인(30)의 타측 단부는 출력부(12`)를 통해 제 2 연결부(502)의 외부로 노출된다.
도 15는 도 11의 제 1 연결부(501) 및 도 13의 제 2 연결부(502) 간의 관계를 설명하기 위한 도면이다.
제 1 연결부(501)의 홀수 번째 출력 리드 라인(32a)들 중 적어도 하나는 제 2 연결부(502)의 리드 라인(30)들 중 적어도 하나와 교차한다.
제 1 연결부(501)의 입력 리드 라인(31)들은 제 2 연결부(502)의 리드 라인(30)들과 교차하지 않는다.
도 15에 도시된 평면적인 관점에서, 제 1 연결부(501)의 출력부(12a)는 제 2 연결부(502)의 한 변(S11`; 이하, 제 1 변)과 제 1 기판(301)의 한 변(S22`; 이하, 제 2 변) 사이에 위치한다.
제 1 변(S11`)은 제 2 연결부(502)의 변들 중 제 1 기판(301)과 중첩하며 그 제 1 기판(301)의 가장자리와 교차하지 않는 한 변이며, 제 2 변(S22`)은 제 1 기판(301)의 변들 중 제 1 연결부(501) 또는 제 2 연결부(502)와 중첩하는 한 변이다.
도 16은 도 10의 표시 장치를 화살표 방향으로 바라다보았을 때의 단면도이다. 한편, 도 16에서 패드 단자들(888a, 888b)에 연결된 링크 라인(444a, 444b) 및 데이터 라인은 도시되지 않았다.
도 16에 도시된 바와 같이, 제 1 연결부(501)는 기저층(801), 입력 리드 라인(31), 보조 입력 리드 라인(944), 홀수 번째 출력 리드 라인(32a), 보조 출력 리드 라인(900), 제 1 피복층(802a) 및 제 2 피복층(802b)을 포함한다.
입력 리드 라인(31)은 제 1 피복층(802a)과 기저층(801) 사이에 위치한다.
기저층(801)은 폴리 이미드(polyimide)로 이루어질 수 있다.
제 1 피복층(802a)은 솔더 레지스트(solder resist)일 수 있다.
입력 리드 라인(31)의 일측 단부는 제 1 피복층(802a)의 실장부(도 15의 10)를 통해 데이터 구동 집적 회로(DIC)의 입력 단자(41)에 연결되며, 그 입력 리드 라인(31)의 타측 단부는 제 1 피복층(802a)의 입력부(도 15의 11)를 통해 인쇄 회로 기판(625)의 패드 단자(55)에 연결된다. 입력 리드 라인(31)은 기저층(801)의 콘택홀(160)을 통해 보조 입력 리드 라인(944)에 연결될 수 있다.
보조 입력 리드 라인(944)은 제 2 피복층(802b)과 기저층(801) 사이에 위치한다.
제 2 피복층(802b)은 솔더 레지스트(solder resist)일 수 있다.
홀수 번째 출력 리드 라인(32a)은 기저층(801)과 제 1 피복층(802a) 사이에 위치한다.
홀수 번째 출력 리드 라인(32a)의 일측 단부는 제 1 피복층(802a)의 실장부(도 15의 10)를 통해 데이터 구동 집적 회로(DIC)의 홀수 번째 출력 단자(42a)에 연결되며, 그 홀수 번째 출력 리드 라인(32a)의 타측 단부는 제 1 피복층(802a)의 출력부(도 15의 12a)를 통해 제 1 기판(301)의 홀수 번째 패드 단자(888a)에 연결된다.
도 16에 도시되지 않은 짝수 번째 출력 리드 라인(도 15의 32b)의 일측 단부는 제 1 피복층(802a)의 실장부(도 15의 10)를 통해 데이터 구동 집적 회로(DIC)의 짝수 번째 출력 단자(도 15의 42b)에 연결되며, 그 짝수 번째 출력 리드 라인(32a)의 타측 단부는 기저층(801)의 다른 콘택홀(도시되지 않음)을 통해 보조 출력 리드 라인(900)에 연결된다.
보조 출력 리드 라인(900)은 기저층(801)과 제 2 피복층(802b) 사이에 위치한다. 보조 출력 리드 라인(900)은 제 2 피복층(802b)의 중간 출력부(도 15의 12b)를 통해 제 2 연결부(502)의 리드 라인(30)에 연결된다.
데이터 구동 집적 회로(DIC)는 접착 부재(700)를 통해 제 1 연결부(501)에 접착될 수 있다.
도 16에 도시된 바와 같이, 제 2 연결부(502)는 기저층(801`), 리드 라인 및 피복층(802`)을 포함한다.
리드 라인(30)은 기저층(801`)과 피복층(802`) 사이에 위치한다.
리드 라인(30)의 일측 단부는 피복층(802`)의 입력부(도 15의 11`) 및 제 2 피복층(802`)의 중간 출력부(도 15의 12b)를 통해 제 1 연결부(501)의 보조 출력 리드 라인(900)에 연결된다.
리드 라인(30)의 타측 단부는 피복층(802`)의 출력부(도 15의 12`)를 통해 제 1 기판(301)의 짝수 번째 패드 단자(888b)에 연결된다.
도시되지 않았지만, 본 발명의 다른 실시예에 따른 표시 장치는 제 3 열 내지 제 n 열(n은 0 또는 3보다 큰 자연수)을 따라 각각 배열된 복수의 제 3 패드 단자들 내지 복수의 제 n 패드 단자들과, 제 1 연결부(501) 및 상기 제 2 연결부(502) 중 적어도 하나와 중첩하는 제 3 내지 제 n 연결부를 더 포함할 수 있다. 여기서, n은 0이거나, 또는 3보다 더 큰 자연수일 수 있다.
복수의 제 3 패드 단자들 내지 복수의 제 n 패드 단자들은 비표시 영역(301b)에 위치한다.
제 3 내지 제 n 연결부들은 복수의 제 3 패드 단자들 내지 복수의 제 n 패드 단자들에 연결된다. 즉, 제 k 연결부는 복수의 제 k 패드 단자들에 연결된다. 여기서, k는 n으로 정의된 어느 하나의 수이다.
제 3 내지 제 n 연결부는 제 1 연결부(501)에 연결된다.
또한, 이와 같은 경우, 표시 장치는 제 3 내지 제 n 패드 단자에 각각 연결된 제 3 내지 제 n 링크 라인과, 그 제 3 내지 제 n 링크 라인에 각각 연결된 데이터 라인을 더 포함할 수 있다.
한편, 제 1 연결부(501)와 제 2 연결부(502)는 한 번의 접합 공정으로 제 1 기판(301)에 접합될 수 있다. 이에 대한 구체적인 설명은 앞선 내용을 참조한다.
이와 같이, 제 1 연결부(501)는 제 1 기판(301)의 패드 단자들 중 홀수 번째 패드 단자(888a)들에 연결되고, 제 2 연결부(502)는 그 패드 단자들 중 짝수 번째 패드 단자(888b)들에 연결된다. 즉, 제 1 연결부(501) 및 제 2 연결부(502)는 각각 한 열의 패드 단자들에만 선택적으로 연결되는 단일 레이어 타입의 연결부이다.
한편, 기존의 멀티 레이어(multi layer) 타입의 연결부는 기판의 모든 패드 단자들, 즉 홀수 번째 패드 단자들 및 짝수 번째 패드 단자들에 연결된다.
기존의 멀티 레이어 타입의 연결부는 단일 레이어 타입의 연결부(제 1 연결부 및 제 2 연결부)에 비하여 더 높은 단가를 갖는다. 즉, 한 개의 멀티 레이더 타입의 연결부는 두 개의 단일 레이어 타입의 연결부에 비하여 더 높은 가격을 갖는다. 게다가, 멀티 레이어 타입의 연결부는 단일 레이어 타입의 연결부보다 더 높은 밀도의 리드 라인들을 갖기 때문에 리드 라인의 크랙(crack)과 같은 불량에 더 취약한 구조를 갖는다.
따라서, 본 발명과 같이 단일 레이어 타입의 연결부들(501, 502)이 중첩된 연결 구조를 가지면, 표시 장치의 제조비용이 저감되며, 또한 연결부의 크랙 불량률이 현저하게 감소될 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
301: 제 1 기판 112: 게이트 구동부
301a: 표시 영역 301b: 비표시 영역
625: 인쇄 회로 기판 444a: 홀수 번째 링크 라인
444b: 짝수 번째 링크 라인 888a: 홀수 번째 패드 단자
888b: 짝수 번째 패드 단자 501, 502: 제 1 및 제 2 연결부
GL1 내지 GLi: 제 1 내지 제 i 게이트 라인
DL1 내지 DLj: 제 1 내지 제 j 데이터 라인
DIC1, DIC2: 제 1 및 제 2 데이터 구동 집적 회로

Claims (19)

  1. 표시 영역 및 비표시 영역을 포함하는 기판;
    상기 비표시 영역에 위치하며, 제 1 열을 따라 배열된 제 1 패드 단자 및 제 2 열을 따라 배열된 제 2 패드 단자;
    상기 제 1 패드 단자에 연결된 제 1 연결부;
    상기 제 1 연결부에 연결된 제 1 구동 집적 회로;
    상기 제 2 패드 단자에 연결된 제 2 연결부; 및
    상기 제 2 연결부에 연결된 제 2 구동 집적 회로를 포함하며;
    상기 제 1 연결부는 상기 제 2 연결부와 중첩하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 제 1 연결부의 일부가 상기 기판과 상기 제 2 연결부 사이에 위치한 표시 장치.
  3. 제 1 항에 있어서,
    상기 제 2 연결부는 상기 제 1 패드 단자의 적어도 일부와 중첩하는 표시 장치.
  4. 제 1 항에 있어서,
    상기 제 1 연결부 및 상기 제 2 연결부에 연결된 인쇄 회로 기판을 더 포함하는 표시 장치.
  5. 제 4 항에 있어서,
    상기 제 1 연결부는,
    상기 제 1 패드 단자 및 상기 제 1 구동 집적 회로의 제 1 단자에 연결된 제 1 리드 라인; 및
    상기 제 1 구동 집적 회로의 제 2 단자 및 상기 인쇄 회로 기판에 연결된 제 2 리드 라인을 포함하는 표시 장치.
  6. 제 5 항에 있어서,
    상기 제 2 연결부는,
    상기 제 2 패드 단자 및 상기 제 2 구동 집적 회로의 제 1 단자에 연결된 제 1 리드 라인; 및
    상기 제 2 구동 집적 회로의 제 2 단자 및 상기 인쇄 회로 기판에 연결된 제 2 리드 라인을 포함하는 표시 장치.
  7. 제 6 항에 있어서,
    상기 제 1 연결부의 제 1 리드 라인은 상기 제 2 연결부의 제 1 리드 라인과 교차하는 표시 장치.
  8. 제 6 항에 있어서,
    상기 제 1 연결부의 제 2 리드 라인은 상기 제 2 연결부의 제 2 리드 라인과 교차하지 않는 표시 장치.
  9. 제 4 항에 있어서,
    상기 제 1 연결부의 한 변은 상기 기판과 중첩하고 상기 기판의 가장자리와 교차하지 않으며;
    상기 제 1 연결부의 한 변과 마주보는 상기 제 1 연결부의 다른 한 변은 상기 인쇄 회로 기판과 중첩하고 상기 인쇄 회로 기판의 가장자리와 교차하지 않으며;
    상기 제 1 연결부의 한 변은 상기 제 1 연결부의 다른 한 변보다 더 긴 길이를 갖는 표시 장치.
  10. 제 4 항에 있어서,
    상기 제 2 연결부의 한 변은 상기 기판과 중첩하고 상기 기판의 가장자리와 교차하지 않으며;
    상기 제 2 연결부의 한 변과 마주보는 상기 제 2 연결부의 다른 한 변은 상기 인쇄 회로 기판과 중첩하고 상기 인쇄 회로 기판의 가장자리와 교차하지 않으며;
    상기 제 2 연결부의 한 변은 상기 제 2 연결부의 다른 한 변보다 더 긴 길이를 갖는 표시 장치.
  11. 제 1 항에 있어서,
    상기 제 1 연결부는 상기 제 2 연결부와 대칭 형상을 이루는 표시 장치.
  12. 제 1 항에 있어서,
    상기 비표시 영역에 위치하며, 제 3 열 내지 제 n 열(n은 0 또는 3보다 더 큰 자연수)을 따라 각각 배열된 제 3 패드 단자 내지 제 n 패드 단자; 및
    상기 제 3 패드 단자 내지 제 n 패드 단자에 각각 연결되며, 상기 제 1 연결부 및 상기 제 2 연결부 중 적어도 하나와 중첩하는 제 3 내지 제 n 연결부를 더 포함하는 표시 장치.
  13. 표시 영역 및 비표시 영역을 포함하는 기판;
    상기 비표시 영역에 위치하며, 제 1 열을 따라 배열된 제 1 패드 단자 및 제 2 열을 따라 배열된 제 2 패드 단자;
    상기 제 1 패드 단자에 연결된 제 1 연결부;
    상기 제 1 연결부에 위치한 구동 집적 회로; 및
    상기 제 2 패드 단자 및 상기 제 1 연결부에 연결되며, 상기 제 1 연결부와 중첩하는 제 2 연결부를 포함하는 표시 장치.
  14. 제 13 항에 있어서,
    상기 제 1 연결부의 일부가 상기 기판과 상기 제 2 연결부 사이에 위치한 표시 장치.
  15. 제 13 항에 있어서,
    상기 제 2 연결부는 상기 제 1 패드 단자의 적어도 일부와 중첩하는 표시 장치.
  16. 제 13 항에 있어서,
    상기 제 1 연결부에 연결된 인쇄 회로 기판을 더 포함하는 표시 장치.
  17. 제 16 항에 있어서,
    상기 제 1 연결부는,
    상기 제 1 패드 단자 및 상기 구동 집적 회로의 제 1 단자에 연결된 제 1 리드 라인;
    상기 구동 집적 회로의 제 2 단자 및 상기 제 2 연결부에 연결된 제 2 리드 라인; 및
    상기 구동 집적 회로의 제 3 단자 및 상기 인쇄 회로 기판에 연결된 제 3 리드 라인을 포함하는 표시 장치.
  18. 제 17 항에 있어서,
    상기 제 2 연결부는 상기 제 2 단자 및 상기 제 2 리드 라인 중 어느 하나와 상기 제 2 패드 단자에 연결된 리드 라인을 포함하는 표시 장치.
  19. 제 13 항에 있어서,
    상기 비표시 영역에 위치하며, 제 3 열 내지 제 n 열(n은 0 또는 3보다 큰 자연수)을 따라 각각 배열된 제 3 패드 단자 내지 제 n 패드 단자; 및
    상기 제 3 패드 단자 내지 제 n 패드 단자에 각각 연결되며, 상기 제 1 연결부 및 상기 제 2 연결부 중 적어도 하나와 중첩하는 제 3 내지 제 n 연결부를 더 포함하며;
    상기 제 3 내지 제 n 연결부는 상기 제 1 연결부에 연결된 표시 장치.















KR1020160114321A 2016-09-06 2016-09-06 표시 장치 KR102695728B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160114321A KR102695728B1 (ko) 2016-09-06 2016-09-06 표시 장치
US15/593,226 US10037984B2 (en) 2016-09-06 2017-05-11 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160114321A KR102695728B1 (ko) 2016-09-06 2016-09-06 표시 장치

Publications (2)

Publication Number Publication Date
KR20180027692A true KR20180027692A (ko) 2018-03-15
KR102695728B1 KR102695728B1 (ko) 2024-08-16

Family

ID=61282129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160114321A KR102695728B1 (ko) 2016-09-06 2016-09-06 표시 장치

Country Status (2)

Country Link
US (1) US10037984B2 (ko)
KR (1) KR102695728B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200026369A (ko) * 2018-08-30 2020-03-11 삼성디스플레이 주식회사 표시장치
KR20200052486A (ko) * 2018-11-06 2020-05-15 삼성디스플레이 주식회사 표시 장치
US11037516B2 (en) 2019-10-16 2021-06-15 Samsung Display Co., Ltd. Display device
US11393994B2 (en) 2019-06-25 2022-07-19 Samsung Display Co., Ltd. Display apparatus
US11410589B2 (en) 2019-05-02 2022-08-09 Samsung Display Co., Ltd. Display device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107831610A (zh) * 2017-10-26 2018-03-23 惠科股份有限公司 信号传输装置及显示装置
JP2019086628A (ja) * 2017-11-06 2019-06-06 株式会社ジャパンディスプレイ 表示装置
WO2019244603A1 (ja) * 2018-06-20 2019-12-26 株式会社ジャパンディスプレイ 表示装置
JP6760335B2 (ja) * 2018-07-26 2020-09-23 セイコーエプソン株式会社 電気光学装置および電子機器
JP6780677B2 (ja) * 2018-07-26 2020-11-04 セイコーエプソン株式会社 電気光学パネル、電気光学装置および電子機器
JP6870666B2 (ja) * 2018-07-27 2021-05-12 セイコーエプソン株式会社 電気光学装置および電子機器
KR102562291B1 (ko) * 2018-09-10 2023-08-02 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR102668582B1 (ko) * 2018-11-05 2024-05-24 삼성디스플레이 주식회사 본딩 장치 및 본딩 방법
KR20200097832A (ko) * 2019-02-08 2020-08-20 삼성디스플레이 주식회사 표시장치
KR20200101551A (ko) * 2019-02-19 2020-08-28 삼성디스플레이 주식회사 표시장치
KR20210014245A (ko) * 2019-07-29 2021-02-09 삼성디스플레이 주식회사 표시 장치
KR20210153794A (ko) * 2020-06-10 2021-12-20 삼성디스플레이 주식회사 표시 장치
KR20220007803A (ko) * 2020-07-10 2022-01-19 삼성디스플레이 주식회사 표시장치
KR20220007822A (ko) * 2020-07-10 2022-01-19 삼성디스플레이 주식회사 표시장치
KR20220134802A (ko) * 2021-03-25 2022-10-06 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치, 및 이의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5719993B2 (ko) * 1974-07-10 1982-04-26
JP2004163589A (ja) * 2002-11-12 2004-06-10 Seiko Epson Corp 電気光学装置、電子機器および配線基板
JP2010085923A (ja) * 2008-10-02 2010-04-15 Hitachi Displays Ltd 表示装置
US20140176840A1 (en) * 2012-12-21 2014-06-26 Mitsubishi Electric Corporation Electronic equipment and flexible printed circuit
KR20150071551A (ko) * 2013-12-18 2015-06-26 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2015138166A (ja) * 2014-01-23 2015-07-30 セイコーエプソン株式会社 電気光学装置及び電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100637058B1 (ko) 1999-10-14 2006-10-20 엘지.필립스 엘시디 주식회사 액정표시장치
DE102004062551A1 (de) 2004-12-24 2006-07-06 Rhein Chemie Rheinau Gmbh Mikrogel-enthaltende duroplastische Zusammensetzung
KR20070047950A (ko) 2005-11-03 2007-05-08 삼성전자주식회사 표시 기판 및 이를 갖는 액정표시장치.
KR101300683B1 (ko) * 2006-02-06 2013-08-26 삼성디스플레이 주식회사 액정 표시 장치
KR100881183B1 (ko) 2006-11-21 2009-02-05 삼성전자주식회사 높이가 다른 범프를 갖는 반도체 칩 및 이를 포함하는반도체 패키지
EP2587471B1 (en) 2010-06-22 2018-01-10 Panasonic Intellectual Property Management Co., Ltd. Display device
KR101843360B1 (ko) * 2010-12-24 2018-03-30 삼성디스플레이 주식회사 어레이 기판, 이를 포함하는 표시 장치 및 표시 장치의 동작 방법
US20150301372A1 (en) * 2012-11-27 2015-10-22 Sharp Kabushiki Kaisha Liquid crystal display device
KR102254761B1 (ko) 2013-09-13 2021-05-25 삼성디스플레이 주식회사 Cof 패키지, 이를 포함하는 cof 패키지 어레이, 및 표시 장치
JP2016206302A (ja) * 2015-04-17 2016-12-08 株式会社ジャパンディスプレイ 液晶表示装置及びその駆動方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5719993B2 (ko) * 1974-07-10 1982-04-26
JP2004163589A (ja) * 2002-11-12 2004-06-10 Seiko Epson Corp 電気光学装置、電子機器および配線基板
JP2010085923A (ja) * 2008-10-02 2010-04-15 Hitachi Displays Ltd 表示装置
US20140176840A1 (en) * 2012-12-21 2014-06-26 Mitsubishi Electric Corporation Electronic equipment and flexible printed circuit
KR20150071551A (ko) * 2013-12-18 2015-06-26 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2015138166A (ja) * 2014-01-23 2015-07-30 セイコーエプソン株式会社 電気光学装置及び電子機器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200026369A (ko) * 2018-08-30 2020-03-11 삼성디스플레이 주식회사 표시장치
US11026330B2 (en) 2018-08-30 2021-06-01 Samsung Display Co., Ltd. Display device
KR20200052486A (ko) * 2018-11-06 2020-05-15 삼성디스플레이 주식회사 표시 장치
US10983404B2 (en) 2018-11-06 2021-04-20 Samsung Display Co., Ltd. Display device
US11410589B2 (en) 2019-05-02 2022-08-09 Samsung Display Co., Ltd. Display device
US11393994B2 (en) 2019-06-25 2022-07-19 Samsung Display Co., Ltd. Display apparatus
US11037516B2 (en) 2019-10-16 2021-06-15 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR102695728B1 (ko) 2024-08-16
US20180068992A1 (en) 2018-03-08
US10037984B2 (en) 2018-07-31

Similar Documents

Publication Publication Date Title
KR102695728B1 (ko) 표시 장치
US11556199B2 (en) Display device with sensor
CN110133924B (zh) 显示设备
US9753346B2 (en) Horizontal stripe liquid crystal display device
JP3718355B2 (ja) 液晶表示装置
KR101307260B1 (ko) 라인 온 글라스형 액정표시장치 및 그 제조방법
US11604392B2 (en) Active matrix substrate and display panel
JP5448940B2 (ja) 液晶表示装置
KR20240155836A (ko) 표시 장치
US8355087B2 (en) Pixel array substrate, conductive structure and display panel
KR20160028572A (ko) 표시장치
KR20200115769A (ko) 표시 장치 및 그 제조 방법
JP5431993B2 (ja) 表示装置
KR102076841B1 (ko) 보조 공통 배선을 구비한 평판 표시장치용 박막 트랜지스터 기판
US20150116618A1 (en) Display device
JP2020091335A (ja) 薄膜トランジスタ基板及び表示パネル

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant