KR20180001021A

KR20180001021A - 박막 인덕터 및 그 제조방법

Info

Publication number: KR20180001021A
Application number: KR1020160079520A
Authority: KR
Inventors: 최운철; 오지혜; 김성희; 정정혁
Original assignee: 삼성전기주식회사
Priority date: 2016-06-24
Filing date: 2016-06-24
Publication date: 2018-01-04
Also published as: US20170372832A1; US10515752B2; KR102450603B1

Abstract

본 개시의 일 실시 예에 따른 박막 인덕터는 내부에 코일부를 포함하는 바디를 포함하며, 코일부는 기판 상에 배치된 패터닝된 절연막, 패터닝된 절연막 사이에 형성된 코일 패턴을 포함하며, 코일 패턴의 두께는 절연막의 두께보다 작은 것을 만족함으로써, 코일 패턴의 두께를 균일하게 형성함과 동시에 큰 어스펙트 비를 갖는 구조를 형성하여 코일부의 단면적을 증가시키고, 직류 저항(Rdc) 특성을 향상시킬 수 있다.

Description

박막 인덕터 및 그 제조방법{INDUCTOR AND MANUFACTURING METHOD OF THE SAME}

본 개시는 박막 인덕터 및 그 제조방법에 관한 것이다.

인덕터는 저항 및 커패시터와 더불어 전자 회로를 이루는 중요한 수동 소자의 하나로서, 저잡음 증폭기, 믹서, 전압 조절 발진기 및 매칭 코일(matching coli) 등 다양한 시스템 및 부품에 사용된다.

인덕터의 주요 특성 중 하나인 직류 저항(Rdc)은 코일 패턴의 단면적이 클수록 낮아진다. 또한, 인덕터의 인덕턴스는 자속이 지나가는 자성체의 면적이 클수록 커진다. 따라서, 직류 저항(Rdc)을 낮추고, 인덕턴스를 향상시키기 위해서는 코일 패턴의 단면적을 증가시키고, 자성체 면적을 증가시키는 것이 필요하다.

코일 패턴의 단면적을 증가시키기 위해서는 코일 패턴의 폭을 증가시키는 방법과 코일 패턴의 두께를 증가시키는 방법이 있다. 그러나, 코일 패턴의 폭을 증가시키는 경우 인접한 코일 패턴의 간의 쇼트(short)가 발생될 우려가 매우 커지고, 구현할 수 있는 코일 턴 수의 한계가 발생하며, 자성체 면적의 축소로 이어져 효율이 저하되고 고용량 제품 구현에 한계가 있다.

따라서, 코일 패턴의 폭 대비 코일 패턴의 두께를 증가시켜 높은 어스펙트 비(Aspect Ratio, AR)를 가지는 구조의 박막 인덕터가 요구되고 있다.

상기 어스펙트 비(AR)란, 코일 패턴의 두께를 코일 폭으로 나눈 값으로, 코일 폭의 증가량보다 코일 패턴의 두께의 증가량이 클수록 높은 어스펙트 비(AR)를 구현할 수 있다.

하기 선행기술문헌에 기재된 특허문헌들은 박막 인덕터에 관한 것이다.

한국공개특허 제1004-0086706호 한국공개특허 제2015-0019588호

본 개시는 코일 패턴의 두께 차이를 균일하게 하여 낮은 직류저항(Rdc)을 구현할 수 있는 코일 전자 부품 및 그 제조방법에 관한 것이다.

본 개시의 일 실시 예는 내부에 코일부를 포함하는 바디를 포함하며, 코일부는 기판 상에 배치된 패터닝된 절연막, 패터닝된 절연막 사이에 형성된 코일 패턴을 포함하며, 코일 패턴의 두께는 절연막의 두께보다 작은 박막 인덕터를 제공한다.

본 개시의 다른 실시형태는 판 상에 제1 도금층을 패터닝하는 단계, 기판 상에 상기 제1 도금층이 노출되도록 절연막을 패터닝하는 단계, 패터닝된 절연막 사이에 제1 도금층을 기초로 도금을 수행하여 제2 도금층을 형성하여 코일 패턴을 얻는 단계 및 절연막과 제1 및 제2 도금층이 형성된 기판의 상부 및 하부에 자성체 시트를 적층하여 바디를 형성하는 단계를 포함하며, 코일 패턴의 두께는 상기 절연막의 두께보다 작은 박막 인덕터의 제조방법을 제공한다.

본 개시의 일 실시 예에 따르면, 코일부가 휘지 않고 곧게 형성되어 코일 패턴 간 스페이스 내에 절연층 미형성 불량을 감소할 수 있으며, 코일 패턴의 두께를 균일하게 형성함과 동시에 큰 어스펙트 비를 갖는 구조를 형성하여 코일부의 단면적을 증가시키고, 직류 저항(Rdc) 특성을 향상시킬 수 있다.

도 1은 본 개시의 일 실시 예에 따른 코일부를 포함한 박막 인덕터 개략적인 단면도를 도시한 것이다.
도 2는 도 1의 I-I'선에 의한 단면도를 도시한 것이다.
도 3은 도 2의 'A' 부분의 일 실시 예의 계략적인 확대도를 도시한 것이다.
도 4a 내지 도 4d는 본 개시의 일 실시 예에 따른 박막 인덕터의 제조방법을 순차적으로 나타내는 도면이다.
도 5는 본 개시의 일 실시 예에 따른 바디를 형성하는 공정을 설명하기 위한 개략적인 공정 단면도를 도시한 것이다.

이하, 첨부된 도면을 참조하여 본 개시에 대해 보다 상세히 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.

이하, 본 개시에 의한 박막 커패시터에 대하여 설명한다.

도 1은 본 개시의 일 실시 예에 따른 코일부를 포함한 박막 인덕터 개략적인 단면도를 도시한 것이고, 도 2는 도 1의 I-I'선에 의한 단면도를 도시한 것이며, 도 3은 도 2의 'A' 부분의 일 실시 예의 계략적인 확대도를 도시한 것이다.

도 1을 참조하면, 본 개시의 일 실시 예에 따른 박막 인덕터(100)은 바디(50), 상기 바디(50)의 내부에 매설된 코일부(41, 42) 및 상기 바디(50)의 외측에 배치되어 상기 코일부(41, 42)와 전기적으로 연결된 제 1 및 제 2 외부전극(81, 82)을 포함한다.

본 개시의 일 실시 예에 따른 박막 인덕터(100)에 있어서, '길이' 방향은 도 1의 'L' 방향, '폭' 방향은 'W' 방향, '두께' 방향은 'T' 방향으로 정의하기로 한다.

상기 바디(50)는 박막 인덕터(100)의 외관을 이루며, 자성체 재료로 이루어진다.

상기 바디(50)는 자기 특성을 나타내는 재료라면 제한되지 않고, 예를 들어, 페라이트 또는 금속 자성체 분말을 포함할 수 있다.

상기 페라이트는 예를 들어, Mn-Zn계 페라이트, Ni-Zn계 페라이트, Ni-Zn-Cu계 페라이트, Mn-Mg계 페라이트, Ba계 페라이트 또는 Li계 페라이트 등일 수 있다.

상기 금속 자성체 분말은 Fe, Si, Cr, Al 및 Ni로 이루어진 군에서 선택된 어느 하나 이상을 포함할 수 있고, 예를 들어, Fe-Si-B-Cr계 비정질 금속일 수 있으나, 이에 제한되는 것은 아니다.

상기 금속 자성체 분말의 입자 직경은 0.1μm 내지 30μm 일 수 있으며, 에폭시(epoxy) 수지 또는 폴리이미드(polyimide) 등의 열경화성 수지에 분산된 형태로 포함될 수 있다.

상기 바디(50)는 상기 바다의 내부에 배치된 코일부를 포함한다.

상기 코일부는 기판을 포함하며, 상기 기판(20)의 일면에는 코일 패턴을 포함하는 제1 코일부(41)가 형성되며, 상기 기판(20)의 일면과 대향하는 타면에는 코일 패턴을 포함하는 제2 코일부(42)가 형성된다.

상기 기판(20)은 예를 들어, 폴리프로필렌글리콜(PPG) 기판, 페라이트 기판 또는 금속계 연자성 기판 등으로 형성된다.

상기 기판(20)의 중앙부는 관통되어 홀을 형성하고, 상기 홀은 자성 재료로 충진되어 코어부(55)를 형성한다. 자성 재료로 충진되는 코어부(55)를 형성함에 따라 인덕턴스(Ls)를 향상시킬 수 있다.

상기 코일 패턴(25, 40)는 스파이럴(spiral) 형상으로 형성될 수 있으며, 상기 기판(20)의 일면과 타면에 형성된 제 1 및 제 2 코일부(41, 42)의 코일 패턴은 상기 기판(20)을 관통하여 형성되는 비아(45)를 통해 전기적으로 접속된다.

상기 코일 패턴(25, 40)과 비아(45)는 전기 전도성이 뛰어난 금속을 포함하여 형성될 수 있으며 예를 들어, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu), 백금(Pt) 또는 이들의 합금 등으로 형성될 수 있다.

상기 코일 패턴은 도금 공정으로 형성될 수 있으며, 기판 상에 형성된 제1 도금층(25) 및 상기 제1 도금층을 기초로 도금을 수행하여 제1 도금층 상에 형성된 제2 도금층(40)을 포함할 수 있다.

종래의 경우, 도금 레지스트를 노광 및 현상 공정을 통해 패터닝하고 도금하는 패턴 도금법을 수행하여 코일 패턴을 형성하는 경우, 코일 패턴의 두께를 두껍게 형성하기 하여 도금 레지스트의 두께를 두껍게 형성하여야 하는데 도금 레지스트의 두께를 두껍게 할수록 도금 레지스트 하부의 노광이 원활하지 않은 노광 공정의 한계가 있어 코일 두께 증가의 어려움이 있다.

또한, 두꺼운 도금 레지스트가 그 형태를 유지하기 위해서는 일정 폭 이상을 가져야하는데, 도금 레지스트를 제거한 후 도금 레지스트의 폭이 인접한 코일 간의 간격이 되기 때문에 인접한 코일 간 간격이 넓어져 직류 저항(Rdc) 및 인덕턴스(Ls) 특성 향상에 한계가 있다.

일반적으로, 높은 어스펙트 비(Aspect Ratio, AR)를 가지는 구조의 코일부를 형성하기 위하여 등방성 도금에 의한 도금층 상에 이방성 도금을 추가하여 이를 구현하는 방법이 시도되었다.

이러한 이방성 도금 방식은 시드 패턴을 형성한 후에 요구되는 코일 패턴의 나머지 두께를 이방성 도금으로 구현하는 것으로서, 이러한 방식에 의할 경우 코일 패턴의 형상이 부채꼴 형상으로서 균일성이 떨어지므로 직류 저항(Rdc)의 산포에 영향을 미친다.

또한, 이러한 방식에 의할 경우 코일 패턴의 형상이 휘어지게 되므로 코일 패턴에 절연층 형성이 쉽지 않으며, 이로 인하여 코일 패턴간 공간에 미절연이 발생하여 불량을 유발할 수 있다.

이에 본 개시의 일 실시 예에 따른 박막 인덕터는 기판 상에 패터닝된 절연막(31)을 형성함으로써, 두께 산포가 적은 등방성 도금만으로도 높은 어스펙트 비(AR)를 구현할 수 있다.

도 2 및 도 3을 참조하면, 본 개시의 일 실시 예에 따른 박막 인덕터는 내부에 코일부(41, 42)를 포함하는 바디를 포함하며, 상기 코일부(41, 42)는 기판(20) 상에 배치된 패터닝된 절연막(31); 상기 패터닝된 절연막(31) 사이에 형성된 코일 패턴(25, 40);을 포함하며, 상기 코일 패턴(25, 40)의 높이는 상기 절연막(31)의 높이보다 작은 것을 만족한다.

상기 절연막(31)은 상기 기판(20) 상에 배치되며, 패터닝되어 형성된다.

상기 절연막(31)은 폭을 좁게 형성하되, 큰 두께를 갖도록 패터닝함으로써, 코일 패턴이 높은 어스펙트 비를 가질 수 있도록 하며, 코일 패턴이 휘는 형상을 방지할 수 있으며, 코일 패턴 사이의 공간 내에 미절연으로 인한 불량을 감소시킬 수 있다.

상기 절연막(31)의 폭(Wa)는 1 내지 20 μm 일 수 있으며, 상기 절연막(31)의 두께(Ta)는 200μm 이상일 수 있다.

상기 절연막(31)은 절연 특성을 갖는 재료로 이루어지는 것이며, 예컨대 필러(filler)를 사용할 수 있으며, 그 외 폴리머나 광경화에 반응하는 아크릴레이트(acrylate) 또는 열경화를 일으킬 수 있는 에폭시 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

또한, 상기 절연막(31)은 포토레지스트(Photo Resist, PR)의 노광, 현상을 통한 공정으로 형성할 수 있다.

상기 코일 패턴(25, 40)은 상기 패터닝된 절연막(31) 사이에 형성된다. 이로 인해, 코일 패턴 사이의 공간 내에 미절연 영역으로 인한 불량을 감소시킬 수 있다.

상기 코일 패턴의 폭(Wb)은 10 내지 150 μm일 수 있으며, 상기 코일 패턴의 두께(Tb)는 200μm이상일 수 있다.

상기 코일 패턴의 어스펙트 비는 3.0 이상일 수 있다. 상기 코일 패턴이 높은 어스펙트 비를 가짐으로써, 커패시터의 직류저항 특성이 향상될 수 있다.

상기 코일 패턴(25, 40)은 등방성 도금 방법으로 형성될 수 있으며, 이로 인해 직사각형의 형상을 가질 수 있다.

여기서 등방성 도금이라 함은 도금층이 폭과 두께가 함께 성장하는 도금 방법을 의미하며, 폭 방향과 두께 방향으로 도금이 성장하는 속도가 상이한 이방성 도금 방법과 대비되는 기술이다.

상기 코일 패턴을 등방성 도금으로 형성하면, 이방 도금 패턴과 다르게 코일 패턴의 외측과 내측의 두께 차이를 개선할 수 있으며, 코일 간의 공간을 크게 확보할 수 있어, 쇼트(short) 불량을 감소시킬 수 있다.

상기 코일 패턴(25, 40)은 기판 상에 형성된 제1 도금층 및 제1 도금층 상에 형성된 제2 도금층을 포함할 수 있다.

상기 제1 도금층(25)은 상기 제1 도금층은 제2 도금층을 형성하기 위한 씨드층(seed layer)의 역할을 할 수 있으며, 상기 기판(20) 상에 무전해 도금 또는 스퍼터링(sputtering) 공법을 수행한 후 레지스트 패턴을 형성하고, 에칭 및 레지스트 박리 공정을 통해 형성될 수 있다.

상기 제1 도금층의 폭은 10 내지 150 μm일 수 있으나, 반드시 이에 제한되는 것은 아니다.

상기 제2 도금층(40)은 두께 산포가 적은 등방성 도금으로 형성되며, 1회의 도금으로 형성될 수 있다.

상기 제2 도금층은 폭 방향 성장은 억제되고 두께 방향 성장 정도가 현저히 큰 형상의 도금층이다.

상기 제2 도금층은 패터닝된 절연막 사이에 등방성 도금으로 형성되기 때문에, 그 형상이 직사각형일 수 있으며, 다만 공정 편차에 의해 약간의 변형은 있을 수 있다.

상기 제2 도금층은 1회의 도금으로 형성되기 때문에, 2회 이상의 도금으로 형성시에 나타나는 적어도 하나의 내부 계면 즉, 도금층을 2층 이상으로 구획하는 적어도 하나의 내부 계면이 나타나지 않는다.

상기의 내부 계면은 박막 인덕터에 있어서, 직류 저항(Rdc) 특성 및 전기적 특성의 저하를 야기할 수 있다.

따라서, 본 개시의 일 실시 예에 따르면 상기 제2 도금층이 1회의 도금으로 형성되기 때문에, 직류 저항(Rdc) 특성 및 전기적 특성이 향상될 수 있다.

다만, 이에 제한되는 것은 아니며, 상기 제2 도금층은 여러 도금층으로 구성될 수도 있다.

상기 제2 도금층(40)은 패터닝된 절연막 사이에 등방성 도금으로 형성되기 때문에, 그 형상이 직사각형일 수 있으며, 다만 공정 편차에 의해 약간의 변형은 있을 수 있다.

도 3을 참조하면, 상기 코일 패턴의 두께(Tb)는 상기 절연막의 두께(Ta)보다 작다.

상기 코일 패턴의 두께(Tb)와 상기 절연막의 두께(Ta) 차이는 40μm이상일 수 있다.

상기 코일 패턴의 두께가 상기 절연막의 두께보다 작음으로써, 상기 코일 패턴의 상부에서 상기 절연막 사이에 공간이 형성될 수 있다.

상기 바디의 자성체 재료는 상기 코일 패턴의 상부의 패터닝된 절연막 사이의 공간에 충진될 수 있다.

본 개시의 일 실시 예에 따르면, 상기 바디는 코일부(41, 42) 및 기판(20)을 둘러싸도록 형성된 커버 절연층(33)을 포함할 수 있다. 즉, 상기 커버 절연층(33)은 상기 기판, 상기 절연막 및 상기 코일 패턴의 상면의 표면을 따라 형성될 수 있다.

상기 커버 절연층(33)은 상기 절연막(31)과 다른 재료일 수 있다.

또한, 상기 커버 절연층(33)은 패터닝된 절연막(31)과 그 사이의 상기 코일 패턴의 표면에 형성하므로, 상기 절연막(31)과는 서로 다른 재료와 형상으로서, 절연막 및 코일 패턴과 경계가 형성되어 구분된다.

상기 커버 절연층의 두께(Tc)는 1 μm 내지 10μm 일 수 있다. 상기 코일부 및 상기 기판을 외부로부터 얇은 두께로 절연시킬 수 있어, 인덕턴스 특성을 향상시킬 수 있다.

상기 커버 절연층(33)은 폴리머 폴리머 절연재일 수 있으며, 예를 들면, 페닐렌(phenylene)계 폴리머일 수 있으나, 이에 한정되는 것은 아니다.

상기 기판(20)의 일면에 형성된 제 1 코일부(41)의 일 단부는 바디(50)의 길이(L) 방향의 일 단면으로 노출되며, 기판(20)의 타면에 형성된 제 2 코일부(42)의 일 단부는 바디(50)의 길이(L) 방향의 타 단면으로 노출된다.

다만, 반드시 이에 제한되지 않으며, 상기 제 1 및 제 2 코일부(41, 42)의 각각의 일 단부는 상기 바디(50)의 적어도 일면으로 노출될 수 있다.

상기 바디(50)의 단면으로 노출되는 상기 제 1 및 제 2 코일부(41, 42) 각각과 접속하도록 상기 바디(50)의 외측에 제 1 및 제 2 외부전극(81, 82)이 형성된다.

이하, 본 개시에 의한 박막 인덕터의 제조방법에 대하여 설명한다.

도 4a 내지 도 4d는 본 개시의 일 실시 예에 따른 박막 인덕터의 제조방법을 순차적으로 나타내는 도면이다.

도 4a 내지 도 4d를 참조하면, 본 개시의 일 실시 예에 따른 박막 인덕터의 제조방법은 기판(20) 상에 제1 도금층(25)을 패터닝하는 단계, 제1 도금층이 노출되도록 절연막(31)을 패터닝하는 단계, 패터닝된 절연막 사이에 제1 도금층을 기초로 도금을 수행하여 제2 도금층(40)을 형성하여 코일 패턴(25, 40)을 얻는 단계 및 절연막과 제1 및 제2 도금층이 형성된 기판의 상부 및 하부에 자성체 시트를 적층하여 바디를 형성하는 단계를 포함하며, 코일 패턴의 두께는 절연막의 두께보다 작은 것을 만족한다.

도 4a를 참조하면, 기판(20)을 마련하고, 상기 기판(20) 상에 제1 도금층(25)을 패터닝한다.

상기 기판(20)에 비아 홀(미도시)을 형성할 수 있으며, 비아 홀은 기계적 드릴 또는 레이져 드릴을 사용하여 형성할 수 있으나, 이에 반드시 제한되는 것은 아니다. 상기 레이져 드릴은 예를 들어, CO₂ 레이져 또는 YAG 레이져일 수 있다.

구체적으로, 상기 제1 도금층(25)은 상기 기판(20) 상에 무전해 도금 또는 스퍼터링(sputtering) 공법을 수행하여 도전층을 형성한 후 레지스트 패턴(71)을 형성한 후, 패터닝을 위한 에칭 공정 및 레지스트 패턴 박리 공정을 통해 형성될 수 있다.

상기 제1 도금층(25)의 폭은 10 내지 150 μm일 수 있으나, 반드시 이에 제한되는 것은 아니다.

다음, 도 4b를 참조하면, 기판(20) 상에 상기 제1 도금층이 노출되도록 패터닝된 절연막(31)을 형성한다.

상기 절연막(31)은 패터닝된 제1 도금층(25)들 사이의 노출된 기판(20) 상에 형성됨으로써, 패터닝될 수 있다.

상기 절연막(31)의 폭은 1 내지 20μm일 수 있으며, 두께는 특별히 제한되지 않으며, 등방 도금에 의해 형성되는 제2 도금층(40)의 필요한 두께에 따라 결정될 수 있다.

상기 절연막(31)을 형성하는 방법은 특별히 제한되지 않으며, 일반적인 회로형성 공법에 의해 수행될 수 있다.

상기 절연막(31)은 포토레지스트(Photo Resist, PR)의 노광, 현상을 통한 공정으로 형성할 수 있다.

상기 절연막(31)은 두께가 200μm 인 제2 도금층(40)을 형성하기 위한 등방 도금의 댐 역할을 수행하므로, 실제로 그 두께는 200μm 이상으로 형성된다.

다음, 도 4c를 참조하면, 상기 패터닝된 절연막(31) 사이에 상기 제1 도금층(25)을 기초로 도금을 수행하여 제2 도금층(40)을 형성하여 코일 패턴(25, 40)을 얻을 수 있다.

상기 제2 도금층(40)은 두께가 200μm 이상 형성될 수 있으며, 상기 코일 패턴 또한 두께가 200μm 이상일 수 있다.

상기 제2 도금층(40)은 3.0이상의 높은 어스펙트 비(AR)를 가질 수 있다.

상기 제2 도금층(40)을 패터닝된 절연막(31) 사이에 등방 도금 방법에 의해 형성함으로써 도금 레지스트의 두께에 따른 노광 한계를 극복하고 제2 도금층(40)의 전체 두께를 200μm 이상으로 구현할 수 있다.

다음, 4d를 참조하면, 상기 절연막(31)과 제2 도금층(40) 상부에 커버 절연층(31)을 형성한다.

또한, 상기 커버 절연층(31)은 패터닝된 절연막(31)과 상기 코일 패턴의 상부에 형성하므로, 상기 절연막(31)과는 서로 다른 재료와 형상으로서, 절연막(31) 및 제2 도금층(40)과 경계가 형성되어 구분된다.

상기 커버 절연층(31)은 스크린 인쇄법, 스프레이(spray) 도포 공정 등의 방법, 화학 증착법(Chemical Vapor Depsition, CVD) 또는 저점도의 고분자 코팅액을 사용하여 딥핑(dipping)법으로 형성할 수 있으나, 반드시 이에 제한되는 것은 아니다.

도 5는 본 개시의 일 실시 예에 따른 바디를 형성하는 공정을 설명하기 위한 개략적인 공정 단면도를 도시한 것이다.

도 5를 참조하면, 상기 제1 및 제2 코일부(41, 42)가 형성된 기판(20)의 상부 및 하부에 자성체 시트(51a, 51b, 51c, 51d, 51e, 51f)를 적층하여 바디를 형성한다.

이때, 자성체 시트는 상기 코일 패턴의 상부의 패터닝된 절연막 사이의 공간에 충진될 수 있다.

상기 자성체 시트(51a, 51b, 51c, 51d, 51e, 51f)는 자성 재료, 예를 들어, 금속 자성체 분말과 열경화성 수지 등의 유기물을 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 캐리어 필름(carrier film) 상에 도포한 후 건조하여 시트(sheet)형으로 제작할 수 있다.

복수의 자성체 시트(51a, 51b, 51c, 51d, 51e, 51f)를 적층한 후, 라미네이트법이나 정수압 프레스법을 통해 압착 및 경화하여 자성체 바디(50)를 형성한다.

상기의 설명을 제외하고 상술한 본 발명의 일 실시형태에 따른 코일 전자부품의 특징과 중복되는 설명은 여기서는 생략하도록 한다.

본 개시는 실시 형태에 의해 한정되는 것이 아니며, 당 기술분야의 통상의 지 식을 가진 자에 의해 다양한 형태의 치환 및 변형이 가능하고 동일하거나 균등한 사상을 나타내는 것이라면, 본 실시예에 설명되지 않았더라도 본 개시의 범위 내로 해석되어야 할 것이고, 본 개시의 실시형태에 기재되었지만 청구범위에 기재되지 않은 구성 요소는 본 개시의 필수 구성요소로서 한정 해석되지 아니한다.

100: 박막 인덕터
20: 기판
31: 절연막
33: 절연층
40: 코일 패턴
50: 바디
81, 82: 외부전극

Claims

내부에 코일부를 포함하는 바디를 포함하며,
상기 코일부는
기판 상에 배치된 패터닝된 절연막;
상기 패터닝된 절연막 사이에 형성된 코일 패턴;을 포함하며,
상기 코일 패턴의 두께는 상기 절연막의 두께보다 작은 박막 인덕터.
제1항에 있어서,
상기 바디는 상기 코일부를 둘러싸도록 형성된 커버 절연층;을 포함하는 박막 인덕터.
제2항에 있어서,
상기 커버 절연층은 상기 절연막과 다른 재료인 박막 인덕터.
제1항에 있어서,
상기 바디는 자성체 재료로 이루어지며,
상기 자성체 재료는 상기 코일 패턴의 상부의 상기 패터닝된 절연막 사이의 공간에 충진되는 박막 인덕터.
제1항에 있어서,
상기 절연막의 두께는 200μm 이상인 박막 인덕터.
제1항에 있어서,
상기 코일 패턴의 두께는 200μm 이상인 박막 인덕터.
제1항에 있어서,
상기 코일 패턴의 어스펙트비는 3.0 이상인 박막 인덕터.
기판 상에 제1 도금층을 패터닝하는 단계;
상기 기판 상에 상기 제1 도금층이 노출되도록 절연막을 패터닝하는 단계;
상기 패터닝된 절연막 사이에 상기 제1 도금층을 기초로 도금을 수행하여 제2 도금층을 형성하여 코일 패턴을 얻는 단계; 및
상기 절연막과 제1 및 제2 도금층이 형성된 기판의 상부 및 하부에 자성체 시트를 적층하여 바디를 형성하는 단계;를 포함하며,
상기 코일 패턴의 두께는 상기 절연막의 두께보다 작은 박막 인덕터의 제조방법.
제8항에 있어서,
상기 바디를 형성하는 단계 이전에,
상기 기판, 상기 절연막 및 상기 코일 패턴을 둘러싸도록 커버 절연층을 형성하는 단계;를 포함하는 박막 인덕터의 제조방법.
제9항에 있어서,
상기 커버 절연층은 상기 절연막과 다른 재료인 박막 인덕터의 제조방법.
제8항에 있어서,
상기 자성체 시트는 상기 코일 패턴의 상부의 패터닝된 절연막 사이의 공간에 충진되는 박막 인덕터의 제조방법.
제8항에 있어서,
상기 절연막의 두께는 200μm 이상인 박막 인덕터의 제조방법.
제8항에 있어서,
상기 코일 패턴의 두께는 200μm 이상이며, 어스펙트비는 3.0 이상인 박막 인덕터의 제조방법.
제8항에 있어서,
상기 절연막의 폭은 1 내지 20 μm인 박막 인덕터의 제조방법.
제8항에 있어서,
상기 제1 및 제2 도금층은 등방성 도금 방법으로 형성된 박막 인덕터의 제조방법.