[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20170129250A - 보호 테이프, 및 이것을 사용한 반도체 장치의 제조 방법 - Google Patents

보호 테이프, 및 이것을 사용한 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20170129250A
KR20170129250A KR1020177030193A KR20177030193A KR20170129250A KR 20170129250 A KR20170129250 A KR 20170129250A KR 1020177030193 A KR1020177030193 A KR 1020177030193A KR 20177030193 A KR20177030193 A KR 20177030193A KR 20170129250 A KR20170129250 A KR 20170129250A
Authority
KR
South Korea
Prior art keywords
thermoplastic resin
resin layer
protective tape
layer
adhesive
Prior art date
Application number
KR1020177030193A
Other languages
English (en)
Other versions
KR102031529B1 (ko
Inventor
히로노부 모리야마
히데카즈 야기
도모유키 이시마츠
가츠유키 에비사와
게이지 혼죠
준이치 가네코
Original Assignee
데쿠세리아루즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데쿠세리아루즈 가부시키가이샤 filed Critical 데쿠세리아루즈 가부시키가이샤
Publication of KR20170129250A publication Critical patent/KR20170129250A/ko
Application granted granted Critical
Publication of KR102031529B1 publication Critical patent/KR102031529B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/29—Laminated material
    • C09J7/0296—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/38—Layered products comprising a layer of synthetic resin comprising epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/02—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by features of form at particular places, e.g. in edge regions
    • B32B3/08—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by features of form at particular places, e.g. in edge regions characterised by added members at particular parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/08—Interconnection of layers by mechanical means
    • B32B7/09—Interconnection of layers by mechanical means by stitching, needling or sewing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/005—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C09J163/04—Epoxynovolacs
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C09J7/24—Plastics; Metallised plastics based on macromolecular compounds obtained by reactions involving only carbon-to-carbon unsaturated bonds
    • C09J7/245—Vinyl resins, e.g. polyvinyl chloride [PVC]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C09J7/25—Plastics; Metallised plastics based on macromolecular compounds obtained otherwise than by reactions involving only carbon-to-carbon unsaturated bonds
    • C09J7/255—Polyesters
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B32B2307/51—Elastic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/732—Dimensional properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2405/00—Adhesive articles, e.g. adhesive tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C09J2201/622—
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/10—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet
    • C09J2301/16—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the structure of the carrier layer
    • C09J2301/162—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the structure of the carrier layer the carrier being a laminate constituted by plastic layers only
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/414—Additional features of adhesives in the form of films or foils characterized by the presence of essential components presence of a copolymer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2423/00—Presence of polyolefin
    • C09J2423/04—Presence of homo or copolymers of ethene
    • C09J2423/046—Presence of homo or copolymers of ethene in the substrate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2431/00—Presence of polyvinyl acetate
    • C09J2431/006—Presence of polyvinyl acetate in the substrate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2463/00—Presence of epoxy resin
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2467/00—Presence of polyester
    • C09J2467/006—Presence of polyester in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesive Tapes (AREA)
  • Laminated Bodies (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

땜납 접합성을 양호하게 하고, 웨이퍼의 휨량을 작게 할 수 있는 보호 테이프를 제공한다. 보호 테이프는, 접착제층과, 제 1 열 가소성 수지층과, 제 2 열 가소성 수지층과, 기재 필름층을 이 순서로 갖고, 하기 식 (1) ∼ (3) 의 조건을 만족한다. (1) Ga ＞ Gb (2) Ta ＜ Tb (3) (Ga × Ta ＋ Gb × Tb)/(Ta ＋ Tb) ≤ 1.4E ＋ 06Pa (식 (1) 중, Ga 는 보호 테이프를 첩부하는 첩부 온도에 있어서의 제 1 열 가소성 수지층의 저장 전단 탄성률이고, Gb 는 보호 테이프를 첩부하는 첩부 온도에 있어서의 제 2 열 가소성 수지층의 저장 전단 탄성률이다. 식 (2) 중, Ta 는 제 1 열 가소성 수지층의 두께이고, Tb 는 제 2 열 가소성 수지층의 두께이다. 식 (3) 중, Ga 및 Gb 는 식 (1) 중의 Ga 및 Gb 와 동일한 의미이고, Ta 및 Tb 는 식 (2) 중의 Ta 및 Tb 와 동일한 의미이다.)

Description

보호 테이프, 및 이것을 사용한 반도체 장치의 제조 방법
본 발명은, 반도체 장치의 제조에 사용되는 보호 테이프, 및 이것을 사용한 반도체 장치의 제조 방법에 관한 것이다. 본 출원은, 일본에 있어서 2015년 6월 4일에 출원된 일본 출원 번호 특원 2015-114338 을 기초로 하여 우선권을 주장하는 것으로, 이 출원은 참조됨으로써, 본 출원에 원용된다.
종래, 플립 칩 실장용의 반도체 제조 프로세스의 후공정은, 다음과 같이 실시되고 있다. 먼저, 복수의 범프 (돌기 전극) 가 형성된 웨이퍼의 범프 형성면에, 범프의 보호 목적으로 백 그라인드 테이프 (Back Grind Tape) 라고 불리는 점착 시트 또는 테이프를 첩합하고, 이 상태로 범프 형성면의 반대면을 소정의 두께까지 연삭한다 (예를 들어, 특허문헌 1 ∼ 3 참조). 연삭 종료 후, 백 그라인드 테이프를 박리하고, 웨이퍼를 다이싱하여 개개의 반도체 칩으로 한다. 이어서, 반도체 칩을, 다른 반도체 칩 또는 기판 상에 플립 칩 실장한다. 또한, 언더 필을 경화시켜 반도체 칩을 보강한다.
예를 들어, 특허문헌 1 에서는, 백 그라인드 테이프로서 열 경화성 수지층과 열 가소성 수지층을 적층한 것을 사용하고, 열 경화성 수지층만을 웨이퍼의 범프 형성면에 남기고 다른 층을 제거하는 방법이 검토되어 있다.
일본 공개특허공보 2005-28734호 국제 공개 제2006/118033호 국제 공개 제2012/026431호
종래의 백 그라인드 테이프에서는, 웨이퍼를 백 그라인드한 후에 웨이퍼에 큰 휨이 발생하게 되어, 후공정에서 핸들링할 수 없게 된다. 또한, 종래의 백 그라인드 테이프에서는, 열 경화성 수지층만을 웨이퍼에 남기고 다른 층을 제거했을 때, 범프 상에 수지가 남게 되어, 예를 들어 리플로우시에 있어서 땜납 접합을 저해하여, 접속성을 저하시키게 된다.
본 발명은, 이와 같은 종래의 실정을 감안하여 제안된 것으로, 땜납 접합성을 양호하게 함과 함께, 웨이퍼의 휨량을 저감시킬 수 있는 보호 테이프, 및 이것을 사용한 반도체 장치의 제조 방법을 제공한다.
본원 발명자들은, 예의 검토한 결과, 보호 테이프가, 접착제층과, 제 1 열 가소성 수지층과, 제 2 열 가소성 수지층과, 기재 필름층을 이 순서로 갖고, 후술하는 식 (1) ∼ (3) 의 조건을 만족함으로써, 상기 과제를 해결할 수 있는 것을 알아냈다.
즉, 본 발명에 관련된 보호 테이프는, 접착제층과, 제 1 열 가소성 수지층과, 제 2 열 가소성 수지층과, 기재 필름층을 이 순서로 갖고, 하기 식 (1) ∼ (3) 의 조건을 만족한다.
(1) Ga ＞ Gb
(2) Ta ＜ Tb
(3) (Ga × Ta ＋ Gb × Tb)/(Ta ＋ Tb) ≤ 1.4 E ＋ 06 Pa
(식 (1) 중, Ga 는 보호 테이프를 첩부하는 첩부 온도에 있어서의 제 1 열 가소성 수지층의 저장 전단 탄성률이고, Gb 는 보호 테이프를 첩부하는 첩부 온도에 있어서의 제 2 열 가소성 수지층의 저장 전단 탄성률이다. 식 (2) 중, Ta 는 제 1 열 가소성 수지층의 두께이고, Tb 는 제 2 열 가소성 수지층의 두께이다. 식 (3) 중, Ga 및 Gb 는 식 (1) 중의 Ga 및 Gb 와 동일한 의미이고, Ta 및 Tb 는 식 (2) 중의 Ta 및 Tb 와 동일한 의미이다.)
또한, 본 발명에 관련된 반도체 장치의 제조 방법은, 범프가 형성된 웨이퍼면에 접착제층을 갖는 보호 테이프를 첩부하는 보호 테이프 첩부 공정과, 보호 테이프를 첩부한 웨이퍼의 반대면을 그라인드 처리하는 그라인드 처리 공정과, 접착제층을 남기고 보호 테이프를 박리하고, 다른 층을 제거하는 보호 테이프 박리 공정을 갖고, 보호 테이프가, 접착제층과, 제 1 열 가소성 수지층과, 제 2 열 가소성 수지층과, 기재 필름층을 이 순서로 갖고, 상기 식 (1) ∼ (3) 의 조건을 만족한다.
또한, 본 발명에 관련된 반도체 장치는, 상기 반도체 장치의 제조 방법에 의해 얻어진다.
본 발명은, 보호 테이프가, 접착제층과, 제 1 열 가소성 수지층과, 제 2 열 가소성 수지층과, 기재 필름층을 이 순서로 갖고, 식 (1) ∼ (3) 의 조건을 만족함으로써, 범프가 형성된 웨이퍼에 접착제층을 개재하여 첩부된 보호 테이프로부터, 접착제층 이외의 층 (기재 필름층과 제 1 열 가소성 수지층과 제 2 열 가소성 수지층) 을 제거할 때, 범프 상에 접착제층이 잘 남지 않게 되기 때문에, 땜납 접합성을 양호하게 할 수 있다. 또한, 식 (1) ∼ (3) 의 조건을 만족함으로써, 제 1 열 가소성 수지층과 제 2 열 가소성 수지층의 탄성률을 두께로 보정한 탄성률 보정치가 적절한 범위로 조정되기 때문에, 백 그라인드 후의 웨이퍼의 휨량을 저감시킬 수 있다.
도 1 은 보호 테이프의 개략을 나타내는 단면도이다.
도 2 는 보호 테이프 첩부 공정의 개략을 나타내는 단면도이다.
도 3 은 그라인드 공정의 개략을 나타내는 단면도이다.
도 4 는 점착 테이프 첩부 공정의 개략을 나타내는 단면도이다.
도 5 는 보호 테이프 박리 공정의 개략을 나타내는 단면도이다.
도 6 은 경화 공정의 개략을 나타내는 단면도이다.
도 7 은 다이싱 처리 공정의 개략을 나타내는 단면도이다.
도 8 은 익스팬드 공정의 개략을 나타내는 단면도이다.
도 9 는 픽업 공정의 개략을 나타내는 단면도이다.
도 10 은 실장 공정의 개략을 나타내는 단면도이다.
이하, 본 발명의 실시형태에 대하여, 하기 순서로 상세하게 설명한다.
1. 보호 테이프
2. 반도체 장치의 제조 방법
3. 실시예
＜1. 보호 테이프＞
본 실시형태에 관련된 보호 테이프는, 접착제층과, 제 1 열 가소성 수지층과, 제 2 열 가소성 수지층과, 기재 필름층을 이 순서로 갖고, 하기 식 (1) ∼ (3) 의 조건을 만족한다.
(1) Ga ＞ Gb
(2) Ta ＜ Tb
(3) (Ga × Ta ＋ Gb × Tb)/(Ta ＋ Tb) ≤ 1.4 E ＋ 06 Pa
(식 (1) 중, Ga 는 보호 테이프를 첩부하는 첩부 온도에 있어서의 제 1 열 가소성 수지층의 저장 전단 탄성률이고, Gb 는 보호 테이프를 첩부하는 첩부 온도에 있어서의 제 2 열 가소성 수지층의 저장 전단 탄성률이다. 식 (2) 중, Ta 는 제 1 열 가소성 수지층의 두께이고, Tb 는 제 2 열 가소성 수지층의 두께이다. 식 (3) 중, Ga 및 Gb 는 식 (1) 중의 Ga 및 Gb 와 동일한 의미이고, Ta 및 Tb 는 식 (2) 중의 Ta 및 Tb 와 동일한 의미이다.)
보호 테이프는, 식 (1) 의 조건을 만족한다. 즉, 보호 테이프를 첩부하는 첩부 온도에 있어서의 제 1 열 가소성 수지층의 저장 전단 탄성률 (Ga) 이, 보호 테이프를 첩부하는 첩부 온도에 있어서의 제 2 열 가소성 수지층의 저장 전단 탄성률 (Gb) 보다 크다. 식 (1) 의 조건을 만족함으로써, 접착제층의 표층, 즉, 제 1 열 가소성 수지층이 제 2 열 가소성 수지층보다 단단해지기 때문에, 제 1 열 가소성 수지층이 변형되었을 때에, 제 1 열 가소성 수지층의 변형을, 제 2 열 가소성 수지층이 잘 저해하지 않게 된다.
또한, 보호 테이프는, 식 (2) 의 조건을 만족한다. 즉, 제 2 열 가소성 수지층의 두께 (Tb) 가, 제 1 열 가소성 수지층의 두께 (Ta) 보다 크다. 식 (1) 및 식 (2) 의 조건을 만족함으로써, 보호 테이프에 있어서, 제 2 열 가소성 수지층과 비교하여 단단한 제 1 열 가소성 수지층이 보다 얇아지고, 제 1 열 가소성 수지층과 비교하여 부드러운 제 2 열 가소성 수지층이 보다 두꺼워진다.
또한, 보호 테이프는, 식 (3) 의 조건을 만족한다. 즉, 제 1 열 가소성 수지층의 탄성률과 제 2 열 가소성 수지층의 탄성률을 이들 층의 두께로 보정한 탄성률 보정치가 1.4 E ＋ 06 Pa 이하이다. 식 (3) 의 조건을 만족함으로써, 상기 탄성률 보정치가 적절한 범위로 조정되기 때문에, 백 그라인드 후의 웨이퍼의 휨량을 저감시킬 수 있다.
식 (3) 의 좌변의 값, 즉, 상기 탄성률 보정치의 하한치는, 특별히 한정되지 않지만, 1.0 E ＋ 05 Pa 이상이 바람직하다.
이와 같이, 보호 테이프는, 접착제층과, 제 1 열 가소성 수지층과, 제 2 열 가소성 수지층과, 기재 필름층을 이 순서로 갖고, 식 (1) ∼ (3) 의 조건을 만족함으로써, 범프가 형성된 웨이퍼에 접착제층을 개재하여 첩부된 보호 테이프로부터, 접착제층 이외의 층 (기재 필름층과 제 1 열 가소성 수지층과 제 2 열 가소성 수지층) 을 제거할 때, 범프 상에 접착제층이 잘 남지 않게 되기 때문에, 땜납 접합성을 양호하게 할 수 있다. 또한, 백 그라인드 후의 웨이퍼의 휨량을 저감시킬 수 있다.
보호 테이프는, 식 (1) ∼ (3) 의 조건에 더하여, 추가로 식 (1A) 의 조건을 만족하는 것이 바람직하다.
(1A) Ga ＞ Gb ＞ Gn
(식 (1A) 중, Gn 은 보호 테이프를 첩부하는 첩부 온도에 있어서의 접착제층의 저장 전단 탄성률이고, Ga 및 Gb 는 식 (1) 중의 Ga 및 Gb 와 동일한 의미이다.)
즉, 보호 테이프를 첩부하는 첩부 온도에 있어서의 제 1 열 가소성 수지층의 저장 전단 탄성률 (Ga) 이 제일 크고, 보호 테이프를 첩부하는 첩부 온도에 있어서의 제 2 열 가소성 수지층의 저장 전단 탄성률 (Gb) 이 두번째로 크고, 보호 테이프를 첩부하는 첩부 온도에 있어서의 접착제층의 저장 전단 탄성률 (Gn) 이 세번째로 큰 것이 바람직하다. 식 (1A) 의 조건을 만족함으로써, 접착제층, 제 2 열 가소성 수지층, 제 1 열 가소성 수지층의 순서로 단단해지기 때문에, 제 1 열 가소성 수지층에 비하여 접착제층의 변형이나 유동이 매우 양호해진다. 이에 의해, 보호 테이프를 웨이퍼에 첩부할 때에, 웨이퍼의 범프 상으로의 접착제층의 부착을 보다 효과적으로 억제할 수 있고, 범프 상에 접착제층이 잘 남지 않게 되기 때문에, 땜납 접합성을 보다 양호하게 할 수 있다.
보호 테이프는, 식 (1) ∼ (3) 의 조건에 더하여, 추가로 식 (2A) 의 조건을 만족하는 것이 바람직하다.
(2A) Tn ＜ Ta ＜ Tb
(식 (2A) 중, Tn 은 접착제층의 두께이고, Ta 및 Tb 는 식 (2) 중의 Ta 및 Tb 와 동일한 의미이다.)
즉, 제 2 열 가소성 수지층의 두께 (Tb) 가 제일 크고, 제 1 열 가소성 수지층의 두께 (Ta) 가 두번째로 크고, 접착제층의 두께 (Tn) 가 세번째로 큰 것이 바람직하다.
보호 테이프는, 식 (1) ∼ (3) 의 조건에 더하여, 추가로 하기 식 (4) 의 조건을 만족하는 것이 바람직하다.
(4) Gn/Ga ≤ 0.01
즉, 보호 테이프는, 보호 테이프를 첩부하는 첩부 온도에 있어서의 접착제층의 저장 전단 탄성률 (Gn) 과, 보호 테이프를 첩부하는 첩부 온도에 있어서의 제 1 열 가소성 수지층의 저장 전단 탄성률 (Ga) 의 비 (Gn/Ga) 가 0.01 이하인 것이 바람직하다. 식 (4) 의 조건을 만족함으로써, 제 1 열 가소성 수지층에 비하여 접착제층의 변형이나 유동이 매우 양호해진다. 이에 의해, 보호 테이프를 웨이퍼에 첩부할 때에, 웨이퍼의 범프 상으로의 접착제층의 부착을 보다 효과적으로 억제할 수 있고, 범프 상에 접착제층이 잘 남지 않게 되기 때문에, 땜납 접합성을 보다 양호하게 할 수 있다.
식 (4) 의 좌변의 값 (Gn/Ga) 의 하한치는, 1.0 E ＋ 03 이상이 바람직하다.
도 1 은, 보호 테이프의 개략을 나타내는 단면도이다. 보호 테이프 (10) 는, 백 그라인드 테이프라고 불리는 것으로, 그라인드 처리 공정에 있어서, 흠집, 균열, 오염 등으로부터 웨이퍼를 보호하는 것이다. 도 1 에 나타내는 바와 같이, 보호 테이프 (10) 는, 접착제층 (11) 과, 제 1 열 가소성 수지층 (12) 과, 제 2 기재 필름층 (13) 과, 기재 필름층 (14) 이 이 순서로 적층되어 있다.
[접착제층 (11)]
접착제층 (11) 의 60 ℃ 에서의 저장 전단 탄성률 (Gn) 은, 1.0 E ＋ 01 Pa ∼ 5.0 E ＋ 04 Pa 인 것이 바람직하고, 1.0 E ＋ 02 Pa ∼ 3.5 E ＋ 03 Pa 인 것이 보다 바람직하다. 접착제층 (11) 의 저장 전단 탄성률을 1.0 E ＋ 01 Pa 이상으로 함으로써, 범프가 접착제를 관통하는 동안에 접착제층 (11) 이 부착하여 범프 선단을 접착제층이 덮게 되는 것을 억제할 수 있다. 또한, 보호 테이프 (10) 를 웨이퍼에 첩부했을 때에 접착제층 (11) 의 수지가 흐르게 되는 것을 억제할 수 있다. 접착제층 (11) 의 저장 전단 탄성률을 5.0 E ＋ 04 Pa 이하로 함으로써, 범프가 접착제층 (11) 을 보다 용이하게 관통할 수 있어, 도통을 보다 양호하게 할 수 있다.
접착제층 (11) 의 수지 조성으로는, 특별히 한정되지 않고, 예를 들어, 열 아니온 경화형, 열 카티온 경화형, 열 라디칼 경화형 등의 열 경화형, 광 카티온 경화형, 광 라디칼 경화형 등의 광 경화형, 또는 이들을 병용하여 대략 동일하게 사용하는 열/광 경화형의 것을 사용할 수 있다.
여기서는, 접착제층 (11) 으로서, 막 형성 수지와, 에폭시 수지와, 경화제와, 경화 보조제를 함유하는 열 경화형의 접착제 조성물에 대하여 설명한다.
막 형성 수지로는, 페녹시 수지, 에폭시 수지, 변성 에폭시 수지, 우레탄 수지 등의 다양한 수지를 사용할 수 있다. 이들 막 형성 수지는, 1 종을 단독으로 사용해도 되고, 2 종류 이상을 조합하여 사용해도 된다. 이들 중에서도, 막 형성 상태, 접속 신뢰성 등의 관점에서 페녹시 수지가 바람직하게 사용된다.
에폭시 수지로는, 예를 들어, 디시클로펜타디엔형 에폭시 수지, 글리시딜에테르형 에폭시 수지, 글리시딜아민형 에폭시 수지, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 비스페놀 S 형 에폭시 수지, 스피로 고리형 에폭시 수지, 나프탈렌형 에폭시 수지, 비페닐형 에폭시 수지, 테르펜형 에폭시 수지, 테트라브롬비스페놀 A 형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 페놀노볼락형 에폭시 수지, α-나프톨노볼락형 에폭시 수지, 브롬화페놀노볼락형 에폭시 수지 등을 들 수 있다. 이들 에폭시 수지는, 1 종을 단독으로 사용해도 되고, 2 종류 이상을 조합하여 사용해도 된다. 이들 중에서도, 고접착성, 내열성의 점에서, 디시클로펜타디엔형 에폭시 수지가 바람직하게 사용된다.
경화제로는, 예를 들어, 노볼락형 페놀 수지, 지방족 아민, 방향족 아민, 산무수물 등을 들 수 있고, 이들 경화제는, 1 종을 단독으로 사용해도 되고, 2 종류 이상을 조합하여 사용해도 된다. 이들 중에서도, 경화물의 가교 밀도의 관점에서, 노볼락형 페놀 수지가 바람직하게 사용된다.
경화 보조제로는, 2-메틸이미다졸, 2-에틸이미다졸, 2-에틸-4-메틸이미다졸 등의 이미다졸류, 1,8-디아자비시클로(5,4,0)운데센-7 염 (DBU 염), 2-(디메틸아미노메틸)페놀 등의 제 3 급 아민류, 트리페닐포스핀 등의 포스핀류, 옥틸산주석 등의 금속 화합물 등을 들 수 있다. 이들 중에서도, 2-에틸-4-메틸이미다졸이 바람직하다.
또한, 접착제 조성물에는, 그 밖의 성분으로서, 무기 필러, 실란 커플링제, 아크릴 고무 등의 엘라스토머, 카본 블랙 등의 안료를, 목적에 따라 적절히 배합하도록 해도 된다.
무기 필러로는, 실리카, 질화알루미늄, 알루미나 등을 들 수 있다. 무기 필러는, 1 종을 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다. 무기 필러는, 표면 처리되어 있는 것이 바람직하고, 친수성의 무기 필러인 것이 바람직하다. 친수성의 무기 필러로는, 무기 필러가 친수성 표면 처리제로 표면 처리된 것을 들 수 있다. 친수성 표면 처리제로는, 예를 들어, 실란 커플링제, 티타네이트계 커플링제, 알루미늄계 커플링제, 지르코알루미네이트계 커플링제, Al2O3, TiO2, ZrO2, 실리콘, 스테아르산알루미늄 등을 들 수 있고, 실란 커플링제가 바람직하다.
접착제층 (11) 의 두께는, 웨이퍼에 형성된 범프의 높이의 10 ∼ 80 ％ 인 것이 바람직하고, 10 ∼ 60 ％ 인 것이 보다 바람직하다. 범프의 높이의 10 ％ 이상으로 함으로써, 범프의 보강 효과를 보다 얻기 쉬워진다. 또한, 범프의 높이의 80 ％ 이하로 함으로써, 접착제층 (11) 이 범프를 보다 용이하게 관통시킬 수 있다. 예를 들어, 웨이퍼에 형성된 범프의 높이가 100 ∼ 200 ㎛ 인 경우, 접착제층 (11) 의 두께는 5 ∼ 100 ㎛ 인 것이 바람직하고, 5 ∼ 30 ㎛ 인 것이 보다 바람직하다.
[제 1 열 가소성 수지층 (12)]
제 1 열 가소성 수지층 (12) 은, 예를 들어, 에틸렌아세트산비닐 공중합체 (EVA : Ethylene Vinyl Acetate), 폴리에틸렌, 폴리프로필렌, 폴리아미드, 폴리아세탈, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 불소 수지, 폴리페닐렌설파이드, 폴리스티렌, ABS 수지, 아크릴계 수지, 폴리카보네이트, 폴리우레탄, 폴리염화비닐, 폴리페닐렌옥사이드 등의 수지로 이루어지는 층이다. 상기 수지는, 1 종 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
제 1 열 가소성 수지층 (12) 의 60 ℃ 에서의 저장 전단 탄성률 (Ga) 은, 1.0 E ＋ 06 Pa ∼ 1.0 E ＋ 09 Pa 인 것이 바람직하고, 1.0 E ＋ 06 Pa ∼ 1.0 E ＋ 07 Pa 인 것이 보다 바람직하다.
제 1 열 가소성 수지층 (12) 의 두께 (Ta) 는, 상기 서술한 식 (1) 을 만족하는 범위이고, 5 ∼ 300 ㎛ 인 것이 바람직하고, 5 ∼ 200 ㎛ 인 것이 보다 바람직하다.
[제 2 열 가소성 수지층 (13)]
제 2 열 가소성 수지층 (13) 은, 제 1 열 가소성 수지층 (12) 과 동일한 수지로 이루어지는 층이다. 제 2 열 가소성 수지층을 구성하는 수지는, 1 종 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.
제 2 열 가소성 수지층 (13) 의 60 ℃ 에서의 저장 전단 탄성률 (Gb) 은, 1.0 E ＋ 04 Pa ∼ 2.0 E ＋ 06 Pa 인 것이 바람직하고, 1.0 E ＋ 04 Pa ∼ 8.0 E ＋ 05 Pa 인 것이 바람직하다.
제 2 열 가소성 수지층 (13) 의 두께 (Tb) 는, 상기 서술한 식 (1) 을 만족하는 범위이고, 100 ∼ 700 ㎛ 인 것이 바람직하다.
[기재 필름층 (14)]
기재 필름층 (14) 으로는, 폴리에틸렌테레프탈레이트, 폴리에틸렌, 폴리프로필렌, 폴리에스테르 등의 플라스틱 필름이나, 종이, 천, 부직포 등으로 이루어지는 다공질 기재를 사용할 수 있다.
기재 필름층 (14) 의 두께는, 25 ∼ 200 ㎛ 인 것이 바람직하고, 50 ∼ 100 ㎛ 인 것이 보다 바람직하다.
또한, 보호 테이프는, 상기 서술한 구성에 한정되지 않고, 각 층의 표면이나 인접하는 층간에 다른 층이 형성되어 있어도 된다. 예를 들어, 보호 테이프는, 제 1 열 가소성 수지층 및 제 2 열 가소성 수지층 외에, 제 3 열 가소성 수지층을 가지고 있어도 된다. 예를 들어, 보호 테이프가, 접착제층과 제 1 열 가소성 수지층 사이에, 제 1 열 가소성 수지층 및 제 2 열 가소성 수지층과는 상이한 제 3 열 가소성 수지층을 추가로 가지고 있어도 된다. 이 경우, 보호 테이프를 첩부하는 첩부 온도에 있어서의 제 3 열 가소성 수지층의 저장 전단 탄성률 (Gc) 및 두께 (Tc) 는, 하기 식 (1A) 및 (2A) 의 조건을 만족하는 것이 바람직하다. 이와 같은 조건을 만족함으로써, 땜납 접합성을 보다 양호하게 할 수 있고, 백 그라인드 후의 웨이퍼의 휨량을 보다 저감시킬 수 있다.
(1A) Gc ＞ Ga ＞ Gb
(2A) Tc ＜ Ta ＜ Tb
(식 (1A) 중, Gc 는, 보호 테이프를 첩부하는 첩부 온도에 있어서의 제 3 열 가소성 수지층의 저장 전단 탄성률이고, Ga 및 Gb 는 식 (1) 중의 Ga 및 Gb 와 동일한 의미이다. 식 (2A) 중, Tc 는 제 3 열 가소성 수지층의 두께이고, Ta 및 Tb 는 식 (2) 중의 Ta 및 Tb 와 동일한 의미이다.)
본 실시형태에 관련된 보호 테이프는, 예를 들어, 기재 필름층과 제 1 열 가소성 수지층과 제 2 열 가소성 수지층이 이 순서로 형성되어 있는 기재 필름층과 열 가소성 수지층의 적층체와, 접착제층을 라미네이트함으로써 얻을 수 있다. 기재 필름층과 열 가소성 수지층의 적층체는, 기재 필름층에, 열 가소성 수지를 압출 용융 성형함으로써 얻을 수 있다. 접착제층은, 예를 들어 상기 서술한 열 경화형의 접착제 조성물을 조제하고, 박리 처리된 기재에 바 코터를 사용하여 도포하고, 건조시킴으로써 얻을 수 있다.
＜2. 반도체 장치의 제조 방법＞
다음으로, 상기 서술한 보호 테이프를 사용한 반도체 장치의 제조 방법에 대하여 설명한다. 본 실시형태에 관련된 반도체 장치의 제조 방법은, 범프가 형성된 웨이퍼면에 접착제층을 갖는 보호 테이프를 첩부하는 보호 테이프 첩부 공정과, 보호 테이프 첩부면의 반대면을 그라인드 처리하는 그라인드 처리 공정과, 접착제층을 남기고 보호 테이프를 박리하고, 다른 층을 제거하는 보호 테이프 박리 공정을 갖고, 보호 테이프가, 상기 서술한 보호 테이프이다.
여기서, 접착층을 경화시키는 경화 공정은, 그라인드 처리 공정, 점착 테이프 첩부 공정, 및 다이싱 처리 공정의 어느 공정 전에 실시되면 된다.
이하, 구체적인 반도체 장치의 제조 방법에 대하여 설명한다. 구체예로서 나타내는 반도체 장치의 제조 방법은, 상기 서술한 보호 테이프를 이용하여, 경화 공정이, 점착 테이프 첩부 공정과 다이싱 처리 공정 사이에 실시되는 것이다. 즉, 구체예로서 나타내는 반도체 장치의 제조 방법은, 접착제층을 갖는 보호 테이프를 첩부하는 보호 테이프 첩부 공정 (A) 과, 그라인드 공정 (B) 과, 점착 테이프 첩부 공정 (C) 과, 보호 테이프 박리 공정 (D) 과, 접착제층을 경화시키는 경화 공정 (E) 과, 다이싱 처리 공정 (F) 과, 익스팬드 공정 (G) 과, 픽업 공정 (H) 과, 실장 공정 (I) 을 갖는다.
[(A) 보호 테이프 첩부 공정]
도 2 는, 보호 테이프 첩부 공정의 개략을 나타내는 단면도이다. 보호 테이프 첩부 공정에서는, 범프 (22) 가 형성된 웨이퍼 (21) 면에 보호 테이프 (10) 를 첩부한다. 보호 테이프 (10) 를 첩부하는 첩부 온도는, 보이드의 감소, 웨이퍼 밀착성의 향상 및 웨이퍼 연삭 후의 웨이퍼의 휨 방지의 관점에서, 25 ℃ ∼ 100 ℃ 가 바람직하고, 40 ℃ ∼ 80 ℃ 가 보다 바람직하다.
웨이퍼 (21) 는, 실리콘 등의 반도체 표면에 형성된 집적 회로와, 접속용의 범프 (22) 를 갖는다. 웨이퍼 (21) 의 두께는, 특별히 한정되지 않지만, 200 ∼ 1000 ㎛ 인 것이 바람직하다.
범프 (22) 로는, 특별히 한정은 되지 않지만, 예를 들어, 땜납에 의한 저융점 범프 또는 고융점 범프, 주석 범프, 은-주석 범프, 은-주석-동 범프, 금 범프, 동 범프 등을 들 수 있다. 또한, 범프 (22) 의 높이는, 예를 들어, 10 ∼ 200 ㎛ 인 것이 바람직하다.
보호 테이프 (10) 는, 범프 (22) 의 형성면과 접착제층 (11) 이 접하는 상태로 첩합된다. 도 2 에 나타내는 바와 같이, 범프 (22) 는, 접착제층 (11) 을 관통하여, 제 1 열 가소성 수지층 (12) 에 매립된다. 또한, 제 1 열 가소성 수지층 (12) 에 있어서의 제 2 열 가소성 수지층 (13) 과 접하는 면은, 범프 (22) 의 형상에 추종하도록 변형한다. 또한, 제 2 열 가소성 수지층 (13) 에 있어서의 제 1 열 가소성 수지층 (12) 과 접하는 면은, 제 1 열 가소성 수지층 (12) 의 변형에 추종하도록 변형한다.
[(B) 그라인드 공정]
도 3 은 그라인드 공정의 개략을 나타내는 단면도이다. 그라인드 공정에서는, 보호 테이프 (10) 를 첩부한 웨이퍼 (21) 의 반대면, 즉, 범프 (22) 가 형성되어 있는 면과는 반대면을 연삭 장치에 고정시켜 연마한다. 연마는 통상적으로, 웨이퍼 (21) 의 두께가 50 ∼ 600 ㎛ 가 될 때까지 실시하지만, 본 실시형태에서는, 접착제층 (11) 에 의해 범프 (22) 가 보강되기 때문에, 50 ㎛ 이하의 두께까지 연마해도 된다.
[(C) 점착 테이프 첩부 공정]
도 4 는, 점착 테이프 첩부 공정의 개략을 나타내는 단면도이다. 점착 테이프 첩부 공정에서는, 그라인드 처리면에 점착 테이프 (30) 를 첩부한다. 점착 테이프 (30) 는, 다이싱 테이프 (Dicing Tape) 라고 불리는 것으로, 다이싱 공정 (F) 에 있어서, 웨이퍼 (21) 를 보호, 고정시키고, 픽업 공정 (H) 까지 유지하기 위한 테이프이다.
점착 테이프 (30) 는, 특별히 한정되지 않고, 공지된 것을 사용할 수 있다. 일반적으로, 점착 테이프 (30) 는, 점착제층 (31) 과 기재 필름층 (32) 을 갖는다. 점착제층 (31) 으로는, 예를 들어, 폴리에틸렌계, 아크릴계, 고무계, 우레탄계 등의 점착제를 들 수 있다. 또한, 기재 필름층 (32) 으로는, 폴리에틸렌테레프탈레이트, 폴리에틸렌, 폴리프로필렌, 폴리에스테르 등의 플라스틱 필름이나, 종이, 천, 부직포 등으로 이루어지는 다공질 기재를 사용할 수 있다. 또한, 점착 테이프의 첩부 장치 및 조건으로는, 특별히 한정되지 않고, 공지된 장치 및 조건을 사용할 수 있다.
[(D) 보호 테이프 박리 공정]
도 5 는, 보호 테이프 박리 공정의 개략을 나타내는 단면도이다. 보호 테이프 박리 공정에서는, 접착제층 (11) 을 남기고 보호 테이프 (10) 를 박리하고, 다른 층을 제거한다. 즉, 제 1 열 가소성 수지층 (12), 제 2 열 가소성 수지층 (13) 및 기재 필름층 (14) 이 제거되어, 웨이퍼 (21) 상에는 접착제층 (11) 만이 남는다.
[(E) 경화 공정]
도 6 은, 경화 공정의 개략을 나타내는 단면도이다. 경화 공정에서는, 접착제층 (11) 을 경화시킨다. 경화 방법 및 경화 조건으로는, 열 경화형의 접착제를 경화시키는 공지된 방법을 사용할 수 있다. 예를 들어, 경화 조건은, 100 ∼ 200 ℃ 에서 1 시간 이상이 바람직하다.
[(F) 다이싱 처리 공정]
도 7 은, 다이싱 처리 공정의 개략을 나타내는 단면도이다. 다이싱 처리 공정에서는, 점착 테이프 (30) 가 첩부된 웨이퍼 (21) 를 다이싱 처리하여, 개편의 반도체 칩을 얻는다. 다이싱 방법으로는, 특별히 한정되지 않고, 예를 들어 다이싱소로 웨이퍼 (21) 를 절삭하여 자르는 등의 공지된 방법을 사용할 수 있다.
[(G) 익스팬드 공정]
도 8 은, 익스팬드 공정의 개략을 나타내는 단면도이다. 익스팬드 공정에서는, 예를 들어 분할된 복수개의 반도체 칩이 첩착되어 있는 점착 테이프 (30) 를 수평 방향으로 신장시켜, 개개의 반도체 칩의 간격을 확대한다.
[(H) 픽업 공정]
도 9 는, 픽업 공정의 개략을 나타내는 단면도이다. 픽업 공정에서는, 점착 테이프 (30) 상에 첩착 고정된 반도체 칩을, 점착 테이프 (30) 의 하면으로부터 밀어 올려 박리시키고, 이 박리된 반도체 칩을 콜릿으로 흡착한다. 픽업된 반도체 칩은, 칩 트레이에 수납되거나, 또는 플립 칩 본더의 칩 탑재 노즐로 반송된다.
[(I) 실장 공정]
도 10 은, 실장 공정의 개략을 나타내는 단면도이다. 실장 공정에서는, 예를 들어 반도체 칩과 회로 기판을 NCF (Non Conductive Film) 등의 회로 접속 재료를 사용하여 접속한다. 회로 기판으로는, 특별히 한정되지 않지만, 폴리이미드 기판, 유리 에폭시 기판 등의 플라스틱 기판, 세라믹 기판 등을 사용할 수 있다. 또한, 접속 방법으로는, 가열 본더, 리플로우노 등을 사용하는 공지된 방법을 사용할 수 있다.
상기 서술한 보호 테이프를 사용한 반도체 장치의 제조 방법에 의하면, 땜납 접합성을 양호하게 할 수 있고, 백 그라인드 후의 웨이퍼의 휨량을 저감시킬 수 있다. 또한, 다이싱 처리 공정 전에 범프가 형성된 웨이퍼면의 접착제층이 경화하여 범프가 보강되기 때문에, 다이싱, 픽업, 실장 등의 후공정에 있어서, 범프의 파손을 저감시킬 수 있다. 또한, 우수한 접속 신뢰성을 갖는 반도체 장치를 양호한 수율로 얻을 수 있다.
반도체 장치의 제조 방법으로 얻어지는 반도체 장치는, 범프와 범프 형성면에 형성된 접착제층을 갖는 반도체 칩과, 범프에 대향하는 전극을 갖는 회로 기판을 구비하고, 반도체 칩의 범프 형성면에 접착제층 (11) 이 형성되어 있기 때문에, 우수한 접속 신뢰성을 얻을 수 있다.
실시예
이하, 본 발명의 실시예에 대하여 설명한다. 본 실시예에서는, 접착제층과, 제 1 열 가소성 수지층과, 제 2 열 가소성 수지층과, 기재 필름층을 적층시킨 보호 테이프를 제작하였다. 보호 테이프를 사용하여, 보호 테이프 첩부 공정 (A) 과, 그라인드 공정 (B) 과, 점착 테이프 첩부 공정 (C) 과, 보호 테이프 박리 공정 (D) 과, 경화 공정 (E) 과, 다이싱 처리 공정 (F) 과, 익스팬드 공정 (G) 과, 픽업 공정 (H) 과, 실장 공정 (I) 을 순차적으로 실시하여, 반도체 장치를 제작하였다. 그리고, 반도체 장치의 땜납 접합성, 및 웨이퍼 휨량에 대하여 평가하였다. 또한, 본 발명은, 이들 실시예에 한정되는 것은 아니다.
[저장 전단 탄성률]
접착제층 및 열 가소성 수지층의 60 ℃ 에 있어서의 저장 전단 탄성률은, 점탄성 측정 장치를 사용하여 산출하였다. 측정 조건은, 측정 온도역 0 ∼ 120 ℃, 승온 속도 5 ℃／분, 진동수 1 ㎐, 변형 0.1 ％ 로 설정하였다.
[보호 테이프의 제작]
＜열 가소성 수지층 (필름 1) 의 제작＞
PET 기재 (두께 75 ㎛) 상에, 제 1 열 가소성 수지층 (하기 열 가소성 수지층 A1 ∼ A3 의 어느 것), 및/또는, 제 2 열 가소성 수지층 (하기 열 가소성 수지층 B1 ∼ B3 의 어느 것) 이 이 순서로 형성되도록, 열 가소성 수지를 압출 용융 성형하였다.
＜제 1 열 가소성 수지층＞
열 가소성 수지층 A1 : 에틸렌·아세트산비닐 공중합체 (VF120T, 우베 마루젠 폴리에틸렌 (주) 사 제조), 60 ℃ 에서의 저장 전단 탄성률 : 3.1 E ＋ 06 Pa
열 가소성 수지층 A2 : (0540F, 우베 마루젠 폴리에틸렌 (주) 사 제조), 60 ℃ 에서의 저장 전단 탄성률 : 7.1 E ＋ 06 Pa
열 가소성 수지층 A3 : 에틸렌·아세트산비닐 공중합체 (V319, 우베 마루젠 폴리에틸렌 (주) 사 제조), 60 ℃ 에서의 저장 전단 탄성률 : 1.1 E ＋ 06 Pa
＜제 2 열 가소성 수지층＞
열 가소성 수지층 B1 : 에틸렌·아세트산비닐 공중합체 (EV40LX, 미츠이·듀퐁 폴리케미컬 (주) 사 제조), 60 ℃ 에서의 저장 전단 탄성률 : 4.9 E ＋ 05 Pa
열 가소성 수지층 B2 : 에틸렌·아세트산비닐 공중합체 (EV45LX, 미츠이·듀퐁 폴리케미컬 (주) 사 제조), 60 ℃ 에서의 저장 전단 탄성률 : 4.2 E ＋ 04 Pa
열 가소성 수지층 B3 : 에틸렌·아세트산비닐 공중합체 (EV170, 미츠이·듀퐁 폴리케미컬 (주) 사 제조), 60 ℃ 에서의 저장 전단 탄성률 : 6.2 E ＋ 05 Pa
＜접착제층 (필름 2) 의 제작＞
표 1 에 나타내는 바와 같이, 접착제층 No.1 ∼ No.3 을 제작하였다. 접착제층 No.1 은, 막 형성 수지 13.0 질량부와, 에폭시 수지 54.8 질량부와, 경화제 32.4 질량부와, 경화 보조제 0.3 질량부를 배합하여 접착제 조성물을 조제하고, 이것을, 건조 후의 두께가 30 ㎛ 가 되도록 박리 처리된 PET (Polyethylene terephthalate) 에 바 코터를 사용하여 도포하고, 오븐으로 건조시켜 제작하였다. 접착제층 No.1 의 60 ℃ 에서의 저장 전단 탄성률은, 3.3 E ＋ 03 Pa 였다.
접착제층 No.2 는, 막 형성 수지 13.0 질량부와, 에폭시 수지 54.8 질량부와, 경화제 32.4 질량부와, 경화 보조제 0.3 질량부와, 필러 25.0 질량부를 배합하여 접착제 조성물을 조제하고, 이것을, 건조 후의 두께가 30 ㎛ 가 되도록 박리 처리된 PET 에 바 코터를 사용하여 도포하고, 오븐으로 건조시켜 제작하였다. 접착제층 No.2 의 60 ℃ 에서의 저장 전단 탄성률은, 3.6 E ＋ 04 Pa 였다.
접착제층 No.3 은, 막 형성 수지 2.0 질량부와, 에폭시 수지 54.8 질량부와, 경화제 32.4 질량부와, 경화 보조제 0.3 질량부를 배합하여 접착제 조성물을 조제하고, 이것을, 건조 후의 두께가 30 ㎛ 가 되도록 박리 처리된 PET 에 바 코터를 사용하여 도포하고, 오븐으로 건조시켜 제작하였다. 접착제층 No.3 의 60 ℃ 에서의 저장 전단 탄성률은, 3.6 E ＋ 01 Pa 였다.
Figure pct00001
막 형성 수지 : 페녹시 수지 (PKHH, 유니온 카바이드 (주) 사 제조)
에폭시 수지 : 디시클로펜타디엔형 에폭시 수지 (HP7200H, DIC (주) 사 제조)
경화제 : 노볼락형 페놀 수지 (TD-2093, DIC (주) 사 제조)
경화 보조제 : 2-에틸-4-메틸이미다졸 (2E4MZ)
필러 : 실리카 (아에로질 RY200, 닛폰 아에로질 (주) 사 제조)
＜실시예 1＞
상기 열 가소성 수지층 (필름 1) 과, 상기 접착제층 (필름 2) 을 라미네이트하여, 보호 테이프를 제작하였다. 필름 1 로는, PET 기재 (75 ㎛) 와 열 가소성 수지층 A1 (50 ㎛) 과 열 가소성 수지층 B1 (450 ㎛) 로 이루어지는 것을 사용하였다. 필름 2 로는, 접착제층 No.1 (20 ㎛) 을 사용하였다.
＜실시예 2＞
필름 1 로서, PET 기재 (75 ㎛) 와 열 가소성 수지층 A2 (50 ㎛) 와 열 가소성 수지층 B1 (450 ㎛) 로 이루어지는 것을 이용하고, 필름 2 로서, 접착제층 No.2 (20 ㎛) 를 사용한 것 이외에는, 실시예 1 과 동일하게 보호 테이프를 제작하였다.
＜실시예 3＞
필름 1 로서, PET 기재 (75 ㎛) 와 열 가소성 수지층 A3 (50 ㎛) 과 열 가소성 수지층 B1 (450 ㎛) 로 이루어지는 것을 이용하고, 필름 2 로서, 접착제층 No.3 (20 ㎛) 을 사용한 것 이외에는, 실시예 1 과 동일하게 보호 테이프를 제작하였다.
＜실시예 4＞
필름 1 로서, PET 기재 (75 ㎛) 와 열 가소성 수지층 A1 (50 ㎛) 과 열 가소성 수지층 B2 (450 ㎛) 로 이루어지는 것을 이용하고, 필름 2 로서, 접착제층 No.1 (20 ㎛) 을 사용한 것 이외에는, 실시예 1 과 동일하게 보호 테이프를 제작하였다.
＜실시예 5＞
필름 1 로서, PET 기재 (75 ㎛) 와 열 가소성 수지층 A1 (50 ㎛) 과 열 가소성 수지층 B3 (450 ㎛) 으로 이루어지는 것을 이용하고, 필름 2 로서, 접착제층 No.1 (20 ㎛) 을 사용한 것 이외에는, 실시예 1 과 동일하게 보호 테이프를 제작하였다.
＜실시예 6＞
필름 1 로서, PET 기재 (75 ㎛) 와 열 가소성 수지층 A1 (20 ㎛) 과 열 가소성 수지층 B1 (450 ㎛) 로 이루어지는 것을 이용하고, 필름 2 로서, 접착제층 No.1 (20 ㎛) 을 사용한 것 이외에는, 실시예 1 과 동일하게 보호 테이프를 제작하였다.
＜실시예 7＞
필름 1 로서, PET 기재 (75 ㎛) 와 열 가소성 수지층 A1 (200 ㎛) 과 열 가소성 수지층 B1 (450 ㎛) 로 이루어지는 것을 이용하고, 필름 2 로서, 접착제층 No.1 (20 ㎛) 을 사용한 것 이외에는, 실시예 1 과 동일하게 보호 테이프를 제작하였다.
＜실시예 8＞
필름 1 로서, PET 기재 (75 ㎛) 와 열 가소성 수지층 A1 (50 ㎛) 과 열 가소성 수지층 B1 (300 ㎛) 로 이루어지는 것을 이용하고, 필름 2 로서, 접착제층 No.1 (20 ㎛) 을 사용한 것 이외에는, 실시예 1 과 동일하게 보호 테이프를 제작하였다.
＜실시예 9＞
필름 1 로서, PET 기재 (75 ㎛) 와 열 가소성 수지층 A1 (50 ㎛) 과 열 가소성 수지층 B1 (600 ㎛) 로 이루어지는 것을 이용하고, 필름 2 로서, 접착제층 No.1 (20 ㎛) 을 사용한 것 이외에는, 실시예 1 과 동일하게 보호 테이프를 제작하였다.
＜실시예 10＞
필름 1 로서, PET 기재 (50 ㎛) 와 열 가소성 수지층 A1 (50 ㎛) 과 열 가소성 수지층 B1 (450 ㎛) 로 이루어지는 것을 이용하고, 필름 2 로서, 접착제층 No.1 (20 ㎛) 을 사용한 것 이외에는, 실시예 1 과 동일하게 보호 테이프를 제작하였다.
＜실시예 11＞
필름 1 로서, PET 기재 (100 ㎛) 와 열 가소성 수지층 A1 (50 ㎛) 과 열 가소성 수지층 B1 (450 ㎛) 로 이루어지는 것을 이용하고, 필름 2 로서, 접착제층 No.1 (20 ㎛) 을 사용한 것 이외에는, 실시예 1 과 동일하게 보호 테이프를 제작하였다.
＜실시예 12＞
필름 1 로서, PET 기재 (75 ㎛) 와 열 가소성 수지층 A1 (5 ㎛) 과 열 가소성 수지층 B1 (495 ㎛) 로 이루어지는 것을 이용하고, 필름 2 로서, 접착제층 No.1 (20 ㎛) 을 사용한 것 이외에는, 실시예 1 과 동일하게 보호 테이프를 제작하였다.
＜실시예 13＞
필름 1 로서, PET 기재 (75 ㎛) 와 열 가소성 수지층 A1 (50 ㎛) 과 열 가소성 수지층 B1 (450 ㎛) 로 이루어지는 것을 이용하고, 필름 2 로서, 접착제층 No.2 (20 ㎛) 를 사용한 것 이외에는, 실시예 1 과 동일하게 보호 테이프를 제작하였다.
＜실시예 14＞
필름 1 로서, PET 기재 (75 ㎛) 와 열 가소성 수지층 A1 (250 ㎛) 과 열 가소성 수지층 B1 (450 ㎛) 로 이루어지는 것을 이용하고, 필름 2 로서, 접착제층 No.1 (20 ㎛) 을 사용한 것 이외에는, 실시예 1 과 동일하게 보호 테이프를 제작하였다.
＜비교예 1＞
필름 1 로서, PET 기재 (75 ㎛) 와 열 가소성 수지층 B1 (500 ㎛) 로 이루어지는 것을 이용하고, 필름 2 로서, 접착제층 No.1 (20 ㎛) 을 사용한 것 이외에는, 실시예 1 과 동일하게 보호 테이프를 제작하였다.
＜비교예 2＞
필름 1 로서, PET 기재 (75 ㎛) 와 열 가소성 수지층 A1 (500 ㎛) 로 이루어지는 것을 이용하고, 필름 2 로서, 접착제층 No.1 (20 ㎛) 을 사용한 것 이외에는, 실시예 1 과 동일하게 보호 테이프를 제작하였다.
[반도체 장치의 제작]
보호 테이프의 접착제층면을, 땜납 범프 (φ = 250 ㎛, H = 200 ㎛, 피치 = 250 ㎛) 가 형성된 웨이퍼 (사이즈 : 5 ㎝ × 5 ㎝ × 700 ㎛t) 에 첩부하여, 진공식 라미네이터를 사용하여 60 ℃ 의 온도에서 라미네이트하였다.
다음으로, 그라인더 (제품명 : DFG8560, (주) 디스코사 제조) 로 웨이퍼의 두께를 300 ㎛ 까지 백 그라인드 처리하였다. 그 후, 접착제층을 남기고 보호 테이프를 박리하고, 다른 층 (PET 기재 및 열 가소성 수지층) 을 제거하고, 웨이퍼 상의 접착제층을 130 ℃ 의 오븐으로 2 시간 경화시켰다. 그리고, 웨이퍼를 다이싱하고, 칩으로 개편화한 후, 마운터로 기판 (플럭스가 형성된 금 전극) 에 탑재하고, 최대 260 ℃ 의 리플로우노로 칩과 기판을 땜납 접합시켰다.
[땜납 접합성의 평가]
기판의 금 전극 상에 플럭스를 도포하고, 최대 260 ℃ 의 리플로우 온도에서 땜납 접합했을 때에, 범프 사이즈의 면적을 100 ％ 로 하여, 땜납이 젖음 확산된 면적을 계측하였다. 땜납이 젖음 확산된 면적이, 범프 사이즈의 면적에 대하여 40 ％ 이상인 경우를 땜납 접합성이 양호라고 평가하고, 40 ％ 미만인 경우를 땜납 접합성이 양호하지 않다고 평가하였다. 실시예 및 비교예의 결과를 하기 표 2 및 표 3 에 나타낸다.
[웨이퍼 휨의 평가]
보호 테이프의 접착제층면을, 8 인치의 웨이퍼 (두께 725 ㎛) 에 첩합하고, 웨이퍼 두께를 300 ㎛ 까지 백 그라인드 처리했을 때의 웨이퍼의 휨량을 측정하였다. 휨량이 5 mm 이하인 경우를 웨이퍼의 휨량이 작다고 평가하고, 5 mm 를 초과한 경우를 웨이퍼의 휨량이 크다고 평가하였다. 실시예 및 비교예의 결과를 하기 표 2 및 표 3 에 나타낸다.
Figure pct00002
Figure pct00003
실시예 1 ∼ 14 와 같이, 접착제층 (접착제층 No.1 ∼ No.3) 과, 제 1 열 가소성 수지층 (열 가소성 수지층 A1 ∼ A3) 과, 제 2 열 가소성 수지층 (열 가소성 수지층 B1 ∼ B3) 과, 기재 필름층 (PET 기재) 을 이 순서로 갖고, 상기 서술한 식 (1) ∼ (3) 의 조건을 만족하는 보호 테이프를 사용한 경우, 땜납 접합성이 양호하고, 웨이퍼의 휨량도 작은 것을 알 수 있었다.
특히, 실시예 1 ∼ 12, 실시예 14 와 같이, 상기 서술한 식 (1) ∼ (3) 의 조건에 더하여, 상기 서술한 식 (4) 의 조건을 만족하는 보호 테이프를 사용한 경우, 땜납 접합성이 보다 양호한 것을 알 수 있었다.
비교예 1 과 같이, 제 1 열 가소성 수지층을 가지지 않는 보호 테이프를 사용한 경우, 땜납 접합성이 양호하지 않은 것을 알 수 있었다. 이것은, 보호 테이프가, 상대적으로 부드러운 제 2 열 가소성 수지층 (열 가소성 수지층 B1) 만을 가지고 있고, 제 2 열 가소성 수지와 비교하여 단단한 제 1 열 가소성 수지층을 가지고 있지 않기 때문에, 제 2 열 가소성 수지층이 범프에 부착하기 쉬워진 결과라고 생각된다.
비교예 2 와 같이, 제 2 열 가소성 수지층을 가지고 있지 않고, 상기 서술한 식 (3) 의 조건, 즉, 탄성률 보정치가 1.4 E ＋ 06 Pa 를 초과하는 보호 테이프를 사용한 경우, 웨이퍼 휨량이 큰 것을 알 수 있었다. 이것은, 보호 테이프가, 상대적으로 단단한 제 1 열 가소성 수지층만을 가지고 있고, 제 1 열 가소성 수지층보다 부드러운 제 2 열 가소성 수지층을 가지고 있지 않기 때문에, 웨이퍼의 백 그라인드 처리시에 웨이퍼 휨이 발생하기 쉬워진 결과라고 생각된다.
10 ; 보호 테이프
11 ; 접착제층
12 ; 제 1 열 가소성 수지층
13 ; 제 2 열 가소성 수지층
14 ; 기재 필름층
21 ; 웨이퍼
22 ; 범프
30 ; 점착 테이프
31 ; 점착제층
32 ; 기재 필름층

Claims (10)

  1. 접착제층과, 제 1 열 가소성 수지층과, 제 2 열 가소성 수지층과, 기재 필름층을 이 순서로 갖고,
    하기 식 (1) ∼ (3) 의 조건을 만족하는, 보호 테이프.
    (1) Ga ＞ Gb
    (2) Ta ＜ Tb
    (3) (Ga × Ta ＋ Gb × Tb)/(Ta ＋ Tb) ≤ 1.4 E ＋ 06 Pa
    (식 (1) 중, Ga 는 당해 보호 테이프를 첩부하는 첩부 온도에 있어서의 제 1 열 가소성 수지층의 저장 전단 탄성률이고, Gb 는 당해 보호 테이프를 첩부하는 첩부 온도에 있어서의 제 2 열 가소성 수지층의 저장 전단 탄성률이다. 식 (2) 중, Ta 는 제 1 열 가소성 수지층의 두께이고, Tb 는 제 2 열 가소성 수지층의 두께이다. 식 (3) 중, Ga 및 Gb 는 식 (1) 중의 Ga 및 Gb 와 동일한 의미이고, Ta 및 Tb 는 식 (2) 중의 Ta 및 Tb 와 동일한 의미이다.)
  2. 제 1 항에 있어서,
    하기 식 (4) 의 조건을 추가로 만족하는, 보호 테이프.
    (4) Gn/Ga ≤ 0.01
    (식 (4) 중, Gn 은 당해 보호 테이프를 첩부하는 첩부 온도에 있어서의 상기 접착제층의 저장 전단 탄성률이고, Ga 는 상기 식 (1) 중의 Ga 와 동일한 의미이다.)
  3. 제 1 항에 있어서,
    상기 첩부 온도가 40 ∼ 80 ℃ 인, 보호 테이프.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 열 가소성 수지층의 60 ℃ 에서의 저장 전단 탄성률이, 1.0 E ＋ 06 Pa ∼ 1.0 E ＋ 09 Pa 이고,
    상기 제 2 열 가소성 수지층의 60 ℃ 에서의 저장 전단 탄성률이, 1.0 E ＋ 04 Pa ∼ 2.0 E ＋ 06 Pa 인, 보호 테이프.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 접착제층의 60 ℃ 에서의 저장 전단 탄성률이, 1.0 E ＋ 01 Pa ∼ 5.0 E ＋ 04 Pa 인, 보호 테이프.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    범프가 형성된 웨이퍼면에 상기 접착제층이 첩부되는 것으로,
    상기 접착제층의 두께와, 상기 제 1 열 가소성 수지층의 두께와, 상기 제 2 열 가소성 수지층의 두께의 합계가, 상기 범프의 높이 이상인, 보호 테이프.
  7. 제 6 항에 있어서,
    상기 접착제층의 두께가, 상기 범프의 높이의 10 ∼ 80 ％ 인, 보호 테이프.
  8. 범프가 형성된 웨이퍼면에 접착제층을 갖는 보호 테이프를 첩부하는 보호 테이프 첩부 공정과,
    상기 보호 테이프를 첩부한 웨이퍼의 반대면을 그라인드 처리하는 그라인드 처리 공정과,
    상기 접착제층을 남기고 상기 보호 테이프를 박리하고, 다른 층을 제거하는 보호 테이프 박리 공정을 갖고,
    상기 보호 테이프가, 접착제층과, 제 1 열 가소성 수지층과, 제 2 열 가소성 수지층과, 기재 필름층을 이 순서로 갖고, 하기 식 (1) ∼ (3) 의 조건을 만족하는, 반도체 장치의 제조 방법.
    (1) Ga ＞ Gb
    (2) Ta ＜ Tb
    (3) (Ga × Ta ＋ Gb × Tb)/(Ta ＋ Tb) ≤ 1.4 E ＋ 06 Pa
    (식 (1) 중, Ga 는 상기 보호 테이프를 첩부하는 첩부 온도에 있어서의 제 1 열 가소성 수지층의 저장 전단 탄성률이고, Gb 는 상기 보호 테이프를 첩부하는 첩부 온도에 있어서의 제 2 열 가소성 수지층의 저장 전단 탄성률이다. 식 (2) 중, Ta 는 제 1 열 가소성 수지층의 두께이고, Tb 는 제 2 열 가소성 수지층의 두께이다. 식 (3) 중, Ga 및 Gb 는 식 (1) 중의 Ga 및 Gb 와 동일한 의미이고, Ta 및 Tb 는 식 (2) 중의 Ta 및 Tb 와 동일한 의미이다.)
  9. 제 8 항에 있어서,
    그라인드 처리면에 점착 테이프를 첩부하는 점착 테이프 첩부 공정과,
    상기 점착 테이프가 첩부된 웨이퍼를 다이싱 처리하고, 개편의 반도체 칩을 얻는 다이싱 처리 공정과,
    상기 접착제층을 경화시키는 경화 공정을 갖고,
    상기 경화 공정이, 상기 다이싱 처리 공정 전에 실시되는, 반도체 장치의 제조 방법.
  10. 제 8 항 또는 제 9 항에 기재된 반도체 장치의 제조 방법에 의해 얻어지는 반도체 장치.
KR1020177030193A 2015-06-04 2016-06-03 보호 테이프, 및 이것을 사용한 반도체 장치의 제조 방법 KR102031529B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-114338 2015-06-04
JP2015114338A JP6599134B2 (ja) 2015-06-04 2015-06-04 保護テープ、及びこれを用いた半導体装置の製造方法
PCT/JP2016/066547 WO2016195061A1 (ja) 2015-06-04 2016-06-03 保護テープ、及びこれを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20170129250A true KR20170129250A (ko) 2017-11-24
KR102031529B1 KR102031529B1 (ko) 2019-10-14

Family

ID=57440370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177030193A KR102031529B1 (ko) 2015-06-04 2016-06-03 보호 테이프, 및 이것을 사용한 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US10312125B2 (ko)
JP (1) JP6599134B2 (ko)
KR (1) KR102031529B1 (ko)
CN (1) CN107960096B (ko)
TW (1) TWI702143B (ko)
WO (1) WO2016195061A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7042437B2 (ja) * 2017-09-07 2022-03-28 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP7071785B2 (ja) * 2018-07-06 2022-05-19 株式会社ディスコ ウェーハの加工方法
JP7071784B2 (ja) * 2018-07-06 2022-05-19 株式会社ディスコ ウェーハの加工方法
JP7461298B2 (ja) * 2018-10-22 2024-04-03 リンテック株式会社 半導体装置の製造方法
JP7259272B2 (ja) * 2018-11-08 2023-04-18 住友ベークライト株式会社 仮固定用テープ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003096426A (ja) * 2001-09-26 2003-04-03 Hitachi Chem Co Ltd 接着部材
JP2005028734A (ja) 2003-07-11 2005-02-03 Nitto Denko Corp 積層シート
WO2006118033A1 (ja) 2005-04-27 2006-11-09 Lintec Corporation シート状アンダーフィル材および半導体装置の製造方法
WO2012026431A1 (ja) 2010-08-23 2012-03-01 積水化学工業株式会社 接着シート及び半導体チップの実装方法
JP2015206006A (ja) * 2014-04-22 2015-11-19 デクセリアルズ株式会社 保護テープ、及びこれを用いた半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030064579A1 (en) * 2001-09-27 2003-04-03 Masafumi Miyakawa Surface protecting adhesive film for semiconductor wafer and protecting method for semiconductor wafer using said adhesive film
JP4507826B2 (ja) * 2004-10-27 2010-07-21 日東電工株式会社 半導体ウエハ加工用保護シート及び半導体ウエハの裏面研削方法
EP1921120B1 (en) * 2006-11-10 2011-04-20 Nitto Denko Corporation Self-rolling laminated sheet and self-rolling pressure-sensitive adhesive sheet
JP2010100686A (ja) * 2008-10-21 2010-05-06 Nitto Denko Corp 自発巻回性粘着シート
JP2011054827A (ja) * 2009-09-03 2011-03-17 Fujitsu Semiconductor Ltd 半導体装置の製造方法及び表面保護テープ
WO2011152045A1 (ja) * 2010-06-02 2011-12-08 三井化学東セロ株式会社 半導体ウェハ表面保護用シート、およびそれを用いた半導体ウェハの保護方法と半導体装置の製造方法
JP5830250B2 (ja) * 2011-02-15 2015-12-09 日東電工株式会社 半導体装置の製造方法
JP5666335B2 (ja) * 2011-02-15 2015-02-12 日東電工株式会社 保護層形成用フィルム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003096426A (ja) * 2001-09-26 2003-04-03 Hitachi Chem Co Ltd 接着部材
JP2005028734A (ja) 2003-07-11 2005-02-03 Nitto Denko Corp 積層シート
WO2006118033A1 (ja) 2005-04-27 2006-11-09 Lintec Corporation シート状アンダーフィル材および半導体装置の製造方法
WO2012026431A1 (ja) 2010-08-23 2012-03-01 積水化学工業株式会社 接着シート及び半導体チップの実装方法
JP2015206006A (ja) * 2014-04-22 2015-11-19 デクセリアルズ株式会社 保護テープ、及びこれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
TWI702143B (zh) 2020-08-21
KR102031529B1 (ko) 2019-10-14
US10312125B2 (en) 2019-06-04
TW201722732A (zh) 2017-07-01
JP2017001193A (ja) 2017-01-05
CN107960096B (zh) 2020-09-01
US20180151405A1 (en) 2018-05-31
WO2016195061A1 (ja) 2016-12-08
CN107960096A (zh) 2018-04-24
JP6599134B2 (ja) 2019-10-30

Similar Documents

Publication Publication Date Title
JP6347657B2 (ja) 保護テープ、及びこれを用いた半導体装置の製造方法
TWI747845B (zh) 保護帶及半導體裝置之製造方法
KR102326106B1 (ko) 반도체 장치의 제조 방법
KR20090107557A (ko) 열경화형 다이본드 필름
TWI702143B (zh) 保護帶、及使用有其之半導體裝置之製造方法
KR102321668B1 (ko) 언더필재 및 이것을 사용한 반도체 장치의 제조 방법
TWI713650B (zh) 熱硬化性接著片、及半導體裝置之製造方法
JP2018098228A (ja) 保護テープ、及びこれを用いた半導体装置の製造方法
JP6821392B2 (ja) 保護テープ、及び半導体装置の製造方法
JP2012007103A (ja) 半導体用フィルム、半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant