[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20170101117A - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR20170101117A
KR20170101117A KR1020170019269A KR20170019269A KR20170101117A KR 20170101117 A KR20170101117 A KR 20170101117A KR 1020170019269 A KR1020170019269 A KR 1020170019269A KR 20170019269 A KR20170019269 A KR 20170019269A KR 20170101117 A KR20170101117 A KR 20170101117A
Authority
KR
South Korea
Prior art keywords
external electrode
electrode
capacitor
reduced
main body
Prior art date
Application number
KR1020170019269A
Other languages
English (en)
Other versions
KR102702048B1 (ko
Inventor
고따로 미즈노
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20170101117A publication Critical patent/KR20170101117A/ko
Application granted granted Critical
Publication of KR102702048B1 publication Critical patent/KR102702048B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

회로 기판에 실장한 상태에서 회로 기판에 휨이나 신축이 발생해도, 제1 외부 전극의 제1 부분과 제2 외부 전극의 제1 부분에 박리 현상이 발생하기 어려운 적층 세라믹 콘덴서를 제공한다. 적층 세라믹 콘덴서(10)는 콘덴서 본체(11)의 제1 면 f1을 따르는 제1 부분(12a)과 제5 면 f5의 제1 축소면 f5a를 제외한 부분을 따르는 제2 부분(12b) 사이에 그 제1 축소면 f5a를 따르는 제3 부분(12c)을 연속하여 갖는 제1 외부 전극(12)과, 콘덴서 본체(11)의 제2 면 f2를 따르는 제1 부분(13a)과 제5 면 f5의 제2 축소면 f5b를 제외한 부분을 따르는 제2 부분(13b) 사이에 제2 축소면 f5b를 따르는 제3 부분(13c)을 연속하여 갖는 제1 외부 전극(12)을 구비하고 있다.

Description

적층 세라믹 콘덴서{MULTILAYER CERAMIC CAPACITOR}
본 발명은 콘덴서 본체의 상대하는 단부 각각에 대략 L자 형상의 외부 전극을 형성한 적층 세라믹 콘덴서에 관한 것이다.
적층 세라믹 콘덴서의 상대하는 단부 각각에 형성된 외부 전극의 형태로서, 콘덴서 본체의 길이 방향 일면을 따르는 부분과 높이 방향 일면을 따르는 부분을 갖는 대략 L자 형상의 것이 알려져 있다(후기 특허문헌 1을 참조). 이하, 도 1을 사용하여, 이 대략 L자 형상의 외부 전극을 갖는 종전의 적층 세라믹 콘덴서에 있어서 염려되는 사항에 대하여 설명한다.
도 1의 (A) 및 도 1의 (B)에 도시한 바와 같이, 적층 세라믹 콘덴서(100)의 사이즈는, 길이 L과 폭 W와 높이 H에 의해 규정되어 있다. 이 적층 세라믹 콘덴서(100)는, 대략 직육면체 형상의 콘덴서 본체(101)와, 대략 L자 형상의 제1 외부 전극(102)과, 대략 L자 형상의 제2 외부 전극(103)을 구비하고 있다. 콘덴서 본체(101)에는, 복수의 제1 내부 전극층(104)과 복수의 제2 내부 전극층(105)이 유전체층(106)을 개재하여 교대로 적층된 용량부(부호 생략)가 내장되어 있다. 제1 외부 전극(102)은 콘덴서 본체(101)의 길이 방향 일면(도 1의 (B)의 좌측 면)을 따르는 제1 부분(102a)과, 콘덴서 본체(101)의 높이 방향 일면(도 1의 (B)의 하면)을 따르는 제2 부분(102b)을 갖고 있고, 제1 부분(102a)에 복수의 제1 내부 전극층(104)의 길이 방향 일단연(도 1의 (B)의 좌측 단연)이 접속되어 있다. 제2 외부 전극(103)은 콘덴서 본체(101)의 길이 방향 타면(도 1의 (B)의 우측 면)을 따르는 제1 부분(103a)과, 콘덴서 본체(101)의 높이 방향 일면(도 1의 (B)의 하면)을 따르는 제2 부분(103b)을 갖고 있고, 제1 부분(103a)에 복수의 제2 내부 전극층(105)의 길이 방향 타단연(도 1의 (B)의 우측 단연)이 접속되어 있다.
도 1의 (C)는 상기 적층 세라믹 콘덴서(100)를 회로 기판 CB에 실장한 상태를 도시한다. 적층 세라믹 콘덴서(100)를 회로 기판 CB에 실장할 때에는, 적층 세라믹 콘덴서(100) 대응의 각 도체 패드 CP의 표면에 크림 땜납을 인쇄한 후, 각 크림 땜납 상에 제1 외부 전극(102)의 제2 부분(102b)의 외면과 제2 외부 전극(103)의 제2 부분(103b)의 외면이 접촉하도록 적층 세라믹 콘덴서(100)를 탑재한다. 계속해서, 적층 세라믹 콘덴서(100)가 탑재된 회로 기판 CB를 리플로우로 등의 가열로에 투입하여, 제1 외부 전극(102)의 제2 부분(102b)을 땜납 SOL을 개재하여 한쪽의 도체 패드 CP에 접합하고, 또한, 제2 외부 전극(103)의 제2 부분(103b)을 땜납 SOL을 개재하여 다른 쪽의 도체 패드 CP에 접합한다.
각 도체 패드 CP의 표면에는 접합 불량이 발생하지 않는 양의 크림 땜납이 형성되기 때문에, 상기 접합 과정에서는, 도 1의 (C)에 도시한 바와 같이, 제1 외부 전극(102)측의 용융 땜납의 일부가 제1 부분(102a)의 외면으로 젖어 올라가 필렛 FI가 형성되고, 또한, 제2 외부 전극(103)측의 용융 땜납의 일부가 제1 부분(103a)의 외면으로 젖어 올라가 필렛 FI가 형성된다.
즉, 도 1의 (C)에 도시한 실장 상태에서, 회로 기판 CB에 휨이나 신축이 발생하면, 각 필렛 FI로부터 제1 외부 전극(102)의 제1 부분(102a)과 제2 외부 전극(103)의 제1 부분(103a) 각각에 도면 중 굵은 선 화살표로 나타낸 힘이 작용하기 쉬워지고, 이들 힘에 의해, 제1 외부 전극(102)의 제1 부분(102a)이 콘덴서 본체(101)의 길이 방향 일면으로부터 박리되고, 또한, 제2 외부 전극(103)의 제1 부분(103a)이 콘덴서 본체(101)의 길이 방향 타면으로부터 박리되는 현상이 발생하는 경우가 있다.
일본 특허 공개 제2015-228481호 공보
본 발명의 과제는, 회로 기판에 실장한 상태에서 회로 기판에 휨이나 신축이 발생해도, 제1 외부 전극의 제1 부분과 제2 외부 전극의 제1 부분에 박리 현상이 발생하기 어려운 적층 세라믹 콘덴서를 제공하는 것에 있다.
상기 과제를 해결하기 위해, 본 발명에 따른 적층 세라믹 콘덴서는, (1) 길이 방향에서 마주 보는 제1 면 및 제2 면과 폭 방향에서 마주 보는 제3 면 및 제4 면과 높이 방향에서 마주 보는 제5 면 및 제6 면을 갖고, 복수의 제1 내부 전극층과 복수의 제2 내부 전극층이 유전체층을 개재하여 적층된 용량부를 내장한 콘덴서 본체와, (2) 상기 콘덴서 본체의 상기 제1 면을 따르는 제1 부분과 상기 제5 면을 따르는 제2 부분을 갖고, 그 제1 부분에 상기 복수의 제1 내부 전극층 각각의 단연이 접속된 제1 외부 전극과, (3) 상기 콘덴서 본체의 상기 제2 면을 따르는 제1 부분과 상기 제5 면을 따르는 제2 부분을 갖고, 그 제1 부분에 상기 복수의 제2 내부 전극층 각각의 단연이 접속된 제2 외부 전극을 구비한 적층 세라믹 콘덴서로서, 상기 콘덴서 본체는, 상기 제5 면의 상기 제1 면에 인접하는 위치에, 그 제1 면의 높이 방향 치수를 감소시키는 제1 축소면을 폭 방향 전체에 걸쳐 갖고, 또한, 상기 제5 면의 상기 제2 면에 인접하는 위치에, 그 제2 면의 높이 방향 치수를 감소시키는 제2 축소면을 폭 방향 전체에 걸쳐 갖고 있고, 상기 제1 외부 전극은, 상기 제1 부분과 상기 제2 부분 사이에, 상기 콘덴서 본체의 상기 제1 축소면을 따르는 제3 부분을 갖고 있고, 상기 제2 외부 전극은, 상기 제1 부분과 상기 제2 부분 사이에, 상기 콘덴서 본체의 상기 제2 축소면을 따르는 제3 부분을 갖고 있고, 상기 제1 외부 전극과 상기 제2 외부 전극 각각은, 상기 제1 외부 전극의 상기 제2 부분의 외면과 상기 제2 외부 전극의 상기 제2 부분의 외면 각각을 가상 평면에 접촉시킨 상태에서, 상기 제1 외부 전극의 상기 제3 부분의 외면과 상기 가상 평면 사이에, 외측으로부터 내측을 향하여 좁아지는 제1 간극이 형성되고, 또한, 상기 제2 외부 전극의 상기 제3 부분의 외면과 상기 가상 평면 사이에, 외측으로부터 내측을 향하여 좁아지는 제2 간극이 형성되는 형상으로 되어 있다.
본 발명에 따르면, 회로 기판에 실장한 상태에서 회로 기판에 휨이나 신축이 발생해도, 제1 외부 전극의 제1 부분과 제2 외부 전극의 제1 부분에 박리 현상이 발생하기 어려운 적층 세라믹 콘덴서를 제공할 수 있다.
도 1의 (A)는 종전의 적층 세라믹 콘덴서를 상측으로부터 본 도면, 도 1의 (B)는 도 1의 (A)의 S11-S11선을 따르는 단면도, 도 1의 (C)는 도 1의 (A) 및 도 1의 (B)에 도시한 종전의 적층 세라믹 콘덴서를 회로 기판에 실장한 상태를 도시하는 도면.
도 2는 본 발명을 적용한 적층 세라믹 콘덴서를 콘덴서 본체의 제6 면 f6측으로부터 본 도면.
도 3은 도 2에 도시한 적층 세라믹 콘덴서를 콘덴서 본체의 제3 면 f3측으로부터 본 도면.
도 4는 도 2에 도시한 적층 세라믹 콘덴서를 콘덴서 본체의 제5 면 f5측으로부터 본 도면.
도 5의 (A)는 도 2에 도시한 적층 세라믹 콘덴서를 콘덴서 본체의 제1 면 f1측으로부터 본 도면, 도 5의 (B)는 도 2에 도시한 적층 세라믹 콘덴서를 콘덴서 본체의 제2 면 f2측으로부터 본 도면.
도 6은 도 2의 S1-S1선을 따르는 단면도.
도 7은 도 2에 도시한 적층 세라믹 콘덴서를 회로 기판에 실장할 때의 탑재 과정의 설명도.
도 8의 (A), 도 8의 (B) 및 도 8의 (C)는 도 2에 도시한 적층 세라믹 콘덴서를 회로 기판에 실장할 때의 접합 과정의 설명도.
우선, 도 2∼도 6을 사용하여, 본 발명을 적용한 적층 세라믹 콘덴서(10)에 대하여 설명한다.
또한, 도 2∼도 6에는, 후기 길이 L과 후기 폭 W와 후기 높이 H 각각이 길이 L>폭 W=높이 H인 적층 세라믹 콘덴서(10)를 도시하고 있지만, 이들 길이 L과 폭 W와 높이 H의 관계는 길이 L>폭 W>높이 H나, 길이 L>높이 H>폭 W 외에, 폭 W>길이 L=높이 H나, 폭 W>길이 L>높이 H나, 폭 W>높이 H>길이 L이어도 된다. 또한, 후기 제1 내부 전극층(14)과 후기 제2 내부 전극층(15) 각각을 8층씩 도시하고, 또한, 후기 유전체층(16)을 15층 도시하고 있지만, 이들은 도시의 사정에 의한 것으로서, 제1 내부 전극층(14)과 제2 내부 전극층(15) 각각의 수는 9층 이상(유전체층(16)의 수는 17층 이상)이어도 되고, 7층 이하(유전체층(16)의 수는 13층 이하)이어도 된다.
적층 세라믹 콘덴서(10)의 사이즈는, 길이 L과 폭 W와 높이 H에 의해 규정되어 있다. 이 적층 세라믹 콘덴서(10)는, 대략 직육면체 형상의 콘덴서 본체(11)와, 대략 L자 형상의 제1 외부 전극(12)과, 대략 L자 형상의 제2 외부 전극(13)을 구비하고 있다.
콘덴서 본체(11)는 길이 방향에서 마주 보는 제1 면 f1 및 제2 면 f2와, 폭 방향에서 마주 보는 제3 면 f3 및 제4 면 f4와, 높이 방향에서 마주 보는 제5 면 f5 및 제6 면 f6을 갖고 있다. 또한, 콘덴서 본체(11)에는, 8층의 제1 내부 전극층(14)과 8층의 제2 내부 전극층(15)이 유전체층(16)을 개재하여 교대로 적층된 용량부(부호 생략)가 내장되어 있고, 이 용량부의 폭 방향 양측과 높이 방향 양측은 유전체를 포함하는 마진부(부호 생략)에 의해 덮여 있다. 덧붙여서 말하면, 8층의 제1 내부 전극층(14) 각각의 윤곽과 8층의 제2 내부 전극층(15) 각각의 윤곽은 직사각형이고, 각 제1 내부 전극층(14)의 윤곽 치수 및 두께와 각 제2 내부 전극층(15)의 윤곽 치수 및 두께는 대략 동일하다. 또한, 15층의 유전체층(16) 각각의 두께는 대략 동일하다.
각 제1 내부 전극층(14)의 길이 방향 일단부(도 6의 좌단부)는 인출부(14a)로 되어 있고, 각 인출부(14a)의 단연은 콘덴서 본체(11)의 제1 면 f1로 인출되어 있으며, 각 단연은 제1 외부 전극(12)의 후기 제1 부분(12a)에 접속되어 있다. 또한, 각 제2 내부 전극층(15)의 길이 방향 일단부(도 6의 우단부)는 인출부(15a)로 되어 있고, 각 인출부(15a)의 단연은 콘덴서 본체(11)의 제2 면 f2로 인출되어 있으며, 각 단연은 제2 외부 전극(13)의 후기 제1 부분(13a)에 접속되어 있다.
콘덴서 본체(11)의 제1 면 f1과 제2 면 f2와 제3 면 f3과 제4 면 f4 각각은 대략 평탄한 면으로 되어 있다. 제5 면 f5의 후기 제1 축소면 f5a 및 후기 제2 축소면 f5b를 제외한 부분은 폭 방향 중앙이 볼록해진 볼록 곡면으로 되어 있고, 제6 면 f6의 후기 제1 축소면 f6a 및 후기 제2 축소면 f6b를 제외한 부분은 폭 방향 중앙이 볼록해진 볼록 곡면으로 되어 있다.
또한, 콘덴서 본체(11)의 제5 면 f5는, 제1 면 f1에 인접하는 위치에, 그 제1 면 f1의 높이 방향 치수를 감소시키는 제1 축소면 f5a를 폭 방향 전체에 걸쳐 갖고, 또한, 제2 면 f2에 인접하는 위치에, 그 제2 면 f2의 높이 방향 치수를 감소시키는 제2 축소면 f5b를 폭 방향 전체에 걸쳐 갖고 있다. 콘덴서 본체(11)의 제6 면 f6은, 제1 면 f1에 인접하는 위치에, 그 제1 면 f1의 높이 방향 치수를 감소시키는 제1 축소면 f6a를 폭 방향 전체에 걸쳐 갖고, 또한, 제2 면 f2에 인접하는 위치에, 그 제2 면 f2의 높이 방향 치수를 감소시키는 제2 축소면 f6b를 폭 방향 전체에 걸쳐 갖고 있다.
상세하게 설명하면, 제5 면 f5의 제1 축소면 f5a는 폭 방향 중앙이 볼록해지고, 또한, 제1 면 f1을 향하여 기운 볼록 곡면으로 되어 있고, 제2 축소면 f5b도 폭 방향 중앙이 볼록해지고, 또한, 제2 면 f2를 향하여 기운 볼록 곡면으로 되어 있다. 제6 면 f6의 제1 축소면 f6a는 폭 방향 중앙이 볼록해지고, 또한, 제1 면 f1을 향하여 기운 볼록 곡면으로 되어 있고, 제2 축소면 f6b도 폭 방향 중앙이 볼록해지고, 또한, 제2 면 f2를 향하여 기운 볼록 곡면으로 되어 있다. 도 5를 사용하여 보충하면, 제5 면 f5의 제1 축소면 f5a와 제2 축소면 f5b 각각과, 제6 면 f6의 제1 축소면 f6a와 제2 축소면 f6b 각각은, 제5 면 f5와 제6 면 f6 사이의 최대 높이 방향 치수를 h1이라 하고, 제1 면 f1과 제2 면 f2 각각의 최대 높이 방향 치수를 h2라 하고, 제1 면 f1과 제2 면 f2 각각의 최소 높이 방향 치수를 h3이라 하였을 때, h1>h2>h3의 조건을 만족시키는 볼록 곡면으로 되어 있다.
도 6으로부터 알 수 있는 바와 같이, 제5 면 f5의 제1 축소면 f5a 및 제2 축소면 f5b 각각이 볼록 곡면으로 되어 있고, 또한, 제6 면 f6의 제1 축소면 f6a 및 제2 축소면 f6b 각각이 볼록 곡면으로 되어 있기 때문에, 이들에 가까운 몇 개의 제1 내부 전극층(14)의 길이 방향 일단부(도 6의 좌단부)와 제2 내부 전극층(15)의 길이 방향 일단부(도 6의 우단부) 각각은 내측으로 만곡되어 있다. 또한, 도 5로부터 알 수 있는 바와 같이, 제5 면 f5의 제1 축소면 f5a 및 제2 축소면 f5b를 제외한 부분이 볼록 곡면으로 되어 있고, 또한, 제6 면 f6의 제1 축소면 f6a 및 제2 축소면 f6b를 제외한 부분이 볼록 곡면으로 되어 있기 때문에, 이들에 가까운 몇 개의 제1 내부 전극층(14)의 폭 방향 양단부(도 5의 (A)의 좌우 단부)와 제2 내부 전극층(15)의 폭 방향 양단부(도 5의 (B)의 좌우 단부) 각각도 내측으로 만곡되어 있다.
또한, 도 2∼도 6에는, 제1 축소면 f5a와 제2 축소면 f5b와 제1 축소면 f6a와 제2 축소면 f6b 각각의 길이 방향 치수 및 볼록 곡면의 형태를 대략 동일하게 한 것을 도시하고 있지만, 각각의 길이 방향 치수는 다소 상이해도 되고, 볼록 곡면의 형태도 다소 상이해도 된다. 또한, 제1 축소면 f5a와 제2 축소면 f5b와 제1 축소면 f6a와 제2 축소면 f6b 각각은 반드시 단일의 곡률 반경을 갖는 볼록 곡면은 아니어도 되고, 예를 들어 단일의 곡률 반경을 갖지 않는 곡면을 포함하지만 전체로서 볼록 곡면의 형상을 나타내고 있는 것이나, 형상이 상이한 복수의 곡면이 조합되어 있지만 전체로서 볼록 곡면의 형상을 나타내고 있는 것이나, 대략 평탄한 면을 부분적으로 포함하지만 전체로서 볼록 곡면의 형상을 나타내고 있는 것 등이어도 된다.
제1 외부 전극(12)은 콘덴서 본체(11)의 제1 면 f1을 따르는 제1 부분(12a)과, 콘덴서 본체(11)의 제5 면 f5(제1 축소면 f5a를 제외함)를 따르는 제2 부분(12b)과, 콘덴서 본체(11)의 제5 면 f5의 제1 축소면 f5a를 따르는 제3 부분(12c)을 갖고 있다. 한편, 제2 외부 전극(13)은 콘덴서 본체(11)의 제2 면 f2를 따르는 제1 부분(13a)과, 콘덴서 본체(11)의 제5 면 f5(제2 축소면 f5b를 제외함)를 따르는 제2 부분(13b)과, 콘덴서 본체(11)의 제5 면 f5의 제2 축소면 f5b를 따르는 제3 부분(13c)을 갖고 있다. 덧붙여서 말하면, 제1 외부 전극(12)과 제2 외부 전극(13) 각각의 외주연을 제외한 부분의 두께는 대략 동일하다. 도시를 생략하였지만, 제1 외부 전극(12)과 제2 외부 전극(13) 각각은, 콘덴서 본체(11)의 외면에 밀착한 하지막과 이 하지막의 외면에 밀착한 표면막의 2층 구조, 또는, 하지막과 표면막 사이에 적어도 1개의 중간막을 갖는 다층 구조를 갖고 있다.
도 3 및 도 5로부터 알 수 있는 바와 같이, 제1 외부 전극(12)의 제1 부분(12a)은 콘덴서 본체(11)의 제6 면 f6의 제1 축소면 f6a에 약간 인입되는 부분(부호 생략)을 갖고, 제2 외부 전극(13)의 제1 부분(13a)은 콘덴서 본체(11)의 제6 면 f6의 제2 축소면 f6b에 약간 인입되는 부분(부호 생략)을 갖고 있다. 또한, 콘덴서 본체(11)의 제5 면 f5의 제1 축소면 f5a를 따르는 제1 외부 전극(12)의 제3 부분(12c)은 그 제1 축소면 f5a에 대응한 형상으로 되어 있고, 콘덴서 본체(11)의 제5 면 f5의 제2 축소면 f5b를 따르는 제2 외부 전극(13)의 제3 부분(13c)은 그 제2 축소면 f5b에 대응한 형상으로 되어 있다. 구체적으로는, 제1 외부 전극(12)의 제3 부분(12c)과 제2 외부 전극(13)의 제3 부분(13c) 각각은, 제1 외부 전극(12)의 제2 부분(12b)의 외면과 제2 외부 전극(13)의 제2 부분(13b)의 외면 각각을 가상 평면 VP에 접촉시킨 상태에서, 제1 외부 전극(12)의 제3 부분(12c)의 외면과 가상 평면 VP 사이에 외측으로부터 내측을 향하여 좁아지는 제1 간극 CL1이 형성되고, 또한, 제2 외부 전극(13)의 제3 부분(13c)의 외면과 가상 평면 VP 사이에 외측으로부터 내측을 향하여 좁아지는 제2 간극 CL2가 형성되는 형상으로 되어 있다.
앞서 설명한 바와 같이, 콘덴서 본체(11)의 제5 면 f5의 제1 축소면 f5a는 폭 방향 중앙이 볼록해지고, 또한, 제1 면 f1을 향하여 기운 볼록 곡면이기 때문에, 제1 간극 CL1은, 제1 외부 전극(12)의 제3 부분(12c)의 외면과 가상 평면 VP 사이에 형성되는 길이 방향 갭 GP1a와 그 길이 방향 갭 GP1a와 연속한 2개의 폭 방향 갭 GP1b를 포함하고 있다. 또한, 콘덴서 본체(11)의 제5 면 f5의 제2 축소면 f5b는 폭 방향 중앙이 볼록해지고, 또한, 제2 면 f2를 향하여 기운 볼록 곡면이기 때문에, 제2 간극 CL2는, 제2 외부 전극(13)의 제3 부분(13c)의 외면과 가상 평면 VP 사이에 형성되는 길이 방향 갭 GP2a와 그 길이 방향 갭 GP2a와 연속한 2개의 폭 방향 갭 GP2b를 포함하고 있다. 또한, 제5 면 f5의 제1 축소면 f5a 및 제2 축소면 f5b를 제외한 부분은 폭 방향 중앙이 볼록해진 볼록 곡면으로 되어 있기 때문에, 제1 간극 CL1을 구성하는 2개의 폭 방향 갭 GP1b는 제1 외부 전극(12)의 제2 부분(12b)의 폭 방향 외연에도 이르고 있고, 제2 간극 CL2를 구성하는 2개의 폭 방향 갭 GP2b는 제2 외부 전극(13)의 제2 부분(13b)의 폭 방향 외연에도 이르고 있다.
재료 등에 대하여 보충하면, 콘덴서 본체(11)의 각 제1 내부 전극층(14)과 각 제2 내부 전극층(15)을 제외한 부분에는, 바람직하게는 티타늄산바륨, 티타늄산스트론튬, 티타늄산칼슘, 티타늄산마그네슘, 지르콘산칼슘, 티타늄산지르콘산칼슘, 지르콘산바륨, 산화티타늄 등을 주성분으로 한 유전체 세라믹스, 보다 바람직하게는 ε>1000 또는 클래스2(고유전율계)의 유전체 세라믹스를 사용할 수 있다.
또한, 각 제1 내부 전극층(14)과 각 제2 내부 전극층(15)에는, 바람직하게는 니켈, 구리, 팔라듐, 백금, 은, 금, 이들의 합금 등을 주성분으로 한 양도체를 사용할 수 있다.
또한, 제1 외부 전극(12) 및 제2 외부 전극(13) 각각의 하지막은 예를 들어 베이킹막 또는 도금막을 포함하고, 이 하지막에는 바람직하게는 니켈, 구리, 팔라듐, 백금, 은, 금, 이들의 합금 등을 주성분으로 한 양도체를 사용할 수 있다. 표면막은 예를 들어 도금막을 포함하고, 이 표면막에는 바람직하게는 구리, 주석, 팔라듐, 금, 아연, 이들의 합금 등을 주성분으로 한 양도체를 사용할 수 있다. 중간막은 예를 들어 도금막을 포함하고, 이 중간막에는 바람직하게는 백금, 팔라듐, 금, 구리, 니켈, 이들의 합금 등을 주성분으로 한 양도체를 사용할 수 있다.
다음에, 도 2∼도 6의 부호를 적절히 인용하여, 상기 적층 세라믹 콘덴서(10)의 제조에 적합한 2종류의 제법예에 대하여 설명한다.
<제1 제법예>
제조 시에는, 유전체 세라믹스 분말을 함유한 세라믹 슬러리와, 양도체 분말을 함유한 전극 페이스트를 준비한다. 계속해서, 캐리어 필름의 표면에 세라믹 슬러리를 도공하고 건조하여, 제1 그린 시트를 제작한다. 또한, 제1 그린 시트의 표면에 전극 페이스트를 인쇄하고 건조하여, 제1 내부 전극층(14) 및 제2 내부 전극층(15)의 전신으로 되는 내부 전극 패턴군이 형성된 제2 그린 시트를 제작한다.
계속해서, 제1 그린 시트로부터 취출한 단위 시트를 소정 매수에 도달할 때까지 적층하여 열 압착하는 작업을 반복하여, 높이 방향 한쪽의 마진부에 대응하는 부위를 제작한다. 또한, 제2 그린 시트로부터 취출한 단위 시트(내부 전극 패턴군을 포함함)를 소정 매수에 도달할 때까지 적층하여 열 압착하는 작업을 반복하여, 용량부에 대응하는 부위를 제작한다. 또한, 제1 그린 시트로부터 취출한 단위 시트를 소정 매수에 도달할 때까지 적층하여 열 압착하는 작업을 반복하여, 높이 방향 다른 쪽의 마진부에 대응하는 부위를 제작한다. 마지막으로, 적층된 전체를 본 열 압착하여, 미소성 적층 시트를 제작한다. 이 미소성 적층 시트 제작 공정에서는, 합성 고무 등을 포함하는 압착용 탄성판의 두께 또는 형상을 변화시키거나 하여, 도 2∼도 6에 도시한 콘덴서 본체(11)의 제5 면 f5(제1 축소면 f5a 및 제2 축소면 f5b를 포함함)와 제6 면 f6(제1 축소면 f6a 및 제2 축소면 f6b를 포함함) 각각에 대응한 표면 요철이 미소성 적층 시트의 상하면에 형성되도록 한다.
계속해서, 미소성 적층 시트를 격자 형상으로 절단하여, 콘덴서 본체(11)에 대응한 미소성 칩을 제작한다. 계속해서, 미소성 칩을, 상기 세라믹 슬러리에 포함되어 있는 유전체 세라믹스 분말과 상기 전극 페이스트에 포함되어 있는 양도체 분말에 따른 분위기 하, 및, 온도 프로파일에 의해 복수개 일괄로 소성(탈바인더 처리와 소성 처리를 포함함)을 행하여, 소성 칩을 제작한다. 계속해서, 소성 칩을 복수개 일괄로 배럴 연마하여 각 및 능선에 라운딩 부여를 행하여, 콘덴서 본체(11)를 제작한다.
계속해서, 콘덴서 본체(11)의 제1 면 f1과 제2 면 f2 각각에 전극 페이스트(상기 전극 페이스트와 동일한 전극 페이스트, 또는, 양도체 분말의 종류가 상이한 다른 전극 페이스트)를 딥하여 건조한 후, 베이킹 처리를 행하여 외부 전극용의 하지막을 형성한다. 덧붙여서 말하면, 이 하지막은, 스퍼터링이나 진공 증착 등의 건식 도금법에 의해, 콘덴서 본체(11)의 제1 면 f1과 제2 면 f2 각각에 양도체의 막을 형성하는 방법에 의해 형성해도 된다.
계속해서, 콘덴서 본체(11)의 제5 면 f5의 길이 방향 양단부 각각에 전극 페이스트(상기 전극 페이스트와 동일한 전극 페이스트, 또는, 양도체 분말의 종류가 상이한 다른 전극 페이스트)를 인쇄하여 건조한 후, 베이킹 처리를 행하여 외부 전극용의 다른 하지막을 상기 하지막과 연속하도록 형성한다. 덧붙여서 말하면, 이 하지막은, 스퍼터링이나 진공 증착 등의 건식 도금법에 의해, 콘덴서 본체(11)의 제5 면 f5의 길이 방향 양단부 각각에 양도체의 막을 형성하는 방법에 의해 형성해도 된다.
계속해서, 2개의 하지막의 연속물을 덮는 표면막, 또는, 중간막과 표면막을, 전해 도금이나 무전해 도금 등의 습식 도금법, 또는, 스퍼터링이나 진공 증착 등의 건식 도금법에 의해 형성하여, 제1 외부 전극(12)과 제2 외부 전극(13) 각각을 제작한다.
<제2 제법예>
제조 시에는, 유전체 세라믹스 분말을 함유한 세라믹 슬러리와, 양도체 분말을 함유한 전극 페이스트를 준비한다. 계속해서, 캐리어 필름의 표면에 세라믹 슬러리를 도공하고 건조하여, 제1 그린 시트를 제작한다. 또한, 제1 그린 시트의 표면에 전극 페이스트를 인쇄하고 건조하여, 제1 내부 전극층(14) 및 제2 내부 전극층(15)의 전신으로 되는 내부 전극 패턴군이 형성된 제2 그린 시트를 제작한다. 또한, 제1 그린 시트의 표면에 전극 페이스트를 인쇄하고 건조하여, 하지 패턴군이 형성된 제3 그린 시트를 제작한다. 이 하지 패턴군은, 제1 외부 전극(12)의 제2 부분(12b)의 하지막과 제2 외부 전극(13)의 제2 부분(13b)의 하지막 각각에 대응하는 대략 직사각형 형상 패턴의 집합체이다.
계속해서, 제1 그린 시트로부터 취출한 단위 시트를 소정 매수에 도달할 때까지 적층하여 열 압착하는 작업을 반복하여, 높이 방향 한쪽의 마진부에 대응하는 부위를 제작한다. 또한, 제2 그린 시트로부터 취출한 단위 시트(내부 전극 패턴군을 포함함)를 소정 매수에 도달할 때까지 적층하여 열 압착하는 작업을 반복하여, 용량부에 대응하는 부위를 제작한다. 또한, 제1 그린 시트로부터 취출한 단위 시트를 소정 매수에 도달할 때까지 적층하여 열 압착하는 작업을 반복한 후, 제3 그린 시트로부터 취출한 단위 시트(하지 패턴군을 포함함)를 적층하여 열 압착하여, 높이 방향 다른 쪽의 마진부에 대응하는 부위를 제작한다. 마지막으로, 적층된 전체를 본 열 압착하여, 미소성 적층 시트를 제작한다. 이 미소성 적층 시트 제작 공정에서는, 합성 고무 등을 포함하는 압착용 탄성판의 두께 또는 형상을 변화시키거나 하여, 도 2∼도 6에 도시한 콘덴서 본체(11)의 제5 면 f5(제1 축소면 f5a 및 제2 축소면 f5b를 포함함)와 제6 면 f6(제1 축소면 f6a 및 제2 축소면 f6b를 포함함) 각각에 대응한 표면 요철이 미소성 적층 시트의 상하면에 형성되도록 한다.
계속해서, 미소성 적층 시트를 격자 형상으로 절단하여, 콘덴서 본체(11)에 대응한 미소성 칩을 제작한다. 이 미소성 칩에는, 콘덴서 본체(11)의 제5 면 f5에 대응하는 면의 길이 방향 양단부 각각에 하지 패턴이 존재한다. 계속해서, 미소성 칩을, 상기 세라믹 슬러리에 포함되어 있는 유전체 세라믹스 분말과 상기 전극 페이스트에 포함되어 있는 양도체 분말에 따른 분위기 하, 및, 온도 프로파일에 의해 복수개 일괄로 소성(탈바인더 처리와 소성 처리를 포함함)을 행하여, 소성 칩을 제작한다. 계속해서, 소성 칩을 복수개 일괄로 배럴 연마하여 각 및 능선에 라운딩 부여를 행하여, 콘덴서 본체(11)를 제작한다. 이 콘덴서 본체(11)에는, 제5 면 f5의 길이 방향 양단부의 한쪽에 제1 외부 전극(12)의 제2 부분(12b)의 하지막이 존재하고, 다른 쪽에 제2 외부 전극(13)의 제2 부분(13b)의 하지막이 존재한다.
계속해서, 콘덴서 본체(11)의 제1 면 f1과 제2 면 f2 각각에 전극 페이스트(상기 전극 페이스트와 동일한 전극 페이스트, 또는, 양도체 분말의 종류가 상이한 다른 전극 페이스트)을 딥하여 건조한 후, 베이킹 처리를 행하여, 외부 전극용의 다른 하지막을 상기 하지막과 연속하도록 형성한다. 덧붙여서 말하면, 이 하지막은, 스퍼터링이나 진공 증착 등의 건식 도금법에 의해, 콘덴서 본체(11)의 제1 면 f1과 제2 면 f2 각각에 양도체의 막을 형성하는 방법에 의해 형성해도 된다.
계속해서, 2개의 하지막의 연속물을 덮는 표면막, 또는, 중간막과 표면막을, 전해 도금이나 무전해 도금 등의 습식 도금법, 또는, 스퍼터링이나 진공 증착 등의 건식 도금법에 의해 형성하여, 제1 외부 전극(12)과 제2 외부 전극(13) 각각을 제작한다.
다음에, 도 7 및 도 8을 사용하여, 상기 적층 세라믹 콘덴서(10)에 의해 얻어지는 효과에 대하여 설명한다.
도 7 중의 CB는 회로 기판, CP는 회로 기판 CB에 형성된 직사각형 윤곽의 2개의 도체 패드, SOLa는 크림 땜납이다. 각 도체 패드 CP의 길이 방향 치수는, 적층 세라믹 콘덴서(10)를 콘덴서 본체(11)의 제5 면 f5측으로부터 보았을 때의 제1 외부 전극(12) 및 제2 외부 전극(13)의 길이 방향 치수 L1(도 4를 참조)보다도 약간 길고, 각 도체 패드 CP의 폭 방향 치수는 적층 세라믹 콘덴서(10)의 폭 W(도 4를 참조)와 대략 동일하다.
적층 세라믹 콘덴서(10)를 회로 기판 CB에 실장할 때에는, 도 7에 도시한 바와 같이, 각 도체 패드 CP의 표면에 크림 땜납 SOLa를 인쇄한 후, 각 크림 땜납 SOLa 상에 제1 외부 전극(12)의 주로 제2 부분(12b)의 외면과 제2 외부 전극(13)의 주로 제2 부분(13b)의 외면이 접촉하도록 적층 세라믹 콘덴서(10)를 탑재한다. 계속해서, 적층 세라믹 콘덴서(10)가 탑재된 회로 기판 CB를 리플로우로 등의 가열로에 투입하여, 도 8에 도시한 바와 같이, 제1 외부 전극(12)의 제2 부분(12b) 및 제3 부분(12c)을 땜납 SOL을 개재하여 한쪽의 도체 패드 CP에 접합하고, 또한, 제2 외부 전극(13)의 제2 부분(13b) 및 제3 부분(13c)을 땜납 SOL을 개재하여 다른 쪽의 도체 패드 CP에 접합한다.
접합 과정에서는, 제1 외부 전극(12)측의 용융 땜납은, 외측으로부터 내측을 향하여 좁아지는 제1 간극 CL1에 흡입되도록 하는 거동을 나타내고, 제2 외부 전극(13)측의 용융 땜납은, 외측으로부터 내측을 향하여 좁아지는 제2 간극 CL2에 흡입되도록 하는 거동을 나타낸다. 그 때문에, 제1 외부 전극(12)과 제2 외부 전극(13) 각각의 외측으로 땜납이 비어져 나와 필렛이 형성되는 것이 억제된다. 즉, 적층 세라믹 콘덴서(10)를 회로 기판 CB에 실장한 상태에서 회로 기판 CB에 휨이나 신축이 발생해도, 제1 외부 전극(12)의 제1 부분(12a)과 제2 외부 전극(13)의 제1 부분(13a) 각각에 도 1의 (C)에 굵은 선 화살표로 나타낸 힘이 작용하는 것을 회피할 수 있기 때문에, 제1 외부 전극(12)의 제1 부분(12a)이 콘덴서 본체(11)의 제1 면 f1로부터 박리되는 현상은 발생하기 어렵고, 또한, 제2 외부 전극(13)의 제1 부분(13a)이 콘덴서 본체(11)의 제2 면 f2로부터 박리되는 현상은 발생하기 어렵다.
게다가, 회로 기판 CB의 각 도체 패드 CP의 윤곽 치수를 최대한 작게 해도, 예를 들어 각 도체 패드 CP의 길이 방향 치수를 상기 길이 방향 치수 L1(도 4를 참조)과 대략 동일하게 해도, 필렛의 형성을 억제하여 소기의 접합을 행하는 것이 가능하기 때문에, 적층 세라믹 콘덴서(10)를 회로 기판 CB에 실장할 때에 필요한 실장 면적의 감소를 도모하여, 고밀도 실장에 공헌할 수 있다.
또한, 제1 외부 전극(12)측의 제1 간극 CL은, 길이 방향 갭 GP1a와 그 길이 방향 갭 GP1a와 연속한 2개의 폭 방향 갭 GP1b를 포함하고 있고, 제2 외부 전극(13)측의 제2 간극 CL2는, 길이 방향 갭 GP2a와 그 길이 방향 갭 GP2a와 연속한 2개의 폭 방향 갭 GP2b를 포함하고 있다. 그 때문에, 제1 외부 전극(12)측의 용융 땜납은, 길이 방향 갭 GP1a와 그 길이 방향 갭 GP1a와 연속한 2개의 폭 방향 갭 GP1b를 매립하도록 원활하게 유동하고, 제2 외부 전극(13)측의 용융 땜납은, 길이 방향 갭 GP2a와 그 길이 방향 갭 GP2a와 연속한 2개의 폭 방향 갭 GP2b를 매립하도록 원활하게 유동한다. 즉, 접합 과정에서 필렛이 형성되는 것을 효과적으로 억제하여, 상기 박리 현상의 발생 억제에 공헌할 수 있다.
또한, 제5 면 f5의 제1 축소면 f5a 및 제2 축소면 f5b를 제외한 부분이 폭 방향 중앙에서 볼록해진 볼록 곡면으로 되어 있기 때문에, 제1 간극 CL1을 구성하는 2개의 폭 방향 갭 GP1b는 제1 외부 전극(12)의 제2 부분(12b)의 폭 방향 외연에도 이르고 있고, 제2 간극 CL2를 구성하는 2개의 폭 방향 갭 GP2b는 제2 외부 전극(13)의 제2 부분(13b)의 폭 방향 외연에도 이르고 있다. 즉, 제1 외부 전극(12)측의 제1 간극 CL1과 제2 외부 전극(13)측의 제2 간극 CL2 각각의 땜납 수용량을 증가시킬 수 있기 때문에, 각 도체 패드 CP의 표면에 형성된 크림 땜납 SOLa의 양이 플러스측 공차를 초과한 경우라도, 접합 과정에서 필렛이 형성되는 것을 효과적으로 억제할 수 있다. 게다가, 제1 외부 전극(12)과 제2 외부 전극(13) 각각에 대하여 땜납 SOL이 밀착되는 면적을 증가시킬 수 있기 때문에, 접합력의 증가에도 공헌할 수 있다.
다음에, 상기 효과의 검증 결과, 특히 박리 현상의 발생 억제에 관한 검증 결과에 대하여 설명한다.
검증 시에, 도 2∼도 6에 도시한 적층 세라믹 콘덴서(10)에 대응한 평가용 적층 세라믹 콘덴서와, 도 1에 도시한 적층 세라믹 콘덴서(100)에 대응한 비교용 적층 세라믹 콘덴서를, 상기 <제1 제법예>에 준하여 각각 100개 제조하고, 또한, 시험용 회로 기판을 200매 준비하였다. 평가용 적층 세라믹 콘덴서의 사양과, 비교용 적층 세라믹 콘덴서의 사양과, 시험용 회로 기판의 사양은 이하와 같다. 덧붙여서 말하면, 사양 중의 수치는 모두 설계상의 기준값으로서, 제조 공차를 포함하는 것은 아니다.
<평가용 적층 세라믹 콘덴서의 사양(도 2∼도 6의 부호를 인용)>
ㆍ적층 세라믹 콘덴서(10)의 길이 L이 400㎛이고 폭 W가 200㎛이며 높이 H가 200㎛
ㆍ콘덴서 본체(11)의 길이가 370㎛이고 폭이 200㎛이며 높이가 185㎛
ㆍ콘덴서 본체(11)의 각 제1 내부 전극층(14)과 각 제2 내부 전극층(15)을 제외한 부분의 주성분이 티타늄산바륨
ㆍ각 제1 내부 전극층(14)과 각 제2 내부 전극층(15)의 주성분이 니켈, 각각의 두께가 0.5㎛, 각각의 층수가 145층
ㆍ제1 내부 전극층(14)과 제2 내부 전극층(15) 사이에 개재하는 유전체층(16) 각각의 두께가 0.5㎛
ㆍ콘덴서 본체(11)의 폭 방향 마진부의 두께와 높이 방향 마진부의 두께 각각이 15㎛
ㆍ콘덴서 본체(11)의 제5 면 f5의 제1 축소면(5a) 및 제2 축소면(5b)을 제외한 부분의 곡률 반경이 750㎛
ㆍ콘덴서 본체(11)의 제6 면 f6의 제1 축소면(6a) 및 제2 축소면(6b)을 제외한 부분의 곡률 반경이 750㎛
ㆍ콘덴서 본체(11)의 제5 면 f5의 제1 축소면(5a) 및 제2 축소면(5b) 각각의 높이 방향 치수(도 5의 (A)에 도시한 h1-h2)가 10㎛이고 길이 방향 치수가 20㎛
ㆍ콘덴서 본체(11)의 제6 면 f6의 제1 축소면(6a) 및 제2 축소면(6b) 각각의 높이 방향 치수(도 5의 (A)에 도시한 h1-h2)가 10㎛이고 길이 방향 치수가 20㎛
ㆍ도 4에 도시한 제1 외부 전극(12)의 길이 방향 치수 L1과 제2 외부 전극(13)의 길이 방향 치수 L1 각각이 100㎛
ㆍ제1 외부 전극(12)과 제2 외부 전극(13) 각각의 두께가 15㎛
ㆍ제1 외부 전극(12)과 제2 외부 전극(13) 각각은 3층 구조, 하지막의 주성분은 구리이며 두께가 10㎛, 중간막의 주성분은 니켈이며 두께가 2㎛, 표면막의 주성분은 주석이며 두께가 3㎛
<비교용 적층 세라믹 콘덴서의 사양(도 2∼도 6의 부호를 인용)>
ㆍ콘덴서 본체(11)의 제5 면 f5가 대략 평탄하며 제1 축소면 f5a 및 제2 축소면 f5b를 갖고 있지 않고, 또한, 제6 면 f6이 대략 평탄하며 제1 축소면 f6a 및 제2 축소면 f6b를 갖고 있지 않은 것 이외는 평가용 적층 세라믹 콘덴서와 동일함
<시험용 회로 기판의 사양(도 7을 참조)>
ㆍ회로 기판 CB의 두께가 150㎛
ㆍ회로 기판 CB의 주성분이 에폭시 수지
ㆍ각 도체 패드 CP의 길이가 120㎛이고 폭이 200㎛이며 두께가 15㎛
ㆍ각 도체 패드 CP의 간격이 300㎛
ㆍ각 도체 패드 CP의 주성분이 구리
ㆍ크림 땜납 SOLa는 주석-안티몬계 땜납
ㆍ크림 땜납 SOLa의 양은 두께 환산으로 30㎛
그리고, 상기 시험용 회로 기판의 각 도체 패드에 인쇄되어 있는 크림 땜납 상에 상기 평가용 적층 세라믹 콘덴서의 제1 외부 전극과 제2 외부 전극을 탑재하고, 이것을 리플로우로에 투입하는 작업을 행하여, 평가용 적층 세라믹 콘덴서가 실장된 합계 100매의 평가용 실장 기판을 준비하였다. 또한, 상기 시험용 회로 기판의 각 도체 패드에 인쇄되어 있는 크림 땜납 상에 상기 비교용 적층 세라믹 콘덴서의 제1 외부 전극과 제2 외부 전극을 탑재하고, 이것을 리플로우로에 투입하는 작업을 행하여, 비교용 적층 세라믹 콘덴서가 실장된 합계 100매의 비교용 실장 기판을 준비하였다.
효과의 검증은, 상기 평가용 실장 기판 100매와 상기 비교용 실장 기판 100매 각각에 대해, 도 8의 (A)에 2점 쇄선으로 나타낸 방향으로 휘게 하고 나서 복원시키는 시험을 30회씩 실시하고, 실시 후에 각 적층 세라믹 콘덴서의 제1 외부 전극의 제1 부분과 제2 외부 전극의 제1 부분에 박리가 발생하였는지 여부를 관찰함으로써 행하였다. 덧붙여서 말하면, 상기 시험은, 각 실장 기판의 일면에 있어서의 각 도체 패드의 외측 개소(도 8의 (A)의 ▽ 표시의 위치를 참조)를 지지구로 지지한 상태에서, 각 실장 기판의 타면에 있어서의 적층 세라믹 콘덴서의 길이 방향 중앙 위치에 상당하는 개소(도 8의 (A)의 굵은 파선 화살표의 위치를 참조)를 압압구에 의해 50㎛ 밀어올리고, 밀어올림 후에 복귀시킴으로써 실시하였다.
관찰의 결과, 상기 평가용 실장 기판 100매에 있어서 평가용 콘덴서의 제1 외부 전극의 제1 부분과 제2 외부 전극의 제1 부분에 박리가 발생한 것은 0개이었던 것에 반해, 상기 비교용 실장 기판 100매에 있어서 평가용 콘덴서의 제1 외부 전극의 제1 부분과 제2 외부 전극의 제1 부분에 박리가 발생한 것이 5개 확인되었다. 즉, 상기 적층 세라믹 콘덴서(10)가 앞서 설명한 박리 현상의 발생 억제에 유효한 것을 확인할 수 있었다.
다음에, 상기 적층 세라믹 콘덴서(10)의 변형예에 대하여 설명한다.
<제1 변형예>
도 2∼도 6에는, 콘덴서 본체(11)의 제6 면 f6으로서, 제1 축소면 f6a 및 제2 축소면 f6b를 갖고, 또한, 제1 축소면 f6a 및 제2 축소면 f6b를 제외한 부분이 폭 방향 중앙에서 볼록해진 볼록 곡면으로 되어 있는 것을 도시하였지만, 상기 효과는 제5 면 f5의 형태에 의존한 것이기 때문에, 콘덴서 본체(11)의 제6 면 f6으로부터 제1 축소면 f6a 및 제2 축소면 f6b를 배제하고 제6 면 f6 전체를 폭 방향 중앙이 볼록해진 볼록 곡면으로 되도록 해도 되고, 제6 면 f6 전체를 대략 평탄한 면으로 되도록 해도 된다.
<제2 변형예>
도 2∼도 6에는 제1 외부 전극(12)의 폭 방향 치수를 콘덴서 본체(11)의 폭 방향 치수(폭 W)와 일치시킨 것을 도시하고, 제2 외부 전극(13)의 폭 방향 치수를 콘덴서 본체(11)의 폭 방향 치수(폭 W)와 일치시킨 것을 도시하였지만, 제1 외부 전극(12)과 제2 외부 전극(13) 각각의 폭 방향 치수가 폭 W보다도 약간 작아도 상기 마찬가지의 효과를 얻을 수 있다.
10 : 적층 세라믹 콘덴서
11 : 콘덴서 본체
f1 : 콘덴서 본체의 제1 면
f2 : 콘덴서 본체의 제2 면
f3 : 콘덴서 본체의 제3 면
f4 : 콘덴서 본체의 제4 면
f5 : 콘덴서 본체의 제5 면
f5a : 제5 면의 제1 축소면
f5b : 제5 면의 제2 축소면
f6 : 콘덴서 본체의 제6 면
f6a : 제6 면의 제1 축소면
f6b : 제6 면의 제2 축소면
12 : 제1 외부 전극
12a : 제1 외부 전극의 제1 부분
12b : 제1 외부 전극의 제2 부분
12b : 제1 외부 전극의 제3 부분
13 : 제2 외부 전극
13a : 제2 외부 전극의 제1 부분
13b : 제2 외부 전극의 제2 부분
13b : 제2 외부 전극의 제3 부분
VP : 가상 평면
CL1 : 제1 간극
GA1a : 제1 간극의 길이 방향 갭
GA1b : 제1 간극의 폭 방향 갭
CL2 : 제2 간극
GA2a : 제2 간극의 길이 방향 갭
GA2b : 제2 간극의 폭 방향 갭

Claims (5)

  1. (1) 길이 방향에서 마주 보는 제1 면 및 제2 면과 폭 방향에서 마주 보는 제3 면 및 제4 면과 높이 방향에서 마주 보는 제5 면 및 제6 면을 갖고, 복수의 제1 내부 전극층과 복수의 제2 내부 전극층이 유전체층을 개재하여 적층된 용량부를 내장한 콘덴서 본체와, (2) 상기 콘덴서 본체의 상기 제1 면을 따르는 제1 부분과 상기 제5 면을 따르는 제2 부분을 갖고, 그 제1 부분에 상기 복수의 제1 내부 전극층 각각의 단연이 접속된 제1 외부 전극과, (3) 상기 콘덴서 본체의 상기 제2 면을 따르는 제1 부분과 상기 제5 면을 따르는 제2 부분을 갖고, 그 제1 부분에 상기 복수의 제2 내부 전극층 각각의 단연이 접속된 제2 외부 전극을 구비한 적층 세라믹 콘덴서로서,
    상기 콘덴서 본체는, 상기 제5 면의 상기 제1 면에 인접하는 위치에, 그 제1 면의 높이 방향 치수를 감소시키는 제1 축소면을 폭 방향 전체에 걸쳐 갖고, 또한, 상기 제5 면의 상기 제2 면에 인접하는 위치에, 그 제2 면의 높이 방향 치수를 감소시키는 제2 축소면을 폭 방향 전체에 걸쳐 갖고 있고,
    상기 제1 외부 전극은, 상기 제1 부분과 상기 제2 부분 사이에, 상기 콘덴서 본체의 상기 제1 축소면을 따르는 제3 부분을 갖고 있고,
    상기 제2 외부 전극은, 상기 제1 부분과 상기 제2 부분 사이에, 상기 콘덴서 본체의 상기 제2 축소면을 따르는 제3 부분을 갖고 있고,
    상기 제1 외부 전극과 상기 제2 외부 전극 각각은, 상기 제1 외부 전극의 상기 제2 부분의 외면과 상기 제2 외부 전극의 상기 제2 부분의 외면 각각을 가상 평면에 접촉시킨 상태에서, 상기 제1 외부 전극의 상기 제3 부분의 외면과 상기 가상 평면 사이에, 외측으로부터 내측을 향하여 좁아지는 제1 간극이 형성되고, 또한, 상기 제2 외부 전극의 상기 제3 부분의 외면과 상기 가상 평면 사이에, 외측으로부터 내측을 향하여 좁아지는 제2 간극이 형성되는 형상으로 되어 있는 적층 세라믹 콘덴서.
  2. 제1항에 있어서,
    상기 콘덴서 본체의 상기 제5 면의 상기 제1 축소면은, 폭 방향 중앙이 볼록해지고, 또한, 상기 제1 면을 향하여 기운 볼록 곡면으로 되어 있고, 상기 제5 면의 상기 제2 축소면은, 폭 방향 중앙이 볼록해지고, 또한, 상기 제2 면을 향하여 기운 볼록 곡면으로 되어 있는 적층 세라믹 콘덴서.
  3. 제1항 또는 제2항에 있어서,
    상기 콘덴서 본체의 상기 제5 면의 상기 제1 축소면과 상기 제2 축소면 각각은, 상기 콘덴서 본체의 상기 제5 면과 상기 제6 면 사이의 최대 높이 방향 치수를 h1이라 하고, 상기 콘덴서 본체의 상기 제1 면과 상기 제2 면 각각의 최대 높이 방향 치수를 h2라 하고, 상기 콘덴서 본체의 상기 제1 면과 상기 제2 면 각각의 최소 높이 방향 치수를 h3이라 하였을 때, h1>h2>h3의 조건을 만족시키는 볼록 곡면으로 되어 있는 적층 세라믹 콘덴서.
  4. 제2항에 있어서,
    상기 제1 간극은, 상기 제1 외부 전극의 상기 제3 부분의 외면과 상기 가상 평면 사이에 형성되는 길이 방향 갭과 그 길이 방향 갭과 연속한 2개의 폭 방향 갭을 포함하고 있고,
    상기 제2 간극은, 상기 제2 외부 전극의 상기 제3 부분의 외면과 상기 가상 평면 사이에 형성되는 길이 방향 갭과 그 길이 방향 갭과 연속한 2개의 폭 방향 갭을 포함하고 있는 적층 세라믹 콘덴서.
  5. 제1항, 제2항 또는 제4항에 있어서,
    상기 콘덴서 본체의 상기 제5 면의 상기 제1 축소면 및 상기 제2 축소면을 제외한 부분은, 폭 방향 중앙이 볼록해진 볼록 곡면으로 되어 있는 적층 세라믹 콘덴서.
KR1020170019269A 2016-02-26 2017-02-13 적층 세라믹 콘덴서 KR102702048B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-035705 2016-02-26
JP2016035705A JP6405327B2 (ja) 2016-02-26 2016-02-26 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
KR20170101117A true KR20170101117A (ko) 2017-09-05
KR102702048B1 KR102702048B1 (ko) 2024-09-04

Family

ID=59680093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170019269A KR102702048B1 (ko) 2016-02-26 2017-02-13 적층 세라믹 콘덴서

Country Status (4)

Country Link
US (1) US10734160B2 (ko)
JP (1) JP6405327B2 (ko)
KR (1) KR102702048B1 (ko)
CN (1) CN107134366B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6348829B2 (ja) * 2014-12-09 2018-06-27 ホシデン株式会社 ケーブルアッセンブリ及びケーブルアッセンブリの製造方法
JP2017191869A (ja) * 2016-04-14 2017-10-19 株式会社村田製作所 積層セラミックコンデンサの実装構造
JP7150437B2 (ja) * 2018-01-17 2022-10-11 太陽誘電株式会社 積層セラミックコンデンサの製造方法
JP7107712B2 (ja) * 2018-03-19 2022-07-27 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7182926B2 (ja) 2018-07-17 2022-12-05 太陽誘電株式会社 積層セラミック電子部品
KR102070234B1 (ko) * 2018-08-23 2020-01-28 삼성전기주식회사 커패시터 부품
KR102121578B1 (ko) * 2018-10-10 2020-06-10 삼성전기주식회사 적층 세라믹 전자부품
JP7178886B2 (ja) * 2018-11-27 2022-11-28 太陽誘電株式会社 積層セラミック電子部品及び実装基板
CN111383844B (zh) 2018-12-26 2022-04-08 株式会社村田制作所 电解电容器
KR102185052B1 (ko) * 2019-01-22 2020-12-01 삼성전기주식회사 커패시터 부품 및 그 제조방법
WO2020159813A1 (en) 2019-01-28 2020-08-06 Avx Corporation Multilayer ceramic capacitor having ultra-broadband performance
US11257623B2 (en) * 2020-01-15 2022-02-22 Samsung Electro-Mechanics Co., Ltd. Multilayered electronic component and board having the same mounted thereon
US11996244B2 (en) * 2021-05-25 2024-05-28 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and method of manufacturing the same
KR20230100938A (ko) * 2021-12-29 2023-07-06 삼성전기주식회사 적층형 전자 부품 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120085193A (ko) * 2011-01-21 2012-07-31 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
KR20140087743A (ko) * 2012-12-31 2014-07-09 삼성전기주식회사 전자부품 및 전자부품 제조방법
JP2015023269A (ja) * 2013-07-17 2015-02-02 サムソン エレクトロ−メカニックス カンパニーリミテッド. 基板内蔵用積層セラミックキャパシタ、その製造方法及び埋め込み基板の製造方法
KR20150048046A (ko) * 2013-10-25 2015-05-06 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
JP2015228481A (ja) 2014-05-09 2015-12-17 株式会社村田製作所 積層セラミック電子部品

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6312120A (ja) * 1987-01-09 1988-01-19 日本電気株式会社 積層セラミツクコンデンサの製造方法
JPH04263410A (ja) 1991-02-18 1992-09-18 Taiyo Yuden Co Ltd 電子部品及び外部電極用導電性ペ―ストの付着方法
JP4409209B2 (ja) 2002-05-30 2010-02-03 パナソニック株式会社 回路部品内蔵モジュールの製造方法
JP2012004480A (ja) * 2010-06-21 2012-01-05 Tdk Corp 電子部品の製造方法及び電子部品
KR101188032B1 (ko) * 2011-03-09 2012-10-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101843182B1 (ko) 2011-05-31 2018-03-28 삼성전기주식회사 적층 세라믹 전자부품
KR101946259B1 (ko) * 2011-05-31 2019-02-12 삼성전기 주식회사 적층 세라믹 전자부품
JP2013026392A (ja) * 2011-07-20 2013-02-04 Tdk Corp 電子部品及び電子部品の製造方法
KR102029469B1 (ko) * 2012-02-17 2019-10-07 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
JP5991337B2 (ja) * 2013-08-20 2016-09-14 株式会社村田製作所 端子板付き電子部品の製造方法及び端子板付き電子部品
JP2015026837A (ja) * 2013-10-30 2015-02-05 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120085193A (ko) * 2011-01-21 2012-07-31 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
KR20140087743A (ko) * 2012-12-31 2014-07-09 삼성전기주식회사 전자부품 및 전자부품 제조방법
JP2015023269A (ja) * 2013-07-17 2015-02-02 サムソン エレクトロ−メカニックス カンパニーリミテッド. 基板内蔵用積層セラミックキャパシタ、その製造方法及び埋め込み基板の製造方法
KR20150048046A (ko) * 2013-10-25 2015-05-06 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
JP2015228481A (ja) 2014-05-09 2015-12-17 株式会社村田製作所 積層セラミック電子部品

Also Published As

Publication number Publication date
JP6405327B2 (ja) 2018-10-17
CN107134366A (zh) 2017-09-05
JP2017152620A (ja) 2017-08-31
US10734160B2 (en) 2020-08-04
US20170250026A1 (en) 2017-08-31
CN107134366B (zh) 2021-01-08
KR102702048B1 (ko) 2024-09-04

Similar Documents

Publication Publication Date Title
KR20170101117A (ko) 적층 세라믹 콘덴서
CN107134367B (zh) 层叠陶瓷电容器
KR102368320B1 (ko) 적층 세라믹 콘덴서
JP5206440B2 (ja) セラミック電子部品
US9439301B2 (en) Multilayered chip electronic component and board for mounting the same
US10818438B2 (en) Multilayer ceramic capacitor
CN107452505B (zh) 层叠陶瓷电容器
KR101883567B1 (ko) 적층 세라믹 콘덴서
JP7275951B2 (ja) 積層セラミックコンデンサ
KR101514559B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR20170113118A (ko) 적층 세라믹 콘덴서
JP7156914B2 (ja) 積層セラミックコンデンサ、及び、積層セラミックコンデンサの製造方法
JP6962178B2 (ja) 電子部品
JP6378707B2 (ja) 積層セラミックコンデンサ
JP2004235377A (ja) セラミック電子部品
KR101574462B1 (ko) 적층 세라믹 전자 부품
JP2017216328A (ja) セラミックコンデンサ
KR101579703B1 (ko) 적층 세라믹 전자 부품
JP5773702B2 (ja) コンデンサ
KR101579704B1 (ko) 적층 세라믹 전자 부품
US11508520B2 (en) Electronic component with external electrode including conductive resin layer and method for producing electronic component
JP6110927B2 (ja) 積層セラミックコンデンサ
JP6587727B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサ実装回路基板
WO2024075427A1 (ja) 積層セラミックコンデンサ
CN216353807U (zh) 层叠陶瓷电容器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)