[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20160145749A - Ｅｍｉ 차폐 조성물 및 그것의 도포 방법 - Google Patents

Ｅｍｉ 차폐 조성물 및 그것의 도포 방법 Download PDF

Info

Publication number
KR20160145749A
KR20160145749A KR1020167032160A KR20167032160A KR20160145749A KR 20160145749 A KR20160145749 A KR 20160145749A KR 1020167032160 A KR1020167032160 A KR 1020167032160A KR 20167032160 A KR20167032160 A KR 20167032160A KR 20160145749 A KR20160145749 A KR 20160145749A
Authority
KR
South Korea
Prior art keywords
emi shielding
resin
particles
ether
weight
Prior art date
Application number
KR1020167032160A
Other languages
English (en)
Other versions
KR102260343B1 (ko
Inventor
왕성 팡
웨이 야오
Original Assignee
헨켈 아게 운트 코. 카게아아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 헨켈 아게 운트 코. 카게아아 filed Critical 헨켈 아게 운트 코. 카게아아
Publication of KR20160145749A publication Critical patent/KR20160145749A/ko
Application granted granted Critical
Publication of KR102260343B1 publication Critical patent/KR102260343B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • C09D5/32—Radiation-absorbing paints
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D163/00—Coating compositions based on epoxy resins; Coating compositions based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • C09D5/24—Electrically-conducting paints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0083—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising electro-conductive non-fibrous particles embedded in an electrically insulating supporting structure, e.g. powder, flakes, whiskers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dispersion Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Paints Or Removers (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Conductive Materials (AREA)

Abstract

본 발명은, EMI 차폐 층에 균일하고 균질한 두께를 제공하는, 열가소성 수지 및/또는 열경화성 수지, 용매 또는 반응성 희석제 및 전도성 입자를 포함하는 EMI 차폐 조성물에 관한 것이다. 본 발명은 또한 CI 장치 부품을 보호하는 밀봉재 상에 EMI 차폐 층을 도포하는 방법을 제공한다.

Description

ＥＭＩ 차폐 조성물 및 그것의 도포 방법 {EMI SHIELDING COMPOSITION AND PROCESS FOR APPLYING IT}
본 발명은, EMI 차폐 층에 균일하고 균질한 두께를 제공하는, 열가소성 수지 및/또는 열경화성 수지, 용매 또는 반응성 희석제 및 전도성 입자를 포함하는 EMI 차폐 조성물에 관한 것이다.
전자파 간섭 (EMI)은, 이것에 의해 영향받은 전기 회로의 성능을 악화 또는 제한할 수 있는 장해이다. 회로에 영향을 미칠 수 있는 EMI의 원천에는 신속하게 변화되는 전류를 보유하는 임의 대상물이 포함된다. 외부 EMI 원천으로부터의 전자기 방사선으로부터 특정한 장치를 효과적으로 면역화시키고, 특정한 장치로부터의 손상 또는 바람직하지 않은 방사선을 효과적으로 회피하는 데는 EMI 차폐물의 사용이 필요할 수 있다. 즉, EMI 차폐물은 하기 두 가지 목적 중 하나 또는 둘 모두를 제공할 수 있다: EMI 차폐물이, 외부 원천으로부터의 방사선의 영향으로부터 그 부품을 차폐하도록 특정한 부품 위에 설치될 수 있다는 것, 또는 EMI 차폐물이, 특정한 부품으로부터 방사선이 발생하지 않도록 하여, 방사선이 주변 부품 또는 장치에 영향을 미치지 않도록 특정한 부품 위에 설치될 수 있다.
집적 회로 (IC) 장치 부품은 원치않는 전자기 신호의 원천일 수 있다. 그와 같은 IC는 휴대용 전자 장치, 예컨대 휴대폰에, 및 전자 장비, 예컨대 가정용 오락 장비 및 컴퓨터에 사용된다. 휴대용 전자 장치, 예컨대 휴대폰에는 전형적으로 회로판 위에 결합된 (IC 칩, IC 칩 패키지, 또는 IC 패키지 모듈일 수 있는) 여러 개의 IC 부품이 내장되어 있고, 이러한 부품의 일부는 장치 내 다른 부품의 작동을 방해하는 EM 신호를 발생시킬 수 있다. EMI 차폐물은 (다른 전자 부품을 포함하는) 부품에 대한 외부 원천으로부터 이 전자 부품 내 회로를 보호하는데 필요할 수 있다.
EMI로부터 부품을 보호하기 위한 하나의 방법에서, 부품 위에 차폐물이 구성된다. 상기 차폐물은 예를 들어, 접지될 수 있는 기준 전위에 전기적으로 결합된 전기 전도성 재료, 예컨대 (천공될 수 있는) 금속 시트 또는 금속 스크린 재질이다. EMI 차폐물은 전형적으로, 차폐시킬 부품 위에 설치되고 이 부품 주변의 기판 상의 접촉점에 납땜된(soldered) 박스 또는 커버로 형성된다. 기판은, 예컨대 회로 판일 수 있다. 대안적으로, 프레임이 기판 위의 접촉점에 납땜될 수 있고, 시트 금속 커버는 부품 위의 프레임에 스냅-결합될 수 있다. 바람직하지 않게, 그와 같은 차폐물은, 이 차폐물이 사용되는 장치에 중량 및 부피 (두께, 길이 및 폭)를 부가한다. 이 방법은 현재의 더욱 얇은 패키지 요건을 충족하지 않는다.
차폐물을 구성하는 또 다른 방법에서, 재료 층을 스퍼터링에 의해 회로 판 및 부품 위로 도포한다. 스퍼터링 기술과 관련된 알려진 문제는 1) 시간 당 생산량(unit per hour)이 매우 낮고 (장치는 스퍼터링 전에 쏘잉(sawing) 되어야 하고 각각의 목표 재료는 긴 스퍼터링 시간을 필요로 한다); 2) 스퍼터링 기계와 관련된 비용; 단일 스퍼터링 층 두께가 얇아서 (< 5μm), 보통 2-3개의 스퍼터링 층이 필요하다; 3) 마킹 관련된 공정 문제 (스퍼터링 전 및 후에 레이저 마크(laser mark)가 필요하고, 금속 기반의 스퍼터링 재료 상에 레이저 마크를 실시하는 경우에 일부 과제가 남아있다).
더욱 또 하나의 방법에서, EMI 차폐물은 원하는 차폐 효과를 제공해야 하는 차폐 물질을 도포함에 의해서 형성된다. 따라서, 차폐 물질에 의해 부품이 완전히 커버되는 구성으로, 또는 부품을 포함하는 넓은 영역 위로 차폐 물질이 완전히 도포된 다음, 필요하지 않은 영역으로부터 부분적으로 제거되거나, ("제거" 공정에서와 같이) 그렇지 않으면 개구부를 형성시키는 구성으로 전개될 것보다 더 적은 차폐 물질이 필요하다.
더욱 또 하나의 방법에서, 하나의 장치 외부 표면 상에 분무 코팅함으로써 또는 쏘잉 전에 반 입방체 모양(half-diced)의 패키지 상에 프린팅시킴으로써 장치 외부에 전도성 물질을 코팅시킨다. 이 방법과 관련된 알려진 문제는 1) 상기 표면 및 측면 상의 불균일한 코팅 두께; 2) 패키지 코너 위의 높은 노출 위험, 및 전도성 접착제 적용범위 없음; 3) 높은 오염 위험 및 또한 제작 동안의 누전 문제; 4) 스퍼터링 공정과 동일한, 마킹 관련된 공정 문제; 5) 시간 당 낮은 생산량; 및 6) 높은 폐기물 수준이다.
또한, 현재의 모든 방법들은 마킹 공정에서 약간의 어려움을 갖는다. 현재 이용가능한 레이저 마크 공정들은, 전도성 접착제가 대체로 광택성이고(shinning) 마크가 투명하지 않다는 사실 때문에, 프린팅 또는 분무 코팅 유형에 대해 충분히 사용될 수 없다. 한편, 스퍼터링 유형에 대하여, 레이저 마크는 스퍼터링 전에 2회 실시되어야 한다.
따라서, 본 발명의 과제는, EMI 차폐와 관련된 상기 언급된 알려진 문제 중 적어도 2개에 대한 해결책을 제공하는 EMI 차폐 조성물을 제공하는 것이다.
본 발명은 열가소성 수지 및/또는 열경화성 수지; 용매 또는 반응성 희석제; 및 전도성 입자를 포함하는 EMI 차폐 조성물을 제공한다.
본 발명은 또한, 하기 단계들을 포함하는, 기능성 모듈을 보호하는 밀봉재(encapsulant) 상에 EMI 차폐 층을 도포하는 방법을 제공한다: a) 본 발명에 따른 EMI 차폐 조성물을 제조하는 단계; b) 하나 이상의 기능성 모듈이 부착된 기판을 제공하는 단계; c) 상기 기능성 모듈을 밀봉재로 밀봉시키는 단계; d) 단계 a)의 EMI 차폐 조성물을 분무 코팅기 또는 분배/분출(jetting)기에 의해 도포하여, 상기 밀봉재를 코팅시키는 단계; e) EMI 차폐 코팅 층이 임의의 결함을 함유하지 않음을 시각적으로 조사하는 단계; f) EMI 차폐 코팅 층을 경화시키는 단계; g) 용매를 사용하여 EMI 차폐 코팅 층의 표면을 세정한 다음, 임의적으로 경화시키는 단계; h) 에폭시 성형 화합물 (EMC) 내부에 EMI 차폐 코팅 층을 포함하는 전체 패키지를 성형하는 단계.
본 발명은 추가로, 접지 요소를 갖는 기판; 상기 기판 상에 배치된 기능성 모듈; 기능성 모듈을 밀봉시키는 밀봉재; 본 발명에 따른 EMI 차폐 조성물에 의해 제공된, 밀봉재 위의 전도성 EMI 차폐 층; 및 에폭시 성형 화합물 커버를 포함하는 반도체 패키지를 포함한다.
도 1은 패키지 내의 분무 코팅되거나 분배/분출 코팅된 시스템 (SIP)을 예시한다.
도 2는 내장형(embedded) 멀티미디어 카드 (eMMC) 패키지 내의 분무 코팅되거나 분배/분출 코팅된 EMI 차폐 전도성 접착제를 예시한다.
도 3은 분무 코팅되거나 분배/분출 코팅된 정상 라디오 주파수 또는 WiFi 멀티 다이 패키지를 예시한다.
도 4는 코팅 전, 코팅 후 및 경화 후의 실시예 1의 조성물을 예시한다.
도 5는 코팅 전, 코팅 후 및 경화 후의 실시예 2의 조성물을 예시한다.
도 6은 코팅 전, 코팅 후 및 경화 후의 실시예 3의 조성물을 예시한다.
도 7은 분출 전, 분출 후 및 경화 후의 실시예 6의 조성물을 예시한다.
도 8은 분출 전, 분출 후 및 경화 후의 실시예 7의 조성물을 예시한다.
도 9는 분출 전, 분출 후 및 경화 후의 실시예 8의 조성물을 예시한다.
이하에서, 본 발명을 더욱 상세히 설명한다. 설명된 각각의 측면은, 반대되는 것으로 명확하게 명시되지 않으면, 임의의 다른 측면 또는 측면들과 조합될 수 있다. 특히, 바람직하거나 유리한 것으로 명시된 임의 특징은, 바람직하거나 유리한 것으로 명시된 임의의 다른 특성 또는 특성들과 조합될 수 있다.
본 발명의 문맥에서, 사용된 용어는, 문맥이 다른 것을 지시하지 않으면, 하기 정의에 따라서 해석되어야 한다.
본원에 사용된 단수 형태는, 문맥이 명확하게 다른 것을 지시하지 않으면, 단수 및 복수의 지시대상 둘 모두를 포함한다.
본원에 사용된 용어 "포함하는", "포함한다" 및 "구성된"은 "내포하는". "내포한다" 또는 "함유하는", "함유한다"와 동의어이며, 포함하거나 개방 말단이고, 추가적인 인용되지 않은 부재, 요소 또는 방법 단계를 배제하지 않는다.
수 종료점의 인용에는 각각의 범위 내에서 하위 합계된 모든 수 및 분획뿐만 아니라, 인용된 종료점이 포함된다.
본 명세서에서 인용된 모든 참고문헌은 그 전문이 본원에 참고로 포함된다.
다르게 정의되지 않으면, 기술 및 과학 용어를 포함하는 본 발명을 개시하는데 사용된 모든 용어는, 본 발명이 속하는 당해 분야의 숙련된 자에 의해 일반적으로 이해되는 의미를 갖는다. 추가 지침에 의해, 용어 정의는 본 발명의 교시내용을 더욱 잘 이해하기 위해 포함된다.
본 발명에 따른 EMI 차폐 조성물은 패키지 내부에 코팅을 제공하며, 상기 코팅은 자체 스프레딩(self-spreading)과 함께 분배/분출에 의해 또는 분무 코팅에 의해 도포될 수 있다. 본 발명에 따른 EMI 차폐 조성물은 현재의 패키지 제작 공정과 양립가능하며, 레이저 마크 또는 쏘잉 관련된 공정 문제가 없음이 발견되었다. 또한, 코팅 층 두께 및 EMI 차폐 층의 균일성이 조절될 수 있음이 발견되었다. 더욱이, 본 발명에 따른 EMI 차폐 조성물은, 사용된 공정이 단일 쏘(saw) 장치 상에서가 아니라 전체 기판에 대해 사용될 수 있기 때문에 시간 당 높은 생산량을 제공한다.
본 발명에 따른 EMI 차폐 조성물은 또한 통상적으로 노출된 EMI 차폐 접착제에 비해 전자 부품에 대한 보다 나은 적용범위를 제공한다. 본 발명에 따른 EMI 차폐 조성물이 코팅 층에 대해 균일한 두께 및 균일성을 제공한다는 사실 때문에, 코너 적용범위에 관련한 문제는 없다. 또한, 본 발명에 따른 조성물은 제품의 외관을 변경시키지 않고 EMI 차폐에 대한 신뢰성있는 성능을 제공한다.
본 발명에 따른 EMI 차폐 조성물은 a) 열가소성 수지 및/또는 b) 열경화성 수지; c) 용매 또는 반응성 희석제; 및 d) 전도성 입자를 포함한다.
본 발명에 따른 EMI 차폐 조성물의 필수 성분의 각각을 이하에서 상세히 설명한다.
본 발명에 따른 EMI 차폐 조성물은 열가소성 수지 및 열경화성 수지의 조합물을 포함하거나, 대안적으로 본 조성물은 열가소성 수지 또는 열경화성 수지를 단독으로 포함한다. 둘 모두의 성분을 이하에서 상세히 논의할 것이다.
열가소성 수지
본 발명에 따른 EMI 차폐 조성물은 열가소성 수지를 포함한다.
매우 다양한 공지된 열가소성 수지가 본 발명에 사용될 수 있다. 열가소성 수지는 임의의 열가소성 수지, 바람직하게는 블록 공중합체일 수 있다. 본 발명에 사용하기에 적합한 예시적인 열가소성 수지에는 아크릴 수지, 페녹시 수지, 열가소성 폴리에스테르 수지, 폴리아미드 수지, 폴리우레탄 수지, 폴리올레핀 수지, 비닐리덴 수지, 폴리설파이드 고무, 및 니트릴 고무가 포함된다. 바람직하게는, 열가소성 수지는 페녹시 수지 또는 비닐리덴 수지 또는 이들의 혼합물이다.
바람직하게는, 열가소성 수지는 블록 공중합체이다. 블록 공중합체는 단일중합체보다 더 높은 융점을 가지므로, 열 안정성이 더 높다. 동시에, 공중합체 수지는 단일중합체보다 나은 인성(toughness)을 갖는다.
본 발명에 사용하기에 적합한 열가소성 수지는 10000 초과의 분자량 Mw을 가지며, 바람직하게는 약 52000의 Mw (평균) 및 약 13000의 Mn (평균)을 갖는다.
바람직하게는 열가소성 수지는 1,1,2,3,3,3-헥사플루오로-1-프로펜과 1,1-디플루오로에텐의 공중합체, 4,4'-프로판-2,2-디일디페놀과 2-(클로로메틸)옥시란 (1:1)의 공중합체, 4,4'-프로판-2,2-디일디페놀과 2-(클로로메틸)옥시란의 공중합체 및 이들의 혼합물로 구성되는 군으로부터 선택되며, 바람직하게는 열가소성 수지는 4,4'-프로판-2,2-디일디페놀과 2-(클로로메틸)옥시란 (1:1)의 공중합체이다.
본 발명에 사용하기에 적합한 상업적으로 입수가능한 열가소성 수지는 예를 들어, Dyneon (Kato Sansho) 제품인 PKHH, PKHZ 및 FC 2178이다.
본 발명에 따른 EMI 차폐 조성물은 조성물의 총 중량에 대해 0.1 내지 30 중량%, 바람직하게는 0.5 내지 20 중량% 및 더 바람직하게는 1.0 내지 10 중량%의 열가소성 수지를 포함한다.
열경화성 수지
본 발명에 따른 EMI 차폐 조성물은 열경화성 수지를 포함한다.
매우 다양한 공지된 열경화성 수지가 본 발명에 사용될 수 있다. 본 발명에 사용하기에 적합한 예시적인 열경화성 수지에는 비닐 수지, 아크릴 수지, 페놀성 수지, 에폭시 수지, 말레이미드 수지, 비스말레이미드 수지, 폴리이미드 수지 및 실리콘 함유 수지, 및 이들의 혼합물이 포함된다. 바람직하게는 상기 열경화성 수지는 에폭시 수지 및 아크릴레이트 수지, 및 이들의 혼합물로부터 선택된다.
본 발명에 사용하기에 적합한 열경화성 수지는 10000 초과의 분자량 Mw을 갖는다.
바람직하게는 상기 열경화성 수지는 4,4'-이소프로필리덴디페놀 및 1-클로로-2,3-에폭시프로판 단량체 함유 소중합체, 200000 내지 250000의 평균 분자량을 갖는 글리시딜 메타크릴레이트와 메틸 메타크릴레이트의 공중합체, 약 10000의 평균 분자량을 갖는 글리시딜 메타크릴레이트와 메틸 메타크릴레이트의 공중합체, N,N-디글리시딜-4-글리시딜옥시아닐린, 및 이들의 혼합물로 구성되는 군으로부터 선택되며, 바람직하게는 열경화성 수지는 200000 내지 250000의 평균 분자량을 갖는 글리시딜 메타크릴레이트와 메틸 메타크릴레이트의 공중합체이다.
본 발명에 사용하기에 적합한 액체 열경화성 수지는 4,4'-이소프로필리덴디페놀 및 1-클로로-2,3-에폭시프로판 단량체 함유 소중합체, 1,4-부탄디올디글리시딜 에테르, C8-C10 알킬 글리시딜 에테르, 테트라글리시딜비스-(p-아미노페닐)-메탄 및 포름알데히드 및 글리시딜 에테르 함유 에폭시 페놀 노볼락 수지 및 이들의 혼합물로 구성되는 군으로부터 선택될 수 있다.
본 발명에 사용하기에 적합한 상업적으로 입수가능한 열경화성 수지는 예를 들어, Nof Corporation 제품인 G2050, G1050, 및 Kaneka 제품인 MX 113이다.
본 발명에 따른 EMI 차폐 조성물은, 이 조성물의 총 중량에 대해 0.1 내지 30 중량%, 바람직하게는 0.5 내지 20 중량%, 더 바람직하게는 1.0 내지 12 중량% 및 가장 바람직하게는 2 내지 10 중량%의 열경화성 수지를 포함한다.
EMI 차폐 조성물 내 열가소성 수지 및/또는 열경화성 수지의 총량이 이 조성물의 총 중량에 대해 70 중량%를 초과하지 않는 것이 바람직하다. 조성물 내 수지 양이 너무 많으면 좋지 못한 전기전도도가 얻어진다. 한편, 수지의 총량이 조성물의 총 중량에 대해 30 중량% 미만이면, 접착 특성이 부정적으로 영향 받는다.
용매 또는 반응성 희석제
본 발명에 따른 EMI 차폐 조성물은 용매 또는 반응성 희석제를 포함한다. 매우 다양한 공지된 용매 또는 반응성 희석제가 본 발명에 사용될 수 있다.
본 발명에 따른 EMI 차폐 조성물은 글리콜, 알콜, 에테르, 에스테르, 카복실산, 유기 황 용매 및 이들의 혼합물로 구성되는 군으로부터 선택된 용매를 포함한다.
바람직하게는 상기 용매는 디프로필렌 글리콜 메틸 에테르, 에틸렌 글리콜 모노부틸 에테르 아세테이트, 메틸 이소부틸 케톤, 2-부톡시 에탄올, 디에틸렌 글리콜 모노부틸 에테르 아세테이트, 4-메틸-1,3-디옥솔란-2-온, 디메틸 설폭사이드, N-메틸-2-피롤리돈, 디에틸렌 글리콜 모노부틸 에테르, 트리에틸렌글리콜 모노메틸에테르, 디에틸렌글리콜 에틸 에테르 아세테이트, 디에틸렌 글리콜 모노에틸 에테르, 디에틸렌 글리콜 모노메틸 에테르, 페놀, 테르피네올, γ-부티로 락톤, 메틸 석시네이트 및 글루타르산 메틸 및 디메틸 아디페이트 함유 에스테르 혼합물, 부틸 글리콜 아세테이트, 및 이들의 혼합물로 구성되는 군으로부터 선택된다.
본 발명에 사용하기에 적합한 상업적으로 입수가능한 용매는 예를 들어, Fischer Scientific 제품인 S-19, 및 Spectrum 제품인 부틸 글리콜 아세테이트이다.
대안적으로, 본 발명에 따른 EMI 차폐 조성물은 용매는 포함하지 않지만 반응성 희석제는 포함한다. 매우 다양한 반응성 희석제가 본 발명에 사용될 수 있다.
바람직하게는 상기 반응성 희석제는 2-페녹시에틸 아크릴레이트; 네오데칸산-2,3-에폭시프로필 에스테르; 1,4-부탄디올디글리시딜 에테르; n-부틸글리시딜 에테르 및 2-에틸헥실 글리시딜 에테르로부터 선택된 C8-C10 알킬 글리시딜 에테르; 페닐 글리시딜 에테르, 크레실 글리시딜 에테르 및 p-s-부틸페닐 글리시딜 에테르로부터 선택된 방향족 글리시딜 에테르; 테트라글리시딜비스-(p-아미노페닐)-메탄; 포름알데히드 및 글리시딜 에테르 함유 에폭시 페놀 노볼락 수지; 스티렌 옥사이드 및 a-피넨 옥사이드; 알릴 글리시딜 에테르, 글리시딜 메타크릴레이트, 글리시딜 아크릴레이트 및 1-비닐-3,4-에폭시사이클로헥산으로부터 선택된 다른 작용기(들)를 갖는 모노에폭사이드 화합물; (폴리)에틸렌 글리콜 디글리시딜 에테르, (폴리)프로필렌 글리콜 디글리시딜 에테르, 부탄디올 디글리시딜 에테르 및 네오펜틸 글리콜 디글리시딜 에테르로부터 선택된 디에폭사이드 화합물; 및 트리메틸올프로판 트리글리시딜 에테르 및 글리세린 트리글리시딜 에테르로부터 선택된 트리에폭사이드 화합물; 및 이들의 혼합물로 구성되는 군으로부터 선택된다. 바람직하게는, 반응성 희석제는 2-페녹시 에틸 아크릴레이트이다.
본 발명에 사용하기에 적합한 상업적으로 입수가능한 반응성 희석제는 예를 들어, Sartomer 제품인 SR339이다.
본 발명에 따른 EMI 차폐 조성물은, 이 조성물의 총 중량에 대해 1 내지 70 중량%, 바람직하게는 40 내지 60 중량% 및 더 바람직하게는 42 내지 57 중량%의 용매 또는 반응성 희석제를 포함한다.
본 발명에 따른 EMI 차폐 조성물 내 용매 또는 반응성 희석제의 총량이, 이 조성물 총 중량의 70 중량%를 초과하지 않는 것이 바람직하다. 조성물 내 용매 또는 반응성 희석제의 양이 너무 많으면 좋지 못한 전기전도도 및 좋지 못한 접착성이 얻어진다. 한편, 용매 또는 반응성 희석제 수준이 낮으면 높은 점도 및 좋지 못한 전기전도도가 얻어진다.
전도성 입자
본 발명에 따른 EMI 차폐 조성물에 의해 생성된 EMI 차폐 층은 전기전도성이어야 한다. 따라서, 본 발명에 따른 EMI 차폐 조성물은 전도성 입자를 포함한다.
적합한 전도성 입자는 예를 들어, 금속 입자, 은으로 코팅된 금속 입자, 또는 금속 합금 재질의 입자일 수 있다.
바람직하게는 전도성 입자는 은 코팅된 구리 입자; 은 코팅된 니켈 입자; 은 코팅된 알루미늄 입자; 은 코팅된 철 입자; 은 입자; 알루미늄 입자; 니켈 입자; 아연 입자; 철 입자; 금 입자; 구리 입자; 은 코팅된 유리 입자; 주석, 은, 구리, 비스무트, 안티몬, 아연, 니켈 및 인듐으로부터 선택된 둘 이상의 금속 재질의 합금 입자; 주석, 은, 구리, 비스무트, 안티몬, 아연, 니켈 및 인듐으로부터 선택된 둘 이상의 금속 재질의, 은 코팅된 합금 입자; 및 이들의 혼합물로 구성되는 군으로부터 선택된다. 바람직하게는, 전도성 입자는 은 입자이다.
전도성 입자는 분말 형태 또는 판 형태이거나, 이 둘 모두의 혼합물일 수 있다. 일반적으로, 너무 큰 입도는 EMI 차폐 층의 불균일한 표면을 초래하며 또한 EMI 차폐 층 내 약간의 작은 공극 또는 구멍이 존재할 수 있어서, EMI 차폐 적용범위가 충분하지 않다. 반면, 너무 작은 입도는 낮은 전도도 및 높은 점도의 잠재적 위험을 초래한다.
바람직하게는, 전도성 입자는 분말 형태 및 판 형태 입자의 혼합물이다.
본 발명에 사용된 적합한 입자는 바람직하게는 10 nm 초과의 입도를 가지며, 75 μm 미만, 바람직하게는 50 μm 미만의 평균 입도를 갖는다.
본 발명에 사용하기에 적합한 상업적으로 입수가능한 전도성 입자는 예를 들어, Ames Goldsmith Corp. 제품인 KP-84 및 KP-29; Metalor Technologies 제품인 AC4048; 및 Ferro 제품인 SF-7E이다.
본 발명에 따른 EMI 차폐 조성물은, 이 조성물 총 중량에 대해 10 내지 80 중량%, 바람직하게는 20 내지 60 중량%, 더 바람직하게는 25 내지 50 중량%, 더욱 더 바람직하게는 25 내지 45 중량%, 및 가장 바람직하게는 30 내지 43 중량%의 전도성 입자를 포함한다.
임의 성분
본 발명에 따른 EMI 차폐 조성물은 하드너(hardener), 요변성 지수 조정제, 접착 증진제 및 안료, 및 이들의 혼합물로 구성되는 군으로부터 선택된 추가의 임의 성분을 포함할 수 있다.
하드너
본 발명에 따른 EMI 차폐 조성물은 하드너를 추가로 포함할 수 있다. 본 발명에 사용하기에 적합한 하드너에는 무수물 함유 화합물; 질소 함유 화합물, 예컨대 아민 화합물, 아미드 화합물 및 이미다졸 화합물; 다관능성 페놀; 카복실산 및 티올; 및 이들의 조합물이 포함된다. 더 구체적으로, 상기 조성물은 화학양론적 양의 경화제, 예컨대 무수물, 1차 및 2차 아민, 다관능성 페놀, 카복실산, 및 티올을 사용하여 경화될 수 있고; 비-화학양론적 양의 촉매, 예컨대 3차 아민 및 이미다졸을 사용하여 경화될 수 있거나; 그와 같은 경화제와 촉매의 조합물을 통하여 경화될 수 있다.
바람직하게는 상기 하드너는 1-시아노에틸-2-에틸-4-메틸이미다졸, 블록화된 아민, 개질된 이미다졸, 도데세닐 석신산 무수물, 및 이들의 혼합물로 구성되는 군으로부터 선택된다.
본 발명에 사용하기에 적합한 상업적으로 입수가능한 하드너는 예를 들어, Airproducts 제품인 Imicure HAPI, PCI Synthesis 제품인 EMI-24-CN, 및 Adeka 제품인 EH 2021이다.
본 발명에 따른 EMI 차폐 조성물은, 이 조성물의 총 중량에 대해 0.01 내지 10 중량%, 바람직하게는 0.1 내지 5 중량%, 더 바람직하게는 0.3 내지 4 중량%, 및 가장 바람직하게는 0.4 내지 2 중량%의 하드너를 포함할 수 있다.
접착 증진제
본 발명에 따른 EMI 차폐 조성물은 접착 증진제를 추가로 포함할 수 있다. 본 발명에 사용하기에 적합한 접착 증진제에는 실란이 포함된다.
바람직하게는 접착 증진제는 (3-글리시딜옥시프로필)-트리메톡시실란, γ-메타크릴옥시프로필트리메톡시실란, 비스[3-(트리에톡시실릴)-프로필]-테트라설파이드 및 이들의 혼합물로 구성되는 군으로부터 선택된다.
본 발명에 사용하기에 적합한 상업적으로 입수가능한 접착 증진제는 예를 들어, Dow Corning 제품인 Z6040 및 Z6030; 및 UCT United chemical Technologies 제품인 TS4이다.
요변성 지수 조정제
본 발명에 따른 EMI 차폐 조성물은 요변성 지수 조정제를 추가로 포함할 수 있다. 본 발명에 사용하기에 적합한 요변성 지수 조정제에는 실리콘 및 실록산, 예컨대 실리카와의 디메틸 실리콘 중합체가 포함된다.
본 발명에 사용하기에 적합한 상업적으로 입수가능한 요변성 지수 조정제는 예를 들어, Cabot Corporation 제품인 Cab-O-Sil TS-720이다.
본 발명에 따른 EMI 차폐 조성물은, 이 조성물의 총 중량에 대해 0.01 내지 10 중량%, 바람직하게는 0.5 내지 5 중량%, 더 바람직하게는 1.5 내지 3 중량%, 및 가장 바람직하게는 1.75 내지 2.75 중량%의 요변성 지수 조정제를 포함할 수 있다.
본 발명에 따른 EMI 차폐 조성물은 하기 단계들을 포함하는 방법에 의해 제조된다:
a) 고체 수지를 용매 내로 또는 반응성 희석제 내로 용해시켜서 점성 혼합물을 형성시키는 단계;
b) 또 다른 수지 및 전도성 입자를 첨가하여 배합물을 형성시키는 단계;
c) 단계 b)의 배합물을 진공 하에서 로쓰 혼합기(Ross Mixer) (이중 행성식 혼합기)를 사용하여 혼합시켜서 균질한 혼합물을 얻는 단계; 및
d) 임의의 임의 성분을 상기 배합물 내로 첨가하고 혼합시키는 단계.
본 발명에서는 패키지 내부에 EMI 차폐 조성물을 사용한다. 전도성 EMI 차폐 층은 분무 코팅 또는 분배/분출에 의해서 생성될 수 있다. 본 발명에 따른 EMI 차폐 조성물은 도포 방법에 따라 약간 상이한 물리적 특성을 갖는다.
본 발명에 따른 분무 코팅 유형의 EMI 차폐 조성물은 100 내지 30000 cps, 바람직하게는 300 내지 5000 cps, 더 바람직하게는 750 내지 3250 cps의 5 rpm에서의 점도를 가지며, 여기서 점도는 하기 방법에 따라 측정된다.
점도는 Electronic Gap Setting 모델인 CPE-51을 구비한 브룩필드 HBDV-III ULTRA에 대한 표준 시험 방법을 사용함으로써 측정되며, 따라서 점도는 Electronic Gap Setting 모델인 CPE-51을 구비한 브룩필드 HBDV-III ULTRA를 사용함으로써 측정된다. 시험 온도는 25℃ ± 0.1℃로 설정되고 일정하게 유지된다. 시험 데이터는 개별적으로 0.5 RPM 및 5 RPM에서 측정된다.
요변성 지수 (TI) 값은, 5 RPM에서의 데이터에 의한 0.5 RPM에서의 데이터의 양 (0.5 RPM에서의 점도/5 RPM에서의 점도) 으로부터 계산된다.
본 발명에 따른 분무 코팅 유형의 EMI 차폐 조성물은 1 초과, 바람직하게는 3 내지 8의 요변성 지수를 갖는다.
본 발명에 따른 분무 코팅 유형의 EMI 차폐 조성물은 1 초과, 바람직하게는 2.5 내지 8의 항복 응력을 가지며, 여기서 항복 응력은 하기 개시된 시험 방법에 따라 측정된다.
항복 응력은 레오미터 AR2000에 대한 표준 시험 방법을 사용함으로써 측정되며, 따라서 항복 응력은 TA Instruments 제품인 레오미터 AR 2000을 사용함으로써 측정된다. 항복 응력을 계산하는데 카슨 모드(Casson mode)가 사용된다.
본 발명에 따른 분무 코팅 유형의 관련된 EMI 차폐 조성물은 1.0E-02 미만, 바람직하게는 < 1.0E-04 미만의 부피 저항 (Ohm.cm)을 가지며, 여기서 부피 저항은 Agilent 34401A 디지털 멀티미터에 의한 4 포인트 탐침 방법을 사용함으로써 측정된다.
본 발명에 따른 분배/분출 코팅 유형의 EMI 차폐물은 100 내지 300000 cps, 바람직하게는 1000 내지 30000 cps, 더 바람직하게는 3000 내지 15000 cps의 5 rpm에서의 점도를 가지며, 여기서 점도는 상기 기재된 시험 방법에 따라 측정된다.
본 발명에 따른 분배/분출 코팅 유형의 EMI 차폐 조성물은 0 초과, 그러나 5 미만, 바람직하게는 2.5 미만의 요변성 지수 (0.5 rpm에서의 점도/5 rpm에서의 점도)를 갖는다.
본 발명에 따른 분배/분출 코팅 유형의 EMI 차폐 조성물은 0 초과, 그러나 30 미만, 바람직하게는 10 미만의 항복 응력을 가지며, 여기서 항복 응력은 상기 기재된 방법에 따라 측정된다.
본 발명에 따른 분배/분출 코팅 유형의 EMI 차폐 조성물은 1.0E-02 미만, 바람직하게는 1.0E-04 미만의 부피 저항 (Ohm.cm)을 가지며, 여기서 부피 저항은 상기 기재된 방법에 따라 측정된다.
기능성 모듈을 보호하는 밀봉재 상에 EMI 차폐 층을 도포하는 방법은 하기 단계들을 포함한다:
a) 본 발명에 따른 EMI 차폐 조성물을 제조하는 단계;
b) 하나 이상의 기능성 모듈이 부착된 기판을 제공하는 단계;
c) 상기 하나 이상의 기능성 모듈을 하나 이상의 밀봉재로 밀봉시키는 단계;
d) 단계 a)의 EMI 차폐 조성물을 분무 코팅기 또는 분배/분출기에 의해 도포하여, 상기 하나 이상의 밀봉재를 코팅시키는 단계;
e) EMI 차폐 코팅 층이 임의 결함을 함유하지 않음을 시각적으로 검사하는 단계;
f) EMI 차폐 코팅 층을 경화시키는 단계;
g) 용매를 사용하여 EMI 차폐 코팅 층의 표면을 세정한 다음, 임의적으로 경화시키는 단계; 및
h) 에폭시 성형 화합물 (EMC) 내부에 EMI 차폐 코팅 층을 포함하는 전체 패키지를 성형시키는 단계.
기능성 모듈은 바람직하게는 반도체 칩, 단일 또는 다수의 IC 부품/패키지, 패키지 내 시스템 (SiP), 플립 칩(flip chip) 장치, 내장형 멀티미디어 카드 (eMMC) 및 이들의 혼합물로 구성되는 군으로부터 선택된다.
기능성 모듈을 보호하도록 위치하는 밀봉재는 전자 장치에 사용하기에 적합한 임의의 재료일 수 있다. 바람직하게는 밀봉재는 플라스틱 수지 밀봉재이다. 바람직하게는 밀봉재는 비-전도성 물질이다.
본 발명에 따른 방법에 의해서는 성형 공정 전에 EMI 차폐 층을 제공할 수 있다. 현재 대부분의 경우에 EMI 차폐 층은 패키지 외부에 위치하며, 이러한 실시에 의해서 EMI 차폐 층이 분무 코팅에 의해 도포되는 경우에 낮은 UPH를 갖는 문제가 발생한다. 또한, 이 실시에서 코너 적용범위 문제가 남아있다. 또한, EMI 차폐 층이 패키지 외부에 위치하는 경우에, 패키지 내부에 EMI 문제가 존재할 수 있다. 본 발명은 높은 UPH를 가지며 코너 적용범위 문제가 없다. 더욱이, EMI 차폐물이 패키지 내부에 위치한다는 특성 때문에, 패키지 내부의 EMI 문제가 해결된다.
본 발명에 따른 방법은 성형 후 표준 레이저 마크를 제공하며, 따라서 본 방법은 현재의 표준 방법과 양립가능하다.
EMI 차폐 층이 분무 코팅을 사용함에 의해 도포되는 경우에, 코팅 온도는 10℃ 내지 150℃, 바람직하게는 25℃ 내지 100℃이다. 동시에, 도포된 EMI 차폐 층의 두께는 0.1 μm 내지 2000 μm, 바람직하게는 5 μm 내지 250 μm이다. 분무 코팅에 의해 도포되는 경화된 EMI 차폐 층의 두께는 0.1 μm 내지 200 μm, 바람직하게는 1 μm 내지 75 μm이다.
EMI 차폐 층이 분배/분출 코팅을 사용함에 의해 도포되는 경우에, 코팅 온도는 10℃ 내지 150℃, 바람직하게는 25℃ 내지 100℃이다. 동시에, 도포된 EMI 차폐 층의 두께는 0.1 μm 내지 1000 μm, 바람직하게는 5 μm 내지 200 μm이다. 분배/분출 코팅에 의해서 도포되는 경화된 EMI 차폐 층의 두께는 0.1 μm 내지 200 μm, 바람직하게는 1 μm 내지 75 μm이다.
반도체 패키지
본 발명은 또한 a) 접지 요소를 갖는 기판; b) 상기 기판 상에 배치된 기능성 모듈; c) 기능성 모듈을 밀봉시키는 밀봉재; d) 본 발명에 따른 EMI 차폐 조성물에 의해 제공된, 밀봉재 상의 전도성 EMI 차폐 층; 및 e) 에폭시 성형 화합물 커버를 포함하는 반도체 패키지를 포함한다.
본 발명에 따른 EMI 차폐 층의 도포 방법은 현재의 방법과 양립가능하며, 차폐시킬 장치에 대해 어떠한 부정적인 부작용을 갖지 않는다.
도 1은 패키지 내 분무 코팅되거나 분배/분출 코팅된 시스템 (SIP)을 예시한다. 본 발명의 한 구현예에 따라 수행된 반도체 장치 패키지의 단면도를 예시하는 도 1을 참고하면, 패키지에는 에폭시 성형 화합물 (1), 플립 칩 장치 (2), 제어기 상의 밀봉재 (4), 및 본 발명에 따른 EMI 차폐 층 (3)이 포함된다.
도 2는 내장형 멀티미디어 카드 (eMMC) 패키지 내 분무 코팅되거나 분배/분출 코팅된 EMI 차폐 전도성 접착제를 예시한다. 본 발명의 한 구현예에 따라 수행된 멀티미디어 카드 (eMMC) 패키지의 단면도를 예시하는 도 2를 참고하면, 패키지에는 에폭시 성형 화합물 (1), 제어기 상의 밀봉재 (2), 메모리 다이 (3), 본 발명에 따른 EMI 차폐 층 (4), DDF (5), 충전제 (6) 및 DAM (7)이 포함된다.
도 3은 분무 코팅되거나 분배/분출 코팅된 정상 라디오 주파수 또는 WiFi 다중 다이 패키지를 예시한다. 본 발명의 한 구현예에 따라 수행된 라디오 주파수 또는 WiFi 다중 다이 패키지의 단면도를 예시하는 도 3을 참고하면, 패키지에는 에폭시 성형 화합물 (1), 제어기 상의 밀봉재 (2), 및 본 발명에 따른 EMI 차폐 층(3)이 포함된다.
실시예
분무 코팅 유형의 제형:
Figure pct00001
열가소성 수지 Dyneon (Kato Sansho) 제품인 FC 2178. 열경화성 수지 Kaneka 제품인 MX 113 및 Huntsman 제품인 Araldite MY 0510. 용매 Fischer Scientific 제품인 S-19. 전도성 입자 Ames Goldsmith Corp. 제품인 KP-84, Metalor Technologies 제품인 AC4048. 하드너 Airproducts 제품인 Imicure HAPI, Adeka 제품, PCI Synthesis 제품인 EMI-24-CN. 요변성 지수 조정제 Cabot 제품인 TS720, Sartomer 제품인 SR339.
실시예 1-5의 특성:
Figure pct00002
실시예 1의 점도는 전통적인 전도성 접착제의 점도보다 낮은데, 이것은 분무 코팅에 의한 도포의 요건이기 때문이다. 용매의 발화점 및 DSC의 개시는 100℃를 초과하므로, 샘플은 분무 코팅 동안 가열될 수 있다. 샘플의 높은 TI 는 전도성 접착제가 그 형태를 유지하게 한다. 도 4는 코팅 전, 코팅 후 및 경화 후의 실시예 1을 예시한다. 도 4는 실시예 1이 밀봉재를 매우 잘 커버함을 보여준다.
실시예 2의 점도는 실시예 1의 점도보다 낮으므로, 실시예 2는 분무 코팅에 의한 도포에 매우 적합하다. 용매의 발화점 및 DSC의 개시는 100℃를 초과하므로, 샘플은 분무 코팅 동안 가열될 수 있다. 매우 낮은 탭(tap) 밀도를 갖는 작은 분자 수지 및 은 입자는 본 조성물의 TI 를 개선시키는데 도움을 주며, EMI 차폐 전도성 접착제는 심지어 매우 낮은 점도에서도 그 형상을 유지한다. 도 5는 코팅 전, 코팅 후 및 경화 후의 실시예 2를 예시하고 있다. 도 5는 실시예 1이 밀봉재를 매우 잘 커버함을 보여준다.
실시예 3은 더 낮은 점도 및 더 높은 TI 를 나타낸다. 동시에, 실시예 1 및 2와 비교하여 용매 함량은 낮다. 이러한 특성들은 경화 후 더 두꺼운 층을 얻는데 도움을 준다. 더욱이, 높은 함량의 열경화성 수지는 실시예 3의 전도성 성능을 개선시키는데 도움을 준다. 용매의 발화점 및 DSC의 개시는 100℃를 초과하므로, 샘플은 분무 코팅 동안 가열될 수 있다. 도 6은 코팅 전, 코팅 후, 및 경화 후의 실시예 3을 예시하고 있다. 도 6은 실시예 1이 밀봉재를 매우 잘 커버함을 보여준다.
분배/분출 유형의 제형:
Figure pct00003
열가소성 수지 Dyneon (Kato Sansho) 제품인 PKHH 및 FC 2178. 열경화성 수지 DIC 제품인 P7200H. 용매 Fischer Scientific 제품인 S-19. 전도성 입자 Ames Goldsmith Corp. 제품인 KP-84 및 KP-29; Metalor Technologies 제품인 AC4048, 및 Metalor 제품인 C-1891P. 하드너 Airproducts 제품인 Imicure HAPI, PCI Synthesis 제품인 EMI-24-CN; Sartomer 제품인 SR339.
실시예 6-9의 특성:
Figure pct00004
실시예 6은 더 낮은 점도 및 TI 를 나타낸다. 전도성 접착제를 밀봉재의 최상부에 분배 또는 분출시킨 후에, 이 접착제는 자체적으로 스프레딩되어 밀봉재를 커버할 수 있다. 도 7은 분출 전, 분출 후 및 경화 후의 실시예 6을 예시한다. 도 7은 실시예 6이 밀봉재를 매우 잘 커버함을 보여준다.
실시예 7은 매우 낮은 TI 를 나타내므로, 이것은 용이하게 자체적으로 스프레딩되고 밀봉재를 커버한다. 높은 함량의 은 입자 및 낮은 함량의 용매는 경화 후에 더욱 두꺼운 층이 얻어지는 것을 돕는다. 도 8은 분출 전, 분출 후 및 경화 후의 실시예 7을 예시한다. 도 8은 실시예 7이 밀봉재를 매우 잘 커버함을 보여준다.
실시예 8은 낮은 TI 및 좋은 스프레딩 능력을 제공하도록 높은 분자 열경화성 수지를 포함한다. 동시에, 전기 전도성 및 신뢰성이 보다 좋다. 도 9는 분출 전, 분출 후 및 경화 후의 실시예 8 조성물을 예시한다. 도 9는 실시예 8이 밀봉재를 매우 잘 커버함을 보여준다.
실시예 10은 은 코팅된 구리 입자를 갖는 본 발명에 따른 조성물을 예시한다.
Figure pct00005
실시예 10의 특성:
Figure pct00006

Claims (15)

  1. a) 열가소성 수지 및/또는 열경화성 수지;
    b) 용매 또는 반응성 희석제; 및
    c) 전도성 입자를 포함하는, 전자파 간섭 (EMI) 차폐 조성물.
  2. 제1항에 있어서, 상기 열가소성 수지가 아크릴 수지, 페녹시 수지, 열가소성 폴리에스테르, 폴리아미드, 비닐리덴 수지, 폴리우레탄, 폴리올레핀, 폴리설파이드 고무 및 니트릴 고무, 및 이들의 혼합물로 구성되는 군으로부터 선택되고, 바람직하게는 열가소성 수지가 페녹시 수지 또는 비닐리덴 수지, 및 이들의 혼합물로부터 선택되는, EMI 차폐 조성물.
  3. 제1항 또는 제2항에 있어서, 상기 열가소성 수지가 1,1,2,3,3,3-헥사플루오로-1-프로펜과 1,1-디플루오로에텐의 공중합체, 4,4'-프로판-2,2-디일디페놀과 2-(클로로메틸)옥시란 (1:1)의 공중합체, 4,4'-프로판-2,2-디일디페놀과 2-(클로로메틸)옥시란의 공중합체, 및 이들의 혼합물로 구성되는 군으로부터 선택되고, 바람직하게는 열가소성 수지가 4,4'-프로판-2,2-디일디페놀과 2-(클로로메틸)옥시란 (1:1)의 공중합체인, EMI 차폐 조성물.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 조성물이 이 조성물의 총 중량에 대해 0.1 내지 30 중량%, 바람직하게는 0.5 내지 20 중량%, 및 더 바람직하게는 1.0 내지 10 중량%의 열가소성 수지를 포함하는, EMI 차폐 조성물.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 열경화성 수지가 비닐 수지, 아크릴 수지, 페놀성 수지, 에폭시 수지, 말레이미드 수지, 비스말레이미드 수지, 폴리이미드 수지 및 규소 함유 수지, 및 이들의 혼합물로 구성되는 군으로부터 선택되며, 바람직하게는 열경화성 수지가 에폭시 수지 또는 아크릴 수지, 및 이들의 혼합물로부터 선택되는, EMI 차폐 조성물.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 열경화성 수지가 4,4'-이소프로필리덴디페놀 및 1-클로로-2,3-에폭시프로판 단량체 함유 소중합체, 200000 내지 250000의 평균 분자량을 갖는 글리시딜 메타크릴레이트와 메틸 메타크릴레이트의 공중합체, 약 10000의 평균 분자량을 갖는 글리시딜 메타크릴레이트와 메틸 메타크릴레이트의 공중합체, N,N-디글리시딜-4-글리시딜옥시아닐린 및 이들의 혼합물로 구성되는 군으로부터 선택되며, 바람직하게는 열경화성 수지가 200000 내지 250000의 평균 분자량을 갖는 글리시딜 메타크릴레이트와 메틸 메타크릴레이트의 공중합체인, EMI 차폐 조성물.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 조성물이 이 조성물의 총 중량에 대해 0.1 내지 30 중량%, 바람직하게는 0.5 내지 20 중량%, 더 바람직하게는 1.0 내지 12 중량%, 및 가장 바람직하게는 2 내지 10 중량%의 열경화성 수지를 포함하는, EMI 차폐 조성물.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 용매가 디프로필렌 글리콜 메틸 에테르, 에틸렌 글리콜 모노부틸 에테르 아세테이트, 메틸 이소부틸 케톤, 2-부톡시 에탄올, 디에틸렌 글리콜 모노부틸 에테르 아세테이트, 4-메틸-1,3-디옥솔란-2-온, 디메틸 설폭사이드, N-메틸-2-피롤리돈, 디에틸렌 글리콜 모노부틸 에테르, 트리에틸렌글리콜 모노메틸에테르, 디에틸렌글리콜 에틸 에테르 아세테이트, 디에틸렌 글리콜 모노에틸 에테르, 디에틸렌 글리콜 모노메틸 에테르, 페놀, 테르피네올, γ-부티로 락톤, 메틸 석시네이트, 및 글루타르산 메틸 및 디메틸 아디페이트 함유 에스테르 혼합물, 부틸 글리콜 아세테이트, 및 이들의 혼합물로 구성되는 군으로부터 선택되는, EMI 차폐 조성물.
  9. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 반응성 희석제가 2-페녹시에틸 아크릴레이트; 네오데칸산-2,3-에폭시프로필 에스테르; 1,4-부탄디올디글리시딜 에테르; n-부틸글리시딜 에테르 및 2-에틸헥실 글리시딜 에테르로부터 선택된 C8-C10 알킬 글리시딜 에테르; 페닐 글리시딜 에테르, 크레실 글리시딜 에테르 및 p-s-부틸페닐 글리시딜 에테르로부터 선택된 방향족 글리시딜 에테르; 테트라글리시딜비스-(p-아미노페닐)-메탄; 포름알데히드 및 글리시딜 에테르 함유 에폭시 페놀 노볼락 수지; 스티렌 옥사이드 및 a-피넨 옥사이드; 알릴 글리시딜 에테르, 글리시딜 메타크릴레이트, 글리시딜 아크릴레이트 및 1-비닐-3,4-에폭시사이클로헥산으로부터 선택된 다른 작용기(들)를 갖는 모노에폭사이드 화합물; (폴리)에틸렌 글리콜 디글리시딜 에테르, (폴리)프로필렌 글리콜 디글리시딜 에테르, 부탄디올 디글리시딜 에테르 및 네오펜틸 글리콜 디글리시딜 에테르로부터 선택된 디에폭사이드 화합물; 및 트리메틸올프로판 트리글리시딜 에테르 및 글리세린 트리글리시딜 에테르로부터 선택된 트리에폭사이드 화합물; 및 이들의 혼합물로 구성되는 군으로부터 선택되며, 바람직하게는 반응성 희석제가 2-페녹시 에틸 아크릴레이트인, EMI 차폐 조성물.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 조성물이, 이 조성물의 총 중량에 대해 1 내지 70 중량%, 바람직하게는 40 내지 60 중량%, 및 더 바람직하게는 42 내지 57 중량%의 용매를 포함하는, EMI 차폐 조성물.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 전도성 입자가 은 코팅된 구리 입자; 은 코팅된 니켈 입자; 은 코팅된 알루미늄 입자; 은 코팅된 철 입자; 은 입자; 알루미늄 입자; 니켈 입자; 아연 입자; 철 입자; 금 입자; 구리 입자; 은 코팅된 유리 입자; 주석, 은, 구리, 비스무트, 안티몬, 아연, 니켈 및 인듐으로부터의 둘 이상의 혼합물 재질의 합금 입자; 주석, 은, 구리, 비스무트, 안티몬, 아연, 니켈 및 인듐으로부터 선택된 둘 이상의 금속 재질의, 은 코팅된 합금 입자; 및 이들의 혼합물로 구성되는 군으로부터 선택되며, 바람직하게는 전도성 입자가 은 입자인, EMI 차폐 조성물.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 조성물이, 이 조성물의 총 중량에 대해 10 내지 80 중량%, 바람직하게는 20 내지 60 중량%, 더 바람직하게는 25 내지 50 중량%, 더욱 더 바람직하게는 25 내지 45 중량%, 및 가장 바람직하게는 30 내지 43 중량%의 전도성 입자를 포함하는, EMI 차폐 조성물.
  13. a) 제1항 내지 제12항 중 어느 한 항에 따른 EMI 차폐 조성물을 제조하는 단계;
    b) 하나 이상의 기능성 모듈이 부착된 기판을 제공하는 단계;
    c) 상기 하나 이상의 기능성 모듈을 하나 이상의 밀봉재(encapsulant)로 밀봉시키는 단계;
    d) 단계 a)의 EMI 차폐 조성물을 분무 코팅기 또는 분배/분출기에 의해 도포하여 상기 밀봉재를 코팅시키는 단계;
    e) EMI 차폐 코팅 층이 임의 결함을 함유하지 않음을 시각적으로 조사하는 단계;
    f) EMI 차폐 코팅 층을 경화시키는 단계;
    g) 용매를 사용하여 EMI 차폐 코팅 층의 표면을 세정한 다음, 임의적으로 경화시키는 단계; 및
    h) 에폭시 성형 화합물 (EMC) 내부에 EMI 차폐 코팅 층을 포함하는 전체 패키지를 성형시키는 단계를 포함하는, 기능성 모듈을 보호하는 밀봉재 상에 EMI 차폐 층을 도포하는 방법.
  14. a) 접지(grounding) 요소를 갖는 기판;
    b) 상기 기판 상에 배치된 기능성 모듈;
    c) 상기 기능성 모듈을 밀봉시키는 밀봉재;
    d) 제1항 내지 제12항 중 어느 한 항에 따른 EMI 차폐 조성물에 의해 제공된, 밀봉재 상의 전도성 EMI 차폐 층; 및
    e) 에폭시 성형 화합물 커버를 포함하는, 반도체 패키지.
  15. 제14항에 있어서, 상기 밀봉재 상의 전도성 EMI 차폐 층이 제13항에 따른 분무 코팅 또는 분배/분출에 의해 생성되는, 반도체 패키지.
KR1020167032160A 2014-04-18 2014-04-18 Ｅｍｉ 차폐 조성물 및 그것의 도포 방법 KR102260343B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2014/075669 WO2015157987A1 (en) 2014-04-18 2014-04-18 Emi shielding composition and process for applying it

Publications (2)

Publication Number Publication Date
KR20160145749A true KR20160145749A (ko) 2016-12-20
KR102260343B1 KR102260343B1 (ko) 2021-06-02

Family

ID=54323414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167032160A KR102260343B1 (ko) 2014-04-18 2014-04-18 Ｅｍｉ 차폐 조성물 및 그것의 도포 방법

Country Status (7)

Country Link
US (1) US10287444B2 (ko)
EP (1) EP3132664A4 (ko)
JP (1) JP6532890B2 (ko)
KR (1) KR102260343B1 (ko)
CN (1) CN106538086B (ko)
TW (1) TWI667302B (ko)
WO (1) WO2015157987A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019124892A1 (ko) * 2017-12-19 2019-06-27 덕산하이메탈(주) 전자파 차폐용 반도체 리드프레임 코팅 조성물
WO2023195655A1 (ko) * 2022-04-05 2023-10-12 솔브레인 주식회사 박막 차폐제, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7569615B2 (ja) * 2015-08-03 2024-10-18 ヘンケル・アクチェンゲゼルシャフト・ウント・コムパニー・コマンディットゲゼルシャフト・アウフ・アクチェン 高導電性組成物の堆積による電磁干渉シールド保護の達成
EP3369297B1 (en) * 2015-10-27 2022-12-28 Henkel AG & Co. KGaA A conductive composition for low frequency emi shielding
US11416046B2 (en) 2015-11-05 2022-08-16 Henkel Ag & Co. Kgaa Compositions having a matrix and encapsulated phase change materials dispersed therein, and electronic devices assembled therewith
CN106009816A (zh) * 2016-05-21 2016-10-12 黄金生 一种绿色防霉涂胶
TWI738735B (zh) * 2016-05-27 2021-09-11 德商漢高智慧財產控股公司 藉由毛細流動以於電子封裝中進行間隙塗覆及／或於其中或其間充填的組合物及其使用方法
US10310498B2 (en) * 2016-06-16 2019-06-04 Echostar Technologies International Corporation Unmanned aerial vehicle transponder systems with integrated disablement
CN109475941B (zh) * 2016-09-15 2022-07-12 汉高知识产权控股有限责任公司 用于涂覆和间隙填充应用的含石墨烯的材料
US9836095B1 (en) * 2016-09-30 2017-12-05 Intel Corporation Microelectronic device package electromagnetic shield
KR101896435B1 (ko) 2016-11-09 2018-09-07 엔트리움 주식회사 전자파차폐용 전자부품 패키지 및 그의 제조방법
EP3333230A1 (en) * 2016-12-08 2018-06-13 Henkel AG & Co. KGaA A composition suitable for application with laser induced forward transfer (lift)
JP6429413B2 (ja) * 2017-03-10 2018-11-28 株式会社Ｓｕｂａｒｕ 画像表示装置
KR102530753B1 (ko) * 2017-08-11 2023-05-10 삼성전자주식회사 전자기파를 차폐하는 반도체 패키지 및 이를 포함하는 전자 시스템
KR102084117B1 (ko) * 2017-08-31 2020-03-03 삼성에스디아이 주식회사 전자파 차폐용 도전성 조성물, 이로부터 제조된 전자파 차폐층 및 이를 포함하는 회로기판 적층체
JP6770050B2 (ja) * 2017-12-29 2020-10-14 エヌトリウム インコーポレイテッド 電磁波保護層を有する電子装置及びその製造方法
KR102098592B1 (ko) * 2018-07-05 2020-04-08 삼성전자주식회사 반도체 패키지
US12022642B2 (en) 2018-08-21 2024-06-25 Laird Technologies, Inc. Patterned electromagnetic interference (EMI) mitigation materials including carbon nanotubes
CN109206746A (zh) * 2018-08-24 2019-01-15 卢炳坤 能吸收电磁波的透明工程树脂配方及其制备方法与应用
CN109320944A (zh) * 2018-09-18 2019-02-12 国网江西省电力有限公司电力科学研究院 一种工频下高介电常数屏蔽膜及其制备方法
CN109819638B (zh) * 2018-12-26 2019-12-20 华中科技大学 一种电磁屏蔽玻璃及其制备方法
JP7164181B2 (ja) * 2019-02-27 2022-11-01 ナミックス株式会社 電磁波シールド用スプレー塗布剤
JP7185289B2 (ja) * 2019-03-07 2022-12-07 ナミックス株式会社 電磁波シールド用スプレー塗布剤
TW202044934A (zh) 2019-05-24 2020-12-01 華碩電腦股份有限公司 印刷電路板與具有此印刷電路板之主機板
US20230042359A1 (en) 2019-12-23 2023-02-09 Namics Corporation Electromagnetic wave shielding composition
CN112234048B (zh) * 2020-12-14 2021-02-26 甬矽电子(宁波)股份有限公司 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722541A (ja) * 1993-06-30 1995-01-24 Nec Kansai Ltd 高周波装置
US20030015334A1 (en) * 2001-07-20 2003-01-23 Clement Thomas A. Electronics enclosure having an interior EMI shielding and cosmetic coating
WO2012101857A1 (ja) * 2011-01-28 2012-08-02 株式会社村田製作所 モジュール基板
JP2013168399A (ja) * 2012-02-14 2013-08-29 Seiko Epson Corp 電磁波シールド膜形成用組成物、電磁波シールド膜、電磁波シールド膜の製造方法および電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63275150A (ja) * 1987-05-07 1988-11-11 Nec Corp 混成集積回路装置
PL148840B2 (en) * 1987-10-28 1989-12-30 Diamagnetic polymer composition
JPH04331270A (ja) * 1991-05-02 1992-11-19 Chisso Corp 印刷用インキ組成物
US5849809A (en) * 1996-08-29 1998-12-15 Xerox Corporation Hydroxyalkylated high performance curable polymers
JPH1092981A (ja) * 1996-09-17 1998-04-10 Toshiba Corp 半導体装置の導電性モールドパッケージ
US20030112616A1 (en) * 2001-12-18 2003-06-19 Yutaka Doi Layered circuit boards and methods of production thereof
CN1441014A (zh) 2002-02-27 2003-09-10 海尔科化工程塑料国家工程研究中心股份有限公司 一种环保型纳米导电涂料组合物及其制备方法
JP3998004B2 (ja) * 2004-04-30 2007-10-24 藤倉化成株式会社 塗料組成物および塗膜形成方法
DE102005015455B4 (de) * 2005-04-04 2021-03-18 Infineon Technologies Ag Kunststoffgehäuse und Halbleiterbauteil mit derartigem Kunststoffgehäuse sowie ein Verfahren zur Herstellung eines Kunststoffgehäuses
JP2006335976A (ja) * 2005-06-06 2006-12-14 Hitachi Chem Co Ltd 導電性塗料
CN101374403B (zh) * 2007-08-21 2010-09-22 海华科技股份有限公司 电子装置的屏蔽结构及其制造方法
US8344053B2 (en) * 2009-09-10 2013-01-01 Pixelligent Technologies, Llc Highly conductive composites
KR101307378B1 (ko) * 2009-12-31 2013-09-11 제일모직주식회사 전자파 차폐 특성이 우수한 열가소성 수지 조성물
DK2622002T3 (en) * 2010-10-01 2016-05-23 Mercene Labs Ab A process for the manufacture of objects of thiol-ene polymers
CN103333574B (zh) * 2013-06-25 2016-03-09 丹阳市佳美化工有限公司 防屏蔽导电涂料

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722541A (ja) * 1993-06-30 1995-01-24 Nec Kansai Ltd 高周波装置
US20030015334A1 (en) * 2001-07-20 2003-01-23 Clement Thomas A. Electronics enclosure having an interior EMI shielding and cosmetic coating
WO2012101857A1 (ja) * 2011-01-28 2012-08-02 株式会社村田製作所 モジュール基板
JP2013168399A (ja) * 2012-02-14 2013-08-29 Seiko Epson Corp 電磁波シールド膜形成用組成物、電磁波シールド膜、電磁波シールド膜の製造方法および電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019124892A1 (ko) * 2017-12-19 2019-06-27 덕산하이메탈(주) 전자파 차폐용 반도체 리드프레임 코팅 조성물
WO2023195655A1 (ko) * 2022-04-05 2023-10-12 솔브레인 주식회사 박막 차폐제, 이를 이용한 박막 형성 방법, 이로부터 제조된 반도체 기판 및 반도체 소자

Also Published As

Publication number Publication date
TW201605989A (zh) 2016-02-16
WO2015157987A1 (en) 2015-10-22
KR102260343B1 (ko) 2021-06-02
EP3132664A4 (en) 2017-11-29
JP6532890B2 (ja) 2019-06-19
CN106538086B (zh) 2019-12-03
TWI667302B (zh) 2019-08-01
EP3132664A1 (en) 2017-02-22
JP2017520903A (ja) 2017-07-27
CN106538086A (zh) 2017-03-22
US10287444B2 (en) 2019-05-14
US20170037261A1 (en) 2017-02-09

Similar Documents

Publication Publication Date Title
KR102260343B1 (ko) Ｅｍｉ 차폐 조성물 및 그것의 도포 방법
EP3369297B1 (en) A conductive composition for low frequency emi shielding
TWI771444B (zh) 導電性樹脂組成物及使用其之屏蔽封裝體之製造方法
KR101725748B1 (ko) 전자 부품의 패키지의 쉴드용 도전성 도료 및 이것을 이용한 쉴드 패키지의 제조 방법
JP6992083B2 (ja) シールドパッケージ
CN108602976A (zh) 通过沉积高导电性组合物实现电磁干扰屏蔽保护
TWI722136B (zh) 導電性塗料及使用其之屏蔽封裝體之製造方法
CN108884358B (zh) 导电性涂料及使用了该导电性涂料的屏蔽封装体的制造方法
WO2019198336A1 (ja) 導電性塗料及び該導電性塗料を用いたシールドパッケージの製造方法
KR20200019593A (ko) 도전성 수지 조성물 및 그것을 사용한 차폐 패키지의 제조 방법
JP7164386B2 (ja) 導電性塗料
CN104072946A (zh) 热固性树脂组合物及填充有该树脂组合物的印刷电路板
US20230151228A1 (en) Conductive composition and method for producing shielded package using same
JP6701039B2 (ja) 半導体接着用樹脂組成物および半導体装置
WO2023163160A1 (ja) 導電性樹脂組成物

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant