KR20160085672A - 초음파 용접을 이용한 반도체 패키지 및 제조 방법 - Google Patents
초음파 용접을 이용한 반도체 패키지 및 제조 방법 Download PDFInfo
- Publication number
- KR20160085672A KR20160085672A KR1020150002995A KR20150002995A KR20160085672A KR 20160085672 A KR20160085672 A KR 20160085672A KR 1020150002995 A KR1020150002995 A KR 1020150002995A KR 20150002995 A KR20150002995 A KR 20150002995A KR 20160085672 A KR20160085672 A KR 20160085672A
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- chip
- layer
- semiconductor chip
- metal
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 133
- 238000003466 welding Methods 0.000 title claims abstract description 102
- 238000000034 method Methods 0.000 title claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims abstract description 233
- 239000002184 metal Substances 0.000 claims abstract description 220
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 22
- 238000007789 sealing Methods 0.000 claims description 19
- 229910000765 intermetallic Inorganic materials 0.000 claims description 13
- 239000008393 encapsulating agent Substances 0.000 claims description 8
- 238000005538 encapsulation Methods 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 229910010293 ceramic material Inorganic materials 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 abstract description 39
- 230000001070 adhesive effect Effects 0.000 abstract description 39
- 239000010410 layer Substances 0.000 description 206
- 239000000463 material Substances 0.000 description 23
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 18
- 239000010949 copper Substances 0.000 description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 14
- 229910052802 copper Inorganic materials 0.000 description 14
- 229910000881 Cu alloy Inorganic materials 0.000 description 9
- 238000002844 melting Methods 0.000 description 9
- 230000008018 melting Effects 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 9
- 239000004593 Epoxy Substances 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 230000007547 defect Effects 0.000 description 6
- 238000000465 moulding Methods 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000003578 releasing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/842—Applying energy for connecting
- H01L2224/84201—Compression bonding
- H01L2224/84205—Ultrasonic bonding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
Abstract
상면에 접촉 금속층을 포함하는 반도체 칩(chip)을 제공하고, 반도체 칩의 금속층 부분에 하면이 접촉하는 클립(clip)을 제공하고, 클립의 하면 부분과 금속층 부분을 초음파 용접(ultrasonic welding)으로 용접하는 반도체 패키지 제조 방법 및 이에 의한 패키지 구조를 제시한다.
Description
본 발명은 반도체 패키지 기술에 관한 것으로서, 보다 상세하게는 초음파 용접(ultrasonic welding)을 이용한 반도체 패키지 및 제조 방법에 관한 것이다.
반도체 패키지는 반도체 칩 또는 다이(die), 리드 프레임(lead frame) 및 봉지재를 포함하여 구성될 수 있다. 반도체 칩 또는 다이는 리드 프레임의 다이 패드(die pad) 상에 부착되며, 리드 프레임의 리드(lead)와는 와이어(wire)에 의하여 전기적으로 연결되고 있다. 금속 와이어를 형성하기 위해 기판에 추가 면적이 요구되므로 패키지의 크기가 증가하고, 반도체 칩의 본딩 패드에 와이어 본딩을 하기 위한 갭(Gap)이 요구되므로 패키지의 전체 높이가 높아질 수 있다.
파워 모스펫(Power MOSFET) 또는 IGBT와 같은 전력용 반도체 소자를 포함하는 파워 칩(power chip)의 패키지의 경우, 작은 스위칭 손실과 작은 도통 손실을 구현하고자 노력하고 있으며, 낮은 드레인-소스 간 온저항(Rds(ON))을 구현하고자 노력하고 있다. 이러한 파워 칩 반도체 패키지는 스위칭 모드 파워 서플라이(switching mode power supply), DC-DC 컨버터, 형광등용 전자식 안정기, 전동기용 인버터 등의 소자들에 사용될 수 있으며, 이러한 소자들의 에너지 효율을 높이고 발열을 줄임으로써 최종적인 제품의 크기를 줄여 자원 절약을 이루고자 시도되고 있다. 대전류가 흐르는 단자에 접촉하는 와이어(wire)에서 유발되는 저항 증가 및 작은 열용량에 따른 방열 특성 열화 등의 문제를 해결하고자 노력하고 있다.
본 발명이 해결하고자 하는 과제는, 초음파 용접을 이용한 반도체 패키지를 제시하는 것이다.
본 발명이 해결하고자 하는 과제는, 초음파 용접을 이용한 반도체 패키지의 제조 방법을 제시하는 것이다.
본 발명이 해결하고자 하는 과제는, 접착재(adhesive)의 용융(melting) 상태 특성으로 인한 본딩 위치(bonding position) 불량 또는 접착재의 크랙(crack)으로 인한 불량을 개선할 수 있는 초음파 용접을 이용한 반도체 패키지의 제조 방법을 제시하는 것이다.
본 발명의 일 관점은, 상호 이격된 패드부(pad portion) 및 리드부(lead portion)를 포함하고 제1금속층을 포함하는 리드 프레임(lead frame); 상기 패드부 상에 커플링(coupling)되고 상면에 접촉 제2금속층을 포함하는 반도체 칩(chip); 상기 반도체 칩의 상기 제2금속층의 일부 부분 상에 위치하는 칩 접촉부(chip contact portion), 상기 칩 접촉부로부터 외측으로 연장되는 연결 연장부(extending portion), 및 상기 연결 연장부로부터 외측으로 연장되는 단자부(terminal portion)을 포함하고 제3금속층을 포함하는 클립(clip); 및 상기 칩 접촉부와 상기 제2금속층의 일부 부분 사이 계면에 형성되어 상기 칩 접촉부와 상기 제2금속층을 체결시키고, 상기 제2금속층의 제2금속 원소 및 상기 칩 접촉부의 제3금속 원소가 혼합된 제1용접층(welding layer);을 포함하는 반도체 패키지를 제시한다.
본 발명의 다른 관점은, 상면에 접촉 제2금속층을 포함하는 반도체 칩(chip); 상기 반도체 칩을 봉지하는 봉지부(encapsulant); 상기 반도체 칩의 상기 제2금속층의 일부 부분 상에 위치하는 칩 제1접촉부(chip contact portion), 상기 칩 제1접촉부로부터 외측으로 연장되는 연결 제1연장부(extending portion), 및 상기 연결 제1연장부로부터 외측으로 연장되고 상기 봉지부 외측으로 돌출되도록 연장되는 제1단자부(terminal portion)을 포함하고 제3금속층을 포함하는 제1클립(clip); 및 상기 칩 제1접촉부와 상기 제2금속층의 일부 부분 사이 계면에 형성되어 상기 칩 제1접촉부와 상기 제2금속층을 체결시키고, 상기 제2금속층의 제2금속 원소 및 상기 칩 제1접촉부의 제3금속 원소가 혼합된 제1용접층(welding layer);을 포함하는 반도체 패키지를 제시한다.
상기 제1용접층은 상기 제2금속층의 상기 제2금속 원소와 상기 제3금속층의 상기 제3금속 원소의 금속간 화합물(intermetallic)을 포함할 수 있다.
상기 클립의 상기 단자부와 상기 리드부 사이 계면에 형성되어 상기 단자부와 상기 리드부를 체결시키고, 상기 리드부를 이루는 상기 제1금속층의 상기 제1금속 원소 및 상기 단자부를 이루는 상기 제3금속 원소가 혼합된 제2용접층을 더 포함할 수 있다.
상기 연결 연장부는 상기 반도체 칩에 대향되는 하면 부분에 상기 반도체 칩의 모서리부에 대향되는 오목한 홈 구조부를 포함할 수 있다.
상기 반도체 칩이 커플링(coupling)되는 접촉 제4금속층을 포함하는 패키지 기판; 상기 패키지 기판의 상기 제4금속층의 일부 부분 상에 위치하는 제2접촉부(chip contact portion), 상기 제2접촉부로부터 외측으로 연장되는 연결 제2연장부(extending portion), 및 상기 연결 제2연장부로부터 외측으로 연장되고 상기 봉지부 외측으로 돌출되도록 연장되는 제2단자부(terminal portion)을 포함하고 제5금속층을 포함하는 제2클립(clip); 및 상기 제2접촉부와 상기 제4금속층의 일부 부분 사이 계면에 형성되어 상기 제2접촉부와 상기 제4금속층을 체결시키고, 상기 제4금속층의 제4금속 원소 및 상기 제2접촉부의 제5금속 원소가 혼합된 제2용접층(welding layer)을 더 포함하는 반도체 패키지를 제시한다.
상기 패키지 기판은 세라믹(ceramic) 재질을 포함할 수 있다.
본 발명의 다른 일 관점은, 상호 이격된 패드부(pad portion) 및 리드부(lead portion)를 포함하고 제1금속층을 포함하는 리드 프레임(lead frame)을 제공하는 단계; 상면에 접촉 제2금속층을 포함하는 반도체 칩(chip) 상기 패드부 상에 커플링(coupling)시키는 단계; 상기 반도체 칩의 상기 제2금속층의 일부 부분 상에 위치하는 칩 접촉부(chip contact portion), 상기 칩 접촉부로부터 외측으로 연장되는 연결 연장부(extending portion), 및 상기 연결 연장부로부터 외측으로 연장되는 단자부(terminal portion)을 포함하고 제3금속층을 포함하는 클립(clip)을 제공하는 단계; 및 상기 칩 접촉부와 상기 제2금속층의 일부 부분 사이 계면을 초음파 용접(ultrasonic welding)시켜, 상기 칩 접촉부와 상기 제2금속층을 체결시키고 상기 제2금속층의 제2금속 원소 및 상기 칩 접촉부의 제3금속 원소가 혼합된 제1용접층(welding layer)을 형성하는 단계를 포함하는 반도체 패키지 제조 방법을 제시한다.
상기 초음파 용접으로 상기 클립의 상기 단자부와 상기 리드부 사이 계면에, 상기 단자부와 상기 리드부를 체결시키고 상기 리드부를 이루는 상기 제1금속층의 상기 제1금속 원소 및 상기 단자부를 이루는 상기 제3금속 원소가 혼합된 제2용접층을 형성할 수 있다.
본 발명의 다른 일 관점은, 상면에 접촉 제2금속층을 포함하는 반도체 칩(chip)을 제공하는 단계; 상기 반도체 칩을 봉지하는 봉지부(encapsulant)를 형성하는 단계; 상기 봉지부 형성 이전에 상기 반도체 칩의 상기 제2금속층의 일부 부분 상에 위치하는 칩 제1접촉부(chip contact portion), 상기 칩 제1접촉부로부터 외측으로 연장되는 연결 제1연장부(extending portion), 및 상기 연결 제1연장부로부터 외측으로 연장되고 상기 봉지부 외측으로 돌출되도록 연장되는 제1단자부(terminal portion)을 포함하고 제3금속층을 포함하는 제1클립(clip)을 제공하는 단계; 및 상기 칩 제1접촉부와 상기 제2금속층의 일부 부분 사이 계면을 초음파 용접(ultrasonic welding)시켜, 상기 칩 제1접촉부와 상기 제2금속층을 체결시키고 상기 제2금속층의 제2금속 원소 및 상기 칩 제1접촉부의 제3금속 원소가 혼합된 제1용접층(welding layer)을 형성하는 단계;를 포함하는 반도체 패키지 제조 방법을 제시한다.
상기 반도체 칩을 접촉 제4금속층을 포함하는 패키지 기판에 커플링(coupling)시키는 단계; 상기 패키지 기판의 상기 제4금속층의 일부 부분 상에 위치하는 제2접촉부(contact portion), 상기 제2접촉부로부터 외측으로 연장되는 연결 제2연장부(extending portion), 및 상기 연결 제2연장부로부터 외측으로 연장되고 상기 봉지부 외측으로 돌출되도록 연장되는 제2단자부(terminal portion)을 포함하고 제5금속층을 포함하는 제2클립(clip)을 제공하는 단계; 및 상기 초음파 용접(ultrasonic welding)으로 상기 제2접촉부와 상기 제4금속층의 일부 부분 사이 계면에 형성되어 상기 제2접촉부와 상기 제4금속층을 체결시키고, 상기 제4금속층의 제4금속 원소 및 상기 제2접촉부의 제5금속 원소가 혼합된 제2용접층(welding layer)을 형성하는 단계를 더 포함하는 반도체 패키지 제조 방법을 제시할 수 있다.
본 발명의 다른 관점은, 상면에 접촉 금속층을 포함하는 반도체 칩(chip)을 제공하는 단계; 상기 반도체 칩의 상기 금속층 부분에 하면이 접촉하는 클립(clip)을 제공하는 단계; 및 상기 클립의 상기 하면 부분과 상기 금속층 부분을 초음파 용접(ultrasonic welding)으로 용접하는 단계;를 포함하는 반도체 패키지 제조 방법을 제시한다.
본 발명에 따르면, 초음파 용접을 이용한 반도체 패키지를 제시할 수 있다. 본 발명에 따르면, 초음파 용접을 이용한 반도체 패키지의 제조 방법을 제시할 수 있다. 본 발명에 따르면, 초음파 용접(ultrasonic)을 이용하여 접착재의 사용을 배제할 수 있어, 접착재(adhesive)의 용융(melting) 상태 특성으로 인한 본딩 위치(bonding position) 불량 또는 접착재의 크랙(crack)으로 인한 불량을 개선할 수 있는 초음파 용접을 이용한 반도체 패키지의 제조 방법을 제시할 수 있다.
클립(clip)과 반도체 칩을 연결시키기 위해서, 반도체 칩에 클립에 대향되는 위치에 체결을 위한 금속층을 구비하고, 금속층과 클립을 초음파 용접으로 용접 체결시킬 수 있다. 초음파 용접에 의해서 클립의 체결이 이루어질 수 있어, 체결을 위한 솔더(solder)와 같은 접착재의 사용을 배제할 수 있다. 접착재의 사용이 배제되므로, 접착재의 용융 상태 특성에 의해서 본딩 위치가 변동되는 불량을 방지할 수 있다. 접착재의 용융 상태의 변동에 의해 클립의 위치가 변동될 수 있어, 본딩 위치가 설계한 위치에서 어긋날 수 있으나, 초음파 용접에 의해서 클립이 체결되므로 위치 변동은 실질적으로 유효하게 방지될 수 있다. 접착재의 사용이 배제되므로, 접착재의 닷팅(adhesive dotting) 또는 프린팅(printing)이 생략되고, 또한, 접착재의 큐어(cure)를 위한 과정, 이후 수반되는 세정(cleaning) 과정이 생략될 수 있다. 예컨대, 클립 마운팅(clip mounting), 초음파 용접 및 봉지재 몰딩(molding)으로 공정 단계를 감소시킬 수 있다. 이러한 공정 단계의 감소에 의해서 공정 비용의 감소 효과를 구현할 수 있다.
도 1 및 도 2는 일 예에 의한 초음파 용접을 이용한 반도체 패키지를 보여주는 평면도 및 단면도이다.
도 3은 일 예에 의한 초음파 용접을 이용한 반도체 패키지 제조 방법을 설명하기 위해서 제시한 도면이다.
도 4는 다른 일 예에 의한 초음파 용접을 이용한 반도체 패키지를 보여주는 단면도이다.
도 5는 다른 일 예에 의한 초음파 용접을 이용한 반도체 패키지 제조 방법을 설명하기 위해서 제시한 도면이다.
도 6은 일 예에 의한 초음파 용접을 이용한 반도체 패키지 제조 방법을 설명하기 위해서 제시한 공정 흐름도이다.
도 3은 일 예에 의한 초음파 용접을 이용한 반도체 패키지 제조 방법을 설명하기 위해서 제시한 도면이다.
도 4는 다른 일 예에 의한 초음파 용접을 이용한 반도체 패키지를 보여주는 단면도이다.
도 5는 다른 일 예에 의한 초음파 용접을 이용한 반도체 패키지 제조 방법을 설명하기 위해서 제시한 도면이다.
도 6은 일 예에 의한 초음파 용접을 이용한 반도체 패키지 제조 방법을 설명하기 위해서 제시한 공정 흐름도이다.
본 발명의 실시예를 첨부 도면을 참조하여 상세히 설명하기로 한다. 그러나 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 한정되는 것으로 해석되지는 안는다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것일 수 있다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것일 수 있다. 한편, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여된 것일 수 있다. 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "하"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 또한, 어느 한 구성 요소가 다른 구성 요소에 "연결되어 있다"거나 "접속되어 있다"의 기재는, 다른 구성 요소에 전기적 또는 기계적으로 직접 연결되어 있거나 또는 접속되어 있을 수 있으며, 또는, 중간에 다른 별도의 구성 요소들이 개재되어 연결 관계 또는 접속 관계를 구성할 수도 있다. 반도체 칩은 전자 회로가 집적된 반도체 기판이 칩(chip) 형태로 절단 가공된 형태를 의미할 수 있다.
본 발명의 반도체 패키지는 파워 칩일 수 있는 반도체 칩에 전기적으로 연결되는 연결 부재로 클립(clip) 형상의 구조체를 도입한다. 연결 부재로서 와이어(wire) 대신에 클립(clip) 구조체를 이용하여 와이어리스(wireless) 패키지를 구성할 수 있다. 반도체 칩 또는 파워 칩에 부착되는 클립을 포함하고 있어, 와이어를 기초로 하는 전기적 연결부를 사용하는 패키지들에 비하여 우수한 전기적 및 열적 성능을 가질 수 있다. 클립을 구비한 파워 칩 또는 반도체 패키지는 소비자들의 회로 보드(board)내로 설계될 필요가 있고, 이에 따라 회로 보드들이 특유의 풋프린트(footprints) 및 핀 할당들을 가질 수 있다.
도 1은 일 예에 의한 초음파 용접을 이용한 반도체 패키지를 보여주는 평면도이고, 도 2는 도 1의 A-A' 절단선을 따르는 형상을 보여주는 단면도이다.
도 1 및 도 2를 참조하면, 일 예의 반도체 패키지(10)는, 리드프레임(lead frame: 100), 및 그 상에 실질적으로 실장되는 파워 칩일 수 있는 반도체 칩(200)을 포함한다. 리드 프레임(100)의 일 부분은 리드프레임 패드부(lead frame pad portion: 101)로서 그 상에 반도체 칩(200)이 실장될 수 있다. 반도체 칩(200)은 솔더층 또는 에폭시(epoxy)층을 포함하는 접착층(420)에 의해 패드부(101)에 부착되고, 패드부(101)는 반도체 칩(200)의 일 단자(terminal), 예컨대, 드레인(drain)에 전기적으로 연결될 수 있다. 접착층(420)은 솔더층과 같은 도전성 접착재를 포함하거나 또는 에폭시 성분의 절연성 접착재를 포함할 수 있다. 리드프레임 패드부(101)는 반도체 칩(200)에 집적된 파워 모스펫(MOSFET)의 드레인에 연결되는 드레인 단자로 이용될 수 있다.
리드 프레임(100)은 패드부(101)와 함께 패드부(101)에 대해 상호 이격된 다른 단자로서 리드부(lead portion: 103)을 구비할 수 있다. 리드 프레임(100)의 리드부(103)와 패드부(101)는 상호 이격되어 서로 다른 전기적 경로(path)의 일 부분으로 각각 사용되지만, 리드 프레임(100) 전체는 하나의 제1금속층을 포함하는 도전 부재로 구비될 수 있다. 제1금속층은 구리(Cu)층이나 구리 원소에 다른 금속 원소나 다른 원소들이 더 합금된 구리 합금(Cu alloy)을 포함할 수 있다. 제1금속층은 구리층이나 구리 합금층 또는 다른 금속층 상에 상에 또 다른 금속층과 이종 접합이 가능하여 금속간 화합물(intermetallic)을 형성하는 것이 가능한 금속 물질, 예컨대, 구리, 알루미늄(Al), 니켈(Ni), 금(Au), 납(Pb) 또는 이들을 포함하는 합금의 금속층이 도금되거나 증착 또는 코팅(coating)된 복합층을 포함할 수 있다.
반도체 칩(200)의 상면에는 제2금속층(210)이 구비될 수 있고, 제2금속층(210) 상에 클립(300)이 제공되어 일 단부가 접촉될 수 있다. 제2금속층(210)은 초음파 용접(ultrasonic welding)에 의해서 클립(300)의 일부 부분과 용접되는 층으로 도입될 수 있다. 클립(300)은 구리층이나 구리 합금층을 포함하는 제3금속층의 판형 도전 부재로 가공될 수 있으며, 제2금속층(210)은 이러한 구리층이나 구리 합금층과 초음파 용접에 의해 용접 체결될 수 있는 금속 물질, 예컨대, 구리, 알루미늄(Al), 니켈(Ni), 금(Au), 납(Pb) 또는 이들을 포함하는 합금의 금속층을 포함하여 구비될 수 있다. 제2금속층(210)은 클립(300)을 이루는 제3금속층과 초음파 용접에 의해서 이종접합이 가능한 물질, 즉, 금속간 화합물을 포함하는 제1용접층(431)을 형성할 수 있는 금속 원소를 포함하는 층으로 구비될 수 있다.
클립(300)은 반도체 칩(200)의 제2금속층(210)의 일부 부분 상에 하면 부분이 접촉하도록 위치하는 칩 접촉부(chip contact portion: 310), 칩 접촉부(310)로부터 외측으로 연장되는 연결 연장부(extending portion: 330), 및 연결 연장부(330)로부터 외측으로 연장되는 다운셋(downset) 부분으로서의 연결 단자부(terminal portion: 350)을 포함하는 도전 연결 부재로 도입될 수 있다. 클립(300)의 칩 접촉부(310)가 접속되는 반도체 칩(200)의 상면에는 위치하는 제2금속층(210) 부분은 MOSFET의 소스(source) 전극이나 IGBT의 컬렉터 전극과 같은 대전류가 흐르는 단자로 작동할 수 있다.
클립(300)의 칩 접촉부(310)는 이러한 단자에 연결되어 대전류가 흐르는 통로로 이용될 수 있다. 이를 위해서, 도 1에 제시된 바와 같이 칩 접촉부(310)는 대면적, 예컨대, 연결 연장부(330) 보다 더 큰 면적 및 폭을 가지는 부분으로 설계 구비될 수 있다. 도시되지는 않았으나, 반도체 칩(200)의 상면에는 게이트 단자가 더 구비될 수도 있다. 판상 형태의 클립(300)은 와이어 본딩 구조에 비해 제2금속층(210)과 넓은 접촉 면적을 제공하여 접촉 저항을 감소시키고, 보다 넓은 단면적을 가지며 접속되어 온(On) 저항의 감소를 유도할 수 있다. 또한, 넓은 접촉 면적은 반도체 칩(200)으로부터의 발열 경로를 보다 넓게 유도할 수 있어, 원활한 방열 효과를 유도할 수 있다.
클립(300)의 칩 접촉부(310)와 제2금속층(210)의 계면 부위에는 제1용접층(welding layer: 431)이 구비될 수 있다. 제1용접층(431)은 초음파 용접에 의해서 형성될 수 있으며, 칩 접촉부(310)를 구성하는 제3금속층으로부터 제공되는 제3금속 원소들과 제2금속층(210)으로부터 제공될 수 있는 제2금속 원소들이 혼합된 층으로 구비될 수 있다. 예컨대, 제1용접층(431)은 제2금속층(210)의 제2금속 원소와 제3금속층의 제3금속 원소를 포함하는 금속간 화합물(intermetallic)을 포함하는 층으로 이루어질 수 있다. 클립(300)의 재질과 제2금속층(210)의 재질이 다를 경우, 제1용접층(431)은 금속간 화합물을 포함하는 이종 접합층으로 구비될 수 있다. 또는, 클립(300)의 재질과 제2금속층(210)의 재질이 동일할 경우, 제1용접층(431)은 금속간 화합물을 포함하는 이종 접합층이 유도되지 않고 동일한 금속들이 용융 체결된 층으로 구비될 수 있다.
제1용접층(431)을 유도하는 초음파 용접은, 예컨대 10 kHz 내지 75kHz 이상의 초음파 진동을 접합면에 인가하여 진동 마찰열을 유도하여, 접합면이 진동 마찰열에 의해서 융합되어 제1용접층(431)이 유도되도록 수행될 수 있다. 제1용접층(431)이 초음파 용접에 의한 결과의 접합층으로 구비되므로, 별도의 솔더나 에폭시와 같은 접착재의 사용을 배제할 수 있다. 접착재의 사용이 배제되므로, 접착재의 용융 상태 특성에 의해서 본딩 위치가 변동되는 불량을 방지할 수 있다. 접착재의 용융 상태의 변동에 의해 클립의 위치가 변동될 수 있어, 본딩 위치가 설계한 위치에서 어긋날 수 있으나, 초음파 용접에 의해서 클립이 체결되므로 위치 변동은 실질적으로 유효하게 방지될 수 있다. 접착재의 사용이 배제되므로, 접착재의 닷팅(adhesive dotting) 또는 프린팅(pringting)이 생략되고, 또한, 접착재의 큐어(cure)를 위한 과정, 이후 수반되는 세정(cleaning) 과정이 생략될 수 있다. 예컨대, 클립 마운팅(clip mounting), 초음파 용접 및 봉지재 몰딩(molding)으로 공정 단계를 감소시킬 수 있다. 이러한 공정 단계의 감소에 의해서 공정 비용의 감소 효과를 구현할 수 있다.
도 1 및 도 2를 다시 참조하면, 클립(300)의 칩 접촉부(310)로부터 연장되는 연결 연장부(330)는 클립(300)을 반도체 칩(200)에 중첩되는 영역 이외의 바깥 영역에까지 연장시키는 역할을 하도록 설계된다. 연결 연장부(330)로부터 연장되는 단부는 연결 단자부(350)로 역할할 수 있으며, 연결 단자부(350)는 클립(300)을 다른 기기나 부재에 연결시키는 역할을 할 수 있다. 클립(300)의 연결 단자부(350)는 칩 접촉부(310)나 연결 연장부(330)로부터 일정 각도 벤딩(bending)되어 꺽여진 부분, 즉, 다운셋(downset) 형상으로 구비될 수 있다. 클립(300)의 연결 단자부(350)의 끝단 부분은 예컨대 리드부(103) 상에 제공되어 리드부(103) 표면에 접촉할 수 있다. 이때, 연결 단자부(350)의 끝단 부분의 하면은 리드부(103)의 상면에 접촉하도록 클립(300) 형상이 설계될 수 있다.
클립(300)의 연결 단자부(350)의 끝단 부부의 하면과 리드부(103)의 상면의 사이 계면에는 제2용접층(435)이 구비될 수 있다. 제1용접층(435)은 초음파 용접에 의해서 형성될 수 있으며, 연결 단자부(350)를 구성하는 제3금속층으로부터 제공되는 제3금속 원소들과 리드부(103)를 이루는 제1금속층으로부터 제공될 수 있는 제1금속 원소들이 혼합된 층으로 구비될 수 있다. 예컨대, 제2용접층(435)은 제1금속층의 제1금속 원소와 제3금속층의 제3금속 원소를 포함하는 금속간 화합물(intermetallic)을 포함하는 층으로 이루어질 수 있다. 클립(300)의 재질과 리드부(103)의 제1금속층의 재질이 다를 경우, 제2용접층(435)은 금속간 화합물을 포함하는 이종 접합층으로 구비될 수 있다. 또는, 클립(300)의 재질과 제1금속층의 재질이 동일할 경우, 제2용접층(435)은 이종 접합층이 유도되지 않고 동일한 금속들이 용융 체결된 층으로 구비될 수 있다.
클립(300)의 연결 연장부(330)의 하면 표면에서 일정 각도 꺾여 구부러진 형태로 벤딩(bending)된 부분으로 다운셋된 연결 단자부(350)가 설정될 때, 연결 연장부(330)의 하면 및 상면의 표면으로부터 일정 각도 꺾여 표면이 이어지도록 연결단자부(350)가 형성될 수 있다. 이때, 연결 단자부(350)는 연결 연장부(330)에 대해 실질적으로 직각으로 벤딩되어 형성될 수 있다.
반도체 칩(200)에 대향되는 연결 연장부(330)의 하면 부분에, 반도체 칩의 모서리부(201)에 대향되도록 위치하는 오목한 홈 구조부(335)가 구비될 수 있다. 오목한 홈 구조부(335)는 연결 연장부(330)의 하면 표면이 반도체 칩(200)의 모서리부(201)로부터 보다 더 큰 간격으로 이격되도록 구비될 수 있다. 홈 구조부(335)의 오목한 깊이만큼, 클립(300)의 연결 연장부(300)는 반도체 칩(200)의 모서리부(201)로부터 더 이격될 수 있다.
전력 소자로서의 반도체 칩(200)의 모서리부(201)는 누설 전류(leakage current)가 용이하게 유발될 수 있는 취약점일 수 있다. 경우에 따라 모서리부(201)와 클립(300)이 원하지 않게 접촉될 경우 누설 전류의 경로가 원하지 않게 구성될 수 있다. 반도체 칩(200)의 모서리부(201)와 클립(300)의 접촉을 보다 신뢰성있게 방지하여 누설 전류를 방지하기 위해서, 이들 사이의 이격을 보다 넓게 확보할 수 있도록 모서리부(201)에 대응되어 마주보는 연결 연장부(330)의 하면에 단차가 유도하는 홈 구조부(335)를 구비할 수 있다. 이러한 클립(300)은 구리를 포함하는 금속 재질로 이루어질 수 있으며, 0.1㎜ 내지 1.5㎜ 두께를 가지는 판재를 가공하여 구현할 수 있다.
반도체 패키지(10)는 반도체 칩(200)을 밀봉하여 봉지하는 봉지부(encapsulant: 500)를 더 구비할 수 있으며, 봉지부(500)는 반도체 칩(200) 및 클립(300)을 덮어 보호하도록 형성될 수 있다. 봉지부(500)는 에폭시몰딩재(EMC)를 이용한 몰딩(molding) 과정으로 형성될 수 있다. 봉지부(500)는 리드 프레임(100)의 하면을 노출하도록 형성되어, 열 방출 효과를 보다 더 크게 유도할 수 있다.
도 3은 초음파 용접을 이용한 반도체 패키지 제조 방법을 보여준다.
도 3을 참조하면, 반도체 패키지(10)는 초음파 용접을 이용하여 클립(300)을 반도체 칩(200)의 제2금속층(210) 부분에 융착시켜 제조될 수 있다. 예컨대 상호 이격된 패드부(101) 및 리드부(103)를 포함하고 제1금속층을 포함하는 리드 프레임(100)을 제공하고, 상면에 접촉 제2금속층(210)을 구비한 반도체 칩(200)을 접착층(420)을 개재하여 패드부(101) 상에 실장하여 커플링(coupling)시킬 수 있다.
반도체 칩(200)의 제2금속층(210)의 일부 부분 상에 위치하는 칩 접촉부(310), 연결 연장부(330), 및 연결 단자부(350)을 포함하고 제3금속층을 포함하는 클립(300)을 반도체 칩(200) 상에 제공하고, 칩 접촉부(310)와 제2금속층(210)의 일부 부분 사이 계면을 초음파 용접(ultrasonic welding)시켜 제1용접층(도 2의 431)을 형성한다. 또한, 연결 단자부(350)와 리드부(103) 사이 계면을 초음파 용접시켜 제2용접층(도 2의 435)을 형성하여, 클립(300)으로 반도체 칩(200)과 리드부(103)가 연결되도록 한다. 이후에, 봉지부(500)를 형성하는 몰딩 과정을 수행하여 반도체 패키지(도 2의 10)를 형성할 수 있다.
도 4는 다른 일 예에 의한 초음파 용접을 이용한 반도체 패키지를 보여주는 도면이다.
도 4를 참조하면, 반도체 패키지(20)는, 패키지 기판(2100) 및 그 상에 실질적으로 실장되는 파워 칩일 수 있는 반도체 칩(2200) 및 반도체 칩(2200)을 봉지하는 봉지부(2500)을 포함한다. 패키지 기판(2100)은 세라믹(ceramic) 재질과 같은 절연 재질의 기판일 수 있다. 패키지 기판(2100) 상에는 접촉 제4금속층(2110)이 전기적 연결 배선 회로 패턴으로 구비될 수 있다. 제4금속층(2110)에 반대되는 패키지 기판(2100)의 하면 상에는 제6금속층(2130)이 구비될 수 있다. 제4 및 제6금속층(2110, 2130)은 구리(Cu)층이나 구리 원소에 다른 금속 원소나 다른 원소들이 더 합금된 구리 합금(Cu alloy)을 포함할 수 있다. 제4금속층은 구리층이나 구리 합금층 또는 다른 금속층 상에 상에 또 다른 금속층과 이종 접합이 가능하여 금속간 화합물(intermetallic)을 형성하는 것이 가능한 금속 물질, 예컨대, 구리, 알루미늄(Al), 니켈(Ni), 금(Au), 납(Pb) 또는 이들을 포함하는 합금의 금속층이 도금되거나 증착 또는 코팅(coating)된 복합층을 포함할 수 있다.
반도체 칩(2200)은 솔더층 또는 에폭시(epoxy)층을 포함하는 접착층(2420)에 의해 패키지 기판(2100)의 제4금속층(2110) 상에 부착되고, 제4금속층(2110)는 반도체 칩(2200)의 일 단자(terminal), 예컨대, 드레인(drain)에 전기적으로 연결될 수 있다. 접착층(2420)은 솔더층과 같은 도전성 접착재를 포함하거나 또는 에폭시 성분의 절연성 접착재를 포함할 수 있다. 제4금속층(2110)은 반도체 칩(2200)의 외측 바깥으로 연장된 부분을 가지도록 구비될 수 있다.
반도체 칩(2200)의 상면에는 제2금속층(2210)이 구비될 수 있고, 제2금속층(2210) 상에 제1클립(2300)이 제공되어 일 단부가 접촉될 수 있다. 제1클립(2300)은 리드 프레임으로 역할하도록 구비될 수 있다. 제2금속층(2210)은 초음파 용접에 의해서 제1클립(2300)의 일부 부분과 용접되는 층으로 도입될 수 있다. 제1클립(2300)은 구리층이나 구리 합금층을 포함하는 제3금속층의 판형 도전 부재로 가공될 수 있으며, 제2금속층(2210)은 이러한 구리층이나 구리 합금층과 초음파 용접에 의해 용접 체결될 수 있는 금속 물질, 예컨대, 구리, 알루미늄(Al), 니켈(Ni), 금(Au), 납(Pb) 또는 이들을 포함하는 합금의 금속층을 포함하여 구비될 수 있다. 제2금속층(2210)은 제1클립(2300)을 이루는 제3금속층과 초음파 용접에 의해서 이종접합이 가능한 물질, 즉, 금속간 화합물을 포함하는 제1용접층(2431)을 형성할 수 있는 금속 원소를 포함하는 층으로 구비될 수 있다.
제1클립(2300)은 반도체 칩(2200)의 제2금속층(2210)의 일부 부분 상에 하면 부분이 접촉하도록 위치하는 칩 제1접촉부(2310), 칩 제1접촉부(2310)로부터 외측으로 연장되는 연결 제1연장부(2330), 및 연결 제1연장부(2330)로부터 외측으로 연장되는 다운셋 부분으로서의 연결 제1단자부(2350)을 포함하는 도전 연결 부재로 도입될 수 있다. 연결 제1단자부(2350)는 봉지부(2500)의 외측으로 돌출되어 외부의 다른 기기와 연결되는 외부 연결 단자 또는 외부 연결 리드 부분으로 설계 구비될 수 있다.
제1클립(2300)의 칩 제1접촉부(2310)가 접속되는 반도체 칩(2200)의 상면에는 위치하는 제2금속층(2210) 부분은 MOSFET의 소스(source) 전극이나 IGBT의 컬렉터 전극과 같은 대전류가 흐르는 단자로 작동할 수 있다. 제1클립(2300)의 칩 제1접촉부(2310)는 이러한 단자에 연결되어 대전류가 흐르는 통로로 이용될 수 있다.
제1클립(2300)의 칩 접촉부(2310)와 제2금속층(2210)의 계면 부위에는 제1용접층(2431)이 구비될 수 있다. 제1용접층(2431)은 초음파 용접에 의해서 형성될 수 있으며, 칩 제1접촉부(2310)를 구성하는 제3금속층으로부터 제공되는 제3금속 원소들과 제2금속층(2210)으로부터 제공될 수 있는 제2금속 원소들이 혼합된 층으로 구비될 수 있다. 예컨대, 제1용접층(2431)은 제2금속층(2210)의 제2금속 원소와 제3금속층의 제3금속 원소를 포함하는 금속간 화합물(intermetallic)을 포함하는 층으로 이루어질 수 있다. 제1클립(2300)의 재질과 제2금속층(2210)의 재질이 다를 경우, 제1용접층(2431)은 금속간 화합물을 포함하는 이종 접합층으로 구비될 수 있다. 또는, 제1클립(2300)의 재질과 제2금속층(2210)의 재질이 동일할 경우, 제1용접층(2431)은 금속간 화합물을 포함하는 이종 접합층이 유도되지 않고 동일한 금속들이 용융 체결된 층으로 구비될 수 있다.
제1용접층(2431)을 유도하는 초음파 용접은, 예컨대 10 kHz 내지 75kHz 이상의 초음파 진동을 접합면에 인가하여 진동 마찰열을 유도하여, 접합면이 진동 마찰열에 의해서 융합되어 제1용접층(2431)이 유도되도록 수행될 수 있다. 제1용접층(2431)이 초음파 용접에 의한 결과의 접합층으로 구비되므로, 별도의 솔더나 에폭시와 같은 접착재의 사용을 배제할 수 있다. 접착재의 사용이 배제되므로, 접착재의 용융 상태 특성에 의해서 본딩 위치가 변동되는 불량을 방지할 수 있다. 접착재의 용융 상태의 변동에 의해 클립의 위치가 변동될 수 있어, 본딩 위치가 설계한 위치에서 어긋날 수 있으나, 초음파 용접에 의해서 클립이 체결되므로 위치 변동은 실질적으로 유효하게 방지될 수 있다. 접착재의 사용이 배제되므로, 접착재의 닷팅(adhesive dotting) 또는 프린팅(pringting)이 생략되고, 또한, 접착재의 큐어(cure)를 위한 과정, 이후 수반되는 세정(cleaning) 과정이 생략될 수 있다. 예컨대, 클립 마운팅(clip mounting), 초음파 용접 및 봉지재 몰딩(molding)으로 공정 단계를 감소시킬 수 있다. 이러한 공정 단계의 감소에 의해서 공정 비용의 감소 효과를 구현할 수 있다.
제1클립(2300)의 칩 접촉부(2310)로부터 연장되는 연결 제1연장부(2330)는 제1클립(2300)을 반도체 칩(2200)에 중첩되는 영역 이외의 바깥 영역에까지 연장시키는 역할을 하도록 설계된다. 연결 제1연장부(2330)로부터 연장되는 단부는 연결 제1단자부(2350)로 역할할 수 있으며, 연결 제1단자부(2350)는 제1클립(2300)을 다른 기기나 부재에 연결시키는 외부 리드(out lead)로 역할을 할 수 있다. 제1클립(2300)의 연결 제1단자부(2350)는 봉지부(2500)의 측면 바깥에서 일정 각도 벤딩(bending)되어 꺽여진 형상으로 구비될 수 있다.
한편, 반도체 칩(2200)에 대향되는 연결 제1연장부(2330)의 하면 부분에, 반도체 칩의 모서리부(2201)에 대향되도록 위치하는 오목한 홈 구조부(2335)가 구비될 수 있다.
반도체 칩(2200)이 커플링되는 접촉 제4금속층(2110)의 노출된 일부 부분 상에 제2클립(3300)이 전기적으로 연결될 수 있다. 제2클립(3300)은 제4금속층(2110)의 노출된 일부 부분 상에 위치하는 제2접촉부(3310), 제2접촉부(3310)로부터 외측으로 연장되는 연결 제2연장부(3330), 및 연결 제2연장부(3330)로부터 외측으로 연장되고 봉지부(2500) 외측으로 돌출되도록 연장되는 연결 제2단자부(3350)을 포함하고 제5금속층을 포함하여 이루어질 수 있다. 제2클립(3300)은 리드 프레임 형태로 구비될 수 있으며, 구리층이나 구리 합금층을 포함하는 제5금속층의 판형 도전 부재로 가공될 수 있다.
제2클립(3300)의 제2접촉부(3310)와 제4금속층(2110)의 일부 부분 사이 계면에 초음파 용접으로 제2용접층(3431)이 구비될 수 있다. 제2용접층(3431)은 제2접촉부(3310)와 제4금속층(2110)을 체결시키고, 제4금속층(2110)의 제4금속 원소 및 제2접촉부(3310)의 제5금속 원소가 혼합된 재질로 이루어질 수 있다.
도 5는 초음파 용접을 이용한 반도체 패키지 제조 방법을 보여준다.
도 5를 참조하면, 반도체 패키지(20)는 초음파 용접을 이용하여 제1클립(2300)을 반도체 칩(2200)의 제2금속층(2210) 부분에 융착시키고, 또한, 초음파 용접을 이용하여 제2클립(3300)을 패키지 기판(2100)의 제4금속층(2110)에 융착시켜 제조될 수 있다. 예컨대 제4금속층(2110)을 구비한 패키지 기판(2100) 상에 반도체 칩(2200)을 실장하여 커플링시킨다.
반도체 칩(2200)의 제2금속층(2210)의 일부 부분 상에 위치하는 칩 제1접촉부(2310), 연결 제1연장부(2330), 및 연결 제1단자부(2350)을 포함하고 제3금속층을 포함하는 제1클립(2300)을 반도체 칩(2200) 상에 제공하고, 제1접촉부(2310)와 제2금속층(2210)의 일부 부분 사이 계면을 초음파 용접(ultrasonic welding)시켜 제1용접층(도 4의 2431)을 형성한다. 또한, 패키지 기판(2100)의 제4금속층(2110)의 일부 상측에 제2클립(3300)의 제2접촉부(3310)가 위치하도록, 제2접촉부(3310), 제2연장부(3330), 및 제2단자부(3350)을 포함하는 제2클립(3300)을 제공한다. 제2접촉부(3310)와 제4금속층(2210) 사이 계면을 초음파 용접시켜 제2용접층(도 4의 3431)을 형성하여, 제1클립(2300) 및 제2클립(3300)으로 반도체 칩(2200)에 전기적으로 연결되는 외부측 단자들, 예컨대, 제1단자부(2350) 및 제2단자부(3350)이 봉지부(2500) 외측으로 노출된 구조를 가지는 반도체 패키지(도 4의 20)를 형성할 수 있다.
도 6은 초음파 용접을 이용한 반도체 패키지 제조 방법을 보여주는 공정 흐름도이다.
도 6을 참조하면, 반도체 패키지(도 2의 10 또는 도 4의 20)는 상면에 접촉 금속층(도 2의 210 또는 도 4의 2210)을 구비한 반도체 칩(도 2의 200 또는 도 4의 2200)을 제공하고(도 6의 4010), 반도체 칩의 금속층 부분에 하면이 접촉하는 클립(도 2의 300 또는 도 4의 2300, 3300)을 제공한 후(도 6의 4020), 클립의 하면 부분과 금속층 부분을 초음파 용접으로 용접하여 체결시킨 후(도 6의 4030), 봉지부를 몰딩하는 과정으로 제조될 수 있다.
이러한 반도체 패키지 제조 과정은, 클립과 반도체 칩을 초음파 용접으로 연결시키므로, 클립과 반도체 칩을 연결하기 위해서 별도의 접착재나 솔더를 도입하는 것을 생략할 수 있다. 접착재의 사용이 배제되므로, 접착재의 닷팅(adhesive dotting) 또는 프린팅(printing) 과정이 생략될 수 있다. 또한, 접착재로 도입되는 에폭시나 솔더의 큐어(cure)를 위한 어닐링(annealing) 과정이 생략되며, 이후 수반되는 세정(cleaning) 과정이 생략될 수 있다. 따라서, 반도체 패키지 제조 과정은, 클립 마운팅(clip mounting), 초음파 용접 및 봉지재 몰딩(molding)으로 간략화된 공정 단계들로 구성될 수 있다. 이와 같이 중간의 공정 단계들이 생략되어 상대적으로 간단한 공정 단계들로 반도체 패키지를 제조할 수 있어, 공정 비용의 감소 및 패키지 신뢰성의 개선 효과를 구현할 수 있다.
상술한 바와 같이 본 발명의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 발명에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 발명에서 제시하고자 하는 바를 한정하고자 한 것은 아니다. 본 발명에서 제시한 기술적 사상이 반영되는 한 다양한 다른 변형예들이 가능할 것이다.
200: 반도체 칩,
300: 클립,
431: 초음파 용접에 의한 용접층.
300: 클립,
431: 초음파 용접에 의한 용접층.
Claims (12)
- 상호 이격된 패드부(pad portion) 및 리드부(lead portion)를 포함하고 제1금속층을 포함하는 리드 프레임(lead frame);
상기 패드부 상에 커플링(coupling)되고 상면에 접촉 제2금속층을 포함하는 반도체 칩(chip);
상기 반도체 칩의 상기 제2금속층의 일부 부분 상에 위치하는 칩 접촉부(chip contact portion), 상기 칩 접촉부로부터 외측으로 연장되는 연결 연장부(extending portion), 및 상기 연결 연장부로부터 외측으로 연장되는 단자부(terminal portion)을 포함하고 제3금속층을 포함하는 클립(clip); 및
상기 칩 접촉부와 상기 제2금속층의 일부 부분 사이 계면에 형성되어 상기 칩 접촉부와 상기 제2금속층을 체결시키고, 상기 제2금속층의 제2금속 원소 및 상기 칩 접촉부의 제3금속 원소가 혼합된 제1용접층(welding layer);을 포함하는 반도체 패키지. - 제1항에 있어서,
상기 제1용접층은
상기 제2금속층의 상기 제2금속 원소와 상기 제3금속층의 상기 제3금속 원소의 금속간 화합물(intermetallic)을 포함하는 반도체 패키지. - 제1항에 있어서,
상기 클립의 상기 단자부와 상기 리드부 사이 계면에 형성되어 상기 단자부와 상기 리드부를 체결시키고, 상기 리드부를 이루는 상기 제1금속층의 상기 제1금속 원소 및 상기 단자부를 이루는 상기 제3금속 원소가 혼합된 제2용접층을 더 포함하는 반도체 패키지. - 제1항에 있어서,
상기 연결 연장부는
상기 반도체 칩에 대향되는 하면 부분에 상기 반도체 칩의 모서리부에 대향되는 오목한 홈 구조부를 포함하는 반도체 패키지. - 상면에 접촉 제2금속층을 포함하는 반도체 칩(chip);
상기 반도체 칩을 봉지하는 봉지부(encapsulant);
상기 반도체 칩의 상기 제2금속층의 일부 부분 상에 위치하는 칩 제1접촉부(chip contact portion), 상기 칩 제1접촉부로부터 외측으로 연장되는 연결 제1연장부(extending portion), 및 상기 연결 제1연장부로부터 외측으로 연장되고 상기 봉지부 외측으로 돌출되도록 연장되는 제1단자부(terminal portion)을 포함하고 제3금속층을 포함하는 제1클립(clip); 및
상기 칩 제1접촉부와 상기 제2금속층의 일부 부분 사이 계면에 형성되어 상기 칩 제1접촉부와 상기 제2금속층을 체결시키고, 상기 제2금속층의 제2금속 원소 및 상기 칩 제1접촉부의 제3금속 원소가 혼합된 제1용접층(welding layer);을 포함하는 반도체 패키지. - 제5항에 있어서,
상기 반도체 칩이 커플링(coupling)되는 접촉 제4금속층을 포함하는 패키지 기판;
상기 패키지 기판의 상기 제4금속층의 일부 부분 상에 위치하는 제2접촉부(chip contact portion), 상기 제2접촉부로부터 외측으로 연장되는 연결 제2연장부(extending portion), 및 상기 연결 제2연장부로부터 외측으로 연장되고 상기 봉지부 외측으로 돌출되도록 연장되는 제2단자부(terminal portion)을 포함하고 제5금속층을 포함하는 제2클립(clip); 및
상기 제2접촉부와 상기 제4금속층의 일부 부분 사이 계면에 형성되어 상기 제2접촉부와 상기 제4금속층을 체결시키고, 상기 제4금속층의 제4금속 원소 및 상기 제2접촉부의 제5금속 원소가 혼합된 제2용접층(welding layer);을 더 포함하는 반도체 패키지. - 제6항에 있어서,
상기 패키지 기판은
세라믹(ceramic) 재질을 포함하는 반도체 패키지. - 상호 이격된 패드부(pad portion) 및 리드부(lead portion)를 포함하고 제1금속층을 포함하는 리드 프레임(lead frame)을 제공하는 단계;
상면에 접촉 제2금속층을 포함하는 반도체 칩(chip) 상기 패드부 상에 커플링(coupling)시키는 단계;
상기 반도체 칩의 상기 제2금속층의 일부 부분 상에 위치하는 칩 접촉부(chip contact portion), 상기 칩 접촉부로부터 외측으로 연장되는 연결 연장부(extending portion), 및 상기 연결 연장부로부터 외측으로 연장되는 단자부(terminal portion)을 포함하고 제3금속층을 포함하는 클립(clip)을 제공하는 단계; 및
상기 칩 접촉부와 상기 제2금속층의 일부 부분 사이 계면을 초음파 용접(ultrasonic welding)시켜, 상기 칩 접촉부와 상기 제2금속층을 체결시키고 상기 제2금속층의 제2금속 원소 및 상기 칩 접촉부의 제3금속 원소가 혼합된 제1용접층(welding layer)을 형성하는 단계를 포함하는 반도체 패키지 제조 방법. - 제8항에 있어서,
상기 초음파 용접으로
상기 클립의 상기 단자부와 상기 리드부 사이 계면에, 상기 단자부와 상기 리드부를 체결시키고 상기 리드부를 이루는 상기 제1금속층의 상기 제1금속 원소 및 상기 단자부를 이루는 상기 제3금속 원소가 혼합된 제2용접층을 형성하는 반도체 패키지 제조 방법. - 상면에 접촉 제2금속층을 포함하는 반도체 칩(chip)을 제공하는 단계;
상기 반도체 칩을 봉지하는 봉지부(encapsulant)를 형성하는 단계;
상기 봉지부 형성 이전에 상기 반도체 칩의 상기 제2금속층의 일부 부분 상에 위치하는 칩 제1접촉부(chip contact portion), 상기 칩 제1접촉부로부터 외측으로 연장되는 연결 제1연장부(extending portion), 및 상기 연결 제1연장부로부터 외측으로 연장되고 상기 봉지부 외측으로 돌출되도록 연장되는 제1단자부(terminal portion)을 포함하고 제3금속층을 포함하는 제1클립(clip)을 제공하는 단계; 및
상기 칩 제1접촉부와 상기 제2금속층의 일부 부분 사이 계면을 초음파 용접(ultrasonic welding)시켜, 상기 칩 제1접촉부와 상기 제2금속층을 체결시키고 상기 제2금속층의 제2금속 원소 및 상기 칩 제1접촉부의 제3금속 원소가 혼합된 제1용접층(welding layer)을 형성하는 단계;를 포함하는 반도체 패키지 제조 방법. - 제10항에 있어서,
상기 반도체 칩을 접촉 제4금속층을 포함하는 패키지 기판에 커플링(coupling)시키는 단계;
상기 패키지 기판의 상기 제4금속층의 일부 부분 상에 위치하는 제2접촉부(contact portion), 상기 제2접촉부로부터 외측으로 연장되는 연결 제2연장부(extending portion), 및 상기 연결 제2연장부로부터 외측으로 연장되고 상기 봉지부 외측으로 돌출되도록 연장되는 제2단자부(terminal portion)을 포함하고 제5금속층을 포함하는 제2클립(clip)을 제공하는 단계; 및
상기 초음파 용접(ultrasonic welding)으로 상기 제2접촉부와 상기 제4금속층의 일부 부분 사이 계면에 형성되어 상기 제2접촉부와 상기 제4금속층을 체결시키고, 상기 제4금속층의 제4금속 원소 및 상기 제2접촉부의 제5금속 원소가 혼합된 제2용접층(welding layer)을 형성하는 단계를 더 포함하는 반도체 패키지 제조 방법. - 상면에 접촉 금속층을 포함하는 반도체 칩(chip)을 제공하는 단계;
상기 반도체 칩의 상기 금속층 부분에 하면이 접촉하는 클립(clip)을 제공하는 단계; 및
상기 클립의 상기 하면 부분과 상기 금속층 부분을 초음파 용접(ultrasonic welding)으로 용접하는 단계;를 포함하는 반도체 패키지 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150002995A KR101644913B1 (ko) | 2015-01-08 | 2015-01-08 | 초음파 용접을 이용한 반도체 패키지 및 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150002995A KR101644913B1 (ko) | 2015-01-08 | 2015-01-08 | 초음파 용접을 이용한 반도체 패키지 및 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160085672A true KR20160085672A (ko) | 2016-07-18 |
| KR101644913B1 KR101644913B1 (ko) | 2016-08-04 |
Family
ID=56679721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150002995A KR101644913B1 (ko) | 2015-01-08 | 2015-01-08 | 초음파 용접을 이용한 반도체 패키지 및 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101644913B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190037722A (ko) * | 2017-09-29 | 2019-04-08 | 현대자동차주식회사 | 차량용 전력모듈 |
| WO2019156420A1 (ko) * | 2018-02-07 | 2019-08-15 | 제엠제코(주) | 전도성 금속 구조체를 이용한 반도체 패키지 |
| KR20190095882A (ko) * | 2018-02-07 | 2019-08-16 | 제엠제코(주) | 전도성 금속 구조체를 이용한 반도체 패키지 |
| KR102196397B1 (ko) * | 2020-05-13 | 2020-12-30 | 제엠제코(주) | 메탈포스트, 이를 포함하는 반도체 패키지 및 반도체 패키지 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001358255A (ja) * | 2000-06-13 | 2001-12-26 | Hitachi Ltd | 半導体パッケージとその製造法及び半導体パッケージ用絶縁テープ基板 |
| KR20080096483A (ko) * | 2007-04-27 | 2008-10-30 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치 |
| KR20120128038A (ko) * | 2011-05-16 | 2012-11-26 | 제엠제코(주) | 반도체 패키지용 클립, 이를 이용한 반도체 패키지 및 그 제조방법 |
| US8586480B1 (en) * | 2012-07-31 | 2013-11-19 | Ixys Corporation | Power MOSFET having selectively silvered pads for clip and bond wire attach |
-
2015
- 2015-01-08 KR KR1020150002995A patent/KR101644913B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001358255A (ja) * | 2000-06-13 | 2001-12-26 | Hitachi Ltd | 半導体パッケージとその製造法及び半導体パッケージ用絶縁テープ基板 |
| KR20080096483A (ko) * | 2007-04-27 | 2008-10-30 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치 |
| KR20120128038A (ko) * | 2011-05-16 | 2012-11-26 | 제엠제코(주) | 반도체 패키지용 클립, 이를 이용한 반도체 패키지 및 그 제조방법 |
| US8586480B1 (en) * | 2012-07-31 | 2013-11-19 | Ixys Corporation | Power MOSFET having selectively silvered pads for clip and bond wire attach |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190037722A (ko) * | 2017-09-29 | 2019-04-08 | 현대자동차주식회사 | 차량용 전력모듈 |
| WO2019156420A1 (ko) * | 2018-02-07 | 2019-08-15 | 제엠제코(주) | 전도성 금속 구조체를 이용한 반도체 패키지 |
| KR20190095882A (ko) * | 2018-02-07 | 2019-08-16 | 제엠제코(주) | 전도성 금속 구조체를 이용한 반도체 패키지 |
| KR102196397B1 (ko) * | 2020-05-13 | 2020-12-30 | 제엠제코(주) | 메탈포스트, 이를 포함하는 반도체 패키지 및 반도체 패키지 제조방법 |
| CN113675168A (zh) * | 2020-05-13 | 2021-11-19 | Jmj韩国株式会社 | 金属柱、包含其的半导体封装及半导体封装制造方法 |
| US11798864B2 (en) | 2020-05-13 | 2023-10-24 | Jmj Korea Co., Ltd. | Semiconductor package with metal post having non-vertical structure |
| CN113675168B (zh) * | 2020-05-13 | 2024-06-07 | Jmj韩国株式会社 | 金属柱、包含其的半导体封装及半导体封装制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101644913B1 (ko) | 2016-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9240371B2 (en) | Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module | |
| US9054040B2 (en) | Multi-die package with separate inter-die interconnects | |
| KR20170086828A (ko) | 메탈범프를 이용한 클립 본딩 반도체 칩 패키지 | |
| KR101249745B1 (ko) | 반도체 패키지용 클립, 이를 이용한 반도체 패키지 및 그 제조방법 | |
| CN102332445B (zh) | 半导体装置及其制造方法 | |
| JP2004079760A (ja) | 半導体装置及びその組立方法 | |
| KR20160033870A (ko) | 클립 구조체를 이용한 반도체 패키지 | |
| KR102228945B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
| EP2698817B1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| KR200482370Y1 (ko) | 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지 | |
| JP2013539919A (ja) | 半導体モジュールおよび半導体モジュールを製造する方法 | |
| KR101644913B1 (ko) | 초음파 용접을 이용한 반도체 패키지 및 제조 방법 | |
| WO2022080072A1 (ja) | 半導体モジュール | |
| JP5553766B2 (ja) | 半導体装置とその製造方法 | |
| US20130256920A1 (en) | Semiconductor device | |
| KR101569769B1 (ko) | 반도체 패키지 및 이를 위한 클립 구조체, 이의 제조 방법 | |
| US20110163432A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20150129269A (ko) | 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법 | |
| KR101561920B1 (ko) | 반도체 패키지 | |
| JP2012238737A (ja) | 半導体モジュール及びその製造方法 | |
| JP2022143169A (ja) | 半導体装置 | |
| KR20160003357U (ko) | 클립 구조체를 이용한 반도체 패키지 | |
| JP2009224529A (ja) | 半導体装置およびその製造方法 | |
| JP4861200B2 (ja) | パワーモジュール | |
| KR200478914Y1 (ko) | 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190708 Year of fee payment: 4 |