[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR200482370Y1 - 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지 - Google Patents

반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지 Download PDF

Info

Publication number
KR200482370Y1
KR200482370Y1 KR2020160001496U KR20160001496U KR200482370Y1 KR 200482370 Y1 KR200482370 Y1 KR 200482370Y1 KR 2020160001496 U KR2020160001496 U KR 2020160001496U KR 20160001496 U KR20160001496 U KR 20160001496U KR 200482370 Y1 KR200482370 Y1 KR 200482370Y1
Authority
KR
South Korea
Prior art keywords
clip body
body portion
clip
semiconductor chip
heat dissipating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR2020160001496U
Other languages
English (en)
Other versions
KR20160001373U (ko
Inventor
최윤화
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR2020160001496U priority Critical patent/KR200482370Y1/ko
Publication of KR20160001373U publication Critical patent/KR20160001373U/ko
Application granted granted Critical
Publication of KR200482370Y1 publication Critical patent/KR200482370Y1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4093—Snap-on arrangements, e.g. clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

접착재를 매개로 반도체 칩에 부착되는 제1표면과, 제1표면에 반대되는 제2표면을 가지며, 제1표면에, 제1표면으로부터 제2표면 방향으로 오목하게 형성된 복수 개의 수용 홈을 구비하는 클립(clip) 몸체부와, 클립 몸체부로부터 일 방향으로 연장되고 일정 각도 구부러져 반도체 칩이 실장될 기판 부분에 단부가 커플링(coupling)되는 다운셋(downset) 부분, 및 클립 몸체부의 제2표면에, 클립 몸체부와 일체화되도록 체결된 방열 슬러그(slug)부를 포함하는 반도체 패키지를 위한 클립 구조체를 제시한다.

Description

반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지{Clip structure for semiconductor package and semiconductor package including the same}
본 고안은 반도체 패키지 기술에 관한 것으로서, 보다 상세하게는 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지에 관한 것이다.
반도체 패키지는 반도체 칩 또는 다이(die), 리드 프레임(lead frame) 및 패키지 바디(package body)를 포함하여 구성된다. 반도체 칩 또는 다이는 리드 프레임의 다이 패드(die pad) 상에 부착되며, 리드 프레임의 리드(lead)와는 와이어(wire)에 의하여 전기적으로 연결되고 있다. 금속 와이어를 이용하여 반도체 칩과 패키지 외부와의 전기적 신호 교환을 구현한 패키지의 경우 신호 교환의 속도가 느리고, 많은 수의 와이어가 사용되므로 반도체 칩에 전기적 특성 열화가 발생할 수 있다. 금속 와이어를 형성하기 위해 기판에 추가 면적이 요구되므로 패키지의 크기가 증가하고, 반도체 칩의 본딩 패드에 와이어 본딩을 하기 위한 갭(Gap)이 요구되므로 패키지의 전체 높이가 높아질 수 있다.
파워 모스펫(Power MOSFET) 또는 IGBT와 같은 전력용 반도체 소자를 포함하는 반도체 패키지의 경우, 작은 스위칭 손실과 도통 손실을 구현하고자 노력하고 있으며, 낮은 드레인-소스　간 온저항(Rds(ON))을 구현하고자 노력하고 있다. 이러한 반도체 패키지는 스위칭 모드 파워 서플라이(switching mode power supply), DC-DC 컨버터, 형광등용 전자식 안정기, 전동기용 인버터 등의 소자들에 사용될 수 있으며, 이러한 소자들의 에너지 효율을 높이고 발열을 줄임으로써 최종적인 제품의 크기를 줄여 자원 절약을 이루고자 시도되고 있다. 대전류가 흐르는 단자에 접촉하는 와이어(wire)에서 유발되는 저항 증가 및 작은 열용량에 따른 방열 특성 열화 등의 문제를 해결하고자 노력하고 있다.
본 고안이 해결하려는 과제는, 열 방출에 보다 유효한 구조를 가져 방열 특성을 개선하여 반도체 패키지의 열적 안전성을 개선한 반도체 패키지를 위한 클립 구조체를 제시하는 것이다.
본 고안이 해결하고자 하는 과제는, 반도체 칩에 접착될 때 반도체 칩과의 접합 신뢰도를 향상시켜 전기적 특성의 저하를 방지할 수 있는 반도체 패키지를 위한 클립 구조체를 제시하는 것이다.
본 고안이 해결하고자 하는 과제는, 열 방출에 보다 유효한 구조를 가져 방열 특성을 개선하여 열적 안전성을 개선한 반도체 패키지를 제시하는 것이다.
본 고안의 일 관점은, 접착재를 매개로 반도체 칩에 부착되는 제1표면과, 상기 제1표면에 반대되는 제2표면을 가지며, 상기 제1표면에, 상기 제1표면으로부터 제2표면 방향으로 오목하게 형성된 복수 개의 수용 홈을 구비하는 클립(clip) 몸체부; 상기 클립 몸체부로부터 일 방향으로 연장되고 일정 각도 구부러져 상기 반도체 칩이 실장될 기판 부분에 단부가 커플링(coupling)되는 다운셋(downset) 부분; 및 상기 클립 몸체부의 제2표면에, 상기 클립 몸체부와 일체화되도록 체결된 방열 슬러그(slug)부를 포함하는 반도체 패키지를 위한 클립 구조체를 제시한다.
본 고안의 다른 일 관점은, 반도체 칩에 접속될 클립(clip) 몸체부; 상기 클립 몸체부로부터 연장되고 일정 각도 구부러져 상기 반도체 칩이 실장될 기판 부분에 단부가 커플링(coupling)되는 다운셋(downset) 부분; 및 상기 클립 몸체부 표면 부분에 하면이 일체화되도록 체결되고, 반대측 상면에 방열 면적을 확장하기 위해 "V"자형 또는 "U"자형 단면 형상을 가지도록 펀칭(punching)된 다수의 표면확장용 홈들을 가지는 방열 슬러그(slug)부를 포함하는 반도체 패키지를 위한 반도체 클립 구조체를 제시한다.
본 고안의 다른 일 관점은, 기판 상에 실장된 반도체 칩; 접작재를 매개로 상기 반도체 칩에 접속되된 제1표면 및 그에 반대되는 제2표면을 가지고, 상기 제1표면에 상기 접착재가 수용될 오목한 수용 홈을 가지는 클립(clip) 몸체부, 상기 클립 몸체부로부터 일 방향으로 연장되고 일정 각도 구부러져 상기 기판 부분에 단부가 커플링(coupling)된 다운셋(downset) 부분, 및 상기 클립 몸체부의 제2표면에 상기 클립 몸체부와 일체화되도록 체결된 방열 슬러그(slug)부를 포함하는 클립 구조체; 및 상기 방열 슬러그부의 표면을 노출하며 상기 반도체 칩 및 상기 클립 몸체부, 상기 다운셋 부분을 덮어 보호하는 밀봉부를 포함하는 반도체 패키지를 제시한다.
본 고안의 다른 일 관점은, 기판 상에 실장된 반도체 칩; 상기 반도체 칩에 접착재에 의해 접속된 클립(clip) 몸체부, 상기 클립 몸체부로부터 일 방향으로 연장되고 일정 각도 구부러져 상기 기판 부분에 단부가 커플링(coupling)된 다운셋(downset) 부분, 및 상기 클립 몸체부 표면 부분에 하면이 일체화되도록 체결되고 반대측 상면에 방열 면적을 확장하기 위해서 “V”자형 또는 “U”자형 단면 형상을 가지도록 펀칭(punching)된 다수의 표면확장용 홈들을 가지는 방열 슬러그(slug)부를 포함하는 클립 구조체; 및 상기 방열 슬러그부의 표면을 노출하며 상기 반도체 칩 및 상기 클립 몸체부, 상기 다운셋 부분을 덮어 보호하는 밀봉부를 포함하는 반도체 패키지를 제시한다.
본 고안에 따르면, 열 방출에 보다 유효한 구조를 가져 방열 특성을 개선하여 반도체 패키지의 열적 안전성을 개선한 반도체 패키지를 위한 클립 구조체를 제시할 수 있다. 클립 구조체는 방열 슬러그를 몸체부에 초음파 용접으로 일체화하여 구비하여, 방열 특성을 개선할 수 있다. 클립 구조체는 방열 슬러그의 표면에 표면확장용 홈들을 구비하여 방열 표면적의 증대에 따른 방열 효과를 개선할 수 있다. 클럽 구조체는 몸체부의 하면에 접착재로 도입될 솔더를 수용하는 수용 홈을 구비하여, 반도체 칩과 몸체부 사이에 접착층이 보다 많은 양이 유지되도록 유도할 수 있다. 이에 따라, 솔더링(soldering) 과정에서 솔더 물질이 녹으면서 클립 구조체와 반도체 칩의 계면 외부로 솔더 물질이 흘러나가 반도체 칩의 모서리 에지부(edge portion)에까지 흘러들어 소모되는 것을 방지할 수 있다.
클립 구조체의 다운셋(downset) 부분과 반도체 칩의 모서리 에지부(edge portion)가 흘러나온 솔더 물질로 인해 전기적으로 원하지 않게 접촉하는 것을 방지할 수 있어, 이러한 원하지 않은 접촉에 의해서 반도체 칩으로부터 클립 구조체의 다운셋부로 전류가 누설되는 누설 전류 현상을 억제할 수 있다. 또한, 솔더 물질의 원하지 않게 흐름 나가는 유출 현상을 방지할 수 있어, 보다 균일한 접착재층 두께를 유지할 수 있도록 하여 반도체 칩과 클립 구조체 사이의 접착 신뢰도를 향상시킬 수 있으며, 정렬(align)이 완료된 반도체 칩 위의 클립 구조체가 예상치 못한 방향으로 움직이는 현상도 방지할 수 있다.
도 1은 일 예에 의한 반도체 패키지를 보여주는 단면도이다.
도 2는 일 예에 의한 반도체 패키지를 위한 클립 구조체를 보여주는 단면도이다.
도 3은 일 예에 의한 반도체 패키지를 위한 클립 구조체들의 프레임(frame) 형상을 보여주는 도면이다.
도 4 및 도 5는 다른 일 예에 의한 반도체 패키지를 위한 클립 구조체를 보여주는 단면도 및 평면도이다.
도 6은 또 다른 일 예에 의한 반도체 패키지를 위한 클립 구조체를 보여주는 단면도이다.
도 7 및 도 8은 또 다른 일 예에 의한 반도체 패키지를 위한 클립 구조체를 보여주는 도면들이다.
도 9는 일 예에 의한 반도체 패키지를 위한 클립 구조체를 제조하는 방법을 보여주는 공정 흐름도이다.
본 고안의 실시예를 첨부 도면을 참조하여 상세히 설명하기로 한다. 그러나 본 고안의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 고안의 범위가 아래에서 상술하는 실시예로 한정되는 것으로 해석되지는 안는다. 본 고안의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 고안을 보다 완전하게 설명하기 위하여 제공되는 것일 수 있다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것일 수 있다. 한편, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여된 것일 수 있다. 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "상부", "하부", "측면" 또는 "내부"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 또한, 어느 한 구성 요소가 다른 구성 요소에 "연결되어 있다"거나 "접속되어 있다"의 기재는, 다른 구성 요소에 전기적 또는 기계적으로 직접 연결되어 있거나 또는 접속되어 있을 수 있으며, 또는, 중간에 다른 별도의 구성 요소들이 개재되어 연결 관계 또는 접속 관계를 구성할 수도 있다. 반도체 칩은 전자 회로가 집적된 반도체 기판이 칩(chip) 형태로 절단 가공된 형태를 의미할 수 있다.
본 고안의 반도체 패키지는 반도체 칩과 리드 프레임(lead frame)의 리드(lead)를 전기적으로 연결하는 구조로서 클립(clip) 형상의 구조체를 도입한다. 클립 형상의 구조체는 방열을 위해 방열 슬러그(slug)를 구비한다. 방열 슬러그는 반도체 패키지의 밀봉부 외측으로 표면이 노출되도록 도입되어, 반도체 칩의 동작에 따라 수반된 열을 외부로 발산 또는 방열시키는 작용을 한다. 방열 슬러그의 표면에는 방열 면적을 확장하는 표면확장용 홈이 다수 개가 구비될 수 있어, 표면 방열 효과를 크게 개선할 수 있다. 표면확장용 홈은 "V"자형 또는 "U"자형 단면 형상을 가질 수 있다.
외부 터미널(terminal)인 외부 연결부재로서 와이어(wire) 대신에 클립(clip) 구조체를 이용하여 와이어리스(wireless) 패키지를 구성할 수 있다. 반도체 칩에 부착되는 클립 구조체를 포함하고 있어, 와이어를 기초로 하는 전기적 연결부를 사용하는 패키지들에 비하여 우수한 전기적 및 열적 성능을 가질 수 있다. 클립 구조체를 구비한 반도체 패키지는 소비자들의 회로 보드(board)내로 설계될 필요가 있고, 이에 따라 회로 보드들이 특유의 풋프린트(footprints) 및 핀 할당들을 가질 수 있다.
본 고안의 반도체 패키지는 접합층 또는 접합부로 이용되는 솔더(solder)를일정한 영역 내로 제한하는 접착재 수용 홈을 가지는 솔더홀 클립(SHC: Solder Hole Clip) 구조체를 제시하고, 이러한 클립 구조체가 반도체 칩에 부착 또는 접착된 솔더홀 클립 패키지(SHC package) 구조의 반도체 패키지를 제시한다. SHC 패키지는 리드 프레임(lead frame) 상에 반도체 칩이 부착되고, 반도체 칩 상에 클립 구조체가 부착된 패키지 구조를 구비할 수 있다.
반도체 칩과 클립 구조 사이에 접착을 위한 접착층으로 솔더층이 도입될 수 있으며, 이때, 반도체 칩의 표면에 대향되는 클립 구조체의 표면에 접착재로 도입된 솔더가 담기는 수용 홈 구조가 다수 개 구비될 수 있다. 수용 홈은 "V"자형 또는 "U"자형 단면 형상을 가질 수 있다. 솔더는 수용홈 내로 수용되어, 반도체 칩과 클립 구조체 간의 보다 많은 양의 솔더가 유지되도록 유도하여 솔더층의 접합 강도를 크게 개선하는 효과를 유도할 수 있다. 솔더를 이용한 접착 과정을 수행할 때, 설정된 접합 부분 외측으로 솔더가 원하지 않게 흘러나가 불필요하게 소모되어, 접합 구조에 직접적으로 참여하는 솔더의 양이 극심하게 부족해져 접합 구조가 취약해지거나 또는 전기적으로 단락되는 불량 현상이 유발되는 것을 유효하게 방지할 수 있다. 또한, 흘러나간 솔더가 반도체 칩의 모서리 에지(edge)부를 덮어 에지부에 클립 구조체가 단락되는 현상 및 이러한 단락에 의한 전류 누설 현상을 유효하게 방지할 수 있다.
도 1은 일 예에 의한 반도체 패키지를 보여주고, 도 2는 클립 구조체를 보여주고, 도 3은 클립 구조체들의 프레임(frame) 형상을 보여준다.
도 1을 참조하면, 일 예의 반도체 패키지(10)는, 실질적으로 반도체 칩(120)이 실장되는 기판으로서 리드프레임(leadframe: 100)을 포함한다. 리드프레임(100)의 일 부분은 리드프레임 패드(leadframe pad: 101)로서 그 상에 반도체 칩(200)이 실장되고, 반도체 칩(200)의 하면에 구비된 단자들에 전기적으로 연결될 수 있다. 반도체 칩(200)으로부터 패키지 외부로의 신호 전달을 위한 리드(lead: 103, 105)가 구비될 수 있다.
도 1과 함께 도 2를 참조하면, 리드프레임 패드(101) 상에는 반도체 칩(200)이 실장되고, 반도체 칩(200) 위에는 클립 구조체(300)의 일 부분, 예컨대, 클립부(310)의 클립 몸체부(312)가 접속된다. 클립 구조체(300)는 클립부(310) 상에 방열 슬러그(slug)부(330)가 일체화된 형상으로 구비된다. 클립부(310)는 클립 몸체부(312)와 이로부터 연장되는 다른 일 단부 부분, 예컨대, 다운셋(downset) 부분(314)을 포함하여 구비될 수 있다. 다운셋 부분(314)은 클립 몸체부(312)로부터 연장되고 일정 각도 구부러져 반도체 칩(200)이 실장된 기판 부분 중 리드(105) 부분에 단부(317)가 체결 접속 또는 커플링(coupling)된다. 클립 몸체부(312)가 접속되는 반도체 칩(200)의 상면에는 MOSFET의 소스(source) 전극이나 IGBT의 컬렉터 전극과 같은 대전류가 흐르는 단자가 위치할 수 있으며, 클립 몸체부(312)는 이러한 단자에 연결되어 대전류가 흐르는 통로로 이용될 수 있다. 판상 형태의 클립 몸체부(312)는 와이어 본딩 구조에 비해 넓은 접촉 면적을 제공하여 접촉 저항을 감소시키고, 보다 넓은 단면적을 가지며 접속되어 온(On) 저항의 감소를 유도할 수 있다. 또한, 넓은 접촉 면적은 반도체 칩(200)으로부터의 발열 경로를 보다 넓게 유도할 수 있어, 원활한 방열 효과를 유도할 수 있다.
도 2를 참조하면, 클립부(310)는 반도체 칩(200)에 실질적으로 부착되는 영역 부분으로 클립 몸체부(312)를 구비하고, 클립 몸체부(312)로부터 연장되고 클립 몸체부(312)의 표면에서 일정 각도 꺾여 구부러진 형태로 벤딩(bending)된 부분으로 다운셋 부분(314)이 설정될 수 있다. 다운셋 부분(314)은 클립 몸체부(312)의 상면이 위치하는 계면(319)에 대해서 예컨대 아래 방향으로 일정 각도 구부러진 부분으로 형성될 수 있으며, 다운셋 부분(314)의 끝단 단부(317)는 리드(105) 표면에 접촉 연결되도록 다운셋 부분(314)이 구부러지는 각도가 설정될 수 있다. 다운셋 부분(314)은 반도체 칩(200)에 전기적으로 연결되는 클립 몸체부(312)와 리드프레임(100)의 리드(105)를 전기적 및 열적으로 연결시키는 연결 부재로 작용할 수 있다.
다웃셋 부분(314)과 클립 몸체부(312)의 사이에는 단차홈(318)이 구비될 수 있다. 단차홈(318)은 클립 몸체부(314)의 하면인 반도체 칩(200)과 마주보는 표면에서 다운셋 부분(314) 사이에 오목한 홈 형상을 가지도록 형성될 수 있다. 단차홈(318)은 클립 몸체부(312)와 다운셋 부분(314) 사이 부분을 하프 에칭(half etching)하거나 단조하여 오목한 형상으로 구현될 수 있다. 이러한 단차홈(318) 부분은 반도체 칩(200)의 모서리 에지부와 클립부(310) 부분, 특히, 다운셋 부분(314) 사이의 이격 간격을 보다 넓게 확보하기 위해서 도입된다.
전력 반도체 칩(200)의 경우 모서리 에지부는 누설 전류(leakage current)가 용이하게 유발될 수 있는 취약점일 수 있다. 다운셋 부분(314)은 클립 몸체부(312)로부터 벤딩된 형상을 가지므로, 이러한 모서리 에지부에 상대적으로 근접하게 위치할 수 있으며, 경우에 따라 모서리 에지부와 원하지 않게 접촉될 경우 누설 전류의 경로가 원하지 않게 구성될 수 있다. 반도체 칩(200)의 모서리 에지부와 다운셋 부분(314)과의 접촉을 방지하여 누설 전류를 방지하기 위해서, 이들 사이의 이격을 보다 넓게 확보할 수 있도록 모서리 에지부에 대응되어 마주보는 부분에 단차홈(318)을 구비할 수 있다.
도 1 및 도 2를 다시 참조하면, 반도체 칩(200)과 클립 구조체(300)의 클립부(310)의 몸체부(312)의 사이에 접착재(400)가 예컨대 솔더의 층을 포함하여 구비될 수 있다. 반도체 칩(200)과 리드프레임 패드(101)의 사이에 또 다른 접착재의 층(도시되지 않음)이 구비될 수도 있다. 접착재를 수용하는 수용 홈(311)이 클립 몸체부(312)의 하면(313) 표면에 구비된다. 수용 홈(311)은 다수 개가 이러한 홈 형상을 제공하는 마크툴(mark tool) 또는 몰드(mold)를 이용한 덴트(dent) 형성 과정이나 프레스(press) 과정으로 형성될 수 있다. 수용 홈(311)은 "V" 자 단면 형상이나 "U"자 단면 형상을 가지도록 형성될 수 있다.
수용 홈(311)은 그 내부 공간에 솔더 물질과 같은 접착재를 수용하여 유지하도록 구비된다. 반도체 칩(200) 상에 클립 구조체(300)의 클립부(310)를 접착하는 과정은, 반도체 칩(200) 상에 또는 클립 몸체부(312)의 하면(313) 상에 솔더와 같은 접착재를 도포하고, 반도체 칩(200)과 클립 몸체부(312)를 합지 또는 부착하고, 솔더층을 리플로우(reflow)하여 체결시키는 과정을 포함할 수 있다. 솔더 리플로우 시 솔더가 반도체 칩(200)과 클립 몸체부(312) 사이 계면 외부로 흘러 나올 수 있으나, 수용 홈(311)은 이러한 솔더의 흐름을 내부 공간으로 수용하여 유지시킴으로써, 솔더가 외부로 솔더의 유출되어 소실되는 현상을 억제한다. 이에 따라, 반도체 칩(200)과 클립 몸체부(312) 또는 클립부(310) 사이 계면 부분에 보다 많은 양의 솔더가 잔존하도록 유도하여, 솔더층의 접착 강도를 증가시켜 반도체 패키지의 신뢰성, 특히 기계적 접착 강도를 개선할 수 있다. 접착 강도의 개선으로 온 저항(Rds on) 등의 전기적 특성 및 열 피로 특성 등과 같은 신뢰성 저하 문제를 유효하게 방지할 수 있다. 얼라인(align)이 완료된 반도체 칩 또는 리드프레임 위의 클립이 예상치 못한 방향으로 움직여 패지지 구조가 비틀어져 불량이 유발되는 것을 유효하게 방지할 수 있다.
흘러나간 솔더가 단차홈(318) 부위로 흘러들어가거나 또는 반도체 칩(200)의 모서리 에지부를 덮도록 흘러나갈 경우, 흘러나온 솔더 부분에 의해서 단차홈(318)에 의해 확보되어 있던 반도체 칩(200)의 모서리 에지부와 다운셋 부분(314) 사이의 이격 간격이 축소되거나 또는 다운셋 부분(314)과 모서리 에지부가 닿을 수 있어 이러한 부분이 누설 전류의 경로로 이용될 수 있다. 이에 따라, 원하지 않은 누설 전류가 극심해지는 현상이 유발되어, 반도체 패키지의 전기적 신뢰성이 저하될 수 있다. 본 고안은 솔더를 담아 유지하는 수용 홈(311)을 구비함으로써, 이러한 솔더가 흘러 나오는 현상을 억제하여 솔더를 접합 부위에 한정되도록 유도할 수 있다.
도 1 및 도 2를 다시 참조하면, 클립부(310) 상에 방열 슬러그부(330)가 일체화되어 체결된다. 이러한 일체화 체결은 클립부(310) 상면에 방열 슬러그부(330)의 하면을 접촉시키고, 초음파 용접(ultrasonic welding)을 수행하는 용접 과정에 의해 구현될 수 있다. 초음파 용접은 20kw 내지 60kw의 초음파 세기를 계면 부분(319)에 인가함으로써, 계면에서 용접에 의한 일체화가 유도되도록 수행될 수 있다. 초음파 용접은 별다른 접착층의 도입없이 방열 슬러그부(330)와 클립부(310)를 직접적을 접촉시킨 상태에서 체결 및 일체화할 수 있다. 이에 따라, 방열 슬러그부(330)에 클립부(310)가 다른 층의 개입없이 직접적으로 접촉 연결될 수 있다. 즉, 이종 계면을 최소화할 수 있어, 이종 계면에 의한 열 전달 흐름의 방해를 해소할 수 있다. 이에 따라, 클립부(310)로부터 방열 슬러그부(330)로의 열 전달 효율을 개선할 수 있다.
클립부(310)는 구리를 포함하는 금속 재질로 이루어질 수 있으며, 방열 슬러그부(330)는 구리나 알루미늄(Al)과 같은 금속 재질로 이루어질 수 있다. 방열 슬러그부(330)는 금속 재질이나 다른 재질의 판형 부재에 금속 재질이 코팅(coating)되거나 도금된 부재로도 이용될 수 있다. 방열 슬러그부(330)는 클립부(310)와 동일한 금속 재질을 포함하거나 또는 다른 재질을 포함하여 구비될 수도 있다. 클립부(310)는 0.1㎜ 내지 1.5㎜ 두께를 가질 수 있고, 방열 슬러그부(330)는 0.1㎜ 내지 1.5㎜ 두께의 판재 형태를 가질 수 있다.
도 1을 참조하면, 방열 슬러그부(330)의 상면 표면은 밀봉부(400) 외측으로 노출될 수 있다. 밀봉부(400)는 방열 슬러그부(400)의 표면을 노출하며 반도체 칩(200) 및 클립부(310)의 몸체부(312)와 다운셋 부분(314)을 덮어 보호하도록 형성될 수 있다. 밀봉부(400)는 에폭시몰딩재(EMC)를 이용한 몰딩(moding) 과정으로 형성될 수 있다. 밀봉부(400)는 리드 프레임(100)의 하면을 노출하도록 형성되어, 열 방출 효과를 보다 더 크게 유도할 수 있다.
도 2와 함께 도 3을 참조하면, 클립 구조체(300)는 다수 개가 나란히 배열되고, 각각의 클립 구조체(300)가 지지 몸체부(350)에 연결되어 프레임 형태로 제품화될 수 있다. 도 3은 프레임 형태로 제품화된 형상을 보여주는 사진이다. 또는 하나의 열(303) 만이 몸체부에 의해 연결되어 릴(reel) 형태(도시되지 않음)로 제품화될 수 있다. 지지 몸체부(350)는 클립부(310)의 클립 몸체부(312)나 다운 셋부(314)에 연결될 수 있다. 이와 같이 프레임 형태나 릴 형태로 제품화되므로, 반도체 패키지(10)를 대량으로 양산하는 과정에 클립 구조체(300)가 유효하게 대량으로 공급될 수 있다.
도 4 및 도 5는 다른 일 예에 의한 반도체 패키지 및 클립 구조체를 설명하기 위해서 각각 제시한 단면도 및 평면도이다.
도 4 및 도 5를 함께 참조하면, 클립 구조체(1300)는 클립 몸체부(1312)와 다운 셋부(1314)를 구비한 클립부(1310)와 클립부(1310) 상면(1315)에 초음파 용접된 방열 슬러그부(1330)을 구비한다. 계면(1319)는 초음파 용접에 의해 일체화될 수 있다. 클립 몸체부(1312)의 하면(1313)에는 솔더와 같은 접착재를 수용할 수용 홈(1311)이 구비된다. 다운 셋부(1314)와 클립 몸체부(1312)의 사이에는 단차 홈(1318)이 구비된다. 다운 셋부(1314)의 끝단 단부(1317)가 하면(1313)과 실질적으로 평행한 표면을 가져 리드(도 1의 105)에 평행하게 마주볼 수 있도록, 다운 셋부(1314)는 몸체부(1312)와 계단 형상(1316)을 가지게 구부러질 수 있다. 이러한 계단 형상(1316)은 다수 개가 구비될 수도 있다.
클립 몸체부(1312)의 크기에 비해 슬러그부(1330)가 작은 크기를 가지는 판형 부재로 도입될 수 있다. 이에 비해, 도 2에 제시된 바와 같이 클립 몸체부(312)의 크기에 비해 슬러그부(330)가 더 큰 크기를 가져 가장자리 부분들이 외측으로 돌출되는 판형 부재로 도입될 수 있다. 요구되는 열 방출 효과에 따라 슬러그부(330)의 크기는 조절될 수 있으며, 보다 큰 크기를 가지는 경우가 열 방출에 보다 유효하다.
도 6 내지 도 8은 또 다른 일 예에 의한 반도체 패키지 및 클립 구조체를 보여준다. 도 7은 클립 구조체의 상면을 보여주고, 도 8을 클립 구조체의 하면을 보여주는 사진들이다.
도 6 내지 도 8을 함께 참조하면, 클립 구조체(2300)는 클립 몸체부(2312)와 다운 셋부(2314)를 구비한 클립부(2310)와 클립부(2310) 상면에 초음파 용접된 방열 슬러그부(2330)를 구비한다. 계면(2319)는 초음파 용접에 의해 일체화될 수 있다. 클립 몸체부(2312)의 하면에는 솔더와 같은 접착재를 수용할 수용 홈이 도입되지 않을 수 있다. 경우에 따라 수용 홈이 도입될 수도 있다. 다운 셋부(2314)와 클립 몸체부(2312)의 사이에는 단차 홈(2318)이 구비되고, 끝단 단부(2317)가 아래에 위치하게 다운 셋부(2314)가 구부러진 형상으로 구비될 수 있다.
슬러그부(2330)의 상측 표면(2332)에는 표면확장용 홈(2331)이 구비된다. 표면확장용 홈(2331)은 다수 개가 이러한 홈 형상을 제공하는 돌기들을 구비한 마크툴(mark tool) 또는 몰드(mold)를 이용하는 덴트(dent) 형성 과정이나 프레스(press) 과정으로 형성될 수 있다. 표면확장용 홈(2311)은 "V" 자 단면 형상이나 "U"자 단면 형상을 가지도록 형성될 수 있으며, 방열 슬러그부(2330)의 몰딩부 외측으로 노출되는 표면의 면적을 증가시켜 열 방출 또는 발산을 개선할 수 있다.
도 9는 일 예에 의한 반도체 패키지를 위한 클립 구조체를 제조하는 방법을 보여주는 공정 흐름도이다.
도 9와 함께 도 2를 함께 참조하면, 다운셋(downset) 부분(314)이 연장된 클립(clip) 몸체부(312) 상에 방열 슬러그부(330)를 접촉시키고(도 9의 910), 방열 슬러그부(330)와 클립 몸체부(310)를 초음파 용접하여 일체화한다(도 9의 930). 이러한 초음파 용접 과정을 이용하여 본 고안에 따른 클립 구조체(도 2의 300)를 제조할 수 있다. 이때, 초음파 용접을 수행하기 이전에 클립 몸체부(도 2의 310)의 하면 표면에 접착재를 수용할 수용 홈(311)을 덴트 형성 또는 프레스 과정으로 형성할 수 있다. 또는 초음파 용접 이후에 이러한 수용 홈(311)을 형성할 수도 있다.
도 9와 함꼐 도 6을 참조하면, 클립 몸체부(2310) 상에 방열 슬러그부(2330)을 초음파 용접하고(도 9의 930), 방열 슬러그부(2330)의 표면(2332)에 표면확장용 홈(2331)을 덴트 형성 또는 프레스 과정으로 형성할 수 있다. 또는 표면확장용 홈(2331)은 스탬핑(stamping) 또는 펀칭(punching) 과정으로 형성될 수도 있다. 또는 초음파 용접 이전에 이러한 표면확장용 홈(2331)을 형성할 수도 있다.
상술한 바와 같이 본 고안의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 고안에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 고안에서 제시하고자 하는 바를 한정하고자 한 것은 아니다. 본 고안에서 제시한 기술적 사상이 반영되는 한 다양한 다른 변형예들이 가능할 것이다.
310: 클립부, 311: 접착재 수용 홈,
2330: 슬러그부, 2331: 표면확장용 홈.

Claims (14)

  1. 접착재를 매개로 반도체 칩에 부착되는 제1표면과, 상기 제1표면에 반대되는 제2표면을 가지는 클립(clip) 몸체부;
    상기 제1표면 및 제2표면을 갖는 클립 몸체부로부터 일 방향으로 연장된 다음 일정 각도 구부러져 상기 반도체 칩이 실장될 기판 부분에 단부가 커플링(coupling)되는 다운셋(downset) 부분; 및
    상기 클립 몸체부의 제2표면에 상기 클립 몸체부와 일체화되도록 체결된 방열 슬러그(slug)부를 포함하고,
    상기 클립 몸체부의 제1표면에, 상기 제1표면으로부터 제2표면 방향으로 오목하게 형성된 복수 개의 수용 홈을 구비하는 반도체 패키지를 위한 클립 구조체.
  2. 제1항에 있어서,
    상기 방열 슬러그부는 상기 클립 몸체부에 초음파용접(ultrasonic welding)된 반도체 패키지를 위한 클립 구조체.
  3. 제1항에 있어서,
    상기 방열 슬러그부는 상기 클립 몸체부와 동일한 금속 또는 다른 금속을 포함하는 반도체 패키지를 위한 클립 구조체.
  4. 제1항에 있어서,
    상기 방열 슬러그부는, 상기 클립 몸체부보다 큰 크기를 가지는 판형 부재이거나, 또는 상기 클립 몸체부보다 작은 크기를 가지는 판형 부재인 반도체 패키지를 위한 클립 구조체.
  5. 제1항에 있어서,
    상기 방열 슬러그부는, 상기 클립 몸체부와 체결되지 않은 표면에 방열 면적을 확장하는 표면확장용 홈을 가지는 반도체 패키지를 위한 클립 구조체.
  6. 제1항에 있어서,
    상기 클립 몸체부와 상기 다운셋 부분 사이에 오목한 단차홈을 가지는 반도체 패키지를 위한 클립 구조체.
  7. 제1항에 있어서,
    상기 클립 몸체부는
    다수 개가 릴(reel) 몸체부에 연결되어 배열되거나
    또는 다수 개가 프레임(frame) 몸체부에 연결되어 배열된 클립 구조체.
  8. 반도체 칩에 접속될 클립(clip) 몸체부;
    상기 클립 몸체부로부터 연장되고 일정 각도 구부러져 상기 반도체 칩이 실장될 기판 부분에 단부가 커플링(coupling)되는 다운셋(downset) 부분; 및
    상기 클립 몸체부 표면 부분에 하면이 일체화되도록 체결되고, 반대측 상면에 방열 면적을 확장하기 위해 "V"자형 또는 "U"자형 단면 형상을 가지도록 펀칭(punching)된 다수의 표면확장용 홈들을 가지는 방열 슬러그(slug)부를 포함하는 반도체 패키지를 위한 반도체 클립 구조체.
  9. 기판 상에 실장된 반도체 칩;
    접착재를 매개로 상기 반도체 칩에 접속된 제1표면 및 그에 반대되는 제2표면을 가지고, 상기 제1표면에 상기 접착재가 수용될 오목한 수용 홈을 가지는 클립(clip) 몸체부, 상기 클립 몸체부로부터 일 방향으로 연장되고 일정 각도 구부러져 상기 기판 부분에 단부가 커플링(coupling)된 다운셋(downset) 부분, 및 상기 클립 몸체부의 제2표면에 상기 클립 몸체부와 일체화되도록 체결된 방열 슬러그(slug)부를 포함하는 클립 구조체; 및
    상기 방열 슬러그부의 표면을 노출하며 상기 반도체 칩 및 상기 클립 몸체부, 상기 다운셋 부분을 덮어 보호하는 밀봉부를 포함하고,
    상기 방열 슬러그부는 상면에 방열 면적을 확장하기 위해 "V"자형 또는 "U"자형 단면 형상을 가지도록 펀칭(punching)된 다수의 표면확장용 홈들을 가지고,
    상기 클립 몸체부와 상기 다운셋 부분 사이에 오목한 단차홈을 가지고,
    상기 방열 슬러그부는 상기 클립 몸체부와 동일한 금속 또는 다른 금속을 포함하고,
    상기 방열 슬러그부는 상기 클립 몸체부에 초음파 용접(ultrasonic welding)된 반도체 패키지.
  10. 기판 상에 실장된 반도체 칩;
    상기 반도체 칩에 접착재에 의해 접속된 클립(clip) 몸체부, 상기 클립 몸체부로부터 일 방향으로 연장되고 일정 각도 구부러져 상기 기판 부분에 단부가 커플링(coupling)된 다운셋(downset) 부분, 및 상기 클립 몸체부 표면 부분에 하면이 일체화되도록 체결되고 반대측 상면에 방열 면적을 확장하기 위해서 “V”자형 또는 “U”자형 단면 형상을 가지도록 펀칭(punching)된 다수의 표면확장용 홈들을 가지는 방열 슬러그(slug)부를 포함하는 클립 구조체; 및
    상기 방열 슬러그부의 표면을 노출하며 상기 반도체 칩 및 상기 클립 몸체부, 상기 다운셋 부분을 덮어 보호하는 밀봉부를 포함하고,
    상기 클립 몸체부와 상기 다운셋 부분 사이에 오목한 단차홈을 가지고,
    상기 방열 슬러그부는 상기 클립 몸체부와 동일한 금속 또는 다른 금속을 포함하고,
    상기 방열 슬러그부는 상기 클립 몸체부에 초음파 용접(ultrasonic welding)된 반도체 패키지.



  11. 제1항에 있어서,
    상기 수용 홈은, 상기 수용 홈 형상을 제공하는 마크툴(mark tool) 또는 몰드(mold)를 이용한 덴트(dent) 형성 과정이나 프레스(press) 과정으로 "V" 자 단면 형상이나 "U"자 단면 형상을 가지도록 형성된 홈인 반도체 패키지를 위한 반도체 클립 구조체.
  12. 제8항에 있어서,
    상기 표면확장용 홈은 홈 형상을 제공하는 돌기들을 구비한 마크툴(mark tool) 또는 몰드(mold)를 이용하는 덴트(dent) 형성 과정이나 프레스(press) 과정으로 형성된 홈인
    반도체 패키지를 위한 반도체 클립 구조체.
  13. 제9항에 있어서,
    상기 표면확장용 홈은 홈 형상을 제공하는 돌기들을 구비한 마크툴(mark tool) 또는 몰드(mold)를 이용하는 덴트(dent) 형성 과정이나 프레스(press) 과정으로 형성된 홈인
    반도체 패키지.
  14. 제10항에 있어서,
    상기 표면확장용 홈은 홈 형상을 제공하는 돌기들을 구비한 마크툴(mark tool) 또는 몰드(mold)를 이용하는 덴트(dent) 형성 과정이나 프레스(press) 과정으로 형성된 홈인
    반도체 패키지.


KR2020160001496U 2016-03-18 2016-03-18 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지 Expired - Lifetime KR200482370Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020160001496U KR200482370Y1 (ko) 2016-03-18 2016-03-18 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2020160001496U KR200482370Y1 (ko) 2016-03-18 2016-03-18 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140055920A Division KR20150129269A (ko) 2014-05-09 2014-05-09 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법

Publications (2)

Publication Number Publication Date
KR20160001373U KR20160001373U (ko) 2016-04-28
KR200482370Y1 true KR200482370Y1 (ko) 2017-02-02

Family

ID=55916155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020160001496U Expired - Lifetime KR200482370Y1 (ko) 2016-03-18 2016-03-18 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지

Country Status (1)

Country Link
KR (1) KR200482370Y1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535589B2 (en) 2017-07-14 2020-01-14 Jmj Korea Co., Ltd. Clip structure and semiconductor package using the same
US10714450B2 (en) 2018-07-02 2020-07-14 Jmj Korea Co., Ltd. Method of bonding terminal of semiconductor chip using solder bump and semiconductor package using the same
US10896889B2 (en) 2018-11-27 2021-01-19 Jmj Korea Co., Ltd. Multilayer clip structure attached to a chip
US11189550B2 (en) 2018-04-10 2021-11-30 Jmj Korea Co., Ltd. Low-cost semiconductor package using conductive metal structure

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494195B (zh) * 2018-11-14 2024-12-06 深圳市元拓高科半导体有限公司 具有双面导热散热结构的半导体元件
US11600547B2 (en) * 2019-12-02 2023-03-07 Infineon Technologies Austria Ag Semiconductor package with expanded heat spreader

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013055218A (ja) * 2011-09-05 2013-03-21 Kiko Kagi Kofun Yugenkoshi 放熱装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
KR101208332B1 (ko) * 2010-11-15 2012-12-05 제엠제코(주) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013055218A (ja) * 2011-09-05 2013-03-21 Kiko Kagi Kofun Yugenkoshi 放熱装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535589B2 (en) 2017-07-14 2020-01-14 Jmj Korea Co., Ltd. Clip structure and semiconductor package using the same
US11189550B2 (en) 2018-04-10 2021-11-30 Jmj Korea Co., Ltd. Low-cost semiconductor package using conductive metal structure
US10714450B2 (en) 2018-07-02 2020-07-14 Jmj Korea Co., Ltd. Method of bonding terminal of semiconductor chip using solder bump and semiconductor package using the same
US10896889B2 (en) 2018-11-27 2021-01-19 Jmj Korea Co., Ltd. Multilayer clip structure attached to a chip

Also Published As

Publication number Publication date
KR20160001373U (ko) 2016-04-28

Similar Documents

Publication Publication Date Title
KR200482370Y1 (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지
US7838340B2 (en) Pre-molded clip structure
KR101631232B1 (ko) 클립을 이용한 적층 패키지
KR20160033870A (ko) 클립 구조체를 이용한 반도체 패키지
JP2009516389A (ja) リードフレーム及びクリップを使用する半導体ダイ・パッケージ、並びに製造方法
CN110520983A (zh) 半导体装置
CN103534796B (zh) 半导体装置和半导体装置的制造方法
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
CN104218007B (zh) 小脚印半导体封装
US20140110833A1 (en) Power module package
JP6150866B2 (ja) 電力半導体装置
CN112185923A (zh) 半导体装置的引线框架组件
KR101569769B1 (ko) 반도체 패키지 및 이를 위한 클립 구조체, 이의 제조 방법
US20110163432A1 (en) Semiconductor device and method of manufacturing the same
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
KR20150129269A (ko) 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법
US20080111232A1 (en) Semiconductor package
US20130256920A1 (en) Semiconductor device
KR200484570Y1 (ko) 클립 구조체를 이용한 반도체 패키지
KR101561920B1 (ko) 반도체 패키지
KR200478914Y1 (ko) 반도체 패키지
CN115579346B (zh) 功率模块的连接结构、封装结构以及制作工艺
US20240304530A1 (en) Power converter apparatus
KR20160033869A (ko) 클립 구조체 제조 방법 및 이를 이용한 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
UA0105 Converted application for utility model registration

Patent event date: 20160318

Patent event code: UA01011R05D

Comment text: Application for Conversion into Application for Utility Model Registration

Application number text: 1020140055920

Filing date: 20140509

UA0201 Request for examination
UG1501 Laying open of application
E902 Notification of reason for refusal
UE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event code: UE09021S01D

Patent event date: 20160511

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 20170103

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 20170110

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 20170111

UG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20191209

Year of fee payment: 4

UR1001 Payment of annual fee

Payment date: 20191209

Start annual number: 4

End annual number: 4

UR1001 Payment of annual fee

Payment date: 20201216

Start annual number: 5

End annual number: 5

UR1001 Payment of annual fee

Payment date: 20220208

Start annual number: 6

End annual number: 6

UR1001 Payment of annual fee

Payment date: 20240102

Start annual number: 8

End annual number: 8

UC1801 Expiration of term

Termination category: Expiration of duration

Termination date: 20241109