KR20160004602A

KR20160004602A - 적층 인덕터, 적층 인덕터의 제조방법 및 적층 인덕터의 실장 기판

Info

Publication number: KR20160004602A
Application number: KR1020140083121A
Authority: KR
Inventors: 임정환; 하영진
Original assignee: 삼성전기주식회사
Priority date: 2014-07-03
Filing date: 2014-07-03
Publication date: 2016-01-13
Also published as: US20160005526A1

Abstract

본 발명의 일 실시 형태는 적층 배치된 복수의 절연층을 포함하며, 폭 치수보다 두께 치수가 크게 형성된 적층 본체 및 상기 복수의 절연층 상에 배치된 복수의 코일 패턴이 전기적으로 접속되어 상기 적층 본체 내부에 형성된 내부 코일부를 포함하며, 상기 적층 본체의 폭 방향으로 마주보는 제1 측면 및 제2 측면은 오목한 형상을 갖는 적층 인덕터 및 그 실장 기판을 제공한다.

Description

적층 인덕터, 적층 인덕터의 제조방법 및 적층 인덕터의 실장 기판{Multi-layered inductor, manufacturing method of the same and board having the same mounted thereon}

본 발명은 적층 인덕터, 적층 인덕터의 제조방법 및 적층 인덕터의 실장 기판에 관한 것이다.

전자부품 중 하나인 인덕터(inductor)는 저항, 커패시터와 더불어 전자회로를 이루어 노이즈(Noise)를 제거하는 대표적인 수동소자로써, 전자기적 특성을 이용하여 커패시터와 조합하여 특정 주파수 대역의 신호를 증폭시키는 공진회로, 필터(Filter) 회로 등의 구성에 사용된다.

인덕터는 일반적으로 절연 재료 또는 자성 재료로 이루어진 적층 본체, 적층 본체 내부에 형성된 내부 코일부 및 상기 내부 코일부과 접속되도록 적층 본체 표면에 설치된 외부전극을 구비한다.

인덕터는 기판에 실장되어 사용될 수 있으며, 기판 실장 시 회로기판 상의 실장 패드 상에 솔더링을 통하여 전기적으로 연결되며 상기 실장 패드는 기판 상의 배선 패턴이나 도전성 비아를 통해 다른 외부 회로와 연결될 수 있다.

인덕터의 기판 실장 시 인덕터의 정렬이 흐트러지는 경우 실장 불량이 발생할 수 있으며 인접한 전자부품과의 접촉으로 인한 쇼트가 발생할 수 있다.

대한민국 공개특허공보 제2011-0128554호

본 발명의 일 실시예의 목적은 적층 인덕터, 적층 인덕터의 제조방법 및 적층 인덕터의 실장 기판을 제공하는 것이다.

본 발명의 일 실시형태는 적층 배치된 복수의 절연층을 포함하며, 폭 치수보다 두께 치수가 크게 형성된 적층 본체 및 상기 복수의 절연층 상에 배치된 복수의 코일 패턴이 전기적으로 접속되어 상기 적층 본체 내부에 형성된 내부 코일부를 포함하며, 상기 적층 본체의 폭 방향으로 마주보는 제1 측면 및 제2 측면은 오목한 형상을 갖는 적층 인덕터 및 그 실장 기판을 제공한다.

본 발명의 다른 일 실시형태는 소결 수축률이 다른 절연 시트를 복수 개 마련하는 단계, 상기 절연 시트 상에 내부코일 패턴을 형성하는 단계, 상기 내부코일 패턴이 형성된 절연 시트를 적층하여 시트 적층체를 형성하는 단계 및 상기 시트 적층체를 소결하여 적층 본체를 형성하는 단계를 포함하며, 상기 시트 적층체를 마련하는 단계는 소결 수축률이 큰 절연 시트가 소결 수축률이 작은 절연 시트보다 두께 방향 중심부에 인접하도록 배치되는 적층 인덕터의 제조방법을 제공한다.

본 발명의 일 실시형태에 의하면 기판 실장 시 칩 쓰러짐 현상이 개선되고 실장 안정성이 우수한 적층 인덕터, 적층 인덕터의 제조방법 및 그 실장 기판을 제공할 수 있다.

도 1은 본 발명의 일 실시형태에 따른 적층 인덕터의 사시도이다.
도 2는 본 발명의 일 실시형태에 따른 적층 인덕터의 일 구성인 적층 본체의 분해 사시도이다.
도 3은 도 1의 A-A' 단면도이다.
도 4는 도 1의 B-B' 단면도이다.
도 5는 본 발명의 다른 일 실시형태에 따른 적층 인덕터의 제조방법을 나타내는 공정 흐름도이다.
도 6은 본 발명의 또 다른 일 실시형태에 따른 적층 인덕터의 실장 기판을 개략적으로 도시한 사시도이다.
도 7은 도 6의 C-C' 단면도이다.

이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

적층 인덕터

도 1은 본 발명의 일 실시형태에 따른 적층 인덕터의 사시도이고, 도 2는 본 발명의 일 실시형태에 따른 적층 인덕터의 일 구성인 적층 본체의 분해 사시도이다.

도 1 및 도 2를 참조하면, 본 발명의 일 실시형태의 적층 인덕터(100)는 적층 본체(110), 내부 코일부(120) 및 외부전극(130)을 포함한다.

상기 적층 본체(110)는 복수의 절연층(111, 111')이 적층되어 형성되며, 상기 적층 본체의 형상, 치수 및 절연층의 적층 수가 본 실시형태에 도시된 것으로 한정되는 것은 아니다.

적층 본체(110)를 형성하는 복수의 절연층(111, 111')은 소결된 상태로, 인접하는 절연층 사이의 경계는 확인하기 곤란할 정도로 일체화될 수 있다.

적층 본체(110)는 대략적인 육면체 형상일 수 있으며, 본 발명의 실시형태를 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도 1에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향, 두께 방향을 나타낸다.

본 실시 형태에서는 설명의 편의를 위해 적층 본체(110)의 두께 방향으로 대향되는 두 면을 상면(5) 및 하면(6)으로, 상기 상면 및 하면을 연결하며 서로 폭 방향으로 대향하는 두 면을 제1 측면(1) 및 제2 측면(2)으로, 이와 수직으로 교차되며 서로 길이 방향으로 대향되는 두 면을 제3 측면(3) 및 제4 측면(4)으로 정의하기로 한다.

상기 상면 및 하면은 특별한 표시가 없는한 별도로 구분되는 것은 아니고, 두께 방향 일면 및 타면으로 이해될 수 있다.

상기 적층 본체(110)는 자성체를 포함할 수 있다.

예를 들어, 상기 적층 본체(110)는 Mn-Zn계 페라이트, Ni-Zn계 페라이트, Ni-Zn-Cu계 페라이트, Mn-Mg계 페라이트, Ba계 페라이트, Li계 페라이트를 포함할 수 있으며, 이에 한정되지 않고 공지된 다양한 자성체를 포함할 수 있다.

상기 복수의 절연층(111)의 일면에는 내부 코일부(120) 형성을 위한 내부 코일 패턴(121)이 형성되고, 상기 절연층의 두께 방향으로는 상하에 위치한 코일 패턴을 전기적으로 접속시키기 위한 도전성 비아가 관통 형성될 수 있다.

따라서 각 절연층(111)에 형성된 내부 코일 패턴(121)의 일단은 인접하는 절연층에 형성된 도전성 비아를 통해 서로 전기적으로 연결되어 내부 코일부(120)를 형성하게 된다.

상기 내부 코일 패턴(121)은 적층 본체(110)를 형성하는 복수의 절연층 상에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 형성될 수 있다.

내부 코일 패턴(121)이 인쇄된 각 절연층(111)에는 소정의 위치에 비아(via)가 형성되고, 상기 비아를 통해 각 절연층에 형성된 내부 코일 패턴(121)은 전기적으로 상호 연결되어 하나의 내부 코일부(120)을 형성할 수 있다.

상기 내부 코일 패턴(121)을 형성하는 도전성 금속은 전기 전도도가 우수한 금속이라면 특별히 제한되지 않으며 예를 들면, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu) 또는 백금(Pt) 등의 단독 또는 혼합 형태일 수 있다. 전기 전도성의 향상 및 제조 비용의 절감을 모두 고려하였을 때, 가장 바람직하게는 구리(Cu)를 사용할 수 있다.

내부 코일부(120)를 형성하는 복수의 내부 코일 패턴(121) 중 두 개의의 내부 코일 패턴은 외부 전극과 연결되기 위해 적층 본체의 외부로 인출되는 인출부(123)를 포함할 수 있다.

상기 내부 코일 패턴이 배치된 절연층(111)의 적층 방향 일측 및 타측에는 내부 코일 패턴이 배치되지 않은 절연층(111')이 배치될 수 있다.

내부 코일 패턴이 배치되지 않은 절연층(111')은 내부 코일부(120)의 상측 및 하측에 배치되어 상부 커버부(112) 및 하부 커버부(113)를 형성할 수 있다.

상기 외부전극(130)은 상기 적층 본체(110)의 양 단면으로 노출되는 내부 코일부(120)의 인출부(123)와 접속하도록 적층 본체(110)의 외부면에 형성될 수 있다.

예를 들어, 외부 전극(130)은 적층 본체(110)의 제3 측면 및 제4 측면에 형성될 수 있으며, 적층 본체(110)의 상면(5), 하면(6) 및/또는 제1 측면(1), 제2 측면(2)으로 연장되어 형성될 수 있다.

상기 외부 전극(130)은 전기 전도성이 뛰어난 금속을 포함하여 형성될 수 있으며 예를 들어, 니켈(Ni), 구리(Cu), 주석(Sn) 또는 은(Ag) 등의 단독 또는 이들의 합금 등으로 형성될 수 있다.

도 1에 도시된 바와 같이, 본 발명의 일 실시형태에 따른 적층 인덕터는 고용량 구현을 위하여, 폭과 두께를 거의 동일한 치수로 설정한 것이 아니라 상기 적층 본체(110)의 폭(W) 치수에 비하여 두께(T) 치수가 더 크게 형성된다.

본 발명의 일 실시형태에 따르면, 상기 적층 본체의 상면(5) 또는 하면(6)은 상기 적층 인덕터를 인쇄 회로 기판에 실장할 때, 인쇄 회로 기판과 인접하여 대향하는 실장면일 수 있다.

본 발명의 일 실시형태에 따른 적층 인덕터(100)는 적층 본체(110)의 두께 치수의 증가로 기판 실장 시 충분한 공간 확보가 가능하면서 고용량을 구현할 수 있다.

본 발명의 일 실시형태와 같이 적층 본체(110)의 두께 치수가 폭 치수보다 크게 형성되는 경우, 기판 실장 시 기판에서 적층 인덕터가 차지하는 면적이 동일하더라도 보다 고용량을 확보할 수 있는 장점이 있으나, 적층 인덕터의 무게 중심 상승으로 실장 시 픽업(Pick-up) 과정에서 칩이 테이핑 포켓 내에서 기울어져 있어 집어 올리지 못하는 불량이 발생하거나 장착 과정에서 칩 쓰러짐 현상이 발생하는 빈도가 증가하는 문제가 발생할 수 있다.

또한, 적층 인덕터의 기판 실장 시, 리플로우 공정 시 또는 기판 실장 후 칩 쓰러짐 현상이 발생하거나 적층 인덕터의 위치가 변하는 실장 불량이 발생할 수 있으며, 실장 불량이 발생한 경우, 인접하게 배치된 전자부품과의 접촉으로 쇼트가 발생할 수 있다.

본 발명의 일 실시형태에 의하면, 상기 적층 본체(110)의 두께 방향 중심부가 오목하게 형성되어 상술한 문제점을 개선할 수 있다.

예를 들어, 상기 적층 본체(110)의 두께 방향 상부 또는 하부의 길이-폭 단면의 단면적은 상기 적층 본체(110)의 두께 방향 중심부의 길이-폭 단면의 단면적 보다 넓게 형성될 수 있다.

예를 들어, 상기 적층 본체(110)를 두께 방향으로 3등분 하였을 때, 두께 방향 상부 및 하부의 부피는 상기 적층 본체의 두께 방향 중심부의 부피보다 클 수 있다.

상기 적층 본체(110)는 두께 방향 상부 및 하부에 포함된 절연층의 소결 수축률과 상기 적층 본체의 두께 방향 중심부에 포함된 절연층의 소결 수축률은 서로 다를 수 있다.

예를 들어, 상기 적층 본체(110)의 두께 방향 상부 및 하부에 포함된 절연층(111)의 소결 수축률은 상기 적층 본체의 두께 방향 중심부에 포함된 절연층(111)의 소결 수축률보다 작을 수 있다.

예를 들어, 상기 적층 본체(110) 내에서 상기 적층 본체의 두께 방향 중심과 인접할수록 수축률이 큰 절연층이 배치될 수 있다.

이로 인해, 소결 전의 적층 본체는 두께 방향에서 실질적으로 동일한 폭 및 길이를 갖더라도, 소결 수축률의 차이에 의해 소결 후의 적층 본체는 두께 방향 중심부가 오목하게 형성될 수 있다.

본 발명의 일 실시형태에 의하면, 상기 적층 본체(110)는 두께 방향 중심부가 오목하게 형성되고 기판 실장 시 실장면이 되는 상면 및 하면과 인접한 두께 방향 상부 및 하부가 더 넓게 형성되어, 적층 인덕터의 실장 안정성을 향상시킬 수 있다.

도 3은 도 1의 A-A' 단면도이고, 도 4는 도 1의 B-B'단면도이다.

도 3을 참조하면, 상기 적층 본체(110)의 폭 방향으로 대향하는 제1 측면(1) 및 제2 측면(2)은 오목한 형상을 가질 수 있다.

상기 적층 본체(110)의 두께 방향 중심부의 폭을 W1, 상기 적층 본체의 상부 또는 하부의 폭을 W2로 규정할 때, 1.01≤W2/W1≤1.3을 만족할 수 있다.

도 4를 참조하면, 상기 적층 본체(110)의 길이 방향으로 대향하는 제3 측면(3) 및 제4 측면(4)은 오목한 형상을 가질 수 있다.

상기 적층 본체(110)의 두께 방향 중심부의 길이를 L1, 상기 적층 본체의 상부 또는 하부의 길이를 L2로 규정할 때, 1.01≤L2/L1≤1.3을 만족할 수 있다.

상기 W2/W1가 1.01 미만으로 형성되는 경우, 적층 인덕터의 실장 안정성 개선 효과가 나타나지 않을 수 있고, 이로 인해 칩이 쓰러지거나 회전하는 실장 불량이 발생할 수 있다. 상기 W2/W1가 1.3을 초과하도록 형성되는 경우, 적층 본체의 두께 방향 중심부와 적층 본체의 상부 또는 하부의 수축률 차이로 적층 본체에 딜라미네이션이 발생할 수 있다.

상기 L2/L1이 1.01 미만으로 형성되는 경우, 적층 인덕터의 실장 안정성 개선 효과가 나타나지 않을 수 있고, 이로 인해 칩이 쓰러지거나 회전하는 실장 불량이 발생할 수 있다. 상기 L2/L1이 1.3을 초과하도록 형성되는 경우, 적층 본체의 두께 방향 중심부와 적층 본체의 상부 또는 하부의 수축률 차이로 적층 본체에 딜라미네이션이 발생할 수 있다.

보다 바람직하게, 실장 안정성 개선 효과를 향상시키기 위해 W2/W1 및 L2/L1은 각각 1.05≤W2/W1≤1.3 및 1.05≤L2/L1≤1.3을 만족할 수 있다.

본 발명의 일 실시형태와 같이, 적층 본체(110)의 두께 방향 상부 및 하부의 부피가 적층 본체(110)의 중심부의 부피보다 크게 형성되는 경우, 적층 인덕터의 기판 실장 시 발생하는 칩 쓰러짐 및 칩 회전과 같은 실장 불량을 개선하여 실장 안정성을 향상시킬 수 있다.

적층 인덕터의 제조방법

도 5는 본 발명의 다른 일 실시형태에 따른 적층 인덕터의 제조방법을 나타내는 공정 흐름도이다.

도 5를 참조하면, 본 실시형태에 따른 적층 인덕터의 제조방법은 절연 시트를 복수 개 마련하는 단계(S1), 상기 절연 시트 상에 내부 코일 패턴을 형성하는 단계(S2), 상기 절연 시트를 적층하여 시트 적층체를 형성하는 단계(S3) 및 상기 시트 적층체를 소결하여 적층 본체를 형성하는 단계(S4)를 포함할 수 있다.

본 발명의 일 실시형태에 의하면, 상기 적층 본체를 형성하는 단계(S4) 이후, 외부전극을 형성하는 단계를 더 포함할 수 있다.

이하에서는 본 발명의 일 실시형태에 따른 적층 인덕터의 제조 방법을 보다 상세히 설명하나 반드시 이에 한정되는 것은 아니다.

먼저, 소결 수축률이 다른 복수 개의 절연 시트를 마련할 수 있다(S1). 상기 복수개의 절연 시트는 모두 소결 수축률이 다를 필요는 없으며, 2 이상의 절연 시트가 동일한 소결 수축률을 가질 수 있다.

상기 절연 시트의 소결 수축률은 절연 시트를 구성하는 재료의 함량으로 조절할 수 있으며, 반드시 이에 제한되는 것은 아니다.

상기 절연 시트의 제조에 사용되는 절연체는 특별히 제한되지 않으며, 자성체를 포함할 수 있다. 상기 자성체는 특별히 제한되지 않으며 예를 들면, Mn-Zn계 페라이트, Ni-Zn계 페라이트, Ni-Zn-Cu계 페라이트, Mn-Mg계 페라이트, Ba계 페라이트, Li계 페라이트 등의 공지된 페라이트 분말을 사용할 수 있으며, 이에 한정되는 것은 아니다.

예를 들어, 상기 자성체 및 유기물을 혼합하여 형성된 슬러리를 캐리어 필름(carrier film) 상에 도포 및 건조하여 복수의 절연 시트를 마련할 수 있다.

다음으로, 상기 절연 시트 상에 내부 코일 패턴을 형성할 수 있다.(S2)

상기 내부 코일 패턴은 도전성 금속을 포함하는 도전성 페이스트를 절연 시트 상에 인쇄 공법 등으로 도포하여 형성할 수 있다. 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

상기 도전성 금속은 전기 전도도가 우수한 금속이라면 특별히 제한되지 않으며 예를 들면, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au), 구리(Cu) 또는 백금(Pt) 등의 단독 또는 혼합 형태일 수 있다. 전기 전도성의 향상 및 제조 비용의 절감을 모두 고려하였을 때, 바람직하게는 구리(Cu)를 사용할 수 있다.

다음으로, 상기 내부코일 패턴이 형성된 절연 시트를 적층하여 시트 적층체를 형성할 수 있다(S3). 소결 수축률이 상대적으로 큰 절연 시트가 시트 적층체의 두께 방향 중심부에 배치되고, 소결 수축률이 상대적으로 작은 절연 시트가 시트 적층체의 두께 방향 상부 및 하부에 배치되도록 절연 시트가 적층될 수 있다. 소결 전의 시트 적층체는 두께 방향에서 길이 및 폭이 실질적으로 일정하게 형성될 수 있다.

상기 시트 적층체의 두께 방향 중심부에 배치되는 절연 시트의 소결 수축률을 S1, 상기 시트 적층체의 두께 방향 상부 또는 하부에 배치되는 절연 시트의 소결 수축률을 S2로 규정할 할 때, S2/S1는 1.01≤S2/S1≤1.3을 만족할 수 있다.

S2/S1가 1.01 미만인 경우, 소결 수축률 차이가 미비하여 소결 후 형성된 적층 인덕터의 실장 안정성 개선효과가 나타나지 않을 수 있으며, S2/S1가 1.3을 초과하는 경우, 소결 수축률 차이로 적층 본체의 소결과정에서 적층 본체에 딜라미네이션이 발생하거나 크랙이 발생할 수 있다.

보다 바람직하게, 상기 S2/S1는 1.05≤S2/S1≤1.3을 만족할 수 있다.

예를 들어, 절연 시트의 소결 수축률은 절연 시트의 소결 전 폭에 대한 소결 후 폭의 비로 정의될 수 있다.

이후, 상기 시트 적층체를 소결하여 적층 본체를 형성할 수 있다(S4).

페라이트를 포함하는 절연 시트를 적층한 시트 적층체의 경우 환원 분위기에서 소성을 진행할 경우 페라이트의 환원으로 인하여 자성 특성이 열화될 수 있으므로, 약환원 분위기에서 소결을 수행할 수 있다. 소결 온도는 850℃ 내지 1100℃일 수 있으며 이에 제한되는 것은 아니다.

다음으로, 상기 소결된 적층 본체(110)의 단면에 상기 내부 코일부(120)의 인출부(123)와 접속하는 외부전극(130)을 형성할 수 있다.

상기 외부 전극(130)은 전기 전도성이 뛰어난 금속을 포함하는 도전성 페이스트를 사용하여 형성할 수 있으며 예를 들어, 니켈(Ni), 구리(Cu), 주석(Sn) 또는 은(Ag) 등의 단독 또는 이들의 합금 등을 포함하는 도전성 페이스트일 수 있다. 외부전극(130)을 형성하는 방법은 외부 전극(130)의 형상에 따라 프린팅 뿐만 아니라 딥핑(dipping)법 등을 수행하여 형성할 수 있다.

그 외 상술한 본 발명의 일 실시형태에 따른 적층 인덕터의 특징과 동일한 부분에 대해서는 여기서 생략하도록 한다.

적층 인덕터의 실장 기판

도 6은 본 발명의 또 다른 일 실시형태에 따른 적층 인덕터의 실장 기판을 개략적으로 도시한 사시도이고, 도 7은 도 6의 C-C' 단면도이다.

도 6 및 도 7을 참조하면, 본 실시 형태에 따른 적층 인덕터의 실장 기판(200)은 적층 인덕터(100) 및 적층 인덕터(100)가 실장되는 인쇄회로기판(210)을 포함한다. 상기 인쇄회로기판(210)은 인쇄회로기판(210)의 상면에 형성된 전극 패드(221, 222)를 포함한다.

상기 적층 인덕터(100)는 상술한 본 발명의 일 실시형태에 따른 적층 인덕터로 이하에서는 자세한 설명은 중복을 피하기 위해 생략하도록 한다.

상기 전극 패드(221, 222)는 상기 적층 인덕터(100)의 외부전극(130)과 각각 연결되는 제1 및 제2 전극 패드(221, 222)로 이루어질 수 있다.

이때, 적층 인덕터(100)의 상기 외부전극(130)은 각각 제1 및 제2 전극 패드(221, 222) 위에 접촉되게 위치한 상태에서 솔더(230)에 의해 인쇄회로기판(210)과 전기적으로 연결될 수 있다.

도 6 및 도 7에 도시된 바와 같이, 본 발명의 일 실시형태와 같이, 적층 본체의 중심부가 오목하게 형성되어 적층 본체의 두께 방향 상부 및 하부의 부피가 적층 본체의 중심부의 부피보다 크게 형성되는 경우, 기판과 대향하는 실장면이 상대적으로 넓게 형성되고 적층 인덕터의 기판 실장 시 실장 안정성을 향상시킬 수 있다.

실험 예

하기 표 1은 적층 본체의 중심부 폭(W1)에 대한 적층 본체의 상하부 폭(W2)의 비(W2/W1)에 따른 적층 인덕터의 기판 실장 시 적층 인덕터의 실장 불량 및 적층 본체의 딜라미네이션 발생 여부를 나타내는 데이터이다.

본 실험 예의 적층 인덕터는 사이즈가 약 길이×폭×두께로 약 0.6mm×0.3mm×0.6mm 이며, 상기 적층 인덕터의 길이 및 폭은 적층 인덕터의 하부를 기준으로 하여 측정되었다.

본 실험 예의 적층 인덕터의 제조에 사용되는 소결 전의 시트 적층체는 두께 방향에서 길이 및 폭이 실질적으로 동일하게 제조되었으며, 소결 후 폭은 적층 시트의 수축률 차이를 이용하여 하기 표 1의 W2/W1 값에 따라 다양하게 제조되었다.

본 실험 예에서 적층 본체의 중심부에 대한 상하부의 소결 수축률 비는 적층 본체의 상하부 폭(W2)에 대한 중심부 폭(W1)의 비(W2/W1)와 동일한 것으로 이해될 수 있다.

적층 본체의 상부, 하부 및 중심부는 적층 본체를 두께 방향으로 3 등분하여 구분될 수 있으며, 본 실험 예에서 적층 본체의 상하부 폭(W2)은 상부 및 하부에서 가장 넓은 폭으로 측정되었으며, 적층 본체의 중심부 폭(W1)은 적층 본체의 중심부에서 가장 좁은 폭으로 측정되었다.

하기 표 1에서 적층 인덕터를 기판에 실장 시 적층 인덕터가 쓰러지거나, 틀어짐이 발생하거나, 위치가 이동한 경우 실장 불량으로 판정하였으며, 소결 후 적층 본체의 폭-두께 방향 단면을 관찰하여 딜라미네이션 발생 여부를 판정하였다.

샘플	W2/W1	실장 불량	딜라미네이션
1*	0.95	×	○
2*	1	×	○
3	1.05	○	○
4	1.1	○	○
5	1.15	○	○
6	1.2	○	○
7	1.25	○	○
8	1.3	○	○
9*	1.35	○	×
10*	1.4	○	×

* 표는 비교 예를 표시함.

○ : 실장 불량 발생, 딜라미네이션 미발생

× : 실장 불량 미발생, 딜라미네이션 발생

상기 표 1을 참조하면, W2/W1이 1.01 미만인 샘플 1 및 2는 실장 불량이 발생하는 것을 확인할 수 있으며, W2/W1이 1.3을 초과하는 샘플 9 및 10은 실장 불량은 발생하지 않으나, 적층 본체에 딜라미네이션이 발생하는 것을 확인할 수 있다.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다.

따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

100 : 적층인덕터
110 : 적층 본체
111, 111' : 절연층
120 : 내부 코일부
121 : 내부 코일 패턴
123 : 내부 코일부 인출부
130 : 외부전극
200 : 적층 인덕터의 실장 기판
210 : 인쇄회로기판
221, 222 : 제1 및 제2 전극 패드
230 : 솔더

Claims

적층 배치된 복수의 절연층을 포함하며, 폭 치수보다 두께 치수가 크게 형성된 적층 본체; 및
상기 복수의 절연층 상에 배치된 복수의 내부 코일 패턴이 전기적으로 접속되어 상기 적층 본체 내부에 형성된 내부 코일부; 를 포함하며,
상기 적층 본체의 폭 방향으로 마주보는 제1 측면 및 제2 측면은 오목한 형상을 갖는 적층 인덕터.
제1항에 있어서,
상기 적층 본체의 두께 방향 중심부의 적층 본체의 폭을 W1, 상기 적층 본체의 두께 방향 상부 또는 하부의 적층 본체의 폭을 W2로 규정할 할 때,
1.01≤W2/W1≤1.3을 만족하는 적층 인덕터.
제1항에 있어서,
상기 적층 본체의 두께 방향 중심부의 적층 본체의 폭을 W1, 상기 적층 본체의 두께 방향 상부 또는 하부의 적층 본체의 폭을 W2로 규정할 할 때,
1.05≤W2/W1≤1.3을 만족하는 적층 인덕터.
제1항에 있어서,
상기 적층 본체의 길이 방향으로 마주보는 제3 측면 및 제4 측면은 오목한 형상을 갖는 적층 인덕터.
제1항에 있어서,
상기 적층 본체의 두께 방향 중심부의 적층 본체의 길이를 L1, 상기 적층 본체의 두께 방향 상부 또는 하부의 적층 본체의 길이를 L2로 규정할 할 때,
1.01≤L2/L1≤1.3을 만족하는 적층 인덕터.
제1항에 있어서,
상기 적층 본체의 두께 방향 상부 및 하부에 포함된 절연층의 수축률과 상기 적층 본체의 두께 방향 중심부에 포함된 절연층의 수축률은 서로 다른 적층 인덕터.
제1항에 있어서,
상기 적층 본체는 상기 적층 본체의 두께 방향 중심과 인접할수록 수축률이 큰 절연층이 배치되는 적층 인덕터.
적층된 복수의 절연층을 포함하며, 폭 치수보다 두께 치수가 크게 형성된 적층 본체;
상기 복수의 절연층 상에 배치된 복수의 내부 코일 패턴이 전기적으로 접속되어 상기 적층 본체 내부에 형성된 내부 코일부; 및
상기 적층 본체의 단면에 형성되며, 상기 내부 코일부와 접속하는 외부전극; 을 포함하며,
상기 적층 본체의 두께 방향 상부 또는 하부의 길이-폭 단면은 상기 적층 본체의 두께 방향 중심부의 길이-폭 단면보다 단면적이 넓게 형성된 적층 인덕터.
제8항에 있어서,
상기 적층 본체의 두께 방향 중심부의 적층 본체의 폭을 W1, 상기 적층 본체의 두께 방향 상부 또는 하부의 적층 본체의 폭을 W2로 규정할 할 때,
1.01≤W2/W1≤1.3을 만족하는 적층 인덕터.
제8항에 있어서,
상기 적층 본체의 두께 방향 중심부의 적층 본체의 길이를 L1, 상기 적층 본체의 두께 방향 상부 또는 하부의 적층 본체의 길이를 L2로 규정할 할 때,
1.01≤L2/L1≤1.3을 만족하는 적층 인덕터.
제8항에 있어서,
상기 적층 본체의 두께 방향 상부 및 하부에 포함된 절연층의 수축률과 상기 적층 본체의 두께 방향 중심부에 포함된 절연층의 수축률은 서로 다른 적층 인덕터.
제8항에 있어서,
상기 적층 본체는 상기 적층 본체의 두께 방향 중심과 인접할수록 수축률이 큰 절연층이 배치되는 적층 인덕터.
소결 수축률이 다른 절연 시트를 복수 개 마련하는 단계;
상기 절연 시트 상에 내부코일 패턴을 형성하는 단계;
상기 내부코일 패턴이 형성된 절연 시트를 적층하여 시트 적층체를 형성하는 단계; 및
상기 시트 적층체를 소결하여 적층 본체를 형성하는 단계; 를 포함하며,
상기 시트 적층체를 마련하는 단계는 소결 수축률이 큰 절연 시트가 소결 수축률이 작은 절연 시트보다 두께 방향 중심부에 인접하도록 배치되는 적층 인덕터의 제조방법.
제13항에 있어서,
상기 시트 적층체의 두께 방향 중심부에 배치되는 절연 시트의 수축률을 S1, 상기 시트 적층체의 두께 방향 상부 또는 하부에 배치되는 절연 시트의 수축률을 S2로 규정할 할 때,
1.01≤S2/S1≤1.3을 만족하는 적층 인덕터의 제조방법.
제13항에 있어서,
상기 적층 본체의 두께 방향 상부 또는 하부의 길이-폭 단면은 상기 적층 본체의 두께 방향 중심부의 길이-폭 단면보다 단면적이 넓게 형성된 적층 인덕터의 제조방법.
상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및
상기 인쇄회로기판에 실장되는 적층 인덕터; 을 포함하며,
상기 적층 인덕터는 적층된 복수의 절연층을 포함하며, 폭 치수보다 두께 치수가 크게 형성된 적층 본체 및 상기 복수의 절연층 상에 배치된 복수의 내부 코일 패턴이 전기적으로 접속되어 상기 적층 본체 내부에 형성된 내부 코일부를 포함하고, 상기 적층 본체의 폭 방향으로 마주보는 제1 측면 및 제2 측면은 오목한 형상을 갖는 적층 인덕터의 실장 기판.