KR20150049429A - 입력 공통모드 전압 샘플링 기반의 차동 증폭기 및 그를 이용한 비교기 - Google Patents

Abstract

본 기술은 차동 증폭기 및 그를 이용한 비교기에 관한 것으로, 입력 공통모드 전압을 선택적으로 생성하여 샘플링함으로써 입력 공통모드 전압의 가변이 가능하도록 함으로써 동작 마진을 유연(Flexible)하게 확보할 수 있는, 차동 증폭기 및 그를 이용한 비교기를 제공한다. 이러한 차동 증폭기는, 입력 공통모드 전압을 선택적으로 발생하기 위한 입력 공통모드 전압 발생기; 상기 입력 공통모드 전압 발생기로부터의 입력 공통모드 전압을 독립적으로 샘플링하기 위한 입력 공통모드 전압 샘플링부; 및 전단의 차동 증폭단으로부터의 제 1 비교 전압과 상기 입력 공통모드 전압 샘플링부에서 샘플링된 입력 공통모드 전압을 차동 증폭하기 위한 차동 증폭단을 포함할 수 있다.

Description

입력 공통모드 전압 샘플링 기반의 차동 증폭기 및 그를 이용한 비교기{DIFFERENTIAL AMPLIFIER BASED ON SAMPLING OF INPUT COMMON MODE VOLTAGE, AND COMPARATOR USING THAT}

본 발명의 몇몇 실시예들은 이미지 센서(IS : Image Sensor)에 관한 것으로, 더욱 상세하게는 입력 전압이 차동 증폭기의 두 입력단 중 한 입력단으로만 입력(즉, 싱글(Single)로 입력)되는 경우 차동 증폭기의 두 입력단 중 타 입력단에 공통모드 전압을 인가하는 차동 증폭기 및 그를 이용한 비교기에 관한 것이다.

씨모스 이미지 센서(CIS : CMOS Image Sensor)에서 발생할 수 있는 밴딩 노이즈(Banding Noise)를 제거하기 위해 아날로그-디지털 변환(ADC)을 수행하는 아날로그-디지털 변환 장치의 비교기의 구조를 전류의 변화가 없는 클래스 A 타입(Class A Type)의 차동 증폭기를 사용할 수 있다.

이때, 비교기의 첫 번째 단(First Stage) 증폭기는 기본적으로 픽셀(Pixel)로부터 들어오는 픽셀 출력 전압과 기준(Reference) 전압인 램프(Ramp) 전압을 비교하기 위해 차동 증폭기를 사용한다. 그러나 첫 번째 단 증폭기의 출력이 싱글-엔디드(Single-ended)로 두 번째 단 증폭기의 두 입력단 중 한 입력단으로 들어가는 경우, 두 번째 단 증폭기의 구조로 차동 증폭기를 사용하게 되면 두 번째 단 증폭기의 두 입력단 중 나머지 한쪽 입력단에 일정 전압의 입력 공통모드 전압(Input Common Mode Voltage)을 인가해야 한다.

이러한 경우에 입력 공통모드 전압을 많은 갯수(예를 들어 5M 씨모스 이미지 센서의 경우 약 2500개)의 전체 비교기에 곧바로 연결하면 각각의 비교기의 동작 상황에 따라 입력 공통모드 전압과 각각의 비교기 내에 있는 인접 노드와의 커플링의 정도가 다양하게 발생하기 때문에 각각의 비교기가 동작하는 시점이 달라지게 될 경우 아날로그-디지털 변환(ADC)을 수행하는데 있어서 입력 신호 처리에 왜곡이 발생하게 되는 문제점이 있다.

이러한 문제점을 해결하기 위한 종래 기술로는 셀프(Self)로 입력 공통모드 전압을 잡고 샘플링을 수행하는 회로가 있다. 이러한 회로의 경우, 일정 수준의 전압(고정 전압)을 샘플링할 수밖에 없는데 이러한 이유로 첫 번째 단과 두 번째 단이 동일한 전원 전압 레벨을 가져야만 하고, 또한 비교기의 동작 마진의 문제로 저전압에서는 사용하기가 곤란해지는 단점이 있다.

따라서 상기의 문제점을 해결하기 위해서는 새로운 방식의 기술이 필요하다.

본 발명의 실시예는 입력 공통모드 전압을 선택적으로 생성하여 샘플링함으로써 입력 공통모드 전압의 가변이 가능하도록 함으로써 동작 마진을 유연(Flexible)하게 확보할 수 있는, 입력 공통모드 전압 샘플링 기반의 차동 증폭기 및 그를 이용한 비교기를 제공한다.

본 발명의 실시예에 따른 차동 증폭기는, 입력 공통모드 전압을 선택적으로 발생하기 위한 입력 공통모드 전압 발생기; 상기 입력 공통모드 전압 발생기로부터의 입력 공통모드 전압을 독립적으로 샘플링하기 위한 입력 공통모드 전압 샘플링부; 및 전단의 차동 증폭단으로부터의 제 1 비교 전압과 상기 입력 공통모드 전압 샘플링부에서 샘플링된 입력 공통모드 전압을 차동 증폭하기 위한 차동 증폭단을 포함할 수 있다.

본 발명의 실시예에 따른 비교기는, 픽셀 어레이로부터의 픽셀 출력 전압과 램프 신호 발생기로부터의 램프 전압을 차동 증폭하기 위한 제 1 차동 증폭단; 입력 공통모드 전압을 선택적으로 발생하기 위한 입력 공통모드 전압 발생기; 상기 입력 공통모드 전압 발생기로부터의 입력 공통모드 전압을 독립적으로 샘플링하기 위한 입력 공통모드 전압 샘플링부; 및 상기 제 1 차동 증폭단으로부터의 제 1 비교 전압과 상기 입력 공통모드 전압 샘플링부에서 샘플링된 입력 공통모드 전압을 차동 증폭하기 위한 제 2 차동 증폭단을 포함할 수 있다.

본 발명의 실시예에 따른 상기 비교기는, 상기 제 1 차동 증폭단과 상기 제 2 차동 증폭단 사이에 오토 제로잉(Auto Zeroing)을 위한 커패시터를 더 포함할 수 있다.

본 발명의 실시예에 따른 상기 비교기는, 상기 제 2 차동 증폭단의 후단에 복수의 차동 증폭단을 더 포함할 수 있다.

본 발명의 실시예에 따른 상기 비교기는, 상기 제 2 차동 증폭단의 후단에, 전단의 차동 증폭단으로부터의 비교 전압과 상기 입력 공통모드 전압 샘플링부에서 샘플링된 입력 공통모드 전압을 차동 증폭하기 위한 복수의 차동 증폭단을 더 포함할 수 있다.

본 발명의 실시예에 따르면, 입력 공통모드 전압을 선택적으로 생성하여 샘플링함으로써 입력 공통모드 전압의 가변이 가능하도록 함으로써, 동작 마진을 유연(Flexible)하게 확보할 수 있는 효과가 있다. 즉, 첫 번째 단 증폭기의 출력 공통모드 전압에 따라 종속적으로 두 번째 단 증폭기의 입력 공통모드 전압이 정해지지 않고, 선택적으로 입력 공통모드 전압을 세팅할 수 있도록 함으로써, 상대적으로 낮은 전원 전압(저전압)의 상황에서도 동작 마진을 확보할 수 있다.

또한, 본 발명의 실시예는 첫 번째 단과 두 번째 단의 증폭기를 위한 전원 전압의 크기를 각각 달리 가져갈 수 있는 장점이 있다.

또한, 본 발명의 실시예는 첫 번째 단과 두 번째 단 사이에 오토 제로잉(Auto Zeroing)을 위한 커패시터(Capacitor)가 삽입되어 있을 경우에도 적용할 수 있는 장점이 있다.

또한, 본 발명의 실시예는 각각의 비교기마다 입력 공통모드 전압을 샘플링함으로써, 다른 비교기들의 동작에 의한 영향을 받지 않게 되기 때문에 신호 처리에 왜곡이 발생하지 않는다.

도 1은 본 발명에 대한 이해를 돕기 위한 일반적인 듀얼모드 비교기의 일예시도,
도 2는 본 발명의 일 실시예에 따른 입력 공통모드 전압 샘플링 기반의 차동 증폭기 및 그를 이용한 비교기의 구성도,
도 3은 본 발명의 다른 실시예에 따른 입력 공통모드 전압 샘플링 기반의 차동 증폭기를 이용한 비교기의 구성도이다.

본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.

도 1은 본 발명에 대한 이해를 돕기 위한 일반적인 듀얼모드 비교기의 일예시도이다.

도 1을 참조하면, 듀얼모드 비교기(10)는 제 1 비교부(11) 및 제 2 비교부(12)를 포함하는 2단의 비교기이다. 여기서, 제 1 비교부(11)는 램프 전압(RAMP)과 픽셀 출력 전압(POS)을 비교하여, 그 비교 결과에 상응하는 제 1 비교 전압(CMV1)을 제 2 비교부(12)로 출력한다. 이후, 제 2 비교부(12)는 제 1 비교 전압(CMV1)과 기준 전압(RV)을 비교하여, 그 비교 결과에 상응하는 제 2 비교 전압(CMV2)을 출력한다. 즉, 제 1 비교부(11)가 램프 전압(RAMP)과 픽셀 출력 전압(POS)의 차를 증폭한 전압에 상응하는 제 1 비교 전압(CMV1)을 제 2 비교부(12)로 출력하면, 제 2 비교부(12)는 제 1 비교 전압(CMV1)과 기준 전압(RV)의 차를 증폭한 전압에 상응하는 제 2 비교 전압(CMV2)을 출력한다. 이러한 도 1의 듀얼모드 비교기(10)는 단일 비교기에 비하여 비교적 큰 동작 마진(operation margin)을 얻을 수 있다.

여기서, 제 1 비교부(11)는 램프 전압(RAMP)과 픽셀 출력 전압(POS)에 기초하여 제 1 경로를 흐르는 제 1 전류와 제 2 경로를 흐르는 제 2 전류를 생성하는 제 1 대상 전압 입력부, 제 1 및 제 2 경로에 대하여 전류 미러 동작을 수행하고 제 1 출력 단자(OUT1)를 통하여 제 1 비교 전압(CMV1)을 출력하는 제 1 전류 미러부, 제 1 전류와 제 2 전류의 합에 상응하는 바이어스 전류를 생성하는 제 1 바이어스부, 및 오토 제로 신호(AZS)에 기초하여 오토 제로 동작을 수행하는 오토 제로부를 포함한다. 이때, 제 1 대상 전압 입력부는 제 6 및 제 7 트랜지스터(T6, T7)를 포함하고, 제 1 전류 미러부는 제 8 및 제 9 트랜지스터(T8, T9)를 포함하며, 제 1 바이어스부는 제 10 트랜지스터(T10)를 포함하고, 오토 제로부는 제 4 및/또는 제 5 스위치(SW4, SW5)를 포함한다.

그리고 제 2 비교부(12)는 제 1 비교 전압(CMV1)과 기준 전압(RV)에 기초하여 제 3 경로를 흐르는 제 3 전류와 제 4 경로를 흐르는 제 4 전류를 생성하는 제 2 대상 전압 입력부, 제 3 및 제 4 경로에 대하여 전류 미러 동작을 수행하고 제 2 출력 단자(OUT2)를 통하여 제 2 비교 전압(CMV2)을 출력하는 제 2 전류 미러부, 제 3 전류와 제 4 전류의 합에 상응하는 바이어스 전류를 생성하는 제 2 바이어스부, 및 오토 제로 모드에서 전류 미러부가 제 1 구조를 갖도록 결정하고, 비교 모드에서 전류 미러부가 제 2 구조를 갖도록 결정하는 모드 스위칭부를 포함한다. 이때, 제 2 대상 전압 입력부는 제 1 및 제 2 트랜지스터(T1, T2)를 포함하고, 제 2 전류 미러부는 제 3 및 제 4 트랜지스터(T3, T4)를 포함하며, 제 2 바이어스부는 제 5 트랜지스터(T5)를 포함하고, 모드 스위칭부는 제 1 내지 제 3 스위치(SW1, SW2, SW3)를 포함한다.

구체적으로, 제 6 트랜지스터(T6)는 게이트 단자가 램프 전압(RAMP)에 연결되고, 소스 전극이 제 10 트랜지스터(T10)의 드레인 전극에 연결되며, 드레인 전극이 제 8 트랜지스터(T8)의 드레인 전극에 연결된다. 제 7 트랜지스터(T7)는 게이트 전극이 픽셀 출력 전압(POS)에 연결되고, 소스 전극이 제 10 트랜지스터(T10)의 드레인 전극에 연결되며, 드레인 전극이 제 9 트랜지스터(T9)의 드레인 전극에 연결된다. 이때, 제 6 및 제 7 트랜지스터(T6, T7)는 엔모스 트랜지스터일 수 있다. 한편, 제 6 트랜지스터(T6)의 게이트 전극에는 제 2 커패시터(C2)가 연결되고, 제 7 트랜지스터(T7)의 게이트 전극에는 제 3 커패시터(C3)가 연결되는데, 이러한 제 2 및 제 3 커패시터(C2, C3)는 제 6 및 제 7 트랜지스터(T6, T7)에 램프 전압(RAMP)과 픽셀 출력 전압(POS)이 인가됨에 있어서 직류 성분을 제거한다.

그리고 제 8 트랜지스터(T8)는 게이트 전극이 제 9 트랜지스터(T9)의 게이트 전극에 연결되고, 소스 전극이 제 1 공급 전압(VDD)에 연결되며, 드레인 전극이 제 6 트랜지스터(T6)의 드레인 전극에 연결된다. 제 9 트랜지스터(T9)는 게이트 전극이 제 8 트랜지스터(T8)의 게이트 전극에 연결되고, 소스 전극이 제 1 공급 전압(VDD)에 연결되며, 드레인 전극이 제 7 트랜지스터(T7)의 드레인 전극에 연결된다. 이때, 제 8 및 제 9 트랜지스터(T8, T9)는 피모스 트랜지스터일 수 있다. 여기서, 제 8 트랜지스터(T8)의 게이트 전극과 제 9 트랜지스터(T9)의 게이트 전극은 제 8 트랜지스터(T8)의 드레인 전극에 연결되고, 제 9 트랜지스터(T9)의 드레인 전극은 제 1 출력 단자(OUT1)에 연결되어 램프 전압(RAMP)과 픽셀 출력 전압(POS)의 차를 증폭한 전압에 상응하는 제 1 비교 전압(CMV1)을 출력한다.

그리고 제 10 트랜지스터(T10)는 게이트 전극이 제 1 바이어스 전압(BIAS1)에 연결되고, 소스 전극이 제 2 공급 전압(GND)에 연결되며, 드레인 전극이 제 6 트랜지스터(T6)의 소스 전극과 제 7 트랜지스터(T7)의 소스 전극에 연결된다. 이때, 제 10 트랜지스터(T10)는 엔모스 트랜지스터일 수 있다. 한편, 제 1 공급 전압(VDD)은 전원 전압에 상응하고, 제 2 공급 전압(GND)은 접지 전압에 상응할 수 있다. 이와 같이, 제 10 트랜지스터(T10)는 일종의 전류원으로서의 역할을 수행한다.

그리고 제 4 스위치(SW4)는 제 6 트랜지스터(T6)의 게이트 전극과 드레인 전극 사이에 연결되고, 제 5 스위치(SW5)는 제 7 트랜지스터(T7)의 게이트 전극과 드레인 전극 사이에 연결된다. 오토 제로 모드에서 제 4 및 제 5 스위치(SW4, SW5)가 오토 제로 신호(AZS)에 응답하여 턴온되면, 제 6 트랜지스터(T6)의 게이트 전극과 드레인 전극이 서로 연결되고, 제 7 트랜지스터(T7)의 게이트 전극과 드레인 전극은 서로 연결된다. 그 결과, 제 1 비교부(11)의 오프셋이 제 2 및 제 3 커패시터(C2, C3)에 저장되기 때문에, 제 1 비교부(11)는 비교 모드에서 램프 전압(RAMP)과 픽셀 출력 전압(POS)을 비교함에 있어서, 제 1 비교부(11)의 오프셋에 의한 비교 오차를 제거할 수 있다. 도 1에서는 제 4 및 제 5 스위치(SW4, SW5)가 피모스 트랜지스터로 도시되어 있으나, 제 4 및 제 5 스위치(SW4, SW5)는 스위치 기능을 수행하는 임의의 소자로 구현할 수 있다. 한편, 제 4 및 제 5 스위치(SW4, SW5)가 피모스 트랜지스터인 경우, 오토 제로 신호(AZS)가 논리 "로우"의 신호에 상응할 때 제 4 및 제 5 스위치(SW4, SW5)가 턴온될 수 있다.

한편, 제 1 트랜지스터(T1)는 게이트 전극이 제 1 비교 전압(CMV1)에 연결되고, 소스 전극이 제 5 트랜지스터(T5)의 드레인 전극에 연결되며, 드레인 전극이 제 3 트랜지스터(T3)의 드레인 전극에 연결된다. 제 2 트랜지스터(T2)는 게이트 전극이 기준 전압(RV)에 연결되고, 소스 전극이 제 5 트랜지스터(T5)의 드레인 전극에 연결되며, 드레인 전극이 제 4 트랜지스터(T4)의 드레인 전극에 연결된다. 이때, 제 1 및 제 2 트랜지스터(T1, T2)는 엔모스 트랜지스터일 수 있다. 한편, 제 2 트랜지스터(T2)의 게이트 전극에는 제 1 커패시터(C1)가 연결되는데, 이러한 제 1 커패시터(C1)는 제 2 트랜지스터(T2)에 기준 전압(RV)이 인가됨에 있어서 직류 성분을 제거한다.

그리고 제 3 트랜지스터(T3)는 게이트 전극이 제 4 트랜지스터(T4)의 게이트 전극에 연결되고, 소스 전극이 제 1 공급 전압(VDD)에 연결되며, 드레인 전극이 제 1 트랜지스터(T1)의 드레인 전극에 연결된다. 또한, 제 4 트랜지스터(T4)는 게이트 전극이 제 3 트랜지스터(T3)의 게이트 전극에 연결되고, 소스 전극이 제 1 공급 전압(VDD)에 연결되며, 드레인 전극이 제 2 트랜지스터(T2)의 드레인 전극에 연결된다. 이때, 제 3 및 제 4 트랜지스터(T3, T4)는 피모스 트랜지스터일 수 있다. 한편, 제 2 출력 단자(OUT2)는 제 3 트랜지스터(T3)의 드레인 전극과 제 1 트랜지스터(T1)의 드레인 전극에 상응할 수 있다. 이러한 제 2 출력 단자(OUT2)를 통하여 제 1 비교 전압(CMV1)과 기준 전압(RV)의 차가 증폭된 전압에 상응하는 제 2 비교 전압(CMV2)이 출력된다.

그리고 제 5 트랜지스터(T5)는 게이트 전극이 제 2 바이어스 전압(BIAS2)에 연결되고, 소스 전극이 제 2 공급 전압(GND)에 연결되며, 드레인 전극이 제 1 트랜지스터(T1)의 소스 전극과 제 2 트랜지스터(T2)의 소스 전극에 연결된다. 이때, 제 5 트랜지스터(T5)는 엔모스 트랜지스터일 수 있다. 이와 같이, 제 5 트랜지스터(T5)는 제 2 비교부(12)에 있어서 일종의 전류원으로서의 역할을 수행한다.

그리고 제 1 및 제 2 스위치(SW1)에 의하여, 오토 제로 모드에서는 제 3 트랜지스터(T3)의 게이트 전극과 제 4 트랜지스터(T4)의 게이트 전극이 제 3 트랜지스터(T3)의 드레인 전극에 연결되고, 비교 모드에서는 제 3 트랜지스터(T3)의 게이트 전극과 제 4 트랜지스터(T4)의 게이트 전극이 제 4 트랜지스터(T4)의 드레인 전극에 연결된다. 즉, 제 1 스위치(SW1)는 오토 제로 모드에서 턴온되어 제 3 트랜지스터(T3)의 게이트 전극과 제 4 트랜지스터(T4)의 게이트 전극을 제 3 트랜지스터(T3)의 드레인 전극에 연결하고, 비교 모드에서 턴오프된다. 제 2 스위치(SW2)는 비교 모드에서 턴온되어 제 3 트랜지스터(T3)의 게이트 전극과 제 4 트랜지스터(T4)의 게이트 전극을 제 4 트랜지스터(T4)의 드레인 전극에 연결하고, 오토 제로 모드에서 턴오프된다. 그리고 제 3 스위치(SW3)는 오토 제로 모드에서 턴온되어 제 2 트랜지스터(T2)의 게이트 전극과 드레인 전극을 서로 연결하고, 비교 모드에서 턴오프된다. 도 1에서는 제 1 내지 제 3 스위치(SW1, SW2, SW3)가 피모스 트랜지스터로 도시되어 있으나, 제 1 내지 제 3 스위치(SW1, SW2, SW3)는 스위치 기능을 수행하는 임의의 소자로 구현할 수 있다. 한편, 제 1 내지 제 3 스위치(SW1, SW2, SW3)가 피모스 트랜지스터인 경우, 오토 제로 신호(AZS) 및 비교 모드 신호(CMS)가 논리 "로우"의 신호에 상응할 때 제 1 내지 제 3 스위치(SW1, SW2, SW3)가 턴온된다.

이와 같이, 듀얼모드 비교기(10)는 제 1 비교부(11) 및 제 2 비교부(12)를 포함하고, 제 2 비교부(12)는 오토 제로 모드에서 오토 제로 동작을 수행하는 구조를 가지다가, 비교 모드에서는 판단 시점 전후에 소모하는 전류 즉, 바이어스 전류를 일정하게 유지하는 구조를 가진다. 그리고 도 1에서 제 1 비교부(11)가 텔레스코픽(telescopic) 구조로 이루어져 있으나, 요구되는 조건에 따라 제 1 비교부(11)는 폴디드 캐스코드(folded-cascode) 구조, 또는 전류 미러(current mirrored) 구조 등의 다양한 구조를 가질 수 있다. 또한, 제 1 비교부(11)는 오토 제로 모드에서 오토 제로 동작을 수행하는 구조를 가지다가, 비교 모드에서는 판단 시점 전후에 바이어스 전류를 일정하게 유지하는 구조로 구현될 수 있다. 한편, 도 1의 제 2 비교부(12)의 구조도 하나의 예시로서, 요구되는 조건에 따라 설계 변경될 수 있다.

이처럼, 도 1에 도시된 일반적인 듀얼모드 비교기의 두 번째 단은 셀프(Self)로 입력 공통모드 전압을 잡고 샘플링을 수행하기 때문에 일정 수준의 전압(고정 전압)을 샘플링할 수밖에 없다. 이러한 이유로 첫 번째 단과 두 번째 단은 동일한 전원 전압 레벨을 가져야만 하고, 또한 비교기의 동작 마진의 문제로 저전압에서는 사용하기가 곤란해지는 단점이 있다.

즉, 첫 번째 단과 두 번째 단이 근본적으로 동일한 형태의 차동 증폭기를 사용한다고 할지라도 첫 번째 단 증폭기의 입력단에는 상대적으로 스윙(Swing) 폭이 적은 값이 인가되고, 두 번째 단 증폭기의 입력단의 경우 첫 번째 단의 출력 전압이 들어오는 형태이기 때문에 상대적으로 스윙(Swing) 폭이 큰 값이 인가된다. 따라서 도 1을 기준으로 피모스(PMOS)나 엔모스(NMOS) 타입의 차동 증폭기를 사용하는 어떤 경우라도 전류 소스(Current Source) 쪽의 동작 마진을 확보하는 데 있어서 전원 전압의 크기에 제한을 받게 되는 단점이 있다.

또한, 도 1에 도시된 일반적인 듀얼모드 비교기는 첫 번째 단과 두 번째 단 사이에 오토 제로잉(Auto Zeroing)을 위한 커패시터(Capacitor)가 삽입되어 있을 경우 적용할 수 없는 단점이 있다.

따라서 전술한 "입력 공통모드 전압과 각각의 비교기 내에 있는 인접 노드와의 커플링으로 인하여 아날로그-디지털 변환(ADC) 시에 왜곡이 발생하는 문제점"을 해결하기 위해서는 새로운 방식의 기술이 필요하다.

따라서 본 발명의 실시예에서는 입력 공통모드 전압을 각각마다 샘플링함으로써, 글로벌(Global)하게 발생하는 상호 간섭을 해결할 수 있다. 이때, 비교기 또는 비교기 어레이(Array)를 위한 입력 공통모드 전압 발생기가 선택적으로 입력 공통모드 전압을 발생하여 공급하도록 함으로써, 입력 공통모드 전압의 전압 레벨(Level)을 다양하게 조절할 수 있도록 한다.

다시 말하면, 본 발명의 실시예에서는 입력 공통모드 전압 발생기가 입력 공통모드 전압을 선택적으로 발생하여 비교기 또는 비교기 어레이(Array)로 인가하고, 각각의 비교기가 인가되는 입력 공통모드 전압을 독립적으로 샘플링한다. 예를 들어, 첫 번째 단 증폭기의 출력 공통모드 전압에 따라 종속적으로 두 번째 단 증폭기의 입력 공통모드 전압이 정해지지 않고, 선택적으로 두 번째 단 증폭기의 입력 공통모드 전압을 세팅할 수 있도록 함으로써, 동작 마진(예 : 전압 동작 마진)을 확보할 수 있다는 장점이 있다. 그에 따라, 첫 번째 단과 두 번째 단의 증폭기를 위한 전원 전압의 크기를 각각 달리 가져갈 수 있는 장점이 있다.

도 2는 본 발명의 일 실시예에 따른 입력 공통모드 전압 샘플링 기반의 차동 증폭기 및 그를 이용한 비교기의 구성도이다.

도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 입력 공통모드 전압 샘플링 기반의 차동 증폭기는, 입력 공통모드 전압을 선택적으로 발생하기 위한 입력 공통모드 전압 발생기(220), 입력 공통모드 전압 발생기(220)로부터의 입력 공통모드 전압을 독립적(본 차동 증폭기가 속하는 비교기가 아닌 타 비교기들의 동작에 의한 영향을 받지 않음)으로 샘플링하기 위한 입력 공통모드 전압 샘플링부(230), 및 제 1 차동 증폭단(210, 즉, 전단의 차동 증폭단)으로부터의 제 1 비교 전압과 입력 공통모드 전압 샘플링부(230)에서 샘플링된 입력 공통모드 전압을 차동 증폭하기 위한 제 2 차동 증폭단(240)을 포함한다.

이때, 입력 공통모드 전압 발생기(220)는 기 결정된 전압 레벨에 따라 또는 사용자로부터의 입력에 의해 결정된 전압 레벨에 따라 선택적으로 입력 공통모드 전압을 발생함으로써, 입력 공통모드 전압의 전압 레벨(Level)을 다양하게 조절할 수 있다.

그리고 공통모드 전압 샘플링부(230)는, 외부의 제어부(도면에 도시되지 않음)로부터의 제어 신호에 따라 입력 공통모드 전압 발생기(220)로부터의 입력 공통모드 전압을 스위칭하기 위한 샘플링 스위칭부(231), 및 샘플링 스위칭부(231)로부터의 입력 공통모드 전압을 샘플링하기 위한 샘플링 커패시터(232)를 포함한다. 여기서, 제어 신호는 외부의 제어부(도면에 도시되지 않음)에서 기 결정된 타이밍에 따라 발생되는 기 결정된 신호이다. 그리고 샘플링 커패시터(232)의 일 단에 연결되는 공급 전압(V_SSA)은 전원 전압에 의해 기 결정된 전압 또는 접지 전압일 수 있다.

그리고 제 2 차동 증폭단(240)은 제 1 차동 증폭단(210, 즉, 전단의 차동 증폭단)으로부터의 제 1 비교 전압을 일 입력단으로 입력받고 입력 공통모드 전압 샘플링부(230)에서 샘플링된 입력 공통모드 전압을 타 입력단으로 입력받아, 제 1 비교 전압과 샘플링된 입력 공통모드 전압의 차가 증폭된 전압에 상응하는 제 2 비교 전압을 후단(예를 들어, 제 2 차동 증폭단 후단의 차동 증폭단 또는 카운터)으로 출력한다. 이러한 제 2 차동 증폭단(240)은 공지의 차동 증폭기를 이용하여 구현할 수 있다.

다음으로, 도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 입력 공통모드 전압 샘플링 기반의 차동 증폭기를 이용한 비교기는, 외부의 픽셀 어레이로부터의 픽셀 출력 전압(V_PIXEL)과 외부의 램프 신호 발생기로부터의 램프 전압(V_RAMP)을 차동 증폭하기 위한 제 1 차동 증폭단(210), 입력 공통모드 전압을 선택적으로 발생하기 위한 입력 공통모드 전압 발생기(220), 입력 공통모드 전압 발생기(220)로부터의 입력 공통모드 전압을 독립적(본 차동 증폭기가 속하는 비교기가 아닌 타 비교기와 상관없이)으로 샘플링하기 위한 입력 공통모드 전압 샘플링부(230), 및 제 1 차동 증폭단(210)으로부터의 제 1 비교 전압과 입력 공통모드 전압 샘플링부(230)에서 샘플링된 입력 공통모드 전압을 차동 증폭하기 위한 제 2 차동 증폭단(240)을 포함한다.

이때, 상기 비교기는, 제 1 차동 증폭단(210)과 제 2 차동 증폭단(240) 사이에 오토 제로잉(Auto Zeroing)을 위한 커패시터(250)를 더 포함할 수 있다.

또한, 상기 비교기는, 제 2 차동 증폭단(240)의 후단에 복수의 차동 증폭단(도면에 도시되지 않음)을 더 구비할 수 있다. 여기서, 제 2 차동 증폭단(240)의 후단에 복수의 차동 증폭단은 입력 공통모드 전압 샘플링부(230)에서 샘플링된 입력 공통모드 전압을 입력받지 않는다.

그리고 제 1 차동 증폭단(210)은 외부의 픽셀 어레이로부터의 픽셀 출력 전압(V_PIXEL)을 일 입력단으로 입력받고 외부의 램프 신호 발생기로부터의 램프 전압(V_RAMP)을 타 입력단으로 입력받아, 픽셀 출력 전압(V_PIXEL)과 램프 전압(V_RAMP)의 차가 증폭된 전압에 상응하는 제 1 비교 전압을 제 2 차동 증폭단(240)의 일 입력단으로 출력한다. 이러한 제 1 차동 증폭단(210)은 공지의 차동 증폭기를 이용하여 구현할 수 있다.

여기서, 공지의 차동 증폭기는 공지의 텔레스코픽(telescopic) 구조나, 폴디드 캐스코드(folded-cascode) 구조, 또는 전류 미러(current mirrored) 구조 등의 다양한 구조를 이용하여 구현될 수 있다.

이처럼, 본 발명의 실시예에서는 제 1 차동 증폭단(210)으로부터의 제 1 비교 전압에 따라 종속적으로 제 2 차동 증폭단(240)의 입력 공통모드 전압이 정해지지 않고, 선택적으로 제 2 차동 증폭단(240)의 입력 공통모드 전압을 세팅할 수 있도록 함으로써, 동작 마진을 확보할 수 있다. 즉, 입력 공통모드 전압을 가변(조절)이 가능하도록 함으로써, 상대적으로 낮은 전원 전압(저전압)의 상황에서도 동작 마진을 확보할 수 있는 장점이 있다. 또한, 제 1 차동 증폭단(210)과 제 2 차동 증폭단(240)을 위한 전원 전압의 크기를 각각 달리 가져갈 수 있는 장점이 있다.

또한, 본 발명의 실시예에서는 각각의 비교기마다 입력 공통모드 전압을 샘플링할 수 있도록 함으로써, 다른 비교기들의 동작에 의한 영향을 받지 않게 되기 때문에 신호 처리에 왜곡이 발생하지 않는다.

도 3은 본 발명의 다른 실시예에 따른 입력 공통모드 전압 샘플링 기반의 차동 증폭기를 이용한 비교기의 구성도이다.

도 3에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 입력 공통모드 전압 샘플링 기반의 차동 증폭기를 이용한 비교기는, 외부의 픽셀 어레이로부터의 픽셀 출력 전압(V_PIXEL)과 외부의 램프 신호 발생기로부터의 램프 전압(V_RAMP)을 차동 증폭하기 위한 제 1 차동 증폭단(210), 입력 공통모드 전압을 선택적으로 발생하기 위한 입력 공통모드 전압 발생기(220), 입력 공통모드 전압 발생기(220)로부터의 입력 공통모드 전압을 독립적(본 차동 증폭기가 속하는 비교기가 아닌 타 비교기와 상관없이)으로 샘플링하기 위한 입력 공통모드 전압 샘플링부(230), 제 1 차동 증폭단(210)으로부터의 제 1 비교 전압과 입력 공통모드 전압 샘플링부(230)에서 샘플링된 입력 공통모드 전압을 차동 증폭하기 위한 제 2 차동 증폭단(240), 및 제 2 차동 증폭단(240)의 후단에, 전단의 차동 증폭단으로부터의 비교 전압과 입력 공통모드 전압 샘플링부(230)에서 샘플링된 입력 공통모드 전압을 차동 증폭하기 위한 복수의 차동 증폭단(310, 320)을 포함한다.

이때, 복수의 차동 증폭단(310, 320)은, 제 2 차동 증폭단(240, 즉, 전단의 차동 증폭단)으로부터의 제 2 비교 전압을 일 입력단으로 입력받고 입력 공통모드 전압 샘플링부(230)에서 샘플링된 입력 공통모드 전압을 타 입력단으로 입력받아, 제 2 비교 전압과 샘플링된 입력 공통모드 전압의 차가 증폭된 전압에 상응하는 제 3 비교 전압을 출력하기 위한 제 3 차동 증폭단(230), 및 제 n-1 차동 증폭단(즉, 전단의 차동 증폭단)으로부터의 제 n-1 비교 전압을 일 입력단으로 입력받고 입력 공통모드 전압 샘플링부(230)에서 샘플링된 입력 공통모드 전압을 타 입력단으로 입력받아, 제 n-1 비교 전압과 샘플링된 입력 공통모드 전압의 차가 증폭된 전압에 상응하는 제 n 비교 전압을 출력하기 위한 제 n 차동 증폭단(320) 등을 포함한다. 이러한 복수의 차동 증폭단(310, 320)은 공지의 차동 증폭기를 이용하여 구현할 수 있다. 여기서, n은 자연수이다.

한편, 본 발명의 또 다른 실시예에서는 복수의 비교기별로 입력 공통모드 전압을 샘플링하도록 구현할 수 있다.

전술한 바와 같이, 본 발명의 실시예는 씨모스 이미지 센서(CIS)에서 픽셀 출력 전압과 램프 전압을 비교하는 비교기의 두 번째 이후 단들의 구조에 관한 것이나, 본 발명의 실시예는 이에 한정되는 것이 아니다.

즉, 전술한 바와 같은 본 발명의 실시예에 따른 차동 증폭기는 차동 증폭기를 사용하는 다양한 비교기에 적용이 가능하고, 이러한 비교기는 싱글-슬로프 아날로그-디지털 변환 장치(Single-Slope ADC) 및 멀티-슬로프 아날로그-디지털 변환 장치(Multi-Slope ADC)뿐만 아니라 비교기를 사용하는 다양한 장치에 적용이 가능하다.

이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

210 : 제 1 차동 증폭단 220 : 입력 공통모드 전압 발생기
230 : 입력 공통모드 전압 샘플링부 240 : 제 2 차동 증폭단
250 : 커패시터

Claims (10)

1. 차동 증폭기에 있어서,
   입력 공통모드 전압을 선택적으로 발생하기 위한 입력 공통모드 전압 발생기;
   상기 입력 공통모드 전압 발생기로부터의 입력 공통모드 전압을 독립적으로 샘플링하기 위한 입력 공통모드 전압 샘플링부; 및
   전단의 차동 증폭단으로부터의 제 1 비교 전압과 상기 입력 공통모드 전압 샘플링부에서 샘플링된 입력 공통모드 전압을 차동 증폭하기 위한 차동 증폭단
   을 포함하는 차동 증폭기.
   
2. 제 1항에 있어서,
   상기 입력 공통모드 전압 발생기는,
   기 결정된 전압 레벨 또는 입력 신호에 의해 결정된 전압 레벨에 따라 선택적으로 입력 공통모드 전압을 발생하는, 차동 증폭기.
   
3. 제 1항에 있어서,
   상기 공통모드 전압 샘플링부는,
   제어부로부터의 제어 신호에 따라 상기 입력 공통모드 전압 발생기로부터의 입력 공통모드 전압을 스위칭하기 위한 샘플링 스위칭부; 및
   상기 샘플링 스위칭부로부터의 입력 공통모드 전압을 샘플링하기 위한 샘플링 커패시터
   를 포함하는 차동 증폭기.
   
4. 제 1항에 있어서,
   상기 차동 증폭단은,
   상기 전단의 차동 증폭단으로부터의 제 1 비교 전압을 일 입력단으로 입력받고 상기 입력 공통모드 전압 샘플링부에서 샘플링된 입력 공통모드 전압을 타 입력단으로 입력받아, 상기 제 1 비교 전압과 상기 샘플링된 입력 공통모드 전압의 차가 증폭된 전압에 상응하는 제 2 비교 전압을 출력하는, 차동 증폭기.
   
5. 비교기에 있어서,
   픽셀 어레이로부터의 픽셀 출력 전압과 램프 신호 발생기로부터의 램프 전압을 차동 증폭하기 위한 제 1 차동 증폭단;
   입력 공통모드 전압을 선택적으로 발생하기 위한 입력 공통모드 전압 발생기;
   상기 입력 공통모드 전압 발생기로부터의 입력 공통모드 전압을 독립적으로 샘플링하기 위한 입력 공통모드 전압 샘플링부; 및
   상기 제 1 차동 증폭단으로부터의 제 1 비교 전압과 상기 입력 공통모드 전압 샘플링부에서 샘플링된 입력 공통모드 전압을 차동 증폭하기 위한 제 2 차동 증폭단
   을 포함하는 비교기.
   
6. 제 5항에 있어서,
   상기 입력 공통모드 전압 발생기는,
   기 결정된 전압 레벨 또는 입력 신호에 의해 결정된 전압 레벨에 따라 선택적으로 입력 공통모드 전압을 발생하는, 비교기.
   
7. 제 5항에 있어서,
   상기 공통모드 전압 샘플링부는,
   제어부로부터의 제어 신호에 따라 상기 입력 공통모드 전압 발생기로부터의 입력 공통모드 전압을 스위칭하기 위한 샘플링 스위칭부; 및
   상기 샘플링 스위칭부로부터의 입력 공통모드 전압을 샘플링하기 위한 샘플링 커패시터
   를 포함하는 비교기.
   
8. 제 5항에 있어서,
   상기 비교기는,
   상기 제 1 차동 증폭단과 상기 제 2 차동 증폭단 사이에 오토 제로잉(Auto Zeroing)을 위한 커패시터
   를 더 포함하는 비교기.
   
9. 제 5항에 있어서,
   상기 비교기는,
   상기 제 2 차동 증폭단의 후단에 복수의 차동 증폭단을 더 포함하는, 비교기.
   
10. 제 5항에 있어서,
    상기 비교기는,
    상기 제 2 차동 증폭단의 후단에, 전단의 차동 증폭단으로부터의 비교 전압과 상기 입력 공통모드 전압 샘플링부에서 샘플링된 입력 공통모드 전압을 차동 증폭하기 위한 복수의 차동 증폭단
    을 더 포함하는 비교기.

Images