[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20150046797A - 휨 개선을 위한 반도체 패키지 구조 및 방법 - Google Patents

휨 개선을 위한 반도체 패키지 구조 및 방법 Download PDF

Info

Publication number
KR20150046797A
KR20150046797A KR1020130125706A KR20130125706A KR20150046797A KR 20150046797 A KR20150046797 A KR 20150046797A KR 1020130125706 A KR1020130125706 A KR 1020130125706A KR 20130125706 A KR20130125706 A KR 20130125706A KR 20150046797 A KR20150046797 A KR 20150046797A
Authority
KR
South Korea
Prior art keywords
mold
substrate
solder ball
semiconductor chip
semiconductor package
Prior art date
Application number
KR1020130125706A
Other languages
English (en)
Other versions
KR101565016B1 (ko
Inventor
김진성
송차규
한규완
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020130125706A priority Critical patent/KR101565016B1/ko
Publication of KR20150046797A publication Critical patent/KR20150046797A/ko
Application granted granted Critical
Publication of KR101565016B1 publication Critical patent/KR101565016B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명에서는 반도체 칩 패키지의 제조에 있어서, PCB 기판 등의 기판의 상부면에 반도체 칩 다이를 보호하기 위한 몰드를 형성할 때 솔더볼이 형성된 기판의 하부면에도 솔더볼을 덮도록 몰드를 형성하고, 기판의 하부에 형성된 몰드에 대해 솔더볼이 드러나도록 그라인딩을 수행한 후, 그라인딩을 통해 드러난 솔더볼과 연결되는 추가의 솔더볼을 형성함으로써, 반도체 칩 패키지 구조에서 기판의 상/하부에 형성된 몰드를 통해 열팽창으로 인한 기판의 휨 현상을 개선시킬 수 있도록 한다.

Description

휨 개선을 위한 반도체 패키지 구조 및 방법{SEMICONDUCTOR PACKAGE STRUCTURE FOR IMPROVING WARPAGE AND METHOD THEREOF}
본 발명은 반도체 패키지(package) 제조 방법에 관한 것으로, 특히 반도체 패키지의 제조에 있어서, PCB(printed circuit board) 기판 등의 기판의 상부면에 반도체 칩 다이(die)를 보호하기 위한 몰드(mold)를 형성할 때 솔더볼(solder ball)이 형성된 기판의 하부면에도 솔더볼을 덮도록 몰드를 형성하고, 기판의 하부에 형성된 몰드에 대해 솔더볼이 드러나도록 그라인딩(grinding)을 수행한 후, 그라인딩을 통해 드러난 솔더볼과 연결되는 추가의 솔더볼을 형성함으로써, 기판의 상/하부에 형성된 몰드를 통해 열팽창으로 인한 기판의 휨(warpage) 현상을 개선시킬 수 있도록 하는 반도체 패키지 구조 및 방법에 관한 것이다.
근래에 들어 전자 제품들은 점차 소형화, 박형화의 추세로 변화하고 있다. 이에 따라 전자제품에 사용되는 반도체 패키지 역시 소형화, 박형화에 적합한 새로운 형태의 반도체 패키지가 등장하고 있고, 이를 위하여 새로운 반도체 패키지의 제조공정들이 지속적으로 개발되고 있으며, 반도체 칩의 두께도 지속적으로 얇아지고 있다.
한편, 반도체 패키지의 제조공정은 반도체 칩을 리드프레임(lead frame) 혹은 인쇄회로기판(printed circuit board)과 같은 기본 프레임에 반도체 칩 다이를 접착시킨 후, 와이어 본딩 혹은 범핑(bumping) 기술을 통하여 반도체 칩과 기본 프레임을 전기적으로 서로 연결한 후, 이를 보호 수지로 몰딩하는 공정으로 이루어진다.
이때, 위와 같은 몰딩은 일반적으로 PCB 기판상 반도체 칩 다이가 연결되는 PCB 기판의 상부 기판에만 형성하기 때문에 PCB 기판의 상부 기판에 형성된 몰딩 수지와 PCB 기판의 하부 기판간 열팽창 계수가 달라서, 패키징을 수행한 이후, 열팽창에 의해 반도체 패키지에 휨이 발생하는 문제점이 있었다.
도 1은 종래 반도체 패키지 구조를 도시한 것이다.
위 도 1에서 보여지는 바와 같이 반도체 칩 다이(100)를 PCB 기판 등의 기판(102)에 접착하고, 몰드(mold)(104)를 형성하여 패키징(packaging)을 수행하여 반도체 패키지를 완성한다.
이때, 반도체 패키지에 열이 가해져 열에 의해 반도체 패키지에 열팽창이 발생하는 경우, 반도체 패키지내 기판(102)의 상부면에 반도체 칩을 보호하기 위해 형성된 몰드(104)와 기판(102)간 열팽창율이 서로 달라 반도체 패키지에 휨(warpage)이 발생하는 문제점이 있었다.
(특허문헌)
대한민국 공개특허번호 10-2011-0004115호(공개일 2011년 1월 13일)에는 반도체 패키지 및 그 제조 방법에 관한 기술이 개시되어 있다.
따라서, 본 발명에서는 반도체 패키지의 제조에 있어서, PCB 기판 등의 기판의 상부면에 반도체 칩 다이를 보호하기 위한 몰드를 형성할 때 솔더볼이 형성된 기판의 하부면에도 솔더볼을 덮도록 몰드를 형성하고, 기판의 하부에 형성된 몰드에 대해 솔더볼이 드러나도록 그라인딩을 수행한 후, 그라인딩을 통해 드러난 솔더볼과 연결되는 추가의 솔더볼을 형성함으로써, 기판의 상/하부에 형성된 몰드를 통해 열팽창으로 인한 기판의 휨 현상을 개선시킬 수 있도록 하는 반도체 패키지 구조 및 방법을 제공하고자 한다.
상술한 본 발명은 휨 개선을 위한 반도체 패키지 구조로서, 기판과, 반도체 칩 다이와, 상기 기판의 상부면에 상기 반도체 칩 다이를 몰딩시키는 제1 몰드와, 상기 기판의 하부면에 형성된 솔더볼 사이에 몰딩되는 제2 몰드를 포함한다.
또한, 상기 제2 몰드는, 상기 솔더볼을 덥도록 형성된 후, 상기 솔더볼의 일정 부분이 드러나도록 기설정된 두께 범위로 그라인딩되어 형성되는 것을 특징으로 한다.
또한, 상기 제2 몰드는, 레이저 어블레이션 처리되는 것을 특징으로 한다.
또한, 상기 제2 몰드는, 상기 제1 몰드와 동일한 물성을 가지는 물질인 것을 특징으로 한다.
또한, 상기 제2 몰드는, 상기 제1 몰드의 두께의 1/3 ∼ 1/2 배의 두께로 형성되는 것을 특징으로 한다.
또한, 상기 솔더볼은, 상기 기판의 하부면에 1차로 형성된 제1 솔더볼과 상기 제2 몰드의 그라인딩 후 상기 제1 솔더볼에 연결되도록 형성되는 제2 솔더볼로 이루어지는 것을 특징으로 한다.
또한, 본 발명은 반도체 패키지 구조 형성방법으로서, 반도체 칩 다이를 기판의 상부면에 접착시킨 후, 상기 반도체 칩 다이를 몰딩시키는 제1 몰드를 형성시키는 단계와, 상기 기판의 하부면을 몰딩시키는 제2 몰드를 형성시키는 단계를 포함한다.
또한, 상기 제2 몰드를 형성시키는 단계는, 상기 기판의 하부면을 상기 제2 몰드를 이용하여 상기 하부면에 형성된 제1 솔더볼을 덮도록 몰딩시키는 단계와, 상기 제1 솔더볼의 일정 부분이 드러나도록 기설정된 두께 범위로 상기 제2 몰드를 그라인딩시키는 단계와, 상기 제1 솔더볼과 연결되도록 제2 솔더볼을 형성시키는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 제2 몰드는, 상기 제1 몰드와 동일한 물성을 가지는 물질인 것을 특징으로 한다.
또한, 상기 제2 몰드는, 상기 제1 몰드의 두께의 1/3 ∼ 1/2 배의 두께로 형성되는 것을 특징으로 한다.
또한, 상기 제2 몰드는, 레이저 어블레이션 처리되는 것을 특징으로 한다.
본 발명에 따르면 반도체 패키지의 제조에 있어서, PCB 기판 등의 기판의 상부면에 반도체 칩 다이를 보호하기 위한 몰드를 형성할 때 솔더볼이 형성된 기판의 하부면에도 솔더볼을 덮도록 몰드를 형성하고, 기판의 하부에 형성된 몰드에 대해 솔더볼이 드러나도록 그라인딩을 수행한 후, 그라인딩을 통해 드러난 솔더볼과 연결되는 추가의 솔더볼을 형성함으로써, 반도체 패키지 구조에서 기판의 상/하부에 형성된 몰드를 통해 열팽창으로 인한 기판의 휨 현상을 개선시킬 수 있는 이점이 있다.
도 1은 종래 반도체 패키지 구조 단면도,
도 2a 내지 도 2e는 본 발명의 실시예에 따른 휨 개선을 위한 반도체 패키지 구조 형성 공정 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 휨 개선을 위한 반도체 패키지 구조 형성을 위한 공정 단면도를 도시한 것이다. 이하, 도 2a 내지 도 2e를 참조하여 본 발명의 반도체 패키지 구조에 대해 상세히 설명하기로 한다.
먼저, 도 2a에서와 같이 반도체 칩 다이(200)를 PCB 기판 등의 기판(204)에 접착하여 전기적으로 연결시키기 위해 반도체 칩 다이(200)에 범프(bump)(202)를 형성시킨 후, 도 2b에서와 같이 기판(204)상 반도체 칩 다이(200)가 장착될 위치에 위와 같은 형성된 범프(202)를 이용하여 반도체 칩 다이(200)를 기판(204)에 접착시킨다. 이어, 반도체 칩 다이(200)가 접착된 기판(204)에 대해 몰딩공정을 통해 몰드(206)를 형성시킨다.
이어, 도 2b에서와 같이 솔더볼(solder ball)(208)이 형성된 기판(204)의 하부면에도 몰딩공정을 통해 몰드(210)를 형성시킨다. 이때, 기판(204)의 하부면에 형성되는 몰드(210)는 기판(204)의 하부면에 형성된 솔더볼(208)을 덮도록 형성시킬 수 있다.
이어, 도 2c에서와 같이 기판(204)의 하부면에 형성된 몰드(210)를 기설정된 두께 범위가 되도록 그라인딩(grinding)을 수행한다. 이에 따라, 기판(204)의 하부면은 참조번호 300과 같이 몰드(210) 사이에 잘려진 솔더볼(208)이 드러난 형태로 형성될 수 있다. 이때, 기판(204)의 하부면에 형성되는 몰드(210)는, 기판의 상부면에 반도체 칩 다이(200)를 보호하기 위해 형성된 몰드(206)와 동일한 물성 또는 다른 물성을 가지는 물질로 형성될 수 있으며, 몰드(206) 두께의 1/3 ∼ 1/2 배의 두께로 형성될 수 있다.
그런 후, 도 2d에서와 같이 솔더볼(208)이 드러나도록 몰드(210)를 그라인딩한 후, 기판(204)의 하부면을 도 2e에서와 같이 기판(204)의 하부면에 드러난 솔더볼(208)에 솔더볼 형성 공정을 통해 솔더볼(208)과 연결되는 추가의 솔더볼(212)을 형성시켜 반도체 패키지를 완성시킨다.
이에 따라, 기판의 상부면과 하부면에 동일 물성의 몰드를 형성시켜 반도체 패키지를 완성시킴으로써, 반도체 패키지에 열이 가해지는 경우에도 기판의 상부면과 하부면에 비슷한 열팽창율을 가지는 몰드로 인해 반도체 패키지에 휨 현상이 발생되는 것이 방지될 수 있다.
상기한 바와 같이, 본 발명에서는 반도체 패키지의 제조에 있어서, PCB 기판 등의 기판의 상부면에 반도체 칩 다이를 보호하기 위한 몰드를 형성할 때 솔더볼이 형성된 기판의 하부면에도 솔더볼을 덮도록 몰드를 형성하고, 기판의 하부에 형성된 몰드에 대해 솔더볼이 드러나도록 그라인딩을 수행한 후, 그라인딩을 통해 드러난 솔더볼과 연결되는 추가의 솔더볼을 형성함으로써, 반도체 패키지 구조에서 기판의 상/하부에 형성된 몰드를 통해 열팽창으로 인한 기판의 휨 현상을 개선시킬 수 있도록 한다.
한편 상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
200 : 반도체 칩 다이 202 : 범프
204 : 기판 206 : 몰드
208 : 솔더볼 210 : 몰드
212 : 솔더볼

Claims (11)

  1. 기판과,
    반도체 칩 다이와,
    상기 기판의 상부면에 상기 반도체 칩 다이를 몰딩시키는 제1 몰드와,
    상기 기판의 하부면에 형성된 솔더볼 사이에 몰딩되는 제2 몰드
    를 포함하는 휩 개선을 위한 반도체 패키지 구조.
  2. 제 1 항에 있어서,
    상기 제2 몰드는,
    상기 솔더볼을 덥도록 형성된 후, 상기 솔더볼의 일정 부분이 드러나도록 기설정된 두께 범위로 그라인딩되어 형성되는 것을 특징으로 하는 반도체 패키지 구조.
  3. 제 2 항에 있어서,
    상기 제2 몰드는,
    레이저 어블레이션 처리되는 것을 특징으로 하는 반도체 패키지 구조.
  4. 제 1 항에 있어서,
    상기 제2 몰드는,
    상기 제1 몰드와 동일한 물성을 가지는 물질인 것을 특징으로 하는 반도체 패키지 구조.
  5. 제 1 항에 있어서,
    상기 제2 몰드는,
    상기 제1 몰드의 두께의 1/3∼1/2 배의 두께로 형성되는 것을 특징으로 하는 반도체 패키지 구조.
  6. 제 1 항에 있어서,
    상기 솔더볼은,
    상기 기판의 하부면에 1차로 형성된 제1 솔더볼과 상기 제2 몰드의 그라인딩 후 상기 제1 솔더볼에 연결되도록 형성되는 제2 솔더볼로 이루어지는 것을 특징으로 하는 반도체 패키지 구조.
  7. 반도체 칩 다이를 기판의 상부면에 접착시킨 후, 상기 반도체 칩 다이를 몰딩시키는 제1 몰드를 형성시키는 단계와,
    상기 기판의 하부면을 몰딩시키는 제2 몰드를 형성시키는 단계
    를 포함하는 반도체 패키지 형성방법.
  8. 제 7 항에 있어서,
    상기 제2 몰드를 형성시키는 단계는,
    상기 기판의 하부면을 상기 제2 몰드를 이용하여 상기 하부면에 형성된 제1 솔더볼을 덮도록 몰딩시키는 단계와,
    상기 제1 솔더볼의 일정 부분이 드러나도록 기설정된 두께 범위로 상기 제2 몰드를 그라인딩시키는 단계와,
    상기 제1 솔더볼과 연결되도록 제2 솔더볼을 형성시키는 단계
    를 포함하는 것을 특징으로 하는 반도체 패키지 형성방법.
  9. 제 7 항에 있어서,
    상기 제2 몰드는,
    상기 제1 몰드와 동일한 물성을 가지는 물질인 것을 특징으로 하는 반도체 패키지 형성방법.
  10. 제 7 항에 있어서,
    상기 제2 몰드는,
    상기 제1 몰드의 두께의 1/3 ∼ 1/2 배의 두께로 형성되는 것을 특징으로 하는 반도체 패키지 형성방법.
  11. 제 7 항에 있어서,
    상기 제2 몰드는,
    레이저 어블레이션 처리되는 것을 특징으로 하는 반도체 패키지 형성방법.
KR1020130125706A 2013-10-22 2013-10-22 휨 개선을 위한 반도체 패키지 구조 및 방법 KR101565016B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130125706A KR101565016B1 (ko) 2013-10-22 2013-10-22 휨 개선을 위한 반도체 패키지 구조 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130125706A KR101565016B1 (ko) 2013-10-22 2013-10-22 휨 개선을 위한 반도체 패키지 구조 및 방법

Publications (2)

Publication Number Publication Date
KR20150046797A true KR20150046797A (ko) 2015-05-04
KR101565016B1 KR101565016B1 (ko) 2015-11-03

Family

ID=53386006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130125706A KR101565016B1 (ko) 2013-10-22 2013-10-22 휨 개선을 위한 반도체 패키지 구조 및 방법

Country Status (1)

Country Link
KR (1) KR101565016B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9824988B1 (en) 2016-08-11 2017-11-21 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920779B (zh) 2017-03-09 2019-09-06 三星半导体(中国)研究开发有限公司 柔性半导体封装件的组合结构及其运输方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5608521B2 (ja) * 2010-11-26 2014-10-15 新光電気工業株式会社 半導体ウエハの分割方法と半導体チップ及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9824988B1 (en) 2016-08-11 2017-11-21 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10026703B2 (en) 2016-08-11 2018-07-17 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Also Published As

Publication number Publication date
KR101565016B1 (ko) 2015-11-03

Similar Documents

Publication Publication Date Title
US20210296263A1 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
US20160056097A1 (en) Semiconductor device with inspectable solder joints
US8994161B2 (en) Semiconductor device package and methods for producing same
JP2003174345A (ja) 表面弾性波フィルターパッケージ製造方法
CN104584209A (zh) 薄型衬底PoP结构
US20140239475A1 (en) Packaging substrate, semiconductor package and fabrication methods thereof
US20120326306A1 (en) Pop package and manufacturing method thereof
US8525336B2 (en) Semiconductor package and method of fabricating the same
US10431564B2 (en) Structure and formation method of chip package structure
KR101565016B1 (ko) 휨 개선을 위한 반도체 패키지 구조 및 방법
US9735092B2 (en) Manufacturing method of chip package structure
CN108140630A (zh) 具有垂直连接器的集成电路芯片
US20080185698A1 (en) Semiconductor package structure and carrier structure
TWI638410B (zh) 降低封裝基板翹曲的方法及半成品結構
CN105742257A (zh) 电子器件和制造电子器件的方法
KR101588947B1 (ko) 반도체 디바이스의 제조 방법
WO2008024845A2 (en) Semiconductive device having improved copper density for package-on-package applications
KR101391081B1 (ko) 플립칩 반도체 패키지 및 그 제조방법
CN102104030A (zh) 重构晶片的组装
KR20060024451A (ko) 웨이퍼 몰딩 형태의 반도체 패캐지 및 이에 대한 제조
JP2008252005A (ja) バリ取り方法および半導体装置の製造方法
US20050189625A1 (en) Lead-frame for electonic devices with extruded pads
US20080246142A1 (en) Heat dissipation unit and a semiconductor package that has the heat dissipation unit
KR20060093690A (ko) 칩 몰딩 형태의 반도체 패캐지 및 이에 대한 제조
US20060081969A1 (en) Package structure module of bump posited type lead frame

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191008

Year of fee payment: 5