[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20140081657A - 배터리 팩 - Google Patents

배터리 팩 Download PDF

Info

Publication number
KR20140081657A
KR20140081657A KR1020130089821A KR20130089821A KR20140081657A KR 20140081657 A KR20140081657 A KR 20140081657A KR 1020130089821 A KR1020130089821 A KR 1020130089821A KR 20130089821 A KR20130089821 A KR 20130089821A KR 20140081657 A KR20140081657 A KR 20140081657A
Authority
KR
South Korea
Prior art keywords
pcb
upper cover
conductive pattern
cap plate
conductive
Prior art date
Application number
KR1020130089821A
Other languages
English (en)
Inventor
고석
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Publication of KR20140081657A publication Critical patent/KR20140081657A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/50—Current conducting connections for cells or batteries
    • H01M50/572—Means for preventing undesired use or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/04—Construction or manufacture in general
    • H01M10/0436—Small-sized flat cells or batteries for portable equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M10/4257—Smart batteries, e.g. electronic circuits inside the housing of the cells or batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/10—Primary casings; Jackets or wrappings
    • H01M50/147—Lids or covers
    • H01M50/148—Lids or covers characterised by their shape
    • H01M50/15—Lids or covers characterised by their shape for prismatic or rectangular cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/50—Current conducting connections for cells or batteries
    • H01M50/543—Terminals
    • H01M50/552—Terminals characterised by their shape
    • H01M50/553—Terminals adapted for prismatic, pouch or rectangular cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M2010/4271—Battery management systems including electronic circuits, e.g. control of current or voltage to keep battery in healthy state, cell balancing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2200/00—Safety devices for primary or secondary batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Battery Mounting, Suspending (AREA)
  • Connection Of Batteries Or Terminals (AREA)

Abstract

본 발명에서는 배터리 팩이 개시된다. 상기 배터리 팩은, 베어 셀과, 베어 셀에 결합된 캡 플레이트와, 캡 플레이트 상에 배치된 보호회로모듈을 포함하고, 보호회로모듈은, 제1 PCB와, 상기 제1 PCB 상에 배치된 제2 PCB를 포함한다.
본 발명에 의하면, 충, 방전 동작을 제어하기 위한 보호회로모듈의 구조가 간단해지고, 제조공정이 단순화되는 배터리 팩이 제공된다.

Description

배터리 팩{Battery pack}
본 발명은 배터리 팩에 관한 것이다.
휴대폰, 노트북 등의 모바일 기기에 대한 기술 개발과 생산 증가에 따라 에너지원으로서 이차전지의 수요가 급격히 증가하고 있다. 최근에는 화석연료를 대체하기 위한 대체 에너지원으로서 전기자동차, 하이브리드 자동차의 용도로도 활발한 연구개발이 진행되고 있다.
이러한 이차전지는 충방전 동작을 제어하기 위한 회로구성과 함께 일체화된 배터리 팩의 형태로 사용될 수 있다. 가연성 물질을 내장하고 있는 이차전지의 안정성을 고려하여, 과충전, 과방전, 과전류 등의 이상적인 동작상태를 효과적으로 제어하기 위한 회로구성을 갖춘다.
본 발명의 일 실시형태는, 충, 방전 동작을 제어하기 위한 보호회로모듈의 구조가 간단해지고, 제조공정이 단순화되는 배터리 팩을 제공한다.
상기와 같은 과제 및 그 밖의 과제를 해결하기 위하여, 본 발명의 배터리 팩은,
베어 셀;
상기 베어 셀에 결합된 캡 플레이트; 및
상기 캡 플레이트 상에 배치된 보호회로모듈;을 포함하고,
상기 보호회로모듈은, 제1 PCB와, 상기 제1 PCB 상에 배치된 제2 PCB를 포함한다.
예를 들어, 상기 제2 PCB는, 외부 기기와의 접속을 위한 다수의 단자들을 포함할 수 있다.
예를 들어, 상기 제2 PCB는, 각 단자와 이웃하게 배치된 절연 코팅층을 더 포함할 수 있다.
예를 들어, 상기 제1 PCB 상에 PTC 소자가 배치되고,
상기 PTC 소자의 높이는 제2 PCB의 높이 보다 낮을 수 있다.
예를 들어, 상기 제2 PCB는,
상기 제2 PCB의 제1 면으로 노출된 제1 도전패턴과, 상기 제2 PCB의 제2 면으로 노출된 제2 도전패턴을 포함하는 양면 PCB 일 수 있다.
예를 들어, 제1 PCB는, 단면 PCB 일 수 있다.
예를 들어, 상기 제2 PCB는, 제1 도전패턴과 제2 도전패턴 사이의 절연기판을 더 포함할 수 있다.
예를 들어, 상기 제2 PCB는, 제1 도전패턴과 제2 도전패턴 사이에서, 제1, 제2 도전패턴과 접촉하는 도전성 충전물을 더 포함할 수 있다.
예를 들어, 각각의 제1 도전패턴과, 제2 도전패턴은 서로에 대해 적층된 다수의 금속층들을 포함할 수 있다.
예를 들어, 상기 금속층들은, 시드층과 도금층을 포함할 수 있다.
예를 들어, 상기 도전성 충전물과 제1, 제2 도전패턴의 시드층은, 동일한 소재를 포함할 수 있다.
예를 들어, 상기 금속층들은 서로 다른 금속을 포함할 수 있다.
예를 들어, 상기 배터리 팩은, 상기 제1 PCB와 제2 PCB 사이의 다수의 전극패드를 더 포함할 수 있다.
예를 들어, 제1, 제2 PCB는, 서로에 대해 솔더링 결합될 수 있다.
예를 들어, 상기 배터리 팩은, 제1 PCB의 단자 홀을 통하여 돌출되는 전극 단자를 더 포함할 수 있다.
예를 들어, 상기 배터리 팩은, 상기 보호회로모듈을 커버하는 상부커버를 더 포함하고,
상기 제2 PCB의 일부는, 상기 상부커버를 통하여 노출될 수 있다.
예를 들어, 상기 상부커버는, 상기 제1 PCB에 끼워지도록 구성된 복수의 조립 리브들을 포함할 수 있다.
예를 들어, 상기 제1 PCB는, 각각의 조립 리브를 수용하도록 구성된 그루브들을 포함할 수 있다.
예를 들어, 상기 상부커버는, 상기 상부커버를 캡 플레이트에 대해 결합시키도록 구성된 복수의 결합 돌기들을 포함할 수 있다.
예를 들어, 각각의 결합 돌기는, 상기 상부커버를 캡 플레이트에 대해 결합시키기 위하여, 캡 플레이트에 형성된 각각의 결합 홈에 억지끼움(interference fit) 될 수 있다.
본 발명에 의하면, 충, 방전 동작을 제어하기 위한 보호회로모듈의 구조가 간단해지며, 제조공정이 단순화되는 배터리 팩이 제공된다.
도 1은 본 발명의 일 실시형태에 따른 배터리 팩의 분해 사시도이다.
도 2는 도 1에 도시된 배터리 팩의 측면 구조를 보여주는 도면이다.
도 3은 도 1에 도시된 제2 PCB를 확대 도시한 사시도이다.
도 4는 도 1에 도시된 제2 PCB의 단면도이다.
도 5는 본 발명과 비교예에 따른 외부접속단자의 사시도이다.
도 6a 내지 도 6f는 본 발명의 일 실시형태에 따른 제2 PCB의 제조방법을 공정 단계별로 도시한 단면도들이다.
도 7은 상부커버와 보호회로모듈의 조립 상태를 보여주는 사시도이다.
도 8은 도 7에 도시된 상부커버의 사시도이다.
도 9는 도 7에 도시된 배터리 팩의 단면도이다.
이하, 본 명세서에 첨부된 도면들을 참조하여, 본 발명의 바람직한 실시형태에 따른 배터리 팩에 대해 설명하기로 한다.
도 1은 본 발명의 일 실시형태에 따른 배터리 팩의 분해 사시도이다. 도 2는 도 1에 도시된 배터리 팩의 측면 구조를 보여주는 도면이다.
도면들을 참조하면, 상기 배터리 팩은, 베어 셀(100)과, 상기 베어 셀(100) 상에 탑재되어 충방전 동작을 제어하는 보호회로모듈(150, PCM, Protective Circuit Module)을 포함한다.
상기 베어 셀(100)은 재충전이 가능한 이차전지로서, 리튬-이온 전지로 구성될 수 있다. 상기 베어 셀(100)은, 양극판(11), 음극판(13) 및 세페레이터(15)를 포함하는 전극조립체(10)를 전해질(미도시)과 함께 캔(20) 내부에 밀봉하여 형성될 수 있다. 예를 들어, 상기 베어 셀(100)은, 양극판(11), 음극판(13), 및 세퍼레이터(15)의 적층체가 젤리 롤 형태로 권취된 전극조립체(10)와, 전극조립체(10)와 전해질을 수용하도록 상단이 개구된 캔(20)과, 캔(20)의 상단을 밀봉하는 캡 플레이트(101)를 포함한다. 상기 캡 플레이트(101)와 캔(20)의 맞닿는 부분은 레이저 용접으로 기밀성 결합을 형성할 수 있다.
상기 양극판(11)과 음극판(13)의 적어도 일 개소에는 양극탭(19) 및 음극탭(17)이 접속될 수 있다. 예를 들어, 상기 양극탭(19)은 캡 플레이트(101) 자체에 접속될 수 있고, 상기 음극탭(17)은 캡 플레이트(101)의 상면으로 인출된 전극단자(105)에 접속될 수 있다. 상기 전극단자(105)는 캡 플레이트(101)와 절연성 결합을 이루며, 캡 플레이트(101)의 상면으로 돌출된다.
상기 보호회로모듈(150)은 베어 셀(100)의 충방전 동작을 제어하며, 임계치 이상의 과대한 전류가 흐르는 경우, 베어 셀(100)이 설정치 이상의 고온으로 상승하는 경우, 또는 과충전, 과방전 시에, 통전을 차단하고 베어 셀(100)을 보호하기 위한 보호동작을 수행한다. 예를 들어, 상기 보호회로모듈(150)은 전류, 전압 등의 상태정보를 검출하기 위한 센싱 회로(미도시)나 충방전 보호회로(미도시) 등을 갖춘 제1 PCB(110, printed circuit board)와, 상기 제1 PCB(110)에 장착되며 온도상승에 따라 충방전 전류를 제한하는 PTC(positive temperature coefficient) 소자(130)를 포함할 수 있으며, 상기 제1 PCB(110) 상에 배치되는 제2 PCB(120)를 포함할 수 있다. 상기 제1 PCB(110)는 다수의 전기 소자(116)들을 포함할 수 있는데, 예를 들어, 충방전 스위칭 소자(FET)와, 캐패시터, 저항 등의 소자를 포함할 수 있다.
상기 PTC 소자(130)는 캡 플레이트(101)의 전극단자(105)와 제1 PCB(110) 사이에서 전류 패스를 형성한다. 상기 PTC 소자(130)는 베어 셀(100)의 온도가 설정된 임계치를 넘으면 전기저항이 상승하게 됨으로써 충방전 전류를 강제적으로 감소시키는 기능을 한다. 예를 들어, 상기 PTC 소자(130)는 온도에 따라 전기 저항값이 변화되는 가변저항체(135)와, 상기 가변저항체(135)의 상하면 각각에 접속되어 서로 반대 방향으로 연장되는 제1, 제2 리드부재(131,132)를 포함할 수 있다. 예를 들어, 상기 제1 리드부재(131)는 제1 PCB(110)를 관통하여 돌출되는 전극단자(101)와 접속되는 한편으로, 상기 제2 리드부재(132)는 제1 PCB(110) 상에 접속된다.
상기 제1 PCB(110)에는 전극단자(105)를 노출시키기 위한 단자 홀(110`)이 형성되어 있는데, 예를 들어, 상기 단자 홀(110`)은 제1 PCB(110)의 중앙영역에 형성될 수 있다. 예컨대, 상기 단자 홀(110`)을 통하여 노출된 전극단자(105)는 PTC 소자(130)에 접속되며, 보다 구체적으로, PTC 소자(130)의 제1 리드부재(131)에 접속될 수 있다. 일 실시형태에서, 상기 전극단자(105)와 PTC 소자(130)는 용접 결합될 수 있는데, 단자 홀(110`)을 통하여 노출된 전극단자(105)와 제1 리드 부재(131)가 서로 겹쳐진 상태로 용접 결합될 수 있다. 상기 PTC 소자(130)는 전극단자(105)와 제1 PCB(110) 간의 충방전 경로 상에 형성되며, 전극단자(105)를 통하여 인출된 베어 셀(100)의 음극과 제1 PCB(110)를 서로 전기적으로 연결할 수 있다.
제1 PCB(110)와 캡 플레이트(101) 사이에는 절연성 테이프와 같은 절연층(108)이 개재될 수 있다. 상기 절연층(108)은 제1 PCB(110)와 캡 플레이트(101) 간의 접합을 매개할 수 있다. 예를 들어, 상기 절연층(108)은 제1 PCB(110)와 마주하도록 캡 플레이트(101) 상에 고정될 수 있으며, 제1 PCB(110)의 제1 면(110a) 전체 영역에 걸쳐서 형성되거나 또는 제1 면(110a)의 선택된 개소에 적어도 둘 이상 분할된 형태로 형성될 수도 있다. 상기 절연층(108)에는 전극단자(105)의 노출을 위한 단자 홀(108`)이 형성될 수 있다. 상기 절연층(108)은 캡 플레이트(101)와 제1 PCB(110) 간의 전기적인 절연을 위하여 절연성 소재로 형성될 수 있으며, 양면 테이프로 형성될 수 있다.
상기 제1 PCB(110) 상에는 제2 PCB(120)가 배치된다. 상기 제2 PCB(120)는 솔더링 소재(140)를 개재하여 제1 PCB(110)와 전기적으로 연결될 수 있다. 상기 제1, 제2 PCB(110,120)는 유연성 회로기판(FPCB, Flexible Circuit Board)으로 형성될 수 있다. 예를 들어, 상기 제1, 제2 PCB(110,120)는, 적어도 한 면에 도전패턴(121)이 형성된 절연기판(111,125)으로 형성될 수 있으며, 이때 절연기판(111,125)은 제1, 제2 PCB(110,120)의 유연성을 제공하도록 FR-4 등의 유연성 수지소재로 형성될 수 있다. 상기 제1, 제2 PCB(110,120)의 도전패턴(121)은 전류나 신호 흐름을 중계하기 위한 배선 기능을 할 수 있으며, 상기 제1, 제2 PCB(110,120) 상에는 전기 소자(116) 등이 탑재될 수 있다. 본 발명의 일 실시형태에서, 상기 제1, 제2 PCB(110,120)는 동일한 소재로 형성된 절연기판(111,125)을 포함할 수 있고, 예를 들어, FR-4 수지의 절연기판(111,125)을 포함할 수 있다.
상기 제1 PCB(110)는 어느 한 면에만 도전패턴(미도시)이 형성된 단면 PCB로 형성될 수 있다. 상기 제1 PCB(110)는 캡 플레이트(101)와 마주하는 제1 면(110a)과, 상기 제1 면(110a)과 반대되는 제2 면(110b)을 포함할 수 있고, 제1 PCB(110)와 접속되는 제2 PCB(120), PTC 소자(130) 등은 제2 면(110b) 상에 모두 형성되므로, 선택적으로 제2 면(110b)에만 도전패턴(미도시)이 형성된 단면 PCB로 형성될 수 있다.
상기 제2 PCB(120)는 양면에 도전패턴(121)이 형성된 양면 PCB로 형성될 수 있다. 상기 제2 PCB(120)는 상방으로 노출된 제1 면(120a)과, 하방의 제1 PCB(110)를 향하는 제2 면(120b)을 포함할 수 있고, 상방으로 노출된 제1 면(120a)을 통하여 외부기기(미도시)와 접속을 형성할 수 있고, 제2 면(120b)을 통하여 제1 PCB(110)와 접속을 형성할 수 있으므로, 상기 제2 PCB(120)는 제1, 제2 면(120a,120b)에 모두 도전패턴(121)이 형성된 양면 PCB로 형성될 수 있다.
본 발명의 일 실시형태에서, 상기 제2 PCB(120)는 외부기기(미도시)와의 전기접속을 중계하는 외부접속단자의 기능을 수행할 수 있다. 보다 구체적으로, 상기 제2 PCB(120)는, 외부부하(ex. 모바일 기기) 또는 외부전원공급장치와의 접점을 형성하며 전력 흐름 및 신호 송수신을 중계한다. 이를 위해, 상기 제2 PCB(120)는, 제1 PCB(110)의 단자영역(115) 상에 실장될 수 있으며, 제1 PCB(110)의 단자영역(115)을 통하여 입출력되는 전력이나 신호 흐름을 중계할 수 있다.
도 3에는 도 1에 도시된 제2 PCB(120)를 확대 도시한 사시도가 도시되어 있다. 도면을 참조하면, 상기 제2 PCB(120)에는 서로에 개별화되도록 패턴된 다수의 단자(C11,C12C,13)들을 포함할 수 있다. 예를 들어, 이러한 다수의 단자(C11,C12,C13)들은 절연기판(125)에 형성되어 서로에 대해 전기적으로 절연될 수 있다.
보다 구체적으로, 제2 PCB(120)는, 제1 전원단자(C11) 및 제2 전원단자(C13)와, 상기 제1, 제2 전원단자(C11,C13) 사이에 형성된 신호전달단자(C12)를 포함할 수 있다. 상기 제1, 제2 전원단자(C11,C13)는 양극 및 음극단자로 구성될 수 있으며, 충방전 전류의 입출력을 위해 외부기기와의 전기적인 접점(interface)를 형성한다.
일 실시형태에서, 제1, 제2 전원단자(C11,C12)는 충방전 통합단자를 구성할 수 있으나, 이와 달리, 충전용 단자와 방전용 단자가 서로 별개로 분리될 수도 있으며, 극성에 따라 충전용 단자와 방전용 단자가 통합되거나 별개로 형성될 수도 있는 등, 제2 PCB(120)의 단자 개수 및 형태는 예시된 바에 국한되지 않는다.
상기 신호전달단자(C12)는, 예를 들어, 상기 제1, 제2 전원단자(C11,C12) 사이에 개재될 수 있으며, 외부기기(미도시)와의 데이터 통신을 위한 전기적인 접점(interface)을 형성한다. 상기 신호전달단자(C12)는 외부기기(미도시)로부터 충방전 동작에 관한 제어신호를 입력받거나, 또는 배터리 내부에서 측정된 전압, 전류, 온도 등의 상태 정보를 외부기기로 전송해줄 수 있다. 상기 신호전달단자(C12)는 외부기기와의 데이터 전송로를 형성하며, 필요에 따라 하나 또는 둘 이상의 복수로 마련될 수 있다.
도 3을 참조하면, 상기 제2 PCB(120)의 단자(C11,C12,C13)들은 동등한 폭(w)으로 형성될 수 있다. 본 발명의 다른 실시형태에서, 상기 전원단자(C11,C13)는 전력전송라인을 구성하며, 자체 저항에 따른 전력손실을 막기 위해 상대적으로 광폭으로 형성될 수 있다. 그리고, 상기 신호전달단자(C12)는 신호전달라인을 구성하며, 제2 PCB(120)의 실장공간을 절약한다는 차원에서 상대적으로 협폭으로 형성될 수 있다.
도 2를 참조하면, 상기 제2 PCB(120)는 제1 PCB(110) 위에 실장되며, 제2 PCB(120)의 도전패턴(121)은 제1 PCB(110)의 표면으로 제1 높이(h1)로 돌출될 수 있다. 예를 들어, 보호회로모듈(150)의 상부에는 상부커버(180)가 조립되며, 상부커버(180)가 보호회로모듈(150)을 수용하며 베어 셀(100)에 대해 결합됨으로써 보호회로모듈(150)이 패킹될 수 있다. 이때, 제1 PCB(110)로부터 제1 높이(h1)로 돌출된 제2 PCB(120)의 도전패턴(121)은 상부커버(180)의 개구패턴(180`)을 통하여 외부로 용이하게 노출될 수 있으며, 외부기기(미도시)와의 안정적인 접속상태를 유지할 수 있다. 예를 들어, 상기 제2 PCB(120)의 도전패턴(121)은, 제1 PCB(110) 상에 탑재된 PTC 소자(130)의 제2 높이(h2) 보다 높게 설정됨으로써, 상부커버(180)에 형성된 개구패턴(180`)을 통하여 외부기기(미도시)와 용이하게 전기 접속될 수 있다. 제2 PCB(120)의 구조에 대해서는 후에 상세히 설명하기로 한다.
도 1을 참조하면, 제1 PCB(110)와 캡 플레이트(101) 사이에는 박판의 절연층(108)만이 개재되며, 절연층(108) 이외의 다른 구성요소를 수용하기 위한 공간의 할애가 요구되지 않는다. 이에 따라, 제1 PCB(110)와 캡 플레이트(101) 사이의 공간이 절약될 수 있으며, 전체 배터리 팩의 컴팩트화가 가능하다. 환언하면, 캡 플레이트(101)와 마주하는 제1 PCB(110)의 제1 면(110a)에는 절연층(108)이 배치되며, PTC 소자(130) 및 제2 PCB(120) 등은 상기 제1 면(110a)과 반대되는 제2 면(110b) 상에 배치됨으로써 배터리 팩의 슬림화 및 컴팩트화가 가능하다. 또한, 보호회로모듈(150)의 구성들이 최소한의 여백으로 서로 긴밀하게 조립되므로 조립강도가 향상되어 낙하 충격에 대한 내충격성이 향상될 수 있다.
상기 제1 PCB(110)에는 베어 셀(100)과의 전기 접속을 위한 접속부재(114)가 형성될 수 있다. 예를 들어, 상기 접속부재(114)는 제1 PCB(110)의 가장자리에 형성될 수 있으며, 도시된 바와 같이, 제1 PCB(110)의 일 가장자리로부터 캡 플레이트(101) 상으로 연장될 수 있다. 예를 들어, 상기 접속부재(114)는 제1 PCB(110)의 제2 면(110b) 상에 접속된 상부와 캡 플레이트(101) 상에 맞닿도록 연장되는 하부를 포함하는 계단형상을 취할 수 있다. 본 발명의 일 실시형태에서, 상기 접속부재(114)는 제1 PCB(110)와 캡 플레이트(101)를 서로 전기 접속할 수 있으며, 캡 플레이트(101)를 통하여 베어 셀(100)의 양극과 연결될 수 있다. 한편, 상기 접속부재(114)는 니켈 박판을 소정형상으로 가공하여 형성될 수 있다.
상기 접속부재(114)는, 제1 PCB(110)와 일체화된 후, 캡 플레이트(101) 상에 용접 고정될 수 있다. 예를 들어, 상기 제1 PCB(110)는, 접속부재(114) 및 PTC 소자(130) 등과 일체화된 후에, 캡 플레이트(101) 및 전극단자(105)에 대해 용접됨으로써, 캡 플레이트(101) 상에 고정될 수 있다.
상기 접속부재(114)에는 관통 공(114`)이 형성될 수 있다. 상기 관통 공(114`)은 상부커버(180)의 결합 돌기(185)가 끼워지기 위한 것으로, 상부커버(180)의 결합 돌기(185)는, 접속부재(114)의 관통 공(114`)을 경유하여 캡 플레이트(101)의 결합 홈(101`)에 끼워질 수 있다. 후술하는 바와 같이, 상부커버(180)의 결합 돌기(185)가 캡 플레이트(101)의 결합 홈(101`)에 압입됨으로써, 상부커버(180)와 베어 셀(100)이 상호 결합될 수 있다.
상기 베어 셀(100) 상에 탑재된 보호회로모듈(150) 위로는 보호회로모듈(150)을 수용하도록 상부커버(180)가 조립된다. 이를 위해, 상기 상부커버(180)에는 보호회로모듈(150)을 수용하기 위한 오목한 형상의 수용부(G)가 마련될 수 있다. 상부커버(180)에는 제2 PCB(120)의 도전패턴(121, 또는 단자 C11,C12,C13)을 노출시키고 외부기기(미도시)와의 접속을 허용하기 위한 개구패턴(180`)이 형성될 수 있다. 한편, 베어 셀(100)의 외주 면을 따라서는 절연성의 라벨시트(미도시)가 감겨 부착될 수 있다.
도 4에는 도 1에 도시된 제2 PCB(120)의 단면 구조가 도시되어 있다. 이하에는 도 4를 참조하여 본 발명의 일 실시형태에 따른 제2 PCB(120)에 대해 설명하기로 한다.
도면을 참조하면, 상기 제2 PCB(120)는 양면 PCB로 형성될 수 있다. 양면 PCB로 구현된 제2 PCB(120)는, 절연기판(125)의 상하 양쪽 제1, 제2 면(120a,120b)에 제1, 제2 도전패턴(121,122)이 형성된 적층구조를 취하고, 절연기판(125)을 관통하도록 형성된 도전성 충전물(123)을 통하여 제1, 제2 도전패턴(121,122)이 서로 연결되는 구조를 갖는다.
보다 구체적으로, 상기 제2 PCB(120)는, 절연기판(125)과, 상기 절연기판(125)의 서로 반대되는 제1, 제2 면(120a,120b)에 형성된 제1, 제2 도전패턴(121,122)과, 상기 제1, 제2 도전패턴(121,122)을 전기적으로 연결시켜주는 접속 패턴(123)을 포함할 수 있다.
상기 절연기판(125)은 제2 PCB(120)의 기체를 형성하며, 절연기판(125)상에 패턴 형성된 제1, 제2 도전패턴(121,122)을 상호 절연시키도록 절연성 소재로 형성될 수 있다. 예를 들어, 상기 절연기판(125)은, FR-4 소재로 형성될 수 있다.
상기 제1 도전패턴(121)은, 제1 PCB(110)와 반대되는 상방을 향한 제1 면(120a) 상에 패턴 형성되며, 예를 들어, 복수 개의 단자(C11,C12,C13)들을 포함할 수 있다. 상기 제1 도전패턴(121)의 단자(C11,C12,C13)들은 서로 격리된 위치에 개별화되도록 패턴 형성되며 상호 전기적으로 절연될 수 있다. 예를 들어, 상기 제1 도전패턴(121)은 제1, 제2 전원단자(C11,C13)와 신호전달단자(C12)를 포함할 수 있다. 한편, 상기 제1 도전패턴(121)은 충방전 전류의 입출력을 위해 외부기기(미도시)와의 전기적인 접점을 형성한다.
상기 제2 도전패턴(122)은, 제1 PCB(110)를 향하는 제2 면(120a) 상에 패턴 형성되며, 제1 도전패턴(121)과 대응되는 위치에 형성된 복수 개의 단자(C21,C22,C23)를 포함할 수 있다. 예를 들어, 상기 제2 도전패턴(122)은, 제1 도전패턴(121)과 대응되는 제1, 제2 전원단자(C21,C23)와 신호전달단자(C22)를 포함할 수 있다. 상기 제2 도전패턴(122)의 제1, 제2 전원단자(C21,C23)와 신호전달단자(C22)는, 상기 제1 도전패턴(121)의 제1, 제2 전원단자(C11,C13)와 신호전달단자(C12)와 각각 대응되는 위치에 형성되며 전기적으로 연결된다. 한편, 상기 제2 도전패턴(122)은 제1 PCB(110)의 단자영역(115) 또는 단자영역(115)에 형성된 전극패드(115a)와 전기적인 접점을 형성한다.
상기 제1, 제2 도전패턴(121,122)은 절연기판(125)의 제1, 제2 면(120a,120b)에 서로 대응되는 위치에 형성된 복수 개의 단자(C11,C12,C13,C21,C22,C23)들을 포함할 수 있다. 이렇게 제1, 제2 도전패턴(121,122)의 단자(C11,C12,C13,C21,C22,C23)들을 서로 대응되는 위치에 형성함으로써, 제1, 제2 도전패턴(121,122)의 각 단자(C11,C12,C13,C21,C22,C23)들은 최단 거리의 도전성 충전물(123)을 통하여 서로 전기적으로 연결될 수 있다.
상기 제1 도전패턴(121)의 단자(C11,C12,C13)들 사이와, 제2 도전패턴(122)의 단자(C21,C22,C23)들 사이에는 절연 코팅층(128)이 형성될 수 있다. 상기 절연 코팅층(128)은 단자(C11,C12,C13,C21,C22,C23)들 사이를 매우며, 단자(C11,C12,C13,C21,C22,C23)들이 서로 전기적으로 접속되지 않도록 이들 사이에 개재되어 절연을 확보할 수 있다. 예를 들어, 상기 절연 코팅층(128)은 스크린 인쇄와 같이 패턴화된 프린팅을 통하여 도포 형성될 수 있다.
상기 제1, 제2 도전패턴(121,122)은 서로에 대해 적층된 적어도 둘 이상의 금속층(121a,121b,122a,122b)을 포함할 수 있다. 예를 들어, 예를 들어, 제1 도전패턴(121)은 절연기판(125)의 제1 면(120a) 상에 형성된 시드층(121a)과, 시드층 (121a)상에 형성된 도금층(121b)을 포함할 수 있으며, 유사하게, 제2 도전패턴(122)은 절연기판(125)의 제2 면(120b) 상에 형성된 시드층(122a)과, 시드층(122a) 상에 형성된 도금층(122b)을 포함할 수 있다.
상기 시드층(121a,122a)은 전기도금 공정에서 전극 역할을 수행할 수 있으며, 전기도금을 수행하기 위한 하지층(under layer)이 될 수 있다. 상기 도금층(121b,122b)은 전기도금 공정을 통하여 형성될 수 있으며, 시드층(121a,122a) 상에 형성될 수 있다.
상기 시드층(121a,122a)과 도금층(121b,122b)은 서로 다른 이종금속으로 형성될 수 있는데, 서로에 대한 친화도가 우수한 금속소재로 형성될 수 있다. 예를 들어, 상기 시드층(121a,122a)은 구리 소재를 포함할 수 있고, 상기 도금층(121b,122b)은 금 소재를 포함할 수 있다.
절연기판(125)의 제1, 제2 면(120a,120b)에 각각 패턴 형성된 제1, 제2 도전패턴(121,122)은, 도전성 충전물(123)을 통하여 상호 전기적으로 연결되어 있다. 본 발명의 일 실시형태에서 상기 도전성 충전물(123)은, 절연기판(125)을 관통하는 비아 홀(VH)을 채우도록 형성될 수 있다. 즉, 상기 절연기판(125)의 다수 개소에는 절연기판(125)을 관통하도록 형성된 비아 홀(VH)이 패턴 형성되어 있고, 비아 홀(VH)을 채우도록 도전성 충전물(123)이 형성됨으로써 제1, 제2 도전패턴(121,122)이 서로 전기적으로 연결될 수 있다. 예를 들어, 상기 도전성 충전물(123)은, 구리, 은, 금과 같은 우수한 도전성을 갖는 금속 소재로 형성될 수 있다.
도 4를 참조하면, 제2 PCB(120)는 제1 PCB(110) 위에 배치되는데, 제1 PCB(110)의 단자영역(125)과 마주하는 위치에 배치될 수 있다. 그리고, 상기 제2 PCB(120)는 제1 PCB(110)의 단자영역(115)과 도통 가능하게 접합될 수 있다. 예를 들어, 제1 PCB(110)의 단자영역(115)에는 다수의 전극패드(115a)가 형성될 수 있다. 보다 구체적으로, 상기 제1 PCB(110)의 단자영역(115)에는 제2 PCB(120)의 단자(C21,C22,C23)와 대응되는 위치에 형성된 다수의 전극패드(115a)들이 형성될 수 있다. 서로 마주하는 위치에 형성된 제1 PCB(110)의 전극패드(115a)와 제2 PCB(120)의 단자(C21,C22,C23)들은 솔더링 소재(140)를 매개로 하여 상호 전기적으로 연결될 수 있다. 예를 들어, 제1, 제2 PCB(110,120)의 접속에서는 제1, 제2 PCB(110,120) 사이에 솔더링 소재(140, soldering material)를 개재하고 고온 가열함으로써 용융 또는 반 용융의 솔더링 소재(140)가 제1, 제2 PCB(110,120) 사이를 접합시키는 리플로우 솔더링(reflow soldering)이 적용될 수 있다. 이러한 리플로우 솔더링을 통하여 제1, 제2 PCB(110,120)는 일체적으로 결합될 수 있다.
상기 리플로우 솔더링에서는 제1 PCB(110) 상에 탑재되는 다수의 전기 소자(116, 도 1)들에 대한 접합이 동시에 이루어질 수 있다. 예를 들어, 제1 PCB(110) 상에는 다수의 전기 소자(116)들이 실장될 수 있는데, 예를 들어, 충방전 스위칭 소자(FET)와, 캐패시터, 저항 등의 소자가 실장될 수 있다. 이때, 상기 제1 PCB(110) 상에 전기 소자(116)들을 배치하고, 제1 PCB(110)의 대응되는 패드와 전기 소자(116) 사이에 솔더링 소재(140)를 개재한 후, 1회의 솔더링을 통하여 제1 PCB(110)와 전기 소자(116)를 접합시킴과 동시에, 제1, 제2 PCB(110,120)의 접합이 한번에 일괄적으로 이루어질 수 있다.
도 5에는 본 발명과 비교예에 따른 외부접속단자(250)의 사시도가 도시되어 있다. 도면을 참조하면, 상기 외부접속단자(250)는 베어 셀과 외부기기 간의 전기 접속을 중계하기 위하여, 금속제 출력단자(225)와 출력단자(225)를 정 위치로 고정하는 단자 홀더(251)를 인서트 사출로 형성할 수 있다. 이러한 인서트 사출에서는 출력단자(255)를 형성한 후, 형성된 출력단자(255)를 금형 내의 규칙 위치에 배치 고정하고 단자 홀더용 수지를 주입하게 되는데, 엄격한 공정관리가 요구되며, 복잡한 단계들로 인하여 제조단가가 상승하며 양산성이 떨어지는 문제가 있다.
본 발명에서는, 외부접속단자를 제공하는 제2 PCB(120)를 양면 PCB로 형성함으로써, 인서트 사출과 같은 복잡한 공정이 요구되지 않는다. 또한, 제1, 제2 PCB(110,120)의 접속에서는, 제2 PCB(120)를 제1 PCB(110) 상에 배치한 다음에, 제1 PCB(110)와 전기 소자(116)의 접합시, 제1, 제2 PCB(110,120)를 동시에 접합시킴으로써, 공정 개수 및 제조 단가를 절감할 수 있는 효과가 있다.
도 6a 내지 도 6f에는 본 발명의 일 실시형태에 따른 제2 PCB(120)의 제조방법이 공정 단계별로 도시되어 있다. 먼저, 도 6a에 도시된 바와 같이, 절연기판(125)을 준비한다. 상기 절연기판(125)은 절연 수지로 형성될 수 있으며, 예를 들어, FR-4 소재로 형성될 수 있다. 상기 절연기판(125)에는 다수의 개소에 비아 홀(VH)이 형성되어 있을 수 있으며, 사출 성형을 통하여 적정의 형상으로 형성될 수 있다.
다음에, 도 6b에 도시된 바와 같이, 상기 절연기판(125)의 비아 홀(VH)에 도전성 충전물(123)을 형성하고, 절연기판(125)의 제1, 제2 면에 각각 제1, 제2 도전층(121`,122`)을 형성한다. 상기 도전성 충전물(123)과, 제1, 제2 도전층(121`,122`)은 일체적으로 형성되어 서로 전기적으로 연결될 수 있다. 예를 들어, 상기 도전성 충전물(123)과 제1, 제2 도전층(121`,122`)은, 하나의 공정을 통하여 일괄적으로 함께 형성되거나, 또는 서로 별개의 공정을 통하여 각각 형성될 수도 있다. 예를 들어, 상기 도전성 충전물(123)과 제1, 제2 도전층(121`,122`)은, 같은 소재로 형성될 수 있으며, 구리 소재로 형성될 수 있다.
다음에, 도 6c에 도시된 바와 같이, 상기 제1, 제2 도전층(121`,122`)을 패터닝한다. 예를 들어, 제1, 제2 도전층(121`,122`)의 단자 사이 영역을 제거함으로써 서로 개별화된 다수의 시드층(121a,122a)들을 형성한다. 상기 패터닝에는 리소그래피와 같은 다양한 패턴화 공정이 적용될 수 있다.
다음에, 도 6d에 도시된 바와 같이, 전기 도금을 수행하여 제1, 제2 도전패턴(121,122)을 형성한다. 절연기판(125)의 제1, 제2 면에 패턴 형성된 시드층(121a,122a)을 일 전극으로 하고, 도금소재를 타 전극으로 하는 전기 도금을 수행함으로써, 시드층(121a,122a) 상에 도금층(121b,122b)을 형성할 수 있다. 제1, 제2 면 상에 패턴 형성된 시드층(121a,122a)을 따라 패턴화된 도금층(121b,122b)이 형성될 수 있으며, 시드층(121a,122a)과 도금층(121b,122b)은 제1, 제2 도전패턴(121,122)의 각 단자(C11,C12,C13,C21,C22,C23)를 형성한다. 각 단자(C11,C12,C13,C21,C22,C23)는 패턴화된 시드층(121a,122a) 및 도금층(121b,122b)에 의해 서로 개별화된 형태를 가질 수 있다. 예를 들어, 금 도금이 수행될 수 있으며, 구리 소재의 시드층(121a,122a) 위에, 금 소재의 도금층(121b,122b)이 적층된 다수의 단자(C11,C12,C13,C21,C22,C23)들이 형성될 수 있다.
다음에, 도 6e에 도시된 바와 같이, 선택적으로 상기 제1, 제2 도전패턴(121,122)의 단자(C11,C12,C13,C21,C22,C23)들 사이로 절연 코팅층(128)을 형성한다. 예를 들어, 상기 절연 코팅층(128)은 단자(C11,C12,C13,C21,C22,C23)를 제외한 제1, 제2 면 상에 형성될 수 있다. 상기 절연 코팅층(128)은 스크린 프린팅과 같은 패턴 프린팅을 통하여 도포 형성될 수 있다. 본 발명의 다른 실시형태에서, 상기 절연 코팅층(128)은, 도 6c에 도시된 공정, 즉, 제1, 제2 금속층(121`,122`, 도 6b)의 패턴과, 도 6d에 도시된 도금 공정 사이에 형성될 수도 있다.
다음에, 도 6f에 도시된 바와 같이, 제2 PCB(120)를 제1 PCB(110)의 단자영역(115) 위에 배치하고, 제2 PCB(120)와 제1 PCB(110)의 단자영역(115) 사이에 솔더링 소재(140)를 개재한다. 상기 솔더링 소재(140)는 제2 PCB(120)의 제2 도전패턴(122)과 제1 PCB(110)의 전극패드(115a) 사이에 개재될 수 있다. 후행하는 솔더링에서 제1, 제2 PCB(110,120)의 접합과 함께, 제1 PCB(110)와 전기 소자(116)들 간의 접합이 동시에 이루어질 수 있으며, 이를 위해, 본 단계에서는 제1 PCB(110) 위에 솔더링 소재(140)를 개재하여 제2 PCB(120)와 다수의 전기 소자(116)들을 함께 배치해 둘 수 있다.
다음에, 솔더링을 수행하여 제1, 제2 PCB(110,120)를 상호 접합시킨다. 예를 들어, 리플로우 솔더링이 적용될 수 있으며, 솔더링 소재(140)를 고온으로 가열하여 제1, 제2 PCB(110,120)가 용융 또는 반 용융의 솔더링 소재(140)를 매개로 상호 융착되게 할 수 있다. 이때, 제1 PCB(110) 상에 배치된 전기 소자(116)들도 함께 솔더링 접합될 수 있다.
도 7에는 상부커버(180)와 보호회로모듈(180)의 조립 상태를 보여주는 사시도가 도시되어 있고, 도 8에는 도 7에 도시된 상부커버(180)의 사시도가 도시되어 있다. 그리고, 도 9에는 도 7의 단면 구조가 도시되어 있다. 이하에서는 도 7 내지 도 9를 참조하여, 상부커버(180)와 보호회로모듈(150) 간의 조립 구조에 대해 설명하기로 한다.
도면을 참조하면, 베어 셀(110)에 탑재된 보호회로모듈(150)을 수용하도록 베어 셀(100) 상으로 상부커버(180)가 조립된다. 상기 상부커버(180)에는 보호회로모듈(150)을 수용하도록 오목한 형상의 수용부(G)가 마련될 수 있다. 상기 상부커버(180)에는 보호회로모듈(150)의 그루브(118)에 끼워지도록 보호회로모듈(150) 방향으로 하향 돌출된 조립 리브(181)가 마련된다. 상기 조립 리브(181)가 보호회로모듈(150)의 그루브(181)에 끼워짐으로써, 상부커버(180)의 조립 위치가 규제될 수 있으며, 상부커버(180)의 유동이 방지될 수 있다. 즉, 상기 조립 리브(181)와 그루브(118) 간의 끼워 맞춤에 의해 베어 셀(110)과 일체화된 보호회로모듈(150)에 대해 상부커버(180)를 위치 정렬시킬 수 있고, 상부커버(180)가 정 위치를 이탈하여 유동하지 않도록 할 수 있다.
상기 조립 리브(181)는 상부커버(180)의 수용부(G)를 정의하는 측벽에 형성될 수 있으며, 수용부(G)를 향하여 내측 방향으로 돌출 형성될 수 있다. 예를 들어, 상기 조립 리브(181)는 대략 장방형으로 형성된 상부 커버(180)의 장변 방향(x 방향)을 따라 소정 위치에 형성될 수 있으며, 양편의 장변부의 서로 마주하는 위치에 쌍으로 형성될 수 있다. 한 쌍을 이루는 조립 리브(181)는 서로 마주하는 내측 방향을 향하여 돌출 형성될 수 있다.
상기 조립 리브(181)는 상부커버(180)의 장변 방향(x 방향)을 따라 여러 개소에 마련될 수 있다. 예를 들어, 조립 리브(181)는, 상부커버(180)의 대략 중앙위치와 좌우 양편에 인접한 위치에 형성될 수 있다.
상기 그루브(118)는 상기 보호회로모듈(150)에 형성될 수 있으며, 조립 리브(181)와 대응되는 위치에 형성될 수 있다. 보다 구체적으로, 상기 그루브(118)는 보호회로모듈(150)의 제1 PCB(110)에 형성될 수 있다. 상기 그루브(181)는 제1 PCB(110)의 측면에 형성될 수 있으며, 제1 PCB(110) 측면의 오목하게 인입된 형상에 따라 개방된 형태로 형성될 수 있다. 즉, 상기 그루브(118)는 제1 PCB(110)의 측면에 의해 외연 전부가 둘러싸인 폐쇄된 홀 형태가 아닌 적어도 일 측이 개방된 형태를 가질 수 있다.
예를 들어, 상기 제1 PCB(110)가 대략 장방형으로 형성된다고 할 때, 상기 그루브(118)는 장변 방향(x 방향)을 따라 소정 위치에 형성될 수 있다. 보다 구체적으로, 상기 그루브(118)는 장변 방향(x 방향)을 따라 다수의 개소에 복수로 형성될 수 있다. 예를 들어, 상기 그루브(118)는 해당 위치에서 제1 PCB(110)의 폭을 좁게 제한하는 측면이 있으므로, 제1 PCB(110)의 구체적인 설계에 따라 여유공간을 활용하여 형성될 수 있으며, 또는 제1 PCB(110) 상에 탑재된 전기 소자(116)에도 그루브(118)가 함께 형성될 수도 있다. 예를 들어, 상기 그루브(118)는 장변 방향(x 방향)을 따라 서로 마주하는 위치에 쌍으로 형성될 수 있다. 상기 그루브(118)는 상부커버(180)의 조립 리브(181)에 대해 걸림턱 작용을 함으로써, 상부커버(180)의 조립 위치를 규제하고, 상부커버(180)의 유동을 방지할 수 있다.
한편, 상기 상부 커버(180)에는 결합 돌기(185)가 형성될 수 있다. 상기 결합 돌기(185)는 베어 셀(110)과의 결합을 형성하는 것으로, 베어 셀(110)에 형성된 결합 홈(101`)에 끼워 조립된다. 예를 들어, 상기 결합 돌기(185)는 장변 방향(x 방향)으로 양편 가장자리에 쌍으로 형성될 수 있다. 상기 결합 돌기(185)는 베어 셀(100)에 형성된 결합 홈(101`)에 압입될 수 있으며, 결합 돌기(185)와 결합 홈(101`)의 억지끼움(interference fit)에 따라 상부커버(180)와 베어 셀(100)이 상호 견고하게 결합될 수 있다. 상기 결합 홈(101`)은 베어 셀(100)의 캡 플레이트(101) 상에 형성될 수 있으며, 결합 돌기(185)와 대응되는 위치, 예를 들어, 양편 가장자리에 쌍으로 형성될 수 있다. 한편, 도 9에 도시된 바와 같이, 상기 결합 홈(101`)은 캡 플레이트(101)를 관통하지 않고 두께방향으로 오목하게 인입된 홈 형상으로 형성될 수 있으며, 캡 플레이트(101)에 의해 봉지된 베어 셀(100) 절연에 영향을 주지 않을 수 있다.
상기 결합 돌기(185)와 결합 홈(101`)은 상부커버(180)와 베어 셀(100) 간의 결합을 위한 것이나, 상부커버(180)와 베어 셀(100) 사이에 개재된 보호회로모듈(150)을 경유하여 끼워짐으로써, 보호회로모듈(150)의 위치도 함께 고정할 수 있다. 즉, 도 7에서 볼 수 있듯이, 캡 플레이트(101)의 일 가장자리에는 제1 PCB(110)로부터 연장되는 접속부재(114)가 놓여져 있으며, 이 접속부재(114)에는 관통 공(114`)이 형성되어 있다. 그리고, 상부커버(180)의 결합 돌기(185)가 접속부재(114)의 관통 공(114`)을 경유하여 캡 플레이트(101)의 결합 홈(101`)에 끼워짐으로써, 접속부재(114)를 통하여 보호회로모듈(150)이 고정될 수 있다.
한편, 도 7에서 도면번호 188은, 상부커버(180)의 외연을 따라 형성된 스커트부(188)를 나타낸다. 상기 스커트부(188)는, 베어 셀(100)의 측면 상에 덮여지도록 상부커버(180)의 돌출된 부분을 형성하며, 베어 셀(100)의 측면 상에 겹쳐지게 배치된 상부커버(180)의 스커트부(188)와 베어 셀의 외주 면이 함께, 미도시된 라벨시트에 의해 감겨 부착됨으로써, 상부커버(180)가 베어 셀(100) 상에 견고하게 위치 고정될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100 : 베어 셀 101 : 캡 플레이트
101` : 결합 홈 105 : 전극단자
108 : 절연층 110 : 제1 PCB
110a : 제1 PCB의 제1 면 110b : 제1 PCB의 제2 면
111 : 제1 PCB의 절연기판 114 : 접속부재
114`: 접속부재의 관통 공 115 : 단자영역
115a : 전극패드 116 : 전기 소자
118 : 그루브 120 : 제2 PCB
120a : 제2 PCB의 제1 면 120b : 제2 PCB의 제2 면
121 : 제2 도전패턴 121a,122a : 시드층
121b,122b : 도금층 122 : 제2 도전패턴
121`: 제2 도전층 122`: 제2 도전층
123 : 도전성 충전물 125 : 절연기판
130 : PTC 소자 131 : 제1 리드부재
132 : 제2 리드부재 135 : 가변저항체
140 : 솔더링 소재 150 : 보호회로모듈
180 : 상부커버 180`: 개구패턴
181 : 조립 리브 185 : 결합 돌기
188 : 스커트부
C11,C12,C13 : 제1 도전패턴의 단자
C21,C22,C23 : 제2 도전패턴의 단자
G : 상부커버의 수용부 VH : 절연기판의 비아 홀

Claims (20)

  1. 베어 셀;
    상기 베어 셀에 결합된 캡 플레이트; 및
    상기 캡 플레이트 상에 배치된 보호회로모듈;을 포함하고,
    상기 보호회로모듈은, 제1 PCB와, 상기 제1 PCB 상에 배치된 제2 PCB를 포함하는 것을 특징으로 하는 배터리 팩.
  2. 제1항에 있어서,
    상기 제2 PCB는, 외부 기기와의 접속을 위한 다수의 단자들을 포함하는 것을 특징으로 하는 배터리 팩.
  3. 제2항에 있어서,
    상기 제2 PCB는, 각 단자와 이웃하게 배치된 절연 코팅층을 더 포함하는 것을 특징으로 하는 배터리 팩.
  4. 제1항에 있어서,
    상기 제1 PCB 상에 PTC 소자가 배치되고,
    상기 PTC 소자의 높이는 제2 PCB의 높이 보다 낮은 것을 특징으로 하는 배터리 팩.
  5. 제1항에 있어서,
    상기 제2 PCB는,
    상기 제2 PCB의 제1 면으로 노출된 제1 도전패턴과, 상기 제2 PCB의 제2 면으로 노출된 제2 도전패턴을 포함하는 양면 PCB 인 것을 특징으로 하는 배터리 팩.
  6. 제5항에 있어서,
    제1 PCB는, 단면 PCB 인 것을 특징으로 하는 배터리 팩.
  7. 제5항에 있어서,
    상기 제2 PCB는, 제1 도전패턴과 제2 도전패턴 사이의 절연기판을 더 포함하는 것을 특징으로 하는 배터리 팩.
  8. 제5항에 있어서,
    상기 제2 PCB는, 제1 도전패턴과 제2 도전패턴 사이에서, 제1, 제2 도전패턴과 접촉하는 도전성 충전물을 더 포함하는 것을 특징으로 하는 배터리 팩.
  9. 제8항에 있어서,
    각각의 제1 도전패턴과, 제2 도전패턴은 서로에 대해 적층된 다수의 금속층들을 포함하는 것을 특징으로 하는 배터리 팩.
  10. 제9항에 있어서,
    상기 금속층들은, 시드층과 도금층을 포함하는 것을 특징으로 하는 배터리 팩.
  11. 제10항에 있어서,
    상기 도전성 충전물과 제1, 제2 도전패턴의 시드층은, 동일한 소재를 포함하는 것을 특징으로 하는 배터리 팩.
  12. 제9항에 있어서,
    상기 금속층들은 서로 다른 금속을 포함하는 것을 특징으로 하는 배터리 팩.
  13. 제1항에 있어서,
    상기 제1 PCB와 제2 PCB 사이의 다수의 전극패드를 더 포함하는 것을 특징으로 하는 배터리 팩.
  14. 제1항에 있어서,
    제1, 제2 PCB는, 서로에 대해 솔더링 결합되는 것을 특징으로 하는 배터리 팩.
  15. 제1항에 있어서,
    제1 PCB의 단자 홀을 통하여 돌출되는 전극 단자를 더 포함하는 것을 특징으로 하는 배터리 팩.
  16. 제1항에 있어서,
    상기 보호회로모듈을 커버하는 상부커버를 더 포함하고,
    상기 제2 PCB의 일부는, 상기 상부커버를 통하여 노출되는 것을 특징으로 하는 배터리 팩.
  17. 제16항에 있어서,
    상기 상부커버는, 상기 제1 PCB에 끼워지도록 구성된 복수의 조립 리브들을 포함하는 것을 특징으로 하는 배터리 팩.
  18. 제17항에 있어서,
    상기 제1 PCB는, 각각의 조립 리브를 수용하도록 구성된 그루브들을 포함하는 것을 특징으로 하는 배터리 팩.
  19. 제16항에 있어서,
    상기 상부커버는, 상기 상부커버를 캡 플레이트에 대해 결합시키도록 구성된 복수의 결합 돌기들을 포함하는 것을 특징으로 하는 배터리 팩.
  20. 제19항에 있어서,
    각각의 결합 돌기는, 상기 상부커버를 캡 플레이트에 대해 결합시키기 위하여, 캡 플레이트에 형성된 각각의 결합 홈에 억지끼움(interference fit)되는 것을 특징으로 하는 배터리 팩.
KR1020130089821A 2012-12-21 2013-07-29 배터리 팩 KR20140081657A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261745287P 2012-12-21 2012-12-21
US61/745,287 2012-12-21
US13/895,326 US20140178715A1 (en) 2012-12-21 2013-05-15 Battery pack
US13/895,326 2013-05-15

Publications (1)

Publication Number Publication Date
KR20140081657A true KR20140081657A (ko) 2014-07-01

Family

ID=48626348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130089821A KR20140081657A (ko) 2012-12-21 2013-07-29 배터리 팩

Country Status (5)

Country Link
US (1) US20140178715A1 (ko)
EP (1) EP2747189A1 (ko)
JP (1) JP2014123553A (ko)
KR (1) KR20140081657A (ko)
CN (1) CN103887572A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018203593A1 (ko) * 2017-05-04 2018-11-08 주식회사 엘지화학 배터리 팩 및 이의 제조방법
KR20190034020A (ko) * 2017-09-22 2019-04-01 삼성에스디아이 주식회사 배터리 팩

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102082868B1 (ko) * 2013-08-30 2020-02-28 삼성에스디아이 주식회사 전지 팩
KR101678528B1 (ko) * 2014-08-07 2016-11-22 삼성에스디아이 주식회사 전지 팩
DE102015002148A1 (de) * 2015-02-18 2016-08-18 Audi Ag Verfahren zum Betreiben von Batteriezellen einer Batterie, Batterie sowie Kraftfahrzeug
US10431802B2 (en) * 2016-10-14 2019-10-01 Inevit Llc Battery module including a heat pipe positioned in proximity to a terminal component at a positive or negative terminal of the battery module
DE102016223464A1 (de) * 2016-11-25 2018-05-30 Robert Bosch Gmbh Verbindungsvorrichtung zur elektrischen Verbindung von elektrischen Speichereinheiten
US10615395B2 (en) * 2017-05-10 2020-04-07 Apple Inc. Battery cap with cut-out sections
KR102168675B1 (ko) * 2017-09-28 2020-10-21 주식회사 엘지화학 보호회로모듈을 구비한 파우치형 이차전지 팩
JP2020170683A (ja) * 2019-04-05 2020-10-15 株式会社マキタ バッテリパック
US20220336908A1 (en) * 2020-01-08 2022-10-20 Lg Energy Solution, Ltd. Battery Pack, Electronic Device and Vehicle
US20220165998A1 (en) * 2020-11-21 2022-05-26 Adam Vincent Hayball Lantern Battery Adapter
WO2022130966A1 (ja) * 2020-12-15 2022-06-23 株式会社村田製作所 電池モジュール、電池モジュールの製造方法、電子機器および電動車両
JP7275247B1 (ja) 2021-12-28 2023-05-17 Ａｐｂ株式会社 二次電池モジュール

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050271934A1 (en) * 2004-06-05 2005-12-08 Kiger William B Battery pack assembly
KR100867922B1 (ko) * 2007-10-09 2008-11-10 삼성에스디아이 주식회사 배터리 팩
KR100983144B1 (ko) * 2008-06-05 2010-09-20 삼성에스디아이 주식회사 배터리 팩
KR101002446B1 (ko) * 2008-10-15 2010-12-17 삼성에스디아이 주식회사 보호회로모듈 및 이를 포함하는 이차전지
KR101084788B1 (ko) * 2009-08-25 2011-11-21 삼성에스디아이 주식회사 이차전지
US9263724B2 (en) * 2009-10-12 2016-02-16 Samsung Sdi Co., Ltd. Battery pack
KR101106404B1 (ko) * 2009-11-24 2012-01-17 삼성에스디아이 주식회사 이차 전지 및 그 제조 방법
KR101127613B1 (ko) * 2010-05-13 2012-03-22 삼성에스디아이 주식회사 배터리 팩
US8968893B2 (en) * 2011-03-11 2015-03-03 Samsung Sdi Co., Ltd. Secondary battery

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018203593A1 (ko) * 2017-05-04 2018-11-08 주식회사 엘지화학 배터리 팩 및 이의 제조방법
KR20180122844A (ko) * 2017-05-04 2018-11-14 주식회사 엘지화학 배터리 팩 및 이의 제조방법
CN110419139A (zh) * 2017-05-04 2019-11-05 株式会社Lg化学 电池组及其制造方法
US11094972B2 (en) 2017-05-04 2021-08-17 Lg Chem, Ltd. Battery pack and manufacturing method therefor
KR20190034020A (ko) * 2017-09-22 2019-04-01 삼성에스디아이 주식회사 배터리 팩
US11728527B2 (en) 2017-09-22 2023-08-15 Samsung Sdi Co., Ltd. Battery pack including battery cells connected to a printed circuit board substrate via first and second electrode tabs

Also Published As

Publication number Publication date
US20140178715A1 (en) 2014-06-26
JP2014123553A (ja) 2014-07-03
CN103887572A (zh) 2014-06-25
EP2747189A1 (en) 2014-06-25

Similar Documents

Publication Publication Date Title
KR20140081657A (ko) 배터리 팩
US9017836B2 (en) Battery pack
US8247107B2 (en) Battery pack
US7582379B2 (en) Secondary battery of assemble-type structure
KR100846956B1 (ko) 보호회로 모듈을 갖는 이차전지
CN101599551B (zh) 电池组
KR101227870B1 (ko) 보호회로모듈 케이스를 포함하는 이차전지 팩
KR101264550B1 (ko) 배터리 팩
US9088032B2 (en) Secondary battery
EP2264812B1 (en) Battery Pack
US8669004B2 (en) Battery pack
JP5166462B2 (ja) バッテリパック
EP2328200B1 (en) Battery assembly
KR20140142649A (ko) 배터리 팩
US8216706B2 (en) Battery pack
JP4979422B2 (ja) 電流制限部材及び該電流制限部材を備える電池パック
US8685551B2 (en) Battery pack
KR101057578B1 (ko) 폴리머 전지팩
KR101117705B1 (ko) 배터리 팩
KR101726777B1 (ko) 커넥터의 위치 고정을 가능하게 하는 전지 조립용 지그 및 이를 사용하여 제조된 전지
KR20130005117A (ko) 배터리 셀 및 이를 포함하는 배터리 팩
CN112042043B (zh) 电池组
KR101985760B1 (ko) 이차전지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid