KR20130117026A - 회로 보호 소자 - Google Patents
회로 보호 소자 Download PDFInfo
- Publication number
- KR20130117026A KR20130117026A KR1020120039645A KR20120039645A KR20130117026A KR 20130117026 A KR20130117026 A KR 20130117026A KR 1020120039645 A KR1020120039645 A KR 1020120039645A KR 20120039645 A KR20120039645 A KR 20120039645A KR 20130117026 A KR20130117026 A KR 20130117026A
- Authority
- KR
- South Korea
- Prior art keywords
- coil
- sheets
- embedded
- pattern
- sheet
- Prior art date
Links
- 238000000605 extraction Methods 0.000 claims abstract description 10
- 239000004020 conductor Substances 0.000 claims description 34
- 239000000696 magnetic material Substances 0.000 claims description 29
- 230000035699 permeability Effects 0.000 claims description 14
- 239000007769 metal material Substances 0.000 description 11
- 239000011324 bead Substances 0.000 description 9
- 238000004804 winding Methods 0.000 description 5
- 208000032365 Electromagnetic interference Diseases 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910000859 α-Fe Inorganic materials 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910018605 Ni—Zn Inorganic materials 0.000 description 1
- 229910007565 Zn—Cu Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F38/00—Adaptations of transformers or inductances for specific applications or functions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
본 발명은 회로 보호 소자에 관한 것으로, 복수의 시트가 적층된 적층체; 상기 적층체 내부에 마련된 자심; 상기 적층체 내부에 마련되며 상기 자심을 감싸도록 상하 방향으로 권선된 코일; 상기 코일과 연결되어 상기 적층체 외부로 노출되도록 인출된 인출 전극; 및 상기 적층체 상에 마련되며 상기 인출 전극과 연결된 외부 전극을 포함하는 회로 보호 소자가 제시된다.
Description
본 발명은 회로 보호 소자에 관한 것으로, 특히 전자 기기 내의 노이즈를 억제할 수 있는 회로 보호 소자에 관한 것이다.
최근들어, 휴대용 전자 기기, 예컨데 스마트폰 등의 다기능화에 따라 다양한 주파수 대역이 사용되고 있다. 즉, 하나의 스마트폰 내에서 무선 LAN(wireless LAN), 블루투스(bluetooth), GPS 등 다른 주파수 대역을 이용하게 되었다. 특히, 무선 LAN, GPS 등 ㎓의 주파수 대역을 이용하는 통신 등에 영향을 주지 않기 위하여 EMI(Electro-magnetic Interference) 규제가 더욱 강화되고 있다. 실 예로 2010년 10월부터 유럽과 일본에서는 최대 6㎓까지의 EMI 규제가 시작되었고, 그에 따라 1㎓ 이상의 EMI도 억제해야 한다. 또한, 전자 기기의 고집적화에 따라 한정된 공간에서의 내부 회로 밀도가 높아지게 된다. 그에 따라 내부 회로 사이에 노이즈 간섭이 필연적으로 발생하게 된다.
이러한 다양한 주파수의 노이즈를 억제하고, 내부 회로 사이의 노이즈를 억제하기 위해 복수의 회로 보호 소자가 이용되고 있다. 예를 들어, 각각 서로 다른 주파수 대역의 노이즈를 제거하는 콘덴서, 칩 비드, 공통 모드 필터(common mode filter) 등이 이용되고 있다. 여기서, 공통 모드 필터는 두 개의 초크 코일(choke coil)이 하나로 합체된 구조를 가지며, 차동 모드(differential mode)의 신호 전류를 통과시키고 공통 모드의 노이즈 전류만을 제거할 수 있다. 즉, 공통 모드 필터는 교류 전류인 차동 모드의 신호 전류와 공통 모드의 노이즈 전류를 분류 및 제거할 수 있다.
또한, 칩 비드는 페라이트를 이용한 노이즈 대책 부품의 하나로서, 페라이트재의 중앙부에 수회 권선된 코일이 형성된 단순한 구조의 전자 부품이다. 신호가 칩 비드의 코일을 통과하면 신호에 포함된 고주파 노이즈 성분이 제거되는데, 칩 비드는 주파수에 비례하여 임피던스가 높아지는 특성으로 해당 노이즈를 제거한다. 칩 비드는 소정 주파수 영역까지는 코일의 인덕터 성분이 주가 되어 신호를 통과시키지만, 보다 높은 주파수 영역에서는 저항 성분이 주가 되어 노이즈를 흡수하여 열로 변환된다.
그러나, 종래의 칩 비드는 임피던스 특성이 고주파 대역까지 높게 구현되지 못하였다. 즉, 100㎒ 정도의 임피던스 특성을 나타나지만, 그 이상의 고주파, 예를 들어 ㎓의 주파수에서는 임피던스 특성이 나타나지 않는다. 따라서, 종래의 칩 비드를 이용해서는 다양한 고주파 대역을 이용하는 스마트폰 등 전자 기기의 노이즈를 제거할 수 없다.
본 발명은 고주파 임피던스 특성을 향상시킬 수 있고, DC 저항을 감소시킬 수 있는 회로 보호 소자를 제공한다.
본 발명은 투자율이 다른 자심을 형성하고 이를 감싸도록 코일을 형성함으로써 고주파 임피던스 특성을 향상시킬 수 있는 회로 보호 소자를 제공한다.
본 발명은 코일 패턴의 두께를 증가시켜 DC 저항을 감소하여 회로 상에서 발생할 수 있는 전력 손실을 최소화할 수 있는 회로 보호 소자를 제공한다
본 발명의 일 양태에 따른 회로 보호 소자는 복수의 시트가 적층된 적층체; 상기 적층체 내부에 마련된 자심; 상기 적층체 내부에 마련되며 상기 자심을 감싸도록 상하 방향으로 권선된 코일; 상기 코일과 연결되어 상기 적층체 외부로 노출되도록 인출된 인출 전극; 및 상기 적층체 상에 마련되며 상기 인출 전극과 연결된 외부 전극을 포함한다.
상기 자심은 선택된 복수의 시트에 자성체 물질이 매립된 제 1 홀이 서로 연결되어 형성된다.
상기 코일은 선택된 복수의 시트에 복수의 코일 패턴 및 이와 연결되는 도전 물질이 매립된 제 2 홀이 각각 형성되고, 상기 도전 물질이 매립된 제 2 홀에 의해 상기 복수의 코일 패턴이 연결되어 형성된다.
상기 코일 패턴은 상기 시트 상에 형성된 패턴 시트 내에 형성될 수 있고, 상기 시트에 형성된 홈에 형성될 수 있다.
선택된 복수의 시트 상에 코일 패턴, 자성체 물질이 매립된 제 1 홀 및 도전성 물질이 매립된 제 2 홀이 각각 형성되고, 상기 자성체 물질이 매립된 제 1 홀이 연결되어 상기 자심을 이루고, 상기 코일 패턴이 상기 도전성 물질이 매립된 제 2 홀에 의해 서로 연결되어 상기 코일을 이룬다.
상기 복수의 시트와 상기 자심은 서로 다른 투자율을 갖고, 상기 자심의 투자율이 상기 복수의 시트의 투자율보다 높거나 낮다.
본 발명의 다른 양태에 따른 회로 보호 소자는 복수의 시트; 상기 복수의 시트 중 선택된 시트들에 각각 형성된 자성체 물질이 매립된 제 1 홀, 코일 패턴 및 도전 물질이 매립된 제 2 홀을 포함하고, 상기 자성체 물질이 매립된 제 1 홀이 연결되어 자심을 이루고, 상기 코일 패턴이 상기 도전성 물질이 매립된 제 2 홀에 의해 서로 연결되어 코일을 이룬다.
상기 코일과 연결되어 상기 적층체를 관통하여 외부로 노출되도록 인출된 인출 전극; 및 상기 적층체 상에 마련되며 상기 인출 전극과 연결된 외부 전극을 더 포함한다.
본 발명의 실시 예들에 따른 회로 보호 소자는 복수의 시트가 적층된 적층체 내부에 자성체 물질이 매립된 홀들에 의해 자심을 형성하고, 복수의 시트 상에 코일 패턴 및 도전 물질이 매립된 홀들을 형성하여 자심을 감싸고 상하 방향으로 회전하도록 코일을 형성함으로써 고주파 임피던스 특성을 향상시킬 수 있다. 즉, 시트와 투자율이 다른 자심을 마련하고 이를 감싸도록 코일을 형성함으로써 고주파 임피던스를 향상시킬 수 있다.
또한, 코일을 형성하는 코일 패턴의 두께를 두껍게 형성함으로써 직렬 저항을 감소시킬 수 있다.
도 1은 본 발명의 일 실시 예에 따른 회로 보호 소자의 사시도.
도 2는 본 발명의 일 실시 예에 따른 회로 보호 소자의 단면도.
도 3은 본 발명의 일 실시 예에 따른 회로 보호 소자의 분해 사시도.
도 4는 본 발명의 일 실시 예에 따른 회로 보호 소자의 임피던스 그래프.
도 5는 본 발명의 다른 실시 예에 따른 회로 보호 소자의 분해 사시도.
도 6은 본 발명의 또다른 실시 예에 따른 회로 보호 소자의 분해 사시도.
도 2는 본 발명의 일 실시 예에 따른 회로 보호 소자의 단면도.
도 3은 본 발명의 일 실시 예에 따른 회로 보호 소자의 분해 사시도.
도 4는 본 발명의 일 실시 예에 따른 회로 보호 소자의 임피던스 그래프.
도 5는 본 발명의 다른 실시 예에 따른 회로 보호 소자의 분해 사시도.
도 6은 본 발명의 또다른 실시 예에 따른 회로 보호 소자의 분해 사시도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다.
도 1은 본 발명의 일 실시 예에 따른 회로 보호 소자로서의 칩 비드의 사시도이고, 도 2는 단면도이며, 도 3는 분해 사시도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시 예에 따른 회로 보호 소자는 복수의 시트(101 내지 114)가 적층된 적층체(100)와, 적층체(100) 내부의 중앙 영역에 마련된 자심(200)과, 적층체(100) 내부에 마련되며 자심(200)를 감싸도록 상하 방향으로 권선된 코일(300)과, 코일(300)과 연결되어 외부로 인출되는 인출 전극(400)과, 적층체(100) 외부에 마련되어 외부로 노출된 인출 전극(400)과 연결되는 외부 전극(500)을 포함한다. 이러한 본 발명의 일 실시 예에 따른 회로 보호 소자를 도 3의 분해 사시도를 이용하여 더 상세히 설명하면 다음과 같다.
도 3에 도시된 바와 같이, 회로 보호 소자는 복수의 시트(101 내지 114와, 선택된 시트(101, 102, 103, 113, 114)에 형성된 홀(101a, 102a, 103a, 113a, 114a)에 도전 물질이 매립되어 형성된 인출 전극(400)과, 선택된 시트(105 내지 111)에 형성된 홀들(105b 내지 111b)에 자성체 물질이 매립되어 형성된 자심(200)과, 선택된 시트(104 내지 112) 상에 형성되며 홀들(105b 내지 111b)과 이격되어 도전성 물질이 매립된 홀들(104a 내지 111a)을 통해 서로 연결된 코일 패턴(310 내지 390)으로 이루어진 코일(300)과, 외부로 노출되는 인출 전극(400)과 연결된 외부 전극(500)을 포함한다. 복수의 시트(101 내지 114)는 예를 들어 소정의 투자율을 갖는 페라이트계 세라믹으로 구성될 수 있다. 또한, 이하의 설명에서 서로 다른 시트의 동일 위치에 형성된 홀이라도 홀 내에 매립되는 물질에 따라 도면 부호를 다르게 명기하겠다. 즉, 도전 물질이 매립되는 홀들은 도면 부호의 "a"로 표시하고, 자성체 물질이 매립되는 홀들은 도면 부호 "b"로 표시하여 설명하겠다.
상측의 복수의 시트, 예를 들어 적어도 세 시트(101, 102, 103)에는 소정 영역, 바람직하게는 중앙에 홀(101a, 102a, 103a)이 각각 형성되고, 홀(101a, 102a, 103a)에는 도전 물질이 매립된다. 도전 물질은 예를 들어 Ag, Pt, Pd 등의 금속 물질을 이용할 수 있으며, 금속 물질의 페이스트를 이용하여 홀(101a, 102a, 103a, 112a, 113a, 114a)을 매립할 수 있다. 이에 따라 수직 방향으로 형성되며 내부로부터 외부로 노출되는 인출 전극(400)이 형성된다. 즉, 인출 전극(400)은 적층된 복수의 시트(101, 102, 103)의 중앙을 관통하여 외측으로 노출되도록 형성된다. 다시 말하면, 인출 전극(400)은 복수의 시트(101, 102, 103)의 적층 방향으로 형성된다. 예를 들어, 복수의 시트(101, 102, 103)이 상하 방향으로 적층되는 경우 인출 전극(400)은 상하 방향으로 복수의 시트(101, 102, 103)을 관통하여 형성된다.
시트(104)에는 코일 패턴(310) 및 홀(104a)이 형성된다. 코일 패턴(310)은 시트(103)의 홀(103a)에 대응되는 영역으로부터 형성되며, 시트(104)의 형상을 따라 일 방향으로 형성된다. 예를 들어, 코일 패턴(310)은 시트(104)의 중앙 영역으로부터 외측, 예를 들어 시트(104)의 일 모서리 방향으로 직선으로 연장되고, 그로부터 시트(104)의 선택된 변을 따라 소정 형상으로 형성된다. 예를 들어, 코일 패턴(310)은 시트(104)의 세 변을 따라 대략 'ㄷ'자 형상으로 형성될 수 있다. 즉, 코일 패턴(310)은 중앙 영역으로부터 외측으로 연장된 영역과 그로부터 예를 들어 시계 방향으로 시트(104)의 세 변을 따라 형성된다. 또한, 코일 패턴(310)은 대략 'ㄷ'자 형태 이외에 대략 'ㄴ'자, 'ㅁ'자 등 다양한 형상으로 형성될 수 있으나, 코일 패턴(310)은 일 단부와 타 단부가 이격되어 형성된다. 코일 패턴(310)의 타 단부, 즉 코일 패턴(310)이 끝나는 지점에는 홀(104a)이 형성된다. 홀(104a)에는 도전 물질이 매립되는데, 금속 물질의 페이스트를 이용하여 매립될 수 있다.
복수의 시트(105 내지 111)에는 각각 코일 패턴(320 내지 380), 도전 물질이 매립된 홀(105a 내지 111a) 및 자성체 물질이 매립된 홀(105b 내지 111b)이 형성된다. 홀들(105b 내지 111b)은 시트들(105 내지 111) 각각의 중앙부에 형성되고, 자성체 물질이 매립된다. 예를 들어, 홀들(105b 내지 111b)은 자성체 페이스트에 의해 매립될 수 있으며, 자성체 물질은 적층체(100)를 이루는 시트들(101 내지 114)과 투자율이 다른 페라이트, Ni계, Ni-Zn계, Ni-Zn-Cu계 등을 포함할 수 있다. 즉, 홀들(105b 내지 111b)에 매립되는 자성체 물질은 시트들(101 내지 114)보다 투자율이 높거나 낮을 수 있다. 이렇게 자성체 물질이 매립된 홀들(105b 내지 111b)이 적층되어 복수의 시트(105 내지 111)의 중앙부에 자심(200)이 형성된다. 또한, 홀들(105a 내지 111a)은 각 시트(105 내지 111)의 서로 다른 위치에 형성된다. 예를 들어, 시트(105)의 홀(105a)이 제 1 변과 제 2 변 사이의 모서리 영역에 대응되는 영역에 형성되고, 시트(106)의 홀(106a)은 제 2 변과 제 3 변 사이의 모서리 영역에 대응되는 영역에 형성되는 등 홀들(105a 내지 111a)은 예를 들어 시계 방향으로 회전하면서 각 시트(105 내지 111)의 모서리 영역에 형성된다. 이러한 홀들(105a 내지 111a)에는 도전 물질이 매립된다. 한편, 자성체 물질이 매립된 홀들(105b 내지 111b)은 도전 물질이 매립된 홀들(105a 내지 111a)보다 같거나 큰 직경으로 형성되는데, 바람직하게는 홀들(105b 내지 111b)이 홀들(105a 내지 111a)보다 크게 형성된다. 또한, 코일 패턴들(320 내지 380)은 상측의 각 시트(104 내지 110)의 홀들(104a 내지 110a)에 대응되는 영역으로부터 자성체 물질이 매립된 홀들(105b 내지 111b)과 소정 간격 이격되어 각 시트(105 내지 111)의 변을 따라 소정 형상으로 형성된다. 예를 들어, 코일 패턴들(320 내지 380)은 홀들(105a 내지 111a)로부터 일 방향, 예를 들어 시계 방향으로 시트들(105 내지 111)의 세변을 따라 형성되어 'ㄷ'자 형상으로 형성될 수 있으며, 대략 'ㄴ'자, 'ㅁ'자 등 다양한 형상으로 형성될 수 있다. 그러나, 코일 패턴들(320 내지 380)은 일 단부와 타 단부가 이격되어 형성될 수 있다. 또한, 코일 패턴들(320 내지 380)의 타단에는 도전 물질이 매립된 홀들(105a 내지 111a)이 각각 형성된다. 따라서, 복수의 시트들(105 내지 111) 상에 형성된 코일 패턴(320 내지 380)은 자성체 물질이 매립된 홀들(105b 내지 111b)을 둘러싸도록 홀들(105a 내지 111a)에 의해 서로 연결되어 복수의 권선을 갖는 코일(300)을 형성한다. 즉, 코일(300)은 자심(200)을 둘러싸도록 형성된다. 이때, 자심(200)과 코일(300) 사이의 간격이 가까울수록 고주파의 임피던스를 갖는다. 따라서, 원하는 고주파 대역에 따라 자심(200)과 코일(300)의 간격을 조절할 수 있다. 또한, 일 코일 패턴(310 내지 390) 각각이 하나의 권선을 이루는 코일(300)은 예를 들어 18 내지 35회의 권선을 가질 수 있다. 따라서, 원하는 권선 수에 따라 코일 패턴(310 내지 390)이 형성되는 시트(104 내지 112)의 수가 조절될 수 있다.
시트(112)에는 코일 패턴(390) 및 홀(112a)이 형성된다. 코일 패턴(390)은 시트(111)의 홀(111a)에 대응되는 영역으로부터 형성되며, 시트(112)의 형상을 따라 일 방향으로 형성된다. 예를 들어, 코일 패턴(310)은 시트(112)의 일 모서리 영역으로부터 일 방향, 예를 들어 시계 방향으로 시트(112)의 선택된 변을 따라 소정 형상으로 형성되고, 그로부터 중앙부로 연장 형성된다. 즉, 코일 패턴(390)은 시계 방향으로 시트(112)의 세 변을 따라 대략 'ㄷ'자 형상으로 형성된 영역과, 그로부터 중앙 영역으로부터 내측으로 연장된 영역을 포함하여 형성된다. 또한, 코일 패턴(390)은 대략 'ㄷ'자 형태 이외에 대략 'ㄴ'자, 'ㅁ'자 등 다양한 형상으로 형성될 수 있으나, 코일 패턴(390)은 일 단부와 타 단부가 이격되어 형성된다. 코일 패턴(390)의 타 단부, 즉 코일 패턴(390)이 끝나는 시트(112)의 중앙 영역에는 홀(112a)이 형성된다. 홀(112a)은 금속 물질의 페이스트를 이용하여 매립될 수 있다.
하측의 복수의 시트, 예를 들어 적어도 두 시트(113, 114)에는 소정 영역, 바람직하게는 중앙부에 홀(113a, 114a)이 형성되고, 홀(113a, 114a)에는 도전 물질이 매립된다. 도전 물질은 예를 들어 Ag, Pt, Pd 등의 금속 물질의 페이스트를 이용할 수 있다. 이에 따라 내부로부터 외부로 노출되는 인출 전극(400)이 형성된다. 즉, 인출 전극(400)은 적층된 복수의 시트(113, 114)의 중앙을 관통하여 외측으로 노출되도록 형성된다.
상기한 바와 같이 본 발명의 일 실시 예에 따른 회로 보호 소자, 즉 칩 비드는 복수의 시트(101 내지 114)가 적층된 적층체(100) 내부의 중앙부에 자성체 물질이 매립된 홀들(105b 내지 111b)에 의해 형성된 자심(200)을 감싸고 상하 방향으로 회전하도록 코일 패턴(310 내지 390) 및 도전 물질이 매립된 홀들(104a 내지 112a)에 의해 코일(300)이 형성된다. 이때, 자심(200)은 시트(101 내지 114)와 투자율이 다르게 마련된다. 즉, 제 1 투자율을 갖는 복수의 시트(101 내지 114)의 중앙부에 제 2 투자율을 갖는 자심(200)을 형성하고, 이를 감싸도록 코일(300)이 형성된다. 따라서, 본 발명의 회로 보호 소자는 고주파 임피던스의 특성을 향상시킬 수 있다. 즉, 도 4에 도시된 바와 같이 자심을 형성하지 않은 회로 보호 소자(A)의 임피던스 특성은 100㎒ 정도이지만, 자심을 형성한 회로 보호 소자(B)의 임피던스 특성은 1㎓ 정도로서 자심을 형성한 회로 보호 소자가 고주파 임피던스 특성을 향상시킬 수 있다.
도 5는 본 발명의 다른 실시 예에 따른 회로 보호 소자의 분해 사시도이다.
도 5를 참조하면, 본 발명의 다른 실시 예에 따른 회로 보호 소자는 복수의 시트(101 내지 114)와, 선택된 시트(101, 102, 103, 113, 114)에 형성된 홀(101a, 102a, 103a, 113a, 114a)에 도전 물질이 매립되어 형성된 인출 전극(400)과, 선택된 시트(105 내지 111)에 형성된 홀들(105b 내지 111b)에 자성체 물질이 매립되어 형성된 자심(200)과, 선택된 시트(104 내지 112) 상에 형성되며 홀들(105b 내지 111b)과 이격되어 도전성 물질이 매립된 홀들(104a 내지 111a)을 통해 서로 연결된 코일 패턴(310 내지 390)으로 이루어진 코일(300)과, 외부로 노출되는 인출 전극(400)과 연결된 외부 전극(500)을 포함한다. 또한, 코일 패턴(310 내지 390)을 형성하기 위해 선택된 시트(104 내지 112) 상에 마련되며 코일 패턴(310 내지 390)의 형상이 음각된 패턴 시트(601 내지 609)를 포함한다. 여기서, 패턴 시트(601 내지 609)는 시트(101 내지 114)와 동일 성분으로 구성될 수 있는데, 예를 들어 페라이트계 세라믹으로 마련될 수 있다.
상측의 복수의 시트, 예를 들어 적어도 세 시트(101, 102, 103)에는 중앙에 홀(101a, 102a, 103a)이 각각 형성되고, 홀(101a, 102a, 103a)은 금속 물질의 페이스트를 이용하여 매립된다. 이에 따라 수직 방향으로 형성되며 내부로부터 외부로 노출되는 인출 전극(400)이 형성된다. 즉, 인출 전극(400)은 복수의 시트(101, 102, 103)의 중앙부를 관통하여 외부로 노출되도록 형성된다.
시트(104)에는 코일 패턴(310) 및 홀(104a)이 형성된다. 코일 패턴(310)은 시트(104) 상에 마련되는 패턴 시트(601)에 의해 형성된다. 패턴 시트(601)는 소정 형상의 음각 패턴이 형성되고, 음각 패턴 내에 금속 물질의 페이스트를 매립함으로써 코일 패턴(310)이 형성될 수 있다. 즉, 소정 패턴이 음각된 패턴 시트(601)를 시트(104) 상에 배치하고 소정의 압력 및 열을 가하여 시트(104)와 패턴 시트(601)을 접합한 후 패턴 시트(601)의 음각 패턴에 도전성 물질을 채워넣어 코일 패턴(310)을 형성할 수 있다. 이러한 패턴 시트(601)는 시트(104)와 동일 사이즈로 마련되고, 코일 패턴(310)의 두께에 대응하는 두께로 마련될 수 있다. 이렇게 시트(104)와 코일 패턴(310)이 형성되는 패턴 시트(601)를 별도로 제조하므로 코일 패턴(310)의 두께를 시트(104) 상에 형성하는 경우보다 두껍게 형성할 수 있고, 패턴 시트(601)의 두께 조절에 의해 코일 패턴(310)의 두께를 조절할 수 있다. 한편, 코일 패턴(310)은 홀(103a)에 대응되는 영역으로부터 형성되며, 시트(104)의 형상을 따라 일 방향으로 형성된다. 예를 들어, 코일 패턴(310)은 시트(104)의 중앙 영역으로부터 외측, 예를 들어 시트(104)의 일 모서리 방향으로 직선으로 연장되고, 그로부터 시트(104)의 선택된 변을 따라 소정 형상으로 형성된다. 또한, 코일 패턴(310)의 타 단부, 즉 코일 패턴(310)이 끝나는 지점에는 홀(104a)이 형성되고, 홀(104a)은 금속 물질의 페이스트를 이용하여 매립될 수 있다.
복수의 시트(105 내지 111)에는 각각 코일 패턴(320 내지 380), 도전 물질이 매립된 홀들(105a 내지 111a) 및 자성체 물질이 매립된 홀(105b 내지 111b)이 형성된다. 또한, 복수의 시트(105 내지 111) 각각의 상부에는 패턴 시트(602 내지 608)가 마련된다. 패턴 시트(602 내지 608)에는 소정의 형상으로 음각 패턴이 형성되고, 음각 패턴 내에 금속 물질의 페이스트를 매립함으로써 코일 패턴(320 내지 380)이 형성될 수 있다. 즉, 복수의 시트(105 내지 111) 상에 소정 패턴이 음각된 패턴 시트(602 내지 608)를 각각 배치하고 소정의 압력 및 열을 가하여 시트(105 내지 111)와 패턴 시트(602 내지 608)를 각각 접합한 후 패턴 시트(602 내지 608)의 음각 패턴에 도전성 물질을 채워넣어 코일 패턴(320 내지 380)을 각각 형성한다. 이러한 패턴 시트(602 내지 608)는 시트(105 내지 111)와 동일 사이즈로 마련되고, 코일 패턴(320 내지 380)의 두께에 대응하는 두께로 마련될 수 있다. 따라서, 코일 패턴(320 내지 380)의 두께는 패턴 시트(602 내지 608)의 두께로 형성된다. 이렇게 시트(105 내지 111)와 코일 패턴(320 내지 380)이 형성되는 패턴 시트(602 내지 609)를 별도로 제조하므로 코일 패턴(320 내지 380)의 두께를 시트(105 내지 111) 상에 직접 형성하는 경우보다 두껍게 형성할 수 있고, 패턴 시트(602 내지 608)의 두께 조절에 의해 코일 패턴(320 내지 380)의 두께를 조절할 수 있다. 또한, 패턴 시트(602 내지 609)의 시트(105 내지 111)의 홀(105b 내지 111b)에 대응되는 영역, 즉 중앙부에는 홀(602b 내지 609b)가 형성되고, 홀(602b 내지 609b)에는 자성체 물질이 매립된다. 따라서, 복수의 시트(105 내지 111)의 홀(105b 내지 111b)과 패턴 시트(602 내지 609)의 홀(602b 내지 609b)에는 자성체 물질이 매립되어 서로 연결된 자심(200)이 형성된다. 또한, 홀들(105a 내지 111a)은 각 시트(105 내지 111)의 서로 다른 위치에 형성된다. 예를 들어, 홀들(105a 내지 111a)은 시계 방향으로 회전하면서 각 시트(105 내지 111)의 모서리 영역에 형성된되고, 도전 물질이 매립된다. 한편, 코일 패턴들(320 내지 380)은 상측의 각 시트(104 내지 110)의 홀들(104a 내지 110a)에 대응되는 영역으로부터 자성체 물질이 매립된 홀들(105b 내지 111b)과 소정 간격 이격되어 각 시트(105 내지 111)의 변을 따라 소정 형상으로 형성된다. 예를 들어, 코일 패턴들(320 내지 380)은 홀들(105a 내지 111a)로부터 일 방향, 예를 들어 시계 방향으로 시트들(105 내지 111)의 세변을 따라 형성되어 'ㄷ'자 형상으로 형성될 수 있다. 또한, 코일 패턴들(320 내지 380)의 타단에는 도전 물질이 매립된 홀들(105a 내지 111a)이 각각 형성된다. 따라서, 복수의 시트들(105 내지 111) 상에 형성된 코일 패턴(320 내지 380)은 자성체 물질이 매립된 홀들(105b 내지 111b)을 둘러싸도록 홀들(105a 내지 111a)에 의해 서로 연결되어 복수의 권선을 갖는 코일(300)을 형성한다. 즉, 코일(300)은 자심(200)을 둘러싸도록 형성된다.
시트(112)에는 코일 패턴(390) 및 홀(112a)이 형성된다. 코일 패턴(390)은 시트(112) 상에 마련되는 패턴 시트(609)에 의해 형성된다. 즉, 패턴 시트(609)는 코일 패턴(390) 형상의 음각 패턴이 형성되고, 음각 패턴 내에 금속 물질의 페이스트를 매립함으로써 코일 패턴(390)이 형성될 수 있다. 패턴 시트(609)는 시트(112)와 동일 사이즈로 마련되고, 코일 패턴(390)의 두께에 대응하는 두께로 마련될 수 있다. 따라서, 코일 패턴(390)의 두께는 패턴 시트(609)의 두께로 형성된다. 한편, 코일 패턴(390)은 시트(111)의 홀(111a)에 대응되는 영역으로부터 형성되며, 시트(112)의 형상을 따라 일 방향으로 형성된다. 예를 들어, 코일 패턴(310)은 시트(112)의 일 모서리 영역으로부터 예를 들어 시계 방향으로 시트(112)의 선택된 변을 따라 소정 형상으로 형성되고, 그로부터 중앙부로 연장 형성된다. 즉, 코일 패턴(390)은 시계 방향으로 시트(112)의 세 변을 따라 대략 'ㄷ'자 형상으로 형성된 영역과, 그로부터 중앙 영역으로부터 내측으로 연장된 영역을 포함하여 형성된다. 코일 패턴(390)의 타 단부, 즉 코일 패턴(390)이 끝나는 시트(112)의 중앙 영역에는 홀(112a)이 형성되고, 홀(112a)은 금속 물질의 페이스트를 이용하여 매립될 수 있다.
하측의 복수의 시트, 예를 들어 적어도 두 시트(113, 114)에는 소정 영역, 바람직하게는 중앙부에 홀(113a, 114a)이 형성되고, 홀(113a, 114a)에는 도전 물질이 매립된다. 이에 따라 내부로부터 외부로 노출되는 인출 전극(400)이 형성된다. 즉, 인출 전극(400)은 복수의 시트(113, 114)의 중앙부를 관통하여 외측으로 노출되도록 형성된다.
상기한 바와 같이 본 발명의 다른 실시 예에 따른 회로 보호 소자는 소정 형상의 음각 패턴이 형성된 패턴 시트(601 내지 609)를 시트(104 내지 111) 상에 각각 마련하고, 패턴 시트(601 내지 609)의 음각 패턴 내에 도전성 물질을 매립하여 코일 패턴(310 내지 390)을 형성할 수 있다. 따라서, 코일 패턴(310 내지 390)은 패턴 시트(601 내지 609)의 두께에 대응되는 두께로 형성되므로 시트(104 내지 111) 상에 형성하는 경우에 비해 두껍게 형성할 수 있고, 그에 따라 직렬 저항을 줄일 수 있다.
또한, 패턴 시트(601 내지 609)를 이용하지 않고도 코일 패턴(310 내지 390)을 두껍게 형성할 수 있다. 예를 들어 도 6에 도시된 바와 같이 시트(104 내지 112)에 코일 패턴(310 내지 390)의 형상으로 소정 깊이의 홈을 형성하고, 홈 내에 도전 물질이 매립되도록 함으로써 코일 패턴(310 내지 390)을 형성할 수도 있다. 여기서, 홈의 깊이 및 폭은 전체적으로 일정하게 형성하며, 원하는 임피던스에 따라 정밀하게 제어될 수 있다.
본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
100 : 시트 적층체 200 : 자심
300 : 코일 400 : 인출 전극
500 : 외부 전극
300 : 코일 400 : 인출 전극
500 : 외부 전극
Claims (10)
- 복수의 시트가 적층된 적층체;
상기 적층체 내부에 마련된 자심;
상기 적층체 내부에 마련되며 상기 자심을 감싸도록 상하 방향으로 권선된 코일;
상기 코일과 연결되어 상기 적층체 외부로 노출되도록 인출된 인출 전극; 및
상기 적층체 상에 마련되며 상기 인출 전극과 연결된 외부 전극을 포함하는 회로 보호 소자.
- 청구항 1에 있어서, 상기 자심은 선택된 복수의 시트에 자성체 물질이 매립된 제 1 홀이 서로 연결되어 형성된 회로 보호 소자.
- 청구항 2에 있어서, 상기 코일은 선택된 복수의 시트에 복수의 코일 패턴 및 이와 연결되는 도전 물질이 매립된 제 2 홀이 각각 형성되고, 상기 도전 물질이 매립된 제 2 홀에 의해 상기 복수의 코일 패턴이 연결되어 형성된 회로 보호 소자.
- 청구항 3에 있어서, 상기 코일 패턴은 상기 시트 상에 형성된 패턴 시트 내에 형성된 회로 보호 소자.
- 청구항 3에 있어서, 상기 코일 패턴은 상기 시트에 형성된 홈에 형성된 회로 보호 소자.
- 청구항 1에 있어서, 선택된 복수의 시트 상에 코일 패턴, 자성체 물질이 매립된 제 1 홀 및 도전성 물질이 매립된 제 2 홀이 각각 형성되고, 상기 자성체 물질이 매립된 제 1 홀이 연결되어 상기 자심을 이루고, 상기 코일 패턴이 상기 도전성 물질이 매립된 제 2 홀에 의해 서로 연결되어 상기 코일을 이루는 회로 보호 소자.
- 청구항 1에 있어서, 상기 복수의 시트와 상기 자심은 서로 다른 투자율을 갖는 회로 보호 소자.
- 청구항 7에 있어서, 상기 자심의 투자율이 상기 복수의 시트의 투자율보다 높거나 낮은 회로 보호 소자.
- 복수의 시트;
상기 복수의 시트 중 선택된 시트들에 각각 형성된 자성체 물질이 매립된 제 1 홀, 코일 패턴 및 도전 물질이 매립된 제 2 홀을 포함하고,
상기 자성체 물질이 매립된 제 1 홀이 연결되어 자심을 이루고, 상기 코일 패턴이 상기 도전성 물질이 매립된 제 2 홀에 의해 서로 연결되어 코일을 이루는 회로 보호 소자.
- 청구항 9에 있어서, 상기 코일과 연결되어 상기 적층체를 관통하여 외부로 노출되도록 인출된 인출 전극; 및
상기 적층체 상에 마련되며 상기 인출 전극과 연결된 외부 전극을 더 포함하는 회로 보호 호자.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120039645A KR20130117026A (ko) | 2012-04-17 | 2012-04-17 | 회로 보호 소자 |
JP2013079541A JP2013222964A (ja) | 2012-04-17 | 2013-04-05 | 回路保護素子 |
US13/862,401 US20130271255A1 (en) | 2012-04-17 | 2013-04-13 | Circuit protection device |
TW102113385A TW201344721A (zh) | 2012-04-17 | 2013-04-16 | 電路保護裝置 |
CN2013101431486A CN103377798A (zh) | 2012-04-17 | 2013-04-17 | 电路保护装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120039645A KR20130117026A (ko) | 2012-04-17 | 2012-04-17 | 회로 보호 소자 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20130117026A true KR20130117026A (ko) | 2013-10-25 |
Family
ID=49324564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120039645A KR20130117026A (ko) | 2012-04-17 | 2012-04-17 | 회로 보호 소자 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20130271255A1 (ko) |
JP (1) | JP2013222964A (ko) |
KR (1) | KR20130117026A (ko) |
CN (1) | CN103377798A (ko) |
TW (1) | TW201344721A (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6376000B2 (ja) * | 2015-03-02 | 2018-08-22 | 株式会社村田製作所 | 電子部品およびその製造方法 |
CN113589752A (zh) * | 2021-08-24 | 2021-11-02 | 无锡信捷电气股份有限公司 | 一种基于plc的模拟量混合采样系统 |
JP7501551B2 (ja) | 2022-01-27 | 2024-06-18 | 株式会社村田製作所 | コイル部品の製造方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4916582A (en) * | 1988-12-20 | 1990-04-10 | Murata Manufacturing Co., Ltd. | Electronic component and its production method |
JPH0732908U (ja) * | 1993-11-29 | 1995-06-16 | 太陽誘電株式会社 | 電磁石 |
JP2000195720A (ja) * | 1998-10-22 | 2000-07-14 | Taiyo Yuden Co Ltd | 積層電子部品 |
JP2001076952A (ja) * | 1999-09-03 | 2001-03-23 | Murata Mfg Co Ltd | 積層セラミック電子部品及びその製造方法 |
JP2001160509A (ja) * | 1999-12-01 | 2001-06-12 | Tdk Corp | 複合電子部品 |
JP3680758B2 (ja) * | 2001-04-20 | 2005-08-10 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
KR100479625B1 (ko) * | 2002-11-30 | 2005-03-31 | 주식회사 쎄라텍 | 칩타입 파워인덕터 및 그 제조방법 |
JP2004235494A (ja) * | 2003-01-31 | 2004-08-19 | Toko Inc | 積層型電子部品 |
JP4525066B2 (ja) * | 2003-12-11 | 2010-08-18 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
JP4816971B2 (ja) * | 2006-01-16 | 2011-11-16 | 株式会社村田製作所 | インダクタの製造方法 |
JP4725343B2 (ja) * | 2006-02-07 | 2011-07-13 | パナソニック株式会社 | 複合電子部品およびその製造方法 |
US7638988B2 (en) * | 2006-02-21 | 2009-12-29 | Virginia Tech Intellectual Properties, Inc. | Co-fired ceramic inductors with variable inductance, and voltage regulator having same |
US7994889B2 (en) * | 2006-06-01 | 2011-08-09 | Taiyo Yuden Co., Ltd. | Multilayer inductor |
JP2007324555A (ja) * | 2006-06-01 | 2007-12-13 | Taiyo Yuden Co Ltd | 積層インダクタ |
JP2008300432A (ja) * | 2007-05-29 | 2008-12-11 | Hitachi Metals Ltd | コモンモードフィルタ |
JP4683026B2 (ja) * | 2007-09-07 | 2011-05-11 | Tdk株式会社 | コモンモードチョークコイル及びその製造方法 |
JP2009088329A (ja) * | 2007-10-01 | 2009-04-23 | Hitachi Metals Ltd | コイル部品 |
JP2009277972A (ja) * | 2008-05-16 | 2009-11-26 | Panasonic Corp | コイル部品およびその製造方法 |
US7987581B2 (en) * | 2008-05-28 | 2011-08-02 | Flextronics Ap, Llc | High power manufacturing friendly transformer |
US8089331B2 (en) * | 2009-05-12 | 2012-01-03 | Raytheon Company | Planar magnetic structure |
KR101463675B1 (ko) * | 2010-06-09 | 2014-11-19 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자 부품 및 그 제조 방법 |
-
2012
- 2012-04-17 KR KR1020120039645A patent/KR20130117026A/ko not_active Application Discontinuation
-
2013
- 2013-04-05 JP JP2013079541A patent/JP2013222964A/ja active Pending
- 2013-04-13 US US13/862,401 patent/US20130271255A1/en not_active Abandoned
- 2013-04-16 TW TW102113385A patent/TW201344721A/zh unknown
- 2013-04-17 CN CN2013101431486A patent/CN103377798A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN103377798A (zh) | 2013-10-30 |
JP2013222964A (ja) | 2013-10-28 |
TW201344721A (zh) | 2013-11-01 |
US20130271255A1 (en) | 2013-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101445741B1 (ko) | 회로 보호 소자 | |
JP6455959B2 (ja) | パワーインダクタ用磁性体モジュール、パワーインダクタ及びその製造方法 | |
JP5700233B2 (ja) | コイルアンテナ素子およびアンテナモジュール | |
JP4971432B2 (ja) | 誘導素子及び誘導素子を製造するための方法 | |
KR102658236B1 (ko) | 자성코어, 인덕터 및 이를 포함하는 emi 필터 | |
KR101735599B1 (ko) | 회로 보호 소자 | |
KR20130117397A (ko) | 회로 보호 소자 | |
JP2013055232A (ja) | 積層インダクタ | |
JPWO2005024863A1 (ja) | 積層コイル部品及びその製造方法 | |
TW201740398A (zh) | 一多層電感器及其製造方法 | |
JP6511741B2 (ja) | インピーダンス変換素子およびその製造方法 | |
KR101151999B1 (ko) | 적층형 파워 인덕터 및 이의 제조방법 | |
KR20130117026A (ko) | 회로 보호 소자 | |
KR20160040446A (ko) | 적층 인덕터 | |
US11139096B2 (en) | Common mode choke coil and wireless charging circuit | |
KR101214731B1 (ko) | 적층형 인덕터 및 이의 제조 방법 | |
KR102030086B1 (ko) | 적층 인덕터 | |
KR102310771B1 (ko) | 회로 보호 소자 | |
KR102175234B1 (ko) | 회로 보호 소자 | |
KR20160057916A (ko) | 회로 보호 소자 | |
JP6089446B2 (ja) | アンテナ装置および通信端末装置 | |
KR101039038B1 (ko) | 적층형 칩인덕터 및 그의 제조방법 | |
JP2009021453A (ja) | 積層型トランス | |
KR20130044603A (ko) | 적층형 비드 및 이의 제조 방법 | |
KR20020008678A (ko) | 칩 인덕터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |