[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20130079348A - Deposition method - Google Patents

Deposition method Download PDF

Info

Publication number
KR20130079348A
KR20130079348A KR1020127027345A KR20127027345A KR20130079348A KR 20130079348 A KR20130079348 A KR 20130079348A KR 1020127027345 A KR1020127027345 A KR 1020127027345A KR 20127027345 A KR20127027345 A KR 20127027345A KR 20130079348 A KR20130079348 A KR 20130079348A
Authority
KR
South Korea
Prior art keywords
film
target
thin film
atoms
forming method
Prior art date
Application number
KR1020127027345A
Other languages
Korean (ko)
Inventor
마미 니시무라
시게카즈 도마이
고키 야노
마사시 가사미
마사유키 이토세
시게오 마츠자키
가즈아키 에바타
Original Assignee
이데미쓰 고산 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데미쓰 고산 가부시키가이샤 filed Critical 이데미쓰 고산 가부시키가이샤
Publication of KR20130079348A publication Critical patent/KR20130079348A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021Reactive sputtering or evaporation
    • C23C14/0036Reactive sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

희가스 원자 및 물 분자를 포함하고, 상기 물 분자의 함유량이 상기 희가스 원자에 대하여 분압비로 0.1 내지 10%인 기체의 분위기 하에서, 금속 산화물로 이루어지는 타겟을 스퍼터링하여, 기판상에 박막을 성막하는 성막 방법.A film forming method comprising sputtering a target made of a metal oxide in a gas atmosphere containing a rare gas atom and a water molecule and having a content of the water molecule in a partial pressure ratio of 0.1 to 10% relative to the rare gas atom to form a thin film on the substrate. .

Description

성막 방법{DEPOSITION METHOD}Deposition Method {DEPOSITION METHOD}

본 발명은 성막 방법에 관한 것이다.The present invention relates to a film forming method.

전계 효과형 트랜지스터는 반도체 메모리 집적 회로의 단위 전자 소자, 고주파 신호 증폭 소자, 액정 구동용 소자 등으로서 널리 사용되고 있고, 현재, 가장 많이 실용화되어 있는 전자 디바이스이다. 그 중에서도, 최근의 표시 장치의 발전에 따라, 액정 표시 장치(LCD)뿐만 아니라, 전기 발광 표시 장치(EL), 전계 방출 디스플레이(FED) 등의 각종 표시 장치에서, 표시 소자에 구동 전압을 인가하여 표시 장치를 구동시키는 스위칭 소자로서, 박막 트랜지스터(TFT)가 많이 사용되고 있다.BACKGROUND Field effect transistors are widely used as unit electronic devices, high frequency signal amplification devices, liquid crystal drive devices, and the like in semiconductor memory integrated circuits, and are currently the most practically used electronic devices. Among them, with the recent development of display devices, not only liquid crystal display devices (LCDs) but also various display devices such as electroluminescent display devices (EL) and field emission displays (FED), driving voltages are applied to display elements. As a switching element for driving a display device, a thin film transistor (TFT) is frequently used.

대형 액정 표시 장치의 액정 구동용 트랜지스터에서는, 종래 비정질 실리콘계 반도체 박막이 사용되고 있었다. 그런데, 최근의 추가적인 대형화, 고세밀화의 요구에 따라, 비정질 실리콘에서는 이동도가 부족하기 때문에, 화상의 기입이 충분치 않게 되어 오고 있다. 또한, 유기 전기 발광(유기 EL) 디스플레이에 관해서도 대형화 기술이 진전 중이고, 백플레인(backplane)에 대해서도, 대면적이고 균일하고, 또한 고이동도인 재료가 지금까지 이상으로 요구되고 있다.In the liquid crystal driving transistor of a large liquid crystal display device, an amorphous silicon-based semiconductor thin film is conventionally used. By the way, in recent years, in accordance with the demand of further enlargement and high-definition, since the mobility is lacking in amorphous silicon, image writing has become insufficient. In addition, the enlargement technology is progressing also regarding organic electroluminescent (organic EL) display, and the large, uniform, and high mobility material also has been requested | required so far about the backplane.

그래서, 비정질 실리콘계 반도체 박막과 같이 대면적화가 가능하고, 결정 실리콘에 이어서 이동도가 높은 재료로서 금속 산화물로 이루어지는 투명 반도체 박막, 특히, 산화인듐, 산화아연, 산화갈륨으로 이루어지는 산화물 반도체 박막이 주목되고 있다.Therefore, a large area can be made like an amorphous silicon semiconductor thin film, and a transparent semiconductor thin film made of a metal oxide as a material having high mobility after crystalline silicon, in particular, an oxide semiconductor thin film made of indium oxide, zinc oxide, and gallium oxide is noted. have.

종래, TFT 활성층에 이용하는 산화물 반도체 막은 막의 전기 특성을 제어하기 때문에, 산소 가스를 도입한 분위기 중에서 성막되는 것이 일반적이다. 그러나, 산소 분압의 약간의 진동에 의해, 막 중의 캐리어 농도가 크게 변화되어, 반도체 특성이 변동한다고 하는 문제가 있었다.Conventionally, since the oxide semiconductor film used for a TFT active layer controls the electrical property of a film, it is common to form into a film in the atmosphere which introduce | transduced oxygen gas. However, due to slight vibration of the oxygen partial pressure, there is a problem that the carrier concentration in the film is greatly changed, and the semiconductor characteristics are changed.

이 문제를 해결하는 수단으로서, 스퍼터 성막 시의 파워 밀도를 높게 함으로써, 막 중의 캐리어 농도의 산소 분압 의존성을 완만하게 하는 것이 알려져 있다(특허문헌 1).As a means of solving this problem, it is known to make the oxygen partial pressure dependence of the carrier concentration in a film | membrane moderate by making the power density at the time of sputter film deposition high (patent document 1).

그러나, 파워 밀도를 높게 한 경우, 성막 속도가 빠르게 되어, 산소 공급 속도가 상대적으로 느려지기 때문에, 막 중의 캐리어 농도가 대략 1018cm-3 이상이 되어 버려, TFT로 했을 때에 양호한 특성이 얻어지지 않게 되는 문제가 있었다.However, when the power density is increased, the deposition rate is increased and the oxygen supply rate is relatively slow, so that the carrier concentration in the film becomes approximately 10 18 cm -3 or more, and when the TFT is used, good characteristics cannot be obtained. There was a problem of not going.

상기 문제를 해결하기 위해서는, 캐리어 농도를 1018cm-3 이하로 할 필요가 있지만, 그것을 위해서는 산소 분압을 높게 하지 않으면 안된다. 산소 분압을 높게 하면 성막 속도가 늦어져, 생산성이 나빠진다고 하는 다른 문제가 있었다. 따라서, 스퍼터 성막 시의 파워 밀도를 높게 하여, 성막 속도를 빨리 한 상태에서 산화물 반도체를 이용한 양호한 박막 트랜지스터를 제작하는 것은 곤란했다.In order to solve the said problem, it is necessary to make carrier concentration into 10 18 cm <-3> or less, but for that purpose, oxygen partial pressure must be made high. When the oxygen partial pressure is increased, the film formation speed is slowed, and there is another problem that productivity is worsened. Therefore, it was difficult to manufacture a favorable thin film transistor using an oxide semiconductor in a state where the power density at the time of sputter film formation was made high and the film formation speed was increased.

특허문헌 2는, 수증기 분압을 도입하여 성막한 원자비 In:Ga:Zn=0.98:1.02:4의 반도체 막을 이용하여, 채널층의 두께가 45nm인 톱 게이트(top-gate)형 박막 트랜지스터를 개시한다. 또한, 특허문헌 3에서는, In, Zn의 적어도 한쪽의 원소, 및 수소를 포함하는 비정질 산화물 반도체가 개시되어 있다.Patent document 2 discloses a top-gate thin film transistor having a thickness of 45 nm of a channel layer using a semiconductor film having an atomic ratio In: Ga: Zn = 0.98: 1.02: 4 formed by introducing a partial pressure of water vapor. do. In addition, Patent Document 3 discloses an amorphous oxide semiconductor containing at least one element of In, Zn, and hydrogen.

그러나 이들은 어느 것이든 4인치 크기 이하의 타겟에서 적용되는 기술이며, 실제 생산을 상정한 고속 성막에 관해서는 개량의 여지가 있었다.However, any of these techniques is applied to targets of 4 inches or less, and there is room for improvement in terms of high-speed film formation considering the actual production.

비특허문헌 3은, 10-2Pa 이상의 수증기 분압에서 원자비 In:Ga:Zn=1.3:1.3:1.0의 반도체 막을 성막하여, 채널층의 막 두께가 30nm인 바텀 게이트(bottom-gate) 구성 및 바텀 콘택트(bottom-contact) 구성을 갖는 박막 트랜지스터를 개시한다.Non-Patent Literature 3 forms a semiconductor film having an atomic ratio In: Ga: Zn = 1.3: 1.3: 1.0 at a steam partial pressure of 10 −2 Pa or more to form a bottom-gate structure having a film thickness of 30 nm. A thin film transistor having a bottom-contact configuration is disclosed.

그러나, 수증기 분압을 도입하여 성막한 박막 트랜지스터는, 전계 이동도가 3cm2/Vs 정도로 산소 도입 시보다도 특성이 낮아져서, 대면적이며 고세밀한 표시 장치에 이용하기 위해서는 특성이 불충분하다.However, the thin film transistor formed by introducing a vapor partial pressure has a lower electric field mobility than that at the time of oxygen introduction at a level of about 3 cm 2 / Vs, and is insufficient for use in a large-area, high-definition display device.

상기 문제에 더하여, 액정 디스플레이 등의 평면 디스플레이의 제조 시의 기판의 크기는, 디스플레이의 대형화나 심한 비용 절감 경쟁에 의해 해마다 커지고 있고, 최근에서는 3m 각 이상의 유리 기판을 이용한 액정 패널의 제조가 필요로 되고 있다. 그런데, 기판 크기가 커지면 채널층(반도체층)의 막 두께 및 막질을 균일하게 성막하는 것이 어려워지고, 막 두께나 막질의 불균일성으로부터 오는 특성의 격차가 커진다고 하는 또 하나의 문제가 있었다.In addition to the above problems, the size of the substrate in the manufacture of flat panel displays such as liquid crystal displays is increasing year by year due to the increase in the size of the display and the competition for severe cost reduction. It is becoming. However, when the substrate size is increased, it is difficult to uniformly form the film thickness and film quality of the channel layer (semiconductor layer), and there is another problem that the gap between the properties resulting from the film thickness and film quality nonuniformity is increased.

예컨대, 채널층의 막 두께를 두껍게 하면, 막 두께 및 막질의 균일성은 향상되지만, IGZO를 대표로 하는 산화물 반도체에서는 막 두께가 두꺼워짐에 따라서, 이동도가 저하되는, 역치 전압이 음의 방향으로 커지는 등의 문제가 있었다(비특허문헌 1). 특히, 제조 비용이 낮은 채널 에치형의 트랜지스터를 제조할 때, 채널층(반도체층)이 에칭액에 노출되기 때문에, 기판을 대형화했을 때의 불균일성의 문제가 현저하였다(비특허문헌 2).For example, if the film thickness of the channel layer is made thick, the film thickness and film quality uniformity are improved, but in the oxide semiconductor represented by IGZO, the threshold voltage in which the mobility decreases as the film thickness becomes thick is decreased in the negative direction. There existed a problem of becoming large (nonpatent literature 1). In particular, when producing a channel-etched transistor having a low manufacturing cost, the channel layer (semiconductor layer) is exposed to the etching solution, so the problem of non-uniformity when the substrate is enlarged is remarkable (Non Patent Literature 2).

그 때문에, 지금까지 산화물 반도체를 이용한 박막 트랜지스터는, 보통, 채널층은 50nm 이하의 얇은 막 두께로 제작되어 있고(비특허문헌 3), 채널층의 후막이 두껍고(예컨대 50nm 이상, 더욱이는 60nm 이상, 70nm 이상), 이동도, 역치 전압 등의 특성이 양호한 박막 트랜지스터가 요구되고 있었다.Therefore, in the thin film transistor using an oxide semiconductor, the channel layer is usually manufactured with a thin film thickness of 50 nm or less (nonpatent literature 3), and the thick film of a channel layer is thick (for example, 50 nm or more, Furthermore, 60 nm or more) , 70 nm or more), a thin film transistor having excellent characteristics such as mobility, threshold voltage, and the like has been required.

특허문헌 4, 5에는 AC 스퍼터링 장치를 이용하여 대면적 ITO의 제조예가 개시되어 있다. 그러나, 산화물 반도체의 경우는 산소 결손의 제어가 보다 중요하고, 파워나 주파수에 대하여 반도체의 캐리어 농도가 어떤 영향을 줄지 불명확하였다.In patent documents 4 and 5, the manufacturing example of large area ITO is disclosed using an AC sputtering apparatus. However, in the case of an oxide semiconductor, control of oxygen vacancies is more important, and it is unclear how the carrier concentration of the semiconductor will affect power and frequency.

국제공개 제2009/084537호 팜플렛International Publication No. 2009/084537 pamphlet 일본 특허공개 제2007-73697호 공보Japanese Patent Publication No. 2007-73697 일본 특허공개 제2010-80936호 공보Japanese Patent Publication No. 2010-80936 일본 특허공개 제2005-290550호 공보Japanese Patent Publication No. 2005-290550 일본 특허공개 제2007-031816호 공보Japanese Patent Publication No. 2007-031816

Kyoung-Seok et al., SID 08 DIGEST, p 633Kyoung-Seok et al., SID 08 DIGEST, p 633 Je-hun Lee et al., SID 08 DIGEST, p 625Je-hun Lee et al., SID 08 DIGEST, p 625 Takafumi Aoi et al., Thin Solid Films 518 (2010)Takafumi Aoi et al., Thin Solid Films 518 (2010)

본 발명의 목적은, 스퍼터 성막 시의 파워 밀도가 높은 상태에서도 성막 속도를 떨어뜨리지 않고, 또한 막 중의 캐리어 농도를 1018cm-3 이하로 억제하는 산화물 반도체 막의 성막 방법을 제공하는 것이다.An object of the present invention is to provide a method for forming an oxide semiconductor film which does not lower the film formation speed even when the power density at the time of sputter film formation is high, and suppresses the carrier concentration in the film to 10 18 cm -3 or less.

또한, 본 발명의 다른 목적은, 채널층(반도체층)의 막 두께가 두꺼워도, 이동도 등의 트랜지스터 특성이 양호한 박막 트랜지스터를 제공하는 것이다.Another object of the present invention is to provide a thin film transistor having good transistor characteristics such as mobility, even when the channel layer (semiconductor layer) is thick.

본 발명자들은 예의 검토한 결과, 스퍼터 성막 시에 산소를 도입하는 것 대신에 수증기를 적절히 도입하는 것으로, 스퍼터 성막 시의 파워 밀도가 높은 상태에서도 성막 속도를 떨어뜨리지 않고, 막 중의 캐리어 농도를 1018cm-3 이하로 할 수 있다는 것을 발견했다.The present inventors have intensively studied a result, by appropriately introducing the water vapor instead of introducing oxygen at the time of sputtering deposition, sputtering in a high power density of state at the time of film formation without decreasing the film forming rate, the carrier concentration of 10 18 in the film It was found that it can be less than -3 cm.

또한, 상기 성막 방법을 이용하는 것에 의해, 제조 시간이 연장되지 않고 안정된 반도체 막의 제조 방법을 발견했다.Moreover, by using the said film-forming method, the manufacturing method of the semiconductor film which was stable without manufacturing time being extended was discovered.

본 발명에 의하면, 이하의 성막 방법 등이 제공된다.According to this invention, the following film-forming methods etc. are provided.

1. 희가스 원자 및 물 분자를 포함하고, 상기 물 분자의 함유량이 상기 희가스 원자에 대하여 분압비로 0.1 내지 10%인 기체의 분위기 하에서, 금속 산화물로 이루어지는 타겟을 스퍼터링하여, 기판상에 박막을 성막하는 성막 방법.1. A thin film is formed on a substrate by sputtering a target made of a metal oxide in an atmosphere of a gas containing a rare gas atom and water molecules, wherein the content of the water molecule is 0.1 to 10% in a partial pressure ratio relative to the rare gas atom. The deposition method.

2. 1에 있어서, 상기 기체의 압력이 0.1 내지 5.0Pa인 성막 방법.2. The film forming method according to 1, wherein the pressure of the gas is 0.1 to 5.0 Pa.

3. 1 또는 2에 있어서, 상기 스퍼터링이 직류 스퍼터인 성막 방법.3. The film forming method according to 1 or 2, wherein the sputtering is a direct current sputter.

4. 1 또는 2에 있어서, 상기 스퍼터링이 교류 스퍼터인 성막 방법.4. The film forming method according to 1 or 2, wherein the sputtering is an alternating current sputter.

5. 3에 있어서, 직류 파워 밀도가 1 내지 5W/cm2인 성막 방법.5. The film forming method according to 3, wherein the DC power density is 1 to 5 W / cm 2 .

6. 4에 있어서, 진공 챔버 내에 소정의 간격을 두고 병설된 3장 이상의 타겟에 대향하는 위치에, 기판을 순차적으로 반송하고,6. In 4, the substrate is sequentially transported to a position facing the three or more targets placed side by side at a predetermined interval in the vacuum chamber,

상기 각 타겟에 교류 전원으로부터 음전위 및 양전위를 교대로 인가하여 상기 타겟 상에 플라즈마를 발생시켜 상기 기판 표면 상에 박막을 성막하는 성막 방법으로서,A film forming method for forming a thin film on the surface of the substrate by generating a plasma on the target by applying a negative potential and a positive potential alternately from the AC power source to each target,

상기 성막은, 상기 교류 전원으로부터의 출력의 적어도 하나를, 분기시켜 접속한 2장 이상의 타겟 사이에서 전위를 인가하는 타겟의 전환을 행하면서 행하는 성막 방법.The film forming method is performed while switching at least one of the outputs from the AC power source while switching a target for applying a potential between two or more targets connected by branching.

7. 4 또는 6에 있어서, 교류 파워 밀도가 5 내지 20W/cm2인 성막 방법.7. The film forming method according to 4 or 6, wherein the AC power density is 5 to 20 W / cm 2 .

8. 4, 6 및 7 중 어느 하나에 있어서, 상기 교류 전원의 주파수가 10kHz 내지 1MHz 인 성막 방법.8. The film forming method according to any one of 4, 6 and 7, wherein the frequency of the AC power supply is 10 kHz to 1 MHz.

9. 1 내지 8 중 어느 하나에 있어서, 기판의 성막면에 대하여 수직 방향의 성막 속도가 1 내지 100nm/min인 성막 방법.9. The film forming method according to any one of 1 to 8, wherein the film forming speed in the direction perpendicular to the film forming surface of the substrate is 1 to 100 nm / min.

10. 1 내지 9 중 어느 하나에 있어서, 상기 타겟과 기판 사이의 거리가, 기판의 성막면에 대하여 수직 방향에 1 내지 15cm인 성막 방법.10. The film forming method according to any one of 1 to 9, wherein the distance between the target and the substrate is 1 to 15 cm in a direction perpendicular to the film forming surface of the substrate.

11. 1 내지 10 중 어느 하나에 있어서, 상기 분위기의 자장 강도가 300 내지 1000가우스인 성막 방법.11. The film forming method according to any one of 1 to 10, wherein the magnetic field strength of the atmosphere is 300 to 1000 gauss.

12. 1 내지 11 중 어느 하나에 있어서, 상기 금속 산화물이 갈륨 원소(Ga),아연 원소(Zn) 및 주석 원소(Sn)로 이루어지는 군으로부터 선택되는 1 이상의 원소, 및 인듐 원소(In)를 함유하고,12. The metal oxide according to any one of 1 to 11, which contains at least one element selected from the group consisting of gallium element (Ga), zinc element (Zn) and tin element (Sn), and indium element (In). and,

타겟 중의 인듐 원소의 함유량이 하기 원자비를 만족시키는 성막 방법.The film-forming method in which content of the indium element in a target satisfy | fills the following atomic ratio.

0.2 ≤ [In]/전체 금속 원자 ≤ 0.80.2 ≤ [In] / total metal atoms ≤ 0.8

(상기 수학식 중, [In]은 타겟 중의 인듐 원소의 원자수이다.(In the above formula, [In] is the number of atoms of the indium element in the target.

전체 금속 원자란, 타겟에 포함되는 모든 금속 원자의 원자수이다.)The total metal atom is the number of atoms of all metal atoms included in the target.)

13. 1 내지 11 중 어느 하나에 있어서, 상기 금속 산화물이 인듐 원소(In),갈륨 원소(Ga) 및 아연 원소(Zn)를 함유하고,13. The metal oxide according to any one of 1 to 11, wherein the metal oxide contains indium element (In), gallium element (Ga) and zinc element (Zn),

타겟 중의 인듐 원소, 갈륨 원소 및 아연 원소의 함유량이 하기 원자비를 만족시키는 성막 방법. The film-forming method in which content of an indium element, a gallium element, and a zinc element in a target satisfy | fills the following atomic ratio.

0 < [In]/[Ga] < 0.50 <[In] / [Ga] <0.5

0.2 < [In]/([In]+[Ga]+[Zn]) < 0.90.2 <[In] / ([In] + [Ga] + [Zn]) <0.9

(상기 수학식 중, [In]은 타겟 중의 인듐 원소의 원자수이고, [Ga]은 타겟 중의 갈륨 원소의 원자수이며, [Zn]은 타겟 중의 아연 원소의 원자수이다.)(In the above formula, [In] is the number of atoms of the indium element in the target, [Ga] is the number of atoms of the gallium element in the target, and [Zn] is the number of atoms of the zinc element in the target.)

14. 1 내지 11 중 어느 하나에 있어서, 상기 금속 산화물이 인듐 원소(In), 주석 원소(Sn) 및 아연 원소(Zn)를 함유하고,14. The metal oxide according to any one of 1 to 11, wherein the metal oxide contains indium element (In), tin element (Sn) and zinc element (Zn),

타겟 중의 인듐 원소, 주석 원소 및 아연 원소의 함유량이 하기 원자비를 만족시키는 성막 방법.The film-forming method in which content of the indium element, tin element, and zinc element in a target satisfy | fills the following atomic ratio.

0.2 < [In]/([In]+[Sn]+[Zn]) < 0.90.2 <[In] / ([In] + [Sn] + [Zn]) <0.9

0 < [Sn]/([In]+[Sn]+[Zn]) < 0.50 <[Sn] / ([In] + [Sn] + [Zn]) <0.5

(상기 수학식 중, [In]은 타겟 중의 인듐 원소의 원자수이고, [Sn]은 타겟 중의 주석 원소의 원자수이며, [Zn]은 타겟 중의 아연 원소의 원자수이다.)(In the above formula, [In] is the number of atoms of the indium element in the target, [Sn] is the number of atoms of the tin element in the target, and [Zn] is the number of atoms of the zinc element in the target.)

15. 1 내지 14 중 어느 하나에 기재된 성막 방법에 의해 얻어지는 박막을 150 내지 400℃에서 5 내지 120분간 어닐링 처리하는 산화물 반도체 박막의 제조 방법.15. The manufacturing method of the oxide semiconductor thin film which carries out the annealing process of the thin film obtained by the film-forming method in any one of 1-14 at 150-400 degreeC for 5 to 120 minutes.

16. 15에 있어서, 상기 어닐링 처리를, 적어도 산소를 함유하는 분위기 하에서 행하는 산화물 반도체 박막의 제조 방법.16. The method for producing an oxide semiconductor thin film according to 16., wherein the annealing treatment is performed in an atmosphere containing at least oxygen.

17. 15 또는 16에 기재된 박막의 제조 방법에 의해 얻어지는 산화물 반도체 박막을 구비하여 이루어지는 전계 효과형 박막 트랜지스터 소자.The field effect type thin film transistor element provided with the oxide semiconductor thin film obtained by the manufacturing method of the thin film of 17.15 or 16.

18. 17에 있어서, 상기 산화물 반도체 박막이 채널층인 전계 효과형 박막 트랜지스터 소자.18. The field effect type thin film transistor device according to 18., wherein the oxide semiconductor thin film is a channel layer.

19. 17 또는 18에 있어서, 이동도 10cm2/Vs 이상이며, 역치 전압이 -5 내지 5V인 전계 효과형 박막 트랜지스터 소자.19. The field effect type thin film transistor element according to 17 or 18, having a mobility of 10 cm 2 / Vs or more and a threshold voltage of -5 to 5V.

본 발명에 의하면, 스퍼터 성막 시의 파워 밀도가 높은 상태에서도 성막 속도를 떨어뜨리지 않고, 또한 막 중의 캐리어 농도를 1018cm-3 이하로 억제하는 산화물 반도체 막의 성막 방법이 제공될 수 있다.According to the present invention, there can be provided a method for forming an oxide semiconductor film which does not lower the film formation speed even when the power density at the time of sputter film formation is high and also suppresses the carrier concentration in the film to 10 18 cm -3 or less.

또한, 본 발명에 의하면, 채널층(반도체층)의 막 두께가 두꺼워도, 이동도 등의 트랜지스터 특성이 양호한 박막 트랜지스터를 제공할 수 있다.Moreover, according to this invention, even if the film thickness of a channel layer (semiconductor layer) is thick, a thin film transistor with favorable transistor characteristics, such as mobility, can be provided.

도 1은 스퍼터 장치의 일례의 중요부를 나타내는 도면이다.
도 2는 본 발명의 산화물 반도체를 구비하여 이루어지는 박막 트랜지스터의 일 실시 형태를 나타내는 개략 단면도이다.
도 3은 본 발명의 산화물 반도체를 구비하여 이루어지는 박막 트랜지스터의 다른 실시 형태에 따른 개략 단면도이다.
도 4는 산소 농도 또는 수소 농도로 얻어지는 박막의 캐리어 농도의 관계를 나타내는 도면이다.
BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows the important part of an example of a sputter apparatus.
2 is a schematic cross-sectional view showing an embodiment of a thin film transistor including the oxide semiconductor of the present invention.
3 is a schematic cross-sectional view according to another embodiment of a thin film transistor including an oxide semiconductor of the present invention.
It is a figure which shows the relationship of the carrier concentration of the thin film obtained by oxygen concentration or hydrogen concentration.

본 발명의 성막 방법은, 희가스 원자 및 물 분자를 포함하고, 물 분자의 함유량이 희가스 원자에 대하여 분압비로 0.1 내지 10%인 기체 분위기 하에서, 금속 산화물로 이루어지는 타겟을 스퍼터링하여, 기판상에 박막을 성막한다.According to the film forming method of the present invention, a thin film is formed on a substrate by sputtering a target made of a metal oxide in a gas atmosphere containing rare gas atoms and water molecules, and the content of water molecules is 0.1 to 10% by partial pressure ratio with respect to the rare gas atoms. We form.

한편, 물 분자의 희가스 원자에 대한 분압비란, [H2O]/([H2O]+[희가스 원자])로 표시되고, [H2O]는 기체 분위기 중의 물 분자의 분압이며, [희가스 원자]는 기체 분위기 중의 희가스 원자의 분압이다.On the other hand, is represented by partial Sembilan, [H 2 O] / ( [H 2 O] + [ noble gas atoms) for the inert gas atoms of the water molecule, and [H 2 O] is the partial pressure of the water molecules in the gas atmosphere, [ Rare gas atom] is the partial pressure of the rare gas atom in the gas atmosphere.

본 발명의 성막 방법을 이용하면, 소량의 물 분자를 도입함으로써 막 중에 OH기가 걷어들여져, 산소를 도입하여 성막한 경우보다도 효율적으로 산소 결손의 생성(캐리어의 발생)을 회피할 수 있다. 또한, 도입하는 물 분자의 양이 소량이기 때문에, 스퍼터 속도를 저하시키지 않고, 예컨대 반도체 막을 성막할 수 있다.Using the film formation method of the present invention, by introducing small amounts of water molecules, OH groups are taken in into the film, and generation of oxygen deficiency (carrier generation) can be more efficiently avoided than when oxygen is introduced and formed into a film. In addition, since the amount of water molecules to be introduced is small, the semiconductor film can be formed, for example, without reducing the sputtering rate.

스퍼터링 중의 기체 분위기는 희가스 원자 및 물 분자를 포함하고, 물 분자의 함유량이 희가스 원자에 대하여 분압비로 0.1 내지 10%이며, 바람직하게는 0.5 내지 7%이며, 더욱 바람직하게는 1.0 내지 5%이며, 특히 바람직하게는 1.0 내지 3.0%이다.The gas atmosphere during sputtering contains rare gas atoms and water molecules, and the content of water molecules is 0.1 to 10% in a partial pressure ratio with respect to the rare gas atoms, preferably 0.5 to 7%, more preferably 1.0 to 5%, Especially preferably, it is 1.0 to 3.0%.

스퍼터 시의 물의 분압은 5×10-3 내지 5×10-1Pa가 바람직하다. 5×10-3Pa 미만인 경우, 막 중에 걷어들이는 OH기의 양이 적어지기 때문에, 박막의 산화도가 부족하여, 캐리어 농도가 증가하기 쉬워진다. 5×10-1Pa를 초과하면, 막 중에 다량의 OH기가 걷어들여지기 때문에, 산화가 촉진되어, 캐리어 농도와 이동도가 낮아진다. 그 때문에 TFT 소자로 했을 때에 전계 효과 이동도가 원하는 값보다도 낮아져 버릴 우려가 있다.As for the partial pressure of water at the time of sputtering, 5x10 <-3> -5 * 10 <-1> Pa is preferable. In the case of less than 5 × 10 -3 Pa, since the amount of OH groups taken in in the film decreases, the degree of oxidation of the thin film is insufficient and the carrier concentration tends to increase. When it exceeds 5x10 <-1> Pa, since a large amount of OH groups are taken in in a film | membrane, oxidation will be accelerated | stimulated and carrier concentration and mobility will become low. Therefore, when using a TFT element, there exists a possibility that the field effect mobility may become lower than a desired value.

최적의 물 분압은, 방전의 파워 밀도나 T-S 거리 등의 여러가지의 스퍼터링의 조건에 의해 변화된다. 예컨대, 방전의 파워 밀도가 2.5W/cm2인 경우는, 물 분압은 바람직하게는 3×10-3Pa 내지 1.5×10-2Pa이며, 방전의 파워 밀도가 5.0W/cm2의 경우는, 물 분압은 바람직하게는 1×10-2Pa 내지 1×10-1Pa이며, 방전의 파워 밀도가 7.4W/cm2의 경우는, 물 분압은 바람직하게는 2.0×10-2Pa 내지 3.5×10-2Pa의 범위이다. 물 분압을 이들 범위로 함으로써 얻어지는 박막의 캐리어 농도를 1017cm-3대 후반으로 할 수 있어, TFT 소자로 했을 때에 10cm2/Vs 이상의 높은 전계 효과 이동도를 얻을 수 있다.The optimum water partial pressure is changed depending on various sputtering conditions such as power density of discharge and TS distance. For example, when the power density of the discharge is 2.5W / cm 2 , the water partial pressure is preferably 3 × 10 −3 Pa to 1.5 × 10 −2 Pa, and when the power density of the discharge is 5.0W / cm 2 The water partial pressure is preferably 1 × 10 −2 Pa to 1 × 10 −1 Pa, and when the power density of the discharge is 7.4 W / cm 2 , the water partial pressure is preferably 2.0 × 10 −2 Pa to 3.5 It is a range of x10-2 Pa. Carrier concentration of the thin film obtained by making water partial pressure into these ranges can be set to 10 <17> cm <-3> second half, and when it is set as TFT element, the high field effect mobility of 10 cm <2> / Vs or more can be obtained.

물 분자의 함유량이 희가스 원자에 대하여 분압비로 0.1% 미만인 경우, 막 중에 충분히 OH기가 걷어들여지지 않기 때문에 산소 결손의 생성 억제 효과가 얻어지지 않고, 막 중의 캐리어 농도를 충분히 저감할 수 없을 우려가 있다. 한편, 물 분자의 함유량이 희가스 원자에 대하여 분압비로 10% 초과인 경우, 막 중에 과잉으로 OH기가 걷어들여져, 지나치게 산화되기 때문에 캐리어 농도, 이동도가 저하되어 버려, 얻어지는 TFT 소자의 이동도가 저하될 우려가 있다.When the content of water molecules is less than 0.1% in the partial pressure ratio with respect to the rare gas atom, since the OH group is not sufficiently taken in in the membrane, the effect of suppressing the generation of oxygen vacancies is not obtained and there is a possibility that the carrier concentration in the membrane cannot be sufficiently reduced. On the other hand, when the content of the water molecules is more than 10% in the partial pressure ratio with respect to the rare gas atom, the OH group is excessively picked up in the film and excessively oxidized, so that the carrier concentration and the mobility are lowered, and thus the mobility of the TFT device obtained is lowered. There is a concern.

한편, 희가스 원자는, 특별히 제한되지 않지만, 바람직하게는 아르곤 원자이다. 또한, 희가스 원자 및 물 이외에, TFT 소자에 영향을 미치게 하지 않는 범위에서 산소 및 질소를 포함하여도 좋다.On the other hand, the rare gas atom is not particularly limited, but is preferably an argon atom. In addition to the rare gas atoms and water, oxygen and nitrogen may be included in a range that does not affect the TFT element.

기체 분위기의 압력(스퍼터 압력)은, 플라즈마가 안정되게 방전할 수 있는 범위이면 특별히 한정되지 않지만, 바람직하게는 0.1 내지 5.0Pa이다.The pressure (sputter pressure) of the gas atmosphere is not particularly limited as long as the plasma can be stably discharged, but is preferably 0.1 to 5.0 Pa.

한편, 스퍼터 압력이란, 아르곤, 물, 산소 등을 도입한 후의 스퍼터 개시 시의 계 내의 전압을 말한다.In addition, sputter | spatter pressure means the voltage in the system at the time of sputter | spatter start after argon, water, oxygen, etc. are introduce | transduced.

스퍼터링의 성막 속도는, 기판의 성막면에 대해 수직 방향으로 보통은 1 내지 250nm, 바람직하게는 1 내지 100nm/min이며, 더욱 바람직하게는 10 내지 80nm/min이며, 특히 바람직하게는 30 내지 60nm/min이다.The deposition rate of sputtering is usually 1 to 250 nm, preferably 1 to 100 nm / min, more preferably 10 to 80 nm / min, particularly preferably 30 to 60 nm / in the direction perpendicular to the deposition surface of the substrate. min.

성막 속도가 1nm/min 미만인 경우, 성막 속도가 느리기 때문에 생산성이 나빠질 우려가 있다. 한편, 성막 속도가 250nm/min 초과인 경우, 성막 속도가 지나치게 빨라져서, 막 두께의 제어성이 나빠짐과 함께 OH기가 막 중에 균일하게 걷어들여지지 않아 특성의 면 내 균일성이 손상될 우려가 있다. 또한, 성막 속도가 지나치게 빠르면 막 중에 충분히 OH기가 걷어들여지지 않기 때문에, 스퍼터 성막 시에 과잉으로 물 분자의 도입이 필요해질 우려가 있다.If the film formation speed is less than 1 nm / min, the film formation speed is slow, so there is a fear that the productivity is poor. On the other hand, when the film formation rate is more than 250 nm / min, the film formation rate is too fast, the controllability of the film thickness is deteriorated, and there is a possibility that OH groups are not uniformly drawn in the film, thereby deteriorating in-plane uniformity of characteristics. In addition, when the film formation rate is too fast, since OH groups are not sufficiently taken in in the film, there is a possibility that excessive introduction of water molecules is necessary during sputter film formation.

타겟 및 기판 사이의 거리는, 기판의 성막면에 대해 수직 방향으로 바람직하게는 1 내지 15cm이며, 보다 바람직하게는 5 내지 15cm이며, 더욱 바람직하게는 4 내지 8cm이다.The distance between the target and the substrate is preferably 1 to 15 cm, more preferably 5 to 15 cm, still more preferably 4 to 8 cm in the direction perpendicular to the film formation surface of the substrate.

이 거리가 1cm 미만인 경우, 기판에 도달하는 타겟 구성 원소의 입자의 운동 에너지가 커져, 양호한 막 특성을 얻을 수 없는 우려가 있는데다가, 막 두께 및 전기 특성의 면 내 분포가 생겨 버릴 우려가 있다. 한편, 타겟과 기판의 간격이 15cm를 초과하는 경우, 기판에 도달하는 타겟 구성 원소의 입자의 운동 에너지가 지나치게 작아져서, 치밀한 막을 얻을 수 없어, 양호한 막 특성을 얻을 수 없을 우려가 있다.When this distance is less than 1 cm, the kinetic energy of the particles of the target constituent element that reaches the substrate increases, and there is a fear that good film properties cannot be obtained, and there is a fear that in-plane distribution of film thickness and electrical properties occurs. On the other hand, when the distance between a target and a board | substrate exceeds 15 cm, the kinetic energy of the particle | grains of the target structural element which reaches | attains a board | substrate becomes too small, a dense film | membrane cannot be obtained and a favorable film | membrane characteristic may not be obtained.

자장 강도가 300 내지 1000가우스인 분위기 하에서 스퍼터링하는 것이 바람직하다.It is preferable to sputter under an atmosphere having a magnetic field strength of 300 to 1000 gauss.

자장 강도가 300가우스 미만인 경우, 플라즈마 밀도가 낮아지기 때문에 고저항의 스퍼터링 타겟의 경우 스퍼터링할 수 없어질 우려가 있다. 한편, 1000가우스 초과인 경우, 막 두께 및 막 중의 전기 특성의 제어성이 나빠질 우려가 있다.If the magnetic field strength is less than 300 gauss, since the plasma density is lowered, there is a fear that sputtering cannot be performed in the case of a high resistance sputtering target. On the other hand, when it exceeds 1000 gauss, there exists a possibility that the controllability of the film thickness and the electrical property in a film may worsen.

스퍼터링의 방법은 특별히 한정되지 않고, 플라즈마 활성이 낮은 DC 스퍼터링 및 주파수 10MHz 이하의 고주파 스퍼터링 중 어느 것이어도 좋다. 또한, 스퍼터링은 펄스 스퍼터링이어도 좋다.The method of sputtering is not specifically limited, Any of DC sputtering with low plasma activity and high frequency sputtering with a frequency of 10 MHz or less may be sufficient. In addition, sputtering may be pulse sputtering.

여기서 DC 스퍼터링이란, 직류 전원을 인가하여 행하는 스퍼터 방법(직류 스퍼터)을 말하며, 고주파 스퍼터(RF 스퍼터링)란, 교류 전원(교류 스퍼터)을 인가하여 행하는 스퍼터링을 말한다. 또한, 펄스 스퍼터링이란, 펄스 전압을 인가하여 행하는 스퍼터링을 말한다.Here, DC sputtering means the sputtering method (direct current sputtering) performed by applying DC power supply, and high frequency sputtering (RF sputtering) means sputtering performed by applying AC power supply (AC sputtering). In addition, pulse sputtering means sputtering performed by applying a pulse voltage.

RF 스퍼터링은, DC 스퍼터링에 비하여 플라즈마 밀도가 높고, 방전 전압이 저하되기 때문에, 격자의 흐트러짐 등이 감소하여, 캐리어 이동도를 높일 수 있다. 또한, 일반적으로 RF 스퍼터링 쪽이 면 내 균일성이 양호한 막을 얻기 쉽다.Since RF sputtering has a higher plasma density and lower discharge voltage as compared to DC sputtering, lattice disturbance and the like can be reduced, and carrier mobility can be increased. In general, the RF sputtering side tends to obtain a film having good in-plane uniformity.

그 때문에, RF 스퍼터링에 의해 수득되는 막은, TFT 소자로 했을 때의 전계 효과 이동도도 높아지는 것이 기대된다. 그러나, 일반적으로 RF 스퍼터링은, DC 스퍼터링보다도 성막이 느리기 때문에, 공업적으로는 DC 스퍼터링이 채용되고 있다.Therefore, it is anticipated that the film | membrane obtained by RF sputtering will also increase the field effect mobility when it is set as TFT element. However, since RF sputtering is generally slower than DC sputtering, DC sputtering has been employed industrially.

DC 스퍼터 성막 시의 타겟에 인가하는 파워 밀도는, 바람직하게는 1 내지 10W/cm2이며, 더욱 바람직하게는 2 내지 5W/cm2이다. 특히 바람직하게는 2.5 내지 5W/cm2이다.The power density applied to the target at the time of DC sputter film deposition becomes like this. Preferably it is 1-10W / cm <2> , More preferably, it is 2-5W / cm <2> . Especially preferably, it is 2.5-5W / cm <2> .

파워 밀도가 1W/cm2 미만인 경우, 성막 속도가 늦어져 생산성이 나빠질 우려가 있는데다가, 또한 방전도 안정되지 않을 우려가 있다. 한편, 스퍼터 파워 밀도가 10W/cm2 초과인 경우, 성막 속도가 지나치게 빨라져서, 막 두께의 제어성 및 특성의 균일성이 나빠질 우려가 있다.When the power density is less than 1 W / cm 2 , there is a risk that the film formation speed is slowed, resulting in poor productivity, and the discharge may not be stable. On the other hand, when the sputter power density is more than 10 W / cm 2 , the film formation speed may be too high, resulting in poor controllability of film thickness and uniformity of properties.

바람직한 교류 스퍼터링으로서 이하의 방법이 있다.As a preferable alternating current sputtering, there are the following methods.

진공 챔버 내에 소정의 간격을 두고 병설된 3장 이상의 타겟에 대향하는 위치에, 기판을 순차적으로 반송하고, 상기 각 타겟에 교류 전원으로부터 음전위 및 양전위를 교대로 인가하여, 타겟 상에 플라즈마를 발생시켜 기판 표면 상에 성막한다.The substrates are sequentially conveyed at positions facing the three or more targets arranged at predetermined intervals in the vacuum chamber, and negative and positive potentials are alternately applied to the respective targets, thereby generating plasma on the targets. To form a film on the substrate surface.

이때, 교류 전원으로부터의 출력의 적어도 하나를, 분기시켜 접속한 2장 이상의 타겟 사이에서 전위를 인가하는 타겟의 전환을 행하면서 성막을 행한다. 즉, 상기 교류 전원으로부터의 출력의 적어도 하나를 분기시켜 2장 이상의 타겟에 접속하여, 이웃하는 타겟에 상이한 전위를 인가하면서 성막을 행한다.At this time, film formation is performed while switching at least one of the outputs from the AC power source to which the potential is applied between two or more targets connected by branching. That is, at least one of the outputs from the AC power supply is branched to connect to two or more targets, and film formation is performed while applying different potentials to neighboring targets.

이 스퍼터링에 이용할 수 있는 장치로서는, 예컨대 특허문헌 3에 기재된 대면적 생산용의 AC(교류)스퍼터 장치를 들 수 있다. 이 장치를 이용하는 것에 의해, 더욱 고속 성막이 가능해지고, 또한 막 캐리어 농도를 재현성 좋게 소정의 값으로 할 수 있다.As an apparatus which can be used for this sputtering, AC (AC) sputtering apparatus for large area production of patent document 3 is mentioned, for example. By using this apparatus, it is possible to form a film at higher speed, and the film carrier concentration can be made a predetermined value with good reproducibility.

상기의 AC 스퍼터 장치는, 구체적으로는, 진공조와, 진공조 내부에 배치된 기판 홀더와, 이 기판 홀더와 대향하는 위치에 배치된 스퍼터원을 갖는다. 스퍼터원의 요부를 도 1에 나타낸다.The said AC sputter apparatus has a vacuum chamber, the board | substrate holder arrange | positioned inside a vacuum chamber specifically, and the sputter source arrange | positioned in the position which opposes this board | substrate holder. The main part of a sputter source is shown in FIG.

스퍼터원은 복수의 스퍼터부를 갖고, 판상의 타겟(100a 내지 100f)을 각각 갖고, 각 타겟(100a 내지 100f)의 스퍼터되는 면을 스퍼터 면이라고 하면, 각 타겟은 스퍼터 면이 같은 평면 상에 위치하도록 배치된다.The sputter source has a plurality of sputter portions, each has plate-shaped targets 100a to 100f, and if the sputtered surface of each target 100a to 100f is a sputter surface, each target is located on the same plane as the sputter surface. Is placed.

각 타겟(100a 내지 100f)은 길이 방향을 갖는 가늘고 긴 직방체로 형성되고, 각 타겟은 동일 형상이며, 스퍼터 면의 길이 방향의 가장자리 부분(측면)이 서로 소정 간격을 띄워 평행하게 배치된다. 따라서, 인접하는 타겟(100a 내지 100f)의 측면은 평행하게 된다.Each target 100a-100f is formed in the elongate rectangular parallelepiped which has a longitudinal direction, and each target is the same shape, and the edge part (side surface) of the longitudinal direction of a sputter | spatter surface is mutually spaced at predetermined intervals, and is arrange | positioned in parallel. Therefore, the side surfaces of the adjacent targets 100a to 100f are parallel.

진공조의 외부에는, 교류 전원(300a 내지 300c)이 배치되어 있고, 이들 교류 전원에는 각각 대응하는 전극이 2개씩 접속되어 있다. 각 교류 전원(300a 내지 300c)의 각각의 2개의 단자 중, 한쪽의 단자는 인접하는 2개의 전극 중의 한쪽에 접속되고, 다른 쪽의 단자는 다른 쪽의 전극에 접속되어 있다.AC power supplies 300a to 300c are disposed outside the vacuum chamber, and two corresponding electrodes are connected to each of these AC power supplies. Of the two terminals of each of the AC power supplies 300a to 300c, one terminal is connected to one of two adjacent electrodes, and the other terminal is connected to the other electrode.

각 교류 전원(300a 내지 300c) 중 2개의 단자는 양음의 다른 극성의 전압을 출력하도록 되어 있고, 타겟(100a 내지 100f)은 전극에 밀착하여 부착되어 있기 때문에, 인접하는 2개의 타겟(100a 내지 100f)에는 서로 다른 극성의 교류 전압이 교류 전원(300a 내지 300c)으로부터 인가된다. 따라서, 서로 인접하는 타겟(100a 내지 100f) 중, 한쪽이 양전위에 배치되는 때에는 다른 쪽이 음전위에 배치된 상태로 된다.Two terminals of each of the AC power supplies 300a to 300c output voltages with different polarities of positive and negative, and the targets 100a to 100f are closely attached to the electrodes, so that two adjacent targets 100a to 100f are attached. AC voltages of different polarities are applied from AC power supplies 300a to 300c. Therefore, when one of the targets 100a to 100f adjacent to each other is disposed at the positive potential, the other is arranged to be at the negative potential.

전극의 타겟(100a 내지 100f)과 반대측의 면에는 자계 형성 수단(200a 내지 200f)이 배치되어 있다. 각 자계 형성 수단(200a 내지 200f)은 외주(外周)가 타겟(100a 내지 100f)의 외주와 대략 같은 크기의 가늘고 긴 고리 형상 자석과, 고리 형상 자석의 길이보다도 짧은 막대 형상 자석을 각각 갖고 있다.Magnetic field forming means 200a to 200f are disposed on the surface opposite to targets 100a to 100f of the electrode. Each of the magnetic field forming means 200a to 200f has an elongated annular magnet having an outer circumference of approximately the same size as the outer circumference of the targets 100a to 100f, and a rod magnet shorter than the length of the annular magnet.

각 고리 형상 자석은, 대응하는 1개의 타겟(100a 내지 100f)의 바로 뒤 위치에서, 타겟(100a 내지 100f)의 길이 방향에 대하여 평행하게 배치되어 있다. 전술한 것과 같이, 타겟(100a 내지 100f)은 소정 간격을 띄워 평행 배치되어 있기 때문에, 고리 형상 자석도 타겟(100a 내지 100f)과 같은 간격을 띄워 배치되어 있다.Each annular magnet is disposed in parallel to the longitudinal direction of the targets 100a to 100f at a position immediately after the corresponding one of the targets 100a to 100f. As described above, since the targets 100a to 100f are arranged in parallel at a predetermined interval, the annular magnets are also arranged at the same interval as the targets 100a to 100f.

상기의 장치를 이용하는 경우, 파워 밀도는 3 내지 20W/cm2가 바람직하다. 3W/cm2 미만의 경우, 성막 속도가 느리고, 생산상 경제적이 아니다. 20W/cm2를 초과하면 타겟이 파손되는 경우가 있다. 파워 밀도는, 보다 바람직하게는 5 내지 20W/cm2, 더욱 바람직하게는 4 내지 10W/cm2이다.In the case of using the above apparatus, the power density is preferably 3 to 20 W / cm 2 . If it is less than 3 W / cm 2 , the deposition rate is slow and not economically productive. If it exceeds 20 W / cm 2 , the target may be broken. Power density, and more preferably from 5 to 20W / cm 2, more preferably 4 to 10W / cm 2.

AC 스퍼터의 주파수는 10kHz 내지 1MHz의 범위가 바람직하다. 10kHz 미만이면, 소음의 문제가 발생할 우려가 있다. 1MHz를 초과하면 플라즈마가 지나치게 넓어지기 때문에, 원하는 타겟 위치 이외로 스퍼터가 행해져서, 균일성이 손상되는 경우가 있다. 보다 바람직한 AC 스퍼터의 주파수는 20kHz 내지 500kHz이다.The frequency of the AC sputter is preferably in the range of 10 kHz to 1 MHz. If it is less than 10 kHz, there may be a problem of noise. If it exceeds 1 MHz, the plasma becomes too wide, so that sputtering may be performed outside the desired target position, resulting in a loss of uniformity. More preferred AC sputter frequencies are from 20 kHz to 500 kHz.

또한, 상기의 장치를 이용하는 경우, 성막 속도는 바람직하게는 70 내지 250nm/min, 보다 바람직하게는 100 내지 200nm/min이다.In addition, when using said apparatus, film-forming speed becomes like this. Preferably it is 70-250 nm / min, More preferably, it is 100-200 nm / min.

본 발명의 성막 방법에 이용하는 타겟은, 금속 산화물로 이루어지는 타겟이면 특별히 한정되지 않고, 바람직하게는 이하의 제 1 내지 제 3 타겟이다.The target used for the film-forming method of this invention will not be specifically limited if it is a target which consists of a metal oxide, Preferably it is the following 1st-3rd target.

본 발명의 성막 방법에 적합하게 이용할 수 있는 제 1 타겟은 금속 산화물로 이루어지는 타겟으로서, 상기 금속 산화물이 갈륨 원소(Ga), 아연 원소(Zn) 및 주석 원소(Sn)로 이루어진 군으로부터 선택되는 1 이상의 원소, 및 인듐 원소(In)를 함유하고, 타겟 중의 인듐 원소의 함유량이 하기 원자비를 만족시킨다.The first target which can be suitably used for the film forming method of the present invention is a target made of a metal oxide, wherein the metal oxide is selected from the group consisting of gallium element (Ga), zinc element (Zn) and tin element (Sn). The above element and indium element (In) are contained, and content of the indium element in a target satisfies the following atomic ratio.

0.2 ≤ [In]/전체 금속 원자 ≤ 0.80.2 ≤ [In] / total metal atoms ≤ 0.8

(상기 수학식 중, [In]은 타겟 중의 인듐 원소의 원자수이다.(In the above formula, [In] is the number of atoms of the indium element in the target.

전체 금속 원자란, 타겟에 포함되는 모든 금속 원자의 원자수이다.)The total metal atom is the number of atoms of all metal atoms included in the target.)

상기 원자비는, 바람직하게는 0.25 ≤ [In]/전체 금속 원자 ≤ 0.75이며, 더욱 바람직하게는 0.3 ≤ [In]/전체 금속 원자 ≤ 0.7이다.The atomic ratio is preferably 0.25 ≦ [In] / total metal atoms ≦ 0.75, more preferably 0.3 ≦ [In] / total metal atoms ≦ 0.7.

[In]/전체 금속 원자(원자비)가 0.2 미만인 경우, 캐리어 농도가 반도체 영역보다도 낮아져 버릴 우려가 있다. 한편, [In]/전체 금속 원자(원자비)가 0.8 초과인 경우, 스퍼터링한 박막이 결정화되기 쉬워져, 대면적으로 성막한 경우에, 면 내의 전기 특성이 불균일하게 될 우려가 있다.When [In] / total metal atoms (atomic ratio) is less than 0.2, the carrier concentration may be lower than that of the semiconductor region. On the other hand, when [In] / total metal atoms (atomic ratios) are more than 0.8, the sputtered thin film tends to crystallize, and when formed into a large area, there is a fear that the in-plane electrical characteristics become uneven.

본 발명의 성막 방법에 적합하게 이용할 수 있는 제 2 타겟은 금속 산화물로 이루어지는 타겟으로서, 상기 금속 산화물이, 인듐 원소(In), 갈륨 원소(Ga) 및 아연 원소(Zn)를 함유하고, 타겟 중의 인듐 원소, 갈륨 원소 및 아연 원소의 함유량이 하기 원자비를 만족시킨다.The 2nd target which can be used suitably for the film-forming method of this invention is a target which consists of metal oxides, The said metal oxide contains an indium element (In), a gallium element (Ga), and a zinc element (Zn), The content of indium element, gallium element and zinc element satisfies the following atomic ratio.

0 < [In]/[Ga] < 0.50 <[In] / [Ga] <0.5

0.2 < [In]/([In]+[Ga]+[Zn]) < 0.90.2 <[In] / ([In] + [Ga] + [Zn]) <0.9

(상기 수학식 중, [In]은 타겟 중의 인듐 원소의 원자수이고, [Ga]은 타겟 중의 갈륨 원소의 원자수이며, [Zn]은 타겟 중의 아연 원소의 원자수이다.)(In the above formula, [In] is the number of atoms of the indium element in the target, [Ga] is the number of atoms of the gallium element in the target, and [Zn] is the number of atoms of the zinc element in the target.)

제 2 타겟의 금속 산화물은, 바람직하게는 하기 원자비를 만족시킨다.The metal oxide of the second target preferably satisfies the following atomic ratio.

0 < [In]/[Ga] < 0.450 <[In] / [Ga] <0.45

0.3 < [In]/([In]+[Ga]+[Zn]) < 0.90.3 <[In] / ([In] + [Ga] + [Zn]) <0.9

제 2 타겟의 금속 산화물은, 보다 바람직하게는 하기 원자비를 만족시킨다.The metal oxide of the second target more preferably satisfies the following atomic ratio.

0 < [In]/[Ga] < 0.350 <[In] / [Ga] <0.35

0.4 < [In]/([In]+[Ga]+[Zn]) < 0.90.4 <[In] / ([In] + [Ga] + [Zn]) <0.9

제 2 타겟의 금속 산화물에 대하여 어떠한 조성 영역에서도 물 분자를 도입하여 스퍼터링을 한 효과를 얻을 수 있지만, [In]/[Ga]이 0.5 이상인 경우는 산소 분자를 도입하여 성막한 경우에서도 산화 효과가 크기 때문에, 캐리어 농도가 지나치게 낮아져 버려, 얻어지는 박막을 TFT 소자에 이용한 경우에, 전계 효과 이동도가 2cm2/Vs 정도 밖에 얻을 수 없다. [In]/([In]+[Ga]+[Zn])가 0.2 이하인 경우는 타겟의 저항이 고저항으로 되어 버리기 때문에, DC 스퍼터링이나 AC 스퍼터링을 할 수 없게 될 우려가 있다. 또한, [In]/([In]+[Ga]+[Zn])이 0.9 이상인 경우는 얻어지는 박막이 결정화되기 쉬워져, 대면적으로 성막한 경우에, 면 내의 전기 특성이 불균일하게 될 우려가 있다.The effect of sputtering by introducing water molecules in any composition region with respect to the metal oxide of the second target can be obtained. However, when [In] / [Ga] is 0.5 or more, the oxidation effect is obtained even when the film is formed by introducing oxygen molecules. Because of its large size, the carrier concentration becomes too low, and when the resulting thin film is used for a TFT element, the field effect mobility can only be obtained about 2 cm 2 / Vs. When [In] / ([In] + [Ga] + [Zn]) is 0.2 or less, since the resistance of the target becomes high, there is a possibility that DC sputtering or AC sputtering cannot be performed. In addition, when [In] / ([In] + [Ga] + [Zn]) is 0.9 or more, the resulting thin film is liable to crystallize, and when formed into a large area, there is a fear that the in-plane electrical characteristics become uneven. have.

제 2 타겟에서는, 갈륨 원소의 비율을 삭감하고, 인듐 원소의 비율을 증가시키는 것에 의해, 캐리어 농도나 캐리어 이동도를 높게 하여, 고전계 효과 이동도를 얻을 수 있다.In the second target, by reducing the proportion of the gallium element and increasing the proportion of the indium element, the carrier concentration and the carrier mobility can be increased to obtain a high field effect mobility.

제 2 타겟의 조성비가, 예컨대 0 < [In]/[Ga] < 0.45 또한 0.3 < [In]/([In]+[Ga]+[Zn]) < 0.9에서는 전계 효과 이동도를 5 내지 10cm2/Vs로 할 수 있고, 0 < [In]/[Ga] < 0.35 또한 0.4 < [In]/([In]+[Ga]+[Zn]) < 0.9에서는 전계 효과 이동도를 10cm2/Vs 이상으로 할 수 있기 때문에 바람직하다.If the composition ratio of the second target is, for example, 0 <[In] / [Ga] <0.45 and 0.3 <[In] / ([In] + [Ga] + [Zn]) <0.9, the field effect mobility is 5 to 10 cm. 2 / Vs, and 0 <[In] / [Ga] <0.35 and 0.4 <[In] / ([In] + [Ga] + [Zn]) <0.9, the field effect mobility is 10 cm 2 / It is preferable because it can be set to Vs or more.

본 발명의 성막 방법에 적합하게 이용할 수 있는 제 3 타겟은 금속 산화물로 이루어지는 타겟으로서, 상기 금속 산화물이 인듐 원소(In), 주석 원소(Sn) 및 아연 원소(Zn)를 함유하고, 타겟 중의 인듐 원소, 주석 원소 및 아연 원소의 함유량이 하기 원자비를 만족시킨다.A third target that can be suitably used in the film forming method of the present invention is a target made of a metal oxide, the metal oxide containing indium element (In), tin element (Sn) and zinc element (Zn), and indium in the target. The content of the element, tin element and zinc element satisfies the following atomic ratio.

0.2 < [In]/([In]+[Sn]+[Zn]) < 0.90.2 <[In] / ([In] + [Sn] + [Zn]) <0.9

0 < [Sn]/([In]+[Sn]+[Zn]) < 0.50 <[Sn] / ([In] + [Sn] + [Zn]) <0.5

(상기 수학식 중, [In]은 타겟 중의 인듐 원소의 원자수이고, [Sn]은 타겟 중의 주석 원소의 원자수이며, [Zn]은 타겟 중의 아연 원소의 원자수이다.)(In the above formula, [In] is the number of atoms of the indium element in the target, [Sn] is the number of atoms of the tin element in the target, and [Zn] is the number of atoms of the zinc element in the target.)

제 3 타겟의 금속 산화물은, 바람직하게는 하기 원자비를 만족시킨다.The metal oxide of the third target preferably satisfies the following atomic ratio.

0.2 < [In]/([In]+[Sn]+[Zn]) < 0.90.2 <[In] / ([In] + [Sn] + [Zn]) <0.9

0 < [Sn]/([In]+[Sn]+[Zn]) < 0.350 <[Sn] / ([In] + [Sn] + [Zn]) <0.35

제 3 타겟의 금속 산화물은, 보다 바람직하게는 하기 원자비를 만족시킨다.The metal oxide of the third target more preferably satisfies the following atomic ratio.

0.3 < [In]/([In]+[Sn]+[Zn]) < 0.90.3 <[In] / ([In] + [Sn] + [Zn]) <0.9

0 < [Sn]/([In]+[Sn]+[Zn]) < 0.20 <[Sn] / ([In] + [Sn] + [Zn]) <0.2

제 3 타겟의 금속 산화물에서, [In]/([In]+[Ga]+[Zn])가 0.2 이하인 경우는 타겟의 저항이 고저항으로 되어 버리기 때문에, DC 스퍼터링이나 AC 스퍼터링을 할 수 없게 될 우려가 있다. 또한, [In]/([In]+[Ga]+[Zn])이 0.9 이상인 경우는 얻어지는 박막이 결정화되기 쉬워져, 대면적으로 성막한 경우에, 면 내의 전기 특성이 불균일하게 될 우려가 있다. 또한, 주석 원소는 캐리어 산란원이 되어 버리기 때문에, [Sn]/([In]+[Sn]+[Zn])가 0.5 이상인 경우는 캐리어 이동도가 낮아져 버려, 얻어지는 박막을 TFT 소자에 이용한 경우의 전계 효과 이동도가 5cm2/Vs 이하로 되어 버릴 우려가 있다.In the metal oxide of the third target, when [In] / ([In] + [Ga] + [Zn]) is 0.2 or less, the resistance of the target becomes high, so that DC sputtering or AC sputtering cannot be performed. There is a concern. In addition, when [In] / ([In] + [Ga] + [Zn]) is 0.9 or more, the resulting thin film is liable to crystallize, and when formed into a large area, there is a fear that the in-plane electrical characteristics become uneven. have. In addition, since tin element becomes a carrier scattering source, when [Sn] / ([In] + [Sn] + [Zn]) is 0.5 or more, carrier mobility becomes low and the thin film obtained is used for a TFT element. There is a fear that the field-effect mobility of becomes less than 5 cm 2 / Vs.

제 3 타겟에서는, 주석 원소의 비율을 삭감하고, 인듐 원소의 비율을 증가시키는 것에 의해, 캐리어 농도나 캐리어 이동도를 제어하여, 고전계 효과 이동도를 얻을 수 있다.In the third target, by reducing the proportion of the tin element and increasing the proportion of the indium element, the carrier concentration and the carrier mobility can be controlled to obtain a high field effect mobility.

제 3 타겟의 조성비가, 예컨대 0.2 < [In]/([In]+[Sn]+[Zn]) < 0.9 및 0 < [Sn]/([In]+[Sn]+[Zn]) < 0.35에서는, 전계 효과 이동도를 5 내지 10cm2/Vs로 할 수 있고, 0.3 < [In]/([In]+[Sn]+[Zn]) < 0.9 및 0 < [Sn]/([In]+[Sn]+[Zn]) < 0.2에서는, 전계 효과 이동도를 10cm2/Vs 이상으로 할 수 있다.The composition ratio of the third target is, for example, 0.2 <[In] / ([In] + [Sn] + [Zn]) <0.9 and 0 <[Sn] / ([In] + [Sn] + [Zn]) < At 0.35, the field effect mobility can be 5 to 10 cm 2 / Vs, and 0.3 <[In] / ([In] + [Sn] + [Zn]) <0.9 and 0 <[Sn] / ([In ] + [Sn] + [Zn]) <0.2, the field effect mobility can be 10 cm 2 / Vs or more.

비특허문헌 3에서는, 캐리어 농도를 제어하기 때문에, 타겟은 Ga 원소를 포함하고, Ga 원소의 타겟의 전체 금속 원소에 대한 원자수 비가 0.33이다.In Non-Patent Document 3, since the carrier concentration is controlled, the target contains a Ga element, and the atomic number ratio of the target of the Ga element to all the metal elements is 0.33.

그러나, Ga 원소의 함유량이 타겟의 전체 금속 원소에 대한 원자수 비로 0.33을 넘는 경우, Ga이 산란원이 되어, 얻어지는 박막이 반도체층인 TFT 소자는, 그 이동도가 저하되어 버릴 우려가 있었다. 한쪽에서, Ga 원소의 함유량을 타겟의 전체 금속 원소에 대한 원자수 비로 0.33 미만으로 하면, 산란원이 되는 Ga이 소량이 되어, 높은 이동도가 기대될 수 있다고 하는 이점을 갖는 한편, 캐리어 농도를 1018cm-3 이하로 제어하기 어려워진다는 문제가 있었다.However, when content of Ga element exceeds 0.33 by the atomic number ratio with respect to all the metal elements of a target, Ga becomes a scattering source, and there exists a possibility that the mobility of the TFT element whose thin film obtained is a semiconductor layer may fall. On the other hand, if the content of the Ga element is less than 0.33 in the ratio of atoms to all the metal elements of the target, there is an advantage that a small amount of Ga becomes a scattering source, and high mobility can be expected, while the carrier concentration is increased. There was a problem that it became difficult to control to 10 18 cm -3 or less.

본 발명의 성막 방법에서는, Ga 원소의 함유량이 인듐 원소에 대한 원자수 비로 0.5 미만이면, 제 2 타겟, 또는 Ga 원소를 함유하지 않는 제 3 타겟을 이용하여 성막한 경우에서도 적합한 TFT 소자를 얻을 수 있다. 특히, 제 3 타겟을 이용한 경우, 내약품성을 향상시킬 수 있기 때문에, 에칭 스톱퍼 층을 형성시키지 않고도 소스/드레인 전극을 습식 에칭으로 형성하는 것이 가능하고, 더욱 적합하게 동작하는 TFT 소자를 제작할 수 있어, 제조 비용을 저감할 수 있다.In the film forming method of the present invention, when the content of Ga element is less than 0.5 in the atomic number ratio to the indium element, a suitable TFT device can be obtained even when the film is formed using the second target or the third target containing no Ga element. have. In particular, when the third target is used, since chemical resistance can be improved, it is possible to form the source / drain electrodes by wet etching without forming an etching stopper layer, and a TFT device which operates more suitably can be manufactured. The manufacturing cost can be reduced.

제 1 타겟의 금속 산화물은, 바람직하게는 인듐 원소, 아연 원소로부터 실질적으로 이루어지거나 또는 그것만으로 이루어지는 산화물이며, 동일하게 제 2 타겟의 금속 산화물은, 바람직하게는 인듐 원소, 갈륨 원소 및 아연 원소로부터 실질적으로 이루어지거나 또는 그것만으로 이루어지는 산화물이며, 제 3 타겟의 금속 산화물은, 바람직하게는 인듐 원소, 주석 원소 및 아연 원소로부터 실질적으로 이루어지거나 또는 그것만으로 이루어지는 산화물이다.The metal oxide of the first target is preferably an oxide substantially consisting of or consisting solely of an indium element and a zinc element, and the metal oxide of the second target is likewise preferably from an indium element, a gallium element and a zinc element. It is an oxide which consists essentially or consists only of it, and the metal oxide of a 3rd target is an oxide which consists essentially of or consists only of an indium element, a tin element, and a zinc element.

제 1 내지 제 3 타겟은, 본 발명의 효과를 손상하지 않는 없는 범위에서, 예컨대 Mg, Ca, Sr, Ba, Ti, Zr, Hf, Al, Ge, Cu, Co, Fe, Ni, Mo 및 희토류 원소, 란타노이드 원소로부터 선택되는 1종류 이상의 원소를 포함할 수 있다.The first to third targets are, for example, Mg, Ca, Sr, Ba, Ti, Zr, Hf, Al, Ge, Cu, Co, Fe, Ni, Mo, and rare earths in a range that does not impair the effects of the present invention. One or more types of elements chosen from an element and a lanthanoid element can be included.

본 발명의 성막 방법에 의해 얻어지는 박막을 어닐링 처리하는 것으로, 박막 중에 걷어들인 OH기가 O로서 산소 결함으로 들어가는 것에 의해 캐리어 농도를 저하시킬 수 있다. 어닐링 처리 조건은 바람직하게는 150 내지 400℃에서 5 내지 120분간 어닐링 처리이다.By annealing the thin film obtained by the film forming method of the present invention, the carrier concentration can be reduced by entering the oxygen defect as O by the OH group taken in the thin film. The annealing treatment condition is preferably annealing treatment at 150 to 400 ° C. for 5 to 120 minutes.

어닐링 온도가 150℃ 미만인 경우, 막 중에 걷어들인 OH기가 충분히 산소 결합을 만들지 않기 때문에, 캐리어 농도를 저하시키는 효과를 얻기가 어려워, 400℃ 초과인 경우, 결정화가 진행되어 버릴 우려가 있다. 처리 시간에 관해서도 같다.If the annealing temperature is less than 150 ° C, the OH group taken up in the film does not sufficiently form an oxygen bond, so it is difficult to obtain an effect of lowering the carrier concentration, and if it is more than 400 ° C, crystallization may proceed. The same applies to the processing time.

상기 어닐링 처리는, 150℃ 내지 400℃의 온도 범위이면 특별히 분위기에 제한을 받지 않지만, 적어도 산소를 함유하는 분위기 하에서 행하는 것이 바람직하다. 산소를 함유하는 분위기 하에서 행하는 것에 의해, 어닐링 처리한 박막을 TFT로 했을 때의 특성의 격차를 억제할 수 있다.The annealing treatment is not particularly limited as long as it is in the temperature range of 150 ° C to 400 ° C, but is preferably performed in an atmosphere containing at least oxygen. By performing it in the atmosphere containing oxygen, the gap of the characteristic at the time of using an annealing thin film as TFT can be suppressed.

본 발명의 성막 방법에 의해 얻어지는 박막을 어닐링 처리하여 얻어지는 산화물 반도체(이하, 단지 본 발명의 산화물 반도체라 하는 경우가 있다)는, 박막 트랜지스터의 반도체 박막으로서 적합하게 이용할 수 있다.The oxide semiconductor obtained by annealing the thin film obtained by the film forming method of the present invention (hereinafter may only be referred to as the oxide semiconductor of the present invention) can be suitably used as a semiconductor thin film of a thin film transistor.

본 발명의 산화물 반도체를 포함하는 전계 효과형 트랜지스터는, 전계 효과 이동도 및 온-오프(on-off) 비가 높고, 노멀리 오프(normally off)를 나타냄과 함께 핀치 오프가 명료한 트랜지스터이다. 또한, 본 발명의 산화물 반도체를 포함하는 전계 효과형 트랜지스터는, 산화물 반도체를 저온에서 성막할 수 있기 때문에, 무알칼리 유리 등의 내열 온도에 한계가 있는 기판 상에서 구성하는 것이 가능하다.The field effect transistor including the oxide semiconductor of the present invention is a transistor having a high field effect mobility and an on-off ratio, showing normally off and clear pinching off. Moreover, since the field effect transistor containing the oxide semiconductor of this invention can form an oxide semiconductor at low temperature, it can be comprised on the board | substrate which has a limit in heat-resistant temperature, such as an alkali free glass.

본 발명의 산화물 반도체는, 보통, n형 영역에서 사용되지만, P형 Si계 반도체, P형 산화물 반도체, P형 유기 반도체 등의 여러가지의 P형 반도체와 조합하여 PN 접합형 트랜지스터 등의 각종의 반도체 디바이스에 이용할 수 있다. 또한, TFT를 논리 회로, 메모리 회로, 차동 증폭 회로 등 각종의 집적 회로에도 적용할 수 있다. 또한, 전계 효과형 트랜지스터 이외에도 정전 유발형 트랜지스터, 숏키(schottky) 장벽형 트랜지스터, 숏키 다이오드, 저항 소자에 적응시킬 수 있다.The oxide semiconductor of the present invention is usually used in the n-type region, but various semiconductors such as PN junction transistors in combination with various P-type semiconductors such as P-type Si-based semiconductors, P-type oxide semiconductors, and P-type organic semiconductors. It can be used for devices. The TFT can also be applied to various integrated circuits such as logic circuits, memory circuits, and differential amplifier circuits. In addition to the field-effect transistors, the present invention can be adapted to electrostatic-induced transistors, schottky barrier transistors, Schottky diodes, and resistive elements.

트랜지스터의 구성은, 바텀 게이트, 톱 게이트, 바텀 콘택트, 톱 콘택트 등의 공지된 구성을 제한없이 이용할 수 있다. 특히 바텀 게이트 구성이, 비정질 실리콘이나 ZnO의 TFT에 비하여 높은 성능이 얻어지기 때문에 유리하다. 바텀 게이트 구성은, 제조 시의 마스크 장수를 삭감하기 쉽고, 대형 디스플레이 등의 용도의 제조 비용을 저감하기 쉽기 때문에 바람직하다.As the configuration of the transistor, known configurations such as a bottom gate, a top gate, a bottom contact, and a top contact can be used without limitation. In particular, the bottom gate configuration is advantageous because high performance is obtained as compared with TFTs of amorphous silicon or ZnO. The bottom gate configuration is preferable because it is easy to reduce the number of masks at the time of manufacture, and it is easy to reduce the manufacturing cost for applications such as large displays.

대면적의 디스플레이용으로서는, 채널 에치형의 바텀 게이트 구성의 박막 트랜지스터가 특히 바람직하다. 채널 에치형의 바텀 게이트 구성의 박막 트랜지스터는, 광 리소그래피 공정 시의 포토 마스크의 수가 적고 저비용으로 디스플레이용 패널을 제조할 수 있다. 그 중에서도, 채널 에치형의 바텀 게이트 구성 톱 콘택트 구성의 박막 트랜지스터가 이동도 등의 특성이 양호하고 공업화하기 쉽기 때문에 특히 바람직하다.For display of a large area, a thin film transistor having a channel etched bottom gate configuration is particularly preferable. The thin film transistor of the channel etch bottom gate structure can manufacture a display panel at low cost with few photomasks at the time of an optical lithography process. Among them, the thin-film transistor of the channel gate type bottom gate structure top contact structure is particularly preferable because of its good properties such as mobility and easy industrialization.

본 발명의 산화물 반도체를 포함하는 전계 효과형 트랜지스터는, 종래 양호한 특성을 얻기 어렵던 반도체 막의 막 두께가 50nm 이상, 더욱이는 60nm 이상, 70nm 이상이어도 적합하게 작동할 수 있다. 또한, 본 발명의 산화물 반도체를 포함하는 전계 효과형 트랜지스터는, 적합한 이동도, 온-오프 비 및 S값을 갖는다.The field effect transistor including the oxide semiconductor of the present invention can be suitably operated even if the film thickness of the semiconductor film, which is difficult to obtain good characteristics in the past, is 50 nm or more, more preferably 60 nm or more and 70 nm or more. In addition, the field effect transistor including the oxide semiconductor of the present invention has a suitable mobility, on-off ratio and S value.

한편, 반도체 막의 막 두께의 상한은 예컨대 100nm이다.In addition, the upper limit of the film thickness of a semiconductor film is 100 nm, for example.

본 발명의 산화물 반도체를 포함하는 전계 효과형 트랜지스터의 S값은, 바람직하게는 1V/decade 이하, 더욱 바람직하게는 0.7V/decade 이하, 특히 바람직하게는 0.5V/decade 이하이다. S값의 값이 1V/decade를 초과하면, 구동 전압이 높아지는 등 트랜지스터가 양호한 스위칭 특성을 나타내지 않게 될 우려가 있다.The S value of the field effect transistor including the oxide semiconductor of the present invention is preferably 1 V / decade or less, more preferably 0.7 V / decade or less, and particularly preferably 0.5 V / decade or less. When the value of S value exceeds 1V / decade, there exists a possibility that a transistor may not show favorable switching characteristics, such as driving voltage becoming high.

본 발명의 산화물 반도체를 포함하는 전계 효과형 트랜지스터의 역치 전압은, 보통은 -5.0 내지 5.0V, 바람직하게는 -1.0 내지 2.0V, 보다 바람직하게는 -1.0 내지 1.0V, 더욱 바람직하게는 0 내지 1.0V이다. 5V보다 크면 구동 전압이 커지고, 소비 전력이 커지는 등의 우려가 있고, -5V보다 작으면 소비 전력이 커질 우려가 있다.The threshold voltage of the field effect transistor including the oxide semiconductor of the present invention is usually -5.0 to 5.0 V, preferably -1.0 to 2.0 V, more preferably -1.0 to 1.0 V, even more preferably 0 to 1.0V. If it is larger than 5V, there is a concern that the driving voltage becomes large, the power consumption becomes large, and if it is smaller than -5V, the power consumption may increase.

본 발명의 산화물 반도체를 포함하는 전계 효과형 트랜지스터의 채널 길이는, 보통 사용되는 범위이면 특별히 제한되는 것이 아니지만, 보통 10 내지 70㎛, 바람직하게는 20 내지 50㎛이다.The channel length of the field-effect transistor including the oxide semiconductor of the present invention is not particularly limited as long as it is a range usually used, but is usually 10 to 70 µm, preferably 20 to 50 µm.

본 발명의 산화물 반도체를 포함하는 전계 효과형 트랜지스터의 채널 폭은, 보통 10 내지 100㎛이며, 바람직하게는 20 내지 70㎛이다.The channel width of the field effect transistor including the oxide semiconductor of the present invention is usually 10 to 100 µm, preferably 20 to 70 µm.

디스플레이의 고세밀화를 위해, TFT는 미소(微小)로 할 필요가 있다. 그 경우, 원하는 온(on) 전류를 얻기 위해서는, TFT 채널층에 사용되는 반도체 막에는 높은 이동도가 필요해진다.For high resolution of the display, the TFT needs to be made small. In that case, in order to obtain a desired on current, high mobility is required for the semiconductor film used for the TFT channel layer.

본 발명의 산화물 반도체를 포함하는 전계 효과형 트랜지스터는 높은 이동도를 갖기 때문에, 1 내지 10㎛ 영역, 또한 2 내지 8㎛의 영역에서도 적합하게 사용되는 것이 기대될 수 있다. 또한 채널 폭에 대하여, 본 발명의 산화물 반도체를 포함하는 전계 효과형 트랜지스터는 1 내지 10㎛의 영역, 또한 2 내지 8㎛의 영역에서도 적합하게 사용되는 것이 기대될 수 있다.Since the field effect transistor including the oxide semiconductor of the present invention has high mobility, it can be expected to be suitably used in the region of 1 to 10 탆 and also in the region of 2 to 8 탆. In addition, with respect to the channel width, it can be expected that the field effect transistor including the oxide semiconductor of the present invention is suitably used in the region of 1 to 10 mu m and also in the region of 2 to 8 mu m.

도 2는 본 발명의 산화물 반도체를 구비하여 이루어지는 박막 트랜지스터의 일 실시 형태를 나타내는 개략 단면도이다.2 is a schematic cross-sectional view showing an embodiment of a thin film transistor including the oxide semiconductor of the present invention.

전계 효과형 트랜지스터인 박막 트랜지스터(1)는 바텀 게이트형이며, 유리 기판(60) 상에 게이트 전극(30)이 형성되고, 그 위에 게이트 절연막(50)이 형성되어 있다. 게이트 절연막(50) 상에는, 산화물 반도체 막(40)이 형성되고, 추가로 그 위에 드레인 전극(10)과 소스 전극(20)이 이격되어 형성되어 있다.The thin film transistor 1, which is a field effect transistor, has a bottom gate type, a gate electrode 30 is formed on a glass substrate 60, and a gate insulating film 50 is formed thereon. The oxide semiconductor film 40 is formed on the gate insulating film 50, and further, the drain electrode 10 and the source electrode 20 are formed on the gate insulating film 50.

드레인 전극(10), 소스 전극(20) 및 게이트 전극(30)의 각 전극을 형성하는 재료에 특별히 제한은 없고, 일반적으로 사용되고 있는 재료를 임의로 선택할 수 있다.There is no restriction | limiting in particular in the material which forms each electrode of the drain electrode 10, the source electrode 20, and the gate electrode 30, The material generally used can be arbitrarily selected.

예컨대, ITO, IZO, ZnO, SnO2 등의 투명 전극이나, Al, Ag, Cu, Cr, Ni, Mo, Au, Ti, Ta 등의 금속 전극 또는 이들을 포함하는 합금의 금속 전극을 이용할 수 있다.For example, it is possible to use a metal electrode of ITO, IZO, ZnO, SnO 2, etc. of the transparent electrode or, Al, Ag, Cu, Cr, Ni, Mo, Au, Ti, a metal electrode or an alloy including these such as Ta.

드레인 전극(10), 소스 전극(20) 및 게이트 전극(30)의 각 전극은, 다른 2층 이상의 도전층을 적층한 다층 구조로 하는 것도 가능하고, 예컨대 도 3에서는, 각 전극(10, 20 및 30)은 각각 제 1 도전층(31, 21, 11) 및 제 2 도전층(32, 22, 12)으로 구성되어 있다. 특히 소스·드레인 전극은 저저항 배선에 대한 요구가 강하기 때문에, Al이나 Cu 등의 양도체를 Ti나 Mo 등의 밀착성이 우수한 금속으로 샌드위치하여 사용하는 경우가 있다.Each electrode of the drain electrode 10, the source electrode 20, and the gate electrode 30 may have a multilayer structure in which two or more other conductive layers are stacked. For example, in FIG. And 30 are composed of first conductive layers 31, 21, and 11 and second conductive layers 32, 22, and 12, respectively. In particular, since source / drain electrodes have a strong demand for low-resistance wiring, a good conductor such as Al or Cu may be sandwiched by a metal having excellent adhesion such as Ti or Mo.

게이트 절연막(50)을 형성하는 재료는 특별히 제한은 없고, 일반적으로 사용되고 있는 재료를 임의로 선택할 수 있다.There is no restriction | limiting in particular in the material which forms the gate insulating film 50, The material generally used can be arbitrarily selected.

게이트 절연막(50)의 재료로서는, 예컨대 SiO2, SiNx, Al2O3, Ta2O5, TiO2, MgO, ZrO2, CeO2, K2O, Li2O, Na2O, Rb2O, Sc2O3, Y2O3, HfO3, CaHfO3, PbTi3, BaTa2O6, SrTiO3, AlN 등의 화합물을 이용할 수 있다. 이들 중에서도, 바람직하게는 SiO2, SiNx, Al2O3, Y2O3, HfO3, CaHfO3이며, 보다 바람직하게는 SiO2, SiNx, Y2O3, HfO3, CaHfO3이다.Examples of the material of the gate insulating film 50 include SiO 2 , SiNx, Al 2 O 3 , Ta 2 O 5 , TiO 2 , MgO, ZrO 2 , CeO 2 , K 2 O, Li 2 O, Na 2 O, Rb 2 O, Sc 2 O 3 , Y 2 O 3 , HfO 3 , CaHfO 3 , PbTi 3 , BaTa 2 O 6 , SrTiO 3 , AlN and the like can be used. Among these, preferably SiO 2, SiNx, Al 2 O 3, Y 2 O 3, HfO 3, CaHfO 3 and, more preferably, SiO 2, SiNx, Y 2 O 3, HfO 3, CaHfO 3.

한편, 상기의 산화물의 산소수는, 반드시 화학양론비와 일치하고 있지 않아도 좋다(예컨대, SiO2여도 SiOx여도 좋다).On the other hand, the oxygen of the oxide, it is not always be consistent with the stoichiometric ratio (for example, SiO 2 may even even SiOx).

게이트 절연막(50)은, 다른 2층 이상의 절연막을 적층한 구조여도 좋다. 또한, 게이트 절연막(50)은 결정질, 다결정질, 비정질의 어느 것이어도 좋지만, 공업적으로 제조하기 쉬운 다결정질이거나, 비정질인 것이 바람직하다.The gate insulating film 50 may have a structure in which two or more different insulating films are stacked. The gate insulating film 50 may be any of crystalline, polycrystalline, and amorphous, but is preferably polycrystalline or amorphous, which is easily industrially manufactured.

산화물 반도체 막(40)은, 본 발명의 성막 방법에 의해 얻어지는 산화물 반도체이다.The oxide semiconductor film 40 is an oxide semiconductor obtained by the film forming method of the present invention.

산화물 반도체 막(40)은, 보통은 홀 측정으로 구한 캐리어 밀도가 1018cm-3 미만이며, 바람직하게는 5×1017cm-3 미만이며, 보다 바람직하게는 1×1017cm-3 미만이다. 캐리어 밀도가 1018cm-3 이상인 경우, 누출 전류가 커질 우려가 있다.The oxide semiconductor film 40 usually has a carrier density of less than 10 18 cm −3 , preferably less than 5 × 10 17 cm −3 , and more preferably less than 1 × 10 17 cm −3 , as determined by hole measurement. to be. If the carrier density is 10 18 cm -3 or more, the leakage current may be large.

한편, 캐리어 밀도의 하한으로서는, 산화물 반도체 막(40)을 구비하는 소자의 용도에도 의존하지만, 예컨대 1015cm-3 이상으로 하는 것이 바람직하다.On the other hand, the lower limit of the carrier density also depends on the use of the device having the oxide semiconductor film 40, but is preferably set to 10 15 cm −3 or more.

산화물 반도체 막(40)의 비저항은, 4단자법으로 구한 값이, 보통 10-1 내지 108Ωcm이며, 바람직하게는 101 내지 107Ωcm이며, 보다 바람직하게는 102 내지 106Ωcm이다.The specific resistance of the oxide semiconductor film 40 is usually 10 −1 to 10 8 Ωcm, preferably 10 1 to 10 7 Ωcm, and more preferably 10 2 to 10 6 Ωcm. .

비저항이 10-1Ωcm 미만인 경우, 전기가 용이하게 흘러 반도체 박막으로서 기능하지 않을 우려가 있다. 한편, 비저항이 108Ωcm 초과인 경우, 강한 전계를 걸지 않으면 반도체로서 기능하지 않을 우려가 있다.When the resistivity is less than 10 −1 Ωcm, electricity easily flows and may not function as a semiconductor thin film. On the other hand, when the specific resistance is more than 10 8 Ωcm, there is a fear that the semiconductor will not function as a semiconductor unless a strong electric field is applied.

산화물 반도체 막(40)의 막 두께는, 산화물 반도체(40) 자신의 비저항에 따라 적절히 최적의 값이 선정되고, 균일성의 관점에서는 막 두께가 두꺼운 쪽이 바람직하고, 성막 시간(공정의 사이클 시간)의 관점에서는 막 두께가 얇은 쪽이 바람직하다.As for the film thickness of the oxide semiconductor film 40, an optimal value is appropriately selected according to the specific resistance of the oxide semiconductor 40 itself, and from a viewpoint of uniformity, it is preferable that the film thickness is thick, and the film formation time (cycle time of a process) The thinner the film thickness is preferable from the viewpoint of.

산화물 반도체 막(40)의 막 두께는, 보통은 20 내지 500nm, 바람직하게는 50 내지 150nm, 보다 바람직하게는 60 내지 140nm, 특히 바람직하게는 70 내지 130nm, 특히 바람직하게는 70 내지 110nm이다.The film thickness of the oxide semiconductor film 40 is usually 20 to 500 nm, preferably 50 to 150 nm, more preferably 60 to 140 nm, particularly preferably 70 to 130 nm, and particularly preferably 70 to 110 nm.

산화물 반도체의 막 두께가 20nm 미만인 경우, 대면적으로 성막했을 때의 막 두께의 불균일성에 의해, 제작한 TFT의 특성이 불균일하게 될 우려가 있다. 한편, 막 두께가 500nm 초과인 경우, 성막 시간이 길어져서 공업적으로 채용할 수 없을 우려가 있다.When the film thickness of an oxide semiconductor is less than 20 nm, there exists a possibility that the characteristic of the produced TFT may become nonuniform because of the nonuniformity of the film thickness at the time of forming into a large area. On the other hand, when the film thickness is more than 500 nm, the film formation time becomes long and there is a possibility that it cannot be industrially employed.

박막 트랜지스터(1)의 전계 효과 이동도는, 보통 1cm2/Vs 이상이며, 바람직하게는 5cm2/Vs 이상, 보다 바람직하게 10cm2/Vs 이상, 더욱 바람직하게는 18cm2/Vs 이상, 특히 바람직하게는 30cm2/Vs 이상, 가장 바람직하게는 50cm2/Vs 이상이다.The field effect mobility of the thin film transistor 1 is usually 1 cm 2 / Vs or more, preferably 5 cm 2 / Vs or more, more preferably 10 cm 2 / Vs or more, still more preferably 18 cm 2 / Vs or more, particularly preferably Preferably at least 30 cm 2 / Vs, most preferably at least 50 cm 2 / Vs.

전계 효과 이동도가 1cm2/Vs 미만인 경우, 스위칭 속도가 느려질 우려가 있다. 또한, 전계 효과 이동도의 상한은 예컨대 500cm2/Vs이다.If the field effect mobility is less than 1 cm 2 / Vs, the switching speed may be slowed. The upper limit of the field effect mobility is, for example, 500 cm 2 / Vs.

박막 트랜지스터(1)의 온-오프 비는, 보통 103 이상이며, 바람직하게는 104 이상, 보다 바람직하게 105 이상, 더욱 바람직하게는 106 이상이며, 특히 바람직하게는 107 이상이다.The on-off ratio of the thin film transistor 1 is usually 10 3 or more, preferably 10 4 or more, more preferably 10 5 or more, still more preferably 10 6 or more, and particularly preferably 10 7 or more.

또한, 박막 트랜지스터(1)는, 저소비 전력의 관점에서는 역치 전압(Vth)이 +에서 노멀리 오프가 되는 것이 바람직하다. 역치 전압(Vth)이 -에서 노멀리 온(normally on)이 되면, 소비 전력이 커질 우려가 있다.In addition, from the viewpoint of low power consumption, the thin film transistor 1 preferably has the threshold voltage Vth turned off normally at +. When the threshold voltage Vth is normally on at-, power consumption may increase.

본 발명의 산화물 반도체를 포함하는 전계 효과형 트랜지스터의 제조 방법은, 예컨대 이하의 방법에 의해 제조할 수 있다.The manufacturing method of the field effect transistor containing the oxide semiconductor of this invention can be manufactured, for example by the following method.

우선 절연성 기판 상에 금속막을 성막하여, 게이트 전극을 형성한다. 금속막으로서는 Mo, Al, Cr 및 이들을 주성분으로 하는 합금이 적합하게 사용된다. 이들 금속막의 적층막을 사용하여도 좋다.First, a metal film is formed on an insulating substrate to form a gate electrode. As the metal film, Mo, Al, Cr, and an alloy containing these as a main component are suitably used. You may use the laminated film of these metal films.

게이트 전극 및 절연성 기판 상에, 플라즈마 CVD법에 의해 게이트 절연막을 성막한다. 다음으로, 스퍼터링법에 의해 채널이 되는 반도체층을 성막한다. 다음으로, 광 리소그라피 공정 및 에칭 공정을 거쳐서, TFT가 되는 영역의 반도체층을 섬 형상으로 형성한다. 계속해서, 소스 전극, 드레인 전극을 형성하기 위한 제 2 금속막을 성막한다. 이 제 2 금속막에는, 게이트 전극과 같이, Al, Cr나 Mo, 이들을 포함하는 합금 등의 재료를 이용할 수 있다. 적층막에 의해 구성하는 것도 가능하다.On the gate electrode and the insulating substrate, a gate insulating film is formed by plasma CVD. Next, the semiconductor layer used as a channel is formed into a film by sputtering method. Next, through the photolithography process and the etching process, the semiconductor layer of the area | region which becomes TFT is formed in island shape. Subsequently, a second metal film for forming a source electrode and a drain electrode is formed. As the gate electrode, a material such as Al, Cr, Mo, or an alloy containing these can be used for the second metal film. It is also possible to comprise a laminated film.

성막한 제 2 금속막을 광 리소그라피 공정, 에칭 공정에 의해 원하는 형상의 소스 전극, 드레인 전극의 패턴을 얻는 것으로 트랜지스터가 얻어진다.The transistor is obtained by obtaining the pattern of the source electrode and the drain electrode of a desired shape by the photolithography process and the etching process of the film-formed 2nd metal film.

실시예Example

실시예 1 내지 30Examples 1 to 30

마그네트론 스퍼터링 장치에, 표 1 내지 3에 나타내는 타겟 조성을 갖는 2인치의 타겟을 장착하고, 기판(A1)으로서 두께 100nm의 열 산화막 부착 실리콘 웨이퍼, 및 기판(B1)으로서 슬라이드 글라스(코닝사제 #1737)를 각각 장착했다.A 2-inch target having a target composition shown in Tables 1 to 3 was attached to the magnetron sputtering apparatus, a silicon wafer with a thermal oxide film having a thickness of 100 nm as the substrate A1, and a slide glass as the substrate B1 (# 1737, manufactured by Corning Corporation). Mounted respectively.

기판을 챔버 내로 반송 후, 소정의 도달 압력으로 한 후, 표 1 내지 3에 나타내는 분압비의 Ar 가스 및 H2O 가스를 도입하여, 표 1 내지 3에 나타내는 스퍼터 조건으로 막 두께 50nm의 비정질막을 기판(A1) 및 기판(B1) 상에 각각 성막했다.After transferring the substrate into the chamber, after a predetermined ultimate pressure, Table 1 to 3, introducing the Ar gas and the H 2 O gas of partial pressure ratio shown in Table 1 to 3 sputtering conditions as film 50nm amorphous film with a thickness shown in Fig. It formed into a film on the board | substrate A1 and the board | substrate B1, respectively.

수득된 박막을 표 1 내지 3에 나타내는 어닐링 조건으로 오븐 중에서 어닐링 처리를 행하여, 기판(A1) 및 기판(B1) 상에 적층하여 이루어지는 산화물 반도체를 수득했다.The obtained thin film was annealed in an oven under annealing conditions shown in Tables 1 to 3 to obtain an oxide semiconductor obtained by laminating on the substrate A1 and the substrate B1.

가열 처리 후의 산화물 반도체를 구비하여 이루어지는 기판(B1)을 1cm2으로 절단하여, 4 모퉁이에 Au 전극을 붙였다. Au 전극과 구리선을 은 페이스트에 의해 접착하여 홀 효과 측정용 소자(B1)로 하여, 캐리어 농도를 평가했다. 결과를 표 1 내지 3에 나타낸다.The board | substrate B1 provided with the oxide semiconductor after heat processing was cut into 1 cm <2> , and the Au electrode was stuck to four corners. Carrier density | concentration was evaluated using the Au electrode and copper wire with the silver paste as an element (B1) for hall effect measurement. The results are shown in Tables 1-3.

한편, 캐리어 농도의 측정은, 실온에서 ResiTest 8300형(도요테크니카사제)을 이용하여 홀 효과 측정을 행하는 것에 의해 구했다.In addition, the measurement of carrier density was calculated | required by performing Hall effect measurement using ResiTest 8300 type (Toyo Technica make) at room temperature.

가열 처리 후의 산화물 반도체를 구비하여 이루어지는 기판(A1)을 2인치 캐소드의 마그네트론 스퍼터링 장치에 재차 장착하고, 캐소드에 Au 타겟을 장착하여, 전용의 메탈 마스크를 이용하여, W/L=1000/200㎛이 되도록 Au 전극을 성막하여, TFT 소자(A1)를 제조했다.The substrate A1 including the oxide semiconductor after the heat treatment was again mounted on the 2-inch cathode magnetron sputtering apparatus, and the Au target was mounted on the cathode, and a dedicated metal mask was used to make W / L = 1000/200 µm. An Au electrode was formed into a film so that TFT element A1 was manufactured.

수득된 TFT 소자(A1)를 케이스리-4200SCS에 세팅하여, 드레인 전압(Vds)=10V 및 게이트 전압(Vgs)=-20 내지 20V의 조건으로 전달 특성을 평가했다. 결과를 표 1 내지 3에 나타낸다.The obtained TFT element A1 was set in Casery-4200SCS, and transfer characteristics were evaluated under the conditions of drain voltage (Vds) = 10V and gate voltage (Vgs) = -20 to 20V. The results are shown in Tables 1-3.

비교예 1 내지 12 및 참고예 1 내지 2Comparative Examples 1 to 12 and Reference Examples 1 to 2

표 4 및 5에 나타내는 타겟 조성을 갖는 타겟을 이용하여, 표 4 및 5에 나타내는 분압비의 Ar 가스 및 H2O 가스(비교예 5 내지 6 및 참고예 1 내지 2) 또는 Ar 가스 및 O2 가스(비교예 1 내지 4, 7 내지 12)를 도입하고, 표 4 및 5에 나타내는 조건으로 비정질막의 성막 및 어닐링 처리를 행한 것 외에는 실시예 1 내지 30과 같이 하여 산화물 반도체를 제조하고, 실시예 1 내지 30과 같이 하여 홀 효과 측정용 소자(B1)를 제조하여 캐리어 농도를 평가하고, 또한 TFT 소자(A1)를 제조하여 전달 특성을 평가했다. 결과를 표 4 및 5에 나타낸다.Ar gas and H 2 O gas (Comparative Examples 5 to 6 and Reference Examples 1 to 2) or Ar gas and O 2 gas having a partial pressure ratio shown in Tables 4 and 5 using a target having a target composition shown in Tables 4 and 5 (Comparative Examples 1 to 4, 7 to 12) were introduced, and an oxide semiconductor was produced in the same manner as in Examples 1 to 30, except that the amorphous film was formed and annealed under the conditions shown in Tables 4 and 5. In the same manner as in the case of 30 to 30, the device for measuring the Hall effect (B1) was manufactured to evaluate the carrier concentration, and the TFT device (A1) was manufactured to evaluate the transfer characteristics. The results are shown in Tables 4 and 5.

Figure pct00001
Figure pct00001

Figure pct00002
Figure pct00002

Figure pct00003
Figure pct00003

Figure pct00004
Figure pct00004

Figure pct00005
Figure pct00005

실시예 및 비교예의 결과에 근거하여, 산소 농도 또는 수소 농도와 얻어지는 박막의 캐리어 농도의 관계를 도 4에 나타낸다.Based on the result of an Example and a comparative example, the relationship of oxygen concentration or hydrogen concentration, and the carrier concentration of the thin film obtained is shown in FIG.

실시예 31Example 31

바텀 게이트 구조 톱 콘택트 구성의 전계 효과 트랜지스터를 제작했다.A field effect transistor having a bottom gate structure top contact structure was fabricated.

원자비 In:Sn:Zn=36:15:49의 ITZO 스퍼터링 타겟을 DC 마그네트론 스퍼터링 성막 장치에 장착하여 스퍼터링을 행하고, 열 산화막(100nm) 부착 실리콘 기판 상에 반도체층(막 두께 80nm)을 성막했다.An ITZO sputtering target having an atomic ratio In: Sn: Zn = 36: 15: 49 was mounted on a DC magnetron sputtering film deposition apparatus for sputtering, and a semiconductor layer (film thickness of 80 nm) was formed on a silicon substrate with a thermal oxide film (100 nm). .

스퍼터 조건은, 도달 압력 2×10-4Pa, 스퍼터 압력 0.65Pa, 분압비 [H2O]/([H2O]+[Ar])=3%, 분압비 [O2]/([O2]+[Ar])=0%, 파워 밀도 5.0W/cm2, T-S 거리 5cm, 성막 속도 95nm/min으로 했다.Sputtering conditions were 2 × 10 -4 Pa attained, sputter pressure 0.65 Pa, partial pressure ratio [H 2 O] / ([H 2 O] + [Ar]) = 3%, partial pressure ratio [O 2 ] / ([ O 2 ] + [Ar]) = 0%, a power density of 5.0 W / cm 2 , a TS distance of 5 cm, and a deposition rate of 95 nm / min.

수득된 반도체층을 광 리소그라피하여, 반도체 영역(이른바, 섬)을 구성하여, 대기 하 300℃에서 1시간 열 처리했다. 포토 레지스트막을 형성한 후, DC 스퍼터링으로 Ti/Au/Ti의 적층 금속막을 성막하고, 리프트 오프로 패터닝하여 소스 전극 및 드레인 전극을 각각 형성했다. 그 후, 대기 하 300℃에서 1시간 열 처리했다.The obtained semiconductor layer was photolithographic, the semiconductor region (so-called island) was comprised, and it heat-processed at 300 degreeC under air for 1 hour. After the photoresist film was formed, a Ti / Au / Ti laminated metal film was formed by DC sputtering and patterned by lift-off to form a source electrode and a drain electrode, respectively. Then, heat processing was performed at 300 degreeC under air | atmosphere for 1 hour.

다음으로, 플라즈마 CVD에서 SiOx 및 SiNx의 순으로 성막하여, 제 1 보호층, 제 2 보호층을 각각 형성했다. 콘택트 홀을 형성하여, 외부 배선과 접속했다. 그 후, 대기 하, 300℃에서 1시간 열 처리하여, W=20㎛ 및 L=20㎛이며, Si 기판을 게이트 전극으로 한 바텀 게이트 구성 또한 톱 콘택트 구성의 전계 효과형 트랜지스터를 제조했다.Next, it formed into a film in order of SiOx and SiNx by plasma CVD, and formed the 1st protective layer and the 2nd protective layer, respectively. Contact holes were formed and connected to external wiring. Thereafter, heat treatment was performed at 300 ° C. for 1 hour in the air to produce a field effect transistor having a bottom gate configuration and a top contact configuration with W = 20 μm and L = 20 μm and using a Si substrate as a gate electrode.

수득된 전계 효과형 트랜지스터에 대하여, 그 특성 평가를 행했다.The characteristic evaluation was performed about the obtained field effect transistor.

그 결과, 전계 효과 이동도가 21cm2/Vs, 온-오프 비가 108 이상, 역치 전압이 0.3V, S값이 0.2V/decade였다.As a result, the field effect mobility was 21 cm 2 / Vs, the on-off ratio was 10 8 or more, the threshold voltage was 0.3 V, and the S value was 0.2 V / decade.

상기 평가는, 반도체 파라미터 애널라이저(케이스리-4200)를 이용하여, 대기압의 건조 질소 분위기 하, 실온, 차광 환경 하에서 평가했다.The said evaluation was evaluated using the semiconductor parameter analyzer (Casely-4200) in the dry nitrogen atmosphere of atmospheric pressure, room temperature, and light-shielding environment.

비교예 13Comparative Example 13

반도체층 성막 시의 수증기 분압 및 산소 분압을 각각 분압비 [H2O]/([H2O]+[Ar])=0%, 분압비 [O2]/([O2]+[Ar])=10%로 한 것 외에는 실시예 31과 같이 하여 전계 효과형 트랜지스터를 제조하여 평가했다.The partial pressure ratio [H 2 O] / ([H 2 O] + [Ar]) = 0%, the partial pressure ratio [O 2 ] / ([O 2 ] + [Ar A field effect transistor was produced and evaluated in the same manner as in Example 31 except that the ratio was set at 10%).

그 결과, 수득된 전계 효과형 트랜지스터는, 역치 전압 -20V 이하의 노멀리 온 상태였다. 산소 분압 제어에서는, 채널층이 80nm의 박막 트랜지스터의 제작이 곤란한 것이 확인되었다.As a result, the obtained field effect transistor was in a normally on state with a threshold voltage of -20V or less. In oxygen partial pressure control, it was confirmed that it is difficult to manufacture a thin film transistor whose channel layer is 80 nm.

실시예 32Example 32

소스 전극 및 드레인 전극에 Mo를 이용하고, 인산계 습식 에칭액을 이용하여, 채널층 상의 Mo 전극을 습식 에칭함으로써, 채널 에치형 바텀 게이트 구성 또한 톱 콘택트 구성의 전계 효과형 트랜지스터를 제조한 것 이외는, 실시예 31과 같이 하여 전계 효과형 트랜지스터를 제작하여 평가했다.By using Mo as the source electrode and the drain electrode, and wet etching the Mo electrode on the channel layer using a phosphate wet etching solution, except that a field effect transistor having a channel etched bottom gate configuration and a top contact configuration was manufactured. As in Example 31, a field-effect transistor was produced and evaluated.

그 결과, 수득된 전계 효과형 트랜지스터는, 전계 효과 이동도가 19cm2/Vs이며, 온-오프 비가 108 이상이고, 역치 전압이 0.3V이며, S값이 0.2V/decade였다.As a result, the obtained field effect transistor had a field effect mobility of 19 cm 2 / Vs, an on-off ratio of 10 8 or more, a threshold voltage of 0.3 V, and an S value of 0.2 V / decade.

실시예 33Example 33

유리 기판상에, 실온에서 RF 스퍼터링하여, 몰리브덴 금속을 200nm 적층한 후, 드라이 에칭으로 패터닝하여, 게이트 전극을 제작했다. 게이트 전극은, 에칭 후에 순(順) 테이퍼로 되어 있었다. 게이트 전극을 적층한 기판에, 플라즈마 화학 기상 성장 장치(PECVD)로 SiNx, SiO2의 순으로 성막하고, 적층막을 게이트 절연막으로 했다.RF sputtering was carried out on the glass substrate at room temperature, and 200 nm of molybdenum metals were laminated | stacked, and it patterned by dry etching, and produced the gate electrode. The gate electrode became a forward taper after etching. The substrate on which the gate electrodes were laminated was formed by a plasma chemical vapor deposition apparatus (PECVD) in the order of SiNx and SiO 2 , and the laminated film was used as the gate insulating film.

실시예 31과 같은 스퍼터링 타겟을 DC 마그네트론 스퍼터링 성막 장치에 장착하고, 실시예 31과 동일한 조건으로 스퍼터링하여, 게이트 절연막 상에 반도체층(막 두께 80nm)을 성막했다. 그 후, 300℃에서 1시간 열 처리했다.The sputtering target like Example 31 was mounted in the DC magnetron sputtering film-forming apparatus, sputtered on the conditions similar to Example 31, and the semiconductor layer (film thickness 80nm) was formed on the gate insulating film. Then, it heat-processed at 300 degreeC for 1 hour.

PECVD에서 SiOx를 성막하여 SiOx 박막을 형성했다. 계속하여, 레지스트막을 성막하여 패터닝했다. 건식 에칭(RIE)으로 박막을 패터닝하여 제 1 보호층(에칭 스톱퍼)을 형성했다. 리프트 오프용의 포토 레지스트 레지스트막을 도포하여 형성한 후, DC 스퍼터링으로 Ti/Au/Ti의 금속 적층막을 성막하고, 리프트 오프 및 패터닝하여 소스 전극 및 드레인 전극을 각각 형성했다. 또한, PECVD(PECVD SiNx:H)로 SiNx를 성막하여 제 2 보호층으로 했다. 콘택트 홀을 형성하여, 외부 배선과 접속했다. 그 후, 대기 하, 300℃에서 1시간 열 처리하여, W=20㎛, L=20㎛의 바텀 게이트 구조인 에칭 스톱퍼형 전계 효과형 트랜지스터를 제조했다.SiOx was formed into a film by PECVD, and the SiOx thin film was formed. Subsequently, a resist film was formed into a film and patterned. The thin film was patterned by dry etching (RIE) to form a first protective layer (etching stopper). After applying and forming the photoresist resist film for lift-off, the metal laminated film of Ti / Au / Ti was formed into a film by DC sputtering, lift-off and patterning, and the source electrode and the drain electrode were formed, respectively. Furthermore, SiNx was formed into a film by PECVD (PECVD SiNx: H), and it was set as the 2nd protective layer. Contact holes were formed and connected to external wiring. Then, it heat-processed at 300 degreeC for 1 hour in air | atmosphere, and produced the etching stopper type field effect transistor which is a bottom gate structure of W = 20 micrometers and L = 20 micrometers.

수득된 전계 효과형 트랜지스터에 대하여 실시예 31과 같이 하여 평가했다.The field effect transistor obtained was evaluated in the same manner as in Example 31.

그 결과, 전계 효과 이동도 18cm2/Vs, 온-오프 비가 108 이상, 역치 전압이 0.3V, S값이 0.2V/decade였다.As a result, the field-effect mobility of 18 cm 2 / Vs, the on-off ratio was 10 8 or more, the threshold voltage was 0.3 V, and the S value was 0.2 V / decade.

실시예 34Example 34

도 1의 성막 장치를 이용하여, 폭 1100mm, 길이 1250mm, 두께 0.7mm의 유리 기판을 가열하지 않고서 표 6의 조건으로 스퍼터링을 행했다.Sputtering was performed on the conditions of Table 6, without heating the glass substrate of width 1100mm, length 1250mm, and thickness 0.7mm using the film-forming apparatus of FIG.

여기서는, In:Sn:Zn(원자비)=36:15:49이며, 폭 200mm, 길이 1700mm, 두께 10mm의 6장의 타겟(100a 내지 100f)을 이용하여, 각 타겟(100a 내지 100f)을 기판의 폭방향에 평행하게, 타겟 사이의 거리가 2mm이 되도록 배치했다. 자계 형성 수단(200a 내지 200f)의 폭은 타겟(100a 내지 100f)과 같은 200nm로 했다.Here, In: Sn: Zn (atomic ratio) = 36: 15: 49, and each target 100a to 100f is formed by using six targets 100a to 100f having a width of 200 mm, a length of 1700 mm, and a thickness of 10 mm. Parallel to the width direction, it arrange | positioned so that the distance between targets might be 2 mm. The width of the magnetic field forming means 200a to 200f was set to 200 nm which is the same as that of the targets 100a to 100f.

가스 공급계에서 스퍼터 가스인 Ar과 H2O를 각각 99:1의 유량비로 계 내에 도입했다. 이때의 성막 분위기는 0.5Pa가 되었다. 교류 전원의 파워는 3W/cm2(=10.2kW/3400cm2)로 하고, 주파수는 10kHz로 했다.In the gas supply system, Ar and H 2 O, which are sputter gases, were introduced into the system at a flow rate ratio of 99: 1. The film-forming atmosphere at this time became 0.5 Pa. The power of the AC power source was 3 W / cm 2 (= 10.2 kW / 3400 cm 2 ) and the frequency was 10 kHz.

이상의 조건으로 8초 성막하여, 수득된 ITZO의 막 두께를 측정하면 15nm였다. 성막 속도는 112.5nm/분으로 고속이며, 양산에 적합한 결과가 되었다.The film was formed under the above conditions for 8 seconds, and the film thickness of the obtained ITZO was 15 nm. The film formation rate was high at 112.5 nm / min, and the result was suitable for mass production.

또한, 이렇게 하여 수득된 ITZO 부착 유리 기판 전기로에 넣어, 공기 중 400℃ 15분의 조건으로 열 처리한 후, 1cm2의 크기로 잘라내어, 4탐침법에 의한 홀 측정을 행했다. 그 결과, 캐리어 농도가 2.5×1016cm-3이 되어, 충분히 반도체화되어 있는 것을 확인할 수 있었다.Moreover, it put in the glass substrate electric furnace with ITZO obtained in this way, and heat-processed on 400 degreeC 15 minutes conditions in air, cut out into the size of 1 cm <2> , and measured the hole by the four probe method. As a result, the carrier concentration was 2.5 × 10 16 cm −3 , which confirmed that the semiconductor materialization was sufficiently performed.

실시예 35 내지 실시예 39Examples 35-39

타겟 조성과 스퍼터 조건을 표 6과 같이 변경한 것 외에는 실시예 34와 같이 하여 반도체 박막을 수득했다. 또한, 실시예 34와 같이 하여 열 처리한 후, 홀 측정을 행하여, 전부 반도체화되어 있는 것을 확인했다.A semiconductor thin film was obtained in the same manner as in Example 34 except that the target composition and the sputtering conditions were changed as in Table 6. In addition, after heat-processing like Example 34, hall measurement was performed and it confirmed that it was all semiconductorized.

비교예 14Comparative Example 14

스퍼터 조건을 표 6과 같이 변경한 것 외에는 실시예 34와 같이 하여 반도체 박막을 수득했다. 도입 가스에 물을 사용하지 않고, 아르곤과 산소를 도입하여 ITZO를 성막했다. 홀 측정의 결과, 캐리어 농도는 2.5×1017cm-3이며, 반도체화되었지만, 성막 속도가 36nm/분으로 느렸다. 이 성막 속도에서는 양산에 문제를 남긴다고 생각된다.A semiconductor thin film was obtained in the same manner as in Example 34 except that the sputtering conditions were changed as shown in Table 6. Argon and oxygen were introduced to form the ITZO without using water for the introduction gas. As a result of the hole measurement, the carrier concentration was 2.5 × 10 17 cm −3 and semiconductorized, but the film formation rate was slow at 36 nm / min. This film formation speed is thought to leave a problem in mass production.

비교예 15Comparative Example 15

비교예 14에서 출력 파워를 20W/cm2로 증가시켜, 고속 성막을 행했다. 이것에 의해 성막 속도는 90nm/분으로 상승했다. 그러나, 캐리어 농도가 7.5×1018cm-3이며, 반도체화되지 않았다.In Comparative Example 14, the output power was increased to 20 W / cm 2 to form a high speed film. As a result, the film formation speed increased to 90 nm / minute. However, the carrier concentration was 7.5x10 18 cm -3 and was not semiconducted.

비교예 16Comparative Example 16

스퍼터 조건을 표 6과 같이 변경한 것 외에는 비교예 14와 같이 하여 반도체 박막을 수득했다. 캐리어 농도가 5.5×1019cm-3이며, 반도체화되지 않았다.A semiconductor thin film was obtained in the same manner as in Comparative Example 14 except that the sputtering conditions were changed as shown in Table 6. Carrier concentration was 5.5x10 <19> cm <-3> and did not semiconductorize.

Figure pct00006
Figure pct00006

실시예 40 내지 46Examples 40-46

마그네트론 스퍼터링 장치에, 표 7에 나타내는 타겟 조성을 갖는 2인치의 타겟을 장착하여, 기판(A1)으로서 두께 100nm의 열 산화막 부착 실리콘 웨이퍼, 및 기판(B1)으로서 슬라이드 글라스(코닝사 제품 #1737)를 각각 장착했다.A magnetron sputtering apparatus was mounted with a 2-inch target having a target composition shown in Table 7, and a silicon wafer with a thermal oxide film having a thickness of 100 nm was used as the substrate A1, and a slide glass (C1717 product manufactured by Corning Corporation) as the substrate B1, respectively. Fitted.

기판을 챔버 내로 반송한 후, 소정의 도달 압력으로 한 후, 표 7에 나타내는 분압비의 Ar 가스 및 H2O 가스를 도입하여, 표 7에 나타내는 스퍼터 조건으로 막 두께 50nm의 비정질막을 기판(A1) 및 기판(B1) 상에 각각 성막했다.After transferring the substrate into the chamber, after a predetermined ultimate pressure, and Table 7 a partial pressure ratio of the Ar gas and the H 2 O gas, Table 7 substrate sputtering conditions as film 50nm amorphous film with a thickness shown in introducing shown in (A1 Film-forming on the board | substrate B1, respectively.

수득된 박막을 표 7에 나타내는 어닐링 조건으로 오븐 중에서 어닐링 처리를 행하여, 기판(A1) 및 기판(B1) 상에 적층하여 이루어지는 산화물 반도체를 수득했다.The obtained thin film was annealed in an oven under annealing conditions shown in Table 7 to obtain an oxide semiconductor obtained by laminating on the substrate A1 and the substrate B1.

가열 처리 후의 산화물 반도체를 구비하여 이루어지는 기판(B1)을 1cm2로 절단하고, 4 모퉁이에 Au 전극을 붙였다. Au 전극과 구리선을 은 페이스트에 의해 접착하여 홀 효과 측정용 소자(B1)로 하여 캐리어 농도를 평가했다. 결과를 표 7에 나타낸다.The board | substrate B1 provided with the oxide semiconductor after heat processing was cut into 1 cm <2> , and the Au electrode was stuck to four corners. Carrier density | concentration was evaluated using the Au electrode and copper wire with the silver paste as an element (B1) for hall effect measurement. The results are shown in Table 7.

한편, 캐리어 농도의 측정은, 실온에서 ResiTest 8300형(도요테크니카사제)을 이용하여 홀 효과 측정을 행하는 것에 의해 구했다.In addition, the measurement of carrier density was calculated | required by performing Hall effect measurement using ResiTest 8300 type (Toyo Technica make) at room temperature.

가열 처리 후의 산화물 반도체를 구비하여 이루어지는 기판(A1)을 2인치 캐소드의 마그네트론 스퍼터링 장치에 재차 장착하고, 캐소드에 Au 타겟을 장착하여, 전용의 메탈 마스크를 이용하여, W/L=1000/200㎛가 되도록 Au 전극을 성막하여, TFT 소자(A1)를 제조했다.The substrate A1 including the oxide semiconductor after the heat treatment was again mounted on the 2-inch cathode magnetron sputtering apparatus, and the Au target was mounted on the cathode, and a dedicated metal mask was used to make W / L = 1000/200 µm. An Au electrode was formed into a film so that TFT element A1 was manufactured.

수득된 TFT 소자(A1)를 케이스리-4200 SCS에 세팅하여, 드레인 전압(Vds)=10V 및 게이트 전압(Vgs)=-20 내지 20V의 조건으로 전달 특성을 평가했다. 결과를 표 7에 나타낸다.The obtained TFT element A1 was set in Casery-4200 SCS, and transfer characteristics were evaluated under the conditions of drain voltage (Vds) = 10V and gate voltage (Vgs) = -20 to 20V. The results are shown in Table 7.

실시예 47 내지 51Examples 47 to 51

표 8에 나타내는 타겟 조성을 갖는 타겟을 이용하여, 표 8에 나타내는 분압비의 Ar 가스 및 H2O 가스를 도입하고, 표 8에 나타내는 조건으로 비정질막의 성막 및 어닐링 처리를 행한 것 이외는 실시예 40 내지 46과 같이 하여 산화물 반도체를 제조하고, 실시예 40 내지 46과 같이 하여 홀 효과 측정용 소자(B1)를 제조하여 캐리어 농도를 평가하고, 또한 TFT 소자(A1)를 제조하여 전달 특성을 평가했다. 결과를 표 8에 나타낸다.By using a target having the target composition shown in Table 8, other than introducing the Ar gas and the H 2 O gas of partial pressure ratio shown in Table 8, and it was subjected to an amorphous film formation and annealing under the conditions shown in Table 8. Example 40 An oxide semiconductor was produced in the same manner as in the Examples 46 to 46, and the carrier concentration was evaluated in the same manner as in Examples 40 to 46 to evaluate the carrier concentration, and the TFT element A1 was fabricated to evaluate the transfer characteristics. . The results are shown in Table 8.

Figure pct00007
Figure pct00007

본 발명의 산화물 반도체의 제조 방법에 의해 얻어지는 산화물 반도체는, 박막 트랜지스터 등의 전계 효과형 트랜지스터의 반도체 박막으로서 널리 이용할 수 있다.The oxide semiconductor obtained by the manufacturing method of the oxide semiconductor of this invention can be used widely as a semiconductor thin film of field effect transistors, such as a thin film transistor.

상기에 본 발명의 실시 형태 및/또는 실시예를 몇 가지 상세하게 설명했지만, 당업자는, 본 발명의 신규한 교시 및 효과로부터 실질적으로 벗어나지 않고, 이들 예시인 실시 형태 및/또는 실시예에 많은 변경을 가하는 것이 용이하다. 따라서, 이들의 많은 변경은 본 발명의 범위에 포함된다.While the embodiments and / or examples of the present invention have been described in detail above, those skilled in the art have made many changes to these exemplary embodiments and / or examples without departing substantially from the novel teachings and effects of the present invention. It is easy to add. Accordingly, many modifications thereof are within the scope of the present invention.

이 명세서에 기재된 문헌의 내용을 모두 여기에 원용한다.The contents of the document described in this specification are all incorporated herein by reference.

Claims (19)

희가스 원자 및 물 분자를 포함하고, 상기 물 분자의 함유량이 상기 희가스 원자에 대하여 분압비로 0.1 내지 10%인 기체의 분위기 하에서, 금속 산화물로 이루어지는 타겟을 스퍼터링하여, 기판 상에 박막을 성막하는 성막 방법.A film forming method comprising sputtering a target made of a metal oxide in a gas atmosphere containing a rare gas atom and water molecules and having a content of the water molecule in a partial pressure ratio of 0.1 to 10% relative to the rare gas atom to form a thin film on the substrate. . 제 1 항에 있어서,
상기 기체의 압력이 0.1 내지 5.0Pa인 성막 방법.
The method of claim 1,
A film forming method wherein the pressure of the gas is 0.1 to 5.0 Pa.
제 1 항 또는 제 2 항에 있어서,
상기 스퍼터링이 직류 스퍼터인 성막 방법.
3. The method according to claim 1 or 2,
The film forming method, wherein the sputtering is a direct current sputter.
제 1 항 또는 제 2 항에 있어서,
상기 스퍼터링이 교류 스퍼터인 성막 방법.
3. The method according to claim 1 or 2,
The film formation method, wherein the sputtering is alternating current sputtering.
제 3 항에 있어서,
직류 파워 밀도가 1 내지 5W/cm2인 성막 방법.
The method of claim 3, wherein
A film forming method having a DC power density of 1 to 5 W / cm 2 .
제 4 항에 있어서,
진공 챔버 내에 소정의 간격을 두고 병설된 3장 이상의 타겟에 대향하는 위치에, 기판을 순차적으로 반송하고,
상기 각 타겟에 교류 전원으로부터 음전위 및 양전위를 교대로 인가하여 상기 타겟 상에 플라즈마를 발생시켜 상기 기판 표면 상에 박막을 성막하는 성막 방법으로서,
상기 성막은, 상기 교류 전원으로부터의 출력의 적어도 하나를, 분기시켜 접속한 2장 이상의 타겟 사이에서 전위를 인가하는 타겟의 전환을 행하면서 행하는 성막 방법.
The method of claim 4, wherein
The substrates are sequentially conveyed to positions facing the three or more targets arranged in the vacuum chamber at predetermined intervals,
A film forming method for forming a thin film on the surface of the substrate by generating a plasma on the target by applying a negative potential and a positive potential alternately from the AC power source to each target,
The film forming method is performed while switching at least one of the outputs from the AC power source while switching a target for applying a potential between two or more targets connected by branching.
제 4 항 또는 제 6 항에 있어서,
교류 파워 밀도가 5 내지 20W/cm2인 성막 방법.
The method according to claim 4 or 6,
A film forming method having an alternating current power density of 5 to 20 W / cm 2 .
제 4 항, 제 6 항 및 제 7 항 중 어느 한 항에 있어서,
상기 교류 전원의 주파수가 10kHz 내지 1MHz인 성막 방법.
The method according to any one of claims 4, 6 and 7,
The film forming method, wherein the frequency of the AC power supply is 10 kHz to 1 MHz.
제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
기판의 성막면에 대하여 수직 방향의 성막 속도가 1 내지 100nm/min인 성막 방법.
The method according to any one of claims 1 to 8,
A film forming method in which the film forming speed in the direction perpendicular to the film forming surface of the substrate is 1 to 100 nm / min.
제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 타겟과 기판 사이의 거리가, 기판의 성막면에 대하여 수직 방향으로 1 내지 15cm인 성막 방법.
10. The method according to any one of claims 1 to 9,
And the distance between the target and the substrate is 1 to 15 cm in a direction perpendicular to the deposition surface of the substrate.
제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
상기 분위기의 자장 강도가 300 내지 1000가우스인 성막 방법.
11. The method according to any one of claims 1 to 10,
The film-forming method whose magnetic field intensity of the said atmosphere is 300-1000 gauss.
제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
상기 금속 산화물이 갈륨 원소(Ga), 아연 원소(Zn) 및 주석 원소(Sn)로 이루어지는 군으로부터 선택되는 1 이상의 원소, 및 인듐 원소(In)를 함유하고,
타겟 중의 인듐 원소의 함유량이 하기 원자비를 만족시키는 성막 방법.
0.2 ≤ [In]/전체 금속 원자 ≤ 0.8
(상기 수학식 중, [In]은 타겟 중의 인듐 원소의 원자수이다.
전체 금속 원자란, 타겟에 포함되는 모든 금속 원자의 원자수이다.)
12. The method according to any one of claims 1 to 11,
The metal oxide contains at least one element selected from the group consisting of gallium element (Ga), zinc element (Zn) and tin element (Sn), and indium element (In),
The film-forming method in which content of the indium element in a target satisfy | fills the following atomic ratio.
0.2 ≤ [In] / total metal atoms ≤ 0.8
(In the above formula, [In] is the number of atoms of the indium element in the target.
The total metal atom is the number of atoms of all metal atoms included in the target.)
제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
상기 금속 산화물이 인듐 원소(In), 갈륨 원소(Ga) 및 아연 원소(Zn)를 함유하고,
타겟 중의 인듐 원소, 갈륨 원소 및 아연 원소의 함유량이 하기 원자비를 만족시키는 성막 방법.
0 < [In]/[Ga] < 0.5
0.2 < [In]/([In]+[Ga]+[Zn]) < 0.9
(상기 수학식 중, [In]은 타겟 중의 인듐 원소의 원자수이고, [Ga]은 타겟 중의 갈륨 원소의 원자수이며, [Zn]은 타겟 중의 아연 원소의 원자수이다.)
12. The method according to any one of claims 1 to 11,
The metal oxide contains indium element (In), gallium element (Ga) and zinc element (Zn),
The film-forming method in which content of an indium element, a gallium element, and a zinc element in a target satisfy | fills the following atomic ratio.
0 <[In] / [Ga] <0.5
0.2 <[In] / ([In] + [Ga] + [Zn]) <0.9
(In the above formula, [In] is the number of atoms of the indium element in the target, [Ga] is the number of atoms of the gallium element in the target, and [Zn] is the number of atoms of the zinc element in the target.)
제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
상기 금속 산화물이 인듐 원소(In), 주석 원소(Sn) 및 아연 원소(Zn)를 함유하고,
타겟 중의 인듐 원소, 주석 원소 및 아연 원소의 함유량이 하기 원자비를 만족시키는 성막 방법.
0.2 < [In]/([In]+[Sn]+[Zn]) < 0.9
0 < [Sn]/([In]+[Sn]+[Zn]) < 0.5
(상기 수학식 중, [In]은 타겟 중의 인듐 원소의 원자수이고, [Sn]은 타겟 중의 주석 원소의 원자수이며, [Zn]은 타겟 중의 아연 원소의 원자수이다.)
12. The method according to any one of claims 1 to 11,
The metal oxide contains indium element (In), tin element (Sn) and zinc element (Zn),
The film-forming method in which content of the indium element, tin element, and zinc element in a target satisfy | fills the following atomic ratio.
0.2 <[In] / ([In] + [Sn] + [Zn]) <0.9
0 <[Sn] / ([In] + [Sn] + [Zn]) <0.5
(In the above formula, [In] is the number of atoms of the indium element in the target, [Sn] is the number of atoms of the tin element in the target, and [Zn] is the number of atoms of the zinc element in the target.)
제 1 항 내지 제 14 항 중 어느 한 항에 기재된 성막 방법에 의해 얻어지는 박막을 150 내지 400℃에서 5 내지 120분간 어닐링 처리하는 산화물 반도체 박막의 제조 방법.The manufacturing method of the oxide semiconductor thin film which carries out the annealing process of the thin film obtained by the film-forming method in any one of Claims 1-14 at 150-400 degreeC for 5 to 120 minutes. 제 15 항에 있어서,
상기 어닐링 처리를, 적어도 산소를 함유하는 분위기 하에서 행하는 산화물 반도체 박막의 제조 방법.
The method of claim 15,
The manufacturing method of the oxide semiconductor thin film which performs the said annealing process in the atmosphere containing at least oxygen.
제 15 항 또는 제 16 항에 기재된 박막의 제조 방법에 의해 얻어지는 산화물 반도체 박막을 구비하여 이루어지는 전계 효과형 박막 트랜지스터 소자.The field effect type thin film transistor element provided with the oxide semiconductor thin film obtained by the manufacturing method of the thin film of Claim 15 or 16. 제 17 항에 있어서,
상기 산화물 반도체 박막이 채널층인 전계 효과형 박막 트랜지스터 소자.
The method of claim 17,
And the oxide semiconductor thin film is a channel layer.
제 17 항 또는 제 18 항에 있어서,
이동도 10cm2/Vs 이상이며, 역치 전압이 -5 내지 5V인 전계 효과형 박막 트랜지스터 소자.
The method according to claim 17 or 18,
A field effect type thin film transistor element having a mobility of 10 cm 2 / Vs or more and a threshold voltage of -5 to 5V.
KR1020127027345A 2010-04-22 2011-04-20 Deposition method KR20130079348A (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010099172 2010-04-22
JPJP-P-2010-099172 2010-04-22
JP2011003354 2011-01-11
JPJP-P-2011-003354 2011-01-11
PCT/JP2011/002321 WO2011132418A1 (en) 2010-04-22 2011-04-20 Deposition method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020177021641A Division KR20170092716A (en) 2010-04-22 2011-04-20 Deposition method

Publications (1)

Publication Number Publication Date
KR20130079348A true KR20130079348A (en) 2013-07-10

Family

ID=44833959

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177021641A KR20170092716A (en) 2010-04-22 2011-04-20 Deposition method
KR1020127027345A KR20130079348A (en) 2010-04-22 2011-04-20 Deposition method

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020177021641A KR20170092716A (en) 2010-04-22 2011-04-20 Deposition method

Country Status (5)

Country Link
JP (1) JPWO2011132418A1 (en)
KR (2) KR20170092716A (en)
CN (1) CN102859670B (en)
TW (1) TWI525205B (en)
WO (1) WO2011132418A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388520B2 (en) 2013-12-27 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6078288B2 (en) * 2012-06-13 2017-02-08 出光興産株式会社 Sputtering target, semiconductor thin film, and thin film transistor using the same
JP5965338B2 (en) * 2012-07-17 2016-08-03 出光興産株式会社 Sputtering target, oxide semiconductor thin film, and manufacturing method thereof
JP6052967B2 (en) * 2012-08-31 2016-12-27 出光興産株式会社 Sputtering target
JP6006055B2 (en) * 2012-09-07 2016-10-12 出光興産株式会社 Sputtering target
JP6284710B2 (en) * 2012-10-18 2018-02-28 出光興産株式会社 Sputtering target, oxide semiconductor thin film, and manufacturing method thereof
JP5947697B2 (en) * 2012-10-19 2016-07-06 出光興産株式会社 Sputtering target
TWI591197B (en) * 2012-11-08 2017-07-11 Idemitsu Kosan Co Sputtering target
JP6059513B2 (en) * 2012-11-14 2017-01-11 出光興産株式会社 Sputtering target, oxide semiconductor thin film, and manufacturing method thereof
TW201422835A (en) * 2012-12-03 2014-06-16 Solar Applied Mat Tech Corp Sputtering target and conductive metal oxide film
JP2014114498A (en) * 2012-12-12 2014-06-26 Ulvac Japan Ltd Sputtering apparatus
JP6141332B2 (en) * 2013-01-15 2017-06-07 出光興産株式会社 Sputtering target, oxide semiconductor thin film, and manufacturing method thereof
JP2014218706A (en) * 2013-05-09 2014-11-20 出光興産株式会社 Sputtering target, oxide semiconductor thin film, and manufacturing method of them
JP2015018959A (en) * 2013-07-11 2015-01-29 出光興産株式会社 Oxide semiconductor and method of manufacturing oxide semiconductor film
CN103943683B (en) * 2013-12-06 2017-12-26 山东大学(威海) A kind of indium tin zinc oxide homogeneity thin film transistor (TFT) and preparation method thereof
KR20180121520A (en) * 2016-02-29 2018-11-07 스미토모 긴조쿠 고잔 가부시키가이샤 Oxide semiconductor thin film, method of manufacturing oxide semiconductor thin film, and thin film transistor using the same
CN107492478B (en) * 2016-06-12 2019-07-19 北京北方华创微电子装备有限公司 The film build method of semiconductor equipment and the aluminium nitride film build method of semiconductor equipment
US10643843B2 (en) 2016-06-12 2020-05-05 Beijing Naura Microelectronics Equipment Co., Ltd. Film forming method and aluminum nitride film forming method for semiconductor apparatus
WO2021228359A1 (en) * 2020-05-11 2021-11-18 Applied Materials, Inc. Method of depositing layers of a thin-film transistor on a substrate and sputter deposition apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335046A (en) * 1994-06-14 1995-12-22 Idemitsu Kosan Co Ltd Manufacture of conductive transparent substrate
CA2708337A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP2010103451A (en) * 2007-11-26 2010-05-06 Fujifilm Corp Thin film field-effect type transistor and field light-emitting device using it
CN101897031B (en) * 2007-12-13 2013-04-17 出光兴产株式会社 Field-effect transistor using oxide semiconductor and method for manufacturing same
JP5345952B2 (en) * 2007-12-27 2013-11-20 Jx日鉱日石金属株式会社 Method for producing a-IGZO oxide thin film
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388520B2 (en) 2013-12-27 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor

Also Published As

Publication number Publication date
TW201142054A (en) 2011-12-01
TWI525205B (en) 2016-03-11
WO2011132418A1 (en) 2011-10-27
JPWO2011132418A1 (en) 2013-07-18
CN102859670A (en) 2013-01-02
KR20170092716A (en) 2017-08-11
CN102859670B (en) 2015-09-02

Similar Documents

Publication Publication Date Title
KR20130079348A (en) Deposition method
KR101263538B1 (en) Semiconductor thin film method for producing same and thin film transistor
JP5395994B2 (en) Semiconductor thin film, manufacturing method thereof, and thin film transistor
CN103765596B (en) Thin film transistor
JP5977569B2 (en) THIN FILM TRANSISTOR STRUCTURE, AND THIN FILM TRANSISTOR AND DISPLAY DEVICE HAVING THE STRUCTURE
KR101035357B1 (en) Thin film transistor, method of manufacturing the thin film transistor and organic electroluminiscent device having the thin film transistor
JP2010040552A (en) Thin film transistor and manufacturing method thereof
KR20080069607A (en) Semiconductor thin film, method for producing same, thin film transistor and active-matrix-driven display panel
KR20110098993A (en) Method for manufacturing semiconductor device
JP2009231664A (en) Field-effect transistor, and manufacturing method thereof
CN103346089B (en) A kind of autoregistration bilayer channel metal-oxide thin film transistor (TFT) and preparation method thereof
KR20130139915A (en) Semiconductor thin film, thin film transistor and production method therefor
US20170170029A1 (en) Thin film transistor
TWI767186B (en) Oxide semiconductor thin films, thin film transistors and sputtering targets
JP5702447B2 (en) Semiconductor thin film, manufacturing method thereof, and thin film transistor
WO2016035503A1 (en) Thin film transistor
TW202043511A (en) Oxide semiconductor thin film, thin film transistor and sputtering target having a relatively low manufacturing cost and high carrier mobility and light stress resistance upon forming a thin film transistor
JP2010073880A (en) Thin-film field effect transistor and method for manufacturing the same
JP2014222690A (en) Semiconductor device
JP2014055324A (en) Method for producing oxide semiconductor film
JP2014082424A (en) Semiconductor device manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
J201 Request for trial against refusal decision
J121 Written withdrawal of request for trial