[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20130034778A - 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성 방법 - Google Patents

유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성 방법 Download PDF

Info

Publication number
KR20130034778A
KR20130034778A KR1020110098838A KR20110098838A KR20130034778A KR 20130034778 A KR20130034778 A KR 20130034778A KR 1020110098838 A KR1020110098838 A KR 1020110098838A KR 20110098838 A KR20110098838 A KR 20110098838A KR 20130034778 A KR20130034778 A KR 20130034778A
Authority
KR
South Korea
Prior art keywords
pattern
self
block copolymer
forming
guide pattern
Prior art date
Application number
KR1020110098838A
Other languages
English (en)
Inventor
이정열
장유진
이재우
김재현
Original Assignee
주식회사 동진쎄미켐
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동진쎄미켐 filed Critical 주식회사 동진쎄미켐
Priority to KR1020110098838A priority Critical patent/KR20130034778A/ko
Priority to PCT/KR2012/007837 priority patent/WO2013048155A2/ko
Priority to CN201280047901.5A priority patent/CN103843112A/zh
Priority to US14/346,080 priority patent/US20140287587A1/en
Priority to TW101135535A priority patent/TW201324615A/zh
Publication of KR20130034778A publication Critical patent/KR20130034778A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)

Abstract

가이드 패턴의 벌크 노광 및 경화 과정 없이, 패턴 선폭의 사이즈가 20nm 이하인 패턴을 형성할 수 있는, 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성 방법이 개시된다. 상기 반도체 소자의 미세패턴 형성 방법은 (a) 유기반사방지막이 형성된 기판 위에 포토레지스트막을 형성하는 단계; (b) 상기 포토레지스트막을 노광하고, 네가티브 톤 현상액으로 현상하여 가이드 패턴을 형성하는 단계; (c) 상기 가이드 패턴이 형성된 기판 위에 자가정렬 유도층을 형성하는 단계; (d) 현상액을 이용하여 상기 가이드 패턴을 제거하여, 가이드 패턴이 제거된 자가정렬 유도층을 형성하는 단계; (e) 상기 가이드 패턴이 제거된 자가정렬 유도층이 코팅된 기판 위에 DSA(directed self assembly) 물질인 블록 공중합체를 코팅하고, 상기 블록 공중합체의 유리전이온도 이상의 온도로 가열하여 자가정렬된 패턴을 형성하는 단계; 및 (f) 형성된 자가정렬된 패턴 중, 식각에 대한 저항성이 작은(또는 식각속도가 빠른) 부분을 산소(O2) 플라즈마를 이용하여 선택적으로 식각함으로써 미세패턴을 형성하는 단계를 포함한다.

Description

유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성 방법{Method of forming fine pattern of semiconductor device using directed self assembly process}
본 발명은 반도체 소자의 미세패턴 형성 방법에 관한 것으로서, 더욱 상세하게는, 가이드 패턴의 벌크 노광 및 경화 과정 없이, 패턴 선폭의 사이즈가 20nm급인 패턴을 형성할 수 있는, 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성 방법에 관한 것이다.
반도체 디바이스의 소형화 및 집적화에 수반하여, 미세패턴의 구현이 요구되고 있으며, 이러한 미세패턴의 형성을 위한 방법으로는 노광 장비의 개발 또는 추가적인 공정의 도입을 통한 포토레지스트 패턴의 미세화가 효과적이다. 그러나, 노광 장비의 개발에는 많은 투자비용이 발생하며, 기존 장비의 활용도가 낮아지므로, 추가적인 신규 공정 개발에 대한 연구가 활발히 이루어지고 있다.
이러한 추가적인 공정 중, 블록 공중합체(block copolymer: BCP)의 자가정렬을 이용한 유도된 자가정렬(directed self assembly: DSA) 공정은, 광학적인 패턴 형성 방법의 한계로 여겨지는 패턴 선폭의 사이즈가 20nm급인 패턴을 구현할 수 있을 것으로 기대되고 있다.
상기 DSA 공정을 이용한 반도체 소자의 미세패턴 형성 방법은, 가이드 패턴을 형성할 수 있는 포토레지스트 조성물(예를 들면, ArF, KrF, I-선(line), EUV, E-beam 등을 노광원으로 사용하는 포토레지스트 조성물)의 종류에 따라 달라질 수 있으나, 예를 들면, (i) 자가정렬 유도층(neutral layer) 위에 가이드 패턴을 형성하고, 가이드 패턴과 가이드 패턴 사이의 스페이스(space)에 BCP 코팅막을 형성하고, 이를 BCP의 글라스전이온도(Tg) 이상의 온도로 가열하여 자가배열하도록 함으로써 미세패턴을 형성하거나, (ii) 가이드 패턴을 형성 및 경화하고, 그 위에 자가정렬 유도층을 형성한 뒤, 현상액으로 가이드 패턴을 제거하고, 가이드 패턴이 제거된 기판(자가정렬 유도층 등) 위에, BCP 코팅막을 형성하고, 이를 BCP의 유리전이온도(Tg) 이상의 온도로 가열하여 자가배열하도록 함으로써 미세패턴을 형성할 수 있다. 특히, 가이드 패턴을 형성하기 위한 포토레지스트 조성물로서, ArF 포토레지스트 조성물 등을 사용하고, 상기 (ii) 방법을 사용하면, 효과적으로 패턴 선폭의 사이즈가 20nm급인 반도체 패턴을 구현할 수 있다.
도 1은 통상의 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성방법(상기 (ii) 방법)을 도시한 단면도이다. 도 1에 도시된 바와 같이, 통상의 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성방법은 (A) 유기반사방지막(12) 등이 형성된 기판(10) 위에 포토레지스트 조성물을 도포하여, 포토레지스트막(14)을 형성하는 단계, (B) 상기 포토레지스트막(14)을 노광 및 현상하여 가이드 패턴(포토레지스트 패턴, 16)을 형성하는 단계, (C) 형성된 가이드 패턴(16)을 노광 마스크 없이 벌크 노광한 후 이를 200 내지 220℃의 온도에서 가열하여 경화(hardening)된 패턴(16a)을 얻는 단계, (D) 경화된 패턴(16a)의 상부에 자가정렬 유도층(뉴트럴 레이어(neutral layer), 18)를 코팅하는 단계, (E) TMAH 현상액을 이용하여 경화된 패턴(16a)을 제거하여, 가이드 패턴이 제거된 자가정렬 유도층(18a)를 형성하는 단계, (F) 가이드 패턴이 제거된 자가정렬 유도층(18a)이 코팅된 기판(10) 위에 DSA 물질(material)인 블록공중합체(BCP)를 코팅하고, 상기 BCP의 유리전이온도(Tg) 이상의 온도(예를 들면, 200 내지 300℃)에서 가열하여 자가정렬된 패턴(20a, 20b)을 형성하는 단계, 및 (G) 형성된 자가정렬된 패턴(20a, 20b) 중, 식각에 대한 저항성이 작은(또는 식각속도가 빠른) 부분(20b)을 산소(O2) 플라즈마를 이용하여 선택적으로 식각(etch)함으로써 미세패턴을 형성하는 단계를 포함한다. 상기 미세패턴 형성 방법은, 자가정렬 유도층(18) 형성 시, 통상의 포토레지스트 패턴(16), 즉, 포지티브 톤 현상액으로 현상된 포토레지스트 패턴이 유기용매에 녹는 것을 방지하기 위하여, 포토레지스트 패턴(16)을 벌크 노광하고 가열하여 경화시키는 경화 단계((C) 단계)를 포함하여야 하므로, 전체 공정이 복잡하고, 경화된 패턴(16a)은 쉽게 제거되지 않아 갭 형성 시 불량이 발생할 우려가 있다.
따라서, 본 발명의 목적은, 가이드 패턴의 경화 과정이 필요 없는 네가티브 톤 현상액으로 현상된 가이드 패턴을 사용함으로써, 전체 공정이 단순하고 가이드 패턴의 제거가 용이한 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 (a) 유기반사방지막이 형성된 기판 위에 포토레지스트막을 형성하는 단계; (b) 상기 포토레지스트막을 노광하고, 네가티브 톤 현상액으로 현상하여 가이드 패턴을 형성하는 단계; (c) 상기 가이드 패턴이 형성된 기판 위에 자가정렬 유도층을 형성하는 단계; (d) 현상액을 이용하여 상기 가이드 패턴을 제거하여, 가이드 패턴이 제거된 자가정렬 유도층을 형성하는 단계; (e) 상기 가이드 패턴이 제거된 자가정렬 유도층이 코팅된 기판 위에 DSA(directed self assembly) 물질인 블록 공중합체를 코팅하고, 상기 블록 공중합체의 유리전이온도 이상의 온도로 가열하여 자가정렬된 패턴을 형성하는 단계; 및 (f) 형성된 자가정렬된 패턴 중, 식각에 대한 저항성이 작은(또는 식각속도가 빠른) 부분을 산소(O2) 플라즈마를 이용하여 선택적으로 식각함으로써 미세패턴을 형성하는 단계를 포함하는 반도체 소자의 미세패턴 형성 방법을 제공한다.
본 발명에 따른 반도체 소자의 미세패턴 형성 방법은, 네가티브 톤 현상액으로 현상된 가이드 패턴을 사용하는 유도된 자가정렬(directed self assembly: DSA) 공정을 통하여 패턴 선폭의 사이즈가 20nm급인 미세패턴 형성하는 방법으로서, 통상의 포지티브 톤 현상액으로 현상된 포토레지스트 패턴을 가이드 패턴으로 사용 시 필요한 패턴 경화 과정을 생략할 수 있어, 반도체 생산 효율을 증가시킬 수 있고, 가이드 패턴을 제거하는 리프트 오프(lift-off) 공정 시, 용이하게 가이드 패턴을 제거할 수 있어, 효과적으로 패턴 선폭의 사이즈가 20nm급인 반도체 패턴을 구현할 수 있다.
도 1은 통상의 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성방법을 도시한 단면도.
도 2는 본 발명의 일 실시예에 따른 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성방법을 도시한 단면도.
이하, 첨부된 도면을 참조하여, 본 발명을 상세히 설명하면 다음과 같다.
도 2는 본 발명의 일 실시예에 따른 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성방법을 도시한 단면도이다. 도 2에 도시된 바와 같이, 본 발명의 반도체 소자의 미세패턴 형성 방법은 (a) 유기반사방지막(32)이 형성된 기판(30) 위에 포토레지스트막(34)을 형성하는 단계, (b) 상기 포토레지스트막(34)을 노광하고, 네가티브 톤 현상액으로 현상하여 가이드 패턴(36)을 형성하는 단계, (c) 상기 가이드 패턴(36)이 형성된 기판(30) 위에 자가정렬 유도층(뉴트럴 레이어(neutral layer), 38)을 형성하는 단계, (d) 현상액을 이용하여 상기 가이드 패턴(36)을 제거하여, 가이드 패턴(36)이 제거된 자가정렬 유도층(38a)을 형성하는 단계, (e) 상기 가이드 패턴(36)이 제거된 자가정렬 유도층(38a)이 코팅된 기판 위에 DSA(directed self assembly) 물질인 블록 공중합체(block copolymer: BCP)를 코팅하고, 상기 블록 공중합체의 유리전이온도 이상의 온도로 가열하여 자가정렬된 패턴(40a, 40b)을 형성하는 단계, 및 (f) 형성된 자가정렬된 패턴(40a, 40b) 중, 식각에 대한 저항성이 작은(또는 식각속도가 빠른) 부분(40b)을 산소(O2) 플라즈마를 이용하여 선택적으로 식각(etch)함으로써 미세패턴(40a)을 형성하는 단계를 포함한다.
상기 (a) 단계는 통상의 포토리소그라피(photolithography) 공정과 동일하게 수행할 수 있으며, 상기 유기반사방지막(32)이 형성된 기판(30)에는 필요에 따라, 상기 유기반사방지막(32) 하부에 하드마스크막 등의 하층막이 더욱 형성될 수 있다. 또한, 상기 포토레지스트막(34)은 통상의 포토레지스트 조성물, 바람직하게는 실리콘을 함유한 ArF 포토레지스트 조성물을 사용하여 형성될 수 있다.
본 발명에 사용되는 가이드 패턴(네가티브 톤 포토레지스트 패턴, 36)은 상기 포토레지스트막(34)을 소정의 노광 마스크 및 통상의 노광 장치, 바람직하게는 ArF 노광원을 사용하는 노광 장치를 사용하여, 상기 포토레지스트막(34)을 노광한 후, n-부틸 아세테이트, 노말헥산올, 4-메틸-2펜탄올, 이들의 혼합물 등의 통상의 네가티브 톤 현상액으로 현상하여 형성하는 것이다. 상기 가이드 패턴(36)은 상기 포토레지스트막(34)의 비노광 부위가 네가티브 톤 현상액에 녹고 노광 부위(36)는 네가티브 톤 현상액에 녹지 않는 성질을 이용한 것으로서, 일정 피치(pitch)의 스트라이프(stripe) 형상으로 배치될 수 있으며, 예를 들면, 상기 가이드 패턴(36)은 선폭의 2 내지 8배수 간격을 두고 배치될 수 있다. 또한, 상기 가이드 패턴(36)은 노광 공정에서 정의할 수 있는 최소 선폭으로 형성될 수 있으며, 포토레지스트 트리밍(trimming) 공정을 이용하여 선폭을 노광 공정의 한계 선폭 이하로 더욱 축소할 수도 있다. 예를 들면, 상기 가이드 패턴(36)은 50㎚ 선폭으로 패터닝(patterning)된 후, 트리밍 공정에 의해 30㎚로 선폭이 축소될 수 있다.
본 발명에 사용되는 자가정렬 유도층(뉴트럴 레이어(neutral layer), 38)은 스타이렌(styrene)과 메틸메타크릴레이트(methylmethacrylate: MMA)의 랜덤 공중합체(PS-co-PMMA), 및 톨루엔, 자일렌, 프로필렌글리콜모노메틸에테르아세테이트(propyleneglycol monomethylether acetate: PGMEA), 프로필렌글리콜모노메틸에테르(propyleneglycol monomethyl ether: PGME), 사이클로헥산온(cyclohexanone), 에틸락테이트(ethyl lactate), 이들의 혼합물 등의 유기용매를 포함하는 통상의 자가정렬 유도층 형성용 조성물을 상기 가이드 패턴(36)이 형성된 기판(30) 위에 스핀코팅 등의 방법으로 도포하고, 질소 분위기 하에서 가열(예를 들면, 100 내지 280℃)하여 형성할 수 있다. 이때, 가열 후, 상기 유기용매를 이용하여 웨이퍼 표면(유기반사방지막(32), 가이드 패턴(36) 등)과 반응하지 않은 자가정렬 유도층 형성용 조성물(미반응 랜덤 공중합체)을 제거(세척)할 수도 있다. 형성된 자가정렬 유도층(38)의 두께는 예를 들면, 수 내지 수십 nm일 수 있으며, 구체적으로는 1 내지 10nm이다. 여기서, 상기 가이드 패턴(36)은 상기 포토레지스트막(34)의 노광 부위로서, 상기 유기용매에 녹지 않기 때문에, 포토레지스트 톤 현상액에 의해 형성되는 가이드 패턴(포토레지스트 패턴)과는 달리, 가이드 패턴의 벌크 노광 및 경화 공정을 생략할 수 있다. 상기 자가정렬 유도층(38)은 유도된 자가정렬(DSA) 공정에서 블록 공중합체(BCP)가 형성하는 스트라이프(라멜라(lamellar)) 구조의 배향 방향을 결정하는 것이다. 예를 들면, 자가정렬 유도층(38)를 사용하지 않고 블록 공중합체(BCP)를 코팅한 후 가열할 경우, 상기 기판(30)에 대하여 수평 방향인 스트라이프(라멜라) 형상으로 정렬되고, 이후 공정을 진행하여도 패턴을 형성할 수 없으나, 자가정렬 유도층(38)를 사용할 경우, 상기 기판(30)에 대하여 수직 방향의 스트라이프(라멜라) 형상으로 정렬되므로, 이후 산소(O2) 플라즈마를 이용한 식각 공정(드라이 에칭 공정, 상기 (f) 단계)을 진행하여 에칭 저항성이 작은 부분을 제거하거나 산소가 포함된 부분을 플라즈마로 제거하여 궁극적으로 얻고자 하는 반도체 패턴을 얻을 수 있다.
상기 자가정렬 유도층 형성용 조성물에서, 상기 랜덤 공중합체(PS-co-PMMA)의 함량은 예를 들면, 0.5 내지 20중량%, 바람직하게는 0.8 내지 10중량%, 더욱 바람직하게는 1 내지 5중량%이고, 나머지는 유기용매이다. 상기 랜덤 공중합체(PS-co-PMMA)의 함량이 0.5중량% 미만이면, 자가정렬 유도층이 형성되질 못할 우려가 있고, 20중량%를 초과하면, 자가정렬 유도층 형성용 조성물의 점도가 과도하게 증가하여 코팅 시 목표로 하는 두께보다 두꺼운 필름(자가정렬 유도층)을 형성하게 될 우려가 있다. 또한, 상기 랜덤 공중합체(PS-co-PMMA)의 중량평균분자량은 예를 들면, 5,000 내지 100,000, 바람직하게는 10,000 내지 20,000이다. 상기 랜덤 공중합체(PS-co-PMMA)의 분자량이 5,000 미만이면, 코팅 시 고분자의 막질이 불량해질 우려가 있고, 분자량이 100,000을 초과하면, 자가정렬 유도층 형성용 조성물의 점도가 과도하게 증가하여 코팅 시 목표로 하는 두께보다 두꺼운 필름(자가정렬 유도층)을 형성하게 될 우려가 있다.
상기 (d) 단계의 현상액으로는 테트라메틸 암모늄 하이드록사이드 (tetramethyl ammonium hydroxide, TMAH) 수용액, 테트라부틸 암모늄 하이드록사이드(tetrabuthyl ammonium hydroxide, TBAH) 수용액, 소듐 바이카보네이트(sodium bicarbonate) 수용액 등의 통상의 포지티브 톤 현상액을 사용할 수 있다. 상기 현상액으로 포토레지스트막(34)의 노광 부위인 가이드 패턴(36)을 현상(제거)하여, 가이드 패턴(36)이 제거된 자가정렬 유도층(38a)을 형성할 수 있다. 상기 가이드 패턴(36)이 제거된 자가정렬 유도층(38a)에서, 가이드 패턴(36)이 제거된 곳은 유기반사방지막(32)이 표면에 노출되게 된다. 상기 유기반사방지막(32)은 극성을 가지고 있으므로, DSA 물질인 블록 공중합체(BCP)를 도포하고 가열 시, 상기 유기반사방지막(32)이 노출된 부분에 블록 공중합체(BCP)의 극성 부분이 먼저 위치(정렬)하며, 이후 나머지 부분(자가정렬 유도층(38)이 남아있는 부분)에 블록 공중합체의 비극성 부분 및 극성 부분이 교차(비극성-극성-비극성)하여 정렬된다. 즉, 상기 가이드 패턴(36)이 제거된 자가정렬 유도층(38a)은 물성(극성)이 다른 자가정렬 유도층(38)이 코팅된 부분과 유기반사방지막(32)이 노출된 부분을 포함함으로써 가이드 패턴의 효과를 나타낼 수 있으며, 결과적으로 반도체 중 단위 면적당 선(패턴)의 수를 증가시킬 수 있어 집적도를 올릴 수 있다.
본 발명에 사용되는 블록 공중합체(block copolymer: BCP)로는 스타이렌(styrene)과 메틸메타크릴레이트(methylmethacrylate: MMA)의 블록 공중합체(PS-b-PMMA), 스타이렌(styrene)과 4-(테트라-부틸디메틸실릴)옥시 스타이렌(4-(tert-butyldimehtylsilyl)oxy styrene: SSi)의 블록 공중합체(PS-b-PSSi), 스타이렌(styrene)과 디메틸실록세인(dimethylsiloxane)의 블록 공중합체(PS-b-PDMS), 스타이렌(styrene)과 비닐피롤리돈(vinylpyrrolidone)의 블록 공중합체(PS-b-PVP) 등을 사용할 수 있다. 통상적으로 PS-b-PMMA가 주로 사용되지만, 패턴의 높은 종횡비 구현을 위하여, 높은 에칭 선택비를 가지는 화합물인 실리콘을 이용한 PS-b-PSSi 등을 사용할 수 있고, LER(line edge roughness)을 개선시키기 위하여 PS-b-PDMS, PS-b-PVP 등을 사용할 수 있다.
상기 블록 공중합체는 각각의 블록 공중합체의 유리전이온도 이상의 온도로 가열할 경우, 블록 간의 극성의 차이에 따라, 예를 들면, PS는 PS끼리, PMMA는 PMMA끼리 서로 이웃하게 되며, 수직방향의 스트라이프(라멜라) 형상으로 정렬된 구조의 자가정렬된 패턴(40a, 40b)를 형성한다. 상기 가열 온도는 사용되는 블록 공중합체에 따라 달라질 수 있으나, 예를 들면, 200 내지 300℃, 바람직하게는 230 내지 250℃이고, 가열 시간은 예를 들면, 1분 내지 10시간, 바람직하게는 1 내지 60분이고, 더욱 바람직하게는 1 내지 10분이다. 상기 가열 온도가 너무 낮으면, 자가정렬된 패턴이 형성되지 않을 우려가 있고, 상기 가열 온도가 너무 높으면, 블록 공중합체 등이 변성될 우려가 있으며, 가열 시간이 너무 짧으면 자가정렬된 패턴이 형성되지 않을 우려가 있고, 가열 시간이 너무 길면, 공정시간이 길어져 효율적이지 못하다.
상기 블록 공중합체의 중량평균분자량은 3,000 내지 1,000,000, 바람직하게는 30,000 내지 200,000이고, 더욱 바람직하게는 80,000 내지 150,000이다. 또한, 상기 블록 공중합체의 다분산도(polydispersity: PD, 중량평균분자량/수평균분자량) 값은 1에 가까울수록, 패턴의 선폭 결정 및 선폭의 거칠기(line width roughness: LWR)에 대하여 우수한 결과를 나타내며, 예를 들면, 1.0 내지 1.2이다.
상기 자가정렬된 패턴(40a, 40b)의 식각에 대한 저항성이 작은(또는 식각속도가 빠른) 부분(40b)(예를 들어, PS-b-PMMA일 경우, PMMA 부분)을 산소(O2) 플라즈마를 이용하여 선택적으로 식각(etch)하면, 20nm급의 선폭을 갖는 라인 앤드 스페이스(또는 스트라이프) 미세패턴(40a)을 형성할 수 있다.
이하, 구체적인 실시예를 통하여 본 발명을 더욱 상세히 설명한다. 하기 실시예는 본 발명을 예시하기 위한 것으로서, 본 발명이 하기 실시예에 의해 한정되는 것은 아니다.
[실시예 1 및 비교예 1] 반도체 소자의 미세패턴 형성 및 평가
실리콘 웨이퍼 위에 33nm의 두께로 ArF 유기반사방지막 조성물(제품명: DARC-A125, 제조사: ㈜동진쎄미켐)을 코팅하고, 240℃에서 60초 동안 가열한 후, 포토레지스트 조성물(제품명: DHA-7079(ArF 포토레지스트), 제조사: ㈜동진쎄미켐)을 코팅하고 105℃에서 60초 동안 가열(소프트 베이크(soft bake))하여 120nm의 선폭을 갖는 포토레지스트 막을 형성하였다. 다음으로, 상기 포토레지스트막이 형성된 웨이퍼를 개구수가 0.85인 ArF 노광기(장치명: ASML 1200, 제조사: ASML)를 이용하여 노광한 후, 95℃에서 60초 동안 가열하여 노광 중 발생된 산을 증폭시켰으며, 네거티브 톤 현상액(n-부틸 아세테이트)에 60초 동안 침지시켜 현상함으로써, 선폭의 크기가 70nm인 라인 앤드 스페이스(Line and space) 패턴(가이드 패턴)을 형성하였다. 비교예 1의 경우, 상기 포토레지스트막을 노광한 후, 포지티브 톤 현상액(테트라메틸 암모늄 하이드록사이드(tetramethyl ammonium hydroxide, TMAH) 수용액)을 사용하여 가이드 패턴을 형성하고, 형성된 가이드 패턴이 자가정렬 유도층 형성 시 패턴이 톨루엔 등의 유기용매에 녹지 않도록, 상기 ArF 노광기를 이용하여 벌크 노광(bulk exposure)을 하고, 이를 150℃에서 60초 동안 가열한 후, 추가적으로 220℃에서 60초 동안 가열하여 경화된 가이드 패턴을 형성하였다. 상기 가이드 패턴(실시예 1) 또는 경화된 가이드 패턴(비교예 1)이 형성된 웨이퍼 위에 라멜라 구조의 자가정렬을 위한 자가정렬 유도층 형성용 조성물(스타이렌(styrene)과 메틸메타크릴레이트(methylmethacrylate: MMA)의 랜덤 공중합체(PS-co-PMMA) 및 톨루엔)을 도포하고 질소 분위기하에서 200℃에서 가열한 다음, 톨루엔을 이용하여 미반응 자가정렬 유도 물질을 제거함으로써 웨이퍼의 표면에 자가정렬 유도층을 형성하였다. 다음으로, 위의 과정을 수행한 웨이퍼를 현상액(테트라메틸암모늄 하이드록사이드(tetramethyl ammonium hydroxide, TMAH) 수용액)에 60초 동안 침지시켜 현상함으로써 가이드 패턴을 제거하였다. 극성 부분과 중성 부분이 교대로 반복되는, 가이드 패턴이 제거된 자가정렬 유도층이 형성된 기판(웨이퍼) 위에, 블록 공중합체(스타이렌(styrene)과 메틸메타크릴레이트(methyl methacrylate: MMA)의 블록 공중합체(PS-b-PMMA))을 톨루엔에 녹인 코팅액을 도포 및 가열함으로써, 블록 공중합체를 코팅하고, 240℃에서 1시간 동안 가열하여 자가정렬된 패턴을 얻었다. 자가정렬된 패턴이 형성된 웨이퍼를 상온에서 식힌 후, 산소(O2) 플라즈마 공정을 이용하여 블록 공중합체(PS-b-PMMA)의 폴리메틸메타크릴레이트(PMMA) 부분을 건식 에칭하여, 24nm 선폭을 가지는 라인 앤드 스패이스 미세패턴을 형성하였다. 결함 수 측정장치(장치명: negavitec 3100, 제조사: 네가비텍)를 사용하여 형성된 미세패턴 1㎝*1㎝에서 결함(브릿지(bridge) 결함 등)의 개수를 측정하였으며, 그 결과를 하기 표 1에 나타내었다.
패턴 선폭(nm) 결함 개수(ea)
실시예 1 24 260
비교예 1 24 1200
상기 결과로부터, 본 발명에 따른 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성방법은, 기존의 광학적인 방법인 ArF immersion 방법, 극자외선 노광(EUVL) 방법 등과 비교하여, 동등 이상의 해상력을 가지고, 기존의 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성방법(비교예 1)에 비하여, 가이드 패턴의 경화 과정을 개선 또는 생략함으로써, 반도체 생산 효율을 증가시킬 수 있고, 가이드 패턴의 현상 공정에서 가이드 패턴을 효과적으로 제거할 수 있으므로 미세패턴의 결함 개수를 감소시킬 수 있다.

Claims (5)

  1. (a) 유기반사방지막이 형성된 기판 위에 포토레지스트막을 형성하는 단계;
    (b) 상기 포토레지스트막을 노광하고, 네가티브 톤 현상액으로 현상하여 가이드 패턴을 형성하는 단계;
    (c) 상기 가이드 패턴이 형성된 기판 위에 자가정렬 유도층을 형성하는 단계;
    (d) 현상액을 이용하여 상기 가이드 패턴을 제거하여, 가이드 패턴이 제거된 자가정렬 유도층을 형성하는 단계;
    (e) 상기 가이드 패턴이 제거된 자가정렬 유도층이 코팅된 기판 위에 DSA(directed self assembly) 물질인 블록 공중합체를 코팅하고, 상기 블록 공중합체의 유리전이온도 이상의 온도로 가열하여 자가정렬된 패턴을 형성하는 단계; 및
    (f) 형성된 자가정렬된 패턴 중, 식각에 대한 저항성이 작은(또는 식각속도가 빠른) 부분을 산소(O2) 플라즈마를 이용하여 선택적으로 식각함으로써 미세패턴을 형성하는 단계를 포함하는 반도체 소자의 미세패턴 형성 방법.
  2. 제1항에 있어서, 상기 자가정렬 유도층은 스타이렌과 메틸메타크릴레이트의 랜덤 공중합체(PS-co-PMMA) 및 톨루엔, 자일렌, 프로필렌글리콜모노메틸에테르아세테이트, 프로필렌글리콜모노메틸에테르, 사이클로헥산온, 에틸락테이트 및 이들의 혼합물로 이루어진 군으로부터 선택되는 유기용매를 포함하는 자가정렬 유도층 형성용 조성물을 도포 및 가열하여 형성하는 것인, 반도체 소자의 미세패턴 형성 방법.
  3. 제1항에 있어서, 상기 네가티브 톤 현상액은 n-부틸 아세테이트, 노말헥산올, 4-메틸-2펜탄올 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것이고, 상기 현상액으로는 테트라메틸 암모늄 하이드록사이드 수용액, 테트라부틸 암모늄 하이드록사이드 수용액, 소듐 바이카보네이트 수용액 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것인, 반도체 소자의 미세패턴 형성 방법.
  4. 제1항에 있어서, 상기 블록 공중합체는 스타이렌과 메틸메타크릴레이트의 블록 공중합체(PS-b-PMMA), 스타이렌과 4-(테트라-부틸디메틸실릴)옥시 스타이렌의 블록 공중합체(PS-b-PSSi), 스타이렌과 디메틸실록세인의 블록 공중합체(PS-b-PDMS) 및 스타이렌과 비닐피롤리돈의 블록 공중합체(PS-b-PVP)로 이루어진 군으로부터 선택되는 것인, 반도체 소자의 미세패턴 형성 방법.
  5. 제1항에 있어서, 상기 블록 공중합체의 유리전이온도 이상의 온도는 200 내지 300℃인 것인, 반도체 소자의 미세패턴 형성 방법.
KR1020110098838A 2011-09-29 2011-09-29 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성 방법 KR20130034778A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020110098838A KR20130034778A (ko) 2011-09-29 2011-09-29 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성 방법
PCT/KR2012/007837 WO2013048155A2 (ko) 2011-09-29 2012-09-27 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성 방법
CN201280047901.5A CN103843112A (zh) 2011-09-29 2012-09-27 使用定向自组装技术形成半导体器件精细图案的方法
US14/346,080 US20140287587A1 (en) 2011-09-29 2012-09-27 Method for Forming Fine Patterns of Semiconductor Device Using Directed Self-Assembly Process
TW101135535A TW201324615A (zh) 2011-09-29 2012-09-27 使用定向自組裝製程形成半導體元件的精細圖樣的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110098838A KR20130034778A (ko) 2011-09-29 2011-09-29 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20130034778A true KR20130034778A (ko) 2013-04-08

Family

ID=47996633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110098838A KR20130034778A (ko) 2011-09-29 2011-09-29 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성 방법

Country Status (5)

Country Link
US (1) US20140287587A1 (ko)
KR (1) KR20130034778A (ko)
CN (1) CN103843112A (ko)
TW (1) TW201324615A (ko)
WO (1) WO2013048155A2 (ko)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099399B2 (en) 2013-10-10 2015-08-04 Samsung Electronics Co., Ltd. Methods of forming fine patterns for semiconductor devices
KR20150096816A (ko) * 2014-02-17 2015-08-26 삼성전자주식회사 미세 패턴 형성 방법
US9365933B2 (en) 2014-11-19 2016-06-14 Samsung Display Co., Ltd. Method of forming a fine pattern
US9437452B2 (en) 2014-02-27 2016-09-06 Samsung Electronics Co., Ltd. Method of forming a fine pattern by using block copolymers
KR20170029389A (ko) * 2015-09-07 2017-03-15 아이엠이씨 브이제트더블유 트렌치 보조 케모에피탁시(trac) dsa 흐름
US9651867B2 (en) 2012-09-12 2017-05-16 Dongjin Semichem Co., Ltd. Compound and composition for forming lower film of resist pattern, and method for forming lower film using same
US9704722B2 (en) 2014-12-15 2017-07-11 Samsung Electronics Co., Ltd. Method of forming fine pattern and method of manufacturing integrated circuit device using the method
US9753201B2 (en) 2014-11-11 2017-09-05 Samsung Display Co., Ltd. Wire grid polarizer and method of fabricating the same
WO2017171717A1 (en) * 2016-03-28 2017-10-05 Intel Corporation Aligned pitch-quartered patterning for lithography edge placement error advanced rectification
US9952366B2 (en) 2014-09-16 2018-04-24 Samsung Display Co. Ltd. Patterning method and method of manufacturing wire grid polarizer using the same
US10048418B2 (en) 2015-03-10 2018-08-14 Samsung Display Co., Ltd. Polarizer, method of manufacturing the polarizer and display panel having the polarizer
US10490402B2 (en) 2013-09-04 2019-11-26 Tokyo Electron Limited UV-assisted stripping of hardened photoresist to create chemical templates for directed self-assembly

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102156005B1 (ko) 2012-07-10 2020-09-15 가부시키가이샤 니콘 마크 형성 방법 및 디바이스 제조 방법
JP6029522B2 (ja) * 2013-04-16 2016-11-24 東京エレクトロン株式会社 パターンを形成する方法
WO2015006604A1 (en) * 2013-07-11 2015-01-15 Kla-Tencor Corporation Identifying registration errors of dsa lines
US9508562B2 (en) * 2014-06-27 2016-11-29 Globalfoundries Inc. Sidewall image templates for directed self-assembly materials
JP2016058640A (ja) * 2014-09-11 2016-04-21 株式会社東芝 パターン形成方法、フォトマスク、及びナノインプリント用テンプレート
KR102156409B1 (ko) * 2014-09-16 2020-09-15 에스케이하이닉스 주식회사 패턴 형성 방법
KR102317785B1 (ko) 2015-05-12 2021-10-26 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
US9530660B2 (en) * 2015-05-15 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple directed self-assembly patterning process
KR102346515B1 (ko) 2015-05-19 2022-01-04 삼성전자주식회사 패턴 구조물의 형성 방법
CN106252208B (zh) * 2015-06-12 2019-03-08 华邦电子股份有限公司 图案化方法
US9881793B2 (en) 2015-07-23 2018-01-30 International Business Machines Corporation Neutral hard mask and its application to graphoepitaxy-based directed self-assembly (DSA) patterning
US10211051B2 (en) * 2015-11-13 2019-02-19 Canon Kabushiki Kaisha Method of reverse tone patterning
WO2017111822A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Pitch division using directed self-assembly
CN105565260B (zh) * 2016-01-29 2018-06-26 中国科学院微电子研究所 嵌段共聚物自组装制造纳米结构的方法
JP2017157590A (ja) * 2016-02-29 2017-09-07 株式会社東芝 パターン形成方法
JP2017157632A (ja) * 2016-02-29 2017-09-07 東芝メモリ株式会社 半導体装置の製造方法及びパターン形成方法
WO2018044240A1 (en) * 2016-09-05 2018-03-08 Agency For Science, Technology And Research A method of forming nano-patterns on a substrate
KR102412137B1 (ko) * 2016-09-23 2022-06-23 에스케이이노베이션 주식회사 블록 공중합체를 이용한 미세 패턴의 형성 방법
US10249757B2 (en) 2016-12-21 2019-04-02 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US9887135B1 (en) * 2017-04-28 2018-02-06 Globalfoundries Inc. Methods for providing variable feature widths in a self-aligned spacer-mask patterning process
EP3454121A1 (en) 2017-09-06 2019-03-13 IMEC vzw Method for manufacturing a mask
JP7295251B2 (ja) * 2019-08-29 2023-06-20 富士フイルム株式会社 パターン形成方法、電子デバイスの製造方法
TWI833573B (zh) * 2023-02-08 2024-02-21 南亞科技股份有限公司 製造半導體元件的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4804028B2 (ja) * 2005-04-25 2011-10-26 東京応化工業株式会社 ナノ構造体の製造方法
US7964107B2 (en) * 2007-02-08 2011-06-21 Micron Technology, Inc. Methods using block copolymer self-assembly for sub-lithographic patterning
US8623458B2 (en) * 2009-12-18 2014-01-07 International Business Machines Corporation Methods of directed self-assembly, and layered structures formed therefrom
US8821978B2 (en) * 2009-12-18 2014-09-02 International Business Machines Corporation Methods of directed self-assembly and layered structures formed therefrom
US9233840B2 (en) * 2010-10-28 2016-01-12 International Business Machines Corporation Method for improving self-assembled polymer features

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9651867B2 (en) 2012-09-12 2017-05-16 Dongjin Semichem Co., Ltd. Compound and composition for forming lower film of resist pattern, and method for forming lower film using same
US11538684B2 (en) 2013-09-04 2022-12-27 Tokyo Electron Limited UV-assisted stripping of hardened photoresist to create chemical templates for directed self-assembly
US10490402B2 (en) 2013-09-04 2019-11-26 Tokyo Electron Limited UV-assisted stripping of hardened photoresist to create chemical templates for directed self-assembly
US9099399B2 (en) 2013-10-10 2015-08-04 Samsung Electronics Co., Ltd. Methods of forming fine patterns for semiconductor devices
KR20150096816A (ko) * 2014-02-17 2015-08-26 삼성전자주식회사 미세 패턴 형성 방법
US9437452B2 (en) 2014-02-27 2016-09-06 Samsung Electronics Co., Ltd. Method of forming a fine pattern by using block copolymers
US9952366B2 (en) 2014-09-16 2018-04-24 Samsung Display Co. Ltd. Patterning method and method of manufacturing wire grid polarizer using the same
US9753201B2 (en) 2014-11-11 2017-09-05 Samsung Display Co., Ltd. Wire grid polarizer and method of fabricating the same
US9365933B2 (en) 2014-11-19 2016-06-14 Samsung Display Co., Ltd. Method of forming a fine pattern
US9704722B2 (en) 2014-12-15 2017-07-11 Samsung Electronics Co., Ltd. Method of forming fine pattern and method of manufacturing integrated circuit device using the method
US10048418B2 (en) 2015-03-10 2018-08-14 Samsung Display Co., Ltd. Polarizer, method of manufacturing the polarizer and display panel having the polarizer
KR20170029389A (ko) * 2015-09-07 2017-03-15 아이엠이씨 브이제트더블유 트렌치 보조 케모에피탁시(trac) dsa 흐름
WO2017171717A1 (en) * 2016-03-28 2017-10-05 Intel Corporation Aligned pitch-quartered patterning for lithography edge placement error advanced rectification

Also Published As

Publication number Publication date
US20140287587A1 (en) 2014-09-25
TW201324615A (zh) 2013-06-16
CN103843112A (zh) 2014-06-04
WO2013048155A3 (ko) 2013-07-04
WO2013048155A2 (ko) 2013-04-04

Similar Documents

Publication Publication Date Title
KR20130034778A (ko) 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성 방법
US9696629B2 (en) Photoresist pattern trimming compositions and methods
US20140127625A1 (en) Orthogonal solvents and compatible photoresists for the photolithographic patterning of organic electronic devices
US20090311625A1 (en) Method for forming photoresist pattern and photoresist laminate
TW201341981A (zh) 光阻劑圖案修整方法
TW201333626A (zh) 用於圖案化使用非氟化光阻之有機材料的方法
KR20150032671A (ko) 네가티브 작용 후막 포토레지스트
TWI629575B (zh) Organic solvent developer
US6878500B2 (en) Stripping method
KR100852376B1 (ko) 레지스트 조성물, 적층체, 및 레지스트 패턴 형성 방법
KR20180079210A (ko) 패턴-형성 방법
KR102230712B1 (ko) 유기 공중합체, 그 제조 방법, 유기 공중합체를 포함하는 반사방지막 및 응용
JP7189217B2 (ja) アルカリ可溶性樹脂および架橋剤を含んでなるネガ型リフトオフレジスト組成物、並びに基板上に金属膜パターンを製造する方法
WO2017169981A1 (ja) レジストパターン被覆用水溶液及びそれを用いたパターン形成方法
CN111856888B (zh) 一种增强密集图形光刻分辨率的方法
KR100354730B1 (ko) 구조를형성하는포토리소그래피방법
KR20240141346A (ko) 포지티브형 리프트-오프 레지스트 조성물 및 이를 사용하는 레지스트 패턴의 제조방법
US7799513B2 (en) Process for preventing development defect and composition for use in the same
CN111856889A (zh) 一种增强光刻图形分辨率的方法
KR100764416B1 (ko) 이머젼 리소그라피 공정을 이용한 반도체 소자 제조방법
JP2002033257A (ja) シリコン含有２層レジストの剥離方法
KR100537181B1 (ko) 노광후 현상 지연에 의한 패턴 불량을 방지할 수 있는포토레지스트 패턴 형성 방법
KR20040005483A (ko) 포토레지스트 패턴 형성 방법
TW202302742A (zh) 光阻膜厚膜化組成物及厚膜化圖案之製造方法
TW201642052A (zh) 圖案化光阻劑的去除

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application