[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20120050755A - 반도체 패키지 기판 및 그 제조방법 - Google Patents

반도체 패키지 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20120050755A
KR20120050755A KR1020100112165A KR20100112165A KR20120050755A KR 20120050755 A KR20120050755 A KR 20120050755A KR 1020100112165 A KR1020100112165 A KR 1020100112165A KR 20100112165 A KR20100112165 A KR 20100112165A KR 20120050755 A KR20120050755 A KR 20120050755A
Authority
KR
South Korea
Prior art keywords
solder resist
resist layer
package substrate
layer
semiconductor
Prior art date
Application number
KR1020100112165A
Other languages
English (en)
Inventor
오융
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100112165A priority Critical patent/KR20120050755A/ko
Priority to US13/223,147 priority patent/US20120119358A1/en
Publication of KR20120050755A publication Critical patent/KR20120050755A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명에 따른 반도체 패키지 기판은 접속 패드를 갖는 패키지용 기판 및 상기 패키지용 기판의 일면 또는 양면에 형성되고, 상기 접속 패드를 노출시키는 개구부를 갖는 솔더레지스트층을 포함하며, 상기 솔더레지스트층 상에는 조도층이 형성된다.

Description

반도체 패키지 기판 및 그 제조방법{Semiconductor package substrate and method for manufacturing the same}
본 발명은 반도체 패키지 기판 및 그 제조방법에 관한 것이다.
일반적으로, 반도체 패키지의 몰딩 공정은 웨이퍼 상태로 제조가 끝난 반도체 칩을 반도체 패키지로 조립하는 패키징(packaging) 공정의 하나로서, 인쇄회로기판(PCB, Printed Circuit Board) 또는 리드프레임(leadframe)에 반도체 칩을 접착시키고, 금선(gold wire)을 이용한 와이어 본딩(wire bonding)이 끝난 제품에 에폭시 몰딩 컴파운드(EMC : Epoxy Molded Compound)와 같은 봉지재를 이용하여 밀봉하는 공정을 가리킨다.
즉, 몰딩 공정의 궁극적인 목표는 외부의 물리적, 기계적, 전기적 충격으로부터 내부에 있는 반도체 칩을 보호하는 것이며 또한, 반도체 칩 동작 시 발생하는 열을 효과적으로 외부로 방출하기 위함이다.
도 7 내지 도 10은 종래 반도체 패키지 기판의 제조공정을 설명하기 위하여 개략적으로 나타낸 공정 흐름도이다.
도 7에 도시한 바와 같이, 반도체 실장 및 외부 부품과의 접속을 위한 접속 패드(11)들을 포함하는 회로패턴이 형성된 인쇄회로기판(10) 상에 접속 패드(11)들을 노출시키는 개구부(15)를 갖는 솔더레지스트층(20)이 형성되고, 이후, 도 8과 같이 접속 패드(11)상에 솔더범프(30)가 형성되며, 이후, 도 9와 같이 형성된 솔더범프(30)상에 반도체 칩(40)을 실장한다.
이후, 솔더범프(30)를 리플로우하여 반도체 칩(40)과 접속 패드(11)의 접합시킨 후, 도 10과 같이 반도체 칩(40)을 포함하는 인쇄회로기판(10)을 에폭시 몰딩 컴파운드(EMC)(50)를 이용하여 몰딩한다.
이때, 에폭시 몰딩 컴파운드(EMC)(50)와 솔더레지스트층(20)과의 밀착력을 향상시키기 위하여, 솔더레지스트층(20)의 계면에 화학적 또는 기계적인 공정 단계를 거쳐 인위적인 조도(미도시)를 형성한다. 그러나, 이와 같은 공정으로 조도(미도시)를 형성하는 경우, 솔더레지스트층(20) 내부의 필러 또는 고분자 물질이 파괴되어 이물 불량과 같은 다양한 불량 유형을 발생시키는 문제가 있다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 솔더레지스트층의 표면을 보호함과 동시에 밀봉부재와 솔더레지스트층과의 밀착력을 향상시킬 수 있는 조도층이 형성된 반도체 패키지 기판 및 그 제조방법을 제공하는 것이다.
본 발명에 따른 반도체 패키지 기판은 접속 패드를 갖는 패키지용 기판 및 상기 패키지용 기판의 일면 또는 양면에 형성되고, 상기 접속 패드를 노출시키는 개구부를 갖는 솔더레지스트층을 포함하며, 상기 솔더레지스트층 상에는 조도층이 형성된다.
상기 솔더레지스트층은 반도체 실장 영역과 솔더레지스트층 표면이 외부로 노출되는 노출 영역을 포함하며, 상기 조도층은 상기 노출 영역에 형성될 수 있다.
여기에서, 상기 조도층은 잉크젯으로 분사된 액상 수지로 구성되며, 상기 수지는 에폭시(epoxy) 또는 폴리이미드(polyimide)일 수 있다.
상기 노출된 접속 패드에 형성된 범프를 더 포함하고, 상기 접속 패드에 실장되는 반도체와 상기 반도체가 실장된 기판을 몰딩하기 위한 밀봉부재를 더 포함하며, 상기 밀봉부재는 에폭시 몰딩 컴파운드(epoxy molded compound)일 수 있다.
본 발명에 따른 반도체 패키지 기판의 제조방법은 접속 패드를 갖는 기판상에 상기 접속 패드를 노출시키는 개구부를 갖는 솔더레지스트층을 형성하는 단계 및 상기 솔더레지스트층 상에 조도층을 형성하는 단계를 포함한다.
상기 솔더레지스트층은 반도체 실장 영역과 솔더레지스트층 표면이 외부로 노출되는 노출 영역을 포함하며, 상기 조도층은 상기 노출 영역에 형성될 수 있다.
상기 조도층을 형성하는 단계는 상기 솔더레지스트층 상에 액상 수지를 분사하여 수행되며, 이때, 상기 분사는 잉크젯에 의해 수행될 수 있고, 상기 수지는 에폭시(epoxy) 또는 폴리이미드(polyimide)일 수 있다.
또한, 상기 조도층을 형성하는 단계 이후, 상기 접속 패드에 범프를 형성하는 단계와 상기 범프상에 반도체를 실장하는 단계 및 상기 반도체가 실장된 상기 기판을 밀봉부재를 이용하여 몰딩하는 단계를 포함할 수 있으며, 이때, 상기 밀봉부재는 에폭시 몰딩 컴파운드(epoxy molded compound)일 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명은 솔더레지스트층 표면에 액상 수지를 분사하여 조도층을 형성함으로써, 솔더레지스트층은 보호하면서 조도층을 형성할 수 있는 효과가 있다.
또한, 솔더레지스트층 표면에 조도층을 형성함으로써, 솔더레지스트층과 밀봉부재와의 접착력을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 바람직한 일 실시형태에 따른 반도체 패키지 기판의 구조를 설명하기 위하여 개략적으로 나타낸 단면도이다.
도 2 내지 도 6은 본 발명의 바람직한 일 실시형태에 따른 반도체 패키지 기판의 제조공정을 설명하기 위하여 개략적으로 나타낸 공정 흐름도이다.
도 7 내지 도 10은 종래 반도체 패키지 기판의 제조공정을 설명하기 위하여 개략적으로 나타낸 공정 흐름도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
반도체 패키지 기판
도 1은 본 발명의 바람직한 일 실시형태에 따른 반도체 패키지 기판의 구조를 설명하기 위하여 개략적으로 나타낸 단면도이다.
본 도면에서는 해당 실시예의 특징부를 제외한 반도체 패키지 기판의 기타 상세한 구성요소를 생략하고 개략적으로 나타내었으나, 당업자라면, 특별히 한정되지 않고 당업계에 공지된 모든 반도체 패키지 구조에 본 발명이 적용될 수 있음을 충분히 인식할 수 있을 것이다.
도 1을 참조하면, 본 발명에 따른 반도체 패키지 기판(100)은 반도체 실장 및 외부 부품과의 접속을 위한 접속 패드(111)가 형성된 패키지용 기판(110)과, 상기 패키지용 기판(110)의 일면 또는 양면에 형성되고, 상기 접속 패드(111)를 노출시키는 개구부(125)를 갖는 솔더레지스트층(120)을 포함하며, 상기 솔더레지스트층(120) 상에는 조도층(130)이 형성되어 있다.
상기 패키지용 기판(110)은 절연층에 접속 패드(111)를 포함하는 1층 이상의 회로가 형성된 인쇄회로기판으로서, 본 도면에서는 설명의 편의를 위하여 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 상기 패키지용 기판(110)으로서 절연층에 1층 이상의 회로가 형성된 통상의 인쇄회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다.
상기 절연층으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 접속 패드(111)를 포함하는 회로는 회로기판 분야에서 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 인쇄회로기판에서는 구리를 사용하는 것이 전형적이다.
상기 솔더레지스트층(120)은 최외층 회로를 보호하는 보호층 기능을 하며, 전기적 절연을 위해 형성되는 것으로서, 최외층의 접속 패드(111)를 노출시키기 위해 개구부(125)가 형성된다. 상기 솔더레지스트층(120)은 당업계에 공지된 바에 따라, 예를 들어, 솔더레지스트 잉크, 솔더레지스트 필름 또는 캡슐화제 등으로 구성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 노출된 접속 패드(111)에는 필요에 따라 표면처리층(미도시)이 더 형성될 수 있다.
상기 표면처리층은 당업계에 공지된 것이라면 특별히 한정되는 것은 아니나, 예를 들어, 전해 금도금(Electro Gold Plating), 무전해 금도금(Immersion Gold Plating), OSP(Organic Solderability Preservative) 또는 무전해 주석도금(Immersion Tin Plating), 무전해 은도금(Immersion Silver Plating), ENIG(Electroless Nickel and immersion gold; 무전해 니켈도금/치환금도금), DIG 도금(Direct Immersion Gold Plating), HASL(Hot Air Solder Levelling) 등에 의해 형성될 수 있다.
여기에서, 상기 솔더레지스트층(120)은 반도체가 실장되어 표면이 외부로 노출되지 않는 반도체 실장 영역(A)과 표면이 외부로 노출되는 노출 영역(B)을 포함하며, 상기 조도층(130)은 상기 노출 영역(B)에 형성되는 것이 바람직하다. 즉, 이후, 밀봉부재(160)와 접촉되는 솔더레지스트층(120)의 표면에 조도층(130)이 형성되는 것이다.
상기 조도층(130)은 예를 들어, 도 3에 도시된 바와 같이, 잉크젯(200) 노즐(200a)에 의해 액상 수지를 상기 솔더레지스트층(120)의 노출 영역(B) 표면에 분사하여 형성될 수 있으며, 상기 수지로는 에폭시(epoxy) 또는 폴리이미드(polyimide)를 사용할 수 있으나, 특별히 이에 한정되지는 않는다.
상기 반도체 패키지 기판은 상기 솔더레지스트층(120)을 통하여 노출된 접속 패드(111) 상에 형성된 범프(140)를 더 포함할 수 있으며, 상기 범프(140)를 통해서 반도체(150) 또는 외부 부품과 내층 회로를 전기적으로 접속시킬 수 있다.
또한, 상기 범프(140) 상에 실장되는 반도체(150)와, 상기 반도체(150)와 패키지용 기판(110)을 몰딩하기 위한 밀봉부재(160)를 더 포함할 수 있다. 이때, 상기 밀봉부재(160)는 에폭시 몰딩 컴파운드(epoxy molded compound)를 사용할 수 있으나, 특별히 이에 한정되지는 않는다.
본 발명의 일 실시형태에 따른 반도체 패키지 기판은 솔더레지스트층 표면에 액상 수지의 분사에 의하여 형성된 조도층을 구비하므로, 솔더레지스트층 표면은 보호하는 동시에 밀봉부재와의 접착력을 향상시킬 수 있다.
반도체 패키지 기판의 제조방법
도 2 내지 도 6은 본 발명의 바람직한 일 실시형태에 따른 반도체 패키지 기판의 제조공정을 설명하기 위하여 개략적으로 나타낸 공정 흐름도이다.
우선, 도 2를 참조하면, 솔더레지스트층(120) 개구부(125)에 의해 노출된 접속 패드(111)를 갖는 패키지용 기판(110)을 준비한다.
일 실시예에 따르면, 상기 패키지용 기판(110)을 준비하는 단계는 접속 패드(111)를 포함하는 최외층 회로가 형성된 기판을 준비하는 단계와, 상기 기판상에 솔더레지스트층(120)을 형성하는 단계 및 상기 솔더레지스트층(120)에 개구부(125)를 형성하여 접속 패드(111)를 노출시키는 단계를 포함할 수 있다.
여기에서, 상기 개구부(125)는 노광 및 현상을 포함하는 포토리소그라피 공법 또는 레이저 공법에 의해 형성될 수 있다.
다음, 도 3을 참조하면, 상기 솔더레지스트층(120)상에 조도층(130)을 형성한다.
여기에서, 상기 솔더레지스트층(120)은 반도체가 실장되어 표면이 외부로 노출되지 않는 반도체 실장 영역(A)과 표면이 외부로 노출되는 노출 영역(B)을 포함하며, 상기 조도층(130)은 노출 영역(B)에 형성되는 것이 바람직하다. 즉, 이후, 밀봉부재(160)와 접촉되는 솔더레지스트층(120)의 표면에 조도층(130)이 형성되는 것이다.
이때, 상기 조도층(130)은 바람직하게는 잉크젯 방식으로 액상 수지를 상기 솔더레지스트층(120)의 노출 영역(B) 표면에 분사하여 형성될 수 있다. 즉, 도 3에 도시한 바와 같이, 잉크젯(200)의 노즐(200a)에 의해 액상 타입의 수지를 상기 노출 영역(B) 표면에 분사하여 형성하는 것이다. 이때, 상기 액상 타입의 수지로는 에폭시 또는 폴리이미드 등이 사용될 수 있으나, 특별히 이에 한정되지는 않는다.
다음, 도 4를 참조하면, 상기 노출된 접속 패드(111)에 범프(140)를 형성한다.
일 실시예에 따르면 상기 범프(140)는 당업계에 공지된 바와 같은 통상의 솔더페이스트 인쇄, 도금 등의 방법에 따라 형성될 수 있다.
이후, 도 5에 도시된 바와 같이, 상기 범프(140)상에 반도체 칩(150)을 실장한다. 이때, 일 실시예에 따르면 통상의 리플로우 공정에 의하여 반도체 칩(150)과 접속 패드(111)를 접합할 수 있으나, 특별히 이에 한정되는 것은 아니다.
다음, 도 6에 도시된 바와 같이, 반도체 칩(150)이 실장된 상기 패키지용 기판(110)을 밀봉부재(160)를 이용하여 몰딩한다. 이때, 상기 밀봉부재(160)는 에폭시 몰딩 컴파운드(epoxy molded compound)를 사용할 수 있으나, 특별히 이에 한정되지는 않는다.
상술한 바와 같이, 본 발명의 바람직한 일 측면에 따르면, 솔더레지스트층의 표면에 액상 수지를 분사하여 조도층을 형성함으로써, 솔더레지스트층에 직접적으로 화학적 또는 기계적인 공정을 가하지 않기 때문에 조도층을 형성함과 동시에 솔더레지스트층의 표면을 보호할 수 있다.
또한, 솔더레지스트층의 표면에 조도층을 인위적으로 형성함으로써, 밀봉부재와 솔더레지스트층의 접착력을 향상시킬 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 반도체 패키지 기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100 : 반도체 패키지 기판 110 : 패키지용 기판
111 : 접속 패드 120 : 솔더레지스트층
125 : 개구부 130 : 조도층
140 : 범프 150 : 반도체
160 : 밀봉부재 200 : 잉크젯

Claims (14)

  1. 접속 패드를 갖는 패키지용 기판; 및
    상기 패키지용 기판의 일면 또는 양면에 형성되고, 상기 접속 패드를 노출시키는 개구부를 갖는 솔더레지스트층
    을 포함하며, 상기 솔더레지스트층 상에는 조도층이 형성된 반도체 패키지 기판.
  2. 청구항 1에 있어서,
    상기 솔더레지스트층은 반도체 실장 영역과 솔더레지스트층 표면이 외부로 노출되는 노출 영역을 포함하며, 상기 조도층은 상기 노출 영역에 형성되는 반도체 패키지 기판.
  3. 청구항 1에 있어서,
    상기 조도층은 잉크젯으로 분사된 액상 수지로 구성되는 반도체 패키지 기판.
  4. 청구항 3에 있어서,
    상기 수지는 에폭시(epoxy) 또는 폴리이미드(polyimide)인 반도체 패키지 기판.
  5. 청구항 1에 있어서,
    상기 노출된 접속 패드에 형성된 범프를 더 포함하는 반도체 패키지 기판.
  6. 청구항 1에 있어서,
    상기 접속 패드에 실장되는 반도체와 상기 반도체가 실장된 기판을 몰딩하기 위한 밀봉부재를 더 포함하는 반도체 패키지 기판.
  7. 청구항 6에 있어서,
    상기 밀봉부재는 에폭시 몰딩 컴파운드(epoxy molded compound)인 반도체 패키지 기판.
  8. 접속 패드를 갖는 기판상에 상기 접속 패드를 노출시키는 개구부를 갖는 솔더레지스트층을 형성하는 단계;
    상기 솔더레지스트층 상에 조도층을 형성하는 단계
    를 포함하는 반도체 패키지 기판의 제조방법.
  9. 청구항 8에 있어서,
    상기 솔더레지스트층은 반도체 실장 영역과 솔더레지스트층 표면이 외부로 노출되는 노출 영역을 포함하며, 상기 조도층은 상기 노출 영역에 형성되는 반도체 패키지 기판의 제조방법.
  10. 청구항 8에 있어서,
    상기 조도층을 형성하는 단계는 상기 솔더레지스트층 상에 액상 수지를 분사하여 수행되는 반도체 패키지 기판의 제조방법.
  11. 청구항 10에 있어서,
    상기 분사는 잉크젯에 의해 수행되는 반도체 패키지 기판의 제조방법.
  12. 청구항 10에 있어서,
    상기 수지는 에폭시(epoxy) 또는 폴리이미드(polyimide)인 반도체 패키지 기판의 제조방법.
  13. 청구항 8에 있어서, 상기 조도층을 형성하는 단계 이후에,
    상기 접속 패드에 범프를 형성하는 단계;
    상기 범프상에 반도체를 실장하는 단계;
    상기 반도체가 실장된 상기 기판을 밀봉부재를 이용하여 몰딩하는 단계
    를 포함하는 반도체 패키지 기판의 제조방법.
  14. 청구항 13에 있어서,
    상기 밀봉부재는 에폭시 몰딩 컴파운드(epoxy molded compound)인 반도체 패키지 기판의 제조방법.









KR1020100112165A 2010-11-11 2010-11-11 반도체 패키지 기판 및 그 제조방법 KR20120050755A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100112165A KR20120050755A (ko) 2010-11-11 2010-11-11 반도체 패키지 기판 및 그 제조방법
US13/223,147 US20120119358A1 (en) 2010-11-11 2011-08-31 Semicondiuctor package substrate and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100112165A KR20120050755A (ko) 2010-11-11 2010-11-11 반도체 패키지 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20120050755A true KR20120050755A (ko) 2012-05-21

Family

ID=46047045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100112165A KR20120050755A (ko) 2010-11-11 2010-11-11 반도체 패키지 기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US20120119358A1 (ko)
KR (1) KR20120050755A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9460972B2 (en) * 2012-01-09 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming reduced surface roughness in molded underfill for improved C-SAM inspection
US9613933B2 (en) 2014-03-05 2017-04-04 Intel Corporation Package structure to enhance yield of TMI interconnections
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
JP7083256B2 (ja) * 2018-02-19 2022-06-10 富士電機株式会社 半導体モジュール及びその製造方法
CN113594151B (zh) * 2021-06-25 2024-05-14 苏州汉天下电子有限公司 半导体封装及其制造方法
TWI780972B (zh) * 2021-11-02 2022-10-11 頎邦科技股份有限公司 半導體裝置之製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278429A (en) * 1989-12-19 1994-01-11 Fujitsu Limited Semiconductor device having improved adhesive structure and method of producing same
CN1901177B (zh) * 2000-09-25 2010-05-12 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
US7476608B2 (en) * 2005-07-14 2009-01-13 Hewlett-Packard Development Company, L.P. Electrically connecting substrate with electrical device
DE102005061248B4 (de) * 2005-12-20 2007-09-20 Infineon Technologies Ag Systemträger mit in Kunststoffmasse einzubettenden Oberflächen, Verfahren zur Herstellung eines Systemträgers und Verwendung einer Schicht als Haftvermittlerschicht
KR101329931B1 (ko) * 2006-04-25 2013-11-28 니혼도꾸슈도교 가부시키가이샤 배선기판
JP4503039B2 (ja) * 2006-04-27 2010-07-14 三洋電機株式会社 回路装置
KR100871710B1 (ko) * 2007-04-25 2008-12-08 삼성전자주식회사 플립 칩 패키지 및 그 패키지 제조방법
US7956453B1 (en) * 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US8084853B2 (en) * 2009-09-25 2011-12-27 Mediatek Inc. Semiconductor flip chip package utilizing wire bonding for net switching

Also Published As

Publication number Publication date
US20120119358A1 (en) 2012-05-17

Similar Documents

Publication Publication Date Title
CN106328631B (zh) 半导体装置封装
US8053879B2 (en) Stacked semiconductor package and method for fabricating the same
CN103066051B (zh) 封装基板及其制作工艺、半导体元件封装结构及制作工艺
US7400048B2 (en) Void-free circuit board and semiconductor package having the same
KR101837511B1 (ko) 반도체 패키지 및 그 제조방법
KR101302640B1 (ko) 전자 부품 내장 기판 및 전자 부품 내장 기판의 제조 방법
US8704370B2 (en) Semiconductor package structure having an air gap and method for forming
JP4919103B2 (ja) ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法
US7807510B2 (en) Method of manufacturing chip integrated substrate
US7432601B2 (en) Semiconductor package and fabrication process thereof
CN110459521B (zh) 覆晶封装基板和电子封装件
KR20120050755A (ko) 반도체 패키지 기판 및 그 제조방법
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
KR100575086B1 (ko) 도전성 몰딩 컴파운드를 구비한 반도체 패키지 및 그제조방법
CN106601630A (zh) 芯片封装方法及芯片封装结构
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
KR20140083084A (ko) 전자파 차폐층을 갖는 반도체 패키지 및 그 제조방법
KR20120069016A (ko) 인쇄회로기판용 리드핀과 이를 이용한 인쇄회로기판
KR102380834B1 (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
CN110911390A (zh) 电子装置模块及其制造方法
KR20130030054A (ko) 인쇄회로기판 및 그 제조방법
JPH11260954A (ja) 半導体装置およびその製造方法
KR102237783B1 (ko) 반도체 패키지 및 그것의 제조 방법
JP2013089943A (ja) プリント回路基板
KR20120062434A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid