KR20110092389A

KR20110092389A - 표시 기판 및 이를 구비한 표시 패널

Info

Publication number: KR20110092389A
Application number: KR1020100011774A
Authority: KR
Inventors: 김성훈; 노상용; 조영제; 최국현; 김용조; 김효섭
Original assignee: 삼성전자주식회사
Priority date: 2010-02-09
Filing date: 2010-02-09
Publication date: 2011-08-18
Also published as: US8773626B2; US20110193835A1

Abstract

표시 기판은 게이트 라인, 데이터 라인 및 화소 전극을 포함한다. 게이트 라인은 베이스 기판 위에 제1 방향으로 연장된다. 데이터 라인은 제1 방향과 교차하는 제2 방향으로 연장된다. 화소 전극은 베이스 기판의 화소 영역에 배치되고, 제1 방향으로 연장된 직선부와 제1 및 제2 방향과 교차하는 제3 방향으로 연장된 사선부 및 직선부와 사선부가 만나는 부분에서 직선부의 길이 방향으로 돌출된 돌출부를 포함하는 개구부에 의해 서로 이격되고 동일 극성의 전압이 인가되는 제1 서브 전극 및 제2 서브 전극을 포함한다.

Description

표시 기판 및 이를 구비한 표시 패널{DISPLAY SUBSTRATE AND DISPLAY PANEL HAVING THE SAME}

본 발명의 표시 기판 및 이를 구비한 표시 패널에 관한 것으로, 보다 상세하게는 표시 품질을 향상시키기 위한 표시 기판 및 이를 구비한 표시 패널에 관한 것이다.

일반적으로 액정표시패널은 각 화소의 화소 전극을 스위칭하는 박막 트랜지스터가 형성된 제1 표시 기판과, 상기 화소 전극에 대향하는 공통 전극이 형성된 제2 표시 기판, 및 상기 제1 및 제2 표시 기판 사이에 배치된 액정층을 포함한다. 상기 액정표시패널은 액정층에 전압을 인가하여 액정표시패널의 배면으로부터 제공된 광의 투과율을 제어하는 방식으로 화상을 표시한다.

상기 액정표시패널은 동작 모드에 따라서, VA(Vertical Aligment) 모드 및 PVA(Patterned Vertical Aligment) 모드가 있다. 상기 VA 모드는 상기 제1 및 제2 표시 기판 사이에 전압이 인가되지 않을 경우 상기 액정층의 액정분자가 수직 방향으로 배열되어 블랙을 표시한다. 상기 PVA 모드는 상기 VA 모드의 시야각을 개선하기 위해 상기 화소 전극 및 상기 공통 전극에 개구 패턴을 형성하여 각 화소를 다중 도메인으로 나눈다.

이에 따라서 상기 개구 패턴의 주변으로부터 외곽 방향으로 액정 분자들이 방사형으로 누우며, 상기 액정 분자들의 배열을 통해 광이 투과되어 영상이 표시된다. 그러나, 도메인과 도메인 사이, 즉 상기 개구 패턴이 형성된 영역에서는 액정 분자들의 배열이 제어되지 않아 서로 다른 방향성을 갖는 액정 분자들이 서로 부딪치며, 상기 액정 분자들이 부딪친 형성된 영역에서는 흑점으로 표시되는 싱귤러 포인트(Singular Point)가 형성된다. 상기 싱귤러 포인트는 상기 도메인 내에 배치된 액정 분자들이 배열에도 영향을 미치므로 상기 싱귤러 포인트에 인접한 영역에서는 액정 텍스쳐(Texture)의 깨짐이 발생하여 영상의 품질이 저하되는 문제점이 있다. 상기 싱귤러 포인트가 형성되면 액정이 항상 동일하게 제어되지 않아 잔상, 순간 잔상, 응답 속도 등의 문제점을 야기한다.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 액정 분자의 제어를 용이하게 하게 하기 위한 표시 기판을 제공하는 것이다.

본 발명의 다른 목적은 상기 표시 기판을 구비한 표시 패널을 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판은 게이트 라인, 데이터 라인 및 화소 전극을 포함한다. 상기 게이트 라인은 베이스 기판 위에 제1 방향으로 연장된다. 상기 데이터 라인은 상기 제1 방향과 교차하는 제2 방향으로 연장된다. 상기 화소 전극은 상기 베이스 기판의 화소 영역에 배치되고, 상기 제1 방향으로 연장된 직선부와 상기 제1 및 제2 방향과 교차하는 제3 방향으로 연장된 사선부, 및 상기 직선부와 상기 사선부가 만나는 부분에서 상기 직선부의 길이 방향으로 돌출된 돌출부를 포함하는 개구부에 의해 서로 이격되고 동일 극성의 전압이 인가되는 제1 서브 전극 및 제2 서브 전극을 포함한다.

상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예 따른 표시 패널은 제1 표시 기판, 제2 표시 기판 및 액정층을 포함한다. 상기 제1 표시 기판은 제1 방향으로 연장된 게이트 라인과 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터 라인 및 상기 제1 방향으로 연장된 직선부와 상기 제1 및 제2 방향과 교차하는 제3 방향으로 연장된 제1 사선부, 및 상기 직선부와 상기 제1 사선부가 만나는 부분에서 상기 직선부의 길이 방향으로 돌출된 돌출부를 포함하는 제1 개구부에 의해 서로 이격되고 동일 극성의 전압이 인가되는 제1 서브 전극 및 제2 서브 전극을 포함하는 화소 전극을 포함한다. 상기 제2 표시 기판은 상기 제1 개구부와 어긋난 위치에 제2 개구부가 형성된 공통 전극을 포함한다. 상기 액정층은 상기 제1 및 제2 표시 기판 사이에 배치된다.

이러한 표시 기판 및 이를 구비한 표시 패널에 의하면, PVA 모드에서 개구부가 형성된 영역에 싱귤러 포인트를 균일하게 분포시킴으로써 액정 텍스쳐를 안정화할 수 있다.

도 1은 본 발명의 실시예 1에 따른 표시 패널의 평면도이다.
도 2는 도 1에 도시된 I-I'선을 따라 절단한 표시 패널의 단면도이다.
도 3a 및 도 3b는 도 1에 도시된 화소 전극의 평면도이다.
도 4a 내지 도 4e는 도 2에 도시된 제1 표시 기판의 제조방법을 설명하기 위한 평면도 및 단면도들이다.
도 5는 본 발명의 실시예 2에 따른 제1 표시 기판의 평면도이다.
도 6a 및 도 6b는 도 5에 도시된 화소 전극의 평면도이다.
도 7은 본 발명의 실시예 3에 따른 제1 표시 기판의 평면도이다.
도 8a 및 도 8b는 도 7에 도시된 화소 전극의 평면도이다.
도 9는 본 발명의 실시예 4에 따른 제1 표시 기판의 평면도이다.
도 10a 및 도 10b는 도 9에 도시된 화소 전극의 평면도이다.
도 11은 본 발명의 실시예 5에 따른 제2 표시 기판의 평면도이다.
도 12는 도 11에 도시된 공통 전극의 확대도이다.
도 13a 내지 도 13c는 도 11에 도시된 제2 표시 기판의 제조 공정을 설명하기 위한 단면도들이다.
도 14는 본 발명의 실시예 6에 따른 제2 표시 기판의 평면도이다.
도 15는 도 14에 도시된 공통 전극의 확대도이다.

이하, 도면들을 참조하여 본 발명의 표시장치의 바람직한 실시예들을 보다 상세하게 설명하기로 한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 고안의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 경우, 이는 다른 부분 바로 위에 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 아래에 있다고 할 경우, 이는 다른 부분 바로 아래에 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.

실시예 1

도 1은 본 발명의 실시예 1에 따른 표시 패널의 평면도이다. 도 2는 도 1에 도시된 I-I'선을 따라 절단한 표시 패널의 단면도이다.

도 1 및 도 2를 참조하면, 상기 표시 패널은 제1 표시 기판(100), 제2 표시 기판(200) 및 액정층(300)을 포함한다.

상기 제1 표시 기판(100)은 제1 베이스 기판(101), 복수의 게이트 라인들(GLn, GLn+1), 복수의 스토리지 라인들(STLn), 복수의 데이터 라인들(DLm, DLm+1) 및 복수의 화소 전극들(PEa)을 포함한다. 상기 제1 표시 기판(100)은 게이트 절연층(120) 및 보호 절연층(150)을 더 포함한다. 상기 n 및 m 은 자연수이다.

상기 제1 베이스 기판(101)은 투명한 절연 기판으로 유리 기판일 수 있다. 상기 게이트 라인들(GLn, GLn+1)은 제1 방향(D1)으로 연장되고, 상기 제1 방향과 교차하는 제2 방향(D2)으로 배열된다. 상기 데이터 라인들(DLm, DLm+1)은 상기 제2 방향(D2)으로 연장되고, 상기 제1 방향으로 배열된다. 상기 스토리지 라인들(STLn)은 상기 제1 방향(D1)으로 연장되고, 상기 제 방향(D2)으로 배열된다.

화소 전극(PEa)은 상기 제1 베이스 기판(101)의 화소 영역(PA)에 배치된다. 상기 화소 전극(PEa)은 제1 개구부(OP1)에 의해 서로 이격된 제1 서브 전극(SE1) 및 제2 서브 전극(SE2)을 포함하고, 상기 제1 서브 전극(SE1)과 상기 제2 서브 전극(SE2)은 상기 제m 데이터 라인(DLm)에 연결되어 동일한 극성의 화소 전압이 인가된다.

상기 제1 개구부(OP1)는 상기 화소 영역(PA)을 제1 서브 영역(SA1)과 상기 제1 서브 영역(SA1)을 둘러싸는 제2 서브 영역(SA2)으로 나누고, 상기 제1 서브 전극(SE1)은 상기 제1 서브 영역(SA1)에 배치되고, 상기 제2 서브 전극(SE2)은 상기 제2 서브 영역(SA2)에 배치된다.

상기 화소 전극(PEa)은 상기 제1 개구부(OP1)의 경계부분에 형성된 복수의 제1 노치부들(N11)과 복수의 돌출부들(NP1, NP2, NP3, NP4)을 포함한다. 제1 노치부(N11)는 상기 제1 개구부(OP1)에 의해 서로 마주보는 상기 제1 서브 전극(SE1) 및 상기 제2 서브 전극(SE2)이 V자 형으로 잘린 한 쌍의 양각 노치들을 포함한다. 상기 돌출부들(NP1, NP2, NP3, NP4)은 상기 제2 서브 영역(SA2)의 직선부와 사선부가 만나는 부분에서 직선부의 길이 방향으로 상기 화소 전극(PEa)이 잘린 양각 노치이다. 이하에서는 상기 화소 전극(PEa)이 V자 형으로 잘려 개구부의 폭보다 넓게 형성되면 양각 노치로 명칭하고, 상기 화소 전극(PEa)이 V자 형으로 돌출되어 개구부의 폭보다 좁게 형성되면 음각 노치로 명칭한다.

상기 제1 서브 전극(SE1) 및 상기 제2 서브 전극(SE2)을 포함하는 상기 화소 전극(PEa)은 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 제3 트랜지스터(TR3) 및 분담 커패시터(CS)와 전기적으로 연결되어 구동된다. 상기 제1 트랜지스터(TR1)는 상기 제n 게이트 라인(GLn)에 연결된 게이트 전극(GE)과, 상기 제m 데이터 라인(DLm)에 연결된 소스 전극(SE) 및 상기 제2 서브 전극(SE2)과 제2 콘택부(CT2)를 통해 연결된 드레인 전극(DE)을 포함한다. 상기 제2 트랜지스터(TR2)는 상기 제n 게이트 라인(GLn)에 연결된 게이트 전극(GE)과, 상기 제m 데이터 라인(DLm)에 연결된 소스 전극(SE)과, 상기 제1 서브 전극(SE1)과 제1 콘택부(CT1)를 통해 연결된 드레인 전극(DE)을 포함한다. 상기 제3 트랜지스터(TR3)는 상기 제(n+1) 게이트 라인(GLn+1)에 연결된 게이트 전극(GE)과, 상기 제2 서브 전극(SE2)에 연결된 소스 전극(SE) 및 상기 분단 커패시터(CS)의 제1 전극에 연결된 드레인 전극(DE)을 포함한다. 상기 분담 커패시터(CS2)는 상기 제3 트랜지스터(TR3)의 드레인 전극(DE)에 연결된 상기 제1 전극(E1)과 상기 제n 게이트 라인(GLn)에 연결된 제2 전극(E2)을 포함한다.

상기 제n 게이트 라인(GLn)에 하이 레벨의 제n 게이트 신호가 인가되면, 상기 제1 및 제2 트랜지스터들(TR1, TR2)은 턴-온 되어 상기 제m 데이터 라인(DLm)에 인가된 하이 레벨의 제1 화소 전압이 상기 제1 및 제2 서브 전극들(SE1, SE2)에 각각 인가된다. 상기 제1 서브 전극(SE1)과 상기 제2 표시 기판(200)의 공통 전극(CEa)에 의해 정의된 제1 액정 커패시터(CLC1) 및 상기 제2 서브 전극(SE2)과 상기 공통 전극(CE)에 의해 정의된 제2 액정 커패시터(CLC2) 각각에 하이 레벨의 상기 제1 화소 전압이 충전된다.

이어서, 상기 제n 게이트 라인(GLn)에는 로우 레벨의 제n 게이트 신호가 인가되고 상기 제(n+1) 게이트 라인(GLn+1)에 하이 레벨의 제(n+1) 게이트 신호가 인가되면, 상기 제1 및 제2 트랜지스터들(TR1, TR2)은 턴-오프 되고 상기 제3 트랜지스터(TR3)는 턴-온 된다. 상기 제3 트랜지스터(TR3)가 턴-온 되면, 상기 분담 커패시터(CS)에는 상기 제2 액정 커패시터(CLC2)에 충전된 상기 하이 레벨의 상기 제1 화소 전압이 분배되어 충전된다. 상기 제2 액정 커패시터(CLC2)는 상기 제1 화소 전압 보다 낮은 제2 화소 전압이 충전된다. 결과적으로 상기 화소 전극(PEa)은 상기 제1 서브 전극(SE1)은 상기 제1 화소 전압이 인가되고, 상기 제2 서브 전극(SE2)은 상기 제1 화소 전압 보다 낮은 제2 화소 전압이 인가되어 도메인이 나누어진다.

상기 제2 표시 기판(200)은 제2 베이스 기판(201), 차광 부재(211), 컬러 필터(221) 및 공통 전극(CEa)을 포함한다.

상기 제2 베이스 기판(201)은 투명한 절연 기판으로 유리 기판일 수 있다. 상기 차광 부재(211)는 상기 제2 베이스 기판(201) 위에 배치되어, 상기 제2 베이스 기판(201)을 차광 영역과 투과 영역으로 나눈다. 상기 차광 부재(211)는 상기 제1 표시 기판(100)의 상기 데이터 라인들(DLm, DLm+1) 및 게이트 라인들(GLn, GLn+1)에 대응하는 영역에 위치한다. 상기 컬러 필터(221)는 상기 제2 베이스 기판(201)의 투과 영역에 배치되어 컬러 광을 발생한다. 상기 공통 전극(CEa)은 상기 컬러 필터(221) 위에 배치되고, 상기 화소 전극(PEa)과 마주한다.

상기 공통 전극(CEa)은 제2 개구부(OP2)가 형성된다. 상기 제2 개구부(OP2)는 상기 화소 전극(PEa)의 상기 제1 개구부(OP1)가 형성된 영역과 어긋난 영역에 형성된다. 상기 제2 개구부(OP2)는 상기 제1 개구부(OP1)와 같이, 직선부, 제1 사선부 및 제2 사선부를 포함할 수 있다. 상기 공통 전극(CEa)은 서로 마주보는 한 쌍의 양각 노치들을 포함하는 제3 노치부(N21)와 서로 마주보는 한 쌍의 음각 노치들을 포함하는 제4 노치부(N22)를 포함할 수 있다.

상기 액정층(300)은 상기 제1 및 제2 표시 기판들(100, 200) 사이에 배치되고, 수직 배열 모드를 가진다. 상기 액정층(300)은 서로 다른 레벨의 제1 및 제2 화소 전압들이 인가되는 상기 제1 서브 전극(SE1)과 상기 제2 서브 전극(SE2)과 상기 제1 및 제2 개구부들(OP1, OP2)에 의해 다중 도메인들로 구동될 수 있다.

도 3a 및 도 3b는 도 1에 도시된 화소 전극의 평면도이다.

도 3a 및 도 3b를 참조하면, 상기 제1 개구부(OP1)를 기준으로 상기 화소 영역(PA)의 중앙에 위치한 제1 서브 영역(SA1)에는 상기 제1 서브 전극(SE1)이 위치하고, 상기 제1 서브 영역(SA1)을 둘러싸는 제2 서브 영역(SA2)에는 상기 제2 서브 전극(SE2)이 위치한다. 상기 제1 개구부(OP1)는 상기 제2 방향(D2)으로 연장된 직선부(LP1)와, 상기 직선부(LP1)에 연결되어 상기 제1 및 제2 방향(D1, D2)과 교차하는 제3 방향(D3)으로 연장된 제1 사선부(LP2) 및 상기 제3 방향(D3)과 직교하는 제4 방향으로 연장된 제2 사선부(LP3)를 포함한다.

상기 화소 전극(PEa)은 상기 제1 개구부(OP1)의 경계 부분에 형성된 복수의 제1 노치부들(N11)과 복수의 돌출부들(NP1, NP2, NP3, NP4)을 포함한다.

제1 노치부(N11)는 상기 제1 및 제2 서브 전극들(SE1, SE2)이 V자 형으로 잘린 한 쌍의 양각 노치들을 포함한다. 상기 제1 노치부(N11)는 상기 제1 및 제2 사선부들(LP2, LP3)에 의해 이격된 상기 제1 및 제2 서브 전극들(SE1, SE2)의 단부에 일정 간격으로 반복하여 형성된다.

상기 돌출부들(NP1, NP2, NP3, NP4)은 상기 직선부(LP1)와 상기 제1 사선부(LP2)가 만나는 부분 및 상기 직선부(LP1)와 상기 제2 사선부(LP3)가 만나는 부분에서 상기 직선부(LP1)의 길이 방향으로 돌출된다. 즉, 상기 돌출부들(NP1, NP2, NP3, NP4)은 상기 직선부(LP1)와 상기 제1 사선부(LP2)가 만나는 부분의 상기 제2 서브 전극(SE2) 및 상기 직선부(LP1)와 상기 제2 사선부(LP3)가 만나는 부분의 상기 제2 서브 전극(SE2)이 V자 형의 잘린 양각 노치들이다.

상기 화소 전극(PEa)이 패터닝된 PVA 모드에서는, 상기 제1 개구부(OP1)에 대응하는 영역에서 액정 분자들이 의도한 방향으로 제어되지 않는 싱귤러 포인트가 산발적으로 발생하는 것을 방지하기 위해, 상기 제1 개구부(OP1)에 대응하는 상기 화소 전극(PEa)의 고정된 위치에 노치부를 형성하여 상기 싱귤러 포인트가 발생하는 위치를 제어할 수 있다.

상기 제1 노치부(N11)가 형성된 영역에서는 상기 액정 분자들이 제1 방향성으로 배열되는 제1 싱귤러 포인트(SP1)가 형성된다. 또한 제1 노치부(N11)의 주변 영역에서는 상기 액정 분자들이 상기 제1 방향성과 반대인 제2 방향성으로 배열되는 제2 싱귤러 포인트(SP2)가 자연적으로 형성된다.

예를 들면, 돌출부(NP3)는 상기 직선부(LP1)와 상기 제2 사선부(LP3)가 만나는 부분에 위치한다. 상기 돌출부(NP3)는 양각 노치로서, 상기 돌출부(NP3)와 인접한 상기 제1 노치부(N11) 사이의 영역에 액정 분자들을 상기 제2 방향성으로 배열하여 상기 제2 싱귤러 포인트(SP2)를 형성한다. 상기 돌출부들(NP1, NP2, NP3, NP4)과 인접한 상기 제1 노치부(N11)의 주변 영역에는 상기 제2 싱귤러 포인트(SP2)가 균일하게 형성될 수 있다.

따라서 상기 제1 노치부들(N11)과 상기 돌출부들(NP1, NP2, NP3, NP4)에 의해 상기 제1 싱귤러 포인트(SP1) 및 상기 제2 싱귤러 포인트(SP2)를 교대로 균일하게 형성함으로써 액정 텍스쳐를 안정화할 수 있다.

도 4a 내지 도 4e는 도 2에 도시된 제1 표시 기판의 제조방법을 설명하기 위한 평면도 및 단면도들이다.

도 1, 도 2 및 도 4a를 참조하면, 제1 베이스 기판(101) 위에 제1 금속층(110)을 형성하고, 상기 제1 금속층(110)을 제1 포토레지스트 패턴(PR1)을 이용하여 제1 금속 패턴으로 패터닝한다. 상기 제1 금속 패턴은 상기 제n 및 제(n+1) 게이트 라인들(GLn, GLn+1)과 상기 게이트 전극(GE) 및 상기 제n 스토리지 라인(STLn)을 포함한다.

도 1, 도 2 및 도 4b를 참조하면, 상기 제1 금속 패턴이 형성된 상기 제1 베이스 기판(101) 위에 상기 제1 금속 패턴을 덮도록 게이트 절연층(120)을 형성한다. 상기 게이트 절연층(120)은 무기 절연 물질, 예컨대, 질화 실리콘(SiNx), 산화 실리콘(SiOx) 및 질산화 실리콘(SiOxNy)을 포함할 수 있다.

상기 게이트 절연층(120)이 형성된 상기 제1 베이스 기판(101) 위에 반도체층(131), 저항성 접촉층(132) 및 제2 금속층(140)을 순차적으로 형성한다.

상기 제2 금속층(140)이 형성된 상기 제1 베이스 기판(101) 위에 제2 포토레지스트 패턴(PR2)을 형성한다. 상기 제2 포토레지스트 패턴(PR2)은 제1 포토 패턴(PR21) 및 상기 제1 포토 패턴(PR21) 보다 얇은 제2 포토 패턴(PR22)을 포함한다. 상기 제1 포토 패턴(PR21)은 상기 소스 전극(SE), 상기 드레인 전극(DE) 제1 콘택 전극(CTE1), 제2 콘택 전극(CTE2) 및 상기 제m 및 제(m+1) 데이터 라인들(DLm, DLm+1)이 형성되는 영역에 대응하여 배치되고, 상기 제2 포토 패턴(PR22)은 상기 제1, 제2 및 제3 트랜지스터들(TR1, TR2, TR3)의 채널들이 형성되는 영역에 대응하여 배치된다. 상기 제2 포토레지스트 패턴(PR2)을 이용하여 상기 반도체층(131), 상기 저항성 접촉층(132) 및 상기 제2 금속층(140)을 동시에 패터닝하여 제2 금속 패턴을 형성한다. 상기 제2 금속 패턴은 전극 패턴(EP) 및 상기 제m 및 제(m+1) 데이터 라인들(DLm, DLm+1)을 포함하고, 아래에 패터닝된 상기 반도체층(131) 및 상기 저항성 접촉층(132)을 포함할 수 있다.

이후, 상기 제1 및 제2 포토 패턴들(PR21, PR22)을 일정 두께 제거한다.

도 1, 도 2 및 도 4c를 참조하면, 상기 제2 금속 패턴 위에 제3 포토 패턴(PR23)을 형성한다. 상기 제3 포토 패턴(PR23)은 소스 전극(SE), 드레인 전극(DE) 및 제m 및 제(m+1) 데이터 라인들(DLm, DLm+1) 위에 배치되고, 상기 제3 포토 패턴(PR23)에 의해 상기 제1, 제2 및 제3 트랜지스터들(TR1, TR2, TR3)의 채널들에 대응하는 영역의 상기 제2 금속 패턴은 노출된다. 상기 제3 포토 패턴(PR23)을 이용하여 상기 제2 금속 패턴을 제거하여 상기 제1 및 제2 트랜지스터들(TR1, TR2)의 채널들(CH1, CH2)을 형성한다.

도 1, 도 2 및 도 4d를 참조하면, 상기 제1 및 제2 트랜지스터들(TR1, TR2)의 채널들(CH1, CH2)이 형성된 상기 제1 베이스 기판(101) 위에 보호 절연층(150)을 형성한다. 상기 보호 절연층(150) 위에 제3 포토레지스트 패턴(PR3)을 형성하고, 상기 제3 포토레지스트 패턴(PR3)을 이용하여 상기 제1 콘택 전극(CTE1) 및 제2 콘택 전극(CTE2) 위에 각각 홀(H)을 형성한다.

도 1, 도 2 및 도 4e를 참조하면, 상기 홀(H)이 형성된 상기 제1 베이스 기판(101) 위에 투명 도전층(160)을 형성한다. 상기 투명 도전층(160) 위에 제4 포토레지스트 패턴(PR4)을 형성하고, 상기 제4 포토레지스트 패턴(PR4)을 이용하여 제1 개구부(OP1)에 의해 이격된 제1 서브 전극(SE1) 및 제2 서브 전극(SE2)을 형성한다.

이하에서는 실시예 1과 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고 반복되는 설명은 생략한다.

실시예 2

도 5는 본 발명의 실시예 2에 따른 제1 표시 기판의 평면도이다.

도 5를 참조하면, 상기 제1 표시 기판은 복수의 게이트 라인들(GLn, GLn+1), 복수의 스토리지 라인들(STLn), 복수의 데이터 라인들(DLm, DLm+1) 및 복수의 화소 전극들(PEb)을 포함한다. 실시예 1에 따른 제1 표시 기판과 비교할 때, 본 실시예에 따른 제1 표시 기판의 화소 전극(PEb)은 복수의 경사부들(TP1, TP2, TP3, TP4)을 더 포함한다.

상기 화소 전극(PEa)은 상기 제1 개구부(OP1)의 경계부분에 형성된 복수의 제1 노치부들(N11)과 복수의 돌출부들(NP1, NP2, NP3, NP4) 및 복수의 경사부들(TP1, TP2, TP3, TP4)을 포함한다. 제1 노치부(N11)는 상기 제1 개구부(OP1)에 의해 서로 마주보는 상기 제1 서브 전극(SE1) 및 상기 제2 서브 전극(SE2)이 V자 형으로 잘린 한 쌍의 양각 노치들을 포함한다. 상기 돌출부들(NP1, NP2, NP3, NP4)은 상기 제2 서브 영역(SA2)의 직선부와 사선부가 만나는 부분에서 직선부의 길이 방향으로 상기 화소 전극(PEa)이 잘린 양각 노치이다. 상기 경사부들(TP1, TP2, TP3, TP4)은 상기 제2 서브 영역의 직선부와 사선부가 만나는 부분에서 상기 화소 전극(PEb) 측으로 경사진다. 상기 경사부들(TP1, TP2, TP3, TP4)은 상기 화소 전극(PEb)에 상기 돌출부들(NP1, NP2, NP3, NP4)이 형성된 제1 부분과 대각선으로 마주하는 상기 화소 전극(PEb)의 제2 부분에 형성될 수 있다.

도 6a 및 도 6b는 도 5에 도시된 화소 전극의 평면도이다.

도 6a 및 도 6b를 참조하면, 상기 제1 개구부(OP1)를 기준으로 상기 화소 영역(PA)의 중앙에 위치한 제1 서브 영역(SA1)에는 상기 제1 서브 전극(SE1)이 위치하고, 상기 제1 서브 영역(SA1)을 둘러싸는 제2 서브 영역(SA2)에는 상기 제2 서브 전극(SE2)이 위치한다. 상기 제1 개구부(OP1)는 상기 제2 방향(D2)으로 연장된 직선부(LP1)와, 상기 직선부(LP1)에 연결되어 상기 제1 및 제2 방향(D1, D2)과 교차하는 제3 방향(D3)으로 연장된 제1 사선부(LP2) 및 상기 제3 방향(D3)과 직교하는 제4 방향으로 연장된 제2 사선부(LP3)를 포함한다.

상기 화소 전극(PEb)은 상기 제1 개구부(OP1)의 경계부분에 형성된 복수의 제1 노치부들(N11)과 복수의 돌출부들(NP1, NP2, NP3, NP4) 및 복수의 경사부들(TP1, TP2, TP3, TP4)을 포함한다.

상기 경사부들(TP1, TP2, TP3, TP4)은 상기 직선부(LP1)와 상기 제1 사선부(LP2)가 만나는 부분 및 상기 직선부(LP1)와 상기 제2 사선부(LP3)가 만나는 부분에서 경사져 형성된다. 상기 경사부들(TP1, TP2, TP3, TP4) 각각은 상기 직선부(LP1)에서 상기 제1 서브 전극(SE1) 측으로 경사지게 잘린 형상을 가진다. 도시된 바와 같이, 상기 경사부들(TP1, TP2, TP3, TP4)은 상기 돌출부들(NP1, NP2, NP3, NP4)이 형성된 상기 제2 서브 전극(SE2)의 부분과 대각선으로 대향하는 상기 제1 서브 전극(SE1)에 형성될 수 있다.

상기 화소 전극(PEb)이 패터닝된 PVA 모드에서는, 상기 제1 개구부(OP1)에 대응하는 영역에서 액정 분자가 의도한 방향으로 제어되지 않는 싱귤러 포인트가 산발적으로 발생하는 것을 방지하기 위해 노치부를 고정된 위치에 형성하여 상기 싱귤러 포인트를 발생을 제어할 수 있다.

상기 제1 노치부(N11)가 형성된 영역에서는 상기 액정 분자들이 제1 방향성으로 배열되는 제1 싱귤러 포인트(SP1)가 형성된다. 또한 제1 노치부들(N11) 사이의 영역에서는 상기 액정 분자들이 상기 제1 방향성과 반대인 제2 방향성으로 배열되는 제2 싱귤러 포인트(SP2)가 자연적으로 형성된다.

예를 들면, 돌출부(NP3)는 상기 직선부(LP1)와 상기 제2 사선부(LP3)가 만나는 영역에 위치한다. 상기 돌출부(NP3)는 양각 노치로서, 상기 돌출부(NP3)와 인접한 상기 제1 노치부(N11) 사이의 영역에서 액정 분자의 배열을 제어하여 상기 제2 싱귤러 포인트(SP2)를 형성한다. 상기 돌출부들(NP1, NP2, NP3, NP4) 각각과 인접한 제1 노치부(N11) 사이의 영역에는 상기 제2 싱귤러 포인트(SP2)가 균일하게 형성될 수 있다.

또한, 상기 경사부들(TP1, TP2, TP3, TP4)에 의해 상기 직선부(LP1)와 상기 제1 사선부(LP2)가 만나는 부분 및 상기 직선부(LP1)와 상기 제2 사선부(LP3)가 만나는 부분에서 상기 제2 싱귤러 포인트(SP2)의 형성을 더욱 용이하게 할 수 있다.

따라서, 상기 제1 노치부들(N11), 상기 돌출부들(NP1, NP2, NP3, NP4) 및 상기 경사부들(TP1, TP2, TP3, TP4)에 의해 상기 제1 싱귤러 포인트(SP1) 및 상기 제2 싱귤러 포인트(SP2)를 균일하게 형성함으로써 액정 텍스쳐를 안정화할 수 있다.

실시예 3

도 7은 본 발명의 실시예 3에 따른 제1 표시 기판의 평면도이다.

도 7을 참조하면, 상기 제1 표시 기판은 복수의 게이트 라인들(GLn, GLn+1), 복수의 스토리지 라인들(STLn), 복수의 데이터 라인들(DLm, DLm+1) 및 복수의 화소 전극들(PEc)을 포함한다. 실시예 1에 따른 제1 표시 기판과 비교할 때, 본 실시예에 따른 제1 표시 기판의 화소 전극(PEc)은 복수의 제2 노치부들(N12)을 더 포함한다.

상기 화소 전극(PEc)은 상기 제1 개구부(OP1)의 경계 부분에 형성된 복수의 제1 노치부들(N11), 복수의 제2 노치부들(N12) 및 복수의 돌출부들(NP1, NP2, NP3, NP4)을 포함한다. 제1 노치부(N11)는 상기 제1 개구부(OP1)에 의해 서로 마주보는 상기 제1 서브 전극(SE1) 및 상기 제2 서브 전극(SE2)이 V자 형으로 잘린 한 쌍의 양각 노치들을 포함한다. 상기 제2 노치부(N12)는 상기 제1 개구부(OP1)에 의해 서로 마주보는 상기 제1 서브 전극(SE1) 및 상기 제2 서브 전극(SE2)이 V자 형으로 돌출된 한 쌍의 음각 노치들을 포함한다. 상기 돌출부들(NP1, NP2, NP3, NP4)은 상기 제2 서브 영역(SA2)의 직선부와 사선부가 만나는 부분에서 직선부의 길이 방향으로 상기 화소 전극(PEc)이 잘린 양각 노치이다.

도 8a 및 도 8b는 도 7에 도시된 화소 전극의 평면도이다.

도 8a 및 도 8b를 참조하면, 상기 제1 개구부(OP1)를 기준으로 상기 화소 영역의 중앙에 위치한 제1 서브 영역에는 상기 제1 서브 전극(SE1)이 위치하고, 상기 제1 서브 영역을 둘러싸는 제2 서브 영역에는 상기 제2 서브 전극(SE2)이 위치한다. 상기 제1 개구부(OP1)는 상기 제2 방향(D2)으로 연장된 직선부(LP1)와, 상기 직선부(LP1)에 연결되어 상기 제1 및 제2 방향(D1, D2)과 교차하는 제3 방향(D3)으로 연장된 제1 사선부(LP2) 및 상기 제3 방향(D3)과 직교하는 제4 방향으로 연장된 제2 사선부(LP3)를 포함한다.

상기 화소 전극(PEc)은 상기 제1 개구부(OP1)의 경계부분에 형성된 복수의 제1 노치부들(N11)과, 복수의 제2 노치부들(N12) 및 복수의 돌출부들(NP1, NP2, NP3, NP4)을 포함한다.

제1 노치부(N11)는 상기 제1 및 제2 서브 전극들(SE1, SE2)이 V자 형으로 잘린 한 쌍의 양각 노치들을 포함한다. 상기 제1 노치부(N11)는 상기 제1 및 제2 사선부들(LP2, LP3)에 의해 이격된 상기 제1 및 제2 서브 전극들(SE1, SE2)의 단부에 일정 간격으로 반복하여 형성된다. 양각 노치(161)는 상기 제1 개구부(OP1)의 경계선(BL) 즉, 상기 제1 서브 전극(SE1) 또는 상기 제2 서브 전극(SE2)의 단부가 V자 형으로 잘린 홈의 형태를 가진다.

제2 노치부(N12)는 상기 제1 및 제2 서브 전극들(SE1, SE2)이 V자 형으로 돌출된 한 쌍의 음각 노치들(163a)을 포함한다. 상기 제2 노치부(N12)는 상기 제1 및 제2 사선부들(LP2, LP3)에 의해 이격된 상기 제1 및 제2 서브 전극들(SE1, SE2)의 단부에 일정 간격으로 반복하여 형성되고, 상기 제1 노치부(N11)와 교대로 배치된다.

상기 제2 노치부(N12)는 상기 제1 서브 전극(SE1) 또는 상기 제2 서브 전극(SE2)의 내부에 설정된 기준선(RL)으로부터 상기 제1 개구부(OP1) 측으로 V자 형으로 돌출된 음각 노치(163a)와, 상기 기준선(RL)과 접하는 상기 음각 노치(163a)의 양측 단부와 상기 제1 서브 전극(SE1) 또는 상기 제2 서브 전극(SE2)의 단부인 상기 경계선(BL)을 연결하는 연결부(163b)를 포함한다. 상기 연결부(163b)는 상기 경계선(BL)과 상기 기준선(RL)과의 거리에 대응하는 기울기를 가진다. 상기 제1 개구부(OP1)의 폭은 상기 음각 노치(163a) 주변에서 상기 음각 노치(163a) 측으로 갈수록 점진적으로 증가하도록 형성된다.

상기 음각 노치(163a)는 상기 경계선(BL) 보다 낮은 상기 기준선(RL)으로부터 돌출되므로써 상기 제1 개구부(OP1)의 폭이 좁은 경우에도 상기 음각 노치(163a)의 높이를 감소시키지 않고 형성할 수 있다. 투과율 향상을 위해 상기 제1 개구부(OP1)의 폭이 약 10 ㎛ 에서 약 7 ㎛ 내지 약 8 ㎛ 로 감소하는 구조에서도 상기 음각 노치(163a)의 높이를 감소시키지 않고 원래의 높이로 형성할 수 있다. 따라서 상기 제2 노치부(N12)를 고정된 위치에 형성할 수 있다.

상기 제1 노치부(N11)가 형성된 영역에는 상기 액정 분자들이 제1 방향성으로 배열된 제1 싱귤러 포인트(SP1)가 형성된다. 또한 상기 제1 노치부(N11)와 인접한 상기 제2 노치부(N12)가 형성된 영역에는 상기 액정 분자들이 상기 제1 방향성과 반대인 제2 방향성으로 배열된 제2 싱귤러 포인트(SP2)가 형성된다. 상기 돌출부(NP3)는 양각 노치로서, 상기 돌출부(NP3)와 인접한 상기 제1 노치부(N11)의 주변 영역에는 상기 제2 싱귤러 포인트(SP2)가 형성된다.

따라서, 상기 제1 노치부들(N11), 상기 제2 노치부들(N12) 및 상기 돌출부들(NP1, NP2, NP3, NP4)에 의해 상기 제1 싱귤러 포인트(SP1) 및 상기 제2 싱귤러 포인트(SP2)를 균일하게 형성함으로써 액정 텍스쳐를 안정화할 수 있다.

실시예 4

도 9는 본 발명의 실시예 4에 따른 제1 표시 기판의 평면도이다.

도 9를 참조하면, 상기 제1 표시 기판은 복수의 게이트 라인들(GLn, GLn+1), 복수의 스토리지 라인들(STLn), 복수의 데이터 라인들(DLm, DLm+1) 및 복수의 화소 전극들(PEd)을 포함한다. 실시예 3에 따른 제1 표시 기판과 비교할 때, 본 실시예에 따른 제1 표시 기판의 화소 전극(PEd)은 상기 제2 노치부(N12)의 구조가 다르다.

도 10a 및 도 10b는 도 9에 도시된 화소 전극의 평면도이다.

도 10a 및 도 10b를 참조하면, 상기 제1 개구부(OP1)를 기준으로 내측에는 상기 제1 서브 전극(SE1)이 위치하고, 상기 외측에는 상기 제2 서브 전극(SE2)이 위치한다. 상기 제1 개구부(OP1)는 상기 제2 방향(D2)으로 연장된 직선부(LP1)와, 상기 직선부(LP1)에 연결되어 상기 제1 및 제2 방향(D1, D2)과 교차하는 제3 방향(D3)으로 연장된 제1 사선부(LP2) 및 상기 제3 방향(D3)과 직교하는 제4 방향으로 연장된 제2 사선부(LP3)를 포함한다.

상기 화소 전극(PEd)은 상기 제1 개구부(OP1)의 경계 부분에 형성된 복수의 제1 노치부들(N11), 복수의 제2 노치부들(N12) 및 복수의 돌출부들(NP1, NP2, NP3, NP4)을 포함한다.

제2 노치부(N12)는 상기 제1 및 제2 서브 전극들(SE1, SE2)이 V자 형으로 돌출된 한 쌍의 음각 노치들(164a)을 포함한다. 상기 제2 노치부(N12)는 상기 제1 및 제2 사선부들(LP2, LP3)에 의해 이격된 상기 제1 및 제2 서브 전극들(SE1, SE2)의 단부에 일정 간격으로 반복하여 형성되고, 상기 제1 노치부(N11)와 교대로 배치된다.상기 제2 노치부(N12)는 상기 제1 서브 전극(SE1) 또는 상기 제2 서브 전극(SE2)의 내부에 설정된 기준선(RL)으로부터 상기 제1 개구부(OP1) 측으로 V자 형의 돌출된 음각 노치(164a)와 상기 기준선(RL)과 접하는 상기 음각 노치(164a)의 양측 단부로부터 상기 기준선(RL)의 연장선상으로 연장된 제1 연결부(164b) 및 상기 제1 연결부(164b)와 상기 경계선(BL)을 경사져 연결하는 제2 연결부(164c)를 포함한다. 상기 제2 연결부(164c)는 상기 경계선(BL)과 상기 기준선(RL)과의 거리에 대응하는 기울기를 가진다. 상기 제1 개구부(OP1)의 폭은 상기 음각 노치(164a) 주변에서 상기 음각 노치(164a) 측으로 갈수록 점진적으로 증가하도록 형성된다.

상기 음각 노치(164a)는 상기 경계선(BL) 보다 낮은 상기 기준선(RL)으로부터 돌출되므로써 상기 제1 개구부(OP1)의 폭이 좁은 경우에도 상기 음각 노치(164a)의 높이를 감소시키지 않고 형성할 수 있다. 투과율 향상을 위해 상기 제1 개구부(OP1)의 폭이 약 10 ㎛ 에서 약 7 ㎛ 내지 약 8 ㎛ 로 감소하는 구조에서도 상기 음각 노치(164a)의 높이를 감소시키지 않고 원래의 높이로 형성할 수 있다. 따라서 상기 제2 노치부(N12)를 고정된 위치에 형성할 수 있다.

실시예 5

도 11은 본 발명의 실시예 5에 따른 제2 표시 기판의 평면도이다.

도 11을 참조하면, 상기 제2 표시 기판은 차광 부재(211), 컬러 필터(221) 및 공통 전극(CEb)을 포함한다. 실시예 1의 제2 표시 기판과 비교할 때, 본 실시예의 제2 표시 기판의 공통 전극(CEb)은 제4 노치부(N22)의 구조가 다르다.

상기 공통 전극(CEb)은 제2 개구부(OP2)가 형성된다. 상기 제2 개구부(OP2)는 제3 방향(D3)으로 연장된 제3 사선부(LP4) 및 제4 방향(D4)으로 연장된 제4 사선부(LP5)를 포함한다. 상기 제2 개구부(OP2)는 상기 제3 및 제4 사선부들(LP4, LP5)에 형성된 제3 노치부(N21) 및 제4 노치부(N22)를 포함한다.

상기 제3 노치부(N21)는 상기 제2 개구부(OP2)의 경계선으로부터 상기 공통 전극(CEb) 측의 방향으로 오버 패터닝된 한 쌍의 양각 노치들을 포함한다. 상기 제4 노치부(N22)는 상기 공통 전극(CEb)의 내부로부터 상기 제2 개구부(OP2)측의 방향으로 돌출된 한 쌍의 음각 노치들을 포함한다.

도 12는 도 11에 도시된 공통 전극의 확대도이다.

도 11 및 도 12를 참조하면, 상기 공통 전극(CEb)은 상기 제2 개구부(OP2)에 의해 복수의 도메인들로 나누어진다. 상기 제2 개구부(OP2)는 상기 제3 방향(D3)으로 연장된 제3 사선부(LP4) 및 상기 제4 방향(D4)과 직교하는 제4 방향으로 연장된 제4 사선부(LP5)를 포함한다.

상기 공통 전극(CEb)은 상기 제2 개구부(OP2)의 경계 부분에 형성된 복수의 제3 노치부들(N21) 및 복수의 제4 노치부들(N22)을 포함한다.

제3 노치부(N21)는 상기 공통 전극(CEb)이 V자 형으로 잘린 한 쌍의 양각 노치들(231)을 포함한다. 상기 제1 노치부(N11)는 상기 제1 및 제2 사선부들(LP4, LP5)에 의해 이격된 상기 공통 전극(CEb)의 단부에 일정 간격으로 반복하여 형성된다. 양각 노치(231)는 상기 제2 개구부(OP2)의 경계선(BL)에서 상기 공통 전극(CEb) 내부로 들어간 V자 형상의 홈이다.

제4 노치부(N22)는 상기 공통 전극(CEb)이 V자 형으로 돌출된 한 쌍의 음각 노치들(233a)을 포함한다. 상기 제4 노치부(N22)는 상기 제1 및 제2 사선부들(LP2, LP3)에 의해 이격된 상기 공통 전극(CEb)의 단부에 일정 간격으로 반복하여 형성되고, 상기 제3 노치부(N21)와 교대로 배치된다.

상기 제4 노치부(N22)는 상기 공통 전극(CEb)의 내부에 설정된 기준선(RL)으로부터 상기 제2 개구부(OP2) 측으로 V자 형으로 돌출된 음각 노치(233a)와, 상기 기준선(RL)과 접하는 상기 음각 노치(233a)의 양측 단부와 상기 공통 전극(CEb)의 단부인 상기 경계선(BL)을 연결하는 연결부(233b)를 포함한다. 상기 연결부(233b)는 상기 경계선(BL)과 상기 기준선(RL)과의 거리에 대응하는 기울기를 가진다. 상기 제2 개구부(OP2)의 폭은 상기 음각 노치(233a) 주변에서 상기 음각 노치(233a) 측으로 갈수록 점진적으로 증가하도록 형성된다.

상기 음각 노치(233a)는 상기 경계선(BL) 보다 낮은 상기 기준선(RL)으로부터 돌출되므로써 상기 제2 개구부(OP2)의 폭이 좁은 경우에도 상기 음각 노치(233a)의 높이를 감소시키지 않고 형성할 수 있다. 따라서 상기 제4 노치부(N22)를 용이하게 형성할 수 있다.

상기 제3 노치부(N21)가 형성된 영역에서는 상기 액정 분자들이 제1 방향성으로 배열된 제1 싱귤러 포인트(SP1)가 형성된다. 또한 상기 제3 노치부(N21)와 인접한 상기 제4 노치부(N22)가 형성된 영역에서는 상기 액정 분자들이 상기 제1 방향성과 반대인 제2 방향성으로 배열된 제2 싱귤러 포인트(SP2)가 형성된다.

따라서, 상기 제3 및 제4 사선부들(LP4, LP5)에 형성된 상기 제3 노치부들(N21) 및 상기 제4 노치부들(N22)에 의해 상기 제1 싱귤러 포인트(SP1) 및 상기 제2 싱귤러 포인트(SP2)를 균일하게 형성함으로써 액정 텍스쳐를 안정화할 수 있다.

도 13a 내지 도 13c는 도 11에 도시된 제2 표시 기판의 제조 공정을 설명하기 위한 단면도들이다.

도 11 및 도 13a를 참조하면, 제2 베이스 기판(201) 위에 차광층(210)을 형성한다. 상기 차광층(210)을 투과부(510)와 차광부(520)를 포함하는 마스크(500)를 이용하여 차광 패턴(211)으로 패터닝한다. 상기 차광 패턴(211)은 매트릭스 형상으로 형성된다.

도 11 및 도 13b를 참조하면, 상기 차광 패턴(211)이 형성된 상기 제2 베이스 기판(201) 위에 컬러 필터층(220)을 형성한다. 상기 컬러 필터층(220)을 투과부(610)와 차광부(620)를 포함하는 마스크(600)를 이용하여 컬러 필터(221)로 패터닝한다. 상기 컬러 필터(221)는 상기 차광 패턴(211)에 의해 정의된 상기 제2 베이스 기판(201)의 투과 영역에 형성된다.

도 11 및 도 13c를 참조하면, 상기 컬러 필터(221)가 형성된 상기 제2 베이스 기판(201) 위에 투명 도전층을 형성하고, 제5 포토레지스트 패턴(PR5)을 이용하여 상기 제2 개구부(OP2)가 형성된 상기 공통 전극(CEb)을 형성한다.

실시예 6

도 14는 본 발명의 실시예 6에 따른 제2 표시 기판의 평면도이다.

도 14를 참조하면, 상기 제2 표시 기판은 차광 부재(211), 컬러 필터(221) 및 공통 전극(CEc)을 포함한다. 상기 공통 전극(CEb)은 제2 개구부(OP2)가 형성된다. 상기 제2 개구부(OP2)는 제3 방향(D3)으로 연장된 제3 사선부(LP4) 및 제4 방향(D4)으로 연장된 제4 사선부(LP5)를 포함한다. 상기 제2 개구부(OP2)는 상기 제3 및 제4 사선부들(LP4, LP5)에 형성된 제3 노치부(N21) 및 제4 노치부(N22)를 포함한다. 실시예 5에 따른 제2 표시 기판과 비교할 때, 본 실시예에 따른 제2 표시 기판의 공통 전극(CEc)은 제4 노치부(N22)의 구조가 다르다.

도 15는 도 14에 도시된 공통 전극의 확대도이다.

도 14 및 도 15를 참조하면, 상기 공통 전극(CEb)은 상기 제2 개구부(OP2)에 의해 복수의 도메인들로 나누어진다. 상기 제2 개구부(OP2)는 상기 제3 방향(D3)으로 연장된 제3 사선부(LP4) 및 상기 제4 방향(D4)과 직교하는 제4 방향으로 연장된 제4 사선부(LP5)를 포함한다.

제4 노치부(N22)는 상기 공통 전극(CEb)이 V자 형으로 돌출된 한 쌍의 음각 노치들(234a)을 포함한다. 상기 제4 노치부(N22)는 상기 제1 및 제2 사선부들(LP2, LP3)에 의해 이격된 상기 공통 전극(CEb)의 단부에 일정 간격으로 반복하여 형성되고, 상기 제3 노치부(N21)와 교대로 배치된다.

상기 제4 노치부(N22)는 상기 공통 전극(CEc)의 내부에 설정된 기준선(RL)으로부터 상기 제2 개구부(OP2) 측으로 V자 형상으로 돌출된 음각 노치(234a)와, 상기 기준선(RL)과 접하는 상기 음각 노치(234a)의 양측 단부로부터 상기 기준선(RL)의 연장선상으로 연장된 제1 연결부(234b) 및 상기 제1 연결부(234b)와 상기 제2 개구부(OP2)의 상기 경계선(BL)을 경사져 연결하는 제2 연결부(234c)를 포함한다. 상기 제2 연결부(234c)는 상기 경계선(BL)과 상기 기준선(RL)과의 거리에 대응하는 기울기를 가진다. 상기 제2 개구부(OP2)의 폭은 상기 음각 노치(234a) 주변에서 상기 음각 노치(234a) 측으로 갈수록 점진적으로 증가하도록 형성된다.

상기 음각 노치(234a)는 상기 경계선(BL) 보다 낮은 상기 기준선(RL)으로부터 돌출되므로써 상기 제2 개구부(OP2)의 폭이 좁은 경우에도 상기 음각 노치(234a)의 높이를 감소시키지 않고 형성할 수 있다. 따라서 상기 제4 노치부(N22)를 용이하게 형성할 수 있다.

이상에서 설명한 바와 같이, 본 실시예들에 따르면, 개구부의 사선부와 직선부가 만나는 부분의 제2 서브 전극에 V자 형의 돌출부를 형성함으로써 고정된 위치에 싱귤러 포인트를 균일하게 분포시킬 수 있다. 또한, 양각 노치들을 포함하는 제1 노치부들 사이에 개구부의 경계선 보다 낮은 기준선으로부터 V자 형으로 돌출된 음각 노치들을 포함하는 제2 노치부를 형성함으로써 고정된 위치에 싱귤러 포인트를 균일하게 분포시킬 수 있다. 따라서 PVA 모드에서 개구부가 형성된 영역에 싱귤러 포인트를 균일하게 분포시킴으로써 액정 텍스쳐를 안정화할 수 있다.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100 : 제1 표시 기판 200 : 제2 표시 기판
300 : 액정층 PEa, PEb, PEc, PEd : 화소 전극
CEa, CEb : 공통 전극 N11 : 제1 노치부
N12 : 제2 노치부 N21 : 제3 노치부
N22 : 제4 노치부 NP1, NP2, NP3, NP4 : 돌출부
TP1, TP2, TP3, TP4 : 경사부

Claims

베이스 기판 위에 제1 방향으로 연장된 게이트 라인;
상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터 라인; 및
상기 베이스 기판의 화소 영역에 배치되고, 상기 제1 방향으로 연장된 직선부와 상기 제1 및 제2 방향과 교차하는 제3 방향으로 연장된 사선부, 및 상기 직선부와 상기 사선부가 만나는 부분에서 상기 직선부의 길이 방향으로 돌출된 돌출부를 포함하는 개구부에 의해 서로 이격되고 동일 극성의 전압이 인가되는 제1 서브 전극 및 제2 서브 전극을 포함하는 화소 전극을 포함하는 표시 기판.
제1항에 있어서, 상기 화소 전극은 상기 사선부에 의해 이격된 상기 제1 및 제2 서브 전극들에 V자 형으로 잘린 한 쌍의 양각 노치들이 형성된 제1 노치부를 더 포함하는 것을 특징으로 하는 표시 기판.
제1항에 있어서, 상기 화소 전극은 상기 직선부와 상기 사선부가 만나는 부분에서 상기 화소 전극 측으로 경사진 경사부를 더 포함하는 표시 기판.
제1항에 있어서, 상기 화소 영역은 상기 개구부에 의해 제1 서브 영역과 상기 제1 서브 영역을 둘러싸는 제2 서브 영역으로 나누어지고,
상기 제1 서브 전극은 상기 제1 서브 영역에 배치되고, 상기 제2 서브 전극은 상기 제2 서브 영역에 배치되는 것을 특징으로 하는 표시 기판.
제1항에 있어서, 상기 화소 전극은 상기 사선부에 의해 이격된 상기 제1 및 제2 서브 전극들의 단부에 V자 형으로 돌출된 한 쌍의 음각 노치들이 형성된 제2 노치부를 더 포함하고,
상기 제2 노치부는 상기 제1 노치부와 인접하게 위치하는 것을 특징으로 하는 표시 기판.
제5항에 있어서, 상기 제2 노치부의 음각 노치는 상기 제1 또는 제2 서브 전극의 내부에 위치한 기준선으로부터 상기 개구부 측으로 돌출된 것을 특징으로 하는 표시 기판.
제6항에 있어서, 상기 개구부의 폭은 상기 음각 노치 측으로 갈수록 점진적으로 증가하는 것을 특징으로 하는 표시 기판.
제7항에 있어서, 상기 제2 노치부는 상기 V자 형으로 돌출된 음각 노치와, 상기 기준선과 접하는 상기 음각 노치의 양측 단부로부터 상기 개구부 측으로 경사져 연장된 연결부를 포함하는 것을 특징으로 하는 표시 기판.
제7항에 있어서, 상기 제2 노치부는 상기 V자 형으로 돌출된 음각 노치와, 상기 기준선과 접하는 상기 음각 노치의 양측 단부로부터 상기 기준선의 연장선상으로 연장된 제1 연결부와 상기 제1 연결부의 단부로부터 상기 개구부 측으로 경사져 연장된 제2 연결부를 포함하는 것을 특징으로 하는 표시 기판.
제1항에 있어서, 상기 데이터 라인과 상기 게이트 라인 및 상기 제1 서브 전극에 연결된 제1 트랜지스터; 및
상기 데이터 라인과 상기 게이트 라인 및 상기 제2 서브 전극에 연결된 제2 트랜지스터를 포함하는 표시 기판.
제7항에 있어서, 상기 게이트 라인에 연결된 분담 커패시터; 및
상기 제2 서브 전극과, 상기 게이트 라인과 인접한 게이트 라인 및 분담 커패시터에 연결된 제3 트랜지스터를 더 포함하는 표시 기판.
제1 방향으로 연장된 게이트 라인과 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터 라인 및 상기 제1 방향으로 연장된 직선부와 상기 제1 및 제2 방향과 교차하는 제3 방향으로 연장된 제1 사선부, 및 상기 직선부와 상기 제1 사선부가 만나는 부분에서 상기 직선부의 길이 방향으로 돌출된 돌출부를 포함하는 제1 개구부에 의해 서로 이격되고 동일 극성의 전압이 인가되는 제1 서브 전극 및 제2 서브 전극을 포함하는 화소 전극을 포함하는 제1 표시 기판;
상기 제1 개구부와 어긋난 위치에 제2 개구부가 형성된 공통 전극을 포함하는 제2 표시 기판; 및
상기 제1 및 제2 표시 기판 사이에 배치된 액정층을 포함하는 표시 패널.
제12항에 있어서, 상기 화소 전극은 상기 사선부에 의해 이격된 상기 제1 및 제2 서브 전극들에 V자 형으로 잘린 한 쌍의 양각 노치들이 형성된 제1 노치부를 더 포함하는 것을 특징으로 하는 표시 패널.
제12항에 있어서, 상기 화소 전극은 상기 직선부와 상기 제1 사선부가 만나는 부분에는 상기 화소 전극 측으로 경사진 경사부를 더 포함하는 표시 패널.
제12항에 있어서, 상기 화소 전극은 상기 베이스기판의 화소 영역에 배치되고, 상기 화소 영역은 상기 개구부에 의해 제1 서브 영역과 상기 제1 서브 영역을 둘러싸는 제2 서브 영역으로 나누어지고,
상기 제1 서브 전극은 상기 제1 서브 영역에 배치되고, 상기 제2 서브 전극은 상기 제2 서브 영역에 배치되는 것을 특징으로 하는 표시 패널.
제12항에 있어서, 상기 화소 전극은 상기 사선부에 의해 이격된 상기 제1 및 제2 서브 전극들의 단부에 V자 형으로 돌출된 한 쌍의 음각 노치들이 형성된 제2 노치부를 더 포함하고,
상기 제2 노치부는 상기 제1 노치부와 인접하게 위치하는 것을 특징으로 하는 표시 패널.
제16항에 있어서, 상기 제2 노치부의 음각 노치는 상기 제1 또는 제2 서브 전극의 내부에 위치한 기준선으로부터 상기 제1 개구부 측으로 돌출된 것을 특징으로 하는 표시 패널.
제17항에 있어서, 상기 제1 개구부의 폭은 상기 음각 노치 측으로 갈수록 점진적으로 증가하는 것을 특징으로 하는 표시 패널.
제18항에 있어서, 상기 제2 노치부는 상기 V자 형으로 돌출된 음각 노치와, 상기 기준선과 접하는 상기 음각 노치의 양측 단부로부터 상기 제1 개구부 측으로 경사져 연장된 연결부를 포함하는 것을 특징으로 하는 표시 패널.
제18항에 있어서, 상기 제2 노치부는 상기 V자 형으로 돌출된 음각 노치와, 상기 기준선과 접하는 상기 음각 노치의 양측 단부로부터 상기 기준선의 연장선상으로 연장된 제1 연결부와 상기 제1 연결부의 단부로부터 상기 개구부 측으로 경사져 연장된 제2 연결부를 포함하는 것을 특징으로 하는 표시 패널.
제12항에 있어서, 상기 제1 표시 기판은
상기 데이터 라인과 상기 게이트 라인 및 상기 제1 서브 전극에 연결된 제1 트랜지스터; 및
상기 데이터 라인과 상기 게이트 라인 및 상기 제2 서브 전극에 연결된 제2 트랜지스터를 포함하는 표시 패널.
제21항에 있어서, 상기 제1 표시 기판은
상기 게이트 라인에 연결된 분담 커패시터; 및
상기 제2 서브 전극과, 상기 게이트 라인과 인접한 게이트 라인 및 분담 커패시터에 연결된 제3 트랜지스터를 더 포함하는 표시 패널.
제12항에 있어서, 상기 공통 전극은 상기 제2 개구부에 의해 이격된 부분에 V자 형으로 잘린 한 쌍의 양각 노치들이 형성된 제3 노치부; 및
상기 제3 노치부와 인접하게 위치하고 상기 제2 개구부에 의해 이격된 부분에 상기 V자 형으로 돌출된 한 쌍의 음각 노치들이 형성된 제4 노치부를 더 포함하는 표시 패널.
제23항에 있어서, 상기 제4 노치부의 음각 노치는 상기 공통 전극의 내부에 위치한 기준선으로부터 상기 제2 개구부 측으로 돌출된 것을 특징으로 하는 표시 패널.
제24항에 있어서, 상기 제2 개구부의 폭은 상기 음각 노치 측으로 갈수록 점진적으로 증가하는 것을 특징으로 하는 표시 패널.
제25항에 있어서, 상기 제4 노치부는 상기 V자 형으로 돌출된 음각 노치와, 상기 기준선과 접하는 상기 음각 노치의 양측 단부로부터 상기 제2 개구부 측으로 경사져 연장된 연결부를 포함하는 것을 특징으로 하는 표시 패널.
제25항에 있어서, 상기 제4 노치부는 상기 V자 형으로 돌출된 음각 노치와, 상기 기준선과 접하는 상기 음각 노치의 양측 단부로부터 상기 기준선의 연장선상으로 연장된 제1 연결부와 상기 제1 연결부의 단부로부터 상기 제2 개구부 측으로 경사져 연장된 제2 연결부를 포함하는 것을 특징으로 하는 표시 패널.