[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20100073974A - 두 기판을 본딩하는 방법 - Google Patents

두 기판을 본딩하는 방법 Download PDF

Info

Publication number
KR20100073974A
KR20100073974A KR1020090096805A KR20090096805A KR20100073974A KR 20100073974 A KR20100073974 A KR 20100073974A KR 1020090096805 A KR1020090096805 A KR 1020090096805A KR 20090096805 A KR20090096805 A KR 20090096805A KR 20100073974 A KR20100073974 A KR 20100073974A
Authority
KR
South Korea
Prior art keywords
bonding
substrates
substrate
activation
mbar
Prior art date
Application number
KR1020090096805A
Other languages
English (en)
Inventor
아르노 카스텍스
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20100073974A publication Critical patent/KR20100073974A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

본 발명은 두 기판들 중에서 적어도 하나의 기판에 활성화 처리를 적용하는 단계 및 부분적 진공 상태에서 상기 두 기판들에 대해 접촉 단계를 수행하는 단계를 포함하는, 두 기판들을 본딩하는 방법에 관한 것이다. 상기 두 단계들의 결합 때문에, 상기 본딩을 수행하고 감소된 수의 본딩 보이드를 갖는 높은 본딩 에너지를 얻는 것이 가능하다. 본 발명은 처리된 또는 적어도 부분적으로 처리된 장치들을 포함하는 기판에 특히 적용 가능하다.
기판, 본딩, 보이드

Description

두 기판을 본딩하는 방법 {Method for bonding two substrates}
본 발명은 두 기판을 본딩하는 방법에 관한 것으로, 더 구체적으로는, 상기 두 기판들 중 적어도 하나는 처리되었거나 적어도 부분적으로 처리된 장치들을 포함할 수 있는, 두 기판을 본딩하는 방법에 관한 것이다. 이러한 종류의 본딩 상황은, 가령 후면 조사 CMOS 이미저(imager) 구조물들의 제조 공정에서, 상기 CMOS 이미저의 광학전자(opto-electronic) 장치들을 포함하는 제 1 기판이 제 2 기판에 본딩될 때 발생한다. 본딩 이후, 상기 제 1 기판은 바람직하게는 그라인딩(grinding)에 의해 얇아져서, 빛이 후면을 통해 상기 장치 안으로 입사할 수 있게 된다.
본딩 시, 두 개의 기판들간의 접착은 분자력(Van de Waals forces)을 통해 이루어진다. 양질의 본딩을 달성하고, 이어지는 박막화(thinning) 단계를 원활히 하기 위해, 적어도 700 내지 1000 mJ/m2 또는 그 이상의 높은 본딩 에너지를 얻는 것이 필수적이다. 선행 기술에서는 일반적으로 1000℃도 이상의 온도에서 조립품을 가열함으로써 높은 본딩 에너지를 얻는다.
유감스럽게도, 본딩된 조립품을 높은 온도에 노출시키는 것이 불가능한 상황 들이 있다. 가령 장치들이 기판들 중 한 개의 기판 상에 존재하고, 본딩 에너지를 개선하기 위한 표준 열 처리가 수행될 수 없을 때가 그러한 예에 해당된다. 표준 열 처리에서 약 1000 내지 1100℃의 고온은 장치들이 기능하는데에 부정적인 영향을 미치는데, 이는 가령 장치들을 형성하는 도펀트(dopant) 농축물(concentrations)의 유포 또는 금속의 확산 때문이다. 앞서 언급한 온도를 사용함으로써, 1.5J/m2 내지 2J/m2 범위의 본딩 에너지가 관찰되었다.
본딩된 조립품에 대한 고온 어닐링(annealing)의 대안으로서, 가령 본딩될 표면들에 대한 저온 어닐링으로 이어지는, 본딩될 표면들에 대한 플라스마 활성화와 같은 표면 활성화 단계들을 통해 고 본딩 에너지를 달성하는 것이 제안되었다. 그러나, 이러한 단계들은 가령 엣지 보이드(edge void)와 같은 본딩 보이드로 이어짐으로써, 본딩된 인터페이스에 결함을 가져올 수 있는 것으로 관찰되었다. 또한, 본딩 에너지가 높을수록, 엣지 보이드의 수가 높아진다는 점이 관찰되었다. 이러한 현상은 특히 비-이전층(non-transferred layer)들이 전자 장치들을 포함하는 경우에 제조수율(fabrication yield)에 부정적인 영향을 미친다.
따라서, 본 발명의 목적은 고온 열처리의 부재시, 만족스러운 본딩 에너지를 달성할 수 있는 본딩 방법을 제공하는 것이다.
이러한 목적은 청구항 1에 따른 방법으로 달성된다. 이에 따라, 두 개의 기판들을 본딩하는 방법은, a) 상기 두 개의 기판들 중 적어도 한 개의 기판에 활성화 처리를 적용하는 단계 , 그리고 b)부분적 진공 상태에서 상기 두 개의 기판들을 접촉하는 단계를 수행하는 단계,를 포함한다.
본 발명의 놀라운 점은, 알려진 본딩 방법들과 비교해 감소된 엣지 보이드 수와 700-1000 mJoule/m2순으로의 바람직한 수준의 본딩 에너지로 이끄는 것이 두 단계들 a) 및 b)의 결합이라는 사실이다. 또한, 단지 표준 러프 펌프들(standard rough pumps)만을 사용함으로써 용이하게 도달가능한 부분적 진공 상태를 적용함으로써, 상기 방법은 빠르고 용이하게 수행 가능하다. 열 확장 계수가 너무 달라서 표준 열 어닐 방법들을 적용할 수 없는 두 개의 기판들로도 높은 본딩 품질, 즉 엣지 보이드가 전혀 없거나 줄어든, 높은 본딩 품질을 달성할 수 있다. 마지막으로, 본 발명의 방법으로 관찰된 본딩 품질은, 취약한 평면(plane of weakness)을 규정하기 위해 이온들이 도너 웨이퍼에 주입되는, Smart CutTM 기술에 따른 층 이전을 수행하기에 충분하다. 이후, 상기 도너 웨이퍼를 포함하는 본딩된 조립품은 엣지 결함이 없거나 수가 줄어든 상태에서, 그리고 비교적 낮은 온도에도 불구하고 분리될 수 있다.
바람직하게는, 상기 두 개의 기판들 중에서 적어도 한 개는 처리되었거나 적어도 부분적으로 처리된 장치들을 포함할 수 있다.
여기에서, "장치"라는 용어는 다른 것들보다도 축전지(capacitor) 및/또는 트랜지스터 구조물들을 포함하는 전자 장치들이나 광전자 장치들과 같은 최종 장치들에 적어도 부분적으로 속하는 기판들 중 적어도 한 개의 기판상의 구조물에 관한 것이다. 본 발명이, 높은 본딩 에너지를 필요로 하지만 고온에는 노출될 수 없고 및/또는 엣지 보이드의 존재로 곤란을 겪는 임의의 본딩된 구조물에도 적용될 수 있다는 것이 본 발명 특유의 이점이다. 장치들이 기판들 중 한 개의 기판 안 또는 상에 존재할 때 그러하다.
본 발명의 유리한 실시예에 따르면, 부분적 진공 상태는, 1-50 토르(Torr) (1.33mbar-66.7mbar), 바람직하게는 1-20 토르(Torr)(1.33mbar-26.6mbar), 바람직하게는 10 내지 20 토르(Torr)(13.3mbar-26.6mbar)의 압력을 가질 수 있다. 이러한 수준의 진공 상태는, 이와 동시에 비용적 이점을 갖는 러프 펌프(rough pump)들로서 쉽고 빠르게 도달 가능하다. 따라서, 바라는 본딩 에너지 및 줄어든 결함 수준에 도달하기 위해 2차적 진공 상태로까지 갈 필요가 없다.
유리하게는, b) 단계는 실온, 특히 18 내지 26℃ 범위의 온도에서 수행될 수 있다. 부분적 진공 상태하에서 접촉하는 단계를 실온에서 수행할 가능성은 본 과정의 실질적인 실현을 원활하게 만든다.
바람직하게는, 본딩 이후 및 이어지는 처리 단계 중에서, 본딩된 기판들은 최대 500℃, 바람직하게는 최대 300℃의 온도에 노출된다. 본 발명의 방법에 따르면, 본딩 에너지는 이어지는 처리들을 감당하기에 충분히 높고, 이와 동시에, 선행 기술에 비해 본딩 보이드의 수가 적게 관찰되는데, 이는 본딩을 향상시킨다. 또한, 가령 금속의 확산, 금속 라인 융합 및/또는 접촉으로 인한, 이미 처리된 층들 안에 위치한 백 사이드 이미저(back side imager)와 같은 장치들의 퇴화를 막을 수 있다.
바람직한 실시예에 따르면, 활성화 처리는 본딩될 표면(들)에 대한 플라스마 활성화, 연마 단계(polishing step), 클리닝 단계(cleaning step), 및 쓸기 단계(brushing step) 중 적어도 한 개의 단계를 포함할 수 있다. 여기서, 처리되었거나 적어도 부분적으로 처리된 장치들을 갖지 않는 기판에 대한 활성화 처리는 클리닝 단계, 플라스마 활성화, 클리닝 단계 및 쓸기 단계를 이러한 순서로 포함하는 것이 더 바람직하다. 또한, 처리된 또는 적어도 부분적으로 처리된 장치들을 갖는 기판에 대한 활성화 처리는 연마 단계와 클리닝 단계를 이러한 순으로 포함하는 것이 바람직할 수 있다. 또한 더 바람직하게는, 활성화 처리는 클리닝 이후에 플라스마 활성화 단계 및/또는 쓸기 단계를 더 포함할 수 있다. 이러한 처리들을 통해, 본딩 에너지에 있어서 좀 더 최적화된 결과를 달성할 수 있다.
유리한 실시예에 따르면, 접촉하는 단계는 건조한 공간, 특히 100ppm H2O 분자 이하의 건조한 공간에서 수행될 수 있다. 이렇듯 건조한 대기는 결함, 특히 엣 지 보이드와 같은 결함의 발생을 더 줄여준다.
더 유리하게는, 상기 접촉하는 단계는 중립적 공간, 특히 아르곤 및/또는 질소 공간에서 수행될 수 있다.
바람직한 변형에 따르면, 본 발명의 방법은 유전층, 특히 산화물층을, 상기 유전층의 표면과 제 2 기판의 어느 한 표면 사이에서 본딩이 발생하는, 처리된 장치들 위에 제공하는 단계를 더 포함할 수 있다. 상기 유전층은, 가령 PECVD이 적층된 산화물일 수 있는데, 상기 PECVD 적층된 산화물층은 5 Å RMS 이하의 표면 조도(roughness)를 나타내도록 평탄화(planarised) 된다. 따라서, 본딩은, 소정의 조건하에 상기 기판들 중 적어도 하나의 기판 상에서, 처리된 장치 구조물들의 토폴로지(topology)에 독립적으로 수행될 수 있다.
바람직하게는, 본 발명의 방법은 본딩 이후에, 두 기판들 중 적어도 하나를 박막화(thinning)하는 단계를 추가적으로 포함할 수 있다. 본 발명에 따라 달성된 높은 본딩 에너지 및 감소된 본딩 보이드의 수로 인해, 박막화는 본딩 이후, 심지어는 제한된 열 처리 이후에 수행하는 것이 가능하다.
마지막으로, 본 발명은 또한 상술한 방법들 중 하나의 방법에 따라 제조된 기판들 상에 제공된 광전자 장치들에 관한 것이다.
본 발명에 따른 본딩 방법에 의하면,높은 본딩 에너지를 달성할 수 있고, 이 달성된 높은 본딩 에너지로 인해, 이전된 층의 엣지가 고품질이고, 균일한 아웃라인을 나타내며, 상기 도너 웨이퍼에 대한 기계적 박막화로 인한 웨이퍼 엣지의 크 래킹이나 찢어짐이 없는 등의 효과를 제공할 수 있다.
다음에서는 본 발명의 유리한 실시예들이 다음의 도면들을 참조로 상세하게 기술될 것이다.
도 1a는 도너 기판으로도 불리는 제 1 기판(1)을 도식하고 있다. 이 실시예에서, 상기 도너 기판은, 가령 실리콘 웨이퍼와 같은 베이스 기판(7) 상에 제공된 매장된 산화물층(5) 상에 제공된 실리콘층(3)을 갖는 SOI(silicon-on-insulator) 웨이퍼이다. SOI 기판 대신에, 플레인 실리콘 웨이퍼, 게르마늄 비화물 웨이퍼 또는 게르마늄 온 인슐레이터(germanium on insulator) 등과 같은 그 어떤 적합한 기판도 상기 제 1 기판으로 사용될 수 있다. 전자 장치들 또는 광전자 장치들과 같은 처리된 장치들(9)은 상기 제 1 기판(1)의 반도체층(3) 내에서 및/또는 상에서 이미 제조되었다. 전형적으로, 상기 장치들(9)과 함께 상기 반도체층(3)은 가령 15Чm의 약 2 내지 30Чm의 두께를 갖는다. 상기 제 1 기판(1) 상에 존재하는 상기 장치들(9)은 완전히 처리되거나 또는 부분적으로만 처리될 수 있는데, 이는 이후의 처리 단계들에서 상기 장치들이 가령 제공된 전기 연결들 등에 의해 마무리될 것이라는 것을 의미한다.
도 1b는 상기 장치들(9) 상에 가령 산화물과 같은 유전층(11)을 제공하는 것으로 이루어진 다음 단계를 도식하고 있다. 이 실시예에서의 유전층(11)은 플라스마 제조공정(Plasma enhanced CVD)과 같은 적합한 과정을 사용해 적층된다. 이 층(11)의 적층에 이어, 평면화 단계가 수행되는데, 가령, 상기 유전층(11)이 고름 층(leveling layer)의 역할을 할 수 있도록, 5 Å RMS 이하의 표면 거침성을 얻기 위해, 화학적 기계 연마(chemical mechanical polishing-CMP)를 사용해 수행된다.
도 1c는 여기서는 소위 지지 기판으로 불리는 제 2 기판(13)을 도식하는데, 이것은 전형적으로는 실리콘 웨이퍼이지만, 그 어떤 적합한 물질일 수 있다. 본딩에 앞서, 약 0.5 내지 2.5Чm의 두께를 갖는 지지 기판(13) 상에 산화물층(15)을 제공하기 위한 산화 단계가 수행된다. 이에 대한 대안으로서, 산화물 형성 단계 없이 또는 상기 지지 기판 상에 산화물을 적층함으로써 그 후의 본딩이 수행된다.
이후, 도 1d에 도시된 바대로, 상기 장치들 및 유전층(11) 및/또는 그 산화물층(15)을 갖는 상기 지지 기판(13)을 갖는 상기 도너 기판(1)이 활성화된다.
상기 도너 기판(1)를 활성화하는 경우, 가장 먼저 추가적인 제 2 연마 단계가 수행된다. 상기 표면이 활성화되고 본딩 준비가 되도록, 물질의 제거는 전형적으로 1 마이크론 이하 또는 심지어는 0.3 마이크론 이하이다. 상기 연마 단계는 클리닝 단계로 이어지는데, 이 단계에서는 가령 상기 표면을 문지르고 입자들을 제거하기 위해 SC1을 세정하거나, 슬러리 잔여물을 연마하는 것을 포함할 수 있다. 이러한 단계들은, 상기 유전층(11)의 표면 상에서 수행되는데, 상기 유전층(11)은 이어지는 처리 단계에서 발생할 본딩이 일어나는 표면을 나타낸다. 그러나 상기 연마 단계가 생략되는 경우도 있다.
한 변형된 예에 따르면, 상기 도너 기판의 활성화는, 쓸기 단계로 이어지거나 이어지지 않는, O2 및/또는 N2 플라스마를 사용하는 플라스마 활성화에 의해 보 완될 수 있다. 이 단계는 가령 산소 플라스마 또는 O2를 함유하는 플라스마에 본딩될 도너 기판들의 표면을 노출하는 것으로 구성된다. 상기 플라스마 노출 기구는 가령 200mm 웨이퍼에 대해 약 100W 내지 1000W의 플라스마 파워 및 약 1 내지 100mTorr(1.33mbar 내지 133mbar)의 플라스마 압력을 갖는 반응성 이온 에칭(Reactive Ion Etching) 기구일 수 있다.
상기 지지 기판(13) 활성화는 가령 약 10분간 SC1 30 내지 80℃를 이용해 표면을 클리닝하는 단계, 상술한 동일 조건하에서의 O2 및/또는 N2 플라스마 활성화, 그리고 이어지는 처리 단계에서 본딩이 일어날 산화물층(15)의 표면에 대한 추가적인 클리닝 및 최종 쓸기 단계를 포함한다.
상기 활성화 처리 단계의 역할은 높은 본딩 에너지를 얻을 수 있도록 본딩을 위해 상기 표면들을 준비하는 것이다.
이후, 도 1e에 도시된 바대로, 상기 제 1 및 제 2 기판들은, 상기 지지 기판(13) 상의 산화물층(15)의 표면(19)이 상기 도너 기판(1) 상의 상기 유전층(11)의 표면(21)과 마주보는, 본딩 체임버(17) 안에 배치된다. 전형적으로, 두 기판들은 그들의 노치(notch)들에 관하여 정렬된다. 기판들의 주입 및 정렬 후에, 상기 체임버는 폐쇄되고, 1 내지 50 Torr, 바람직하게는 1 내지 20 Torr, 더 바람직하게는 10 내지 20 Torr의 순으로 진공 상태로 펌프되어진다. 전형적으로, 이것은 약 2 내지 3분이 걸리며, 고 진공 또는 초고 진공 상태와 비교해 본 발명의 목적에 따른 이러한 수준의 부분적 진공은, 합리적인 시간 내에 본딩 에너지를 증가시킨다. 게 다가, 초기 러프 펌프와 같은, 발달이 덜된 진공 펌프들로도 충분히 본 발명을 수행할 수 있다.
상기 실시예에서 상기 본딩 체임버의 대기는 본질적으로 건조 대기, 특히 H2O 분자 100ppm 이하의 건조한 대기, 및/또는 더 바람직하게는 중성 대기, 가령 아르곤 및/또는 질소로 구성되어 이루어진다. 상기 본딩 체임버는 실온으로 유지되며, 따라서, 18℃ 내지 26℃ 범위 이내이다.
바람직한 압력 수준에 도달하면, 상기 두 표면(19, 21)은 도 1f에 도시된 바대로 접촉되며, 본딩이 시작된다. 전형적으로, 본딩은 한 지점에서 시작해결국엔 표면들(19, 21)이 분자 접촉력(van der Waals forces)을 통해 서로 간에 접착될 수 있도록, 본딩 웨이브가 퍼지며, 도너-지지 화합물(23)을 형성한다. 초기 접촉은 가령 기계적 손가락(mechanical finger)을 이용해 측면이나 중앙에 약간의 압력을 가함으로써 얻을 수 있다.
상기 기술된 본딩 방법에 따르면, 표면 활성화 단계들을 부분적 진공 상태에서의 접촉과 함께 복합적으로 수행할 수 있다는 시너지 효과의 이점 때문에, 감소된 본딩 결함 또는 심지어는 본딩 결함이 전혀 없는, 적어도 700 내지 1000 mJoule/m2 범위의 본딩 에너지를 얻을 수 있다. 또한, 이러한 결과들은, 500℃ 이상의 고온에서의 본딩 후 어닐링을 거치지 않고도 얻어진다. 본딩 전에 상기 표면들 중 하나의 표면에 존재하는 입자들로부터 발생하는 보이드를 제외하고는, 모든 엣지 보이드의 발생은 (선행 본딩 방법들에 비해 적어도 한 단계 이상) 억압 또는 제 한될 수 있다는 것이 관찰되었다.
상기 실시예의 한 변형에 따르면, 도 1g에 도시된 대로 상기 도너 기판(1)은 박막화될 수 있다. 박막화는 그라인딩(grinding) 및/또는 연마(polishing) 단계에 의해 달성될 수 있고, 이후에는 상기 초기 SOI 도너 기판(1)의 매립 산화물(buried oxide)(5) 상에서 멈추는 화학적 에칭이 이어진다. 마지막으로, 엣지 연마 및/또는 그라인딩과 같은 추가적인 마무리 단계들이 수행될 수 있다. 박막화는 반드시 상기 매립 산화물층(5)에서 멈추어야 하는 것은 아니다. 추가적인 변형들에 따르면, 이 산화물층(5)도 제거될 수 있다. 장치층(3) 및 사실상 산화물층(5)은 상기 제 2 기판으로 이전된다. 이 경우, 본 발명에 따른 본딩 방법은, 역시 달성된 높은 본딩 에너지로 인해, 이전된 층의 엣지가 고품질이고, 균일한 아웃라인을 나타내며, 상기 도너 웨이퍼에 대한 기계적 박막화로 인한 웨이퍼 엣지의 크래킹이나 찢어짐이 없는 등의 추가적인 이점들을 보인다.
도 1g에 도시된 바대로, SOI 장치층(3)의 초기 장치들(9)은 이제 상기 지지 기판(13) 상으로 이전된 상태이다. 상기 장치들을 완성하기 위해서, 가령 전기적 연결 등과 같은 추가적인 처리 단계들이 수행될 수 있다.
또한, 도 1g의 구조물(25)은 이어지는 제조 처리 단계들에서 지지 기판(13)의 역할을 할 수 있다. 이 경우, 도너 기판과 지지 기판은 모두 장치들을 포함할 수 있다.
광전자 정치들에서, 도 1g에 도시된 구조물은 전자 장치들(9)의 후면에 부딪치도록 상기 매립 산화물층(5)을 통해 광을 수신할 것이다.
한 변형에 따르면, 박막화는 SmartCutTM 접근법을 사용해 달성될 수 있다. 이 경우, 본딩에 앞서, 헬륨 또는 수소와 같은 가벼운 종들이 소정의 분리 영역을 형성하기 위해 도너 기판(1)으로 주입된다. 그런 다음, 분리는 도 1f에 도시된 대로, 가령 300 내지 500℃ 범위의 실온 이상의 온도에서, 본딩된(23) 조립품의 노광(exposition) 도중 또는 이후에 분리가 달성된다.
이러한 실시예에서, 제 1 기판(1)은 이미 장치들(9)을 그 위에 운반하고 있다. 그럼에도 불구하고, 장치 구조물들이 있거나 없는 그 어떤 기판이라도 본 발명에 따라 처리될 수 있기 때문에 본 발명은 이러한 상황에만 제한되지 않으며, 따라서 높은 본딩 에너지 및 감소된 엣지 보이드 집단을 달성한다.
도 1a 내지 도 1g은 본 발명에 따른 본딩 방법의 일 실시예를 도시하고 있다.

Claims (14)

  1. a) 두 기판들 중 적어도 하나에 활성화 처리를 적용하는 단계;와
    b) 부분적 진공 상태에서, 상기 두 기판들에 대해 접촉 단계를 수행하는 단계;를 포함하는, 두 기판들을 본딩하는 방법.
  2. 제 1항에 있어서,
    상기 두 기판들 중 적어도 하나는 처리된 또는 부분적으로 처리된 장치들을 포함하는, 두 기판들을 본딩하는 방법.
  3. 제 1항에 있어서,
    상기 부분적 진공 상태는, 1 내지 50 토르(Torr)(1.33mbar-66.7mbar), 바람직하게는 1 내지 20 토르(1.33mba-26.6mbar), 더 바람직하게는 10 내지 20 토르(13.3mbar-26.6mbar) 사이의 압력을 갖는, 두 기판들을 본딩하는 방법.
  4. 제 1항 내지 3항 중 어느 한 항에 있어서,
    b) 단계는 실온, 특히 18℃ 내지 26℃ 범위의 온도에서 수행되는, 두 기판들을 본딩하는 방법.
  5. 제 1항 내지 4항 중 어느 한 항에 있어서,
    본딩 이후 및 이어지는 처리 단계들 중에, 상기 본딩된 기판들이 최대 500℃, 특히 최대 300℃의 온도에 노출되는, 두 기판들을 본딩하는 방법.
  6. 제 1항 내지 5항 중 어느 한 항에 있어서,
    활성화 처리는 본딩될 표면(들)에 대한 플라스마 활성화, 연마 단계, 클리닝 단계 및 쓸기 단계들 중 적어도 한 개를 포함하는, 두 기판들을 본딩하는 방법.
  7. 제 6항에 있어서,
    처리된 또는 적어도 부분적으로 처리된 장치들이 없는 기판에 대한 상기 활성화 처리는 클리닝 단계, 플라스마 활성화, 클리닝 단계 및 쓸기 단계를, 상기 순서대로 포함하는, 두 기판들을 본딩하는 방법.
  8. 제 6항 또는 7항에 있어서,
    처리된 또는 적어도 부분적으로 처리된 기판에 대한 상기 활성화 처리는 연마 단계 및 클리닝 단계를, 상기 순서대로 포함하는, 두 기판들을 본딩하는 방법.
  9. 제 8항에 있어서,
    상기 활성화 처리는 상기 클리닝 이후에 플라스마 활성화 단계 및/또는 쓸기 단계를 더 포함하는, 두 기판들을 본딩하는 방법.
  10. 제 1항 내지 9항 중 어느 한 항에 있어서,
    상기 접촉 단계는 건조한 대기, 특히 H2O 분자 100ppm 이하의 건조한 대기에서 수행되는, 두 기판들을 본딩하는 방법.
  11. 제 1항 내지 10항 중 어느 한 항에 있어서,
    상기 접촉 단계는 중성 대기, 특히 Ar 및/또는 N 대기에서 수행되는, 두 기판들을 본딩하는 방법.
  12. 제 1항 내지 11항 중 어느 한 항에 있어서,
    유전층, 특히 상기 유전층의 표면 및 상기 제 2 기판의 한 표면 사이에서 본딩이 발생하는 상기 처리된 장치들 상의 산화물층을 제공하는 단계를 더 포함하는, 두 기판들을 본딩하는 방법.
  13. 제 1항 내지 12항 중 어느 한 항에 있어서,
    본딩 이후, 상기 두 기판들 중 적어도 하나의 기판을 박막화하는 단계를 더 포함하는, 두 기판들을 본딩하는 방법.
  14. 제 1항 내지 13항 중 어느 한 항에 따라 제조된 기판을 포함하는 광전자 장치.
KR1020090096805A 2008-12-22 2009-10-12 두 기판을 본딩하는 방법 KR20100073974A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP08291226.2 2008-12-22
EP08291226A EP2200077B1 (en) 2008-12-22 2008-12-22 Method for bonding two substrates

Publications (1)

Publication Number Publication Date
KR20100073974A true KR20100073974A (ko) 2010-07-01

Family

ID=40674178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090096805A KR20100073974A (ko) 2008-12-22 2009-10-12 두 기판을 본딩하는 방법

Country Status (7)

Country Link
US (2) US20100155882A1 (ko)
EP (1) EP2200077B1 (ko)
JP (1) JP5453647B2 (ko)
KR (1) KR20100073974A (ko)
CN (1) CN101764052B (ko)
SG (1) SG162654A1 (ko)
TW (1) TWI402170B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2935536B1 (fr) 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
FR2938202B1 (fr) * 2008-11-07 2010-12-31 Soitec Silicon On Insulator Traitement de surface pour adhesion moleculaire
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US8310021B2 (en) * 2010-07-13 2012-11-13 Honeywell International Inc. Neutron detector with wafer-to-wafer bonding
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2963848B1 (fr) 2010-08-11 2012-08-31 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire a basse pression
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
US8564085B2 (en) * 2011-07-18 2013-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor structure
US9540545B2 (en) * 2011-09-02 2017-01-10 Schlumberger Technology Corporation Plasma treatment in fabricating directional drilling assemblies
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
SG186759A1 (en) * 2012-01-23 2013-02-28 Ev Group E Thallner Gmbh Method and device for permanent bonding of wafers, as well as cutting tool
JP5664592B2 (ja) * 2012-04-26 2015-02-04 信越半導体株式会社 貼り合わせウェーハの製造方法
FR2990054B1 (fr) 2012-04-27 2014-05-02 Commissariat Energie Atomique Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif.
US8669135B2 (en) 2012-08-10 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for fabricating a 3D image sensor structure
CN103117235A (zh) * 2013-01-31 2013-05-22 上海新傲科技股份有限公司 等离子体辅助键合方法
CN103560105A (zh) * 2013-11-22 2014-02-05 上海新傲科技股份有限公司 边缘光滑的半导体衬底的制备方法
DE102014100773A1 (de) * 2014-01-23 2015-07-23 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
CN104916535B (zh) * 2014-03-13 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种激光诱导热生长氧化硅的方法
FR3029352B1 (fr) * 2014-11-27 2017-01-06 Soitec Silicon On Insulator Procede d'assemblage de deux substrats
TWI608573B (zh) * 2016-10-27 2017-12-11 Crystalwise Tech Inc Composite substrate bonding method
JP6334777B2 (ja) * 2017-05-01 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN107946185A (zh) * 2017-11-22 2018-04-20 德淮半导体有限公司 晶圆键合方法
JP6583897B1 (ja) * 2018-05-25 2019-10-02 ▲らん▼海精研股▲ふん▼有限公司 セラミック製静電チャックの製造方法
CN109545766B (zh) * 2018-11-14 2020-08-21 长江存储科技有限责任公司 三维存储器及其制造方法
WO2024157663A1 (ja) * 2023-01-27 2024-08-02 日本碍子株式会社 接合体の製造方法および接合方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223001A (en) * 1991-11-21 1993-06-29 Tokyo Electron Kabushiki Kaisha Vacuum processing apparatus
KR0126455B1 (ko) * 1992-05-18 1997-12-24 가나이 쯔또무 수지재료의 접착강도 측정방법
JPH0799295A (ja) * 1993-06-07 1995-04-11 Canon Inc 半導体基体の作成方法及び半導体基体
US5696327A (en) * 1994-11-23 1997-12-09 Regents Of The University Of Minnesota Method and apparatus for separating a thin film from a substrate
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
US6113721A (en) * 1995-01-03 2000-09-05 Motorola, Inc. Method of bonding a semiconductor wafer
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
US6207005B1 (en) * 1997-07-29 2001-03-27 Silicon Genesis Corporation Cluster tool apparatus using plasma immersion ion implantation
WO1999010927A1 (en) * 1997-08-29 1999-03-04 Farrens Sharon N In situ plasma wafer bonding method
US6221774B1 (en) * 1998-04-10 2001-04-24 Silicon Genesis Corporation Method for surface treatment of substrates
US6117695A (en) * 1998-05-08 2000-09-12 Lsi Logic Corporation Apparatus and method for testing a flip chip integrated circuit package adhesive layer
US6008113A (en) * 1998-05-19 1999-12-28 Kavlico Corporation Process for wafer bonding in a vacuum
JP3635200B2 (ja) * 1998-06-04 2005-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR2784800B1 (fr) * 1998-10-20 2000-12-01 Commissariat Energie Atomique Procede de realisation de composants passifs et actifs sur un meme substrat isolant
JP3321455B2 (ja) * 1999-04-02 2002-09-03 株式会社アークテック 電極引張試験方法、その装置及び電極引張試験用の基板／プローブ支持装置並びに電極プローブ接合装置
US20020187595A1 (en) * 1999-08-04 2002-12-12 Silicon Evolution, Inc. Methods for silicon-on-insulator (SOI) manufacturing with improved control and site thickness variations and improved bonding interface quality
US6616332B1 (en) * 1999-11-18 2003-09-09 Sensarray Corporation Optical techniques for measuring parameters such as temperature across a surface
JP4822577B2 (ja) * 2000-08-18 2011-11-24 東レエンジニアリング株式会社 実装方法および装置
AU2001293125A1 (en) * 2000-09-27 2002-04-08 Strasbaugh, Inc. Tool for applying resilient tape to chuck used for grinding or polishing wafers
JP4093793B2 (ja) * 2002-04-30 2008-06-04 信越半導体株式会社 半導体ウエーハの製造方法及びウエーハ
FR2874455B1 (fr) * 2004-08-19 2008-02-08 Soitec Silicon On Insulator Traitement thermique avant collage de deux plaquettes
US6958255B2 (en) * 2002-08-08 2005-10-25 The Board Of Trustees Of The Leland Stanford Junior University Micromachined ultrasonic transducers and method of fabrication
JP4556158B2 (ja) * 2002-10-22 2010-10-06 株式会社Ｓｕｍｃｏ 貼り合わせｓｏｉ基板の製造方法および半導体装置
US6790748B2 (en) * 2002-12-19 2004-09-14 Intel Corporation Thinning techniques for wafer-to-wafer vertical stacks
US7399681B2 (en) * 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
JP4066889B2 (ja) * 2003-06-09 2008-03-26 株式会社Ｓｕｍｃｏ 貼り合わせ基板およびその製造方法
EP1662549B1 (en) * 2003-09-01 2015-07-29 SUMCO Corporation Method for manufacturing bonded wafer
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
JP4479657B2 (ja) * 2003-10-27 2010-06-09 住友電気工業株式会社 窒化ガリウム系半導体基板の製造方法
JP4744855B2 (ja) * 2003-12-26 2011-08-10 日本碍子株式会社 静電チャック
JP2005229005A (ja) * 2004-02-16 2005-08-25 Bondotekku:Kk 真空中での超音波接合方法及び装置
JP4700680B2 (ja) * 2004-03-05 2011-06-15 ザ リージェンツ オブ ザ ユニヴァーシティ オブ カリフォルニア 超薄膜を分離するガラスによって調節された応力波及びナノエレクトロニクス素子の作製
EP1739732A1 (en) * 2004-03-26 2007-01-03 Sekisui Chemical Co., Ltd. Method and apparatus for forming oxynitride film and nitride film, oxynitride film, nitride film and base material
US7442992B2 (en) * 2004-05-19 2008-10-28 Sumco Corporation Bonded SOI substrate, and method for manufacturing the same
JP4918229B2 (ja) * 2005-05-31 2012-04-18 信越半導体株式会社 貼り合わせウエーハの製造方法
JP5122731B2 (ja) * 2005-06-01 2013-01-16 信越半導体株式会社 貼り合わせウェーハの製造方法
JP4107316B2 (ja) * 2005-09-02 2008-06-25 株式会社日立プラントテクノロジー 基板貼合装置
US7705342B2 (en) * 2005-09-16 2010-04-27 University Of Cincinnati Porous semiconductor-based evaporator having porous and non-porous regions, the porous regions having through-holes
KR100755368B1 (ko) * 2006-01-10 2007-09-04 삼성전자주식회사 3차원 구조를 갖는 반도체 소자의 제조 방법들 및 그에의해 제조된 반도체 소자들
JP4721435B2 (ja) * 2006-04-06 2011-07-13 本田技研工業株式会社 接着部の剥離検査方法
US20080044984A1 (en) * 2006-08-16 2008-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of avoiding wafer breakage during manufacture of backside illuminated image sensors
US7473909B2 (en) * 2006-12-04 2009-01-06 Axcelis Technologies, Inc. Use of ion induced luminescence (IIL) as feedback control for ion implantation
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
JP5143477B2 (ja) * 2007-05-31 2013-02-13 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
FR2935537B1 (fr) * 2008-08-28 2010-10-22 Soitec Silicon On Insulator Procede d'initiation d'adhesion moleculaire
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
EP2351076B1 (en) * 2008-11-16 2016-09-28 Suss MicroTec Lithography GmbH Method and apparatus for wafer bonding with enhanced wafer mating
US8338266B2 (en) * 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) * 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes

Also Published As

Publication number Publication date
EP2200077A1 (en) 2010-06-23
TW201024090A (en) 2010-07-01
SG162654A1 (en) 2010-07-29
JP5453647B2 (ja) 2014-03-26
TWI402170B (zh) 2013-07-21
JP2010149180A (ja) 2010-07-08
CN101764052A (zh) 2010-06-30
CN101764052B (zh) 2013-01-23
EP2200077B1 (en) 2012-12-05
US20100155882A1 (en) 2010-06-24
US20120322229A1 (en) 2012-12-20

Similar Documents

Publication Publication Date Title
KR20100073974A (ko) 두 기판을 본딩하는 방법
US7449395B2 (en) Method of fabricating a composite substrate with improved electrical properties
US6563133B1 (en) Method of epitaxial-like wafer bonding at low temperature and bonded structure
US7166520B1 (en) Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US6171965B1 (en) Treatment method of cleaved film for the manufacture of substrates
US6908832B2 (en) In situ plasma wafer bonding method
KR100996539B1 (ko) 산소 종을 제거하기 위해 열 처리를 이용하여 접합된 기판 구조물을 제조하는 방법 및 구조
US10796945B2 (en) High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He—N2 co-implantation
US7575988B2 (en) Method of fabricating a hybrid substrate
JP2008021971A (ja) 電子工学、光学または光電子工学に使用される２つの基板を直接接合する方法
TWI492275B (zh) The method of manufacturing the bonded substrate
KR20060126629A (ko) 에피택셜 공정을 사용한 ｓｏｉ 기판의 표면 마무리 방법
KR20110052456A (ko) 웨이퍼 접합 방법
US20070032044A1 (en) Method and structure for fabricating devices using one or more films provided by a layer transfer process and etch back
JP3707200B2 (ja) 半導体基板の製造方法
US7811901B1 (en) Method and edge region structure using co-implanted particles for layer transfer processes
KR102568640B1 (ko) 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용
JP6117134B2 (ja) 複合基板の製造方法
KR20000041954A (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
KR20090107919A (ko) 접합 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment