KR20100058760A - 광학적 한계에 구속되지 않는 반도체 소자의 형성방법 및 그 제조 장치 - Google Patents
광학적 한계에 구속되지 않는 반도체 소자의 형성방법 및 그 제조 장치 Download PDFInfo
- Publication number
- KR20100058760A KR20100058760A KR1020080117279A KR20080117279A KR20100058760A KR 20100058760 A KR20100058760 A KR 20100058760A KR 1020080117279 A KR1020080117279 A KR 1020080117279A KR 20080117279 A KR20080117279 A KR 20080117279A KR 20100058760 A KR20100058760 A KR 20100058760A
- Authority
- KR
- South Korea
- Prior art keywords
- patterns
- mask
- mask patterns
- alignment
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 230000003287 optical effect Effects 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title abstract description 16
- 125000006850 spacer group Chemical group 0.000 claims abstract description 65
- 238000005530 etching Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000000206 photolithography Methods 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 22
- 238000004519 manufacturing process Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
- G01B11/26—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes
- G01B11/27—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes for testing the alignment of axes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7069—Alignment mark illumination, e.g. darkfield, dual focus
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
광학적 한계에 구속되지 않는 반도체 소자의 형성방법 및 그 제조 장치가 제공된다. 광학적 한계에 구속되지 않는 반도체 소자의 형성방법은 기판 상에 식각대상막을 형성하는 것, 식각대상막 상에 하드 마스크막을 형성하는 것, 하드 마스크막 상에 1차 마스크 패턴들을 형성하는 것, 1차 마스크 패턴들의 측벽에 제 1 스페이서들을 형성하는 것, 1차 마스크 패턴들 및 상기 제 1 스페이서들을 마스크로 상기 하드 마스크막을 식각하여 개구부를 가지는 하드 마스크 패턴들을 형성하는 것, 하드 마스크 패턴들 상에 상기 개구부를 채우는 2차 마스크 패턴들을 정렬시키는 것, 2차 마스크 패턴들의 측벽에 제 2 스페이서들을 형성하는 것, 2차 마스크 패턴들 및 상기 제 2 스페이서들을 마스크로 상기 하드 마스크 패턴들을 식각하여 미세 마스크 패턴들을 형성하는 것, 그리고 상기 미세 마스크 패턴들을 마스크로 상기 식각대상막을 식각하여 미세 패턴들을 형성하는 것을 포함한다.
광학적 한계, 피치, 정렬
Description
본 발명은 반도체 소자의 형성방법에 관한 것으로, 더욱 상세하게는 광학적 한계에 구속되지 않는 반도체 소자의 형성방법 및 그 제조 장치에 관한 것이다.
본 발명은 지식경제부 및 정보통신연구진흥원의 IT원천기술개발 사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2006-S-004-03, 과제명: 실리콘 기반 초고속 광인터커넥션 IC].
반도체 미세 공정은 포토리소그래피(photolithography) 기술의 진보와 더불어 발전을 더 해가고 있다. 특히, 1990년대에 최소 선폭 100~200nm의 기술 수준이 2000년대 들어 100nm 이하 선폭으로 진보하면서 실질적인 나노 테크놀러지(nanotechnology) 경쟁시대로 접어들었다.
포토리소그래피(photolithography) 공정에서 주사하는 빛의 파장이 미세 선폭을 결정하는 가장 중요한 요소이다. 수은(Mecury) g-line 과 i-line 램프는 파장이 436nm, 365nm 이며 현재에도 많이 사용되고 있으나 0.3nm 이하 선폭을 구현하는 데는 어려움이 있다. 100nm ~300nm 선폭에 보편적으로 사용되는 광원은 248nm 의 KrF 엑시머 레이저(excimer laser)이다. 2000년대 들어 100nm 이하 나노선폭을 구현하는 데에는 193nm 의 ArF 엑시머(excimer laser)가 사용되고 있다.
선폭이 광원의 파장보다 훨씬 클 경우 비교적 낮은 수준의 투사 시스템을 사용하여도 마스크(mask)의 패턴을 웨이퍼 상으로 투사하는 데 큰 어려움이 없다. 그러나 선폭이 광원의 파장과 비슷한 크기 또는 그 이하가 될 경우 빛의 회절과 간섭으로 인해 웨이퍼 상에 선명한 패턴이 어려워지고 복잡한 투사시스템을 요구하게 된다. 특히 피치(pitch)가 광원의 파장과 유사하거나 더 작을 경우 대단히 높은 기술의 투사 시스템뿐만 아니라 복잡한 컴퓨터 모델링(Computer Modeling) 기술이 요구된다.
결국, 광원의 파장에서 비롯되는 광학적 한계는 더 짧은 파장의 광원을 개발하지 않는 한 존재할 수밖에 없다. 193nm ArF 엑시머 레이저(excimer laser)보다 더 작은 파장의 활용 가능한 레이저 개발은 많은 노력에도 불구하고 진전이 없는 상태이다. 이는 빛을 내는 에미터(emitter) 물질의 개발뿐만 아니라 고흡수(high absorption) 특성, 수차(aberration) 등과 같은 deep UV에서 발생하는 물질의 원천적인 특성에 기인되기 때문이다. 피치(Pitch) 150nm는 이미 193nm 광원의 광학적 한계에 접근해 있다고 할 수 있다. 광원의 파장에서 기인된 광학적 한계는 기술이 진보한다 해도 남을 수밖에 없고 단시간 내에 많은 진전을 기대하기 어렵다.
본 발명의 목적은 광학적 한계에 구속되지 않는 반도체 소자의 형성방법 및 그 제조 장치를 제공하는 것이다.
본 발명의 실시예에 따른 광학적 한계에 구속되지 않는 반도체 소자의 제조장치는 기판 상에 식각대상막을 형성하는 것, 상기 식각대상막 상에 하드 마스크막을 형성하는 것, 상기 하드 마스크막 상에 1차 마스크 패턴들을 형성하는 것, 상기 1차 마스크 패턴들의 측벽에 제 1 스페이서들을 형성하는 것, 상기 1차 마스크 패턴들 및 상기 제 1 스페이서들을 마스크로 상기 하드 마스크막을 식각하여, 개구부를 가지는 하드 마스크 패턴들을 형성하는 것, 상기 하드 마스크 패턴들 상에, 상기 개구부를 채우는 2차 마스크 패턴들을 정렬시키는 것, 상기 2차 마스크 패턴들의 측벽에 제 2 스페이서들을 형성하는 것, 상기 2차 마스크 패턴들 및 상기 제 2 스페이서들을 마스크로 상기 하드 마스크 패턴들을 식각하여 미세 마스크 패턴들을 형성하는 것, 그리고 상기 미세 마스크 패턴들을 마스크로 상기 식각대상막을 식각하여 미세 패턴들을 형성하는 것을 포함한다.
상기 미세 패턴의 폭은 포토리소그래피(photolithography) 공정에 의하여 정의되는 최소 선폭보다 작을 수 있다.
상기 미세 패턴들의 피치(pitch)는 상기 1차 마스크 패턴들 및 상기 2차 마스크 패턴들의 피치(pitch)의 2분의 1과 실질적으로 동일할 수 있다.
상기 1차 마스크 패턴들 및 상기 2차 마스크 패턴들은 포토리소그래피 공정에 의해 정의될 수 있다.
상기 제 1 스페이서들을 형성하는 것은 상기 1차 마스크 패턴들의 측벽에 절연 스페이서를 형성하는 것, 그리고 상기 절연 스페이서에 식각 공정을 진행하여, 상기 절연 스페이서의 폭을 감소시키는 것을 포함할 수 있다.
상기 제 2 스페이서들을 형성하는 것은 상기 2차 마스크 패턴들의 측벽에 절연 스페이서를 형성하는 것, 그리고 상기 절연 스페이서에 식각 공정을 진행하여, 상기 절연 스페이서의 폭을 감소시키는 것을 포함한다.
상기 1차 마스크 패턴, 상기 2차 마스크 패턴, 상기 제 1 스페이서 및 상기 제 2 스페이서는 상기 하드 마스크막 및 상기 미세 마스크 패턴에 대하여 식각선택성을 가질 수 있다.
상기 제 1 스페이서의 하부 폭은 상기 제 2 스페이서의 하부 폭과 실질적으로 동일할 수 있다.
본 발명의 실시예에 따른 광학적 한계에 구속되지 않는 반도체 소자의 제조 장치는 레티클의 정렬 마크와 웨이퍼의 정렬 마크의 정렬을 조정하는 정렬 반사경, 상기 정렬 반사경에 레이저 빔을 방출하는 발광부 및 상기 정렬 반사경에서 반사된 빔을 수광하여, 상기 레티클과 상기 웨이퍼의 정렬 여부를 감지하는 검출부를 포함한다.
본 발명의 실시예에 따른 광학적 한계에 구속되지 않는 반도체 소자의 제조 장치는 상기 정렬 반사경, 상기 발광부 및 상기 검출부가 장착되는 광학 테이블을 더 포함할 수 있다.
본 발명의 실시예에 따른 광학적 한계에 구속되지 않는 반도체 소자의 제조 장치는 상기 정렬 반사경에서 반사된 빔을 수용하며, 상기 검출부에 레이저 빔을 출력하는 한 쌍의 확대 반사경을 더 포함할 수 있다.
상기 확대 반사경은 상기 정렬 반사경에서 반사된 빔을 반복적으로 반사시켜, 정렬 오차를 확대할 수 있다.
본 발명의 실시예에 따르면, 광학적인 한계에 구속되지 않는 반도체 소자의 형성방법이 제공된다. 반복적인 포토리소그래피 공정과 식각 공정을 통하여, 광학적 한계보다 더 작은 피치를 가지는 미세 패턴의 형성이 가능할 수 있다. 또한, 레이저 빔을 이용하여 정렬 공정을 수행함으로써, 반복적인 포토리소그래피 공정이 한계 오차를 벗어나지 않으면서 진행될 수 있다.
이하에서는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시예를 첨부된 도면을 참조하여 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 기술적 사상이 충분히 전달될 수 있도록 제공되는 것이다.
본 발명의 실시예들에서 제 1, 제 2 등의 용어가 각각의 구성요소를 기술하 기 위하여 설명되었지만, 각각의 구성요소는 이 같은 용어들에 의하여 한정되어서는 안 된다. 이러한 용어들은 단지 소정의 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다.
도면들에 있어서, 각각의 구성요소는 명확성을 기하기 위하여 과장되게 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
이하에서, 패턴들의 선폭이나 피치(pitch)에 대하여 수치를 한정하고 있으나, 이는 본 발명이 속하는 기술분야의 통상의 지식을 가진 자가 용이하게 이해할 수 있도록 예를 들어 설명하였을 뿐이다. 따라서, 패턴들에 대한 수치들은 본 발명의 기술적 사상을 제한하지 않는다.
도 1a 내지 도 3은 본 발명의 실시예에 따른 광학적 한계에 구속되지 않는 반도체 소자의 형성방법를 설명하기 위한 도면들이다.
도 1a를 참조하면, 기판(100) 상에 식각대상막(110)이 형성된다. 상기 식각대상막(110)은 예를 들면, 실리콘막일 수 있다. 상기 실리콘막은 두께가 약 100㎚일 수 있다. 상기 식각대상막(110) 상에 하드 마스크막(120) 및 1차 마스크막(130)이 차례로 형성된다. 상기 1차 마스크막(130)은 상기 하드 마스크막(120)에 대하여 식각 선택성을 가질 수 있다. 여기서, a가 b에 대하여 식각 선택성을 가진다는 것은 a에 대한 식각을 최대로 하면서 b의 식각을 최소화하거나 그 역이 가능할 수 있다는 것을 의미한다. 예를 들면, 상기 1차 마스크막(130)은 실리콘 산화막이고, 상기 하드 마스크막(120)은 실리콘 질화막일 수 있다.
상기 1차 마스크막(130) 상에 1차 포토레지스트 패턴(140)이 형성된다. 상기 1차 포토레지스트 패턴들(140)은 포토리소그래피(photolithography) 공정에 의하여 정의되는 최소 선폭을 가질 수 있다. 예를 들면, 상기 1차 포토레지스트 패턴들(140)의 피치(pitch, P1)는 약 140㎚일 수 있다. 또한, 상기 1차 포토레지스트 패턴들(140)의 선폭(W1)은 약 70㎚이고, 1차 포토레지스트 패턴들(140) 간의 간격(W2)은 약 70㎚일 수 있다.
도 1b를 참조하면, 상기 1차 포토레지스트 패턴들(140)을 마스크로 상기 1차 마스크막(130)에 식각 공정을 진행하여, 상기 하드 마스크막(120) 상에 1차 마스크 패턴(135)이 형성된다. 상기 식각 공정은 이방성 식각(anisotropic etching) 공정일 수 있다.
도 1c를 참조하면, 상기 1차 마스크 패턴(135)의 양측벽에 절연 스페이서(137)가 형성된다. 상기 절연 스페이서(137)는 상기 1차 마스크 패턴(135)을 덮는 절연막을 형성하고, 상기 절연막에 이방성 식각 공정을 진행하여 형성될 수 있다. 상기 절연 스페이서(137)는 상기 1차 마스크 패턴(135)과 동일한 물질로 형성될 수 있다. 예를 들면, 상기 절연 스페이서(137)는 실리콘 산화막으로 형성될 수 있다. 상기 절연 스페이서(137)의 폭(W3)은 약 25㎚ 일 수 있다. 따라서, 상기 하드 마스크막(120)을 노출하는 상기 절연 스페이서(137) 사이의 간격은 약 20㎚일 수 있다.
도 1d를 참조하면, 상기 절연 스페이서(137)에 식각 공정을 진행하여, 상기 절연 스페이서(137)의 폭(W3)을 감소시켜 제 1 스페이서(138)가 형성된다. 상기 식 각 공정은 등방성 식각(isotropic etching) 공정일 수 있다. 따라서, 상기 제 1 스페이서(138)의 폭(W4)는 상기 절연 스페이서(137)의 폭(W3)보다 작다. 이는 아래에서 설명될 미세 마스크 패턴들의 선폭을 감소시키기 위함이다. 예를 들면, 상기 제 1 스페이서(138)의 폭(W4)는 약 15㎚일 수 있다.
도 1e를 참조하면, 상기 1차 마스크 패턴(135) 및 상기 제 1 스페이서(138)를 식각 마스크로 상기 하드 마스크막(120)을 식각하여, 개구부(127)를 가지는 하드 마스크 패턴들(125)이 형성된다. 상기 개구부(127)의 폭(W5)은 약 40㎚일 수 있다. 도 1a 내지 도 1e에서 도시된 것처럼, 상기 일련의 공정은 1차 포토 리소그래피 공정 및 1차 식각 공정이라고 명명할 수 있다.
도 2a를 참조하면, 상기 하드 마스크 패턴들(125) 상에, 상기 개구부(127)를 채우는 2차 마스크막(150)이 형성된다. 상기 2차 마스크막(150)을 형성하기 전에, 상기 1차 마스크 패턴(135) 및 상기 제 1 스페이서(138)가 제거될 수 있다. 상기 2차 마스크막(150)은 상기 하드 마스크 패턴들(125)에 대하여 식각 선택성을 가질 수 있다. 예를 들면, 상기 2차 마스크막(150)은 실리콘 산화막이고, 상기 하드 마스크 패턴들(125)은 실리콘 질화막일 수 있다.
도 2b를 참조하면, 상기 2차 마스크막(150) 상에 2차 포토레지스트 패턴(160)이 형성된다. 상기 2차 포토레지스트 패턴들(160)은 포토리소그래피(photolithography) 공정에 의하여 정의되는 최소 선폭을 가질 수 있다. 예를 들면, 상기 2차 포토레지스트 패턴들(160)의 피치(pitch, P1)는 약 140㎚일 수 있다. 또한, 상기 2차 포토레지스트 패턴들(160)의 선폭(W1)은 약 70㎚이고, 2차 포토레 지스트 패턴들(160) 간의 간격(W2)은 약 70㎚일 수 있다.
상기 2차 포토레지스트 패턴들(160)은 상기 하드 마스크 패턴들(125)과 정렬되도록 형성된다. 구체적으로, 상기 2차 포토레지스트 패턴들(160)의 중심축이 상기 하드 마스크 패턴들(125) 사이의 중앙과 일치하도록 정렬된다. 결국, 상기 2차 포토레지스트 패턴들(160)이 상기 하드 마스크 패턴들(125)에 어긋나도록 정렬되는 것이다. 이는 상기 2차 포토레지스트 패턴들(160)이 상기 1차 포토레지스트 패턴들(140)과 정렬된다는 것과 동일한 의미일 수 있다. 상기 2차 포토레지스트 패턴들(160)과 상기 1차 포토레지스트 패턴들(140)의 정렬 오차는 ±1.5㎚ 인 것이 바람직하다.
도 2c를 참조하면, 상기 2차 포토레지스트 패턴들(160)을 마스크로 상기 2차 마스크막(150)에 식각 공정을 진행하여, 상기 하드 마스크막(120) 상에 2차 마스크 패턴들(155)이 형성된다. 상기 식각 공정은 이방성 식각(anisotropic etching) 공정일 수 있다.
상기 2차 마스크 패턴들(155)의 양측벽에 절연 스페이서(157)가 형성된다. 상기 절연 스페이서(157)는 상기 2차 마스크 패턴들(155)을 덮는 절연막을 형성하고, 상기 절연막에 이방성 식각 공정을 진행하여 형성될 수 있다. 상기 절연 스페이서(157)는 상기 2차 마스크 패턴(155)과 동일한 물질로 형성될 수 있다. 예를 들면, 상기 절연 스페이서(157)는 실리콘 산화막으로 형성될 수 있다. 상기 절연 스페이서(157)의 폭(W3)은 약 25㎚ 일 수 있다. 따라서, 상기 하드 마스크 패턴(125)을 노출하는 상기 절연 스페이서(157) 사이의 간격(W5)은 약 20㎚일 수 있다.
도 2d를 참조하면, 상기 절연 스페이서(157)에 식각 공정을 진행하여, 상기 절연 스페이서(157)의 폭(W3)을 감소시켜 제 2 스페이서(158)가 형성된다. 상기 식각 공정은 등방성 식각(isotropic etching) 공정일 수 있다. 따라서, 상기 제 2 스페이서(158)의 폭(W4)는 상기 절연 스페이서(157)의 폭(W3)보다 작다. 이는 아래에서 설명될 미세 마스크 패턴들의 선폭을 감소시키기 위함이다. 예를 들면, 상기 제 2 스페이서(158)의 폭(W4)는 약 15㎚일 수 있다. 상기 제 2 스페이서(158)의 하부 폭(W4)은 상기 제 1 스페이서(138)의 하부 폭(W4)과 동일할 수 있다.
도 2e를 참조하면, 상기 2차 마스크 패턴(155) 및 상기 제 2 스페이서(158)를 식각 마스크로 사용하여, 상기 하드 마스크 패턴들(125)을 식각하여, 미세 마스크 패턴들(127)이 형성된다. 상기 미세 마스크 패턴들(127)의 선폭(W6)은 포토리소그래피 공정에 의하여 정의되는 최소 선폭보다 작다. 상기 절연 스페이서(157) 사이의 간격(W5)은 상기 미세 마스크 패턴들(127)의 간격(W5)을 정의할 수 있다. 도 2a 내지 도 2e에서 도시된 것처럼, 상기 일련의 공정은 2차 포토 리소그래피 공정 및 2차 식각 공정이라고 명명할 수 있다.
도 3을 참조하면, 상기 미세 마스크 패턴들(127)을 마스크로 상기 식각대상막(110)을 식각하여 미세 패턴들(115)이 형성된다. 상기 미세 패턴들(115)의 선폭(W6)은 포토리소그래피 공정에 의하여 정의되는 최소 선폭보다 작다. 그리고, 상기 미세 패턴들(115)의 선폭(W6)과 미세 패턴들(115) 간의 간격(W5)은 미세 패턴들(115)의 피치(P2)를 구성한다. 상기 미세 패턴들(115)의 피치(P2)는 상기 1차 포토레지스트 패턴들(140)의 피치(P1) 및 2차 포토레지스트 패턴들(160)의 피치(P1) 의 2분의 1과 실질적으로 동일할 수 있다. 또한, 상기 미세 패턴들(115)의 피치(P2)는 상기 1차 마스크 패턴들(135)의 피치(P1) 및 2차 마스크 패턴들(155)의 피치(P1)의 2분의 1과 실질적으로 동일할 수 있다. 예를 들면, 상기 미세 패턴들(115)의 선폭(W6)은 약 30㎚일 수 있고, 상기 미세 패턴들(115) 간의 간격(W5)은 약 40㎚일 수 있다.
도 1a 내지 도 3에서 설명한 두 번의 반복적인 포토리소그래피 공정 및 식각 공정(1차 포토리소그래피 공정과 1차 식각 공정 및 2차 포토리소그래피 공정과 2차 식각 공정)에 의하여, 광학적인 한계에 구속되지 않는 미세 패턴들(115)이 형성된다. 더 작은 선폭을 가지는 미세 패턴을 형성하기 위하여, 상기 리소그래피 공정 및 식각 공정을 n번 반복하여 수행할 수 있다(여기서, n은 양의 정수). 또한, 본 발명의 실시예에 따른 미세 선폭의 구현으로 실리콘 광도파로 소자의 특성을 향상시킬 수 있다.
도 4 내지 6은 본 발명의 실시예에 따른 광학적 한계에 구속되지 않는 반도체 소자의 제조 장치를 설명하기 위한 도면들이다.
위에서 설명한 본 발명의 실시예에서 1차 마스크 패턴과 2차 마스크 패턴을 정렬오차를 약 ±1.5㎚ 수준으로 정렬하기 위한 장치를 설명하는 도면들이다. 종래의 리소그래피 장비는 광학 현미경을 사용하여 정렬하는데 정렬오차가 수백나노미터 이상이므로 위에서 설명한 본 발명의 실시예에는 사용할 수 없다. 두 개 이상의 마스크를 사용하여 광학적 한계에 구애되지 않는 초미세크기의 선폭과 피치를 구현하기 위해서 본 발명은 아래와 같은 정렬장치를 포함한다.
도 4를 참조하면, 레티클(500)의 레티클 패턴(505)은 렌즈(400)를 통하여 웨이퍼(300)에 투사(transfer)된다. 상기 웨이퍼(300)의 정렬 마크(alignment mark, 310)는 스크라이브 라인(scribe line)에 구비될 수 있다. 상기 웨이퍼(300)는 상기 웨이퍼의 정렬 마크(310)와 상기 레티클(500)의 정렬 마크(510)를 이용하여 정렬 고정된다.
상기 웨이퍼(300)의 정렬 마크(310)는 제 1 정렬 기준부(320)에 커플되어 고정되고, 상기 레티클(500)의 정렬 마크(510)는 제 2 정렬 기준부(520)에 커플되어 고정된다. 상기 제 1 정렬 기준부(320)와 제 2 정렬 기준부(520) 사이에 배치되는 정렬 반사경(350)에 의하여 정렬 여부를 판독할 수 있다. 구체적으로, 상기 정렬 여부는 상기 정렬 반사경(350)에 레이저 빔을 방출하는 발광부(600) 및 정렬 반사경(350)으로부터 반사된 빛을 수광하는 검출부(700)에 의하여 판독한다.
도 5를 참조하여, 도 4에서 A로 표시된 부분에 대하여 자세히 설명한다. 상기 정렬 반사경(350), 상기 발광부(600), 확대 반사경(620a, 620b), 및 상기 검출부(700)는 광학 테이블(800)에 장착된다. 상기 광학 테이블(800)은 외부 진동을 차단할 수 있다. 상기 제 1 정렬 기준부(320)에 고정부(325)가 장착되어 있으며, 상기 제 2 정렬 기준부(520)에 정렬 반사경(350)이 장착되어 있다. 상기 발광부(600)로부터 방출된 레이저 빔은 상기 정렬 반사경(350)에서 반사되어, 한 쌍의 확대 반사경(620a, 620b)으로 출력된다. 상기 한 쌍의 확대 반사경(620a, 620b)에서 반복적으로 반사되면서 정렬 오차는 확대된다. 즉, 상기 확대 반사경(620a, 620b)은 반복적인 반사를 통하여 레이저 빔의 진행 경로를 증가시키는 것이다. 정렬 오차를 측정하기 위하여, 한 쌍의 확대 반사경(620a, 620b)에서 반복적으로 반사된 레이저 빔이 검출부(700)로 출력된다.
도 6을 참조하여, 정렬 오차를 확대하는 원리에 대하여 자세히 설명한다. 상기 정렬 반사경(350)은 상기 제 2 정렬 기준부(520)에 연결부재(523)에 의하여 장착되어 있다. 상기 연결부재(523)는 고정부(325)에 의하여 가해지는 기계적인 힘으로 상기 정렬 반사경(350)을 원 운동시킬 수 있는 기능을 제공한다.
실선으로 표시된 상기 정렬 반사경(350), 고정부(325) 및 제 1 정렬 기준부(320)는 정렬 오차가 최소화된 경우를 표시하며, 점선으로 표시된 상기 정렬 반사경(350), 고정부(325) 및 제 1 정렬 기준부(320)는 정렬 오차가 허용 한계치를 벗어난 경우를 표시한다. 상기 레티클의 패턴(위에서 설명한 2차 마스크 패턴, 505)과 웨이퍼(300)에 형성된 패턴을 정렬시키기 위하여, 먼저, 상기 정렬 반사경(350)이 특정한 각(예를 들면, 수직 상태(도 6의 실선))에서 레이저 빔을 검출부(700)로 출력하여 기준점을 설정한다. 위에서 설명한 2차 마스크 패턴 또는 그 이상의 마스크 패턴은 레이저 빔이 위 기준점에 정확히 일치할 경우 정렬오차는 영이 된다. 정렬이 부정확한 상태에서는 상기 정렬 반사경(350)에서 반사된 레이저 빔은 확대 반사경(620a, 620b)에 의하여 그 정렬 오차가 확대되고, 검출부(700)에서 오차가 허용범위 이내인 것으로 확인되면, 더 이상 상기 웨이퍼(300) 또는 레티클(500)을 수평방향(화살표 표시(→))으로 이동시키지 않고 고정하여 정렬을 마치게 된다. 상기 확대 경로의 거리가 충분히 클 경우 레이저 빔의 직경이 약 1㎜일지라도, 정렬 오차는 식별가능한 만큼 크게 확대할 수 있으므로 1㎚ 이하의 정렬 오 차로 정렬시킬 수 있다. 예를 들면, 상기 정렬반사경(350)의 길이가 1㎝이고, 확대 거리가 10㎞일 경우, 1㎚의 정렬 오차는 1㎜의 크기로 확대된다. 따라서, 직경 1㎜의 레이저 빔은 서로 구분될 수 있다.
노광 공정에서 정렬에 사용하는 광학 현미경은 최대 배율이 1000배 전후이다. 광학 현미경을 이용하는 경우, 1㎛의 선폭을 가지는 라인이 1㎜의 크기로 보이므로 100㎚ 미만의 정확도를 기대하기 어렵다. 도 2b를 다시 참조하면, 미세 선폭 30㎚를 구현하기 위해서 10% 허용 한계를 가정할 경우, ±1.5㎚ 정도의 정렬 정확도를 필요로 한다. 이는 광학 현미경으로 불가능한 정도이다. 따라서, 본 발명의 실시예에 따르면, 레이저 빔을 이용한 정렬 장치에 의하여, 1㎚ 이하의 정확도로 정렬 오차를 최적화할 수 있다.
본 발명의 실시예에 따르면, 도 2b에서 설명된 2차 포토레지스트 패턴(160)을 정렬하는데, 상기 반도체 소자의 제조장치가 사용된다. 이에 따라, 레이저 빔을 이용하여 정렬 공정을 수행할 수 있고, 반복적인 포토리소그래피 공정이 한계 오차를 벗어나지 않으면서 진행될 수 있다.
도 1a 내지 도 3은 본 발명의 실시예에 따른 광학적 한계에 구속되지 않는 반도체 소자의 형성방법을 설명하기 위한 도면들이다.
도 4 내지 6은 본 발명의 실시예에 따른 광학적 한계에 구속되지 않는 반도체 소자의 제조 장치를 설명하기 위한 도면들이다.
Claims (12)
- 기판 상에 식각대상막을 형성하는 것;상기 식각대상막 상에 하드 마스크막을 형성하는 것;상기 하드 마스크막 상에 1차 마스크 패턴들을 형성하는 것;상기 1차 마스크 패턴들의 측벽에 제 1 스페이서들을 형성하는 것;상기 1차 마스크 패턴들 및 상기 제 1 스페이서들을 마스크로 상기 하드 마스크막을 식각하여, 개구부를 가지는 하드 마스크 패턴들을 형성하는 것;상기 하드 마스크 패턴들 상에, 상기 개구부를 채우는 2차 마스크 패턴들을 정렬시키는 것;상기 2차 마스크 패턴들의 측벽에 제 2 스페이서들을 형성하는 것;상기 2차 마스크 패턴들 및 상기 제 2 스페이서들을 마스크로 상기 하드 마스크 패턴들을 식각하여 미세 마스크 패턴들을 형성하는 것; 그리고상기 미세 마스크 패턴들을 마스크로 상기 식각대상막을 식각하여 미세 패턴들을 형성하는 것을 포함하는 광학적 한계에 구속되지 않는 반도체 소자의 형성방법.
- 청구항 1에 있어서,상기 미세 패턴의 폭은 포토리소그래피(photolithography) 공정에 의하여 정의되는 최소 선폭보다 작은 광학적 한계에 구속되지 않는 반도체 소자의 형성방법.
- 청구항 1에 있어서,상기 미세 패턴들의 피치(pitch)는 상기 1차 마스크 패턴들 및 상기 2차 마스크 패턴들의 피치(pitch)의 2분의 1과 실질적으로 동일한 광학적 한계에 구속되지 않는 반도체 소자의 형성방법.
- 청구항 1에 있어서,상기 1차 마스크 패턴들 및 상기 2차 마스크 패턴들은 포토리소그래피 공정에 의해 정의되는 광학적 한계에 구속되지 않는 반도체 소자의 형성방법.
- 청구항 1에 있어서,상기 제 1 스페이서들을 형성하는 것은:상기 1차 마스크 패턴들의 측벽에 절연 스페이서를 형성하는 것; 그리고상기 절연 스페이서에 식각 공정을 진행하여, 상기 절연 스페이서의 폭을 감소시키는 것을 포함하는 광학적 한계에 구속되지 않는 반도체 소자의 형성방법.
- 청구항 1에 있어서,상기 제 2 스페이서들을 형성하는 것은:상기 2차 마스크 패턴들의 측벽에 절연 스페이서를 형성하는 것; 그리고상기 절연 스페이서에 식각 공정을 진행하여, 상기 절연 스페이서의 폭을 감 소시키는 것을 포함하는 광학적 한계에 구속되지 않는 반도체 소자의 형성방법.
- 청구항 1에 있어서,상기 1차 마스크 패턴, 상기 2차 마스크 패턴, 상기 제 1 스페이서 및 상기 제 2 스페이서는 상기 하드 마스크막 및 상기 미세 마스크 패턴에 대하여 식각선택성을 가지는 광학적 한계에 구속되지 않는 반도체 소자의 형성방법.
- 청구항 1에 있어서,상기 제 1 스페이서의 하부 폭은 상기 제 2 스페이서의 하부 폭과 실질적으로 동일한 광학적 한계에 구속되지 않는 반도체 소자의 형성방법.
- 레티클의 정렬 마크와 웨이퍼의 정렬 마크의 정렬을 조정하는 정렬 반사경;상기 정렬 반사경에 레이저 빔을 방출하는 발광부; 및상기 정렬 반사경에서 반사된 빔을 수광하여, 상기 레티클과 상기 웨이퍼의 정렬 여부를 감지하는 검출부를 포함하는 광학적 한계에 구속되지 않는 반도체 소자의 제조 장치.
- 청구항 9에 있어서,상기 정렬 반사경, 상기 발광부 및 상기 검출부가 장착되는 광학 테이블을 더 포함하는 광학적 한계에 구속되지 않는 반도체 소자의 제조 장치.
- 청구항 9에 있어서,상기 정렬 반사경에서 반사된 빔을 수용하여, 상기 검출부에 레이저 빔을 출력하는 한 쌍의 확대 반사경을 더 포함하는 광학적 한계에 구속되지 않는 반도체 소자의 제조 장치.
- 청구항 11에 있어서,상기 확대 반사경은 상기 정렬 반사경에서 반사된 빔을 반복적으로 반사시켜, 정렬 오차를 확대하는 광학적 한계에 구속되지 않는 반도체 소자의 제조 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080117279A KR20100058760A (ko) | 2008-11-25 | 2008-11-25 | 광학적 한계에 구속되지 않는 반도체 소자의 형성방법 및 그 제조 장치 |
| US12/538,080 US20100130010A1 (en) | 2008-11-25 | 2009-08-07 | Method of fabricating semiconductor device unconstrained by optical limit and apparatus of fabricating the semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080117279A KR20100058760A (ko) | 2008-11-25 | 2008-11-25 | 광학적 한계에 구속되지 않는 반도체 소자의 형성방법 및 그 제조 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100058760A true KR20100058760A (ko) | 2010-06-04 |
Family
ID=42196705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080117279A KR20100058760A (ko) | 2008-11-25 | 2008-11-25 | 광학적 한계에 구속되지 않는 반도체 소자의 형성방법 및 그 제조 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20100130010A1 (ko) |
| KR (1) | KR20100058760A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180098481A (ko) * | 2013-11-25 | 2018-09-04 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 집적 회로 패터닝 방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8003482B2 (en) | 2009-11-19 | 2011-08-23 | Micron Technology, Inc. | Methods of processing semiconductor substrates in forming scribe line alignment marks |
| US10157742B2 (en) | 2015-12-31 | 2018-12-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for mandrel and spacer patterning |
| CN108091570B (zh) * | 2016-11-23 | 2020-09-04 | 中芯国际集成电路制造(北京)有限公司 | 半导体装置及其制造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1182508B1 (de) * | 2000-08-14 | 2012-12-12 | Vistec Electron Beam GmbH | Verfahren zum Belichten eines aus mehreren Ebenen bestehenden Layouts auf einem Wafer |
| US7087943B2 (en) * | 2003-05-08 | 2006-08-08 | Intel Corporation | Direct alignment scheme between multiple lithography layers |
| US7465525B2 (en) * | 2005-05-10 | 2008-12-16 | Lam Research Corporation | Reticle alignment and overlay for multiple reticle process |
| KR100675282B1 (ko) * | 2005-09-12 | 2007-01-29 | 삼성전자주식회사 | 미세 패턴 형성 방법, 및 이를 이용한 트렌치 소자분리막형성 방법 |
| US20080090312A1 (en) * | 2006-10-17 | 2008-04-17 | Inkyu Park | LITHOGRAPHY ALIGNMENT SYSTEM AND METHOD USING nDSE-BASED FEEDBACK CONTROL |
| US7700444B2 (en) * | 2006-10-26 | 2010-04-20 | Yijian Chen | Post-lithography misalignment correction with shadow effect for multiple patterning |
| US7666800B2 (en) * | 2008-02-13 | 2010-02-23 | Infineon Technologies Ag | Feature patterning methods |
-
2008
- 2008-11-25 KR KR1020080117279A patent/KR20100058760A/ko not_active Application Discontinuation
-
2009
- 2009-08-07 US US12/538,080 patent/US20100130010A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180098481A (ko) * | 2013-11-25 | 2018-09-04 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 집적 회로 패터닝 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100130010A1 (en) | 2010-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109324471B (zh) | 一种形成半导体器件的方法和掩模 | |
| KR100799527B1 (ko) | 복합 광학 리소그래피를 위한 방법 및 디바이스 | |
| KR101877078B1 (ko) | 패턴 형성 방법 및 디바이스 제조 방법 | |
| US8912103B2 (en) | Method of fabricating and correcting nanoimprint lithography templates | |
| US20050088633A1 (en) | Composite optical lithography method for patterning lines of unequal width | |
| JP2007128115A (ja) | 誘起されたトポグラフィおよび導波路効果を減少させるための位相シフト・マスクおよびプレーナ位相シフト・マスク用の埋め込み型エッチング停止部 | |
| US7947433B2 (en) | Exposure method | |
| CN107015446A (zh) | 光刻对准标记和用于半导体制造的器件 | |
| US20050085085A1 (en) | Composite patterning with trenches | |
| US20070216891A1 (en) | Wafer Lithographic Mask and Wafer Lithography Method Using The Same | |
| KR20100137194A (ko) | 극자외선 리소그래피를 위한 마스크 및 이를 이용한 노광방법 | |
| KR20100058760A (ko) | 광학적 한계에 구속되지 않는 반도체 소자의 형성방법 및 그 제조 장치 | |
| US20040029024A1 (en) | Exposure method, mask fabrication method, fabrication method of semiconductor device, and exposure apparatus | |
| US20060146307A1 (en) | Lithographic apparatus and device manufacturing method | |
| US7799517B1 (en) | Single/double dipole mask for contact holes | |
| US5958632A (en) | Method of making mask pattern utilizing sizing dependent on mask material and mask formed through the method | |
| JP5091909B2 (ja) | リソグラフィ方法 | |
| KR100518221B1 (ko) | 이유브이 노광장비용 반사 마스크 | |
| KR100755413B1 (ko) | 반도체 소자 제조를 위한 포토마스크 레이아웃 및 이를이용한 포토 마스크 패턴의 형성방법 | |
| US20190056651A1 (en) | Euv patterning using photomask substrate topography | |
| JP4590213B2 (ja) | 露光装置及びデバイス製造方法 | |
| US8765329B2 (en) | Sub-resolution rod in the transition region | |
| Chivers | Challenge of extending optical lithography | |
| JP2000021756A (ja) | パターン形成方法及び露光装置 | |
| Sewell | Impact of phase masks on deep-UV lithography |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |