[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20100029697A - 고주파 패키지 장치 및 그 제조 방법 - Google Patents

고주파 패키지 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20100029697A
KR20100029697A KR1020090076113A KR20090076113A KR20100029697A KR 20100029697 A KR20100029697 A KR 20100029697A KR 1020090076113 A KR1020090076113 A KR 1020090076113A KR 20090076113 A KR20090076113 A KR 20090076113A KR 20100029697 A KR20100029697 A KR 20100029697A
Authority
KR
South Korea
Prior art keywords
conductor
base plate
ceramic frame
ceramic
high frequency
Prior art date
Application number
KR1020090076113A
Other languages
English (en)
Other versions
KR101077758B1 (ko
Inventor
가즈따까 다까기
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20100029697A publication Critical patent/KR20100029697A/ko
Application granted granted Critical
Publication of KR101077758B1 publication Critical patent/KR101077758B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/06—Cavity resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Microwave Amplifiers (AREA)

Abstract

메탈 시일링(metal seal ring)의 공진 주파수가 높고, 동작 주파수에 있어서 입력 단자 및 출력 단자의 반사 손실, 삽입 손실을 저감하고, 특히 밀리파 등의 고주파에 있어서 RF 특성이 우수한 고주파 패키지 장치 및 그 제조 방법이 제공된다. 고주파 패키지 장치는, 도체 베이스 플레이트와, 도체 베이스 플레이트 상에 배치된 세라믹 프레임(16)과, 세라믹 프레임(16) 상에 배치된 메탈 시일링(15)과, 메탈 시일링(15) 상에 배치된 땜납 메탈층(14)과, 땜납 메탈층(14) 상에 배치된 개구부(11)를 갖는 도체로 형성된 공진 주파수 조정 도체(12)와, 공진 주파수 조정 도체(12) 상에 배치된 세라믹 캡(10)을 포함한다. 세라믹 프레임(16)의 내측에 사용되는 본딩 와이어(30)의 루프가 높은 부분에 개구부(11)가 대응하도록 공진 주파수 조정 도체(12)가 배치된다.
세라믹 캡, 공진 주파수 조정 도체, 땜납 메탈층, 메탈 시일링, 세라믹 프레임

Description

고주파 패키지 장치 및 그 제조 방법{HIGH FREQUENCY PACKAGE AND MANUFACTURING METHOD THEREOF}
<관련 출원의 인용>
본 출원은 일본 특허청에 2008년 9월 8일자로 출원된 일본 특허 출원 제2008-229752호에 기초한 것으로서, 그 우선권을 주장하며, 그 전체 내용이 본 명세서에서 참조로서 인용된다.
본 발명은, 고주파 패키지 장치 및 그 제조 방법에 관한 것으로, 특히 마이크로파대에서 사용하는 반도체 장치에 적합한 고주파 패키지 장치 및 그 제조 방법에 관한 것이다.
고주파 전력 증폭 장치, 예를 들어 마이크로파 전력 증폭 장치는, 전계 효과형 트랜지스터 등의 능동 소자, 저항이나 콘덴서 등의 수동 소자 및 고주파 신호를 전송하는 마이크로 스트립 선로 등의 회로 소자로 구성된다. 이와 같은 마이크로파 전력 증폭 장치의 회로 소자는, 예를 들어 미국 특허 제5692298호 명세서 및 일본 특허 공표 제2000-510287호 공보에 나타내는 바와 같은 고주파 패키지 장치에 실장된다.
미국 특허 제5692298호 명세서 및 일본 특허 공표 제2000-510287호 공보에 개시되는 바와 같은 고주파 패키지 장치에서는, 시일링의 공진 주파수는 시일링의 길이로 정해진다. 공진 주파수가 패키지의 사용 주파수와 동등해지면, 시일링 하에 설치된 입력 단자와 출력 단자간의 아이솔레이션이 손상된다.
일본 특허 공개 제2001-196500호 공보 및 일본 특허 공개 제2002-289720호 공보는, 사용 주파수에서의 시일링의 공진을 회피하기 위한 고주파 패키지 장치의 구조를 개시하고 있다.
일본 특허 공개 제2001-196500호 공보에서는, 측벽 상의 시일링은, 관통 구멍을 통해 접지되어 있다. 다수의 스루 홀을 형성함으로써, 공진을 회피할 수 있지만, 비용이 든다는 문제가 있다.
일본 특허 공개 제2002-289720호 공보에 있어서는, 공진을 회피하기 위해 캡의 이면의 전체면에 메탈라이즈층을 형성하고 있다. 캡을 금속으로 만들거나, 또는 캡의 이면에 메탈라이즈층을 형성함으로써 공진을 회피할 수 있지만, 캐비티 내부의 와이어 배선의 고주파 특성이 영향을 받는다는 문제가 있다.
본 발명의 목적은, 구조가 간단하고, 제조 방법이 용이하며, 또한 고주파 특성이 우수한 고주파 패키지 장치 및 그 제조 방법을 제공하는 것에 있다.
본 발명의 일 실시예에 의한 고주파 패키지 장치는, 도체 베이스 플레이트 와, 도체 베이스 플레이트 상에 배치된 세라믹 프레임과, 세라믹 프레임 상에 배치된 메탈 시일링과, 메탈 시일링 상에 배치된 땜납 메탈층과, 땜납 메탈층 위로 배치된 공진 주파수 조정 도체로서, 복수의 개구부를 갖는 도체이며, 상기 메탈 시일링에 전기적으로 접속된 공진 주파수 조정 도체와, 공진 주파수 조정 도체 상에 배치된 세라믹 캡을 포함한다.
본 발명의 일 실시예에 의한 고주파 패키지 장치의 제조 방법은, 도체 베이스 플레이트 상에 세라믹 프레임을 형성하는 공정과, 세라믹 프레임 상에 메탈 시일링을 형성하는 공정과, 메탈 시일링 상에 땜납 메탈층을 개재하여, 복수의 개구부를 갖는 도체인 공진 주파수 조정 도체가 형성된 세라믹 캡을 형성하는 공정을 갖는다.
이하, 본 발명의 실시예를, 도면을 참조하여 설명한다. 동일 요소에는 동일 부호를 부여하여 설명의 중복을 피한다. 도면은 모식도이며, 도면은 현실의 것과는 다른 것에 유의해야 한다. 또한, 도면 상호간에 있어서도 서로의 치수나 비율이 다른 부분이 포함되어 있는 것은 물론이다.
이하에 나타내는 실시예는, 본 발명의 기술적 사상을 구체화하기 위한 장치나 방법을 예시하는 것이며, 실시예는 각 구성 부품을 하기의 것으로 특정하는 것은 아니다. 각 구성 부품은 특허청구범위 내에서, 다양한 변경을 가할 수 있다.
도 1은 본 발명의 일 실시예에 관한 고주파 패키지 장치를 설명하는 분해 사시도이다.
고주파 패키지 장치는, 도 1에 도시하는 바와 같이, 도체 베이스 플레이트(22), 세라믹 프레임(16), 입력 단자(P1), 출력 단자(P2), 메탈 시일링(15), 땜납 메탈층(14), 공진 주파수 조정 도체(12), 및 세라믹 캡(10)을 포함한다.
[도체 베이스 플레이트(22)]
도체 베이스 플레이트(22)는, 예를 들어 Kovar, 구리, 구리 텅스텐 합금, 구리 몰리브덴 합금, 몰리브덴 등의 도전성 금속에 의해 형성되어 있다. 도체 베이스 플레이트(22)의 표면에는, 예를 들어 니켈, 은, 은-백금 합금, 은-팔라듐 합금, 금 등의 도금 도체를 형성해도 된다.
[세라믹 프레임(16)]
세라믹 프레임(16)은, 예를 들어 알루미나(Al203), 질화알루미늄(AlN), 산화베릴륨(BeO) 등으로 형성된다.
세라믹 프레임(16)의 상면에는, 메탈 시일링(15)이 설치된다. 메탈 시일링(15)은, 세라믹 프레임(16)의 상면에 형성된 메탈라이즈층이어도 된다.
입력 단자(P1)는, 절연층(20a)과 그 위에 배치된 입력 스트립 라인(18a)을 포함한다. 또한 출력 단자(P2)는 절연층(20b)과 그 위에 배치된 출력 스트립 라인(18b)을 포함한다.
또한, 세라믹 프레임(16)은 절연성 혹은 도전성의 접착제를 통해, 도체 베이스 플레이트(22) 상에 배치하여 고정된다. 절연성의 접착제로서는, 예를 들어 에폭시 수지, 글래스 등으로 형성할 수 있고, 도전성의 접착제로서는, 예를 들어 은 땜납, 금 게르마늄 합금, 금 주석 합금 등으로 형성할 수 있다. 세라믹 프레임(16)과 도체 베이스 플레이트(22)를 고정할 때에, 입력 단자(P1) 및 출력 단자(P2)는 세라믹 프레임(16)과 도체 베이스 프레임(22)에 절연성 혹은 도전성의 접착제로 고정된다.
도체 베이스 플레이트(22) 및 세라믹 프레임(16)으로 형성되는 공간에는, 반도체 소자, 입력 회로 기판, 출력 회로 기판(도시하지 않음)이 배치되고, 그들은 본딩 와이어 등에 의해 접속된다.
[땜납 메탈층(14)]
땜납 메탈층(14)은 공진 주파수 조정 도체(12)와 메탈 시일링(15)을 납땜하는 땜납이다. 땜납 메탈층(14)으로서는, 예를 들어 금 게르마늄 합금, 금 주석 합금 등으로 형성 가능하다.
[세라믹 캡(10)]
세라믹 캡(10)은 평판 형상으로, 이면에 공진 주파수 조정 도체(12)가 형성되어 있다. 공진 주파수 조정 도체(12)는 복수의 개구부(11)를 갖는 도체로, 예를 들어 세라믹 캡(10)의 이면에 형성된 메탈라이즈층이 그리드 형상으로 형성된 도체이다.
또한, 세라믹 캡(10)은 평판 형상에 한정되지 않고, 하나의 면에 개구부를 갖는 상자형 형상이어도 된다. 또한, 바닥이 있는 원통형 형상이어도 된다. 이들 세라믹 캡(10)에 있어서도, 이면에 공진 주파수 조정 도체(12)가 배치된다.
반도체 소자, 입력 회로 기판, 출력 회로 기판 간의 필요한 결선이 형성된 후, 세라믹 프레임(16)에 고착된 메탈 시일링(15) 상에 땜납 메탈층(14)을 개재하여, 공진 주파수 조정 도체(12)가 형성된 세라믹 캡(10)이 배치된다.
땜납 메탈층(14)에 의해 공진 주파수 조정 도체(12)와 메탈 시일링(15)을 납땜함으로써, 세라믹 캡(10)은 공진 주파수 조정 도체(12), 땜납 메탈층(14) 및 메탈 시일링(15)을 통해, 세라믹 프레임(16)에 고정된다. 이에 의해, 내부 공간이 밀폐되어, 고주파 패키지가 형성된다. 또한 공진 주파수 조정 도체(12)는 땜납 메탈층(14)에 의해 메탈 시일링(15)과 전기적으로 접속된다.
또한, 공진 주파수 조정 도체(12)는, 세라믹 캡(10)과 별도로 형성되어 있어도 된다. 이 경우에는, 미리 공진 주파수 조정 도체(12)와 세라믹 캡(10)을 일체화한 후, 공진 주파수 조정 도체(12)를 메탈 시일링(15)에 고착한다. 혹은, 공진 주파수 조정 도체(12)를 메탈 시일링(15)에 고착한 후에, 세라믹 캡(10)을 공진 주파수 조정 도체(12)에 고착한다.
실시예에 관한 고주파 패키지 장치에서는, 반도체 소자와 입력 회로 기판 사이를 접속하는 본딩 와이어, 반도체 소자와 출력 회로 기판 사이를 접속하는 본딩 와이어는, 루프가 높은 부분이 공진 주파수 조정 도체(12)의 개구부(11)에 대응하도록 배치된다.
실시예에 관한 고주파 패키지는, 3GHz 이상의 고주파 특성을 갖고, 3GHz를 초과하는 고주파의 디바이스의 패키지로서 적용할 수 있다.
도 2는, 실시예에 관한 고주파 패키지 장치의 평면도를 나타낸다. 도 3a는 도 2의 I-I선을 따라 절취한 단면도를 나타낸다. 도 3b는 도 2의 II-II선을 따라 절취한 단면도를 나타낸다.
실시예에 관한 고주파 패키지 장치는, 도 2, 도 3a, 도 3b에 도시하는 바와 같이, 도체 베이스 플레이트(22) 상에 세라믹 프레임(16)이 설치된다. 세라믹 프레임(16)으로 둘러싸인 영역 내에서 도체 베이스 플레이트(22) 상에는, 반도체 소자(24)와, 입력 회로 기판(28)과, 출력 회로 기판(26)이 배치되어 있다. 입력 회로 기판(28)은 반도체 소자(24)의 입력측에 배치되고, 또한 출력 회로 기판(26)은 반도체 소자(24)의 출력측에는 배치된다. 입력 회로 기판(28)은 절연 기판(19a), 예를 들어 기판 세라믹 기판과 그 위에 배치된 입력 정합 회로(17a)를 갖고, 또한 출력 회로 기판(26)은 절연 기판(19b), 예를 들어 세라믹 기판과 그 위에 배치된 출력 정합 회로(17b)를 갖는다.
세라믹 프레임(16)에는, 세라믹 프레임(16)을 관통하는 입력 단자(P1), 출력 단자(P2)가 설치되어 있다. 입력 단자(P1)는, 절연층(20a)과 그 위에 배치된 입력 스트립 라인(18a)을 갖는다. 또한, 출력 단자(P2)는, 절연층(20b)과 그 위에 배치된 출력 스트립 라인(18b)을 갖는다.
입력 정합 회로(17a)는, 일단부가 입력 스트립 라인(18a)과 접속되고, 타단부가 반도체 소자(24)의 입력 단자(Gate 단자)에 본딩 와이어(30)로 접속된다. 또한 출력 정합 회로(17b)는, 일단부가 출력 스트립 라인(18b)과 접속되고, 또한 타단부는 반도체 소자(24)의 출력 단자(Drain 단자)에 본딩 와이어(30)로 접속된다. 공진 주파수 조정 도체(12)의 개구부(11)는 본딩 와이어(30)의 위치에 대응하여 형성된다.
세라믹 프레임(16) 상에 고정된 메탈 시일링(15)에는, 공진 주파수 조정 도체(12)가 형성된 세라믹 캡(10)이 땜납 메탈층(14)에 의해 납땜된다.
이에 의해, 도체 베이스 플레이트(22)와, 세라믹 프레임(16)과, 메탈 시일링(15), 땜납 메탈층(14) 및 공진 주파수 조정 도체(12)를 통해 세라믹 프레임(16) 상에 배치된 세라믹 캡(10)으로 캐비티(40)가 형성된다.
[캐스트레이션(15a; castellation)]
실시예에 관한 고주파 패키지 장치는, 도 4에 도시하는 바와 같이, 세라믹 프레임(16)의 내측 측벽부에 배치된 캐스트레이션(15a)을 포함해도 된다. 캐스트레이션(15a)은 도체로 구성되고, 메탈 시일링(15)과 도체 베이스 플레이트(22)를 전기적으로 접속하고, 메탈 시일링(15)을 도체 베이스 플레이트(22)에 접지한다. 캐스트레이션(15a)에 의해, 메탈 시일링(15) 및 땜납 메탈층(14)을 개재하여, 공진 주파수 조정 도체(12)도 접지된다.
캐스트레이션(15a)에 의해, 동작 주파수에서의 메탈 시일링(15)에 의한 공진을 줄일 수 있지만, 본딩 와이어(30)와 공진 주파수 조정 도체(12) 사이의 기생 효과가 보다 현저하게 드러난다. 그러나, 실시예에 관한 고주파 패키지 장치에서는, 공진 주파수 조정 도체(12)가 개구부(11)를 갖고, 본딩 와이어(30)와 공진 주파수 조정 도체(12) 사이에 발생하는 기생 효과를 저감시킬 수 있다. 이 경우, 본딩 와이어(30)와 공진 주파수 조정 도체(12)의 개구부(11)의 위치가 중요하다.
[공진 주파수 조정 도체(12)]
공진 주파수 조정 도체(12)는, 복수의 개구부(11)를 갖는 그리드 형상의 도 체로 구성된다. 개구부(11)의 형상은, 직사각형에 한하지 않고, 원형, 타원형, 육각형, 팔각형이어도 된다.
도 5a는 직사각형의 개구부(11)를 4개 갖는 공진 주파수 조정 도체(12)를 도시한다. 도 5b는 직사각형의 개구부(11)를 6개 갖는 공진 주파수 조정 도체(12)를 도시한다. 도 5c는 직사각형의 개구부(11)를 8개 갖는 공진 주파수 조정 도체(12)를 도시한다.
또한, 도 6a는 타원형의 개구부(11)를 4개 갖는 공진 주파수 조정 도체(12)를 도시한다. 도 6b는 육각형의 개구부(11)를 8개 갖는 공진 주파수 조정 도체(12)를 도시한다. 도 6c는 팔각형의 개구부(11)를 8개 갖는 공진 주파수 조정 도체(12)를 도시한다.
공진 주파수 조정 도체(12)는, 도 5a 내지 도 6c에 도시하는 바와 같은 그리드 패턴에 한정되지 않는다. 어떤 그리드 패턴에서도 유사한 효과를 얻을 수 있다.
[공진 주파수 조정 도체(12)와 본딩 와이어(30)의 관계]
도 7은, 공진 주파수 조정 도체(12)와, 반도체 소자(24)와 입력 회로 기판(28) 및 출력 회로 기판(26)을 접속하는 본딩 와이어(30)와의 위치 관계를 설명하는 도면이다.
공진 주파수 조정 도체(12)의 그리드의 패턴 피치와 주파수의 관계는, 예를 들어 그리드의 루프가 작을수록, 보다 높은 주파수까지 적용 가능한 고주파 패키지 장치를 얻을 수 있다. 한편, 그리드가 작아지고, 전체면에 형성된 메탈라이즈층에 근접하게 되면, 본딩 와이어(30)와 공진 주파수 조정 도체(12) 사이의 기생 효과가 현저하게 나타나, 본딩 와이어(30)가 악영향을 받는다.
따라서, 도 7에 도시하는 바와 같이, 공진 주파수 조정 도체(12)의 개구부(11)가 도체 베이스 플레이트(22) 상에 배치되는 반도체 소자(24)와 입력 회로 기판(28) 사이의 본딩 와이어(30)의 위치, 및 반도체 소자(24)와 출력 회로 기판(26) 사이의 본딩 와이어(30)의 위치에 대응하여 형성된다. 즉, 공진 주파수 조정 도체(12)는, 개구부(11)가 본딩 와이어(30)의 루프가 높은 부분에 대응하도록 형성된다.
본딩 와이어(30)가 공진 주파수 조정 도체(12)에 근접하면, 그 실행적인 인덕턴스가 작아지므로, 주파수 특성에 영향이 발생한다. 이를 피하기 위해, 루프 형상의 본딩 와이어(30)는 공진 주파수 조정 도체(12)와 근접하지 않는 것이 바람직하다.
[기생 효과]
도 8은, 본딩 와이어(30)와 개구부(11)를 갖지 않는 도체(13) 사이에 형성되는 기생 효과를 설명하는 도면이다. 한편, 도 9는, 본딩 와이어(30)와 개구부(11)를 갖는 공진 주파수 조정 도체(12) 사이에 형성되는 기생 효과를 설명하는 도면이다.
개구부(11)를 갖지 않는 도체(13)는, 도 8에 도시하는 바와 같이, 접지 도체판과 마찬가지로 생각할 수 있다. 본딩 와이어(30)가 도체(13)에 근접하면, 본딩 와이어(30)가 갖는 분포 인덕턴스(L1)와 분포 캐패시턴스(C1) 외에, 본딩 와이 어(30)와 도체(13) 사이에 기생 분포 캐패시턴스(Cp)와 기생 분포 인덕턴스(Lp)를 포함하는 분포 상수 회로가 형성된다. 이로 인해, 본딩 와이어(30)와 도체(13) 사이에 고주파의 결합 상태가 발생하여, 본딩 와이어(30)로부터 고주파의 누설 전류가 도체(13)에 흐른다.
한편, 개구부(11)를 갖는 공진 주파수 조정 도체(12)는, 도 9에 도시하는 바와 같이, 개구부(11)에는 접지 도체가 존재하지 않는다. 이로 인해, 본딩 와이어(30)가 공진 주파수 조정 도체(12)에 근접해도, 본딩 와이어(30)가 갖는 분포 인덕턴스 L0과 분포 캐패시턴스 C0 외에, 본딩 와이어(30)와 공진 주파수 조정 도체(12) 사이에 약간의 기생 분포 캐패시턴스 Cp0과 약간의 기생 분포 인덕턴스 Lp0를 포함하는 분포 상수 회로가 형성될 뿐이다. 이로 인해, 본딩 와이어(30)와 공진 주파수 조정 도체(12) 사이에 고주파의 결합 상태가 발생하는 것이 억제되고, 본딩 와이어(30)로부터 고주파의 누설 전류가 공진 주파수 조정 도체(12)에 거의 흐르지 않는다.
[정재파]
도 10은, 세라믹 캡의 이면에 메탈라이즈층을 갖지 않는 종래예의 고주파 패키지 장치의 동작을 설명하는 도면이다. 입력 단자(P1) 및 출력 단자(P2) 사이에 전송되는 정재파의 파형은, 횡축을 시간축으로 하고, 입력 단자(P1) 및 출력 단자(P2)를 배로 하여 모식적으로 나타내어진다. 파형 A 및 파형 B는 정재파 모드를 나타낸다.
메탈 시일링(15)의 주위 길이가 반도체 소자(24)의 동작 주파수 f에 대응한 파장 λ와 같아지면, 공진이 발생하고, 메탈 시일링(15) 하에 설치된 입력 단자(P1) 및 출력 단자(P2) 사이의 아이솔레이션이 손상된다. 즉, 메탈 시일링(15)의 주위 길이가 파장 λ와 같아지면, 입력 단자(P1)와 출력 단자(P2)를 배로 하는 정재파가 존재할 수 있는 조건이 갖추어진다. 입력 단자(P1)와 출력 단자(P2) 사이가 접속되어 있지 않은 상태에서의 신호 전달률은, 이상적으로는 제로이다. 그러나, 공진이 발생하면, 원래 접속한 회로나 배선에만 전달시켜야 할 신호가, 메탈 시일링(15)을 통해 다른 쪽 단자에 전달한다.
도 11은, 이 실시예에 관한 고주파 패키지 장치에 있어서의 공진 주파수 조정 도체(12)를 나타낸다. 공진 주파수 조정 도체(12)가 8개의 직사각형의 개구부(11)를 가짐으로써, 메탈 시일링(15)의 공진 주파수 f를 높게 한다. 즉, 공진 주파수 조정 도체(12)의 공진 주파수 f를 높게 하여, 실질적으로 메탈 시일링(15)의 공진 파장 λ를 작게 한다.
여기서, 파장 λ는, 세라믹 프레임(16)의 비유전률을 εr, 공진 주파수 조정 도체(12)가 갖는 기생 캐패시턴스를 C, 공진 주파수를 f라 하면, λ=C/(fㆍεr)로 나타내어진다.
[실험 결과]
도 12는, 고주파 패키지 장치의 단자간을 단자와 정합이 취해진 무손실 전송로로 접속한 상태에서의 반사 손실과 주파수의 관계를 나타낸다. 또한, 도 13은, 고주파 패키지 장치의 단자간을 단자와 정합이 취해진 무손실 전송로로 접속한 상태에서의 삽입 손실과 주파수의 관계를 나타낸다. 종래예는 세라믹 캡의 이면에 메탈라이즈층을 갖지 않는 고주파 패키지 장치이다. 또한 실시예는, 도 9에 도시하는, 직사각형의 개구부(11)를 갖는 공진 주파수 조정 도체(12)를 갖는 고주파 패키지 장치이다.
반사 손실은, 한쪽 단자면에서 전력이 반사되어, 다른 쪽 단자에 전력이 전해지지 않는 것에 의한 손실이다. 이상적으로는 단자는 무반사가 된다. 그러나, 도 12에 도시하는 바와 같이, 종래예의 고주파 패키지 장치에서는, 기본파 피크가 약 3GHz로 나타나고, 2차 고조파 피크가 6GHz로 나타난다. 실시예에 관한 고주파 패키지 장치에서는, 기본파 피크가 약 6.5GHz로 나타나고, 또한 2차 고조파 피크(도시 생략)는 13GHz로 나타난다. 이는, 전술한 바와 같이, 입력 단자(P1) 및 출력 단자(P2) 사이에서 아이솔레이션이 손상되어 있기 때문이다. 종래예에서는, 상대적으로 낮은 주파수에 있어서 메탈 시일링(15)이 공진하고, 상대적으로 낮은 주파수에 있어서 기본파 피크 및 2차 고조파 피크가 나타난다. 이에 대해, 실시예에 관한 공진 주파수 조정 도체(12)에 따르면, 공진 주파수 f를 높일 수 있으므로, 상대적으로 높은 주파수에 있어서, 기본파 피크 및 2차 고조파 피크를 얻을 수 있다.
삽입 손실은, 캐비티 내 공간 전파 특성에 상당한다. 도 13에 도시하는 바와 같이, 종래예에서는 기본파 피크가 약 3GHz로 나타나고, 2차 고조파 피크가 6GHz로 나타난다. 실시예에서는, 기본파 피크가 약 6.5GHz로 나타나고, 2차 고조파 피크(도시 생략)는 13GHz로 나타난다. 이는, 도 12와 마찬가지로, 입력 단자(P1) 및 출력 단자(P2) 사이에서 아이솔레이션이 손상되어 있기 때문이다. 종래예에서는, 메탈 시일링(15)이 상대적으로 낮은 주파수에 있어서 공진하고, 상대적 으로 낮은 주파수에 있어서, 기본파 피크 및 2차 고조파 피크가 나타난다. 이에 대해, 실시예에서는, 공진 주파수 f를 높일 수 있으므로, 상대적으로, 높은 주파수에 있어서, 기본파 피크 및 2차 고조파 피크가 얻을 수 있다.
[반도체 소자의 구성]
도 14는, 실시예에 관한 고주파 패키지 장치에 적용하는 일례의 반도체 소자(24)의 평면도이다. 반도체 소자(24)는, 기판(100)과, 기판(100)의 제1 표면에 배치되고, 각각 복수의 핑거를 갖는 게이트 전극(124), 소스 전극(126) 및 드레인 전극(122)을 갖는다. 또한 반도체 소자(24)는, 기판(100)의 제1 표면에 배치된 게이트 단자 전극 G1, G2,…, G4, 소스 단자 전극 S1, S2,…, S5 및 드레인 단자 전극 D를 포함한다. 게이트 단자 전극 G1, G2,…, G4는, 게이트 전극(124)의 복수의 핑거를 묶도록 형성된다. 소스 단자 전극 S1, S2,…, S5는, 소스 전극(126)의 복수의 핑거를 묶도록 형성된다. 또한 드레인 단자 전극 D는, 드레인 전극(122)의 복수의 핑거를 묶도록 형성된다.
각 부의 치수는, 예를 들어 셀 폭 W1은 약 120㎛, W2는 약 80㎛, 셀 길이 W3은 약 100㎛, W4는 약 120㎛이다. 게이트 폭은 전체적으로 100㎛×6개×4셀=2.4㎜ 정도이다.
기판(100)의 이면에는 접지 도체가 형성되고, 기판(100)에 형성된 비아 홀 SC1 내지 SC5에 의해, 소스 단자 전극 S1 내지 S5는 접지 도체와 접속된다. 반도체 소자(24)가 고주파 패키지 장치의 도체 베이스 플레이트(22)에 적재되면, 기판(100)의 이면에 형성한 접지 도체가 도체 베이스 플레이트(22)에 전기적으로 접 속된다.
기판(100)은, 예를 들어 SiC 기판, GaN 기판, SiC 기판 상에 GaN 에피택셜층을 형성한 기판, Sic 기판 상에 GaN/GaAlN을 포함하는 헤테로 접합 에피택셜층을 형성한 기판, 사파이어 기판, 혹은 다이아몬드 기판이다.
게이트 단자 전극 G1 내지 G4는, 본딩 와이어(30)에 의해, 예를 들어 반도체 소자(24)의 주변에 배치되는 입력 회로 기판(28)의 정합 회로(17a)에 접속된다. 마찬가지로, 드레인 단자 전극 D도, 본딩 와이어(30)에 의해, 예를 들어 반도체 소자(24)의 주변에 배치되는 출력 회로 기판(26)의 정합 회로(17b)에 접속된다.
[고주파 패키지 장치의 제조 방법]
실시예에 관한 고주파 패키지 장치의 제조 방법은, 도 1, 도 2, 도 3a 및 도 3b에 도시하는 바와 같이, 도체 베이스 플레이트(22) 상에 세라믹 프레임(16)을 형성하는 공정과, 세라믹 프레임(16)에 메탈 시일링(15)을 형성하는 공정과, 메탈 시일링(15) 상에 땜납 메탈층(14)을 개재하여, 공진 주파수 조정 도체(12)와 세라믹 캡(10)을 형성하는 공정을 갖는다.
공진 주파수 조정 도체(12)는 그리드 형상의 도체이며, 예를 들어 세라믹 캡(10)의 이면 상에 형성된 메탈라이즈층이 그리드 형상으로 형성된 도체이다. 복수의 개구부(11)의 형상으로는, 직사각형, 원형, 타원형, 육각형, 팔각형을 적용할 수 있다. 공진 주파수 조정 도체(12)는 세라믹 캡(10)과 별도 부재로 형성되어도 된다.
세라믹 캡(10)을 형성하는 공정은, 세라믹 프레임(16)의 내측에 형성되는 본 딩 와이어(30)의 루프가 높은 부분에 개구부(11)가 대응하도록 공진 주파수 조정 도체(12)를 형성한다.
더욱 상세하게 설명하면, 도체 베이스 플레이트(22) 상에 세라믹 프레임(16)을 형성하는 공정에서는, 세라믹 프레임(16)의 입력부에 있어서, 도체 베이스 플레이트(22)와 세라믹 프레임(16) 사이에, 절연층(20a) 상에 입력 스트립 라인(18a)을 형성한 입력 단자(P1)가 형성되고, 또한 세라믹 프레임(16)의 출력부에 있어서, 도체 베이스 플레이트(22)와 세라믹 프레임(16)의 사이에, 절연층(20b) 상에 출력 스트립 라인(18b)을 형성한 출력 단자(P2)가 형성된다.
또한, 고주파 패키지 장치의 제조 방법은, 또한 세라믹 프레임(16)의 내측에서 도체 베이스 플레이트(22) 상에 반도체 소자(24)를 형성하는 공정과, 세라믹 프레임(16)의 내측에서 도체 베이스 플레이트(22) 상에 반도체 소자(24)에 인접하여, 입력 정합 회로(17a)를 형성한 입력 회로 기판(28)을 형성하는 공정과, 세라믹 프레임(16)의 내측에서 도체 베이스 플레이트(22) 상에 반도체 소자(24)에 인접하여, 출력 정합 회로(17b)를 형성한 출력 회로 기판(26)을 형성하는 공정과, 입력 스트립 라인(18a)과 입력 정합 회로(17a)를 접속하는 공정과, 출력 스트립 라인(18b)과 출력 정합 회로(17b)를 접속하는 공정과, 반도체 소자(24)와 입력 정합 회로(17a)를 본딩 와이어(30)로 접속하는 공정과, 반도체 소자(24)와 출력 정합 회로(17b)를 접속하는 본딩 와이어(30)로 접속하는 공정을 갖는다. 본딩 와이어(30)의 루프가 높은 부분에 개구부(11)가 대응하도록 공진 주파수 조정 도체(12)를 형성한다.
또한, 고주파 패키지 장치의 제조 방법은, 세라믹 프레임(16)의 내측 측벽부 에 캐스트레이션(15a)을 형성하는 공정을 갖고 있어도 된다. 캐스트레이션(15a)에 의해, 땜납 메탈층(14), 메탈 시일링층(15) 및 공진 주파수 조정 도체(12)가 도체 베이스 플레이트(22)에 접지된다.
이상과 같이, 본 발명에 따르면, 구조가 간단하고, 제조 방법이 용이하고, 또한 고주파 특성이 우수한 고주파 패키지 장치 및 그 제조 방법이 제공된다.
실시예에 따르면, 메탈 시일링의 공진 주파수를 높게 설정하고, 동작 주파수에 있어서의 입출력 단자간의 반사 손실, 삽입 손실을 저감시킬 수 있다. 따라서, 특히 밀리파 등의 고주파에 있어서 RF 특성이 우수한 고주파 패키지 장치 및 그 제조 방법이 제공된다.
또한, 본 발명의 고주파 패키지 장치에 실장하는 소자로서는, 전계 효과 트랜지스터(FET : Field Effect Transistor)에 한하지 않고, 고전자 이동도 트랜지스터(HEMT : High Electron Mobility Transistor), LDMOS(Lateral Doped Metal-Oxide-Semiconductor Field Effect Transistor)나 헤테로 접합 바이폴라 트랜지스터(HBT : Hetero-junction Bipolar Transistor) 등의 증폭 소자, 멤스(MEMS : Micro Electro Mechanical Systems) 소자 등을 적용할 수 있다.
본 발명의 고주파 패키지 장치는, 내부 정합형 전력 증폭 소자, 전력 MMIC(Monolithic Microwave Integrated Circuit), 마이크로파 전력 증폭기, 밀리파 전력 증폭기, 고주파 MEMS 소자 등의 폭넓은 분야에 적용 가능하다.
본 발명의 다른 실시예들 또는 변형들은 명세서의 고찰 및 본 명세서에 개시된 발명의 실시로부터 본 기술분야의 통상의 기술자에게 명백할 것이다. 본 명세 서 및 예시적인 실시예는 단지 예로서 간주되고, 본 발명의 진정한 범위 및 사상은 이하에 의해 나타나도록 의도된다.
도 1은 실시예에 관한 고주파 패키지 장치를 설명하는 분해 사시도.
도 2는 실시예에 관한 고주파 패키지 장치를 도시하는 평면도.
도 3a는, 도 2의 I-I선을 따라 절취한 단면도.
도 3b는 도 2의 II-II선을 따라 절취한 단면도.
도 4는 캐스트레이션을 설명하는 사시도.
도 5a는 공진 주파수 조정 도체를 도시하는 평면도.
도 5b는 다른 공진 주파수 조정 도체의 평면도.
도 5c는 다른 예의 공진 주파수 조정 도체의 평면도.
도 6a는 다른 예의 공진 주파수 조정 도체의 평면도.
도 6b는 다른 예의 공진 주파수 조정 도체의 평면도.
도 6c는 다른 예의 공진 주파수 조정 도체의 평면도.
도 7은 공진 주파수 조정 도체와, 반도체 소자와 입력 회로 기판 및 출력 회로 기판 사이를 접속하는 본딩 와이어와의 위치 관계를 설명하는 사시도.
도 8은 개구부를 갖지 않는 금속층과 본딩 와이어 사이에 형성되는 기생 효과를 설명하는 도면.
도 9는 공진 주파수 조정 도체와 본딩 와이어 사이에 형성되는 기생 효과를 설명하는 도면.
도 10은 종래예의 고주파 패키지 장치의 동작을 설명하는 도면.
도 11은 실시예에 관한 고주파 패키지 장치에 있어서의 공진 주파수 조정 도 체의 일례를 나타내는 평면도.
도 12는 고주파 패키지 장치의 반사 손실과 주파수의 관계를 나타내는 도면.
도 13은 고주파 패키지 장치의 삽입 손실과 주파수의 관계를 나타내는 도면.
도 14는 실시예에 관한 고주파 패키지 장치에 적용하는 반도체 소자의 일례를 나타내는 평면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 세라믹 캡
12 : 공진 주파수 조정 도체
14 : 땜납 메탈층
15 : 메탈 시일링
16 : 세라믹 프레임
22 : 도체 베이스 플레이트

Claims (13)

  1. 도체 베이스 플레이트와,
    상기 도체 베이스 플레이트 상에 배치된 세라믹 프레임과,
    상기 세라믹 프레임 상에 배치된 메탈 시일링(metal seal ring)과,
    상기 메탈 시일링 상에 배치된 땜납 메탈층과,
    상기 땜납 메탈층 상에 배치된 공진 주파수 조정 도체로서, 복수의 개구부를 갖는 도체이며, 상기 메탈 시일링에 전기적으로 접속된 공진 주파수 조정 도체와,
    상기 공진 주파수 조정 도체 상에 배치된 세라믹 캡
    을 포함하는 고주파 패키지 장치.
  2. 제1항에 있어서,
    상기 공진 주파수 조정 도체는, 상기 세라믹 캡의 이면 상에 메탈라이즈된 도체층으로 형성되어 있는 고주파 패키지 장치.
  3. 제1항에 있어서,
    상기 세라믹 프레임은 내측에 본딩 와이어가 배치되도록 구성되고, 상기 공진 주파수 조정 도체는 상기 본딩 와이어의 루프가 높은 부분에 상기 개구부가 대응하도록 구성되어 있는 고주파 패키지 장치.
  4. 제3항에 있어서,
    상기 세라믹 프레임과 상기 도체 베이스 플레이트 사이에 설치된, 입력 스트립 라인을 포함하는 입력 단자와,
    상기 세라믹 프레임과 상기 도체 베이스 플레이트 사이에 설치된, 출력 스트립 라인을 포함하는 출력 단자와,
    상기 세라믹 프레임의 내측의 상기 도체 베이스 플레이트 상에 배치된 반도체 소자와,
    상기 세라믹 프레임의 내측의 상기 도체 베이스 플레이트 상에 상기 반도체 소자에 인접하여 배치되고, 상기 입력 스트립 라인에 접속된 입력 정합 회로를 갖는 입력 회로 기판과,
    상기 세라믹 프레임의 내측의 상기 도체 베이스 플레이트 상에 상기 반도체 소자에 인접하여 배치되고, 상기 출력 스트립 라인에 접속된 출력 정합 회로를 갖는 출력 회로 기판과,
    상기 반도체 소자와 상기 입력 정합 회로를 접속하는 상기 본딩 와이어와,
    상기 반도체 소자와 상기 출력 정합 회로를 접속하는 상기 본딩 와이어
    를 더 포함하는 고주파 패키지 장치.
  5. 제1항에 있어서,
    상기 공진 주파수 조정 도체는 그리드 형상의 도체인 고주파 패키지 장치.
  6. 제1항에 있어서,
    상기 개구부의 형상은 직사각형, 원형, 타원형, 육각형, 팔각형 중 어느 하나인 고주파 패키지 장치.
  7. 제1항에 있어서,
    상기 세라믹 프레임의 내측 측벽부에 배치된 상기 메탈 시일링과 상기 도체 베이스 플레이트를 접속하는 캐스트레이션(castellation)을 더 포함하는 고주파 패키지 장치.
  8. 도체 베이스 플레이트 상에 세라믹 프레임을 형성하는 공정과,
    상기 세라믹 프레임 상에 메탈 시일링을 형성하는 공정과,
    상기 메탈 시일링 상에 땜납 메탈층을 개재하여, 복수의 개구부를 갖는 도체인 공진 주파수 조정 도체가 형성된 세라믹 캡을 형성하는 공정
    을 포함하는 고주파 패키지 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 세라믹 캡을 형성하는 공정은, 상기 세라믹 캡의 이면에 그리드 형상의 메탈라이즈층을 형성하여 상기 공진 주파수 조정 도체를 형성하는 공정을 포함하는 고주파 패키지 장치의 제조 방법.
  10. 제8항에 있어서,
    세라믹 캡을 형성하는 공정은, 상기 세라믹 프레임의 내측에 배치되는 본딩 와이어의 루프가 높은 부분에 상기 개구부가 대응하도록 상기 공진 주파수 조정 도체를 형성하는 공정을 포함하는 고주파 패키지 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 세라믹 프레임의 입력부에 있어서, 상기 세라믹 프레임과 상기 도체 베이스 플레이트 사이에, 입력 스트립 라인을 갖는 입력 단자를 고정하는 공정과,
    상기 세라믹 프레임의 출력부에 있어서, 상기 세라믹 프레임과 상기 도체 베이스 플레이트 사이에, 출력 스트립 라인을 갖는 출력 단자를 고정하는 공정과,
    상기 세라믹 프레임의 내측의 상기 도체 베이스 플레이트 상에 반도체 소자를 형성하는 공정과,
    상기 세라믹 프레임의 내측의 상기 도체 베이스 플레이트 상에, 상기 반도체 소자에 인접하여, 입력 정합 회로를 갖는 입력 회로 기판을 형성하는 공정과,
    상기 세라믹 프레임의 내측의 상기 도체 베이스 플레이트 상에, 상기 반도체 소자에 인접하여, 출력 정합 회로를 갖는 출력 회로 기판을 형성하는 공정과,
    상기 반도체 소자와 상기 입력 정합 회로를 상기 본딩 와이어로 접속하는 공정과,
    상기 반도체 소자와 상기 출력 정합 회로를 상기 본딩 와이어로 접속하는 공정과,
    상기 입력 스트립 라인과 상기 입력 정합 회로를 접속하는 공정과,
    상기 출력 스트립 라인과 상기 출력 정합 회로를 접속하는 공정
    을 더 포함하는 고주파 패키지 장치의 제조 방법.
  12. 제8항에 있어서,
    상기 개구부의 형상이 직사각형, 원형, 타원형, 육각형, 팔각형 중 어느 한 형상인 고주파 패키지 장치의 제조 방법.
  13. 제8항에 있어서,
    상기 세라믹 프레임의 내측 측벽부에 상기 도체 베이스 플레이트와 상기 메탈 시일링을 전기적으로 접속하는 캐스트레이션을 형성하는 공정을 더 포함하는 고주파 패키지 장치의 제조 방법.
KR1020090076113A 2008-09-08 2009-08-18 고주파 패키지 장치 및 그 제조 방법 KR101077758B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008229752 2008-09-08
JPJP-P-2008-229752 2008-09-08

Publications (2)

Publication Number Publication Date
KR20100029697A true KR20100029697A (ko) 2010-03-17
KR101077758B1 KR101077758B1 (ko) 2011-10-27

Family

ID=41798725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090076113A KR101077758B1 (ko) 2008-09-08 2009-08-18 고주파 패키지 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US8159311B2 (ko)
JP (1) JP5377096B2 (ko)
KR (1) KR101077758B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200001025A (ko) 2018-06-26 2020-01-06 알에프에이치아이씨 주식회사 Rf 트랜지스터 패키지 및 이의 제조방법
KR102163805B1 (ko) 2019-05-30 2020-10-07 알에프에이치아이씨 주식회사 반도체 소자 패키지 및 그 제조방법
KR20210133648A (ko) 2020-04-29 2021-11-08 알에프에이치아이씨 주식회사 고주파 반도체 소자 패키지 및 그 제조 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038837A (ja) * 2010-08-05 2012-02-23 Toshiba Corp パッケージおよびその作製方法
US9785186B2 (en) 2012-10-16 2017-10-10 Samsung Electronics Co., Ltd. Package system with cover structure and method of operation thereof
CN104782241B (zh) * 2012-11-09 2018-01-05 三星电子株式会社 具有盖结构的封装系统及其操作方法
CN103928447B (zh) * 2013-01-14 2016-09-28 内蒙航天动力机械测试所 一种大功率全气密半导体模块封装结构
JP6455402B2 (ja) 2015-11-16 2019-01-23 三菱電機株式会社 マイクロ波帯・ミリ波帯パッケージ
CN106532210A (zh) * 2016-12-20 2017-03-22 中国航空工业集团公司雷华电子技术研究所 一种多通道微带环行器组件装配方法
US11587891B2 (en) * 2021-05-31 2023-02-21 Texas Instruments Incorporated Ceramic semiconductor package seal rings

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01280341A (ja) * 1988-05-06 1989-11-10 Mitsubishi Electric Corp 高周波半導体装置の組立方法
JP2740294B2 (ja) * 1989-09-20 1998-04-15 山形日本電気株式会社 高周波半導体用容器
JPH03148158A (ja) * 1989-11-02 1991-06-24 Nec Yamagata Ltd 半導体素子用封止キャップ
US5119266A (en) * 1989-12-29 1992-06-02 Ail Systems, Inc. (Subsidiary Of Eaton Corp.) Electromagnetic interference filter protection circuit
JPH03117838U (ko) * 1990-03-15 1991-12-05
US5736783A (en) 1993-10-08 1998-04-07 Stratedge Corporation. High frequency microelectronics package
MY117567A (en) 1994-12-01 2004-07-31 Miyake Kk Circuit-like metallic foil sheet for resonance frequency characteristic tag and the like and process for fabricating
JPH09148470A (ja) * 1995-11-29 1997-06-06 Toshiba Corp 高周波用半導体外囲器
JP4013432B2 (ja) 2000-01-11 2007-11-28 三菱電機株式会社 半導体パッケージ
JP4454144B2 (ja) 2000-12-22 2010-04-21 京セラ株式会社 高周波回路用パッケージ
JP2002289720A (ja) 2001-03-27 2002-10-04 Shimada Phys & Chem Ind Co Ltd 高周波デバイス用パッケージ
JP4575247B2 (ja) 2005-07-11 2010-11-04 株式会社東芝 高周波パッケージ装置
WO2007125633A1 (ja) 2006-04-28 2007-11-08 Kabushiki Kaisha Toshiba 高周波用半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200001025A (ko) 2018-06-26 2020-01-06 알에프에이치아이씨 주식회사 Rf 트랜지스터 패키지 및 이의 제조방법
KR102163805B1 (ko) 2019-05-30 2020-10-07 알에프에이치아이씨 주식회사 반도체 소자 패키지 및 그 제조방법
KR20210133648A (ko) 2020-04-29 2021-11-08 알에프에이치아이씨 주식회사 고주파 반도체 소자 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR101077758B1 (ko) 2011-10-27
US20100060373A1 (en) 2010-03-11
JP2010087469A (ja) 2010-04-15
US8159311B2 (en) 2012-04-17
JP5377096B2 (ja) 2013-12-25

Similar Documents

Publication Publication Date Title
KR101077758B1 (ko) 고주파 패키지 장치 및 그 제조 방법
EP0110997B1 (en) Semiconductor device package
US7119004B2 (en) Semiconductor device, its manufacturing method, and ratio communication device
JP5323167B2 (ja) パッケージ
JPS6114668B2 (ko)
JPH0846073A (ja) 半導体装置
EP3179630B1 (en) High-frequency semiconductor amplifier
KR101504871B1 (ko) 패키지
JP5269864B2 (ja) 半導体装置
JP2012178525A (ja) パッケージ
US8476755B2 (en) High frequency ceramic package and fabrication method for the same
KR102694122B1 (ko) 반도체 장치
JP2012209334A (ja) ミリ波帯用薄型パッケージおよびその製造方法
JP2991168B2 (ja) 半導体装置およびその製造方法
JP2010186959A (ja) 半導体パッケージおよびその作製方法
JP2013235913A (ja) 高周波半導体用パッケージ
JP5513991B2 (ja) 高周波モジュールおよびその動作方法
CN113169128B (zh) 半导体装置以及天线装置
JP4206185B2 (ja) 高周波半導体装置
WO2022260855A1 (en) Packaged transistor amplifier with integrated passive device matching structure having distributed shunt inductances
JP2011250360A (ja) 高周波モジュール
JP2021125713A (ja) 高周波半導体装置
JP2010186965A (ja) 半導体パッケージおよびその作製方法
JP2011238842A (ja) 高周波半導体装置およびその製造方法
JP2013118571A (ja) パッケージ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160922

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee