KR20090103705A - Substrate processing method, substrate processing system and computer storage medium - Google Patents
Substrate processing method, substrate processing system and computer storage mediumInfo
- Publication number
- KR20090103705A KR20090103705A KR1020090009667A KR20090009667A KR20090103705A KR 20090103705 A KR20090103705 A KR 20090103705A KR 1020090009667 A KR1020090009667 A KR 1020090009667A KR 20090009667 A KR20090009667 A KR 20090009667A KR 20090103705 A KR20090103705 A KR 20090103705A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- resist pattern
- heat treatment
- temperature
- pattern
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 108
- 238000003672 processing method Methods 0.000 title claims abstract description 9
- 238000012545 processing Methods 0.000 title claims description 118
- 238000003860 storage Methods 0.000 title claims description 6
- 238000010438 heat treatment Methods 0.000 claims abstract description 148
- 238000000034 method Methods 0.000 claims description 103
- 230000008569 process Effects 0.000 claims description 91
- 238000000576 coating method Methods 0.000 claims description 33
- 239000011248 coating agent Substances 0.000 claims description 29
- 238000005259 measurement Methods 0.000 claims description 20
- 239000003795 chemical substances by application Substances 0.000 claims description 15
- 238000011161 development Methods 0.000 claims description 13
- 230000018109 developmental process Effects 0.000 claims description 13
- 238000012937 correction Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000007261 regionalization Effects 0.000 claims description 2
- 238000007669 thermal treatment Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 156
- 238000007689 inspection Methods 0.000 description 61
- 239000007788 liquid Substances 0.000 description 9
- 238000012546 transfer Methods 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 1
- 239000002671 adjuvant Substances 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
- G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70608—Monitoring the unpatterned workpiece, e.g. measuring thickness, reflectivity or effects of immersion liquid on resist
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
- G03F7/70858—Environment aspects, e.g. pressure of beam-path gas, temperature
- G03F7/70866—Environment aspects, e.g. pressure of beam-path gas, temperature of mask or workpiece
- G03F7/70875—Temperature, e.g. temperature control of masks or workpieces via control of stage temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Life Sciences & Earth Sciences (AREA)
- Atmospheric Sciences (AREA)
- Toxicology (AREA)
- Environmental & Geological Engineering (AREA)
- Epidemiology (AREA)
- Public Health (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
Description
본 발명은, 기판상에 레지스트 패턴을 형성한 후, 상기 기판을 열처리하는 기판의 처리방법, 프로그램, 컴퓨터 기억매체 및 기판 처리 시스템에 관한 것이다.The present invention relates to a substrate processing method, a program, a computer storage medium and a substrate processing system for forming a resist pattern on a substrate and then heat treating the substrate.
예를 들면 반도체 디바이스의 제조에 있어서의 포트리소그래피 처리에서는, 예를 들면 반도체 웨이퍼(이하, '웨이퍼'라고 한다.) 상에 레지스트 액을 도포하여 레지스트막을 형성하는 레지스트 도포처리, 상기 레지스트막을 소정의 패턴을 노광하는 노광처리, 노광된 레지스트 막을 현상하는 현상처리 등이 차례로 이루어져, 웨이퍼상에 소정의 레지스트 패턴이 형성된다.For example, in the photolithography process in the manufacture of semiconductor devices, for example, a resist coating process in which a resist liquid is applied onto a semiconductor wafer (hereinafter referred to as a "wafer") to form a resist film, and the resist film is prescribed. An exposure process for exposing the pattern, a developing process for developing the exposed resist film, and the like are performed in order, thereby forming a predetermined resist pattern on the wafer.
상술한 레지스트 패턴을 형성할 때에는, 반도체 디바이스의 더 큰 고집적화를 도모하기 위해서, 레지스트 패턴의 미세화가 요구되고 있다. 이것을 받아 종래보다 노광 광원의 단파장화가 진행되고 있다. 그러나, 현상, 노광 광원의 단파장화에는 기술적, 비용적인 한계가 있다.When forming the resist pattern mentioned above, in order to aim at high integration of a semiconductor device, refinement | miniaturization of a resist pattern is calculated | required. Receiving this, shortening of the exposure light source is progressing more conventionally. However, development and shortening of the exposure light source have technical and cost limitations.
따라서, 웨이퍼의 현상 처리를 행한 후, 웨이퍼를 가열하여 레지스트 패턴의 레지스트 부분을 팽창시키는 것에 의해, 레지스트 패턴의 미세화를 도모하는 것이 제안되어 있다. 그리고 이 레지스트 패턴을 소정의 목표 치수로 형성하기 위해서, 웨이퍼상에 형성된 레지스트 패턴의 치수를 측정하고, 그 치수 측정 결과에 기초하여, 미리 구해진 가열 처리의 온도와 레지스트 패턴의 치수와의 상관으로부터 현상 처리후의 가열 처리의 온도를 보정하고, 레지스트 패턴의 치수의 적정화를 측정하는 것이 제안되어 있다(특허문헌 1).Therefore, it is proposed to refine the resist pattern by heating the wafer and expanding the resist portion of the resist pattern after the development of the wafer. And in order to form this resist pattern to a predetermined | prescribed target dimension, the dimension of the resist pattern formed on the wafer is measured, and it develops from the correlation of the temperature of the heat processing calculated | required previously, and the dimension of a resist pattern based on the dimension measurement result. It is proposed to correct the temperature of the heat treatment after the treatment and to measure the adequacy of the dimension of the resist pattern (Patent Document 1).
[특허문헌 1] 일본특허공개공보2008-4591호 [Patent Document 1] Japanese Patent Laid-Open No. 2008-4591
그러나, 상술한 가열 처리의 온도와 레지스트 패턴의 치수의 상관은, 통상, 검사용의 웨이퍼상에 레지스트 패턴을 형성하고, 그 레지스트 패턴의 치수를 측정한 후, 그 치수 측정 결과와 가열 처리의 온도의 관계를 작업자가 수작업으로 입력하여 산출하고 있다. 또한, 최초로 처리되는 웨이퍼의 가열 처리의 초기 온도에 대해서도, 통상, 상기 가열 처리의 온도와 레지스트 패턴의 치수의 상관에 기초하여, 작업자가 수작업으로 설정하고 있다.However, the correlation between the temperature of the heat treatment described above and the dimension of the resist pattern is usually formed by forming a resist pattern on the wafer for inspection and measuring the dimension of the resist pattern, and then the dimension measurement result and the temperature of the heat treatment. The relationship is calculated manually by the operator. Moreover, about the initial temperature of the heat processing of the wafer processed for the first time, the operator sets it by hand manually based on the correlation of the temperature of the said heat processing and the dimension of a resist pattern.
그렇게 되면, 예를 들어 치수 측정 결과와 가열 처리의 온도의 관계를 잘못 입력한 경우나, 가열 처리의 초기 온도를 잘못 설정한 경우에는, 웨이퍼상에 레지스트 패턴을 소정의 목표 치수로 형성할 수 없는 경우가 있었다.Then, for example, when the relationship between the dimensional measurement result and the temperature of the heat treatment is incorrectly input or when the initial temperature of the heat treatment is incorrectly set, the resist pattern cannot be formed on the wafer with a predetermined target dimension. There was a case.
본 발명은, 이러한 점에 비추어 이루어진 것으로, 기판상에 소정의 목표 치수의 레지스트 패턴을 형성하는 것을 목적으로 한다.This invention is made | formed in view of this point, and an object of this invention is to form the resist pattern of a predetermined | prescribed target dimension on a board | substrate.
상기의 목적을 달성하기 위해서, 본 발명은, 기판상에 레지스트 패턴을 형성한 후, 상기 기판을 열처리하는 기판의 처리 방법으로서, 상기 열처리의 초기 온도와 상기 열처리후의 기판상의 레지스트 패턴의 목표 치수를 설정한 후, 상기 열처리의 온도와 레지스트 패턴의 치수의 상관, 및 상기 열처리의 설정 온도를 자동으로 산출하는 조건 설정 공정과, 이후, 기판상에 레지스트 패턴을 형성한 후, 상기 기판을 상기 설정 온도로 열처리하고, 상기 레지스트 패턴을 상기 목표 치수로 조정하는 처리 공정을 가지며, 상기 조건 설정 공정은, 상기 열처리의 초기 온도와, 상기 열처리후의 기판상의 레지스트 패턴의 목표 치수를 설정하는 제1 공정과, 기판상에 레지스트 패턴을 형성하고, 상기 기판을 상기 제1 공정에서 설정한 초기 온도로 열처리를 행한 후, 상기 레지스트 패턴의 치수를 측정하는 제2 공정과, 상기 제1 공정에서 설정한 초기 온도와 다른 상기 열처리의 온도를 산출하는 제3 공정과, 기판상에 레지스트 패턴을 형성하고, 상기 기판을 상기 제3 공정에서 산출한 온도로 열처리를 행한 후, 상기 레지스트 패턴의 치수를 측정하는 제4 공정과, 상기 제2 공정과 상기 제4 공정에 있어서의 레지스트 패턴의 치수 측정 결과와 대응하는 열처리의 온도로부터, 상기 열처리의 온도와 레지스트 패턴의 치수의 상관을 산출하는 제5 공정과, 상기 제5 공정에서 산출한 상관과 상기 제1 공정에서 설정한 레지스트 패턴의 목표 치수로부터, 상기 열처리의 설정 온도를 산출하는 제6 공정을 가진 것을 특징으로 하고 있다. 한편, 레지스트 패턴의 치수란, 예를 들면 컨택트홀의 지름, 레지스트 패턴의 선폭, 레지스트 패턴의 사이드 월 앵글 등이다.In order to achieve the above object, the present invention provides a substrate processing method for heat treating the substrate after forming a resist pattern on the substrate, the target temperature of the initial temperature of the heat treatment and the resist pattern on the substrate after the heat treatment. After setting, the condition setting step of automatically calculating the correlation between the temperature of the heat treatment and the dimension of the resist pattern, and the set temperature of the heat treatment; thereafter, after forming a resist pattern on the substrate, the substrate is subjected to the set temperature. And a heat treatment process to adjust the resist pattern to the target dimension, wherein the condition setting process includes: a first process of setting an initial temperature of the heat treatment and a target dimension of the resist pattern on the substrate after the heat treatment; After forming a resist pattern on the substrate and subjecting the substrate to an initial temperature set in the first step, A second step of measuring a dimension of the resist pattern; a third step of calculating a temperature of the heat treatment different from the initial temperature set in the first step; a resist pattern is formed on a substrate; After the heat treatment is performed at the temperature calculated in step 3, from the fourth step of measuring the dimension of the resist pattern, and from the temperature of the heat treatment corresponding to the dimension measurement result of the resist pattern in the second step and the fourth step. And a set temperature of the heat treatment is calculated from a fifth step of calculating a correlation between the temperature of the heat treatment and the dimension of the resist pattern, and a target dimension of the resist pattern set in the first step and the correlation calculated at the fifth step. It has a 6th process which is characterized by the above-mentioned. In addition, the dimension of a resist pattern is a diameter of a contact hole, the line width of a resist pattern, the sidewall angle of a resist pattern, etc., for example.
본 발명에 의하면, 조건 설정 공정에 있어서, 열처리의 초기 온도와 열처리후의 기판상의 레지스트 패턴의 목표 치수를 설정한 후, 검사용의 기판상에 레지스트 패턴을 형성하고, 열처리후의 레지스트 패턴의 치수를 측정하고 있으므로, 열처리의 온도와 레지스트 패턴의 치수의 상관, 및 열처리의 설정 온도를 자동으로 산출할 수 있다. 이에 따라서, 종래 필요하였던 작업자에 의한 수작업을 생략할 수 있으므로, 열처리의 온도와 레지스트 패턴의 치수의 상관을 적절히 산출하여, 열처리의 설정 온도를 적절히 설정할 수 있다. 따라서, 이후, 기판상에 소정의 목표 치수의 레지스트 패턴을 형성할 수 있다.According to the present invention, in the condition setting step, after setting the initial temperature of the heat treatment and the target dimension of the resist pattern on the substrate after the heat treatment, a resist pattern is formed on the inspection substrate, and the dimension of the resist pattern after the heat treatment is measured. Therefore, the correlation between the temperature of the heat treatment and the dimension of the resist pattern and the set temperature of the heat treatment can be automatically calculated. Thereby, since the manual labor by the worker which was conventionally required can be skipped, the correlation between the temperature of heat processing and the dimension of a resist pattern can be calculated suitably, and the set temperature of heat processing can be set suitably. Therefore, a resist pattern of a predetermined target dimension can then be formed on the substrate.
상기 조건 설정 공정은, 상기 제6 공정후, 기판상에 레지스트 패턴을 형성하고, 상기 기판을 상기 제6의 공정에서 산출한 설정 온도로 열처리를 행한 후, 상기 레지스트 패턴의 치수를 측정하여, 상기 설정 온도의 적부(適否)를 확인하는 제7 공정을 더 가지고 있어도 좋다.In the condition setting step, after the sixth step, a resist pattern is formed on the substrate, and the substrate is subjected to a heat treatment at the set temperature calculated in the sixth step, and then the dimensions of the resist pattern are measured, and You may further have the 7th process of confirming the propriety of set temperature.
상기 열처리를 행하는 열처리장치가 복수 있는 경우에는, 상기 조건 설정 공정후이고 상기 처리 공정전에, 기판상에 레지스트 패턴을 형성하고, 상기 기판을 상기 제6 공정에서 산출한 설정 온도로 열처리를 행한 후, 상기 레지스트 패턴의 치수를 측정하는 공정과, 상기 레지스트 패턴의 치수 측정 결과에 기초하여, 상기 제5 공정에서 산출한 상관으로부터, 상기 각 열처리장치에 있어서의 열처리의 상기 설정 온도를 보정하는 공정을 가진 온도 보정 공정이 이루어지고, 상기 처리 공정은, 상기 레지스트 패턴이 형성된 기판을, 상기 온도 보정 공정에서 보정된 설정 온도로 열처리하더라도 좋다.In the case where there are a plurality of heat treatment apparatuses for performing the heat treatment, after forming the resist pattern on the substrate after the condition setting step and before the processing step, the substrate is subjected to heat treatment at the set temperature calculated in the sixth step, And a step of correcting the set temperature of the heat treatment in the respective heat treatment apparatuses from the correlation calculated in the fifth step based on the step of measuring the dimension of the resist pattern and the result of the dimension measurement of the resist pattern. The temperature correction process is performed, and the said process process may heat-process the board | substrate with which the said resist pattern was formed to the preset temperature corrected by the said temperature correction process.
상기 레지스트 패턴은, 기판상에 레지스트막을 형성하는 레지스트막 형성 처리와, 상기 레지스트막을 노광하는 노광 처리와, 노광된 레지스트막을 현상하는 현상 처리를 행하는 것에 의해서 형성되고, 상기 열처리는, 상기 현상 처리후에 이루어져도 좋다.The resist pattern is formed by performing a resist film forming process for forming a resist film on a substrate, an exposure process for exposing the resist film, and a developing process for developing the exposed resist film, wherein the heat treatment is performed after the development process. May be made.
상기 레지스트 패턴은, 기판상에 레지스트막을 형성하는 레지스트막 형성 처리와, 상기 레지스트막을 노광하는 노광 처리와, 노광된 레지스트막을 현상하는 현상 처리와, 현상 처리후에 기판을 가열하는 가열 처리를 행하는 것에 의해서 형성되고, 상기 열처리는, 상기 현상 처리후의 가열 처리후에, 기판상에 패턴 팽창제를 도포한 후 이루어져도 좋다.The resist pattern includes a resist film forming process for forming a resist film on a substrate, an exposure process for exposing the resist film, a development process for developing the exposed resist film, and a heat treatment for heating the substrate after the development process. The heat treatment may be performed after the pattern expanding agent is applied onto the substrate after the heat treatment after the developing treatment.
다른 관점에 의한 본 발명에 의하면, 상기 기판의 처리 방법을 기판 처리 시스템에 의해서 실행시키기 위해서, 상기 기판 처리 시스템을 제어하는 제어장치의 컴퓨터상에서 동작하는 프로그램이 제공된다.According to this invention by another viewpoint, in order to implement the said substrate processing method by a substrate processing system, the program which operates on the computer of the control apparatus which controls the said substrate processing system is provided.
또한 다른 관점에 의한 본 발명에 의하면, 상기 프로그램을 격납한 읽기 가능한 컴퓨터 기억매체가 제공된다.According to another aspect of the present invention, there is provided a readable computer storage medium storing the program.
또 다른 관점에 의한 본 발명은, 기판상에 레지스트 패턴을 형성한 후, 상기 기판을 열처리하는 기판 처리 시스템으로서, 기판상에 레지스트 패턴을 형성하는 패턴 형성부와, 상기 레지스트 패턴이 형성된 기판을 열처리하는 열처리장치와, 상기 열처리후의 기판의 레지스트 패턴의 치수를 측정하는 패턴 치수 측정장치와, 상기 열처리장치에 있어서의 열처리의 온도를 제어하는 제어장치를 가지며, 상기 제어장치는, 상기 열처리의 초기 온도와 상기 열처리후의 기판상의 레지스트 패턴의 목표 치수를 설정하는 제1 공정과, 기판상에 레지스트 패턴을 형성하고, 상기 기판을 상기 제1 공정에서 설정한 초기 온도로 열처리를 행한 후, 상기 레지스트 패턴의 치수를 측정하는 제2 공정과, 상기 제1 공정에서 설정한 초기 온도와 다른 상기 열처리의 온도를 산출하는 제3 공정과, 기판상에 레지스트 패턴을 형성하고, 상기 기판을 상기 제3 공정에서 산출한 온도로 열처리를 행한 후, 상기 레지스트 패턴의 치수를 측정하는 제4 공정과, 상기 제2 공정과 상기 제4 공정에 있어서의 레지스트 패턴의 치수 측정 결과와 대응하는 열처리의 온도로부터, 상기 열처리의 온도와 레지스트 패턴의 치수의 상관을 산출하는 제5 공정과, 상기 제5 공정에서 산출한 상관과 상기 제1 공정에서 설정한 레지스트 패턴의 목표 치수로부터, 상기 열처리의 설정 온도를 산출하는 제6 공정을 실행하도록 상기 패턴 형성부, 상기 열처리장치 및 상기 패턴 치수 측정장치를 제어하는 것을 특징으로 하고 있다.According to still another aspect of the present invention, there is provided a substrate processing system for forming a resist pattern on a substrate and then heat treating the substrate, the pattern forming portion forming a resist pattern on the substrate and the substrate on which the resist pattern is formed. And a heat treatment device to measure the pattern size of the resist pattern of the substrate after the heat treatment, and a control device to control the temperature of the heat treatment in the heat treatment device, wherein the control device includes an initial temperature of the heat treatment. And a first step of setting a target dimension of the resist pattern on the substrate after the heat treatment; forming a resist pattern on the substrate; and subjecting the substrate to an initial temperature set in the first step; 2nd process of measuring a dimension, and the temperature of the said heat processing different from the initial temperature set at the said 1st process is computed A fourth step of forming a resist pattern on the substrate, a resist pattern formed on the substrate, and heat-treating the substrate at the temperature calculated in the third process, and then measuring dimensions of the resist pattern; and the second process. And a fifth step of calculating a correlation between the temperature of the heat treatment and the dimension of the resist pattern from the temperature of the heat treatment corresponding to the dimension measurement result of the resist pattern in the fourth step, the correlation calculated in the fifth step, The pattern forming unit, the heat treatment apparatus, and the pattern dimension measuring apparatus are controlled to perform a sixth process of calculating the set temperature of the heat treatment from the target dimension of the resist pattern set in the first process. .
상기 제어장치는, 상기 제6 공정후, 기판상에 레지스트 패턴을 형성하고, 상기 기판을 상기 제6 공정에서 산출한 설정 온도로 열처리를 행한 후, 상기 레지스트 패턴의 치수를 측정하여, 상기 설정 온도의 적부를 확인하는 제7 공정을 더 실행하도록 상기 패턴 형성부, 상기 열처리장치 및 상기 패턴 치수 측정장치를 제어해도 좋다.After the sixth step, the control device forms a resist pattern on the substrate, heat-treats the substrate at the set temperature calculated in the sixth step, and then measures the dimensions of the resist pattern to determine the set temperature. The pattern forming portion, the heat treatment apparatus, and the pattern dimension measuring apparatus may be controlled to further perform a seventh step of confirming whether the suitability is correct.
상기 열처리장치는 복수 설치되고, 상기 제어장치는, 기판상에 레지스트 패턴을 형성하고, 상기 기판을 상기 제6 공정에서 산출한 설정 온도로 열처리를 행한 후, 상기 레지스트 패턴의 치수를 측정하는 공정과, 상기 레지스트 패턴의 치수 측정 결과에 기초하여, 상기 제5 공정에서 산출한 상관으로부터, 상기 각 열처리장치에 있어서의 열처리의 상기 설정 온도를 보정하는 공정을 더 실행하도록 상기 패턴 형성부, 상기 열처리장치 및 상기 패턴 치수 측정장치를 제어해도 좋다.The said heat processing apparatus is provided in multiple numbers, The said control apparatus forms a resist pattern on a board | substrate, heat-processes the said board | substrate at the preset temperature computed at the said 6th process, and measures the dimension of the said resist pattern, and And the pattern forming unit and the heat treatment apparatus so as to further perform a step of correcting the set temperature of the heat treatment in the respective heat treatment apparatuses based on the correlation calculated in the fifth step based on the result of the measurement of the resist pattern. And the pattern dimension measuring device.
상기 패턴 형성부에서는, 기판상에 레지스트막을 형성하는 레지스트막 형성 처리와, 노광된 레지스트막을 현상하는 현상 처리가 이루어지고, 상기 열처리장치에서는, 상기 열처리가 상기 현상 처리후에 이루어져도 좋다.In the pattern forming unit, a resist film forming process for forming a resist film on a substrate and a developing process for developing an exposed resist film are performed. In the heat treatment apparatus, the heat treatment may be performed after the developing process.
상기 패턴 형성부에서는, 기판상에 레지스트막을 형성하는 레지스트막 형성 처리와, 노광된 레지스트막을 현상하는 현상 처리와, 현상 처리후에 기판을 가열하는 가열 처리가 이루어지고, 상기 현상 처리후의 가열 처리후에, 기판상에 패턴 팽창제를 도포하는 도포 처리장치를 더 가지며, 상기 열처리장치에서는, 상기 열처리가 상기 패턴 팽창제의 도포후에 이루어져도 좋다.In the pattern forming portion, a resist film forming process for forming a resist film on the substrate, a developing process for developing the exposed resist film, and a heat treatment for heating the substrate after the developing process are performed, and after the heat treatment after the developing process, A coating treatment apparatus is further provided for applying a pattern expanding agent onto a substrate, wherein the heat treatment may be performed after the application of the pattern expanding agent.
본 발명에 의하면, 종래 수작업으로 산출하고 있던 열처리의 온도와 레지스트 패턴의 치수의 상관, 및 열처리의 설정 온도를 자동으로 산출할 수 있고, 기판상에 소정의 목표 치수의 레지스트 패턴을 형성할 수 있다.According to the present invention, it is possible to automatically calculate the correlation between the temperature of the heat treatment and the dimension of the resist pattern, which have been conventionally calculated by hand, and the set temperature of the heat treatment, to form a resist pattern having a predetermined target dimension on the substrate. .
도 1은 본 실시형태에 관한 도포 현상 처리 시스템의 구성을 개략적으로 도시한 평면도이다. 1 is a plan view schematically showing the configuration of a coating and developing treatment system according to the present embodiment.
도 2는 본 실시형태에 관한 도포 현상 처리 시스템의 정면도이다.2 is a front view of the coating and developing treatment system according to the present embodiment.
도 3은 본 실시형태에 관한 도포 현상 처리 시스템의 배면도이다.3 is a rear view of the coating and developing treatment system according to the present embodiment.
도 4는 패턴 치수 측정장치의 구성을 개략적으로 도시한 종단면도이다.4 is a longitudinal sectional view schematically showing the configuration of the pattern dimension measuring apparatus.
도 5는 웨이퍼상에 형성된 컨택트홀을 도시한 평면도이다.5 is a plan view illustrating a contact hole formed on a wafer.
도 6은 분할된 웨이퍼 영역을 도시한 설명도이다.6 is an explanatory diagram showing a divided wafer region.
도 7은 POST 장치의 구성을 개략적으로 도시한 종단면도이다.7 is a longitudinal sectional view schematically showing the configuration of a POST device.
도 8은 POST 장치의 열판의 구성을 도시한 평면도이다.8 is a plan view illustrating a configuration of a hot plate of a POST device.
도 9는 제어장치의 구성을 도시한 블록도이다.9 is a block diagram showing the configuration of a control device.
도 10은 POST 장치의 가열 온도와 레지스트 패턴의 치수의 상관을 도시한 그래프이다.10 is a graph showing the correlation between the heating temperature of a POST device and the dimensions of a resist pattern.
도 11은 검사용 웨이퍼의 검사 처리 공정과 웨이퍼의 처리 공정을 설명한 플로우차트이다.11 is a flowchart illustrating the inspection processing step of the inspection wafer and the wafer processing step.
도 12는 다른 실시형태에 관한 도포 현상 처리 시스템의 정면도이다. 12 is a front view of a coating and developing treatment system according to another embodiment.
도 13은 다른 실시형태에 관한 도포 현상 처리 시스템의 배면도이다. 13 is a rear view of a coating and developing treatment system according to another embodiment.
도 14는 도포 처리장치의 구성을 개략적으로 도시한 종단면도이다.14 is a longitudinal sectional view schematically showing the configuration of the coating apparatus.
[부호의 설명][Description of the code]
1 : 도포 현상 처리 시스템 1: coating and developing treatment system
20 : 패턴 치수 측정장치20 pattern measuring device
85∼89 : POST 장치85 ~ 89: POST device
200 : 제어장치200: control device
300 : 도포 처리장치 300: coating apparatus
301∼304 : 가열 처리장치 301-304: heat processing apparatus
D : 레지스트 패턴의 치수 D: dimension of resist pattern
P : 프로그램 P: Program
Q1 : 조건 설정 공정 Q1: Condition Setting Process
Q2 : 온도 보정 공정 Q2: Temperature Compensation Process
Q3 : 처리 공정Q3: Treatment Process
W : 웨이퍼W: Wafer
이하에 본 발명의 바람직한 실시형태에 대하여 설명한다. 도 1은 본 실시형태에 관한 기판 처리 시스템으로서의 도포 현상 처리 시스템(1)의 구성을 개략적으로 도시한 평면도이고, 도 2는, 도포 현상 처리 시스템(1)의 정면도이며, 도 3은, 도포 현상 처리 시스템(1)의 배면도이다.EMBODIMENT OF THE INVENTION Below, preferable embodiment of this invention is described. 1 is a plan view schematically showing the configuration of a coating and developing treatment system 1 as a substrate processing system according to the present embodiment, FIG. 2 is a front view of the coating and developing treatment system 1, and FIG. 3 is a coating and developing phenomenon. It is a rear view of the processing system 1.
도포 현상 처리 시스템(1)은, 도 1에 도시한 바와 같이 예를 들면 25매의 웨이퍼(W)를 카세트 단위로 외부로부터 도포 현상 처리 시스템(1)에 대하여 반출입시키거나, 카세트(C)에 대해서 웨이퍼(W)를 반출입시키거나 하는 카세트 스테이션(2)과, 웨이퍼(W)에 대해 소정의 검사를 행하는 검사 스테이션(3)과, 포트리소그래피 공정중에 낱장식으로 소정의 처리를 실시하는 복수의 각종 처리장치를 다단으로 배치하고 있는 처리 스테이션(4)과, 이 처리 스테이션(4)에 인접하여 설치되어 있는 노광장치(A)의 사이에서 웨이퍼(W)를 받아 넘기는 인터페이스 스테이션(5)을 일체로 접속한 구성을 가지고 있다.As shown in FIG. 1, the coating and developing processing system 1 carries in and out 25 sheets of wafers W from the outside, for example, in a cassette unit to the coating and developing system 1 from outside. A cassette station 2 for carrying in and out of the wafer W, an inspection station 3 for performing a predetermined inspection on the wafer W, and a plurality of sheets that perform predetermined processing in a sheet form during the photolithography process. The interface station 5 which delivers the wafer W between the processing station 4 which arrange | positions various processing apparatuses in multiple stages, and the exposure apparatus A provided adjacent to this processing station 4 is integrated. It has a configuration connected to.
카세트 스테이션(2)에서는, 카세트 얹어놓음대(6)가 설치되고, 상기 카세트 얹어놓음대(6)는, 복수의 카세트(C)를 X방향(도 1중의 상하 방향)으로 일렬로 자유로이 얹어놓도록 되어 있다. 카세트 스테이션(2)에는, 반송로(7)상을 X방향을 따라서 이동이 가능한 웨이퍼 반송체(8)가 설치되어 있다. 웨이퍼 반송체(8)는, 카세트 (C)에 수용된 웨이퍼(W)의 웨이퍼 배열 방향(Z방향;연직 방향)으로도 이동이 자유로우며, 카세트(C)내에 상하 방향으로 배열된 웨이퍼(W)에 대해서 선택적으로 액세스할 수 있다. 웨이퍼 반송체(8)는, 연직 방향의 축둘레(θ방향)로 회전이 가능하고, 후술하는 검사 스테이션(3)측의 받아넘김부(10)에 대해서도 액세스할 수 있다.In the cassette station 2, a cassette mounting stand 6 is provided, and the cassette mounting stand 6 freely mounts a plurality of cassettes C in a line in the X direction (up and down direction in FIG. 1). It is supposed to be. The cassette station 2 is provided with a wafer carrier 8 capable of moving along the X direction on the transfer path 7. The wafer carrier 8 is free to move in the wafer arrangement direction (Z direction; vertical direction) of the wafer W accommodated in the cassette C, and the wafer W arranged in the cassette C in the vertical direction. Can optionally access to. The wafer carrier 8 can be rotated in the vertical axis direction (θ direction), and can also access the plunging portion 10 on the inspection station 3 side described later.
카세트 스테이션(2)에 인접하는 검사 스테이션(3)에는, 웨이퍼(W)상의 레지스트 패턴의 치수를 측정하는 패턴 치수 측정장치(20)가 설치되어 있다. 패턴 치수 측정장치(20)는, 예를 들면 검사 스테이션(3)의 X방향의 음의방향(도 1의 아랫방향)측에 배치되어 있다. 예를 들면 검사 스테이션(3)의 카세트 스테이션(2)측에는, 카세트 스테이션(2)의 사이에서 웨이퍼(W)를 받아 넘기기 위한 받아넘김부(10)가 배치되어 있다. 이 받아넘김부(10)에는, 예를 들면 웨이퍼(W)를 얹어 놓는 얹어놓음부(10a)가 설치되어 있다. 패턴 치수 측정장치(20)의 X방향의 양의방향(도 1의 윗방향)에는, 예를 들면 반송로(11)상을 X방향을 따라서 이동이 가능한 웨이퍼 반송장치(12)가 설치되어 있다. 웨이퍼 반송장치(12)는, 예를 들면 상하 방향으로 이동이 가능하고 또한 θ방향으로도 회전이 자유로우며, 패턴 치수 측정장치(20), 받아넘김부(10) 및 처리 스테이션(4)측의 후술하는 제3 처리장치군(G3)의 각 처리장치에 대해서 액세스할 수 있다.In the inspection station 3 adjacent to the cassette station 2, a pattern size measuring device 20 for measuring the size of the resist pattern on the wafer W is provided. The pattern size measuring device 20 is disposed, for example, on the negative direction (downward direction in FIG. 1) in the X direction of the inspection station 3. For example, at the cassette station 2 side of the inspection station 3, a pawl portion 10 for passing the wafer W between the cassette stations 2 is disposed. For example, a mounting portion 10a on which the wafer W is placed is provided in the dropping portion 10. In the positive direction (upward direction of FIG. 1) of the X direction of the pattern dimension measuring apparatus 20, the wafer conveyance apparatus 12 which can move along the X direction, for example on the conveyance path 11 is provided. . For example, the wafer transfer device 12 is movable in the vertical direction and freely rotated in the θ direction. The wafer conveying apparatus 12 is located on the side of the pattern size measuring device 20, the plunger 10, and the processing station 4. Each processing apparatus of the 3rd processing apparatus group G3 mentioned later can be accessed.
검사 스테이션(3)에 인접한 처리 스테이션(4)은, 복수의 처리장치가 다단으로 배치된, 예를 들면 5개의 처리장치군(G1∼G5)을 구비하고 있다. 처리 스테이션 (4)의 X방향의 음의방향(도 1중의 아랫방향)측에는, 검사 스테이션(3)측으로부터 제1 처리장치군(G1), 제2 처리장치군(G2)이 순서대로 배치되어 있다. 처리 스테이션(4)의 X방향의 양의방향(도 1중의 윗방향)측에는, 검사 스테이션(3)측으로부터 제3 처리장치군(G3), 제4 처리장치군(G4) 및 제5 처리장치군(G5)이 순서대로 배치되어 있다. 제3 처리장치군(G3)과 제4 처리장치군(G4)의 사이에는, 제1 반송장치 (30)가 설치되어 있다. 제1 반송장치(30)는, 제1 처리장치군(G1), 제3 처리장치군 (G3) 및 제4 처리장치군(G4)내의 각 장치에 대해 선택적으로 액세스하여 웨이퍼(W)를 반송할 수 있다. 제4 처리장치군(G4)과 제5 처리장치군(G5)의 사이에는, 제2 반송장치(31)가 설치되어 있다. 제2 반송장치(31)는, 제2 처리장치군(G2), 제4 처리장치군(G4) 및 제5 처리장치군(G5)내의 각 장치에 대해서 선택적으로 액세스하여 웨이퍼(W)를 반송할 수 있다.The processing station 4 adjacent to the inspection station 3 includes, for example, five processing device groups G1 to G5 in which a plurality of processing devices are arranged in multiple stages. On the negative direction (lower direction in FIG. 1) side of the processing station 4 in the X direction, the first processing device group G1 and the second processing device group G2 are arranged in order from the inspection station 3 side. have. On the positive direction (upward direction in FIG. 1) side of the processing station 4 in the X direction, it is 3rd processing apparatus group G3, 4th processing apparatus group G4, and 5th processing apparatus from the inspection station 3 side. Group G5 is arranged in order. The 1st conveyance apparatus 30 is provided between 3rd processing apparatus group G3 and 4th processing apparatus group G4. The 1st conveyance apparatus 30 conveys the wafer W by selectively accessing each apparatus in the 1st processing apparatus group G1, the 3rd processing apparatus group G3, and the 4th processing apparatus group G4. can do. The 2nd conveyance apparatus 31 is provided between 4th processing apparatus group G4 and 5th processing apparatus group G5. The 2nd conveyance apparatus 31 conveys the wafer W by selectively accessing each apparatus in 2nd processing apparatus group G2, 4th processing apparatus group G4, and 5th processing apparatus group G5. can do.
도 2에 도시한 바와 같이 제1 처리장치군(G1)에는, 웨이퍼(W)에 소정의 액체를 공급하여 처리를 행하는 액처리장치, 예를 들면 웨이퍼(W)에 레지스트액을 도포하여 레지스트막을 형성하는 레지스트 도포장치(40,41,42), 노광 처리시의 빛의 반사를 방지하는 반사 방지막을 형성하는 보텀 코팅 장치(43,44)가 아래로부터 순서대로 5단으로 쌓여 있다. 제2 처리장치군(G2)에는, 액처리장치, 예를 들면 웨이퍼 (W)에 현상액을 공급하여 현상 처리하는 현상 처리장치(50∼54)가 아래로부터 순서대로 5단으로 쌓여 있다. 또한, 제1 처리장치군(G1) 및 제2 처리장치군(G2)의 최하단에는, 각 처리장치군(G1,G2)내의 상기 액처리장치에 각종 처리액을 공급하기 위한 케미컬실(60,61)이 각각 설치되어 있다.As shown in FIG. 2, the resist film is applied to the first processing apparatus group G1 by applying a resist liquid to a liquid processing apparatus for supplying a predetermined liquid to the wafer W, for example, a wafer W. The resist coating apparatuses 40, 41, 42 to form, and the bottom coating apparatuses 43, 44 which form the anti-reflective film which prevents the reflection of the light at the time of an exposure process are piled in five steps in order from the bottom. In the second processing apparatus group G2, the developing apparatuses 50 to 54 for developing and supplying a developing solution to a liquid processing apparatus, for example, the wafer W, are stacked in five stages in order from the bottom. Further, at the lowermost ends of the first processing device group G1 and the second processing device group G2, the chemical chamber 60 for supplying various processing liquids to the liquid processing devices in the respective processing device groups G1 and G2 is provided. 61 are respectively installed.
도 3에 도시한 바와 같이 제3 처리장치군(G3)에는, 예를 들면 온도조절장치 (70), 웨이퍼(W)를 받아 넘기기 위한 트랜지션장치(71), 정밀도가 높은 온도 관리하에서 웨이퍼 온도를 조절하는 고정밀도 온도조절장치(72∼74) 및 웨이퍼(W)를 고온에서 가열 처리하는 고온도 열처리장치(75∼78)가 아래로부터 순서대로 9단으로 쌓여 있다.As shown in FIG. 3, the third processing apparatus group G3 includes, for example, a temperature controller 70, a transition apparatus 71 for passing the wafer W, and a wafer temperature under high temperature control. High-precision temperature control devices 72 to 74 to adjust and high temperature heat treatment devices 75 to 78 to heat-treat the wafers W at a high temperature are stacked in nine steps in order from the bottom.
제4 처리장치군(G4)에는, 예를 들면 고정밀도 온도조절장치(80), 레지스트 도포 처리후의 웨이퍼(W)를 가열 처리하는 프리베이킹장치(이하, 'PAB 장치'라고 한다.)(81∼84) 및 현상 처리후의 웨이퍼(W)의 가열 처리를 행하는, 열처리장치로서의 포스트베이킹장치(이하, 'POST 장치'라고 한다.)(85∼89)가 아래로부터 순서대로 10단으로 쌓여 있다.The fourth processing apparatus group G4 is, for example, a high-precision temperature controller 80 and a prebaking apparatus (hereinafter referred to as a 'PAB apparatus') that heat-processes the wafer W after the resist coating process. -84) and post-baking apparatuses (hereinafter, referred to as "POST apparatuses") 85 to 89 as heat treatment apparatuses which heat-process the wafer W after the development treatment are stacked in ten stages in order from the bottom.
제5 처리장치군(G5)에서는, 웨이퍼(W)를 열처리하는 복수의 열처리장치, 예를 들면 고정밀도 온도조절장치(90∼93), 웨이퍼(W)에 가열 처리하는 포스트익스포져 베이킹 장치(이하, 'PEB장치'라고 한다.)(94∼99)가 아래로부터 순서대로 10단으로 쌓여 있다.In the fifth processing apparatus group G5, a plurality of heat treatment apparatuses for heat-treating the wafer W, for example, high-precision temperature control apparatuses 90 to 93, and a post-exposure baking apparatus to heat-treat the wafer W (hereinafter (94 ~ 99) are stacked in 10 levels in order from the bottom.
도 1에 도시한 바와 같이 제1 반송장치(30)의 X방향의 양의방향측에는, 복수의 처리장치가 배치되어 있으며, 예를 들면 도 3에 도시한 바와 같이 웨이퍼(W)를 소수화 처리하기 위한 어드히전 장치(100,101), 웨이퍼(W)를 가열 처리하는 가열 처리장치(102,103)가 아래로부터 순서대로 4단으로 쌓여 있다. 도 1에 도시한 바와 같이 제2 반송장치(31)의 X방향의 양의방향측에는, 예를 들면 웨이퍼(W)의 에지부만을 선택적으로 노광하는 주변 노광장치(104)가 배치되어 있다.As shown in FIG. 1, a plurality of processing apparatuses are arranged on the positive direction side of the first conveying apparatus 30 in the X direction, and for example, hydrophobizing the wafer W as shown in FIG. 3. The adjuvant devices 100 and 101 and the heat treatment devices 102 and 103 for heating the wafers W are stacked in four stages in order from the bottom. As shown in FIG. 1, the peripheral exposure apparatus 104 which selectively exposes only the edge part of the wafer W is arrange | positioned, for example on the positive direction side of the 2nd conveyance apparatus 31 in the X direction.
인터페이스 스테이션(5)에는, 예를 들면 도 1에 도시한 바와 같이 X방향을 향해서 연신하는 반송로(110)상을 이동하는 웨이퍼 반송체(111)와, 버퍼 카세트 (112)가 설치되어 있다. 웨이퍼 반송체(111)는, Z방향으로 이동이 가능하고 또한 θ방향으로도 회전이 가능하며, 인터페이스 스테이션(5)에 인접한 노광장치(A)와 버퍼 카세트(112) 및 제5 처리장치군(G5)에 대해서 액세스하여 웨이퍼(W)를 반송할 수 있다.As shown in FIG. 1, the interface station 5 is provided with a wafer carrier 111 and a buffer cassette 112 that move on the conveying path 110 extending in the X direction. The wafer carrier 111 can be moved in the Z direction and can be rotated in the θ direction, and has the exposure apparatus A, the buffer cassette 112 and the fifth processing apparatus group adjacent to the interface station 5 ( G5) can be accessed and the wafer W can be conveyed.
한편, 본 실시형태에서는, 예를 들면 처리 스테이션(4)의 레지스트 도포장치 (40∼42), PAB 장치(81∼84), PEB 장치(94∼99) 및 현상 처리장치(50∼54)에 의해 레지스트 패턴 형성부가 구성되어 있다.On the other hand, in this embodiment, the resist coating apparatus 40-42, PAB apparatus 81-84, PEB apparatus 94-99, and developing processing apparatus 50-54 of the processing station 4 are, for example. The resist pattern formation part is comprised by this.
다음에, 상술한 패턴 치수 측정장치(20)의 구성에 대하여 설명한다. 패턴 치수 측정장치(20)는, 예를 들면 도 4에 도시한 바와 같이 측면에 웨이퍼(W)를 반출입구(도시하지 않음)가 형성된 케이싱(20a)를 가지고 있다. 케이싱(20a)내에는, 웨이퍼(W)를 수평으로 얹어 놓는 얹어놓음대(120)와, 광학식 표면 형상 측정계(121)가 설치되어 있다. 얹어놓음대(120)는, 예를 들면 수평 방향의 2차원 방향으로 이동할 수 있다. 광학식 표면 형상 측정계(121)는, 예를 들면 웨이퍼(W)에 대해서 경사방향으로부터 빛을 조사하는 광조사부(122)와, 광조사부(122)로부터 조사되어 웨이퍼(W)로 반사한 빛을 검출하는 광검출부(123)와, 상기 광검출부(123)의 수광 정보에 기초하여 웨이퍼(W)상의 레지스트 패턴의 치수를 산출하는 측정부(124)를 구비하고 있다. 패턴 치수 측정장치(20)는, 예를 들면 스캐터로메트리 (Scatterometry)법을 이용하여 레지스트 패턴의 치수를 측정하는 것이며, 측정부 (124)에 있어서, 광검출부(123)에 의해 검출된 웨이퍼면내의 광강도 분포와, 미리 기억되어 있는 가상의 광강도 분포를 조합하여, 그 조합된 가상의 광강도 분포에 대응하는 레지스트 패턴의 치수를 구하는 것에 의해, 레지스트 패턴의 치수를 측정할 수 있다. 한편, 본 실시형태에서는, 레지스트 패턴의 치수로서 예를 들면 도 5에 도시한 컨택트홀(C)의 지름 D가 측정된다.Next, the structure of the pattern dimension measuring apparatus 20 mentioned above is demonstrated. The pattern dimension measuring apparatus 20 has, for example, a casing 20a in which a wafer W is carried in and out (not shown), as shown in FIG. 4. In the casing 20a, a mounting table 120 on which the wafer W is horizontally mounted and an optical surface shape measuring system 121 are provided. The mounting table 120 can move in the two-dimensional direction of the horizontal direction, for example. The optical surface shape measuring system 121 detects, for example, a light irradiation unit 122 that irradiates light from an oblique direction with respect to the wafer W, and light that is irradiated from the light irradiation unit 122 and reflected onto the wafer W. And a measuring unit 124 for calculating the size of the resist pattern on the wafer W based on the light receiving information of the light detecting unit 123. The pattern size measuring device 20 measures the size of a resist pattern using, for example, a scatterometry method. In the measuring unit 124, the wafer detected by the light detecting unit 123 is measured. The dimension of a resist pattern can be measured by combining the in-plane light intensity distribution and the virtual light intensity distribution previously stored, and obtaining the dimension of the resist pattern corresponding to the combined virtual light intensity distribution. In addition, in this embodiment, the diameter D of the contact hole C shown in FIG. 5 is measured as a dimension of a resist pattern, for example.
또한, 패턴 치수 측정장치(20)는, 광조사부(122) 및 광검출부(123)에 대해서 웨이퍼(W)를 상대적으로 수평 이동시키는 것에 의해서, 웨이퍼면내의 복수 영역, 예를 들면 도 6에 도시한 바와 같은 각 웨이퍼 영역(W1∼W5)의 레지스트 패턴의 치수(D)를 측정할 수 있다. 한편, 이 웨이퍼 영역(W1∼W5)은, 후술하는 POST 장치(85∼89)의 열판영역(R1∼R5)에 대응하고 있다.In addition, the pattern dimension measuring apparatus 20 moves the wafer W relatively horizontally with respect to the light irradiation part 122 and the light detection part 123, and shows the several area | region in a wafer surface, for example in FIG. it is possible to measure the dimension (D) of the resist pattern of each wafer area (W 1 ~W 5) as described. On the other hand, the wafer areas W 1 to W 5 correspond to the hot plate areas R 1 to R 5 of the POST devices 85 to 89 described later.
다음에, 상술한 POST 장치(85∼89)의 구성에 대하여 설명한다. POST 장치 (85)는, 도 7에 도시한 바와 같이 측면에 웨이퍼(W)를 반출입구(도시하지 않음)가 형성된 케이싱(85a)을 가지고 있다. 케이싱(85a)내에는, 위쪽에 위치하여 상하이동이 자유로운 덮개체(130)와, 아래쪽에 위치하여 덮개체(130)와 일체가 되어 처리실 (K)을 형성하는 열판수용부(131)가 설치되어 있다.Next, the configuration of the above-described POST devices 85 to 89 will be described. The POST apparatus 85 has the casing 85a by which the wafer W was carried in and out (not shown) as shown in FIG. In the casing 85a, a cover body 130 positioned above and freely movable, and a hot plate accommodation portion 131 positioned below and integral with the cover body 130 to form a processing chamber K are provided. have.
덮개체(130)는, 하면이 개구한 대략 원통 형상을 가지고 있다. 덮개체(130)의 상면 중앙부에는, 배기부(130a)가 설치되어 있다. 처리실(K)내의 분위기는, 배기부(130a)로부터 균일하게 배기된다.The lid 130 has a substantially cylindrical shape with a lower surface opened. The exhaust part 130a is provided in the upper surface center part of the cover body 130. The atmosphere in the processing chamber K is uniformly exhausted from the exhaust part 130a.
열판(140)은, 도 8에 도시한 바와 같이 복수, 예를 들면 5개의 열판영역(R1, R2,R3,R4,R5)으로 구획되어 있다. 열판(140)은, 예를 들면 평면에서 보아 중심부에 위치하여 원형의 열판영역(R1)과, 그 주위를 원호형상으로 4등분한 열판영역(R2∼R5)으로 구획되어 있다.As illustrated in FIG. 8, the hot plate 140 is divided into a plurality of, for example, five hot plate regions R 1 , R 2 , R 3 , R 4 , and R 5 . For example, the hot plate 140 is divided into a hot plate region R 1 having a circular hot plate region R 1 , which is located at the center of the planar view, and is divided into four hot plate regions R 2 to R 5 in an arc shape.
열판(140)의 각 열판영역(R1∼R5)에는, 급전에 의해 발열하는 히터(141)가 개별적으로 내장되고, 각 열판영역(R1∼R5)마다 가열할 수 있다. 각 열판영역(R1∼R5)의 히터(141)의 발열량은, 온도 제어장치(142)에 의해 조정되고 있다. 온도 제어장치(142)는, 히터(141)의 발열량을 조정하여, 각 열판영역(R1∼R5)의 온도를 소정의 가열 온도로 제어할 수 있다. 온도제어장치(142)에 있어서의 가열 온도의 설정은, 예를 들면 후술하는 제어장치(200)에 의해 이루어진다.In each of the hot plate regions R 1 to R 5 of the hot plate 140, heaters 141 that generate heat by power feeding are individually embedded, and each hot plate region R 1 to R 5 can be heated. The amount of heat generated by the heater 141 in each of the hot plate regions R 1 to R 5 is adjusted by the temperature control device 142. The temperature control device 142 may adjust the amount of heat generated by the heater 141 to control the temperature of each of the hot plate regions R 1 to R 5 to a predetermined heating temperature. The setting of the heating temperature in the temperature control apparatus 142 is performed by the control apparatus 200 mentioned later, for example.
도 7에 도시한 바와 같이 열판(140)의 아래쪽에는, 웨이퍼(W)를 아래쪽으로부터 지지하여 승강시키기 위한 승강 핀(150)이 설치되어 있다. 승강 핀(150)은, 승강 구동 기구(151)에 의해 상하이동할 수 있다. 열판(140)의 중앙부 부근에는, 열판(140)을 두께 방향으로 관통하는 관통구멍(152)이 형성되어 있고, 승강 핀 (150)은, 열판(140)의 아래쪽으로부터 상승하여 관통구멍(152)을 통과하고, 열판 (140)의 위쪽으로 돌출할 수 있다.As shown in FIG. 7, a lifting pin 150 is provided below the hot plate 140 to support and lift the wafer W from below. The lifting pins 150 can be moved up and down by the lifting drive mechanism 151. The through hole 152 which penetrates the hot plate 140 in the thickness direction is formed in the vicinity of the center part of the hot plate 140, and the lifting pin 150 raises from the lower side of the hot plate 140, and the through hole 152 is carried out. It may pass through and protrude upward of the hot plate 140.
열판수용부(131)는, 예를 들면 열판(140)을 수용하여 열판(140)의 바깥둘레부를 유지하는 둥근 형상의 유지 부재(160)와, 그 유지 부재(160)의 바깥둘레를 둘러싸는 대략 통형상의 서포트 링(161)을 구비하고 있다.The hot plate accommodating part 131 includes, for example, a round retaining member 160 for accommodating the hot plate 140 and holding the outer circumferential portion of the hot plate 140, and surrounding the outer circumference of the holding member 160. A substantially cylindrical support ring 161 is provided.
한편, POST 장치(86∼89)의 구성에 대해서는, 상술한 POST 장치(85)와 동일하므로 설명을 생략한다.In addition, since the structure of POST apparatuses 86-89 is the same as that of POST apparatus 85 mentioned above, description is abbreviate | omitted.
다음에, 상술한 POST 장치(85∼89)에 있어서의 가열 온도를 제어하는 제어장치(200)에 대하여 설명한다. 제어장치(200)는, 예를 들면 CPU나 메모리 등을 구비한 범용 컴퓨터에 의해 구성되고, 도 7 및 도 8에 도시한 바와 같이 온도제어장치 (142)에 접속되어 있다.Next, the control apparatus 200 which controls the heating temperature in the above-mentioned POST apparatuses 85-89 is demonstrated. The control apparatus 200 is comprised by the general-purpose computer provided with a CPU, a memory, etc., for example, and is connected to the temperature control apparatus 142 as shown to FIG. 7 and FIG.
제어장치(200)는, 도 9에 도시한 바와 같이 예를 들면 패턴 치수 측정장치 (20)로부터의 치수 측정 결과 등이 입력되는 입력부(201)와, 레지스트 패턴의 치수 (D)와 POST 장치(85∼89)의 가열 온도의 상관을 산출하는 상관 산출부(202)와, 치수 측정 결과로부터 POST 장치(85∼89)의 가열 온도를 산출하기 위해서 필요한 각종 정보, 예를 들면 상관 산출부(202)로 산출된 상관이 격납되는 데이터 격납부 (203)와, POST 장치(85∼89)의 가열 온도를 산출하는 프로그램(P)을 격납하는 프로그램 격납부(204)와, 프로그램(P)을 실행하여 가열 온도를 산출하는 연산부(205)와, 산출된 가열 온도를 POST 장치(85∼89)에 출력하는 출력부(206) 등을 구비하고 있다.As shown in FIG. 9, the control device 200 includes, for example, an input unit 201 to which a measurement result of the pattern from the pattern measurement device 20, etc. are input, a dimension D of a resist pattern, and a POST device ( Correlation calculation unit 202 for calculating the correlation of the heating temperatures of 85 to 89, and various information necessary for calculating heating temperature of POST devices 85 to 89 from the dimensional measurement results, for example, correlation calculation unit 202. And a program storage unit 203 for storing the data storage unit 203 in which the correlation calculated by the above) is stored, a program P for calculating the heating temperature of the POST devices 85 to 89, and a program P. And a calculation unit 205 for calculating the heating temperature, an output unit 206 for outputting the calculated heating temperature to the POST devices 85 to 89, and the like.
상관 산출부(202)에서는, 도 10에 도시한 바와 같은 POST 장치(85∼89)에 있어서의 가열 온도(T)와 레지스트 패턴의 치수(D)의 상관(M)이 자동으로 산출되고, 상기 상관(M)은, 데이터 격납부(203)에 격납된다.In the correlation calculating section 202, the correlation M of the heating temperature T and the dimension D of the resist pattern in the POST devices 85 to 89 as shown in FIG. 10 is automatically calculated. The correlation M is stored in the data storage unit 203.
프로그램 격납부(204)에 격납된 프로그램(P)은, 예를 들면 패턴 치수 측정장치(20)로부터의 웨이퍼면내의 레지스트 패턴의 치수 측정 결과에 기초하여, 상관 (M)으로부터, POST 장치(85∼89)에 있어서의 각 열판영역(R1∼R5)의 가열 온도를 산출할 수 있다. 한편, 제어장치(200)의 기능을 실현하기 위한 프로그램(P)은, 예를 들면 컴퓨터 읽기 가능한 하드 디스크(HD), 플렉서블 디스크(FD), 콤팩트 디스크 (CD), 마그넷 옵티칼 디스크(MO), 메모리 카드 등의 컴퓨터에 읽기 가능한 기억매체에 기록되어 있던 것으로서, 그 기억매체로부터 제어장치(200)에 인스톨된 것이어도 좋다.The program P stored in the program storage unit 204 is, for example, from the correlation M based on the measurement result of the resist pattern in the wafer surface from the pattern measurement device 20, from the correlation M, and from the POST device 85. It can be calculated by the heating temperature of each hot plate region (R 1 ~R 5) of the ~89). On the other hand, the program P for realizing the function of the control apparatus 200 includes, for example, a computer readable hard disk (HD), a flexible disk (FD), a compact disk (CD), a magnet optical disk (MO), It is recorded in a storage medium readable by a computer such as a memory card, and may be installed in the control apparatus 200 from the storage medium.
다음에, 이상과 같이 구성된 도포 현상 처리 시스템(1)에 있어서의 웨이퍼 (W)의 처리 프로세스에 대해서, 검사용 웨이퍼(W')의 검사 처리와 함께 설명한다. 도 11은, 이들 검사용 웨이퍼(W')의 검사 처리 공정과 웨이퍼(W)의 처리 공정을 설명한 플로우차트이다. 한편, 본 실시형태에서는, 상술한 도 5에 도시한 바와 같이 레지스트 패턴의 치수(D)로서, 컨택트홀(C)의 지름 D를 소정의 목표 치수로 조정하는 경우에 대하여 설명한다.Next, the processing process of the wafer W in the coating and developing processing system 1 configured as described above will be described together with the inspection processing of the inspection wafer W '. 11 is a flowchart illustrating the inspection processing steps of the inspection wafer W 'and the processing steps of the wafer W. As shown in FIG. In addition, in this embodiment, as shown in FIG. 5 mentioned above, the case where the diameter D of the contact hole C is adjusted to predetermined | prescribed target dimension as dimension D of a resist pattern is demonstrated.
먼저, POST 장치(85∼89)에 있어서의 가열 온도(T)와 레지스트 패턴의 치수 (D)의 상관(M)을 산출하기 위해서, POST 장치(85∼89)의 초기 온도(T1)와 레지스트 패턴의 목표 치수(Dg)를 설정하고, 초기 온도(T1)와 목표 치수(Dg)를 제어장치(200)의 입력부(201)에 입력한다(도 11의 스텝 S1). 그리고, 제어장치(200)의 출력부 (206)로부터 온도제어장치(142)에 초기 온도(T1)가 출력되어 POST 장치(85∼89)의 가열 온도가 초기 온도(T1)로 설정된다.First, in order to calculate the correlation M between the heating temperature T in the POST devices 85 to 89 and the dimension D of the resist pattern, the initial temperature T 1 of the POST devices 85 to 89 is calculated. The target dimension D g of the resist pattern is set, and the initial temperature T 1 and the target dimension D g are input to the input unit 201 of the control apparatus 200 (step S1 in FIG. 11). The initial temperature T 1 is output from the output unit 206 of the control device 200 to the temperature control device 142 so that the heating temperature of the POST devices 85 to 89 is set to the initial temperature T 1 . .
다음에, 웨이퍼 반송체(8)에 의해서, 카세트 얹어놓음대(6)상의 카세트(C)내로부터 미처리의 검사용 웨이퍼(W1')가 꺼내져서 검사 스테이션(3)의 받아넘김부(10)에 반송된다. 받아넘김부(10)에 반송된 검사용 웨이퍼(W1')는, 웨이퍼 반송장치(12)에 의해서 처리 스테이션(4)에 반송되어 레지스트 패턴의 형성 처리가 이루어진다(도 11의 스텝 S2).Next, by the wafer carrier 8, the unprocessed inspection wafer W 1 ′ is taken out from the cassette C on the cassette mounting base 6, and the tip portion 10 of the inspection station 3 is taken out. Is returned. The inspection wafer W 1 ′ conveyed to the take-up part 10 is conveyed to the processing station 4 by the wafer conveyance apparatus 12 to perform a resist pattern forming process (step S2 in FIG. 11).
구체적인 레지스트 패턴의 형성 처리에 대하여 설명하면, 검사용 웨이퍼 (W1')는, 먼저 처리 스테이션(4)의 제3 처리장치군(G3)에 속하는 온도조절장치 (70)에 반송되어, 소정 온도로 온도 조절된 후, 제1 반송장치(30)에 의해서 보텀 코팅 장치(43)에 반송되어, 반사 방지막이 형성된다. 그 후 검사용 웨이퍼(W')는, 제1 반송장치(30)에 의해서 가열 처리장치(102), 고온도 열처리장치(75), 고정밀도 온도조절장치(90)에 차례로 반송되고, 각 처리장치에 있어서 소정의 처리가 실시된다. 그 후 검사용 웨이퍼(W1')는, 제1 반송장치(30)에 의해서 레지스트 도포장치 (40)에 반송되어, 검사용 웨이퍼(W1')상에 레지스트막이 형성된다.Referring to the formation process of the specific resist pattern, the inspection wafer W 1 ′ is first conveyed to the temperature controller 70 belonging to the third processing device group G3 of the processing station 4, and the predetermined temperature is transferred to the predetermined temperature. After the furnace temperature is adjusted, it is conveyed to the bottom coating apparatus 43 by the 1st conveying apparatus 30, and an anti-reflection film is formed. Thereafter, the inspection wafer W 'is sequentially conveyed to the heat treatment apparatus 102, the high temperature heat treatment apparatus 75, and the high precision temperature control apparatus 90 by the first transfer apparatus 30. Predetermined processing is performed in the apparatus. Thereafter, the inspection wafer W 1 ′ is conveyed to the resist coating device 40 by the first transfer device 30, and a resist film is formed on the inspection wafer W 1 ′.
레지스트막이 형성된 검사용 웨이퍼(W1')는, 제1 반송장치(30)에 의해서 예를 들면 PAB 장치(81)에 반송되고, 가열 처리가 실시된 후, 제2 반송장치(31)에 의해서 주변 노광장치(104), 고정밀도 온도조절장치(93)로 순차 반송되어, 각 처리장치에서 소정의 처리가 실시된다. 그 후, 인터페이스 스테이션(5)의 웨이퍼 반송체 (111)에 의해서 노광장치(A)로 반송되어, 검사용 웨이퍼(W1')상의 레지스트막에 소정의 패턴이 노광된다. 노광 처리가 종료한 검사용 웨이퍼(W1')는, 웨이퍼 반송체 (111)에 의해서 처리 스테이션(4)의 PEB 장치(94)로 반송되어, 검사용 웨이퍼(W1')가 가열 처리된다.The inspection wafer W 1 ′ in which the resist film is formed is conveyed to the PAB device 81 by the first conveying device 30, for example, and is heated by the second conveying device 31 after the heat treatment is performed. It is conveyed to the peripheral exposure apparatus 104 and the high precision temperature control apparatus 93 one by one, and a predetermined process is performed by each processing apparatus. Thereafter, the wafer is transported to the exposure apparatus A by the wafer carrier 111 of the interface station 5, and a predetermined pattern is exposed to the resist film on the inspection wafer W 1 ′. The inspection wafer W 1 ′ in which the exposure process is completed is transferred to the PEB device 94 of the processing station 4 by the wafer carrier 111, and the inspection wafer W 1 ′ is heat-treated. .
가열 처리가 종료한 검사용 웨이퍼(W1')는, 제2 반송장치(31)에 의해서 고정밀도 온도조절장치(91)에 반송되어 온도 조절된다. 그 후 검사용 웨이퍼(W1')는, 현상 처리장치(50)에 반송되고, 검사용 웨이퍼(W1')상의 레지스트막이 현상되어, 레지스트 패턴이 형성된다. 그 후 검사용 웨이퍼(W1')는, 제2 반송장치(31)에 의해서 POST 장치(85)에 반송된다.The inspection wafer W 1 ′ in which the heat treatment is completed is conveyed to the high-precision temperature controller 91 by the second transfer device 31 and is temperature-controlled. Thereafter, the inspection wafer W 1 ′ is conveyed to the development processing apparatus 50, and a resist film on the inspection wafer W 1 ′ is developed to form a resist pattern. Thereafter, the inspection wafer W 1 ′ is conveyed to the POST device 85 by the second transport device 31.
POST 장치(85)에 반송된 검사용 웨이퍼(W1')는, 미리 상승하여 대기하고 있던 승강 핀(150)에 받아넘겨져, 덮개체(130)가 닫혀진 후, 승강 핀(150)이 하강하고, 검사용 웨이퍼(W1')가 열판(140)상에 놓여진다. 이 때, 열판(140)은, 제어장치 (200)에 의해서 초기 온도(T1)로 가열되고 있다. 그리고, 검사용 웨이퍼(W1')는, 이 가열된 열판(140)에 의해서 초기 온도(T1)로 가열된다.The inspection wafer W 1 ′ conveyed to the POST device 85 is transferred to the lifting pin 150 that has been raised and waited in advance, and after the lid 130 is closed, the lifting pin 150 descends. The inspection wafer W 1 ′ is placed on the hot plate 140. At this time, the hot plate 140 is heated to the initial temperature T 1 by the controller 200. The inspection wafer W 1 ′ is heated to the initial temperature T 1 by the heated hot plate 140.
검사용 웨이퍼(W1')가 초기 온도(T1)로 가열되면, 서멀 쉬링크(thermal shrink) 현상에 의해 상기 검사용 웨이퍼(W1')위의 레지스트 패턴의 레지스트 부분이 팽창한다. 따라서, 레지스트 패턴의 치수(D){컨택트홀(C)의 지름 D}가 작아진다.When the inspection wafer W 1 ′ is heated to the initial temperature T 1 , the resist portion of the resist pattern on the inspection wafer W 1 ′ expands due to a thermal shrink phenomenon. Therefore, the dimension D of the resist pattern (diameter D of contact hole C) becomes small.
가열 처리가 종료한 검사용 웨이퍼(W1')는, 제1 반송장치(30)에 의해서 고정밀도 온도조절장치(72)에 반송되어 온도조절된다. 그 후, 검사용 웨이퍼(W1')는, 웨이퍼 반송장치(12)에 의해서 검사 스테이션(3)의 패턴 치수 측정장치(20)에 반송된다.The inspection wafer W 1 ′ in which the heat treatment is completed is conveyed to the high-precision temperature controller 72 by the first transfer device 30, and temperature controlled. Thereafter, the inspection wafer W 1 ′ is conveyed to the pattern dimension measuring apparatus 20 of the inspection station 3 by the wafer conveyance apparatus 12.
패턴 치수 측정장치(20)에서는, 검사용 웨이퍼(W1')가 얹어놓음대(120)에 놓여진다. 다음에, 검사용 웨이퍼(W1')의 소정 부분에 광조사부(122)로부터 빛이 조사되고, 그 반사광이 광검출부(123)에 의해 검출되어, 측정부(124)에서 검사용 웨이퍼(W1')상의 레지스트 패턴의 치수(D1){컨택트홀(C)의 지름 D1}이 측정된다(도 11의 스텝 S3). 이들 검사용 웨이퍼(W1')의 레지스트 패턴의 치수(D1)의 측정 결과는, 제어장치(200)의 입력부(201)에 출력된다. 한편, 레지스트 패턴의 치수(D1)가 측정된 검사용 웨이퍼(W1')는, 그 후 웨이퍼 반송장치(12)에 의해서 검사 스테이션(3)의 받아넘김부(10)에 받아넘겨지고, 받아넘김부(10)로부터 웨이퍼 반송체(8)에 의해서 카세트(C)로 되돌아간다.In the pattern size measuring apparatus 20, the inspection wafer W 1 ′ is placed on the mounting table 120. Next, light is irradiated to the predetermined portion of the inspection wafer W 1 ′ from the light irradiation unit 122, and the reflected light is detected by the light detection unit 123, and the measurement unit 124 inspects the inspection wafer W. The dimension D 1 (diameter D 1 of the contact hole C) of the resist pattern on 1 ') is measured (step S3 in FIG. 11). Measurement result of the dimension (D 1) of the resist patterns of these test wafer (W 1 ') for a is output to the input 201 of the controller 200. The On the other hand, the inspection wafer W 1 ′, in which the dimension D 1 of the resist pattern is measured, is passed over to the plunging portion 10 of the inspection station 3 by the wafer transfer device 12 thereafter, The wafer carrier 8 returns the cassette C from the plunger 10 to the cassette C. FIG.
다음에 상관 산출부(202)에서, POST 장치(85∼89)의 가열 온도(T)가 초기 온도(T1)와 다른 가열 온도(T2)로 자동으로 변경되고, POST 장치(85∼89)의 가열 온도가 가열 온도(T2)로 설정된다(도 11의 스텝 S4). 한편, 초기 온도(T1)로부터 가열 온도(T2)로 변경할 때의 가열 온도의 변경량은, 작업자가 임의로 설정할 수 있다. 그 후 상술한 방법과 동일한 방법으로, 다음의 검사용 웨이퍼(W2')상에 레지스트 패턴이 형성되고(도 11의 스텝 S2), 패턴 치수 측정장치(20)에서 레지스트 패턴의 치수(D2)가 측정된다(도 11의 스텝 S3). 레지스트 패턴의 치수(D2)의 측정 결과는, 제어장치(200)의 입력부(201)에 출력된다.In the correlation calculating section 202, the heating temperature T of the POST devices 85 to 89 is automatically changed to a heating temperature T 2 different from the initial temperature T 1 , and the POST devices 85 to 89 are automatically changed. ) Is set to a heating temperature T 2 (step S4 in FIG. 11). On the other hand, change amount of the heating temperature at the time of change at a heating temperature (T 2) from an initial temperature (T 1), the operator can be arbitrarily set. Then, in the same manner as the above-described method, a resist pattern is formed on the next inspection wafer W 2 ′ (step S2 in FIG. 11), and the size (D 2 ) of the resist pattern in the pattern dimension measuring apparatus 20 is obtained. ) Is measured (step S3 in FIG. 11). The measurement result of the dimension D 2 of a resist pattern is output to the input part 201 of the control apparatus 200.
입력부(201)에 입력된 레지스트 패턴의 치수(D1,D2)는, 상관 산출부(202)에 출력된다. 상관 산출부(202)에서는, 레지스트 패턴의 치수(D1,D2)와 POST 장치(85∼89)의 가열 온도(T1,T2)를 선형 보완하여, 도 10에 도시한 바와 같이 상관(M)을 산출한다(도 11의 스텝 S5). 상관 산출부(202)로 산출된 상관(M)은, 데이터 격납부 (203)에 출력되어 격납된다.The dimensions D 1 and D 2 of the resist pattern input to the input unit 201 are output to the correlation calculating unit 202. The correlation calculating unit 202 linearly complements the dimensions D 1 and D 2 of the resist pattern and the heating temperatures T 1 and T 2 of the POST devices 85 to 89, and correlates as shown in FIG. 10. (M) is calculated (step S5 of FIG. 11). The correlation M calculated by the correlation calculator 202 is output to the data storage unit 203 and stored.
그 후 제어장치(200)에서는, 프로그램(P)에 의해, 레지스트 패턴의 목표 치수(Dg)에 기초하여, 도 10에 도시한 상관(M)으로부터, POST 장치(85∼89)에 있어서의 가열 처리의 설정 온도(Tg)가 산출된다(도 11의 스텝 S6). 한편, 본 실시형태에서는, 상술한 스텝 S1∼S6까지의 공정을 조건 설정 공정 Q1라 한다. 또한, 본 실시형태에서는, 상관(M)의 산출할 때에 2매의 검사용 웨이퍼(W')를 이용했지만, 3매 이상의 검사용 웨이퍼(W')를 이용하여 상관(M)을 산출해도 좋다. POST 장치(85∼89)의 설정 온도(Tg)를 산출한 후, 이 설정 온도(Tg)로 검사용 웨이퍼(W')에 가열 처리를 더 행하여, 검사용 웨이퍼(W')상의 레지스트 패턴이 목표 치수(Dg)로 형성되는지를 확인해도 좋다.Then, in the control apparatus 200, the program P is based on the target dimension D g of the resist pattern, from the correlation M shown in FIG. 10 in the POST apparatuses 85 to 89. The set temperature Tg of the heat treatment is calculated (step S6 in FIG. 11). In addition, in this embodiment, the process from step S1 to S6 mentioned above is called condition setting process Q1. In the present embodiment, two inspection wafers W 'are used when calculating the correlation M, but the correlation M may be calculated using three or more inspection wafers W'. . After calculating the set temperature T g of the POST apparatuses 85 to 89, heat treatment is further performed on the inspection wafer W 'at this set temperature T g , and the resist on the inspection wafer W' is subjected to further heat treatment. You may confirm whether a pattern is formed with the target dimension D g .
이와 같이 조건 설정 공정 Q1에서, 레지스트 패턴이 목표 치수(Dg)로 형성되도록 POST 장치(85∼89)의 설정 온도(Tg)가 산출되지만, POST 장치(85∼89) 사이에서, 레지스트 패턴을 목표 치수(Dg)로 형성하기 위한 설정 온도(Tg)가 미소하게 다른 경우가 있다. 따라서 다음에, 검사용 웨이퍼(W')를 이용하여, POST 장치(85∼89)의 각 장치에 있어서의 설정 온도(Tg)를 보정한다. 이러한 검사를 행할 때, 검사용 웨이퍼(W')는, POST 장치(85∼89)와 동일수매(또는, 그 2배나 3배의 매수)가 준비된다.As described above, in the condition setting step Q1, the set temperature T g of the POST devices 85 to 89 is calculated so that the resist pattern is formed to the target dimension D g , but the resist pattern is formed between the POST devices 85 to 89. The set temperature T g for forming the target dimension D g may be slightly different. Therefore, next, using the inspection wafer W ', the set temperature T g in each device of the POST devices 85 to 89 is corrected. When performing such an inspection, the inspection wafer W 'is prepared with the same purchase (or double or triple the number of sheets) as the POST devices 85 to 89.
먼저, 제어장치(200)로부터 POST 장치(85∼89)에는 상술의 스텝 S6에서 산출한 설정 온도(Tg)가 출력되고, POST 장치(85∼89)의 가열 온도가 설정 온도(Tg)로 설정된다. 그 후 상술의 스텝 S2와 동일한 방법으로, 검사용 웨이퍼(W3')위에 레지스트 패턴이 형성된다(도 11의 스텝 S7). 이 때, 검사용 웨이퍼(W3')는 예를 들면 POST 장치(85)에서 가열 처리가 이루어진다. 그 후, 패턴 치수 측정장치(20)에서 검사용 웨이퍼(W3')상의 레지스트 패턴의 치수(D)가 측정된다(도 11의 스텝 S8). 그리고, 레지스트 패턴의 치수(D)는 제어장치(200)에 출력되고, 제어장치(200)에서 POST 장치(85)에서의 설정 온도(Tg)가 설정 온도(Tr)로 보정된다(도 11의 스텝 S9). 한편, 본 실시형태에서는, 상술한 스텝 S7∼S9까지의 공정을 온도 보정 공정 Q2라 한다.First, the set temperature T g calculated in step S6 described above is output from the control device 200 to the POST devices 85 to 89, and the heating temperature of the POST devices 85 to 89 is set to the set temperature T g . Is set to. Thereafter, a resist pattern is formed on the inspection wafer W 3 ′ in the same manner as in the above-described step S2 (step S7 in FIG. 11). At this time, the inspection wafer W 3 ′ is subjected to heat treatment, for example, in the POST device 85. Thereafter, the dimension D of the resist pattern on the inspection wafer W 3 ′ is measured by the pattern dimension measuring apparatus 20 (step S8 in FIG. 11). And the dimension D of a resist pattern is output to the control apparatus 200, and the control apparatus 200 correct | amends the set temperature T g in the POST apparatus 85 to the set temperature T r (FIG. 11, step S9). In addition, in this embodiment, the process from step S7 to S9 mentioned above is called temperature correction process Q2.
온도 보정 공정 Q2는, 다른 POST 장치(86∼89)에 대해서도 이루어진다. 즉, 예를 들면 4매의 검사용 웨이퍼(W4'∼W7')에 온도 보정 공정 Q2가 이루어지고, 각 POST 장치(86∼89)에서의 설정 온도(Tg)가 설정 온도(Tr)로 각각 보정된다. 한편, 각 POST 장치(85∼89)에 있어서의 설정 온도(Tr)는, 열판(140)의 각 열판영역(R1∼R5)에서 다른 온도로 설정해도 좋다. 이 경우, 패턴 측정장치(20)에서, 검사용 웨이퍼(W3'∼W7')의 각 웨이퍼 영역(W1∼W5)마다 레지스트 패턴의 치수(D)가 측정된다.Temperature correction process Q2 is also performed about other POST apparatuses 86-89. That is, for example, four pieces of the wafer for inspection (W 4 '~W 7') is made and the temperature correction process Q2, a set temperature (T g) is the set temperature in each of the POST device (86-89) to (T r ), respectively. On the other hand, the set temperature T r in each POST device 85 to 89 may be set to a different temperature in each of the hot plate regions R 1 to R 5 of the hot plate 140. In this case, in the pattern measuring apparatus 20, the dimension D of the resist pattern is measured for each wafer region W 1 to W 5 of the inspection wafers W 3 ′ to W 7 ′.
이와 같이 검사 처리 공정인 조건 설정 공정 Q1와 온도 보정 공정 Q2가 종료하면, 예를 들면 제품용의 웨이퍼(W)에 일련의 처리를 행하여 레지스트 패턴을 형성한다. 이 때, 제어장치(200)로부터 POST 장치(85∼89)에는 상술의 스텝 S10에서 산출한 설정 온도(Tr)가 출력되어, POST 장치(85∼89)의 가열 온도가 설정 온도(Tr)로 설정된다. 그리고, 상술의 스텝 S2 또는 S7에서 동일한 방법으로 처리를 행하여, 웨이퍼(W)상에 레지스트 패턴이 목표 치수(Dg)로 형성된다(도 11의 스텝 S10). 이 레지스트 패턴을 형성할 때, 현상 처리후의 웨이퍼(W) 상에는, 최종적인 목표 치수(Dg)보다 큰 치수의 레지스트 패턴이 형성된다. 그리고 POST 장치(85∼89)에서 웨이퍼(W)를 설정 온도(Tr)로 가열 처리함으로써, 레지스트 패턴의 레지스트 부분을 팽창시켜서, 레지스트 패턴의 치수가 목표 치수(Dg)로 조정된다.Thus, when the condition setting process Q1 which is an inspection process process, and the temperature correction process Q2 is complete | finished, a series of processes are performed, for example in the wafer W for products, and a resist pattern is formed. At this time, the set temperature T r calculated in step S10 described above is output from the control device 200 to the POST devices 85 to 89, and the heating temperature of the POST devices 85 to 89 is set to the set temperature T r. Is set to). Then, the process is performed in the same manner in step S2 or S7 described above, and a resist pattern is formed on the wafer W to a target dimension D g (step S10 in FIG. 11). When the resist pattern is formed, a resist pattern having a size larger than the final target dimension D g is formed on the wafer W after the development treatment. The wafer W is heated at the set temperature T r in the POST devices 85 to 89 to expand the resist portion of the resist pattern, so that the dimension of the resist pattern is adjusted to the target dimension D g .
그리고 이 스텝 S10의 레지스트 패턴을 형성하는 처리가, 웨이퍼(W)에 연속하여 이루어진다. 이 때, 패턴 치수 측정장치(20)에 있어서 웨이퍼(W)상의 레지스트 패턴의 치수(D)가 정기적으로 측정된다(도 11의 스텝 11). 그리고, 치수 측정 결과는 패턴 치수 측정장치(20)로부터 제어장치(200)에 출력되고, 제어장치(200)에서 POST 장치(85∼89)의 설정 온도(Tr)가 보정된다(도 11의 스텝 S12). 한편, 본 실시형태에서는, 상술한 스텝 S10∼S12까지의 공정을 처리 공정 Q3라 한다.And the process which forms the resist pattern of this step S10 is performed continuously to the wafer W. As shown in FIG. At this time, in the pattern size measuring apparatus 20, the size D of the resist pattern on the wafer W is measured regularly (step 11 in FIG. 11). And the measurement result of a dimension is output from the pattern dimension measuring apparatus 20 to the control apparatus 200, and the setting temperature T r of POST apparatuses 85-89 is correct | amended in the control apparatus 200 (FIG. 11). Step S12). In addition, in this embodiment, the process from step S10 to S12 mentioned above is called process process Q3.
이상의 실시형태에 의하면, 조건 설정 공정 Q1에서, POST 장치(85∼89)의 초기 온도(T1)와 레지스트 패턴의 목표 치수(Dg)를 설정한 후, 검사용 웨이퍼(W')상에 레지스트 패턴을 형성하고, POST 장치(85∼89)로 가열 처리후의 레지스트 패턴의 치수(D)를 측정했으므로, POST 장치(85∼89)에 있어서의 가열 온도(T)와 레지스트 패턴의 치수(D)의 상관(M), 및 POST 장치(85∼89)의 설정 온도(Tg)를 자동으로 산출할 수 있다. 그렇게 하면, 종래 필요하였던 작업자에 의한 수작업을 생략할 수 있으므로, POST 장치(85∼89)에 있어서의 가열 온도(T)와 레지스트 패턴의 치수(D)의 상관(M)을 적절히 산출하여, POST 장치(85∼89)의 설정 온도(Tg)를 적절히 설정할 수 있다.On According to the above embodiment, in the condition it is setting step Q1, the initial temperature (T 1) and then set a target size (D g) of the resist pattern, a wafer (W ') for checking the POST device (85-89) Since the resist pattern was formed and the dimension (D) of the resist pattern after the heat treatment was measured by the POST apparatuses 85 to 89, the heating temperature T and the dimension (D) of the resist pattern in the POST apparatuses 85 to 89 were measured. ), And the set temperature (T g ) of the POST devices 85 to 89 can be calculated automatically. In this case, since the manual labor required by the operator can be omitted, the correlation M between the heating temperature T in the POST devices 85 to 89 and the dimension D of the resist pattern is appropriately calculated, and the POST The set temperature T g of the apparatuses 85 to 89 can be appropriately set.
또한, 조건 설정 공정 Q1에서 상관(M) 및 설정 온도(Tg)를 자동으로 산출할 수 있으므로, 전체의 작업시간을 단축할 수 있고, 웨이퍼(W)처리의 스루풋을 향상시킬 수 있다.In addition, since the correlation M and the set temperature T g can be automatically calculated in the condition setting step Q1, the overall working time can be shortened and the throughput of the wafer W processing can be improved.
또한, 조건 설정 공정 Q1에서 상관(M) 및 설정 온도(Tg)를 자동으로 산출한 후, 온도 보정 공정 Q2에서 레지스트 패턴을 더 형성하고, POST 장치(85∼89)로 가열 처리후의 레지스트 패턴의 치수(D)를 측정했으므로, 각 POST 장치(85∼89)의 설정 온도(Tg)를 설정 온도(Tr)로 각각 보정할 수 있다. 이에 따라서, POST 장치(85∼89)의 어느 장치를 이용한 경우에도, 웨이퍼(W)상에 소정의 목표 치수(Dg)의 레지스트 패턴을 형성할 수 있다.Further, after automatically calculating the correlation M and the set temperature T g in the condition setting step Q1, a resist pattern is further formed in the temperature correction step Q2, and the resist pattern after the heat treatment is performed by the POST devices 85 to 89. Since the dimension D of was measured, the set temperature T g of each POST apparatus 85-89 can be corrected by the set temperature T r , respectively. Accordingly, even when any of the devices of the POST devices 85 to 89 is used, a resist pattern having a predetermined target dimension D g can be formed on the wafer W. As shown in FIG.
또한, POST 장치(85∼89)의 열판영역(R1∼R5)마다 설정 온도(Tr)를 설정할 수 있으므로, 웨이퍼 영역(W1∼W5)를 각각 적정한 가열 온도로 가열할 수 있다. 따라서, 웨이퍼(W)상에 형성되는 레지스트 패턴의 치수(D)를 웨이퍼(W)면내에서 균일하게 할 수 있다.In addition, since the set temperature Tr can be set for each of the hot plate regions R 1 to R 5 of the POST devices 85 to 89, the wafer regions W 1 to W 5 can be heated to appropriate heating temperatures, respectively. Therefore, the dimension D of the resist pattern formed on the wafer W can be made uniform in the wafer W surface.
또한, 처리 공정 Q3에서 웨이퍼(W)의 레지스트 패턴의 치수(D)를 정기적으로 측정하고 있으므로, 웨이퍼(W)의 특성이 시간경과에 따라 변화한 경우에도, POST 장치(85∼89)의 설정 온도(Tr)를 적정하게 보정할 수 있다. 이에 따라, 웨이퍼(W)상에 레지스트 패턴을 목표 치수(Dg)로 확실하게 형성할 수 있다.In addition, since the dimension D of the resist pattern of the wafer W is measured regularly in the processing step Q3, even when the characteristics of the wafer W change over time, the setting of the POST devices 85 to 89 is performed. The temperature T r can be appropriately corrected. This makes it possible to reliably form a resist pattern on the wafer (W) to the target size (D g).
이상의 실시형태에서는, POST 장치(85∼89)의 가열 온도(T)를 제어함으로써, 웨이퍼(W)상의 레지스트 패턴의 치수(D)를 목표 치수(Dg)로 조정하고 있지만, 레지스트 패턴이 형성된 웨이퍼(W)상에 패턴 팽창제를 도포한 후, 상기 웨이퍼(W)를 가열 처리해도 좋다. 그리고 패턴 팽창제 도포후의 가열 처리의 가열 온도를 제어함으로써, 웨이퍼(W)상의 레지스트 패턴의 치수(D)가 목표 치수(Dg)로 조정된다. 한편, 패턴 팽창제로서는, 예를 들면 RELACS(Resolution Enhancement Lithography Assisted by Chemical Shrink) 기술에 이용되는 RELACS제나, SAFIER(Shrink Assist Film for Enhanced Resolution Process)(토쿄 오카 공업 주식회사의 등록상표) 등이 이용된다.In the above embodiment, the dimension D of the resist pattern on the wafer W is adjusted to the target dimension D g by controlling the heating temperature T of the POST devices 85 to 89, but the resist pattern is formed. After apply | coating a pattern expander on the wafer W, the said wafer W may be heat-processed. And by controlling the heating temperature of the heat processing after apply | coating a pattern expanding agent, the dimension D of the resist pattern on the wafer W is adjusted to the target dimension D g . As the pattern swelling agent, for example, RELACS agent used in RELACS (Resolution Enhancement Lithography Assisted by Chemical Shrink) technology, SAFIER (Shrink Assist Film for Enhanced Resolution Process) (registered trademark of Tokyo Oka Industry Co., Ltd.) and the like are used.
이러한 경우, 예를 들면 도 12에 도시한 바와 같이 도포 현상 처리 시스템 (1)의 제1 처리장치군(G1)의 최상단에, 웨이퍼(W)상에 패턴 팽창제를 도포하는 도포 처리장치(300)가 설치된다. 또한, 예를 들면 도 13에 도시한 바와 같이 제3 처리장치군(G3)의 상단에, 웨이퍼(W)를 가열하는 가열 처리장치(301∼304)가 설치된다. 한편, 가열 처리장치(301∼304)의 구성은, 상술한 POST 장치(85∼89)의 구성과 동일하므로 설명을 생략한다.In this case, for example, as shown in FIG. 12, the coating processing apparatus 300 which applies the pattern expanding agent on the wafer W to the uppermost end of the first processing apparatus group G1 of the coating and developing processing system 1. Is installed. For example, as shown in FIG. 13, the heat processing apparatus 301-304 which heats the wafer W is provided in the upper end of the 3rd processing apparatus group G3. In addition, since the structure of the heat processing apparatus 301-304 is the same as that of the POST apparatus 85-89 mentioned above, description is abbreviate | omitted.
도포 처리장치(300)는, 도 14에 도시한 바와 같이 측면에 웨이퍼(W)를 반출입구(도시하지 않음)가 형성되어 내부를 폐쇄할 수 있는 케이싱(300a)을 가지고 있다. 케이싱(300a)내의 중앙부에는, 웨이퍼(W)를 유지하여 회전시키는 스핀척(310)이 설치되어 있다. 스핀척(310)은, 수평인 상면을 가지며, 상기 상면에는, 예를 들면 웨이퍼(W)를 흡인하는 흡인구(도시하지 않음)가 설치되어 있다. 이 흡인구로부터의 흡인에 의해, 웨이퍼(W)를 스핀척(310)상에 흡착 유지할 수 있다.As shown in FIG. 14, the coating processing apparatus 300 has a casing 300a in which a wafer W can be carried in and out (not shown) on the side thereof to close the inside. In the center part of the casing 300a, the spin chuck 310 which holds and rotates the wafer W is provided. The spin chuck 310 has a horizontal upper surface, and a suction port (not shown) for sucking the wafer W is provided on the upper surface, for example. By suction from this suction port, the wafer W can be adsorbed and held on the spin chuck 310.
스핀척(310)은, 예를 들면 모터 등을 구비한 척 구동기구(311)를 가지며, 그 척 구동기구(311)에 의해 소정의 속도로 회전할 수 있다. 또한, 척 구동기구(311)에는, 실린더 등의 승강 구동원이 설치되어 있으며, 스핀척(310)은 상하이동이 가능하다.The spin chuck 310 has, for example, a chuck drive mechanism 311 with a motor or the like, and can be rotated at a predetermined speed by the chuck drive mechanism 311. In addition, the chuck drive mechanism 311 is provided with a lift drive source such as a cylinder, and the spin chuck 310 can be moved.
스핀척(310)의 주위에는, 웨이퍼(W)로부터 비산 또는 낙하하는 액체를 받아 들여, 회수하는 컵(312)이 설치되어 있다. 컵(312)의 하면에는, 회수한 액체를 배출하는 배출관(313)과, 컵(312)내의 분위기를 배기하는 배기관(314)이 접속되어 있다.In the periphery of the spin chuck 310, a cup 312 for receiving and recovering liquid scattering or falling from the wafer W is provided. A discharge pipe 313 for discharging the recovered liquid and an exhaust pipe 314 for exhausting the atmosphere in the cup 312 are connected to the lower surface of the cup 312.
스핀척(310)의 위쪽에는, 패턴 팽창제를 토출하는 노즐(315)이 설치되어 있다. 노즐(315)은, 노즐 구동부(도시하지 않음)에 의해서 케이싱(300a)내를 X방향으로 이동할 수 있고, 웨이퍼(W)의 표면상을 웨이퍼(W)의 지름 방향으로 더 이동할 수 있다. 또한 노즐(315)은, 노즐 구동부에 의해서 승강이 자유롭도록 되어 있다.Above the spin chuck 310, a nozzle 315 for discharging the pattern expanding agent is provided. The nozzle 315 can move inside the casing 300a in the X direction by a nozzle driver (not shown), and can further move the surface of the wafer W in the radial direction of the wafer W. As shown in FIG. In addition, the nozzle 315 is free to move up and down by the nozzle drive part.
이러한 구성의 도포 현상 처리 시스템(1)에 있어서, 상기 실시형태와 마찬가지로, 조건 설정 공정 Q1, 온도 보정 공정 Q2, 처리 공정 Q3이 순서대로 이루어진다. 한편, 본 실시형태에서는, 상기 실시형태에서 행하여지고 있던 POST 장치(85∼89)의 가열 온도(T)의 제어와 동일한 방법으로, 가열 처리장치(301∼304)의 가열 온도가 제어된다(도 11의 스텝 S1, S4∼S6, S9, S12). 따라서, 도 10에 도시한 상관(M)은, 가열 처리장치(301∼304)의 가열 온도와 레지스트 패턴의 치수(D)의 상관 (M)이 된다.In the coating and developing processing system 1 having such a configuration, similar to the above embodiment, the condition setting step Q1, the temperature correction step Q2, and the processing step Q3 are performed in this order. In addition, in this embodiment, the heating temperature of the heat processing apparatuses 301-304 is controlled by the method similar to control of the heating temperature T of the POST apparatuses 85-89 performed by the said embodiment (FIG. 11 steps S1, S4 to S6, S9, S12). Therefore, the correlation M shown in FIG. 10 is the correlation M between the heating temperature of the heat treatment apparatuses 301 to 304 and the dimension D of the resist pattern.
또한 본 실시형태에서는, 웨이퍼(W)상에 레지스트 패턴을 형성할 때, 상기 실시형태와 동일한 처리 프로세스를 거쳐 POST 장치(85)로 가열 처리가 이루어진 후, 웨이퍼(W)에는, 도포 처리장치(300)에 의한 패턴 팽창제의 도포 처리와 가열 처리장치(301)에서의 가열 처리가 이루어진다(도 11의 스텝 S10). 한편, 검사용 웨이퍼(W')상에 레지스트 패턴이 형성되는 경우에도 동일한 처리 프로세스가 이루어지고, 설명을 생략한다(도 11의 스텝 S2, S7).In addition, in this embodiment, when forming a resist pattern on the wafer W, after heat processing is performed by the POST apparatus 85 through the same process process as the said embodiment, the wafer W is coated with a coating apparatus ( The application | coating process of the pattern expanding agent by 300 and the heat processing in the heat processing apparatus 301 are performed (step S10 of FIG. 11). On the other hand, even when a resist pattern is formed on the inspection wafer W ', the same processing process is performed, and description is omitted (steps S2 and S7 in Fig. 11).
구체적으로는 웨이퍼(W)는, POST 장치(85)로 가열 처리가 이루어진 후, 제1 반송장치(30)에 의해서 도포 처리장치(300)에 반송된다. 도포 처리 반송장치(300)에서는, 웨이퍼(W)는 스핀척(310)상에 흡착 유지되어 회전됨과 함께, 노즐(315)로부터 웨이퍼(W) 상에 패턴 팽창제가 토출된다. 그리고 토출된 패턴 팽창제는, 웨이퍼(W)의 회전에 의한 원심력에 의해서, 웨이퍼(W)전체면에 확산하여 도포된다. 그렇게 되면, 웨이퍼(W)상의 레지스트 패턴의 레지스트 부분이 패턴 팽창제에 의해 팽창한다. 그 후 웨이퍼(W)는, 제1 반송장치(30)에 의해서 가열 처리장치(301)에 반송되어, 가열 처리가 이루어진다. 이 때 가열 처리장치(301)의 가열 온도는, 제어장치(200)에 의해서 소정의 설정 온도로 설정되어 있다. 그렇게 되면, 본 실시형태에서도, 웨이퍼(W)상의 레지스트 패턴의 치수(D)를 소정의 목표 치수(Dg)로 조정할 수 있다.Specifically, after the heat treatment is performed by the POST apparatus 85, the wafer W is conveyed to the coating processing apparatus 300 by the first transfer apparatus 30. In the coating process conveying apparatus 300, the wafer W is sucked and held on the spin chuck 310 and rotated, and a pattern expanding agent is discharged from the nozzle 315 onto the wafer W. The discharged pattern expanding agent is applied to the whole surface of the wafer W by the centrifugal force caused by the rotation of the wafer W. As a result, the resist portion of the resist pattern on the wafer W is expanded by the pattern expanding agent. Then, the wafer W is conveyed to the heat processing apparatus 301 by the 1st conveying apparatus 30, and heat processing is performed. At this time, the heating temperature of the heat processing apparatus 301 is set to predetermined | prescribed set temperature by the control apparatus 200. FIG. Then, also in this embodiment, the dimension D of the resist pattern on the wafer W can be adjusted to predetermined target dimension D g .
이상의 실시형태에서는, 제어장치(200)에 있어서, POST 장치(85∼89) 또는 가열 처리장치(301∼304)의 가열 온도를 산출하여 각 장치의 가열 온도를 제어하고 있지만, 각 장치의 가열 온도의 보정치를 산출하여 각 장치의 가열 온도를 제어해도 좋다.In the above embodiment, in the control apparatus 200, the heating temperature of each of the apparatuses is controlled by calculating the heating temperature of the POST apparatuses 85 to 89 or the heating processing apparatuses 301 to 304, but the heating temperature of each apparatus. You may calculate the correction value of, and control the heating temperature of each apparatus.
또한, 이상의 실시형태에서는, 레지스트 패턴의 치수(D)로서 컨택트홀의 지름 D의 조정을 행하고 있었지만, 기타, 레지스트 패턴의 선폭, 레지스트 패턴의 사이드 월 앵글 등의 조정을 행할 수도 있다.In addition, in the above embodiment, although the diameter D of the contact hole was adjusted as the dimension D of the resist pattern, the line width of the resist pattern, the sidewall angle of the resist pattern, and the like can also be adjusted.
이상, 첨부 도면을 참조하면서 본 발명의 바람직한 실시형태에 대하여 설명했지만, 본 발명은 이러한 예에 한정되지 않는다. 당업자라면, 특허청구범위에 기재된 사상의 범주내에서, 각종 변경예 또는 수정예로 도출할 수 있음은 명백하고, 그들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것으로 이해된다. 본 발명은 이 예에 한정하지 않고 여러 가지 형태를 채택할 수 있는 것이다. As mentioned above, although preferred embodiment of this invention was described referring an accompanying drawing, this invention is not limited to this example. It is apparent to those skilled in the art that various changes or modifications can be made within the scope of the idea described in the claims, and that they naturally belong to the technical scope of the present invention. The present invention is not limited to this example, and various forms can be adopted.
예를 들면 상술한 실시형태에서 패턴 치수 측정장치(20)에서 웨이퍼(W)의 5개의 영역의 치수를 측정하고 있었지만, 그들 영역의 수나 형상은 임의로 선택할 수 있다. 또한, 상기 실시형태에서 패턴 치수 측정장치(20)는, 검사 스테이션(3)에 설치되어 있지만, 처리 스테이션(4)에 설치되어 있어도 좋다. 패턴 치수 측정장치(20)는, 예를 들면 전자빔을 웨이퍼(W)에 조사하고, 웨이퍼(W)표면의 화상을 더 취득하는 것에 의해서, 웨이퍼면내의 레지스트 패턴 치수를 측정해도 좋다.For example, in the above-mentioned embodiment, although the dimension of the five area | region of the wafer W was measured by the pattern size measuring apparatus 20, the number and shape of those area | regions can be selected arbitrarily. In addition, although the pattern dimension measuring apparatus 20 is provided in the inspection station 3 in the said embodiment, it may be provided in the processing station 4. The pattern dimension measuring apparatus 20 may measure the resist pattern dimension in the wafer surface by, for example, irradiating an electron beam to the wafer W and further acquiring an image of the wafer W surface.
또한, 본 발명은, 기판이 웨이퍼 이외의 FPD(플랫 패널 디스플레이), 포토마스크용의 마스크 레티클 등의 다른 기판인 경우에도 적용할 수 있다.Moreover, this invention is applicable also when the board | substrate is other board | substrates, such as FPD (flat panel display) other than a wafer, and the mask reticle for photomasks.
본 발명은, 기판상에 레지스트 패턴을 형성한 후, 상기 기판을 열처리하여 레지스트 패턴의 치수를 소정의 목표 치수로 조정할 때에 유용하다.The present invention is useful for forming a resist pattern on a substrate and then heat treating the substrate to adjust the resist pattern to a predetermined target dimension.
Claims (12)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008087901A JP5186264B2 (en) | 2008-03-28 | 2008-03-28 | Substrate processing method, program, computer storage medium, and substrate processing system |
| JPJP-P-2008-087901 | 2008-03-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090103705A true KR20090103705A (en) | 2009-10-01 |
| KR101387862B1 KR101387862B1 (en) | 2014-04-22 |
Family
ID=41307596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090009667A KR101387862B1 (en) | 2008-03-28 | 2009-02-06 | Substrate processing method, substrate processing system and computer storage medium |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5186264B2 (en) |
| KR (1) | KR101387862B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101367238B1 (en) * | 2009-12-25 | 2014-02-25 | 도쿄엘렉트론가부시키가이샤 | Method of manufacturing semiconductor device and system for manufacturing semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5107372B2 (en) * | 2010-02-04 | 2012-12-26 | 東京エレクトロン株式会社 | Heat treatment apparatus, coating and developing treatment system, heat treatment method, coating and developing treatment method, and recording medium on which program for executing the heat treatment method or coating and developing treatment method is recorded |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3923023B2 (en) * | 2003-03-06 | 2007-05-30 | 株式会社東芝 | Pattern forming method and semiconductor device manufacturing method using the pattern forming method |
| JP2005129761A (en) * | 2003-10-24 | 2005-05-19 | Toshiba Corp | Hole pattern forming method and method for manufacturing semiconductor |
| JP4920317B2 (en) * | 2006-06-20 | 2012-04-18 | 東京エレクトロン株式会社 | Substrate processing method, program, computer-readable recording medium, and substrate processing system |
-
2008
- 2008-03-28 JP JP2008087901A patent/JP5186264B2/en active Active
-
2009
- 2009-02-06 KR KR1020090009667A patent/KR101387862B1/en active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101367238B1 (en) * | 2009-12-25 | 2014-02-25 | 도쿄엘렉트론가부시키가이샤 | Method of manufacturing semiconductor device and system for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5186264B2 (en) | 2013-04-17 |
| JP2009245996A (en) | 2009-10-22 |
| KR101387862B1 (en) | 2014-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101207046B1 (en) | Substrate processing method, computer readable storage medium, and substrate processing system | |
| JP4509820B2 (en) | Heat treatment plate temperature setting method, heat treatment plate temperature setting device, program, and computer-readable recording medium recording the program | |
| KR20090091667A (en) | Substrate processing method, computer-readable storage medium, and substrate processing system | |
| KR101072282B1 (en) | Substrate-processing apparatus, substrate-processing method, substrate-processing program, and computer-readable recording medium recorded with such program | |
| JP2008270542A (en) | Method of setting temperature of heat treatment plate, temperature setting device for heat treatment plate, and computer-readable storage medium | |
| WO2006087938A1 (en) | Temperature setting method for heat treating plate, temperature setting device for heat treating plate, program and computer-readable recording medium recording program | |
| KR101377776B1 (en) | Substrate processing method, computer-readable storage medium, and substrate processing system | |
| JP4796476B2 (en) | Heat treatment plate temperature setting method, program, computer-readable recording medium storing the program, and heat treatment plate temperature setting device | |
| JP4970882B2 (en) | Substrate measurement method, program, computer-readable recording medium storing the program, and substrate measurement system | |
| KR101072330B1 (en) | Substrate-processing apparatus, substrate-processing method, and computer-readable recording medium recorded with substrate-processing program | |
| JP5578675B2 (en) | Resist pattern forming device | |
| TWI305934B (en) | ||
| KR101387862B1 (en) | Substrate processing method, substrate processing system and computer storage medium | |
| JP4397836B2 (en) | Method for setting processing conditions in photolithography process, apparatus for setting processing conditions in photolithography process, program, and recording medium capable of reading program | |
| JP4920317B2 (en) | Substrate processing method, program, computer-readable recording medium, and substrate processing system | |
| JP4319201B2 (en) | Substrate processing method, program, and substrate processing system | |
| JP2010212414A (en) | Method of processing substrate, program, computer storage medium, and substrate processing system | |
| WO2010150584A1 (en) | Substrate treatment method, computer recording medium, and substrate treatment system | |
| JP2008270541A (en) | Temperature setting method for heat treatment plate, temperature setting device for heat treatment plate, and computer-readable memory medium | |
| KR100684013B1 (en) | Heat processing method and heat processing apparatus | |
| KR20090089288A (en) | Substrate processing method and substrate processing system | |
| WO2011099221A1 (en) | Substrate processing method | |
| JP2001007006A (en) | Method for measuring temperature |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170322 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180329 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190328 Year of fee payment: 6 |