[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20080101429A - Display panel - Google Patents

Display panel Download PDF

Info

Publication number
KR20080101429A
KR20080101429A KR1020070048523A KR20070048523A KR20080101429A KR 20080101429 A KR20080101429 A KR 20080101429A KR 1020070048523 A KR1020070048523 A KR 1020070048523A KR 20070048523 A KR20070048523 A KR 20070048523A KR 20080101429 A KR20080101429 A KR 20080101429A
Authority
KR
South Korea
Prior art keywords
electrode
line
gate line
substrate
small
Prior art date
Application number
KR1020070048523A
Other languages
Korean (ko)
Inventor
김철호
이승규
문국철
신광섭
최필모
맹호석
이상훈
김경훈
박근우
최양화
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070048523A priority Critical patent/KR20080101429A/en
Publication of KR20080101429A publication Critical patent/KR20080101429A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134336Matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134345Subdivided pixels, e.g. for grey scale or redundancy

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

A display panel is provided to prevent light leakage on pixel border area without reducing aperture ratio by forming more sub electrodes on the border area. A gate line(121) is formed on a substrate. A sustain electrode line(131) formed on the substrate is parallel with the gate line. An auxiliary electrode(20) is spread along the gate line. A data line(171) is insulated and intersects with the gate line. A plurality of thin film transistors are connected to the gate line and the data line. A pixel electrode(191) includes a first minor electrode(9a) connected to the thin film transistor, and a second minor electrode(9b) formed at the opposing side of the first minor electrode. A thin film transistor sustain electrode line is arranged between the first minor electrode and the second minor electrode.

Description

표시판{DISPLAY PANEL}Display panel {DISPLAY PANEL}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이다.1 is a layout view of a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 도 1의 액정 표시 장치를 II-II선을 따라 잘라 도시한 단면도이다.FIG. 2 is a cross-sectional view of the liquid crystal display of FIG. 1 taken along the line II-II. FIG.

도 3은 본 발명의 다른 실시예에 따른 액정 표시 장치의 배치도이다.3 is a layout view of a liquid crystal display according to another exemplary embodiment of the present invention.

도 4는 도 3이 IV-IV선을 따라 잘라 도시한 단면도이다.4 is a cross-sectional view of FIG. 3 taken along the line IV-IV.

*도면 주요 부호의 설명** Description of Drawing Major Symbols *

3: 액정층 9a, 9b: 소전극3: liquid crystal layer 9a, 9b: small electrode

11, 21: 배향막 12, 22: 편광판11, 21: alignment film 12, 22: polarizing plate

20: 보조 전극20: auxiliary electrode

31: 액정 분자 27: 절개부31: liquid crystal molecule 27: incision

85: 연결 부재 100: 박막 트랜지스터 표시판85: connection member 100: thin film transistor array panel

110, 210: 절연 기판 121, 129: 게이트선110 and 210: insulating substrates 121 and 129: gate lines

124: 게이트 전극 131: 유지 전극선124: gate electrode 131: sustain electrode line

133: 유지 전극 140: 게이트 절연막133: sustain electrode 140: gate insulating film

151, 154: 반도체151, 154: semiconductor

152: 저농도 도핑 영역 153: 소스 영역152: low concentration doped region 153: source region

154a, 154b: 채널 영역 155: 드레인 영역154a, 154b: channel region 155: drain region

159: 소스/드레인 영역 160: 층간 절연막159: source / drain region 160: interlayer insulating film

163, 165: 저항성 접촉 부재 171: 데이터선163 and 165: ohmic contact 171: data line

173: 소스 전극 175: 드레인 전극173: source electrode 175: drain electrode

180: 보호막 185: 접촉 구멍180: protective film 185: contact hole

191: 화소 전극 200: 공통 전극 표시판191: pixel electrode 200: common electrode display panel

210: 절연 기판 220: 차광 부재210: insulating substrate 220: light blocking member

230: 색필터 250: 덮개막230: color filter 250: overcoat

270: 공통 전극 270 common electrode

본 발명은 표시판으로 특히, 액정 표시 장치용 표시판에 관한 것이다.The present invention relates to a display panel, and in particular, to a display panel for a liquid crystal display device.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.The liquid crystal display is one of the most widely used flat panel display devices. The liquid crystal display includes two display panels on which field generating electrodes such as a pixel electrode and a common electrode are formed, and a liquid crystal layer interposed therebetween. Is applied to generate an electric field in the liquid crystal layer, thereby determining the orientation of liquid crystal molecules in the liquid crystal layer and controlling the polarization of incident light to display an image.

그 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비가 크고 광시야각 구현이 용이하여 각광받고 있다. Among them, the vertical alignment mode liquid crystal display in which the long axis of the liquid crystal molecules are arranged perpendicular to the upper and lower display panels without an electric field applied to the display panel is high in contrast ratio and easy to implement a wide viewing angle.

그런데 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 기판에 대하여 수직으로 배향하고 화소 전극과 그 대향 전극에 절개 패턴을 형성하거나 전극을 다수의 소전극으로 분할하는 방법이 있다.However, it is an important disadvantage that the liquid crystal display device has a narrow viewing angle. In order to overcome this disadvantage, various methods for widening the viewing angle have been developed. Among them, liquid crystal molecules are oriented vertically with respect to the upper and lower substrates, and an incision pattern is formed on the pixel electrode and the opposite electrode, or the electrode is divided into a plurality of small electrodes. There is a way.

그러나 이웃하는 화소 전극의 경계부에서는 전계의 방향이 반대이고, 전계의 크기가 달라 액정 분자가 제대로 배열되지 못해서 빛샘 등이 발생한다.However, at the boundary between neighboring pixel electrodes, the direction of the electric field is reversed, and the magnitude of the electric field is different, so that the liquid crystal molecules are not properly aligned and light leakage occurs.

따라서 본 발명이 이루고자 하는 기술적 과제는 이웃하는 화소 전극의 경계부에서의 빛샘을 방지하는 것이다.Accordingly, a technical problem of the present invention is to prevent light leakage at the boundary of neighboring pixel electrodes.

상기한 과제를 달성하기 위한 본 발명에 따른 표시판은 기판 위에 형성되어 있는 게이트선, 기판 위에 형성되어 있으며 게이트선과 나란한 유지 전극선, 기판 위에 형성되며 게이트선을 따라 뻗어 있는 보조 전극, 게이트선과 절연되어 교차하는 데이터선, 게이트선 및 데이터선과 연결되어 있는 복수의 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 제1 소전극, 게이트선에 대하여 제1 소전극의 반대쪽에 형성되어 있는 제2 소전극을 포함하는 화소 전극을 포함하고, 박막 트랜지스터 및 유지 전극선은 제1 소전극과 제2 소전극 사이에 배치되어 있다. The display panel according to the present invention for achieving the above object is a gate line formed on the substrate, a sustain electrode line formed on the substrate and parallel to the gate line, the auxiliary electrode formed on the substrate and extending along the gate line, insulated and crossed A pixel including a data line, a plurality of thin film transistors connected to the gate line and the data line, a first small electrode connected to the thin film transistor, and a second small electrode formed on the opposite side of the first small electrode to the gate line. And an electrode, and the thin film transistor and the sustain electrode line are disposed between the first small electrode and the second small electrode.

보조 전극의 경계선은 이웃하는 화소 전극의 상부 경계선과 하부 경계선과 일치하거나, 상부 경계선과 하부 경계선 내에 위치할 수 있다.The boundary line of the auxiliary electrode may coincide with the upper boundary line and the lower boundary line of the neighboring pixel electrode, or may be positioned in the upper boundary line and the lower boundary line.

보조 전극과 공통 전극에는 동일한 전압이 인가될 수 있다.The same voltage may be applied to the auxiliary electrode and the common electrode.

제1 소전극 및 제2 소전극은 모퉁이가 둥글려진 사각형이고, 제1 소전극과 제2 소전극은 연결부재로 연결될 수 있다.The first small electrode and the second small electrode may have a rounded rectangle, and the first small electrode and the second small electrode may be connected to each other by a connection member.

기판과 마주하는 대향 기판, 대향 기판 위에 형성되어 있는 색필터, 그리고 색필터 위에 형성되어 있는 복수의 절개부를 가지는 공통 전극을 더 포함할 수 있다.The display device may further include a common electrode having an opposite substrate facing the substrate, a color filter formed on the opposite substrate, and a plurality of cutouts formed on the color filter.

절개부는 제1 소전극 및 제2 소전극의 중심과 대응하는 위치에 배치될 수 있다.The cutout may be disposed at a position corresponding to the center of the first small electrode and the second small electrode.

대향 기판 위에 형성되어 있으며, 제1 소전극과 제2 소전극의 사이와 대응하는 위치에 배치되어 있는 차광 부재를 더 포함할 수 있다.The light blocking member may further include a light blocking member formed on the opposite substrate and disposed at a position corresponding to the space between the first small electrode and the second small electrode.

보조 전극은 게이트선과 동일한 물질로 이루어질 수 있다.The auxiliary electrode may be made of the same material as the gate line.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

그러면, 본 발명의 실시예에 따른 액정 표시 장치에 대하여 도 1 내지 도 4를 참고로 하여 상세하게 설명한다.Next, a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 to 4.

<실시예1>Example 1

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 배치도이고, 도 2는 도 1의 액정 표시 장치를 II-II선을 따라 잘라 도시한 단면도이다.FIG. 1 is a layout view of one pixel of a liquid crystal display according to an exemplary embodiment, and FIG. 2 is a cross-sectional view of the liquid crystal display of FIG. 1 taken along the line II-II.

도 1 및 도 2를 참고하면, 본 발명의 실시예에 따른 액정 표시 장치는 서로 마주하는 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200), 그리고 두 표시판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.1 and 2, a liquid crystal display according to an exemplary embodiment of the present invention includes a thin film transistor array panel 100 and a common electrode panel 200 facing each other, and a liquid crystal interposed between two display panels 100 and 200. Layer 3.

먼저, 박막 트랜지스터 표시판(100)에 대하여 설명한다.First, the thin film transistor array panel 100 will be described.

투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 산화 규소(SiO2) 또는 질화 규소(SiNx) 등으로 이루어진 차단막(blocking film)(111)이 형성되어 있다. 차단막(111)은 복층 구조를 가질 수도 있다.A blocking film 111 made of silicon oxide (SiO 2 ), silicon nitride (SiN x ), or the like is formed on an insulating substrate 110 made of transparent glass or plastic. The blocking film 111 may have a multilayer structure.

차단막(111) 위에는 다결정 규소 따위로 이루어진 복수의 섬형 반도체(151)가 형성되어 있다. 섬형 반도체(151)는 세로 방향으로 뻗은 세로부와 세로부와 연결되어 가로 방향으로 뻗은 가로부를 포함한다. 세로부 및 가로부의 끝 부분은 다른 층과의 접속을 위하여 면적이 넓을 수 있다.On the blocking film 111, a plurality of island-like semiconductors 151 made of polycrystalline silicon are formed. The island-like semiconductor 151 includes a vertical portion extending in the vertical direction and a horizontal portion connected to the vertical portion and extending in the horizontal direction. The ends of the longitudinal and transverse sections may be large in area for connection with other layers.

각각의 반도체(151)는 도전성 불순물을 함유하는 불순물 영역(extrinsic region)과 도전성 불순물을 거의 함유하지 않은 진성 영역(intrinsic region)을 포 함하며, 불순물 영역에는 불순물 농도가 높은 고농도 영역(heavily doped region)과 불순물 농도가 낮은 저농도 영역(lightly doped region)이 있다.Each semiconductor 151 includes an intrinsic region containing conductive impurities and an intrinsic region containing almost no conductive impurities, and a heavily doped region having a high impurity concentration in the impurity region. ) And a lightly doped region with low impurity concentrations.

진성 영역은 서로 떨어져 있는 두 개의 채널 영역(154a, 154b)을 포함한다. 채널 영역(154a, 154b)은 각각 반도체(151)의 세로부와 가로부에 위치한다. 그리고 고농도 불순물 영역은 채널 영역(154a, 154b)을 중심으로 분리되어 있는 소스 영역(source region)(153), 소스/드레인 영역(source/drain region)(159) 및 드레인 영역(drain region)(155)을 포함한다. 그리고 드레인 영역(155)의 일부분은 확장되어 있으며 확장된 부분은 유지 용량 영역(157)이 된다.The intrinsic region includes two channel regions 154a and 154b that are spaced apart from each other. The channel regions 154a and 154b are positioned in the vertical and horizontal portions of the semiconductor 151, respectively. The high concentration impurity region includes a source region 153, a source / drain region 159, and a drain region 155 that are separated from the channel regions 154a and 154b. ). A portion of the drain region 155 is extended and the extended portion becomes the storage capacitor region 157.

그리고 고농도 영역(153, 155, 159)과 채널 영역(154a, 154b) 사이에 위치한 저농도 도핑 영역(152a, 152b)은 저농도 도핑 드레인 영역(lightly doped drain region, LDD region)이라고 하며 그 폭이 다른 영역보다 좁다.The low concentration doped regions 152a and 152b located between the high concentration regions 153, 155 and 159 and the channel regions 154a and 154b are called lightly doped drain regions (LDD regions) and have different widths. Narrower than

유지 용량 영역(157)과 드레인 영역(155) 사이에도 저농도 도핑 영역(152c)이 형성될 수 있다. 별도의 마스크를 이용하여 저농도 도핑 영역(152a, 152b)을 형성할 경우 유지 용량 영역(157)과 드레인 영역(155) 사이의 저농도 도핑 영역(152c)은 형성하지 않을 수 있다.A lightly doped region 152c may also be formed between the storage capacitor region 157 and the drain region 155. When the lightly doped regions 152a and 152b are formed using a separate mask, the lightly doped region 152c may not be formed between the storage capacitor region 157 and the drain region 155.

이때, 도전성 불순물로는 붕소(B), 갈륨(Ga) 등의 P형 불순물과 인(P), 비소(As) 등의 N형 불순물을 들 수 있다. 저농도 도핑 영역(152a, 152b)은 박막 트랜지스터의 누설 전류(leakage current)나 펀치스루(punch through) 현상이 발생하는 것을 방지하며, 저농도 도핑 영역(152a, 152b)은 불순물이 들어있지 않은 오프셋(offset) 영역으로 대체할 수 있다.At this time, examples of the conductive impurity include P-type impurities such as boron (B) and gallium (Ga) and N-type impurities such as phosphorus (P) and arsenic (As). The lightly doped regions 152a and 152b prevent leakage current or punch through from the thin film transistor, and the lightly doped regions 152a and 152b are free of impurities. ) Can be replaced with an area.

반도체(151) 및 차단막(111) 위에는 질화 규소 또는 산화 규소로 이루어진 게이트 절연막(gate insulating)(140)이 형성되어 있다. 게이트 절연막(140)은 질화 규소 및 산화 규소를 적층하여 다중막으로 형성할 수 있다.A gate insulating layer 140 made of silicon nitride or silicon oxide is formed on the semiconductor 151 and the blocking layer 111. The gate insulating layer 140 may be formed of a multilayer by stacking silicon nitride and silicon oxide.

게이트 절연막(140) 위에는 주로 가로 방향으로 뻗은 복수의 게이트선(gate line)(121), 복수의 유지 전극선(storage electrode line)(131) 및 보조 전극(20)이 형성되어 있다. 보조 전극(20)은 게이트선(121)과 나란한 방향으로 길게 뻗어 있으며, 이웃 화소 전극(191)의 경계부에 위치한다. 보조 전극(20)의 경계선은 개구율을 감소시키지 않도록 이웃하는 화소 전극(191)의 상, 하부 경계선과 일치하거나 상, 하부 경계선 내에 위치시킨다.A plurality of gate lines 121, a plurality of storage electrode lines 131, and an auxiliary electrode 20 are formed on the gate insulating layer 140. The auxiliary electrode 20 extends in a direction parallel to the gate line 121 and is positioned at a boundary of the neighboring pixel electrode 191. The boundary line of the auxiliary electrode 20 may be disposed in the upper or lower boundary line, or coincide with the upper and lower boundary lines of the neighboring pixel electrode 191 so as not to reduce the aperture ratio.

게이트선(121)은 게이트 신호를 전달하며, 위로 돌출한 복수의 게이트 전극(gate electrode)(124)을 포함한다.The gate line 121 transmits a gate signal and includes a plurality of gate electrodes 124 protruding upward.

게이트선(121)의 일부분은 반도체(151)의 세로부에 위치하는 채널 영역(154a)와 중첩하고, 게이트 전극(124)은 반도체(151)의 가로부에 위치하는 채널 영역(154b)과 각각 중첩한다. 세로부에 위치하는 채널 영역(154a)과 중첩하는 게이트선(121)의 일부분은 박막 트랜지스터의 게이트 전극으로 사용된다.A portion of the gate line 121 overlaps with the channel region 154a positioned in the vertical portion of the semiconductor 151, and the gate electrode 124 is formed with the channel region 154b positioned in the horizontal portion of the semiconductor 151, respectively. Overlap. A portion of the gate line 121 overlapping the channel region 154a positioned in the vertical portion is used as the gate electrode of the thin film transistor.

게이트선(121)의 한 쪽 끝 부분은 다른 층 또는 외부의 구동 회로와 접속하기 위하여 면적이 넓을 수 있으며, 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)가 기판(110) 위에 집적되는 경우 게이트선(121)이 게이트 구동 회로에 바로 연결될 수 있다.One end portion of the gate line 121 may have a large area in order to connect to another layer or an external driving circuit, and when a gate driving circuit (not shown) generating a gate signal is integrated on the substrate 110. The gate line 121 may be directly connected to the gate driving circuit.

유지 전극선(131)은 소정의 전압을 인가 받으며, 아래로 돌출한 유지 전 극(storage electrode)(133)을 포함한다. 유지 전극(133)은 유지 용량 영역(157)과 중첩한다.The storage electrode line 131 receives a predetermined voltage and includes a storage electrode 133 protruding downward. The storage electrode 133 overlaps the storage capacitor region 157.

게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질로 만들어진다.The gate line 121 and the storage electrode line 131 may be formed of aluminum-based metal such as aluminum (Al) or aluminum alloy, silver-based metal such as silver (Ag) or silver alloy, copper-based metal such as copper (Cu) or copper alloy, or molybdenum ( It may be made of molybdenum-based metals such as Mo) or molybdenum alloy, chromium (Cr), tantalum (Ta) and titanium (Ti). However, they may have a multilayer structure including two conductive films (not shown) having different physical properties. One of the conductive films is made of a metal having low resistivity to reduce signal delay or voltage drop. In contrast, the other conductive film is made of a material having excellent physical, chemical, and electrical contact properties with other materials, particularly indium tin oxide (ITO) and indium zinc oxide (IZO).

게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.Side surfaces of the gate line 121 and the storage electrode line 131 are inclined with respect to the surface of the substrate 110, and the inclination angle is preferably about 30 ° to about 80 °.

게이트선(121), 유지 전극선(131) 및 게이트 절연막(140) 위에는 층간 절연막(interlayer insulating film)(160)이 형성되어 있다. 층간 절연막(160)은 평탄화 특성이 우수하며 감광성(photo sensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 형성할 수 있다. 층간 절연막(160)은 복수층으로 형성할 수 있다.An interlayer insulating film 160 is formed on the gate line 121, the storage electrode line 131, and the gate insulating layer 140. The interlayer insulating layer 160 has an excellent planarization property and has an organic material having photo sensitivity, a low dielectric constant insulating material such as a-Si: C: O and a-Si: O: F formed by plasma chemical vapor deposition, Or silicon nitride, which is an inorganic material. The interlayer insulating layer 160 may be formed in a plurality of layers.

층간 절연막(160) 및 게이트 절연막(140)에는 소스 영역(153) 및 드레인 영 역(155)을 각각 노출하는 복수의 접촉 구멍(161, 162)이 형성되어 있다.A plurality of contact holes 161 and 162 exposing the source region 153 and the drain region 155 are formed in the interlayer insulating layer 160 and the gate insulating layer 140, respectively.

층간 절연막(160) 위에는 게이트선(121)과 교차하는 복수의 데이터선(date line)(171) 및 복수의 드레인 전극(175)이 형성되어 있다.A plurality of date lines 171 and a plurality of drain electrodes 175 that cross the gate line 121 are formed on the interlayer insulating layer 160.

각각의 데이터선(171)은 접촉 구멍(161)을 통해 소스 영역(153)과 연결되어 있는 소스 전극(173)을 포함한다. 데이터선(171)의 한쪽 끝 부분은 다른 층 또는 외부의 구동 회로와 접속하기 위하여 면적이 넓을 수 있으며, 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)가 기판(110) 위에 집적되는 경우 데이터선(171)이 데이터 구동 회로에 바로 연결될 수 있다.Each data line 171 includes a source electrode 173 connected to the source region 153 through the contact hole 161. One end of the data line 171 may have a large area in order to connect with another layer or an external driving circuit, and when a data driving circuit (not shown) generating a data signal is integrated on the substrate 110 Line 171 may be directly connected to the data driving circuit.

드레인 전극(175)은 소스 전극(173)과 떨어져 있으며 접촉 구멍(162)을 통해 드레인 영역(155)과 연결되어 있다. 드레인 전극(175)은 유지 전극선(131)의 유지 전극(133)과 중첩한다.The drain electrode 175 is separated from the source electrode 173 and is connected to the drain region 155 through the contact hole 162. The drain electrode 175 overlaps the storage electrode 133 of the storage electrode line 131.

드레인 전극(175)과 소스 전극(173)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.The drain electrode 175 and the source electrode 173 are preferably made of a refractory metal such as molybdenum, chromium, tantalum and titanium, or an alloy thereof, and include a refractory metal film (not shown) and a low resistance conductive film. It may have a multilayer structure including (not shown). However, the data line 171 and the drain electrode 175 may be made of various metals or conductors.

데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.The side of the data line 171 and the drain electrode 175 may also be inclined at an inclination angle of about 30 ° to about 80 ° with respect to the surface of the substrate 110.

데이터선(171), 드레인 전극(175) 및 층간 절연막(160) 위에는 평탄화 특성이 우수한 유기물 따위로 만들어진 보호막(passivation)(180)이 형성되어 있다. 보호막(180)은 감광성(photosensitivity)을 가지는 물질로 사진 공정만으로 만들어질 수 있다. 보호막(180)은 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등 유전 상수 4.0 이하의 저유전율 절연 물질 또는 질화 규소 따위의 무기물로 이루어질 수도 있으며, 무기물로 이루어진 하부막과 유기물로 이루어진 상부막을 포함할 수도 있다. On the data line 171, the drain electrode 175, and the interlayer insulating layer 160, a passivation 180 made of an organic material having excellent planarization characteristics is formed. The passivation layer 180 may be made of only a photo process using a material having photosensitivity. The passivation layer 180 may be formed of plasma enhanced chemical vapor deposition (PECVD), such as a-Si: C: O, a-Si: O: F, or a dielectric constant of 4.0 or less, such as low dielectric constant or silicon nitride. It may be made of an inorganic material, and may include a lower film made of an inorganic material and an upper film made of an organic material.

그리고 보호막(180)은 드레인 전극(175)을 노출하는 복수의 접촉 구멍(185)을 가진다. The passivation layer 180 has a plurality of contact holes 185 exposing the drain electrode 175.

보호막(180) 위에는 IZO(indium zinc oxide) 또는 ITO(indium tin oxide) 등과 같이 투명한 도전 물질 또는 알루미늄이나 은 등 불투명한 반사성 도전 물질로 이루어지는 복수의 화소 전극(pixel electrode)(191)이 형성되어 있다.A plurality of pixel electrodes 191 made of a transparent conductive material such as indium zinc oxide (IZO) or indium tin oxide (ITO) or an opaque reflective conductive material such as aluminum or silver are formed on the passivation layer 180. .

각 화소 전극(191)은 제1 소전극(9a) 및 제2 소전극(9b)을 포함하며, 제1 소전극(9a)과 제2 소전극(9b)은 모퉁이가 둥글려진 사각형이고, 제1 소전극(9a)과 제2 소전극(9b)은 연결 부재(85)에 의해서 서로 연결되어 있다.Each pixel electrode 191 includes a first small electrode 9a and a second small electrode 9b, and the first small electrode 9a and the second small electrode 9b are rectangular with rounded corners. The first small electrode 9a and the second small electrode 9b are connected to each other by the connecting member 85.

연결 부재(85)는 제1 소전극(9a)과 제2 소전극(9b)을 연결하는 세로부와 다른 층과의 연결을 위한 돌출부를 포함한다.The connection member 85 includes a vertical portion connecting the first small electrode 9a and the second small electrode 9b and a protrusion for connecting the other layer.

게이트 전극(124), 게이트선(121), 유지 전극(133), 유지 전극선(131), 드레인 전극(175) 및 반도체(151)의 대부분은 제1 소전극(9a)과 제2 소전극(9b)의 사이에 위치한다.Most of the gate electrode 124, the gate line 121, the storage electrode 133, the storage electrode line 131, the drain electrode 175, and the semiconductor 151 are formed of the first small electrode 9a and the second small electrode ( It is located between 9b).

돌출부는 접촉 구멍(185)을 통해 드레인 전극(175)과 물리적·전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받아 화소 전 극(191)으로 전달한다. The protrusion is physically and electrically connected to the drain electrode 175 through the contact hole 185, and receives a data voltage from the drain electrode 175 and transfers the data voltage to the pixel electrode 191.

데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 공통 전극 표시판(200)의 공통 전극(common electrode)(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 액정층(3)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층(3)을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극(270)은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.The pixel electrode 191 to which the data voltage is applied is formed between the two electrodes 191 and 270 by generating an electric field together with the common electrode 270 of the common electrode display panel 200 to which the common voltage is applied. The direction of the liquid crystal molecules of the liquid crystal layer 3 is determined. The polarization of light passing through the liquid crystal layer 3 varies according to the direction of the liquid crystal molecules determined as described above. The pixel electrode 191 and the common electrode 270 form a capacitor (hereinafter, referred to as a "liquid crystal capacitor") to maintain an applied voltage even after the thin film transistor is turned off.

액정 축전기의 전압 유지 능력을 강화하기 위해서는 유지 축전기를 더 형성할 수 있다.In order to enhance the voltage holding capability of the liquid crystal capacitor, a holding capacitor can be further formed.

본 발명의 실시예에서는 게이트 절연막(140)을 사이에 두고 유지 용량 영역(157)과 유지 전극(133)을 중첩하여 유지 축전기를 형성한다. 유지 용량 영역(157)에는 데이터선(171)에서 화소 전극(191)에 입력되는 데이터 전압이 인가된다. In the embodiment of the present invention, the storage capacitor is formed by overlapping the storage capacitor region 157 and the storage electrode 133 with the gate insulating layer 140 interposed therebetween. The data voltage input to the pixel electrode 191 from the data line 171 is applied to the storage capacitor region 157.

본 발명의 실시예에서와 같이 유지 용량 영역(157)과 유지 전극(133)으로 유지 축전기를 형성하면 게이트 절연막(140)의 두께가 다른 층에 형성된 절연막에 비해서 얇기 때문에 적은 면적으로도 충분한 유지 용량을 얻을 수 있다.As in the embodiment of the present invention, when the storage capacitor is formed of the storage capacitor region 157 and the storage electrode 133, the gate insulating layer 140 is thinner than the insulating film formed on the other layer, so that the storage capacitor has a sufficient storage capacity. Can be obtained.

또한, 본 발명의 실시예에서는 층간 절연막(160)을 사이에 두고 유지 전극(133)과 드레인 전극(175), 보호막(180)을 사이에 두고 화소 전극(191)과 유지 전극(133)이 중첩하여 유지 축전기를 형성한다. 이들에 의한 유지 용량은 유지 용 량 영역(157)과 유지 전극(133)에 의해 형성되는 유지 용량보다 용량이 적어 보조 유지 용량으로 사용될 수 있다.In an embodiment of the present invention, the pixel electrode 191 and the storage electrode 133 overlap with the storage electrode 133, the drain electrode 175, and the passivation layer 180 with the interlayer insulating layer 160 therebetween. To form a holding capacitor. The storage capacitors of the capacitors may have a smaller capacity than the storage capacitors formed by the storage capacity region 157 and the storage electrode 133, and thus may be used as auxiliary storage capacitors.

또한, 본 발명의 실시예에서는 제1 소전극(9a)과 제2 소전극(9b) 사이의 연결 부재(85)가 위치하는 부분에 게이트선(121), 유지 전극선(131) 및 박막 트랜지스터를 형성함으로써 제1 소전극(9a) 및 제2 소전극(9b)이 이들에 의해서 가려지는 것을 최소화하였다. 따라서 화소 전극(191)의 개구율 감소를 최소화할 수 있다.In addition, in the embodiment of the present invention, the gate line 121, the storage electrode line 131, and the thin film transistor are disposed at a portion where the connection member 85 between the first small electrode 9a and the second small electrode 9b is positioned. By forming, the first small electrode 9a and the second small electrode 9b are minimized from being covered by them. Therefore, reduction of the aperture ratio of the pixel electrode 191 can be minimized.

다음 공통 전극 표시판(200)에 대하여 설명한다.Next, the common electrode display panel 200 will be described.

투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에는 복수의 색필터(230)가 형성되어 있으며, 색필터(230)는 화소 전극(191) 열을 따라서 세로 방향으로 길게 뻗어 띠를 이룰 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다.A plurality of color filters 230 are formed on an insulating substrate 210 made of transparent glass, plastic, or the like, and the color filters 230 may extend in a vertical direction along a column of pixel electrodes 191 to form a band. Each color filter 230 may display one of primary colors such as three primary colors of red, green, and blue.

색필터(230) 아래에 차광 부재(light blocking member)(도시하지 않음)가 형성될 수 있다. 차광 부재는 화소 전극(191) 사이의 빛샘을 막기 위한 것으로 제1 소전극(9a)과 제2 소전극(9b) 사이에도 형성할 수 있다.A light blocking member (not shown) may be formed under the color filter 230. The light blocking member prevents light leakage between the pixel electrodes 191 and may be formed between the first small electrode 9a and the second small electrode 9b.

본 발명의 실시예에서는 게이트선(121)과 대응하는 영역에는 차광 부재를 형성하지 않는다. 따라서 차광 부재로 인한 개구율 감소를 줄 일 수 있다.In the exemplary embodiment of the present invention, the light blocking member is not formed in the region corresponding to the gate line 121. Therefore, the reduction of the aperture ratio due to the light blocking member can be reduced.

색필터(230) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 (유기)절연물로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.An overcoat 250 is formed on the color filter 230. The overcoat 250 may be made of an (organic) insulator and prevents the color filter 230 from being exposed and provides a flat surface. The overcoat 250 may be omitted.

덮개막(250) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO, IZO 등의 투명한 도전체 따위로 만들어진다. 공통 전극(270)에는 복수의 절개부(27)가 형성되어 있다. 각각의 절개부(27)는 원형 또는 모퉁이가 둥글려진 사각형 일 수 있으며, 소전극(9a, 9b)의 중심 부분과 대응한다.The common electrode 270 is formed on the overcoat 250. The common electrode 270 is made of a transparent conductor such as ITO or IZO. A plurality of cutouts 27 are formed in the common electrode 270. Each cutout 27 may be circular or rectangular with rounded corners, corresponding to the central portions of the small electrodes 9a and 9b.

표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(11, 21)이 도포되어 있으며 이들은 수직 배향막일 수 있다. 표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(12, 22)가 구비되어 있는데, 두 편광자(12, 22)의 편광축은 직교한다. 반사형 액정 표시 장치의 경우에는 두 개의 편광자(12, 22) 중 하나가 생략될 수 있다.Alignment layers 11 and 21 are coated on inner surfaces of the display panels 100 and 200, and they may be vertical alignment layers. Polarizers 12 and 22 are provided on the outer surfaces of the display panels 100 and 200, and polarization axes of the two polarizers 12 and 22 are orthogonal to each other. In the case of a reflective liquid crystal display, one of the two polarizers 12 and 22 may be omitted.

본 실시예에 따른 액정 표시 장치는 액정층(3)의 지연을 보상하기 위한 위상 지연막(retardation film)(도시하지 않음)을 더 포함할 수 있다. 액정 표시 장치는 또한 편광자(12, 22), 위상 지연막, 표시판(100, 200) 및 액정층(3)에 빛을 공급하는 조명부(backlight unit)(도시하지 않음)를 포함할 수 있다.The liquid crystal display according to the present exemplary embodiment may further include a phase retardation film (not shown) for compensating for the delay of the liquid crystal layer 3. The liquid crystal display may also include a polarizer 12 and 22, a phase retardation film, display panels 100 and 200, and a backlight unit (not shown) for supplying light to the liquid crystal layer 3.

액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자(31)는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 거의 수직을 이루도록 배향되어 있다. 따라서 입사광은 서로 직교하는 편광자(12, 22)를 통과하지 못하고 차단된다.The liquid crystal layer 3 has negative dielectric anisotropy, and the liquid crystal molecules 31 of the liquid crystal layer 3 are oriented such that their major axes are substantially perpendicular to the surfaces of the two display panels 100 and 200 in the absence of an electric field. have. Therefore, incident light does not pass through the polarizers 12 and 22 that are perpendicular to each other, but are blocked.

공통 전극(270)에 공통 전압을 인가하고 화소 전극(191)에 데이터 전압을 인가하면, 표시판(100, 200)의 표면에 대하여 대략 수직인 전기장이 생성된다. 액정 분자(도시하지 않음)들은 전기장에 응답하여 그 장축이 전기장 방향에 수직이 되도록 그 방향을 바꾸고자 한다. When a common voltage is applied to the common electrode 270 and a data voltage is applied to the pixel electrode 191, an electric field that is substantially perpendicular to the surfaces of the display panels 100 and 200 is generated. Liquid crystal molecules (not shown) attempt to change their directions so that their long axis is perpendicular to the electric field direction in response to the electric field.

전기장 생성 전극(191, 270)의 절개부(27)와 화소 전극(191)의 변은 전기장을 왜곡하여 액정 분자들(31)의 경사 방향을 결정하는 수평 성분을 만들어낸다. 전기장의 수평 성분은 절개부(27)와 화소 전극(191)의 변에 거의 수직이다. 제1 소전극(9a) 및 제2 소전극(9b)의 네 변과 절개부(27)에 의해 형성되는 전기장에 의해 액정이 기울어지므로, 기울어지는 방향을 추려보면 대략 네 방향이다. 이와 같이 액정 분자(31)가 기울어지는 방향을 다양하게 하면 액정 표시 장치의 기준 시야각이 커진다.The cutouts 27 of the field generating electrodes 191 and 270 and the sides of the pixel electrode 191 distort the electric field to create horizontal components that determine the inclination direction of the liquid crystal molecules 31. The horizontal component of the electric field is substantially perpendicular to the sides of the cutout 27 and the pixel electrode 191. Since the liquid crystal is inclined by the four sides of the first small electrode 9a and the second small electrode 9b and the electric field formed by the cutouts 27, the inclined direction is approximately four directions. As described above, when the liquid crystal molecules 31 are inclined in various directions, the reference viewing angle of the liquid crystal display becomes large.

한편, 보조 전극(20)에는 공통 전극(270)과 동일한 전압이 인가된다. Meanwhile, the same voltage as that of the common electrode 270 is applied to the auxiliary electrode 20.

보조 전극(20)과 공통 전극(270)의 전압이 동일하면, 공통 전극(270)과 화소 전극(191)사이에 밀집되어 있던 전기력선이 화소 전극(191)과 보조 전극(20) 사이의 영역으로 분산된다. 따라서 이웃하는 두 화소 전극(191)의 경계부에서 화소 전극(191)과 공통 전극(270) 사이의 전계가 약화된다.If the voltages of the auxiliary electrode 20 and the common electrode 270 are the same, the electric line of force that is concentrated between the common electrode 270 and the pixel electrode 191 is a region between the pixel electrode 191 and the auxiliary electrode 20. Is dispersed. Therefore, the electric field between the pixel electrode 191 and the common electrode 270 is weakened at the boundary between two neighboring pixel electrodes 191.

따라서 이웃하는 화소 전극(191)의 상, 하부 경계부에 위치하는 액정 분자(31)는 화소 전극(191)과 공통 전극(270) 사이에 형성되는 전계가 약화됨으로 인하여 배향이 거의 변화하지 않는다. 특히, 한 화소 영역의 전계가 이웃하는 화소 영역에까지 영향을 미치므로써 발생하는 빛샘이 발생하지 않는다.Accordingly, the liquid crystal molecules 31 positioned on the upper and lower boundary portions of the neighboring pixel electrodes 191 have little change in orientation due to the weakening of the electric field formed between the pixel electrodes 191 and the common electrode 270. In particular, no light leakage occurs because an electric field in one pixel region affects neighboring pixel regions.

또한, 이웃하는 화소 전극(191)의 상, 하부 경계선 사이에서 액정 분자(31)가 제대로 배열되지 않더라도 보조 전극(20)이 차광 부재로 사용되어 빛샘이 발생하지 않는다.In addition, even though the liquid crystal molecules 31 are not properly aligned between the upper and lower boundary lines of the neighboring pixel electrode 191, the auxiliary electrode 20 is used as the light blocking member so that light leakage does not occur.

<실시예 2><Example 2>

도 3은 본 발명의 다른 실시예에 따른 액정 표시 장치의 배치도이고, 도 4는 도 3의 IV-IV선을 따라 잘라 도시한 단면도이다.3 is a layout view of a liquid crystal display according to another exemplary embodiment. FIG. 4 is a cross-sectional view taken along the line IV-IV of FIG. 3.

먼저 박막 트랜지스터 표시판에 대해서 설명한다.First, the thin film transistor array panel will be described.

투명한 유리 또는 절연 기판 위에 복수의 게이트선(121), 유지 전극선(131) 및 보조 전극(20)이 형성되어 있다. A plurality of gate lines 121, storage electrode lines 131, and auxiliary electrodes 20 are formed on the transparent glass or the insulating substrate.

게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(124)을 포함한다.The gate line 121 transmits a gate signal and mainly extends in a horizontal direction. Each gate line 121 includes a plurality of gate electrodes 124 protruding upward.

게이트선(121)은 다른 층 또는 외부 구동 회로와의 접속을 위해서 끝 부분이 넓을 수 있다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.The gate line 121 may have a wide end portion for connection with another layer or an external driving circuit. A gate driving circuit (not shown) for generating a gate signal may be mounted on a flexible printed circuit film (not shown) attached to the substrate 110 or directly mounted on the substrate 110, It may be integrated into the substrate 110. When the gate driving circuit is integrated on the substrate 110, the gate line 121 may extend to be directly connected to the gate driving circuit.

유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 거의 나란하게 뻗어 있으며, 아래로 돌출한 유지 전극(133)을 포함한다.The storage electrode line 131 receives a predetermined voltage, extends in parallel with the gate line 121, and includes the storage electrode 133 protruding downward.

보조 전극(20)은 게이트선(121)과 나란한 방향으로 길게 뻗어 있으며, 이웃 화소 전극(191)의 경계부에 위치한다. 보조 전극(20)의 경계선은 개구율을 감소시키지 않도록 이웃하는 화소 전극(191)의 상, 하부 경계선과 일치하거나 상, 하부 경계선 내에 위치 시킨다. 보조 전극(20)에는 제1 실시예에서와 같이 공통 전압이 인가된다.The auxiliary electrode 20 extends in a direction parallel to the gate line 121 and is positioned at a boundary of the neighboring pixel electrode 191. The boundary line of the auxiliary electrode 20 may be disposed in the upper or lower boundary line of the upper and lower boundary lines of the neighboring pixel electrode 191 so as not to reduce the aperture ratio. The common voltage is applied to the auxiliary electrode 20 as in the first embodiment.

게이트선(121) 및 유지 전극선(131)은 도 1 및 도 2에 도시한 실시예에서와 동일한 물질로 형성될 수 있다.The gate line 121 and the storage electrode line 131 may be formed of the same material as in the exemplary embodiment shown in FIGS. 1 and 2.

게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.Side surfaces of the gate line 121 and the storage electrode line 131 are inclined with respect to the surface of the substrate 110, and the inclination angle is preferably about 30 ° to about 80 °.

게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(140)이 형성되어 있다.A gate insulating layer 140 made of silicon nitride (SiNx) or silicon oxide (SiOx) is formed on the gate line 121 and the storage electrode line 131.

게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀)로 만들어진 복수의 섬형 반도체(154)가 형성되어 있다. 섬형 반도체(154)는 게이트 전극(124) 위에 위치한다.A plurality of island-like semiconductors 154 made of hydrogenated amorphous silicon (amorphous silicon is abbreviated a-Si) is formed on the gate insulating layer 140. The island semiconductor 154 is positioned over the gate electrode 124.

반도체(154) 위에는 섬형 저항성 접촉 부재(ohmic contact)(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 섬형 저항성 접촉 부재(163, 165)는 쌍을 이루어 반도체(154) 위에 배치되어 있다. Isometric ohmic contacts 163 and 165 are formed on the semiconductor 154. The ohmic contacts 163 and 165 may be made of a material such as n + hydrogenated amorphous silicon in which n-type impurities such as phosphorus are heavily doped, or may be made of silicide. The island-like ohmic contacts 163 and 165 are paired and disposed on the semiconductor 154.

반도체(154)와 저항성 접촉 부재(163, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.Side surfaces of the semiconductor 154 and the ohmic contacts 163 and 165 are also inclined with respect to the surface of the substrate 110, and the inclination angle is about 30 ° to 80 °.

저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.A plurality of data lines 171 and a plurality of drain electrodes 175 are formed on the ohmic contacts 163 and 165 and the gate insulating layer 140.

데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트 선(121) 및 유지 전극선(131)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)을 포함하고, 데이터선(171)의 끝 부분은 다른 층 또는 외부 구동 회로와의 접속을 위하여 넓을 수 있다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.The data line 171 transmits a data signal and mainly extends in the vertical direction to cross the gate line 121 and the storage electrode line 131. Each data line 171 includes a plurality of source electrodes 173 extending toward the gate electrode 124, and an end portion of the data line 171 is connected to another layer or an external driving circuit. It can be wide. A data driving circuit (not shown) for generating a data signal is mounted on a flexible printed circuit film (not shown) attached to the substrate 110, directly mounted on the substrate 110, or integrated in the substrate 110. Can be. When the data driving circuit is integrated on the substrate 110, the data line 171 may be extended to be directly connected to the data driving circuit.

드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(124)을 중심으로 소스 전극(173)과 마주한다. 드레인 전극(175)은 일부분이 확장되어 유지 전극(133)과 중첩한다.The drain electrode 175 is separated from the data line 171 and faces the source electrode 173 around the gate electrode 124. A portion of the drain electrode 175 extends to overlap the storage electrode 133.

하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.One gate electrode 124, one source electrode 173, and one drain electrode 175 together with the semiconductor 154 form one thin film transistor (TFT), and a channel of the thin film transistor. ) Is formed in the semiconductor 154 between the source electrode 173 and the drain electrode 175.

데이터선(171) 및 드레인 전극(175) 또한 도 1 및 도 2에 설명한 데이터선(171) 및 드레인 전극(175)과 동일한 물질로 형성될 수 있다.The data line 171 and the drain electrode 175 may also be formed of the same material as the data line 171 and the drain electrode 175 described with reference to FIGS. 1 and 2.

데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.The side of the data line 171 and the drain electrode 175 may also be inclined at an inclination angle of about 30 ° to about 80 ° with respect to the surface of the substrate 110.

저항성 접촉 부재(163, 165)는 그 아래의 반도체(154)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. The ohmic contacts 163 and 165 exist only between the semiconductor 154 thereunder and the data line 171 and the drain electrode 175 thereon to lower the contact resistance therebetween.

반도체(154)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.The semiconductor 154 includes portions exposed between the source electrode 173 and the drain electrode 175 and not covered by the data line 171 and the drain electrode 175.

데이터선(171), 드레인 전극(175) 및 노출된 반도체(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다.A passivation layer 180 is formed on the data line 171, the drain electrode 175, and the exposed semiconductor 154.

보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 그 표면은 평탄할 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 유기 절연물은 감광성을 가질 수 있으며 그 유전 상수는 약 4.0 이하인 것이 바람직하다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(154) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.The passivation layer 180 may be made of an inorganic insulator or an organic insulator, and the surface thereof may be flat. Examples of the inorganic insulator include silicon nitride and silicon oxide. The organic insulator may have photosensitivity and its dielectric constant is preferably about 4.0 or less. However, the passivation layer 180 may have a double layer structure of the lower inorganic layer and the upper organic layer so as not to damage the exposed portion of the semiconductor 154 while maintaining excellent insulating properties of the organic layer.

보호막(180)에는 드레인 전극(175)을 드러내는 복수의 접촉 구멍(contact hole)(185)이 형성되어 있다.The passivation layer 180 has a plurality of contact holes 185 exposing the drain electrode 175.

보호막(180) 위에는 IZO 또는 ITO로 이루어지는 복수의 화소 전극(191)이 형성되어 있다.A plurality of pixel electrodes 191 made of IZO or ITO is formed on the passivation layer 180.

각 화소 전극(191)은 제1 소전극(9a) 및 제2 소전극(9b)을 포함하며, 제1 소전극(9a) 및 제2 소전극(9b)은 모퉁이가 둥글려진 사각형이다. 제1 소전극(9a)과 제2 소전극(9b)은 연결 부재(85)에 의해서 일렬로 연결되어 있다. Each pixel electrode 191 includes a first small electrode 9a and a second small electrode 9b, and the first small electrode 9a and the second small electrode 9b have a rounded corner. The first small electrode 9a and the second small electrode 9b are connected in a line by the connecting member 85.

연결 부재(85)는 제1 소전극(9a)과 제2 소전극(9b)을 연결하는 세로부와 다른 층과 연결하기 위한 돌출부를 포함한다.The connecting member 85 includes a vertical portion connecting the first small electrode 9a and the second small electrode 9b and a protrusion for connecting with another layer.

게이트 전극(124), 게이트선(121), 유지 전극(133), 유지 전극선(131), 드레인 전극(175) 및 반도체(154)는 제1 소전극(9a)과 제2 소전극(9b) 사이에 위치한다.The gate electrode 124, the gate line 121, the sustain electrode 133, the sustain electrode line 131, the drain electrode 175, and the semiconductor 154 are formed of the first small electrode 9a and the second small electrode 9b. Located in between.

돌출부는 접촉 구멍(185)을 통해 드레인 전극(175)과 물리적·전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받아 화소 전극(191)으로 전달한다. The protrusion is physically and electrically connected to the drain electrode 175 through the contact hole 185, and receives a data voltage from the drain electrode 175 to transfer the data voltage to the pixel electrode 191.

본 발명의 실시예에서는 게이트 절연막(140)을 사이에 두고 유지 전극(133)과 드레인 전극(175)의 일부분이 중첩하여 유지 축전기를 형성한다. In the exemplary embodiment of the present invention, a portion of the storage electrode 133 and the drain electrode 175 overlap the gate insulating layer 140 to form a storage capacitor.

다음으로 공통 전극 표시판(200)에 대하여 설명한다.Next, the common electrode display panel 200 will be described.

투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에는 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 화소 전극(191) 사이의 빛샘을 막기 위한 것으로 제1 소전극(9a)과 제2 소전극(9b)의 사이와 대응한다. 도 1 및 도 2의 실시예에서와 같이 차광 부재(220)는 생략할 수 있다. 본 발명의 실시예에서는 게이트선(121)과 대응하는 영역에는 차광 부재를 형성하지 않는다. 따라서 차광 부재로 인한 개구율 감소를 줄 일 수 있다.The light blocking member 220 is formed on the insulating substrate 210 made of transparent glass, plastic, or the like. The light blocking member 220 prevents light leakage between the pixel electrodes 191 and corresponds to between the first small electrode 9a and the second small electrode 9b. As illustrated in FIGS. 1 and 2, the light blocking member 220 may be omitted. In the exemplary embodiment of the present invention, the light blocking member is not formed in the region corresponding to the gate line 121. Therefore, the reduction of the aperture ratio due to the light blocking member can be reduced.

차광 부재(220) 및 기판(210) 위에는 색필터(230)가 형성되어 있다. 색필터(230)는 화소 전극(191)을 따라 세로 방향으로 길게 뻗어 띠를 이룰 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색 중 하나를 표시할 수 있다.The color filter 230 is formed on the light blocking member 220 and the substrate 210. The color filter 230 may extend in the vertical direction along the pixel electrode 191 to form a band. Each color filter 230 may display one of primary colors such as three primary colors of red, green, and blue.

색필터(230) 위에는 덮개막(250)이 형성되어 있다. 덮개막(250)은 (유기) 절연물로 만들어질 수 있으며, 색필터(230)를 보호하고 색필터(230)가 노출되는 것을 방지하며 평탄면을 제공한다.An overcoat 250 is formed on the color filter 230. The overcoat 250 may be made of an (organic) insulator, protects the color filter 230, prevents the color filter 230 from being exposed, and provides a flat surface.

덮개막(250) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO나 IZO 등 투명한 도전체 따위로 만들어진다. 공통 전극(270)에는 복수의 절개부(27)가 형성되어 있다. 각각의 절개부(27)는 원형 또는 모퉁이가 둥근 사각형 일 수 있으며, 소전극(9a, 9b)의 중심 부분과 대응한다.The common electrode 270 is formed on the overcoat 250. The common electrode 270 is made of a transparent conductor such as ITO or IZO. A plurality of cutouts 27 are formed in the common electrode 270. Each cutout 27 may be round or rectangular with rounded corners, corresponding to the central portions of the small electrodes 9a and 9b.

표시판(100, 200)의 안쪽 면에는 배향막(11, 21)이 도포되어 있으며 이들은 수직 배향막일 수 있다. Alignment layers 11 and 21 are coated on inner surfaces of the display panels 100 and 200, and they may be vertical alignment layers.

표시판(100, 200)의 바깥쪽 면에는 편광자(12, 22)가 구비되어 있으며, 두 편광자(12, 22)의 편광축은 직교한다.Polarizers 12 and 22 are provided on outer surfaces of the display panels 100 and 200, and polarization axes of the two polarizers 12 and 22 are orthogonal to each other.

액정 표시 장치는 액정층(3)의 지연을 보상하기 위한 위상 지연막(도시하지 않음)을 더 포함할 수 있다. 액정 표시 장치는 또한 편광자(12, 22), 위상 지연막, 표시판(100, 200) 및 액정층(3)에 빛을 공급하는 조명부(도시하지 않음)를 포함할 수 있다.The liquid crystal display may further include a phase delay film (not shown) for compensating for the delay of the liquid crystal layer 3. The liquid crystal display may also include a polarizer 12 and 22, a phase retardation film, display panels 100 and 200, and an illumination unit (not shown) for supplying light to the liquid crystal layer 3.

액정층(3)은 음의 유전율 이방성을 가지며 액정층(3)의 액정 분자는 전기장이 없을 때 그 장축이 두 표시판(100, 200)의 표면에 대하여 실질적으로 수직을 이루도록 배향되어 있다. 따라서 입사광은 직교 편광자(12, 22)를 통과하지 못하고 차단된다.The liquid crystal layer 3 has negative dielectric anisotropy and the liquid crystal molecules of the liquid crystal layer 3 are aligned such that their major axes are substantially perpendicular to the surfaces of the two display panels 100 and 200 when there is no electric field. Therefore, incident light does not pass through the quadrature polarizers 12 and 22 and is blocked.

이상 설명한 바와 같이, 본 발명은 이웃하는 화소 전극의 경계부에 보조 전 극을 더 형성함으로써 개구율을 감소시키지 않으면서도 액정 분자의 이상 거동으로 인한 빛샘을 방지할 수 있다.As described above, the present invention further prevents light leakage due to abnormal behavior of the liquid crystal molecules without reducing the aperture ratio by further forming an auxiliary electrode at the boundary between neighboring pixel electrodes.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

Claims (9)

기판 위에 형성되어 있는 게이트선,A gate line formed on the substrate, 상기 기판 위에 형성되어 있으며 상기 게이트선과 나란한 유지 전극선,A storage electrode line formed on the substrate and parallel to the gate line; 상기 기판 위에 형성되며 상기 게이트선을 따라 뻗어 있는 보조 전극,An auxiliary electrode formed on the substrate and extending along the gate line; 상기 게이트선과 절연되어 교차하는 데이터선,A data line insulated from and intersecting the gate line, 상기 게이트선 및 상기 데이터선과 연결되어 있는 복수의 박막 트랜지스터, A plurality of thin film transistors connected to the gate line and the data line, 상기 박막 트랜지스터와 연결되어 있는 제1 소전극, 상기 게이트선에 대하여 상기 제1 소전극의 반대쪽에 형성되어 있는 제2 소전극을 포함하는 화소 전극A pixel electrode including a first small electrode connected to the thin film transistor, and a second small electrode formed on an opposite side of the first small electrode with respect to the gate line; 을 포함하고,Including, 상기 박막 트랜지스터 및 상기 유지 전극선은 상기 제1 소전극과 상기 제2 소전극 사이에 배치되어 있는 표시판.The thin film transistor and the storage electrode line are disposed between the first small electrode and the second small electrode. 제1항에서,In claim 1, 상기 보조 전극의 경계선은 이웃하는 화소 전극의 상부 경계선과 하부 경계선과 일치하는 표시판.The boundary line of the auxiliary electrode corresponds to an upper boundary line and a lower boundary line of neighboring pixel electrodes. 제1항에서,In claim 1, 상기 보조 전극의 경계선은 이웃하는 화소 전극의 상부 경계선과 상기 하부 경계선 내에 위치하는 표시판. The boundary line of the auxiliary electrode is disposed in the upper boundary line and the lower boundary line of the neighboring pixel electrode. 제1항에서,In claim 1, 상기 보조 전극과 상기 공통 전극에는 동일한 전압이 인가되는 표시판.The display panel is applied with the same voltage to the auxiliary electrode and the common electrode. 제1항에서,In claim 1, 상기 제1 소전극 및 상기 제2 소전극은 모퉁이가 둥글려진 사각형이고,The first small electrode and the second small electrode is a quadrangular corner, 상기 제1 소전극과 상기 제2 소전극은 연결부재로 연결되어 있는 표시판.The display panel is connected to the first small electrode and the second small electrode by a connecting member. 제1항에서,In claim 1, 상기 기판과 마주하는 대향 기판,An opposite substrate facing the substrate, 상기 대향 기판 위에 형성되어 있는 색필터, 그리고A color filter formed on the counter substrate, and 상기 색필터 위에 형성되어 있는 복수의 절개부를 가지는 공통 전극Common electrode having a plurality of cutouts formed on the color filter 을 더 포함하는 표시판.Display panel further including. 제6항에서,In claim 6, 상기 절개부는 상기 제1 소전극 및 제2 소전극의 중심과 대응하는 위치에 배치되어 있는 표시판.The cutout is disposed in a position corresponding to the center of the first small electrode and the second small electrode. 제7항에서,In claim 7, 상기 대향 기판 위에 형성되어 있으며, 상기 제1 소전극과 상기 제2 소전극의 사이와 대응하는 위치에 배치되어 있는 차광 부재를 더 포함하는 표시판.And a light blocking member formed on the opposing substrate and disposed at a position corresponding to between the first small electrode and the second small electrode. 제1항에서,In claim 1, 상기 보조 전극은 게이트선과 동일한 물질로 이루어지는 표시판.The auxiliary electrode is made of the same material as the gate line.
KR1020070048523A 2007-05-18 2007-05-18 Display panel KR20080101429A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070048523A KR20080101429A (en) 2007-05-18 2007-05-18 Display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070048523A KR20080101429A (en) 2007-05-18 2007-05-18 Display panel

Publications (1)

Publication Number Publication Date
KR20080101429A true KR20080101429A (en) 2008-11-21

Family

ID=40287695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070048523A KR20080101429A (en) 2007-05-18 2007-05-18 Display panel

Country Status (1)

Country Link
KR (1) KR20080101429A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103915445A (en) * 2012-12-31 2014-07-09 乐金显示有限公司 Ultra high resolution liquid crystal display having a compensating thin film transistor at each pixel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103915445A (en) * 2012-12-31 2014-07-09 乐金显示有限公司 Ultra high resolution liquid crystal display having a compensating thin film transistor at each pixel
US9310658B2 (en) 2012-12-31 2016-04-12 Lg Display Co., Ltd. Ultra high resolution liquid crystal display having a compensating thin film transistor at each pixel
CN103915445B (en) * 2012-12-31 2017-04-05 乐金显示有限公司 There is the ultra-high resolution liquid crystal display of compensation film transistor in each pixel

Similar Documents

Publication Publication Date Title
KR101393637B1 (en) Display panel
KR102097024B1 (en) Thin film transistor array panel
KR20070087395A (en) Display panel
KR101304902B1 (en) Liquid crystal display
KR20100065876A (en) Liquid crystal device and method for manufacturing the same
US20080062370A1 (en) Liquid crystal display
KR20070089359A (en) Liquid crystal display
KR20160095700A (en) Liquid crystal display
KR20070103543A (en) Liquid crystal display
US20050098781A1 (en) Thin film array panel
KR20080101429A (en) Display panel
US7830488B2 (en) Liquid crystal display
KR20080036367A (en) Display panel
KR101272329B1 (en) Liquid crystal display
KR102156258B1 (en) Thin film transistor array panel
KR20070117801A (en) Liquid crystal display
KR101143000B1 (en) Thin film transistor array panel and manufacturing method thereof
KR20070016567A (en) Liquid crystal display
KR20080051820A (en) Liquid crystal display
KR20080105551A (en) Liquid crystal display
KR20060047183A (en) Liquid crystal dispaly
KR20080046808A (en) Thin firm transistor array panel
KR20080035809A (en) Thin film transistor panel
KR20080002028A (en) Liquid crystal display
KR20080049983A (en) Liquid crystal display

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination