[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20080091163A - 컴플라이언트 단자 탑재부를 갖는 미소전자 소자 및 그제조 방법 - Google Patents

컴플라이언트 단자 탑재부를 갖는 미소전자 소자 및 그제조 방법 Download PDF

Info

Publication number
KR20080091163A
KR20080091163A KR1020087018403A KR20087018403A KR20080091163A KR 20080091163 A KR20080091163 A KR 20080091163A KR 1020087018403 A KR1020087018403 A KR 1020087018403A KR 20087018403 A KR20087018403 A KR 20087018403A KR 20080091163 A KR20080091163 A KR 20080091163A
Authority
KR
South Korea
Prior art keywords
terminal
dielectric structure
dielectric
chip
mold
Prior art date
Application number
KR1020087018403A
Other languages
English (en)
Other versions
KR101411482B1 (ko
Inventor
벨가셈 하바
일야스 모하메드
크레이그 에스. 미셀
마이클 왈너
제시 벌 톰슨
Original Assignee
테세라, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테세라, 인코포레이티드 filed Critical 테세라, 인코포레이티드
Publication of KR20080091163A publication Critical patent/KR20080091163A/ko
Application granted granted Critical
Publication of KR101411482B1 publication Critical patent/KR101411482B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Abstract

유전체 구조부는 몰딩 공정에 의해 형성되어, 유전체 구조부의 제1 표면(32, 432)이 몰드와의 접촉에 의해 성형된다. 유전체 구조부의 반대쪽의 제2 표면(34, 434)은 웨이퍼 요소(38, 438)의 앞면 상에 가해진다. 유전체 구조부는 돌출 범프(30, 130, 230) 및 범프 상에 형성될 수 있는 단자(44, 144, 244)를 포함할 것이다. 범프는 정밀한 높이로 형성될 것이다. 단자는 웨이퍼 요소의 앞면 위에 정밀하게 제어된 높이로 위치한다. 단자는 검사 장치와의 결합을 용이하게 하기 위해 솔더 마스크층(248, 448) 위를 연장하는 돌출 포스트(213, 413)를 포함할 것이다. 포스트는 구조부가 회로 패널에 본딩될 때 솔더 조인트(274) 내에 담궈진다.
돌출 범프, 솔더 조인트, 솔더 마스크, 도전성 스트립, 도전성 포스트

Description

컴플라이언트 단자 탑재부를 갖는 미소전자 소자 및 그 제조 방법{MICROELECTRONIC ELEMENTS WITH COMPLIANT TERMINAL MOUNTINGS AND METHODS FOR MAKING THE SAME}
본 발명은 컴플라이언트 단자 탑재부를 갖는 미소전자 소자 및 그 제조 방법에 관한 것이다.
본 출원은 2005년 12월 27일자로 출원된 미국 특허 출원 번호 11/318,846의 일부 계속 출원이며, 본 명세서에는 상기 특허 출원의 전체 내용이 발명의 일부로서 원용되어 있다.
일반적으로, 반도체칩은, 하나의 칩에 통합될 전자 회로를 각각 포함하는 다수의 영역을 형성하도록 웨이퍼로서 지칭되는 반도체 재료의 대형의 평탄한 몸체부를 가공하고, 그리고나서 웨이퍼를 절단하여 개별 칩을 형성하기 위해 소우 레인(saw lane)을 따라 웨이퍼를 컷팅함으로써 형성된다. 통상적으로, 각각의 칩은 전반적으로 평면형의 앞면 및 뒷면과 이들 표면의 경계에서 이들 표면 사이에 연장하는 소형의 에지를 갖는 평탄한 직사각의 몸체이다. 통상적으로, 각각의 칩은 칩 내의 회로에 전기 접속되는 접점을 앞면에 노출된 상태로 포함한다.
일반적으로, 개별 칩은 칩의 취급이 용이하고 또한 회로 보드 또는 기타 인 쇄 회로 패널 등의 외부 기판에의 칩의 탑재가 용이한 패키지의 형태로 제공된다. 이러한 패키지는 일반적으로 유전체 구조부 및 이 유전체 구조부 상에 설치되어 칩의 접점에 전기 접속되는 전기 도전성 단자를 포함한다. 칩 스케일 패키지(chip scale package)로 지칭되는 타입의 패키지에서, 패키지는 칩 앞면 자체의 면적과 동일하거나 약간 더 큰 사이즈의 회로 패널 상의 면적을 점유한다.
예컨대, 본 명세서에 발명의 일부로서 원용되어 있는 미국 특허 번호 제5,679,977호에 개시된 바와 같이, 단자는 칩에 대해 이동 가능할 수도 있다. 특정의 실시예에서, 패키지는 칩의 표면 위에 위치하고 단자를 운반하는 컴플라이언트 층(compliance layer)을 통합할 것이다. 칩에 대한 단자의 이동 가능성은 제조 동안, 서비스 동안, 또는 이들 모두의 동안에 칩과 칩 패널 간의 상이한 열팽창을 보상할 수 있다. 또한, 칩에 대한 단자의 이동 가능성은, 패키징된 칩과 검사 장치의 결합을 용이하게 할 수 있다. 이러한 결합 동안, 개개의 단자는 흔히 수직 방향 또는 "z" 방향으로 지칭되는 칩의 앞면 또는 뒷면을 향하는 방향 또는 칩의 앞면 또는 뒷면의 반대쪽을 향하는 방향으로 이동할 수 있다. 이러한 방향으로의 이동은, 단자가 서로에 대해 정밀하게 공동 평면을 이루지 않는 경우에도, 모든 단자와 검사 장치 상의 모든 접점의 결합을 용이하게 한다.
칩 패키지의 단자는 전반적으로 평탄한 패드의 형태로 될 수도 있다. 소형의 솔더볼이 이들 패드 상에 증착되어, 솔더볼을 회로 패널의 대응하는 접촉 패드와 정렬시키고, 또한 부품을 회로 보드에 표면 장착하기 위해 흔히 사용되는 유형의 종래의 동작에서 솔더볼을 용융시킴으로써, 패키지가 회로 패널에 본딩될 수 있 다.
미국 특허 공개 번호 2005/0181544, 2005/0181655, 2005/0173805, 및 미국 특허 번호 제6,774,317호에 개시된 바와 같이, 칩 또는 다른 미소전자 소자는 단자가 포스트의 형태로 제공될 수 있으며, 이러한 포스트는 유사한 솔더링 동작에서 회로 패널에 본딩될 수 있으며, 상기한 공개 특허 및 특허 또한 그 전체 내용이 본 명세서 내에 발명의 일부로서 원용되어 있다. 특정의 실시예에서, 포스트는 회로 패널에 탑재하기 전의 검사 동안에 검사 장치와의 특히 우수한 결합을 제공할 수 있다.
반도체칩 패키지는 가장 일반적으로는 개개의 칩을 패키지를 구성하는 다른 요소와 조립함으로써 제조된다. 이것은 "베어(bare)" 또는 패키징되지 않은 반도체칩의 취급 및 배치를 필요로 한다. 개별 칩을 형성하기 위해 웨이퍼를 절단하기 전에, 패키징된 칩의 다른 요소를 갖는 웨이퍼를 단일체화(uniting)함으로써, 칩 패키지를 웨이퍼 규모의 동작(wafer-scale operation)으로 제조하기 위한 여러 가지의 제안이 이루어져 왔다. 예컨대, 전술한 미국 특허 번호 제5,679,977호는 이러한 방식으로 칩 패키지를 형성하는 공정의 특정 실시예를 개시하고 있다.
웨이퍼 규모로 패키징된 칩을 제조하기 위한 일부 공정은 특정의 문제점을 갖고 있다. 예컨대 경화 가능한 재료를 증착하고, 그리고나서 층을 형성하기 위해 경화 가능한 재료를 경화시킴으로써 컴플라이언트 층이 웨이퍼의 앞면 상에 형성되는 곳에서, 컴플라이언트 층은 웨이퍼의 뒤틀림을 초래하는 경향이 있다. 이러한 뒤틀림은 예컨대 컴플라이언트 재료의 경화 동안 또는 다른 가공 동작 동안 컴플라 이언트 재료와 웨이퍼를 구성하는 반도체 재료의 상이한 팽창 및 수축으로 인해 발생할 수 있다. 이러한 뒤틀림은 단자 및 단자와 접점 간의 접속부를 형성하는 것과 같은 다른 공정 동작을 수행하는 것을 곤란하게 한다. 이러한 뒤틀림이 컴플라이언트 층의 두께를 감소시킴으로써 경감될 수는 있지만, 박막의 컴플라이언트 층은 단자에 대한 충분한 이동 가능성을 제공하지 못할 수도 있다.
예컨대 본 명세서 내에 발명의 일부로서 원용되어 있는 미국 특허 번호 제6,847,101호에 개시된 바와 같이, 컴플라이언트 층은 개개의 요소를 칩 또는 웨이퍼의 표면으로부터 돌출하는 돌출부의 형태로 포함할 수 있어, 단자가 이러한 돌출부의 정부(top)에 배치되고, 단자와 접점 간의 전기 접속부가 이러한 돌출부의 정부에서부터 칩 또는 웨이퍼의 앞면을 향하여 하방향으로 연장하게 된다. 이러한 개개의 범프 또는 돌출부는 연속적인 층과 관련된 문제점 없이 충분한 컴플라이언스(compliance)를 제공할 수 있다.
예컨대 경화되지 않은 컴플라이언트 재료를 앞면 상에 실크 스크리닝함으로써와 같이 경화되지 않은 유전체 재료의 개별 드롭(drop) 또는 매스를 웨이퍼의 앞면 상에 가함으로써 이러한 개별 범프 또는 돌출부를 통합하는 컴플라이언트 층을 제조하는 방법이 제안되어 있다. 이러한 공정에서는 유전체 재료로 웨이퍼의 접점을 오염시키는 것을 방지하기 위해 세심한 주의가 행해져야 한다. 더욱이, 이러한 양상으로 형성된 범프는 불균일한 높이를 갖는 경향이 있다. 범프의 불균일한 높이는 단자의 높이를 불균일하게 한다. 이로써, 단자의 전부를 동시에 검사 장치와 결합하는 것이 더욱 곤란하게 된다.
통상적으로는 금속 스트립 위에 솔더 마스크층을 도포하는 것이 바람직하다. 솔더 마스크는 돌출부의 측면 위에서 단자 부근까지 연장하는 것이 바람직하다. 솔더 마스크는 패키징된 칩을 검사 후에 회로 패널에 탑재하기 위해 이용되는 표면 장착 동작 동안에 금속 스트립을 따라 솔더가 확산되는 것을 제한하도록 작용한다. 이러한 솔더 마스크를 범프 상에 형성하려는 몇몇 시도는, 솔더 마스크가 단자의 높이 위로 돌출하는 결과를 초래하였다. 그러므로, 솔더 마스크 내의 개구가 단자에 대한 솔더링을 허용한다 하더라도, 단자는 솔더 마스크에 대하여 리세스되며, 따라서 솔더링 전에는 검사 장치 상의 평탄한 접촉 패드와 용이하게 결합될 수 없다. 이러한 영향은 솔더 마스크를 단자의 높이보다 낮은 높이로 한정함으로써 방지될 수 있다. 그러나, 이것은 솔더가 각각의 금속 스트립의 실질적인 부분에서 이 부분을 따라 스프레드 되도록 하며, 그 결과 서비스 동안 스트립의 균열을 초래할 수 있다.
본 발명의 일특징은 칩 조립체를 제조하는 방법을 제공한다. 본 발명의 이러한 특징에 따른 방법은, 유전체 구조부의 제1 표면이 몰드의 작업 표면에 의해 성형되도록 상기 유전체 구조부를 형성하는 단계를 포함한다. 또한, 상기 방법은, 상기 유전체 구조부의 상기 제1 표면이 웨이퍼 요소의 반대쪽을 향하고, 상기 유전체 구조부의 제2 표면이 상기 웨이퍼 요소를 향하도록, 하나 이상의 칩 영역을 포함하는 상기 웨이퍼 요소의 표면 상으로 상기 유전체 구조부를 이송(transfer)하는 단계를 포함하는 것이 바람직하다. 또한, 상기 방법은, 상기 유전체 구조부의 상기 제1 표면 상에 단자를 제공하는 단계와, 상기 단자를 상기 웨이퍼 요소의 접점에 전기 접속시키는 단계를 포함할 수 있다.
본 발명의 다른 특징은 미소전자 소자를 제공한다. 본 발명의 이러한 특징에 따른 미소전자 소자는, 몸체부 및 상기 몸체부 상에 설치된 단자를 포함하며, 각각의 상기 단자는 전기 도전성 패드 및 상기 패드 상의 전기 도전성 포스트를 포함하며, 상기 전기 도전성 포스트는 상기 몸체부의 반대쪽으로 상방향으로 돌출한다. 상기 미소전자 소자는 상기 몸체부 상의 솔더 마스크를 더 포함할 것이며, 상기 솔더 마스크는 상기 패드와 정렬된 개구부를 가지며, 이로써 상기 패드가 상기 개구부를 관통하여 노출된다. 상기 포스트는 상기 솔더 마스크 위에서 돌출하는 것이 바람직하다.
본 발명의 다른 특징은, 몸체부 및 상기 몸체부 상에 설치된 단자를 포함하고, 각각의 상기 단자가 전기 도전성 패드 및 상기 패드 상에서 상기 몸체부의 반대쪽으로 상방향으로 돌출하는 전기 도전성 포스트를 포함하는, 미소전자 소자를 검사하는 방법을 제공한다. 상기 방법은, 상기 단자의 상기 포스트가 검사 장치의 접촉 패드에 맞닿게 되도록 상기 미소전자 소자를 상기 검사 장치와 결합하는 단계를 포함하는 것이 바람직하다. 상기 결합하는 단계는, 상기 미소전자 소자와 상기 검사 장치를 서로를 향해 압박하는 단계를 포함하며, 상기 포스트의 적어도 일부가 상기 결합하는 단계 동안 변형될 수 있다.
도 1은 본 발명의 일실시예에 따른 프로세스에서 이용되는 몰드의 개략 평면 도이다.
도 2는 도 1의 2-2 라인을 따라 절취한 부분 단면도이다.
도 3은 도 2와 유사하지만 프로세스의 추후 단계에서의 몰드를 예시하는 도면이다.
도 4는 도 2와 유사하지만 프로세스의 추후 단계에서의 몰드를 예시하는 도면이다.
도 5는 도 1 내지 도 4의 몰드를 웨이퍼 요소와 함께 예시하는 부분 단면도이다.
도 6은 프로세스의 추후의 단계에서의 도 5의 웨이퍼 요소를 예시하는 부분 단면도이다.
도 7은 프로세스의 추후의 단계에서의 도 5의 웨이퍼 요소를 예시하는 부분 단면도이다.
도 8은 도 7에 도시된 웨이퍼 요소의 일부분을 예시하는 부분 개략 평면도이다.
도 9는 본 발명의 다른 실시예에서의 프로세스의 단계에 따른 몰드 및 몰딩된 요소를 예시하는 부분 단면도이다.
도 10은 본 발명의 다른 실시예에서의 프로세스의 단계에 따른 몰드 및 몰딩된 요소를 예시하는 부분 단면도이다.
도 11은 도 9 및 도 10의 프로세스에서 형성된 패키징된 칩의 일부분을 예시하는 부분 단면도이다.
도 12는 본 발명의 다른 실시예에 따라 이용된 프로세스에서 사용된 몰드를 예시하는 부분 단면도이다.
도 13은 도 12와 유사하지만 프로세스의 추후의 단계에서의 몰드 및 몰딩된 요소를 예시하는 도면이다.
도 14는 도 13의 몰딩된 요소를 사용하여 형성된 패키징된 칩의 일부분을 예시하는 부분 단면도이다.
도 15는 도 14의 패키징된 칩을 회로 패널과 함께 예시하는 부분 단면도이다.
도 16은 도 14와 유사하지만 본 발명의 다른 실시예에 따른 패키징된 칩의 일부분을 예시하는 도면이다.
도 17은 본 발명의 다른 실시예에 따른 몰드 및 몰딩된 부재를 예시하는 개략 정면도이다.
도 18은 도 17에 도시된 몰드 및 몰딩된 층의 개략 평면도이다.
도 19는 도 17에서 도면 부호 "19"로 나타낸 영역의 부분 단면도이다.
도 20은 도 17 내지 도 19의 몰딩된 부재를 이용하여 제조된 패키징된 칩의 일부분을 예시하는 부분 단면도이다.
도 21은 도 20에 도시된 패키징된 칩의 부분 평면도이다.
도 22는 본 발명의 다른 실시예에 따른 몰딩 프로세스 동안의 몰드의 일부분을 예시하는 부분 단면도이다.
도 23은 도 22의 프로세스에서 몰딩된 부재를 이용하여 구성된 패키징된 칩 의 일부분을 예시하는 부분 단면도이다.
도 24는 본 발명의 다른 실시예에 따른 프로세스에서 사용된 요소를 예시하는 개략 정면도이다.
도 25는 프로세스의 추후의 단계에서의 도 24의 요소를 예시하는 추가의 개략 정면도이다.
도 26은 프로세스의 추후의 단계에서의 도 24의 요소를 예시하는 추가의 개략 정면도이다.
도 27은 본 발명의 다른 실시예에 따른 구조부의 일부분을 예시하는 부분 개략 단면도이다.
도 28은 도 27과 유사하지만 구조부를 추가의 부품과 함께 예시하는 도면이다.
본 발명의 일실시예에 따른 프로세스는 평탄한 랜드 영역(23) 및 랜드 영역으로부터 몰드 내로 연장하는 복수의 오목부(24)를 통합하고 있는 작업 표면(22)을 갖는 몰드(20)(도 1 및 도 2)를 이용한다. 오목부(24)는 도 1에 직선의 그리드 패턴으로 배치되는 것으로서 예시되어 있지만, 임의의 요구된 범프 패턴을 형성하기 위해 임의의 요구된 패턴으로 배치될 수도 있다. 바람직하게는, 몰드(20)는 프로세스의 뒤쪽 단계에서 사용되는 웨이퍼 요소의 열팽창률에 근접한 열팽창률을 갖는 유리 등의 재료로 형성된다. 통상적으로, 웨이퍼 요소는 주로 실리콘으로 형성되 며, 약 3.0×10-6/℃ 의 열팽창률을 갖는다. 따라서, 몰드는 약 0과 약 6.0×10-6/℃ 사이의 열팽창률을 갖는 것이 바람직하다. 오목부(24)는 형성될 유전체 구조부 내의 요구된 범프 또는 돌출부의 높이에 근접한 높이, 예컨대 약 50 내지 약 200㎛의 높이를 갖는다. 몰드는 매끄러운 표면을 가지며, 또한 사용될 유전체 재료와의 본딩에 저항성을 나타내는 표면을 갖는 것이 바람직하다. 예컨대, 몰드는 유전체와 양립할 수 있는 이형제(release agent)로 이루어진 코팅(도시하지 않음)을 가질 수 있다.
프로세스의 다음 단계(도 3)에서, 유전체가 작업 표면을 덮고, 작업 표면의 오목부(24)를 채우도록, 경화되지 않은 유전체 재료(26)가 몰드의 작업 표면(22) 상에 위치된다. 유전체는 어떠한 적합한 방법으로도 도포될 수 있다. 예컨대, 유전체는 스퀴지(squeegee) 또는 롤러를 이용하여 침적될 수도 있고, 스핀 코팅될 수도 있다. 스핀 코팅에서는, 유동성 재료(flowable material)를 작업 표면 상에 위치시키고, 원심력에 의해 유전체가 확산되도록 몰드를 작업 표면에 수직을 이루는 축을 중심으로 빠르게 회전시킴으로써 유동성 재료가 작업 표면 위에 분산된다. 스핀 코팅 자체는 반도체 웨이퍼의 표면 상에 유전체를 도포하기 위해 통상적으로 사용되는 공지의 공정이다. 다른 변형에서, 유전체는 사전 형성된 시트로서 배치되고, 예컨대 가열과 같은 유동 가능한 조건을 거치게 될 수도 있다. 유전체가 캐비티(24) 내로 진입하여 유전체가 캐비티(24)의 형상을 취할 수 있는 한, 어떠한 적합한 방법도 이용될 수 있다.
유전체의 도포 후, 그러나 유전체가 여전히 유동 가능한 조건에 있는 동안, 예컨대 스퀴지를 몰드에 대해 견고하게 유지하면서 랜드 영역을 가로질러 스퀴지(28)를 이동시킴으로써 과잉의 유전체가 랜드 영역(23)으로부터 제거된다. 유전체는 오목부를 점유하는 개별적인 고립된 범프(30)로 이루어지는 층의 형태의 유전체 구조부가 된다. 범프는 도 4에 도시된 바와 같이 하방향을 향하는 제1 표면(32)을 가지며, 이 제1 표면은 작업 표면에 의해, 구체적으로는 오목부를 형성하는 작업 표면의 일부분에 의해 성형된다. 범프는 도 4에 도시된 바와 같이 상방향을 향하는 제2 표면(34)을 갖는다.
프로세스의 다음 단계에서, 그 위에 범프(30)의 층을 갖는 몰드(20)는 앞면(36)에 노출되어 있는 접점(40)을 갖는 웨이퍼 요소(38)의 앞면(36) 위에 배치된다. 웨이퍼는 앞면(36)에 배치된 접점(40)을 갖는다. 프로세스에서 사용된 웨이퍼 요소로는 다수의 칩 영역을 통합하고 있는 완전한 단일체의 반도체 웨이퍼가 가능하며, 각각의 이러한 칩 영역은 하나의 반도체칩의 전자 부품을 포함하고 있다. 이러한 단일체의 웨이퍼에서, 칩 영역은 절단 평면(severance plane) 또는 소우 레인(saw lane)(도시하지 않음)에 의해 분리된다. 이와 달리, 웨이퍼 요소는 다수의 칩을 포함하는 이러한 웨이퍼의 하나의 부분이거나, 또는 임시 캐리어에 기계적으로 고정되거나 어레이를 형성하기 위해 서로 기계적으로 연결된 다수의 개별 칩의 어레이일 수도 있다. 몰드(20)와 범프(30)의 층은, 유전체 구조부의 제1 표면을 구성하는 범프의 제1 표면(32)이 웨이퍼 요소(36)의 반대쪽을 향하도록 하는 한편, 유전체 구조부의 제2 표면을 구성하는 범프의 제2 표면(34)이 웨이퍼 요소를 향하 고 또한 웨이퍼 요소의 앞면(36)과 접촉하도록, 위치된다. 개개의 범프의 제2 표면(34)에 의해 구성된 유전체 구조부의 제2 표면은 웨이퍼 요소의 앞면(36)에 본딩된다. 예컨대, 유전체 재료는 몰드가 웨이퍼 요소 위에 위치될 시에 부분적으로만 경화되어, 경화 공정의 완료 시에 유전체 자체가 웨이퍼 요소의 앞면(36)에 고착될 수 있다. 이와 달리 또는 이에 추가하여, 별도의 접착 재료의 코팅이 웨이퍼 요소 상에 또는 범프의 제2 표면(34)에 의해 이루어진 유전체 구조부의 제2 표면 상에 도포되어, 몰드가 웨이퍼 요소 위에 위치될 때에, 유전체 구조부의 제2 표면과 웨이퍼 요소의 앞면 사이에 접착제층이 놓여지도록 할 수 있다. 몰드는 범프를 서로에 대해 정밀한 간격으로 유지하여, 각각의 범프가 웨이퍼 요소의 앞면 위의 요구된 지점에 위치될 수 있다. 웨이퍼 요소를 구성하는 재료와 몰드의 열팽창률이 거의 일치하면, 이러한 정밀한 위치맞춤이 용이하게 된다. 몰드는 로보틱 비전 시스템(robotic vision system) 등의 종래의 기술을 이용하여 웨이퍼 요소에 대해 위치될 수 있다. 통상적으로, 웨이퍼 요소는 몰드와 웨이퍼 요소를 맞추는(registering) 공정을 지원하기 위해 흔히 기준점 마크(fiducial mark)로 지칭되는 마크를 포함한다. 유전체 구조부의 제2 표면(34)이 웨이퍼 요소(38)의 앞면(36)에 본딩된 후, 몰드는 유전체 구조부 또는 범프(30)를 정위치에 남겨둔 채로 제거된다.
유전체 재료는 몰드가 제거되기 전에 고체 또는 실질적으로 고체로 경화된다. 경화 공정은 몰드가 웨이퍼 요소 위에 위치되기 전에, 위치된 후에, 또는 위치되기 전과 후에 발생할 수 있다. 경화 공정은 유전체의 조성물에 따라 좌우될 것이다. 유전체가 열경화성인 경우에는, 경화는 유전체의 냉각 시에 발생할 수 있다. 특정의 실리콘 폴리머 등의 다른 유전체는 가열에 의해 촉진될 수도 있는 화학 반응에 의해 경화된다. 또 다른 유전체 재료는 자외선광 등의 방사선 에너지에 의해 경화될 수 있다.
유전체 재료는, 고체 또는 실질적으로 고체의 상태로 경화될 시에, 유전체 재료가 상당한 컴플라이언스를 갖도록 선택된다. 컴플라이언스의 정도(degree of compliance)는 재료의 특성에 좌우될 뿐만 아니라 유전체층 또는 범프의 물리적인 구성에 의해서도 좌우될 것이다. 또한, 컴플라이언스의 정도는 층의 온도와 재료의 특성 간의 관계에도 좌우될 것이다. 예컨대, 특정의 폴리머는 자신의 유리 전이 온도(glass transition temperature) 및 그 이상의 온도에서 현저하게 연성화된다. 따라서, 다양한 유전체 재료가 이용될 수 있다. 그러나, 다수의 대표적인 응용을 위해서는, Dow Corning 5010 등의 실리콘이 이용될 것이다.
범프가 몰드와의 결합으로 형성되기 때문에, 모든 범프는 정밀한 높이 및 형상을 갖는다. 특히, 웨이퍼의 앞면(36) 위의 각각의 범프의 높이 H는 정밀하게 제어된다. 가장 통상적으로는, 모든 범프의 높이 H는 동일하다.
웨이퍼 요소의 앞면으로부터 몰드를 제거한 후, 유전체 구조부의 제1 표면, 즉 범프의 제1 표면(32) 상에는 금속성 단자(44)가 형성된다(도 7 및 도 8). 이 단자는, 단자에서부터 범프의 표면을 따라 웨이퍼 요소의 앞면(36)까지 연장하고 또한 웨이퍼 요소의 앞면(36)을 따라 접점까지 연장하는 전기 도전성 스트립(46)을 형성함으로써 웨이퍼 요소의 접점(40)에 연결된다. 금속성 단자 및 스트립은, 웨 이퍼 요소 및 범프 상에 금속을 선택적으로 증착하거나 또는 웨이퍼 요소와 범프 위에 금속을 비선택적으로 증착하여 모든 범프와 웨이퍼 요소의 앞면 상에서 연장하는 연속적인 금속층을 형성하고, 그리고나서 개개의 단자 및 스트립을 형성하기 위해 연속적인 금속층을 에칭함으로써 형성될 수 있다. 예시된 특정의 구성에서, 각각의 단자(44)는 웨이퍼 요소의 단지 하나의 접점(40)에 연결된다. 그러나, 스트립이 복수의 접점 또는 단자를 서로 상호접속시키는 더욱 복잡한 구성도 채용될 수 있다.
단자 및 스트립의 형성에 후속하여, 웨이퍼 요소의 앞면 상에는 솔더 마스크층(48)이 증착된다. 솔더 마스크층은 단자(44)와 정렬된 개구(50)를 가져, 단자가 이 개구(50)를 통해 노출된다. 솔더 마스크층은, 경화되지 않은 상태로 도포되어 자외선 광 등의 방사선 에너지에 재료를 선택적으로 노출시킴으로써 선택적으로 경화되는 포토이미지어블(photoimageable) 유전체 폴리머와 같은 포토이미지어블 재료일 수 있다. 이러한 선택적인 경화에 후속하여, 솔더 마스크층의 경화되지 않은 부분은 예컨대 세척에 의해 제거된다.
웨이퍼 요소가 복수의 칩을 포함하면, 이 웨이퍼 요소는 단자 및 솔더 마스크층의 형성 전에 또는 보다 대표적으로는 단자 및 솔더 마스크층의 형성 후에 절단될 수 있다. 보다 대표적으로, 웨이퍼 요소가 단일체의 부재인 경우, 절단은, 각각의 유닛이 하나 이상의 칩 영역 및 이러한 영역 위에 위치하는 유전체 구조의 일부분을 포함하는 개별 유닛을 형성하기 위해, 웨이퍼를 소우 레인을 따라 컷팅함으로써 달성된다.
그 결과의 유닛은 표준 패키징된 칩처럼 취급되고 패키징될 수 있다. 유닛은 도 7에 일부분이 도시되어 있는 검사 장치(60)와 결합됨으로써 검사될 수 있다. 검사 장치는 단자(44)의 배열에 대응하는 어레이로 배열된 다수의 접촉 패드(62)를 갖는다. 유닛은 단자(44)가 접촉 패드(62)와 결합되도록 하기 위해 검사 장치를 향해 압박된다. 이러한 결합 동안, 범프(30)는 일부 단자의 수직 이동, 즉 칩의 앞면(36)을 향한 개별 단자의 이동이 가능하도록 변형될 수 있다. 그러므로, 특정 단자가 다른 단자의 레벨보다 약간 위에 있는 경우, 관련 범프(30)는 다른 범프보다 약간 더 크게 변형되어, 모든 단자가 접촉 패드의 전부와 결합되도록 할 수 있다. 마찬가지 방식으로, 범프는 검사 장치 상의 접촉 패드(62)의 비평면성(non-planarity)을 보상하기 위해 상이한 정도로 변형될 수 있다. 범프의 높이를 정밀하게 제어하여, 그 결과 단자가 실질적으로 공동 평면성(co-planarity)을 가지면, 모든 단자가 검사 장치 상의 접촉 패드의 전부와 결합되도록 하기 위해 요구되는 범프 변형의 양이 감소된다.
검사 후, 유닛은 단자(44)를 솔더 또는 다른 전기 도전성 본딩 재료를 사용하여 회로 패널(도시하지 않음)의 접촉 패드에 본딩함으로써 회로 패널 등의 기판에 본딩될 수 있다. 범프는 칩과 기판의 상이한 열팽창을 보상하도록 변형될 수 있다. 달리 말하면, 칩과 기판이 상이한 양으로 팽창 및 수축하므로, 단자(44)는 기판의 접촉 패드와 함께 이동하는 경향이 있고, 그에 따라 칩에 대해 또한 접점(40)에 대해 이동하는 경향이 있다. 범프의 변형은 이러한 이동을 허용하며, 상이한 열팽창에 대한 적어도 부분적인 보상을 제공한다. 이러한 보상은 기판에 단 자를 연결하는 본딩 재료 상의 스트레스를 실질적으로 감소시키거나 제거하기에 충분한 것이 바람직하다. 이와 같이 하면, 본딩 재료의 피로 장애의 가능성이 최소화된다.
본 발명의 추가의 실시예에 따른 프로세스는, 전술한 몰드(20)와 유사한 몰드(120)(도 9)를 사용한다. 여기에서도, 유전체 재료(126)가 작업 표면의 오목부(124) 및 랜드 영역(123) 모두 위에 도포된다. 그러나, 본 실시예에서는, 랜드 영역 상의 유전체 재료가 전체적으로 제거되지는 않는다. 그 대신, 랜드 영역 상의 유전체 재료는, 캐비티(124) 내에 형성된 범프들(130)을 기계적으로 상호접속시키는 실질적으로 연속되는 평탄한 층 요소(101)(도 10)를 형성하기 위한 위치에서는 잔류된다. 그러므로, 본 실시예에서, 유전체 구조부는 층 요소(101) 및 범프 모두를 포함하며, 유전체 구조부의 제1 표면(132)은 오목부(124)의 표면에 의해 형성된 범프의 표면 및 몰드의 랜드 영역(123)과의 접촉에 의해 형성된 층 요소(101)의 표면을 포함한다. 유전체 구조부의 제2 표면(134)은 층 요소(101)의 몰드 반대쪽 표면에 의해 형성된다. 가장 바람직하게는, 유전체 재료를 도포하기 위해 사용된 공정들은 층 요소(101)의 두께가 실질적으로 균일하게 되도록 선택된다. 예컨대, 스핀 코팅 공정은 실질적으로 균일한 두께를 제공하는 경향이 있다. 이와 달리 또는 이에 추가하여, 플레이트(도시하지 않음)와 같은 요소가 경화 단계의 완료 전에 제2 표면(134)과 접촉하게 될 수도 있다.
층 요소(101)를 관통하여 개구부(103)가 형성되어 있다. 이러한 개구부는 어떠한 적합한 공정에 의해서도 형성될 수 있다. 예컨대, 유전체 재료(126)가 선 택적으로 경화 가능한 포토이미지어블 유전체인 곳에서는, 유전체 재료는 유전체 재료의 나머지 부분을 경화시키는 동안 개구부(103)에 대응하는 영역을 경화되지 않은 상태로 남겨두기 위해 광에 선택적으로 노출될 수 있으며, 경화되지 않은 부분은 유전체 구조부를 세척함으로써 제거될 수 있다. 다른 변형에서, 개구부(103)는 예컨대 유전체 구조부를 몰드(120) 내에 유지한 채로 유전체 구조부를 레이저 삭마(laser-ablating)함으로써와 같이 층 요소(101)를 삭마 또는 펀칭함으로써 형성될 수 있다. 다른 변형에서, 랜드 영역(123)으로부터 돌출하는 핀이 몰드(120)에 제공될 수도 있다. 또 다른 변형에서, 제2 표면(134)을 형성하기 위해 사용된 플레이트는 이러한 핀이 제공될 수도 있으며, 이러한 핀은 랜드 영역(123)과 맞닿게 되거나 또는 몰드(120) 내의 구멍(도시하지 않음)에 진입될 수 있다.
본 실시예에서도 마찬가지로, 몰드는 유전체 구조부의 제2 표면(134)이 웨이퍼 요소(138)의 앞면(136)을 마주보도록 웨이퍼 요소(138) 위에 위치된다(도 11). 개구부(103)는 웨이퍼 요소의 접점(140)과 정렬되는 것이 바람직하다. 여기에서도, 몰드는 범프(130)의 위치를 설정하고, 범프를 웨이퍼 상의 접점과 정밀하게 맞추는 데 도움을 준다. 몰드는 또한 개구부(103)와 접점의 맞춤을 용이하게 한다. 개구부는 공기 또는 다른 포획된 가스가 층 요소(101)와 웨이퍼 요소의 앞면 사이로부터 빠져나오도록 하기 위한 경로를 제공한다. 본 실시예에서, 유전체 구조부의 이송(transfer) 및 몰드의 제거 후, 단자(144) 및 연결 스트립(146)은 전술한 것과 동일한 방식으로 전기 도전성 재료로 형성된다. 본 실시예에서의 연결 스트립은, 유전체 구조부의 제2 표면의 일부를 구성하는, 웨이퍼 요소(138)의 반대쪽을 향하는 층 요소(101)의 표면(105)을 따라 연장한다. 스트립은 개구부(103) 내로 연장하고, 스트립을 접점(140)과 전기 접속시키는 비아 라이너(via liner)(107)를 이 개구부 내에 형성한다. 여기에서도, 솔더 마스크층(148)은 스트립 및 단자의 형성 후에 구조체 상에 도포되는 것이 바람직하다. 본 실시예는 다른 특징에 있어서는 도 1 내지 도 8을 참조하여 전술한 실시예와 유사하다.
본 발명의 다른 실시예에 따른 프로세스는 오목부(224) 및 오목부 사이의 랜드 영역(223)을 갖는 몰드(220)(도 12)를 사용한다. 각각의 오목부(224)는 주표면(201) 및 주표면을 랜드 영역에 연결하는 경사진 측면(203)을 형성한다. 각각의 오목부는 또한 주표면(201)으로부터 몰드 내로 하방으로 돌출하는 포스트-형성부(205)를 포함한다. 전술한 실시예에서와 같이, 오목부 내에 유전체 재료(226)(도 13)가 제공된다. 유전체 재료는 범프(230)를 형성한다. 각각의 범프(230)는 오목부의 주표면(201)에 대응하는 정점(apex) 또는 패드 영역(206) 및 패드 영역으로부터 돌출하는 포스트(207)를 갖는다. 포스트(207)는 직경이 범프(230)보다 훨씬 작으며, 범프의 패드 영역(206)보다도 훨씬 작다. 예컨대, 포스트(207)는 직경이 25∼150㎛ 정도이며, 높이는 25∼75㎛ 정도이다. 각각의 범프의 제2 표면(234)은 전반적으로 평탄하다. 각각의 범프는 또한 범프를 형성하고 있는 오목부의 경사진 벽면(203)에 대응하는 경사진 측벽(209)을 갖는다.
본 실시예에서도 마찬가지로, 유전체 구조부 또는 범프(230)의 이송 후, 도전성 단자(244)(도 14)가 범프 상에 형성된다. 각각의 도전성 단자는 범프의 패드 영역(206) 위에 위치하는 패드(211) 및 패드(211)로부터 돌출하는 포스트(213)를 포함한다. 금속성 포스트(213)는 직경과 높이가 범프의 일부로서 형성된 포스트(207)보다 약간 크다. 그러므로, 금속성 포스트(213)는 포스트(207)를 참조하여 전술한 바와 같은 치수 및 종횡비를 갖는다. 본 실시예에서, 도전성 스트립(246)은 단자(244)의 패드(211)를 웨이퍼 요소의 접점(240)과 접속시킨다. 스트립(246)은 범프(230)의 경사진 측벽(209)을 따라 연장하고, 웨이퍼 요소의 앞면(236)을 따라 접점(240)까지 연장한다. 본 실시예에서도 마찬가지로, 솔더 마스크층(248)이 스트립 및 다른 요소 위에 배치된다. 그러므로, 조립체는 칩 및 유전체 구조부 또는 범프를 통합하고 있는 몸체부를 포함하며, 이 몸체부에는 단자가 설치된다. 여기에서도, 솔더 마스크층에는 단자(244)와 정렬된 개구부(250)가 제공된다. 도 14에 최상으로 도시된 바와 같이, 본 실시예에서의 솔더 마스크층은 포스트를 향해 포스트의 패드 영역(206)까지 연장하고, 단자의 패드(211)의 노출 표면 상으로 연장할 수도 있다. 그러나, 유전체 포스트(207) 상에 형성된 도전성 포스트(213)는 솔더 마스크층(248)을 지나 상방향으로 돌출한다.
조립체는 단자(244)를 검사 장치의 접촉 패드(262)와 결합시킴으로써 검사될 수 있다. 돌출 포스트(213)는 포스트가 솔더 마스크층(248)의 존재에도 불구하고 결합될 수 있도록 한다. 접촉 패드(262)와 단자 간에 가해지는 힘은 포스트 및 포스트 아래에 위치된 범프(230)의 부분에 집중된다. 그러므로, 포스트를 통해 가해지는 힘은 포스트 아래의 범프 내의 재료의 국소적인 변형을 초래하는 경향이 있을 것이다. 이러한 모든 이유로, 포스트의 팁은 상대적으로 작은 힘을 이용하여 칩 또는 웨이퍼 요소(238)를 향하여 방사상으로 배치될 수 있다. 이것은 모든 접점 상의 모든 포스트와 모든 접촉 패드의 결합을 용이하게 한다. 달리 말하면, 이러한 포스트를 갖는 구조부는 비평면성에 대한 우수한 보상을 제공하며, 비교적 작은 힘을 이용하여 칩과 검사 장치의 결합을 가능하게 한다. 또한, 포스트의 팁은 기울어지게 되어, 접촉 패드의 표면을 가로질러 와이핑(wiping)할 것이다.
검사 후, 패키징된 칩은 기판(270)에 솔더 본딩된다(도 15). 전술한 바와 같이, 단자(244)는 기판의 접촉 패드(272)에 본딩된다. 솔더 본딩부는 단자를 접촉 패드와 정렬 상태로 위치시키기 전에 단자 또는 접촉 패드에 솔더를 가하고, 그리고나서 솔더를 환류(reflow)시킴으로써 형성될 수 있다. 솔더(274)는 솔더가 솔더 마스크층(250)에 도달할 때까지 각각의 단자의 패드 영역(211) 위에서 퍼지게 된다. 그러므로, 패드의 완전한 노출 영역은 솔더에 본딩되어 최고 강도 조인트(full-strength joint)를 제공한다. 포스트(213)는 솔더 내에 효과적으로 담궈지며, 솔더 내에서 감싸여진다. 포스트는 솔더 조인트의 강도를 손상시키지 않으며, 실제로는 솔더 조인트 내의 보강재로서 작용할 것이다.
본 발명의 다른 실시예에 따른 패키징된 칩(도 16)은, 도 15의 범프와 유사한 범프(330)를 갖지만 도 12 내지 도 15를 참조하여 전술한 유전체 포스트(207)를 갖지 않는 유전체 구조부를 포함한다. 여기에서도, 각각의 단자(344)는 패드 영역(311)을 갖는다. 각각의 포스트(313)는 별도의 금속 요소를 부착함으로써 패드 영역 상에 제공될 수 있다. 이러한 부착은 와이어-본딩에 의해 수행될 수 있다. 와이어-본딩에서, 세선 와이어가 초음파 방식 또는 저온열(thermosonic) 방식으로 패드 영역(311) 등의 금속 구조부에 본딩되고, 포스트를 형성하도록 절단된다. 포 스트(313)는 도 14 및 도 15를 참조하여 전술한 포스트(213)와 실질적으로 동일한 기능을 수행한다. 포스트(313)와 그 아래의 단자의 패드 영역(311) 간의 부착은 특별히 강하거나 내피로성(fatigue-resistant)을 나타낼 필요는 없다. 전술한 바와 같이, 포스트는 조립체가 회로 패널 또는 다른 기판에 솔더 본딩될 때에 형성된 솔더 매스 내에 담궈진다.
도 12 내지 도 16을 참조하여 설명한 바와 같은 포스트를 갖는 범프는 도 9 내지 도 11을 참조하여 전술한 층 요소(101) 등의 층 요소와 함께 제공될 수 있다.
본 발명의 다른 실시예에 따른 방법은, 몰드 작업 표면(422)과의 접촉에 의해 형성된 제1 표면(432) 및 몰드의 반대쪽을 향하는 제2 표면(434)을 갖는 전반적으로 평면형의 층 요소(401)를 포함하는 유전체 구조부를 형성하기 위해 작업 표면(422)을 갖는 전반적으로 평탄한 몰드(420)(도 17)를 이용한다. 도 19에 최상으로 도시된 바와 같이, 몰드(420)는 도 12를 참조하여 전술한 포스트-형성 영역(205)에 비교할 수 있는 작은 피트(pit)(405)를 갖는다. 이들 피트는 포스트(207)를 참조하여 전술한 바와 같은 치수와 비교할 수 있는 치수를 가질 수도 있는 포스트(407)를 형성한다. 포스트(407)는 층 요소(401)의 평면형의 제1 표면으로부터 돌출한다. 도 18에 최상으로 도시된 바와 같이, 전반적으로 평면형의 층 요소(401)는 갭(415)을 갖는다. 갭(415)은 웨이퍼 요소 내의 소우 레인의 패턴에 대응하는 패턴으로 제공된다. 도 19에 최상으로 도시된 바와 같이, 층 요소(401)는 또한 층 요소를 관통하여 제1 표면(432)에서부터 제2 표면(434)까지 연장하는 개구부(403)를 갖는다. 개구부(403) 및 갭(415)은 개구부(103)(도 9 내지 도 11) 를 참조하여 전술한 어떠한 방식으로도 형성될 수 있다.
본 실시예에서도, 유전체 구조부는 유전체 구조부의 제2 표면(434)이 웨이퍼 요소의 앞면(436)을 향하도록 웨이퍼 요소와 몰드를 결합함으로써 웨이퍼 요소(438)에 도포된다. 여기에서도, 개구부(403)는 웨이퍼 요소의 접점(440)과 정렬된다. 몰드의 제거 후, 유전체 구조부가 정위치에 남겨진 상태에서, 단자(444) 및 연결 스트립이 유전체층의 제1 표면(432) 상에 형성된다(도 20). 본 실시예에서도, 유전체층의 포스트(407) 상에 금속을 증착시킴으로써 금속 포스트가 형성된다. 도 21에 최상으로 도시된 바와 같이, 각각의 단자(444)는 포스트(413)를 둘러싸는 패드 영역(411)을 포함한다. 여기에서도, 단자와 정렬된 개구부(450)를 남겨둔 채로, 스트립 위와 유전체 구조부의 제1 표면 위에 솔더 마스크(448)가 도포된다. 도 20에 최상으로 도시된 바와 같이, 포스트(413)는 솔더 마스크가 단자와 검사 장치 간의 결합을 방해하지 않도록 솔더 마스크 위에서 상방향으로 돌출한다.
여기에서도, 웨이퍼 요소는 소우 레인을 따라 절단된다. 갭(415)(도 18)이 소우 레인과 정렬되기 때문에, 유전체 구조부를 웨이퍼를 따라 절단할 필요가 없다. 이로써, 웨이퍼 요소를 절단하거나 "다이싱(dicing)"하는 작업이 간략화된다. 갭(415)은 유전체 구조부를 웨이퍼 요소에 조립하는 동안의 공기 또는 다른 포획된 가스의 제거를 위한 추가의 경로를 제공한다.
그 결과의 패키징된 칩은 이 칩을 전술한 방식으로 검사 장치와 결합함으로써 검사될 수 있다. 전술한 것과 같은 범프 또는 돌출부가 없기 때문에, 유전체 구조부는 수직 방향, 즉 칩 또는 웨이퍼 유닛(438)을 향하는 방향 및 칩 또는 웨이 퍼 유닛(438)의 반대쪽을 향하는 방향으로의 컴플라이언트성이 전술한 구조부보다 더 적게 될 것이다. 그러나, 본 실시예에서도 마찬가지로, 포스트는 검사 장치의 접촉 패드와의 우수한 결합을 제공하기 위해 밀어 넣어지거나 또는 변형될 수 있다. 포스트는 솔더 매스와 단자 간의 강하고 큰 면적의 접합부의 생성을 방해하지 않는다. 도 17 내지 도 21을 참조하여 설명한 구조부의 변형에서, 포스트는 도 16을 참조하여 전술한 방식으로 단자의 패드 영역에 와이어 본딩되거나 또는 조립될 수 있다.
그 전체 내용이 본 명세서에 참고자료로 원용되어 있는, 공동 계류 중이고 공동 양도된 미국 특허 출원 번호 11/318,815에 개시된 바와 같이, 컴플라이언트 범프는 가스가 채워진 공간을 포함할 수 있으며, 이러한 공간은 패키징된 칩의 외부로 연장하는 통기구에 연결될 것이다. 도 22에 도시된 바와 같이, 오목부(524)가 있는 작업 표면을 갖는 몰드(520)는, 몰드 요소(501)의 돌출부(503)에 의해 점유된 영역 내에 빈 공간(hollow space)이 있는 범프 또는 돌출부(507)를 갖는 컴플라이언트 층(505)을 형성하기 위해, 돌출부(503)를 갖는 추가의 몰드 요소(501)와 함께 사용될 수 있다. 예시된 특정의 구성에서, 오목부(524) 및 돌출부(503)는 가늘고 긴 요소(elongated element)이어서, 범프(507)가 캐비티(509)(도 23) 및 캐비티(509)와 연통하는 통로(513)를 갖는 가늘고 긴 구조부로서 형성된다. 몰드 요소(501)의 제거 후, 컴플라이언트 구조부의 제2 표면(532)은 컴플라이언트 층(505)이 위에 있는 앞면 상에 몰드(520)를 위치시키는 등에 의해 웨이퍼 요소 상에 위치된다. 통로(513)는 웨이퍼 요소의 절단 평면을 가로질러 연장한다. 예컨대, 도 23에 도시된 바와 같이, 캐비티(509) 위의 범프 상에는 단자(544)가 형성된다. 웨이퍼 요소가 절단될 때, 패키징된 칩의 에지(539)에 통기구(511)를 형성하기 위해 가늘고 긴 범프(507)가 절단 평면에서 컷팅된다. 통기구(511)는 통로(513)를 통해 캐비티(509)와 연통한다. 전술한 공동 계류 중인 특허 출원에 개시된 바와 같이, 통기구를 형성하기 위해 다른 수단이 이용될 수 있다. 캐비티(509)를 갖는 속이 빈 범프(507)는 컴플라이언트성이 큰 구조부를 제공한다. 통기구는 캐비티(509) 내부의 가스 압력을 구조부 외부의 대기압과 평형 상태로 유지한다.
본 발명의 또 다른 실시예에 따른 방법에서, 범프의 세트를 포함하는 컴플라이언트 구조부는 환류 가능한 또는 변형 가능한 유전체 재료(603)의 매스(603)(도 24)를 웨이퍼(607)의 앞면(605) 상에 증착시킴으로써 형성된다. 예시된 실시예에서의 웨이퍼의 앞면은 실리콘 산화물, 실리콘 질화물, 또는 폴리이미드와 같은 중합 유전체 등의 재료로 구성된 유전체 패시베이션층(609)에 의해 형성된다. 웨이퍼는 앞면(605)에 패시베이션층 내의 개구부(611)에 의해 노출되는 접점(613)을 갖는다. 접점은 웨이퍼의 내부의 전기적 성분(도시하지 않음)에 연결된다. 매스(603)는 환류 가능한 유전체 재료의 실크 스크리닝을 포함한 편리한 방법에 의해 증착될 수 있다. 이 단계의 공정에서는, 매스가 통상적으로 앞면(605) 상의 불균일한 표면이 될 것이다.
매스를 웨이퍼 상에 증착한 후, 웨이퍼는 몰드(620)(도 25)에 대해 사전 선택된 위치로 옮겨진다. 본 실시예에서의 몰드(620)는, 간략하게는, 매스(603) 내의 환류 가능한 유전체에 의해 습윤화(wetting)에 대해 저항성을 나타내고 또한 유 전체에 의한 부착에 대해 저항성을 나타내는 것이 바람직한 평탄형의 작업 표면(622)을 갖는 플레이트이다. 예컨대, 몰드의 작업 표면은 불소 중합체와 같은 몰드 이형제의 코팅을 갖는 매우 매끄러운 유리 표면일 수도 있다. 여기에서도, 컴플라이언트 재료의 각각의 매스의 제1 표면(632)은 몰드의 작업 표면과의 접촉에 의해 형성된다. 각각의 매스의 제2 표면(634)은 웨이퍼 표면과의 접촉으로 형성된다. 매스(603)는 도 1 내지 도 8을 참조하여 전술한 유전체 구조부의 범프와 유사한 범프(630)의 세트를 형성하도록 적어도 부분적으로 경화된다. 여기에서도, 범프의 전부가 정밀하게 제어된 높이 H를 갖는다. 범프가 적어도 부분적으로 경화된 후, 몰드(620)가 제거되고, 이에 의해 형성된 유전체 구조부를 웨이퍼에 이송하고, 범프(630)를 포함하는 유전체 구조부가 웨이퍼 상의 정위치에 잔류된다. 몰드의 제거에 후속하여, 단자(644)(도 26)와 같은 금속 특징부가 유전체 구조부의 제1 표면 상에 형성된다. 솔더 마스크층(도시하지 않음)이 도포될 수 있으며, 전술한 것과 동일한 방식으로 개개의 유닛을 형성하기 위해 웨이퍼가 절단될 것이다.
이 프로세스의 변형에서, 몰드(620)는 평탄형이 아니지만, 그 대신 여러 범프(630)의 제1 표면 상에 포스트를 형성하기 위해 도 12에 도시된 포스트 형성 영역(207)과 유사한 포스트 형성 영역이 제공된다. 다른 변형에서, 범프는, 중간 구조부(intermediate structure)와 몰드 사이에 범프를 형성하기 위해, 환류 가능한 유전체 매스를 웨이퍼 앞면이 아닌 중간 구조부에 도포하고, 매스를 경화시킴으로써 형성된다. 범프를 포함하는 유전체 구조부는 몰드 및 중간 구조부로부터 분리되어, 웨이퍼 앞면에 이송된다. 이와 달리, 범프는 몰드로부터 분리되어, 중간 구 조부와 함께 웨이퍼 앞면에 이송될 수도 있다. 예컨대, 중간 구조부는 유전체층일 수도 있으며, 범프는 경화될 시에 이 유전체층에 영구적으로 고착될 것이다.
전술한 특징부의 다수의 변형 및 조합이 이용될 수 있다. 한 가지 이러한 변형에서, 예컨대 도 9 내지 도 11을 참조하여 전술한 것과 같은 층 요소를 포함하는 점착성의 유전체 구조부는, 몰드로부터 유전체 구조부를 제거하고, 그리고나서 유전체 구조부를 웨이퍼 요소 상에 위치시킴으로써, 몰드에서부터 웨이퍼 요소로 이송될 수 있다. 이와 달리 또는 이에 추가하여, 유전체 구조부는, 몰드로부터, 유전체 구조부의 다양한 요소를 서로에 대해 정위치에 고정할 수 있는 중간 캐리어 상으로 이송되고, 그리고나서 중간 구조체로부터 웨이퍼 요소에 이송될 수도 있다. 이러한 중간 구조체는 예컨대 도 1 내지 도 8 및 도 12 내지 도 15를 참조하여 설명한 바와 같이 고립된 범프로서의 분리된 요소를 갖는 유전체 구조부와 함께 사용될 수 있다. 다른 변형에서, 유전체 구조부는 예컨대 유전체 재료를 몰드 내에 제공하기 전에 몰드를 웨이퍼 요소 상에 위치시키는 등에 의해 웨이퍼 요소 상의 정위치에 몰딩될 수 있다. 다른 변형에서, 유전체 구조부는 점진적으로 몰딩되고, 몰딩되고 있는 동안에 점진적으로 이송될 수 있다. 예컨대, 하나 또는 수 개의 범프가 형성되어 웨이퍼 요소에 본딩되고, 그 후 몰드가 제거되고, 추가의 범프와 같은 추가의 부분을 웨이퍼 요소의 또 다른 부분 상에 형성하기 위해 재위치될 때, 몰드는 웨이퍼 요소의 일부분 및 유전체 구조부 상의 일부분 위에 위치될 수 있다.
다른 변형에서, 단자 및 도전성 스트립과 같은 전기 도전성 스트립은 유전체 구조부가 웨이퍼 요소에 이송되기 전에 유전체 구조부에 적용될 수 있다. 예컨대, 유전체 구조부가 형성될 때에 유전체 구조부에 금속층이 도포되도록, 몰드에 금속층이 제공될 수도 있다. 이 금속층은 몰드로부터 유전체 구조부를 제거한 다음에 유전체 구조부를 웨이퍼 요소에 이송하기 전 또는 후에 에칭될 수도 있다. 이와 달리, 사전 형성된 금속 요소가 몰드에 위치될 수도 있다.
다른 변형에서, 도 12 내지 도 21을 참조하여 설명한 바와 같은 변형 가능한 포스트를 갖는 단자가 칩 및 유전체 구조부를 포함하는 복합체가 아닌 몸체부 상에 제공될 수도 있다. 예컨대, 이러한 단자는 칩 상의 접점과 일체로 형성된 패드(711) 상의 포스트를 형성함으로써 "베어(bare)" 칩(701)(도 27) 상에 제공될 수도 있다. 이러한 실시예에서, 포스트는 칩의 앞면과 이 앞면 상에 제공된 패시베이션층(705)을 지나 상방향으로 돌출하는 것이 바람직하다. 예시된 실시예에서, 유전체 또는 패시베이션층(705)은 접점 또는 패드(711)와 정렬된 개구부(707)를 가지며, 포스트는 개구부를 통과하여 돌출한다. 여기에서도, 포스트는 검사 장치(도시하지 않음)와 결합될 수 있다. 본 실시예에서도 마찬가지로, 돌출되어 있는 포스트는 검사 장치와의 결합을 용이하게 한다. 검사 후, 칩(701)은 칩의 앞면이 회로 패널의 표면을 마주보도록 회로 패널(770)(도 28)에 "플립 칩(flip chip)" 배열로 탑재될 수도 있다. 솔더 매스는 칩의 접점과 회로 패널의 사이에 배치되며, 칩의 접점과 회로 패널의 접촉 패드(772) 사이에 솔더 조인트를 형성하도록 환류된다. 여기에서도, 그 결과의 솔더 조인트(774)는 솔더 조인트 내에 밀봉된 포스트를 남겨둔 채로 패드(711)의 전체 범위를 덮는다.
본 발명의 사상에서 벗어나지 않고 전술한 특징의 이러한 변형 및 조합과 기 타 다른 변형 및 조합이 이루어질 수 있으며, 바람직한 실시예에 대한 전술한 설명은 청구범위에 한정된 바와 같은 본 발명의 요지를 제한하기 위한 것이 아니라 예시를 목적으로 하는 것임을 이해하여야 한다.

Claims (30)

  1. 칩 조립체를 조립하는 방법에 있어서,
    (a) 유전체 구조부의 제1 표면이 몰드의 작업 표면에 의해 성형되도록 상기 유전체 구조부를 형성하는 단계;
    (b) 상기 유전체 구조부의 상기 제1 표면이 웨이퍼 요소의 반대쪽을 향하고, 상기 유전체 구조부의 제2 표면이 상기 웨이퍼 요소를 향하도록, 하나 이상의 칩 영역을 포함하는 상기 웨이퍼 요소의 표면 상으로 상기 유전체 구조부를 이송(transfer)하는 단계;
    (c) 상기 유전체 구조부의 상기 제1 표면 상에 단자를 제공하는 단계; 및
    (d) 상기 단자를 상기 웨이퍼 요소의 접점에 전기 접속시키는 단계
    를 포함하는 칩 조립체 제조 방법.
  2. 제1항에 있어서,
    상기 유전체 구조부를 형성하는 단계는, 상기 유전체 구조부에 상기 제2 표면의 반대쪽으로 돌출하는 서로 이격되어 있는 복수의 범프(bump)를 제공하는 단계를 포함하며,
    상기 단자를 제공하는 단계는 상기 단자의 적어도 일부를 상기 범프 상에 제공하는 단계를 포함하는,
    칩 조립체 제조 방법.
  3. 제2항에 있어서,
    상기 유전체 구조부는 상기 범프 사이에 갭을 포함하는, 칩 조립체 제조 방법.
  4. 제3항에 있어서,
    상기 범프의 적어도 일부는 상기 유전체 구조부의 다른 부분으로부터 떨어져 있는 고립된 범프이며,
    상기 방법은, 상기 형성하는 단계와 상기 이송하는 단계 사이에, 상기 고립된 범프를 상기 유전체 구조부의 다른 부분에 관련된 위치에 유지하는 단계를 더 포함하는,
    칩 조립체 제조 방법.
  5. 제4항에 있어서,
    상기 유전체 구조부는 상기 고립된 범프만으로 구성되는, 칩 조립체 제조 방법.
  6. 제3항에 있어서,
    상기 형성하는 단계는, 상기 제1 표면으로 떨어져 상기 유전체 구조부 내에 캐비티를 형성하도록 수행되며,
    상기 단자를 제공하는 단계는, 상기 단자의 적어도 일부를 상기 캐비티와 정렬 상태로 제공하도록 수행되는,
    칩 조립체 제조 방법.
  7. 제6항에 있어서,
    상기 캐비티의 적어도 일부와 연통하는 통기구를 상기 칩 조립체의 외측에 개방 상태로 제공하는 단계를 더 포함하는, 칩 조립체 제조 방법.
  8. 제1항에 있어서,
    상기 단자를 제공하는 단계는, 상기 형성하는 단계 동안, 금속층이 상기 유전체 구조부의 제1 표면과 상기 몰드 사이에 배치되도록 상기 몰드의 상기 작업 표면 상에 상기 금속층을 제공하는 단계와, 상기 이송하는 단계 동안 상기 금속층을 상기 유전체 구조부와 함께 이송하는 단계를 포함하는, 칩 조립체 제조 방법.
  9. 제1항에 있어서,
    상기 단자를 제공하는 단계는, 상기 이송하는 단계 후에 상기 유전체 구조부의 상기 제1 표면 상에 금속층을 증착하는 단계를 포함하는, 칩 조립체 제조 방법.
  10. 제9항에 있어서,
    상기 금속층을 증착하는 단계는, 상기 금속층의 일부분을, 상기 웨이퍼 요소 의 앞면 및 상기 앞면에 노출되어 있는 상기 웨이퍼 요소의 접점 상에 증착하는 단계와, 상기 금속층이 복수의 분리된 금속 요소를 포함하도록 패터닝하는 단계를 포함하며, 각각의 상기 복수의 분리된 금속 요소는 상기 유전체 구조부 상의 단자와, 상기 단자를 상기 웨이퍼 요소의 접점에 연결하는 트레이스를 포함하는, 칩 조립체 제조 방법.
  11. 제10항에 있어서,
    상기 금속층을 증착하는 단계는, 실질적으로 연속하는 층을 형성하는 단계를 포함하며, 상기 패터닝하는 단계는, 상기 분리된 금속 요소를 형성하기 위해 상기 연속하는 층을 분할하는 단계를 포함하는, 칩 조립체 제조 방법.
  12. 제10항에 있어서,
    상기 금속층을 증착하는 단계는, 서로 분리된 상기 금속 요소를 형성하기 위해 금속을 선택적으로 증착하는 단계를 포함하는, 칩 조립체 제조 방법.
  13. 제1항에 있어서,
    상기 이송하는 단계는, 상기 형성하는 단계 후에, 상기 유전체 구조부가 위에 위치되어 있는 상기 몰드를 상기 웨이퍼 요소의 상기 앞면 위에 위치시키는 단계와, 상기 유전체 구조부의 상기 제2 표면을 상기 웨이퍼 요소의 상기 앞면에 본딩하는 단계와, 상기 몰드를 제거하는 단계를 포함하는, 칩 조립체 제조 방법.
  14. 제13항에 있어서,
    상기 몰드와 상기 웨이퍼 요소는 실질적으로 동일한 열팽창률을 갖는, 칩 조립체 제조 방법.
  15. 제1항에 있어서,
    상기 형성하는 단계는, 경화되지 않은 환류 가능한 유전체 재료를 상기 작업 표면 상에 증착하는 단계와, 상기 유전체 재료를 경화시키는 단계를 포함하는, 칩 조립체 제조 방법.
  16. 제15항에 있어서,
    상기 작업 표면은 복수의 오목부 및 상기 오목부 사이의 랜드 영역(land region)을 포함하며,
    상기 형성하는 단계는, 상기 경화시키는 단계의 완료 전에 상기 랜드 영역으로부터 상기 유전체 재료를 제거하는 단계를 더 포함하는,
    칩 조립체 제조 방법.
  17. 제15항에 있어서,
    상기 경화시키는 단계는, 상기 유전체 재료의 일부분을 경화되지 않은 상태로 유지하도록, 상기 경화되지 않은 유전체 재료를 방사선 에너지에 선택적으로 노 출시키는 단계를 포함하며,
    상기 형성하는 단계는 상기 유전체 재료의 상기 경화되지 않은 일부분을 제거하는 단계를 포함하는,
    칩 조립체 제조 방법.
  18. 제1항에 있어서,
    상기 형성하는 단계는 상기 층을 관통하여 연장하는 통기구를 형성하는 단계를 포함하는, 칩 조립체 제조 방법.
  19. 제1항에 있어서,
    상기 웨이퍼 요소는 복수의 칩 영역을 포함하며,
    상기 방법은, 상기 이송하는 단계 후에 복수의 유닛을 형성하기 위해 상기 웨이퍼 및 상기 유전체 구조부를 절단하는 단계를 포함하며, 각각의 상기 복수의 유닛은, 하나 이상의 상기 칩 영역 및 상기 유전체 구조부의 일부분을 포함하는,
    칩 조립체 제조 방법.
  20. 미소전자 소자에 있어서,
    몸체부 및 상기 몸체부 상에 설치된 단자를 포함하며, 각각의 상기 단자는 전기 도전성 패드 및 상기 패드 상의 전기 도전성 포스트를 포함하며, 상기 전기 도전성 포스트는 상기 몸체부의 반대쪽으로 상방향으로 돌출하는, 미소전자 소자.
  21. 제20항에 있어서,
    상기 몸체부 상에 위치되며, 상기 패드가 개구부를 통해 노출되도록 상기 패드와 정렬된 상기 개구부를 갖는 층을 더 포함하며,
    상기 포스트는 상기 층 위에서 돌출되어 있는,
    미소전자 소자.
  22. 제21항에 있어서,
    상기 층은 솔더 마스크층인, 미소전자 소자.
  23. 제22항에 있어서,
    상기 몸체부는, 앞면을 갖는 칩과, 상기 칩의 상기 앞면 위에 위치하는 유전체 구조부를 포함하며, 상기 단자가 상기 유전체 구조부 상에 설치되는, 미소전자 소자.
  24. 제23항에 있어서,
    상기 유전체 구조부는 칩의 반대쪽으로 상방향으로 돌출하는 복수의 범프를 포함하며, 상기 단자의 포스트가 상기 범프로부터 돌출하도록 상기 단자의 상기 패드가 상기 범프 상에 배치되는, 미소전자 소자.
  25. 제24항에 있어서,
    상기 단자의 상기 패드로부터 연장하고 상기 칩을 향해 상기 범프를 따라 하방향으로 연장하는 전기 도전성 스트립과, 상기 스트립을 적어도 부분적으로 덮고, 상기 단자의 상기 패드와 정렬된 개구부를 갖는 솔더 마스크층을 더 포함하는, 미소전자 소자.
  26. 제25항에 있어서,
    각각의 상기 범프는 상기 칩으로부터 떨어져 위치한 상단부(top end)를 가지며, 상기 단자의 상기 패드는 상기 범프의 상기 상단부 위에 배치되며, 상기 솔더 마스크는 실질적으로 상기 범프의 상기 상단부까지 연장하는, 미소전자 소자.
  27. 미소전자 소자를 검사하는 방법으로서,
    상기 미소전자 소자는, 몸체부 및 상기 몸체부 상에 설치된 단자를 포함하며, 각각의 상기 단자는 전기 도전성 패드 및 상기 패드 상에서 상기 몸체부의 반대쪽으로 상방향으로 돌출하는 전기 도전성 포스트를 포함하며,
    상기 방법은, 상기 단자의 상기 포스트가 검사 장치의 접촉 패드에 맞닿게 되도록 상기 미소전자 소자를 상기 검사 장치와 결합하는 단계를 포함하는,
    미소전자 소자의 검사 방법.
  28. 제26항에 있어서,
    상기 결합하는 단계는, 상기 미소전자 소자와 상기 검사 장치를 서로를 향해 압박하는 단계를 포함하는, 미소전자 소자의 검사 방법.
  29. 제27항에 있어서,
    상기 검사 장치로부터 상기 미소전자 소자를 제거하는 단계와, 도전성의 본딩 재료의 매스가 상기 단자의 상기 패드와 기판의 접촉 패드 사이에 연장하도록, 상기 단자를 상기 기판의 상기 접촉 패드에 본딩하는 단계를 더 포함하는, 미소전자 소자의 검사 방법.
  30. 제29항에 있어서,
    상기 본딩하는 단계는, 상기 포스트가 상기 본딩 재료의 상기 매스 내에 위치되도록 수행되는, 미소전자 소자의 검사 방법.
KR1020087018403A 2005-12-27 2006-12-26 컴플라이언트 단자 탑재부를 갖는 미소전자 소자 및 그제조 방법 KR101411482B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/318,846 US7534652B2 (en) 2005-12-27 2005-12-27 Microelectronic elements with compliant terminal mountings and methods for making the same
US11/318,846 2005-12-27
PCT/US2006/049202 WO2007076099A2 (en) 2005-12-27 2006-12-26 Microelectronic elements with compliant terminal mountings and methods for making the same

Publications (2)

Publication Number Publication Date
KR20080091163A true KR20080091163A (ko) 2008-10-09
KR101411482B1 KR101411482B1 (ko) 2014-06-24

Family

ID=38192647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087018403A KR101411482B1 (ko) 2005-12-27 2006-12-26 컴플라이언트 단자 탑재부를 갖는 미소전자 소자 및 그제조 방법

Country Status (5)

Country Link
US (1) US7534652B2 (ko)
JP (1) JP5695294B2 (ko)
KR (1) KR101411482B1 (ko)
CN (1) CN101346812B (ko)
WO (1) WO2007076099A2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928582B2 (en) * 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
JP4572376B2 (ja) * 2007-07-30 2010-11-04 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
KR101022912B1 (ko) * 2008-11-28 2011-03-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
JP4737466B2 (ja) * 2009-02-09 2011-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法
US8710680B2 (en) * 2010-03-26 2014-04-29 Shu-Ming Chang Electronic device package and fabrication method thereof
US8198739B2 (en) 2010-08-13 2012-06-12 Endicott Interconnect Technologies, Inc. Semi-conductor chip with compressible contact structure and electronic package utilizing same
US8643196B2 (en) 2011-07-27 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for bump to landing trace ratio
CN102931158B (zh) * 2012-11-08 2015-12-09 南通富士通微电子股份有限公司 芯片封装结构
US9589815B2 (en) 2012-11-08 2017-03-07 Nantong Fujitsu Microelectronics Co., Ltd. Semiconductor IC packaging methods and structures
US11495560B2 (en) * 2015-08-10 2022-11-08 X Display Company Technology Limited Chiplets with connection posts
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US10103069B2 (en) 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
KR101802378B1 (ko) * 2016-06-30 2017-11-29 한국생산기술연구원 솔더범프 제조용 지그, 플립칩 접합방법 및 이에 의하여 형성된 플립칩
US10222698B2 (en) 2016-07-28 2019-03-05 X-Celeprint Limited Chiplets with wicking posts
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
US10103114B2 (en) * 2016-09-21 2018-10-16 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US10529788B2 (en) * 2017-06-05 2020-01-07 Samsung Display Co., Ltd. Pattern structure for display device and manufacturing method thereof
US11410875B2 (en) * 2018-12-19 2022-08-09 Texas Instruments Incorporated Fan-out electronic device
KR20220041430A (ko) 2020-09-25 2022-04-01 삼성전자주식회사 Ubm층을 가지는 팬 아웃 반도체 패키지
CN113370691A (zh) * 2021-06-11 2021-09-10 深圳市华仁三和科技有限公司 一种micro-LED显示器显示单元的阻光结构制作工艺及阻光结构

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US5810609A (en) * 1995-08-28 1998-09-22 Tessera, Inc. Socket for engaging bump leads on a microelectronic device and methods therefor
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
AU7491598A (en) * 1997-05-15 1998-12-08 Formfactor, Inc. Lithographically defined microelectronic contact structures
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
DE10059178C2 (de) * 2000-11-29 2002-11-07 Siemens Production & Logistics Verfahren zur Herstellung von Halbleitermodulen sowie nach dem Verfahren hergestelltes Modul
US6444489B1 (en) * 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
JP3642414B2 (ja) * 2001-02-08 2005-04-27 シャープ株式会社 半導体装置およびその製造方法
JP2003077949A (ja) * 2001-09-04 2003-03-14 Sharp Corp 半導体装置の外部接続電極形成方法およびこれに用いられる板状治具
JP2003124393A (ja) * 2001-10-17 2003-04-25 Hitachi Ltd 半導体装置およびその製造方法
JP4288954B2 (ja) * 2003-02-06 2009-07-01 ソニー株式会社 欠陥検出回路及び欠陥検出方法
US7005751B2 (en) * 2003-04-10 2006-02-28 Formfactor, Inc. Layered microelectronic contact and method for fabricating same
DE10318074B4 (de) * 2003-04-17 2009-05-20 Qimonda Ag Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
WO2005065207A2 (en) * 2003-12-30 2005-07-21 Tessera, Inc. Microelectronic packages and methods therefor
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US7453139B2 (en) * 2005-12-27 2008-11-18 Tessera, Inc. Compliant terminal mountings with vented spaces and methods

Also Published As

Publication number Publication date
WO2007076099A2 (en) 2007-07-05
CN101346812B (zh) 2012-05-09
KR101411482B1 (ko) 2014-06-24
JP5695294B2 (ja) 2015-04-01
CN101346812A (zh) 2009-01-14
US20070145550A1 (en) 2007-06-28
US7534652B2 (en) 2009-05-19
WO2007076099A3 (en) 2007-08-23
JP2009521818A (ja) 2009-06-04

Similar Documents

Publication Publication Date Title
KR101411482B1 (ko) 컴플라이언트 단자 탑재부를 갖는 미소전자 소자 및 그제조 방법
US5915170A (en) Multiple part compliant interface for packaging of a semiconductor chip and method therefor
US6190940B1 (en) Flip chip assembly of semiconductor IC chips
US4494688A (en) Method of connecting metal leads with electrodes of semiconductor device and metal lead therefore
KR100241573B1 (ko) 반도체 웨이퍼
KR100209994B1 (ko) 칩 사이즈 패키지형 반도체 장치의 제조 방법
US5633535A (en) Spacing control in electronic device assemblies
US10037966B2 (en) Semiconductor device and manufacturing method therefor
US7413926B2 (en) Methods of making microelectronic packages
US8138020B2 (en) Wafer level integrated interconnect decal and manufacturing method thereof
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
JP2004186700A (ja) 半導体チップの順応性インターフェース
JP2007516602A (ja) 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法
KR100363361B1 (ko) 기판과 반도체칩의 접속구조 및 그 제조방법
US7378333B2 (en) Semiconductor device and manufacturing method thereof
JPH10178145A (ja) 半導体装置及びその製造方法並びに半導体装置用絶縁基板
US8378487B2 (en) Wafer level chip package and a method of fabricating thereof
US6959489B2 (en) Methods of making microelectronic packages
EP0714553B1 (en) Method of forming electrically conductive polymer interconnects on electrical substrates
KR20080083024A (ko) 통기 공간을 갖는 컴플라이언트 단자 탑재부 및 그 제조방법
US20040256719A1 (en) MEMS micro-cap wafer level chip scale package
JP2002164386A (ja) Ｉｃ実装用基板とその製造方法及びｉｃ実装用基板へのｉｃ実装方法
JPH02280349A (ja) バンプの形成方法およびバンプの接続方法
JP2002026188A (ja) ボールグリッドアレイ型半導体装置の製造方法
JPH11145320A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20080725

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20111208

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130501

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20140102

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20130501

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20140128

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20140102

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20140319

Appeal identifier: 2014101000522

Request date: 20140128

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20140128

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20140128

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20130830

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20140319

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20140228

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140618

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140618

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170612

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170612

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190611

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20190611

Start annual number: 6

End annual number: 6

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20210329