[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20080091940A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20080091940A
KR20080091940A KR1020070035052A KR20070035052A KR20080091940A KR 20080091940 A KR20080091940 A KR 20080091940A KR 1020070035052 A KR1020070035052 A KR 1020070035052A KR 20070035052 A KR20070035052 A KR 20070035052A KR 20080091940 A KR20080091940 A KR 20080091940A
Authority
KR
South Korea
Prior art keywords
semiconductor package
data
chip
input
pads
Prior art date
Application number
KR1020070035052A
Other languages
English (en)
Inventor
추신호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070035052A priority Critical patent/KR20080091940A/ko
Publication of KR20080091940A publication Critical patent/KR20080091940A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Databases & Information Systems (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로서, 멀티-칩 패키지(Multi-Chip Package)에서 디램의 데이터 대역폭, SDR(Single Data Rate) 칩, 또는 DDR(Double Data Rate) 칩의 옵션 정보를 프로그램적인 방법으로 변경할 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 다수의 칩이 적층된 반도체 패키지에 있어서, 다수의 칩 각각에 포함되어 데이터의 입/출력이 이루어지는 입/출력 패드를 포함하고, 다수의 칩 중 제 1칩에 설정된 프로그램 코드에 따라 나머지 다수의 칩에 포함된 입/출력 패드의 옵션 정보를 변경하는 것을 특징으로 한다.

Description

반도체 패키지{Semiconductor package}
도 1a 내지 도 1c는 종래의 반도체 패키지에서 입/출력 데이터 대역폭에 따른 멀티 칩 패키지 연결 구조를 나타낸 도면.
도 2a 및 도 2b는 종래의 반도체 패키지에서 SDR/DDR 멀티 칩 패키지 연결 구조를 나타낸 도면.
도 3은 본 발명에 따른 반도체 패키지에서 멀티 칩 패키지의 연결 구조를 나타낸 도면.
도 4는 도 3의 옵션 제어부에 관한 상세 구성도.
도 5는 본 발명에 따른 반도체 패키지의 다른 실시예.
본 발명은 반도체 패키지에 관한 것으로서, 멀티-칩 패키지(Multi-Chip Package)에서 디램의 데이터 대역폭, SDR(Single Data Rate) 칩, 또는 DDR(Double Data Rate) 칩의 옵션을 프로그램적인 방법으로 변경할 수 있도록 하는 기술이다.
최근 들어 전기, 전자 제품의 고성능화가 진행됨에 따라 고용량의 반도체 모 듈을 제공하기 위한 다양한 기술들이 연구 개발되고 있다. 여기서, 고용량의 반도체 모듈을 구현할 수 있는 방법으로는 소자의 고집적화를 이루는 방법과, 스택 구조로 패키지를 제조하는 방법, 그리고 패키지의 크기 감소를 통해 한정된 크기의 인쇄회로 기판에 더 많은 수의 패키지가 실장 되도록 하는 방법 등이 있다. 이러한 다양한 기술에 대응하여 현재 TSOP(Thin Small Outline Package), FBGA(Fine pitch Ball Grid Array), MCP(Multi Chip Package) 등 다양한 종류의 패키지가 개발되었다.
또한, 멀티 미디어 시스템의 고속화, 소형화 추세에 따라 그 내부에 실장 되는 부품들도 소형화되고 있다. 예를 들면, 반도체 IC의 경우 메모리칩의 축소를 통해 소형화를 꾀하고 있으며, 하나의 패키지에 여러 개의 칩을 탑재함으로써 보드(Board) 실장 효율을 증가시킨다.
이와 같이 하나의 패키지에 각기 서로 다른 기능을 갖는 여러 개의 칩을 탑재한 패키지를 일반적으로 멀티 칩 패키지(Multi Chip Package;MCP)라 한다. 멀티 칩 패키지 내부 각각의 칩은 하나의 기판에 부착되고 서로 전기적으로 연결되어 하나의 기능을 수행하게 된다. 이러한 멀티-칩 패키지된 반도체 장치는 하나의 패키지 안에 다수의 반도체 장치를 구비할 수 있어, 적용되는 시스템의 크기를 크게 줄일 수 있다.
도 1a 내지 도 1c는 종래의 반도체 패키지에서 입/출력 데이터 대역폭에 따른 멀티 칩 패키지 연결 구조를 나타낸 도면이다.
도 1a는 디램과 플래시가 적층된 멀티-칩 패키지에서 데이터 대역폭이 X8인 경우의 연결 구조를 나타낸다. 도 1a에서 데이터 대역폭이 X32인 패드 P1가 접지전압 vss 인가단에 연결되고, 데이터 대역폭이 X8인 패드 P2가 전원전압 vdd 인가단에 연결된 경우 멀티 칩 패키지가 X8 모드로 동작하게 된다.
도 1b는 디램과 플래시가 적층된 멀티-칩 패키지에서 데이터 대역폭이 X16인 경우의 연결 구조를 나타낸다. 도 1b에서 데이터 대역폭이 X32인 패드 P1와, 데이터 대역폭이 X8인 패드 P2가 접지전압 vss 인가단에 연결된 경우 멀티 칩 패키지가 X16 모드로 동작하게 된다.
도 1c는 디램과 플래시가 적층된 멀티-칩 패키지에서 데이터 대역폭이 X32인 경우의 연결 구조를 나타낸다. 도 1c에서 데이터 대역폭이 X32인 패드 P1가 전원전압 vdd 인가단에 연결되고, 데이터 대역폭이 X8인 패드 P2가 접지전압 vss 인가단에 연결된 경우 멀티 칩 패키지가 X32 모드로 동작하게 된다.
도 1a 내지 도 1c의 반도체 장치는 디램과 플래시 칩이 2중으로 탑재되며, 각각의 칩에 데이터를 입/출력하기 위한 입/출력(Input/Output) 패드 P1,P2를 포함한다. 여기서, 입/출력 패드 P1,P2는 칩 외부의 본드핑거와 금속와이어를 통해 전기적으로 연결된다.
그런데, 종래에는 디램과 플래시가 적층된 멀티-칩 패키지에서 데이터 대역폭을 결정할 경우, 도 1a 내지 도 1c와 같이 본딩 옵션(Bonding Option)이나 퓨즈 옵션(Fuse Option)을 이용하여 전원단과 패드 P1,P2를 선택적으로 연결하였다. 이에 따라, 본딩 또는 퓨즈 커팅을 통해 데이터 대역폭이 한번 결정되어 고정되면 더 이상 데이터 대역폭을 변경할 수가 없게 된다.
한편, 반도체 메모리 소자는 그 집적도의 증가와 더불어 그 동작 속도의 향상을 위하여 계속적으로 개선되어 왔다. 특히, DRAM(Dynamic Random Access Memory) 중에는, 그 동작 속도를 향상시키기 위하여 메모리칩 외부에서 주어지는 클록과 동기되어 동작할 수 있는 소위 싱크로너스(Synchronous) DRAM(이하 'SDRAM'이라 칭함)이 등장하기에 이르렀다.
통상적인 SDRAM 중의 하나는, 칩 외부로부터의 클록의 상승 에지(rising edge)에 동기되어 하나의 데이터 핀에서 클록의 한 주기에 걸쳐 하나의 데이터를 입출력하는 이른바 SDR(single data rate) SDRAM이다. 그런데, 상기한 바와 같은 SDR SDRAM 역시 고속 동작을 요구하는 시스템의 속도를 만족하기에는 불충분하다.
이에 따라, 하나의 클록 주기에 두 개의 데이터를 처리하는 방식(double data rate ; DDR)이 제안되었다. 이러한 DDR SDRAM의 각 데이터 핀에서는, 외부에서 입력되는 클록의 상승 에지(rising edge)와 하강 에지(falling edge)에 동기되어 연속적으로 두 개의 데이터가 입출력된다. 따라서, 클록의 주파수를 증가시키지 않더라도 종래의 SDR SDRAM에 비하여 최소한 두 배 이상의 대역폭(band width)을 구현할 수 있어 그만큼 고속동작이 구현 가능하다.
도 2a 및 도 2b는 종래의 반도체 패키지에서 SDR/DDR 멀티 칩 패키지 연결 구조를 나타낸 도면이다.
도 2a는 디램과 플래시가 적층된 멀티-칩 패키지에서 SDR 동작 모드를 선택하는 경우의 연결 구조를 나타낸다. 도 2a에서 DDR 동작 모드를 선택하기 위한 패드 P3가 접지전압 vss 인가단에 연결된 경우 멀티 칩 패키지가 SDR 동작 모드로 동 작하게 된다.
도 2b는 디램과 플래시가 적층된 멀티-칩 패키지에서 DDR 동작 모드를 선택하는 경우의 연결 구조를 나타낸다. 도 2b에서 DDR 동작 모드를 선택하기 위한 패드 P3가 접원전압 vdd 인가단에 연결된 경우 멀티 칩 패키지가 DDR 동작 모드로 동작하게 된다.
도 2a 및 도 2b의 반도체 장치는 디램과 플래시 칩이 2중으로 탑재되며, 각각의 칩에 데이터를 입/출력하기 위한 입/출력(Input/Output) 패드 P3를 포함한다. 여기서, 입/출력 패드 P3는 칩 외부의 본드핑거와 금속와이어를 통해 전기적으로 연결된다.
그런데, 종래에는 디램과 플래시가 적층된 멀티-칩 패키지에서 SDR/DDR 동작 모드를 결정할 경우, 도 2a 및 도 2b와 같이 본딩 옵션(Bonding Option)이나 퓨즈 옵션(Fuse Option)을 이용하여 전원단과 패드 P3를 선택적으로 연결하였다. 이에 따라, 본딩 또는 퓨즈 커팅을 통해 동작 모드가 한번 결정되어 고정되면 더 이상 동작 모드를 변경할 수가 없게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 멀티-칩 패키지(Multi-Chip Package)에서 디램의 데이터 대역폭, SDR(Single Data Rate) 칩, 또는 DDR(Double Data Rate) 칩의 옵션을 프로그램적인 방법으로 변경할 수 있도록 하여 패키지의 옵션 변경이 용이하도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 반도체 패키지는, 다수의 칩이 적층된 반도체 패키지에 있어서, 다수의 칩 각각에 포함되어 데이터의 입/출력이 이루어지는 입/출력 패드를 포함하고, 다수의 칩 중 제 1칩에 설정된 프로그램 코드에 따라 나머지 다수의 칩에 포함된 입/출력 패드의 옵션 정보를 변경하는 것을 특징으로 한다.
또한, 본 발명은 다수의 칩이 적층된 반도체 패키지에 있어서, 데이터의 입/출력이 이루어지는 다수의 입/출력 패드를 포함하는 디램; 및 기설정된 프로그램 코드에 따라 입/출력 패드의 옵션 정보를 변경하는 플래시 칩을 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 3은 본 발명에 따른 반도체 패키지에서 멀티 칩 패키지의 연결 구조를 나타낸 도면이다.
본 발명은 디램과 플래시 칩이 2중으로 적층된 멀티-칩 패키지 구조를 갖는다. 그리고, 하부 레이어에 형성된 디램은 데이터를 입/출력하기 위한 입/출력(Input/Output) 패드 P4~P6를 그 내부 일정 영역에 포함한다.
여기서, 패드 P4,P5는 데이터의 대역폭을 결정하는 본딩 패드로서, 데이터 대역폭을 X32,X16,X8 등의 폭으로 결정하기 위해 사용되는 패드이다. 또한, 패드 P6는 디램의 동작 모드 중 SDR/DDR 동작 모드를 선택하기 위해 사용되는 패드이다.
또한, 상부 레이어에 형성된 플래시 칩은 데이터를 입/출력하기 위한 입/출 력 패드 P7~P9와, 옵션 제어부(100)를 그 내부 일정 영역에 포함한다. 여기서, 패드 P7은 디램의 패드 P4와 대응하여 연결되고, 패드 P8은 디램의 패드 P5와 대응하여 연결되며, 패드 P9는 디램의 패드 P6과 대응하여 연결된다. 옵션 제어부(100)는 입/출력 패드 P7~P9의 상태를 제어하여 프로그램적인 방법을 통해 디램의 옵션 상태를 결정하기 위한 구성이다.
도 4는 도 3의 옵션 제어부(100)에 관한 상세 구성도이다.
옵션 제어부(100)는 프로그램 제어부(110)와, 복수개의 스페어 셀 C1~C3 및 복수개의 버퍼(121~123)를 포함한다.
여기서, 프로그램 제어부(110)는 멀티-칩 패키지(Multi-Chip Package)에서 디램의 데이터 대역폭, SDR(Single Data Rate) 칩, 또는 DDR(Double Data Rate) 칩의 옵션 정보 등을 프로그래밍하여 저장한다. 그리고, 복수개의 스페어 셀 C1~C3은 프로그램 제어부(110)의 제어에 따라 상술된 옵션 정보 등을 데이터 "1" 또는 데이터 "0"의 형태로 저장한다. 여기서, 플래시 칩은 비휘발성으로 데이터를 저장하게 되므로, 전원의 오프시에도 기 프로그램된 데이터는 손실되지 않는다.
예를 들어, 스페어 셀 C1,C2은 프로그램 제어부(110)의 제어에 따라 데이터의 대역폭을 X32,X16,X8 등으로 설정하기 위한 데이터를 저장한다. 또한, 스페어 셀 C3은 프로그램 제어부(110)의 제어에 따라 디램의 동작 모드 중 SDR/DDR 동작 모드를 선택하기 위한 데이터를 저장한다.
즉, 데이터 대역폭이 X32, 동작모드가 SDR인 디램으로 멀티 칩 패키지를 구현하고자 할 경우를 가정한다. 이러한 경우, 디램의 옵션 패드 P4~P6가 각각 X32='하이', X8='로우', DDR='로우'로 설정되어야 한다. 따라서, 프로그램 제어부(110)는 프로그램된 코드에 따라 스페어 셀 C1에 '하이' 데이터를 라이트하고, 스페어 셀 C2,C3에 각각 '로우' 데이터를 라이트한다.
버퍼(121~123)는 스페어 셀 C1~C3에 라이트된 데이터를 버퍼링하여 출력한다. 플래시 칩의 입/출력 패드 P7~P9는 버퍼(121~123)의 출력과 연결되고, 본딩 옵션을 통해 디램의 패드 P4~P6와 연결된다. 이에 따라, 디램의 패드 P4에는 '하이' 데이터가 출력되고, 패드 P5,P6에는 '로우' 데이터가 출력되어 데이터 대역폭이 X32, 동작모드가 SDR인 디램으로 동작할 수 있게 된다.
한편, 데이터 대역폭이 X32, 동작모드가 SDR인 디램의 옵션 정보를 데이터 대역폭이 X16, 동작모드가 DDR인 디램으로 변경하고자 할 경우, 프로그램 제어부(110)의 기저장된 프로그램 코드를 삭제한다. 그리고, 프로그램 제어부(110)에 설정된 새로운 옵션 정보에 따라 스페어 셀 C1~C3에 새로운 데이터를 라이트하게 된다.
즉, 데이터 대역폭이 X16, 동작모드가 DDR인 디램을 구현하고자 할 경우, 디램의 옵션 패드 P4~P6가 각각 X32='로우', X8='로우', DDR='하이'로 설정되어야 한다. 따라서, 프로그램 제어부(110)는 프로그램된 코드에 따라 스페어 셀 C1,C2에 각각 '로우' 데이터를 라이트하고, 스페어 셀 C3에 '하이' 데이터를 라이트한다.
버퍼(121~123)는 스페어 셀 C1~C3에 라이트된 데이터를 버퍼링하여 출력한다. 플래시 칩의 입/출력 패드 P7~P9는 버퍼(121~123)의 출력과 연결되고, 본딩 옵션을 통해 디램의 패드 P4~P6와 연결된다. 이에 따라, 디램의 패드 P4,P5에는 ' 로우' 데이터가 출력되고, 패드 P6에는 '하이' 데이터가 출력되어 데이터 대역폭이 X16, 동작모드가 DDR인 디램으로 동작할 수 있게 된다.
이러한 본 발명은 데이터의 대역폭이 X8,X16, 또는 X32인 칩이 2개 층으로 적층된 구조의 반도체 패키지에 적용되는 구성을 도시하였다. 하지만, 본 발명은 이에 한정되는 것이 아니라, 데이터의 대역폭이 X8,X16, 또는 X32 및 그 외의 데이터 대역폭이 되는 경우에도 용이하게 설계될 수 있으며, 반도체 패키지의 칩이 2개 층, 4개 층, 또는 그 외의 층으로 적응되는 경우에도 옵션 제어부(100) 및 패드의 구성은 충분히 설계 가능하다.
또한, 이러한 본 발명은 스택 또는 멀티-칩 패키지에 적용되는 것을 그 실시예로 설명하였지만, 본 발명은 이에 한정되는 것이 아니라 디램(DRAM)+디램 구조, 디램+낸드 플래시(NAND Flash) 구조 또는 도 5에서와 같이 디램(DRAM)+제어기(Controller)인 시스템 인 패키지(System In Package;SIP) 구조 등에서도 적용될 수 있다. 시스템 인 패키지에서는 제어기의 입/출력 패드를 디램의 패드와 연결하게 된다.
이상에서 설명한 바와 같이, 본 발명은 멀티-칩 패키지(Multi-Chip Package)에서 디램의 데이터 대역폭, SDR(Single Data Rate) 칩, 또는 DDR(Double Data Rate) 칩의 옵션을 프로그램적인 방법으로 변경할 수 있도록 하여 패키지의 옵션 변경이 용이하도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라 면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (21)

  1. 다수의 칩이 적층된 반도체 패키지에 있어서,
    상기 다수의 칩 각각에 포함되어 데이터의 입/출력이 이루어지는 입/출력 패드를 포함하고,
    상기 다수의 칩 중 제 1칩에 설정된 프로그램 코드에 따라 나머지 다수의 칩에 포함된 상기 입/출력 패드의 옵션 정보를 변경하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1항에 있어서, 상기 제 1칩은 플래시 칩인 것을 특징으로 하는 반도체 패키지.
  3. 제 1항에 있어서, 상기 제 1칩은 제어기인 것을 특징으로 하는 반도체 패키지.
  4. 제 1항에 있어서, 상기 나머지 다수의 칩은 디램인 것을 특징으로 하는 반도체 패키지.
  5. 제 1항에 있어서, 상기 옵션 정보는 데이터 대역폭 정보인 것을 특징으로 하는 반도체 패키지.
  6. 제 1항에 있어서, 상기 옵션 정보는 SDR/DDR 동작 모드 정보인 것을 특징으로 하는 반도체 패키지.
  7. 제 1항에 있어서, 상기 입/출력 패드는 상기 다수의 칩 내부에 형성됨을 특징으로 하는 반도체 패키지.
  8. 제 1항에 있어서, 상기 제 1칩에 포함된 다수의 패드는 상기 나머지 다수의 칩에 포함된 다수의 패드와 일대일 대응하여 연결되는 것을 특징으로 하는 반도체 패키지.
  9. 제 1항에 있어서, 상기 제 1칩은
    상기 데이터의 입/출력이 이루어지는 다수의 패드; 및
    상기 프로그램 코드에 따라 상기 옵션 정보를 변경하여 상기 다수의 패드에 출력하는 옵션 제어부를 포함하는 것을 특징으로 하는 반도체 패키지.
  10. 제 9항에 있어서, 상기 옵션 제어부는
    상기 옵션 정보를 프로그램하여 저장하는 프로그램 제어부;
    상기 프로그램 제어부에 저장된 프로그램 코드에 따라 상기 옵션 정보에 대응하는 각각의 데이터를 라이트하는 복수개의 스페어 셀; 및
    상기 복수개의 스페어 셀로부터의 출력을 버퍼링하여 상기 다수의 패드에 출력하는 복수개의 버퍼를 포함하는 것을 특징으로 하는 반도체 패키지.
  11. 제 10항에 있어서, 상기 복수개의 스페어 셀은 상기 데이터의 대역폭을 설정하기 위한 데이터가 저장되는 것을 특징으로 하는 반도체 패키지.
  12. 제 10항에 있어서, 상기 복수개의 스페어 셀은 SDR/DDR 동작 모드를 선택하기 위한 데이터가 저장되는 것을 특징으로 하는 반도체 패키지.
  13. 다수의 칩이 적층된 반도체 패키지에 있어서,
    데이터의 입/출력이 이루어지는 다수의 입/출력 패드를 포함하는 디램; 및
    기설정된 프로그램 코드에 따라 상기 입/출력 패드의 옵션 정보를 변경하는 플래시 칩을 포함하는 것을 특징으로 하는 반도체 패키지.
  14. 제 13항에 있어서, 상기 옵션 정보는 데이터 대역폭 정보인 것을 특징으로 하는 반도체 패키지.
  15. 제 13항에 있어서, 상기 옵션 정보는 SDR/DDR 동작 모드 정보인 것을 특징으로 하는 반도체 패키지.
  16. 제 13항에 있어서, 상기 입/출력 패드는 상기 디램의 내부에 형성됨을 특징으로 하는 반도체 패키지.
  17. 제 13항에 있어서, 상기 입/출력 패드는 상기 플래시 칩에 포함된 다수의 패드와 일대일 대응하여 연결되는 것을 특징으로 하는 반도체 패키지.
  18. 제 13항에 있어서, 상기 플래시 칩은
    상기 데이터의 입/출력이 이루어지는 다수의 패드; 및
    상기 프로그램 코드에 따라 상기 옵션 정보를 변경하여 상기 다수의 패드에 출력하는 옵션 제어부를 포함하는 것을 특징으로 하는 반도체 패키지.
  19. 제 18항에 있어서, 상기 옵션 제어부는
    상기 옵션 정보를 프로그램하여 저장하는 프로그램 제어부;
    상기 프로그램 제어부에 저장된 프로그램 코드에 따라 상기 옵션 정보에 대응하는 각각의 데이터를 라이트하는 복수개의 스페어 셀; 및
    상기 복수개의 스페어 셀로부터의 출력을 버퍼링하여 상기 다수의 패드에 출력하는 복수개의 버퍼를 포함하는 것을 특징으로 하는 반도체 패키지.
  20. 제 19항에 있어서, 상기 복수개의 스페어 셀은 상기 데이터의 대역폭을 설정하기 위한 데이터가 저장되는 것을 특징으로 하는 반도체 패키지.
  21. 제 19항에 있어서, 상기 복수개의 스페어 셀은 SDR/DDR 동작 모드를 선택하기 위한 데이터가 저장되는 것을 특징으로 하는 반도체 패키지.
KR1020070035052A 2007-04-10 2007-04-10 반도체 패키지 KR20080091940A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070035052A KR20080091940A (ko) 2007-04-10 2007-04-10 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070035052A KR20080091940A (ko) 2007-04-10 2007-04-10 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20080091940A true KR20080091940A (ko) 2008-10-15

Family

ID=40152277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070035052A KR20080091940A (ko) 2007-04-10 2007-04-10 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20080091940A (ko)

Similar Documents

Publication Publication Date Title
US11657868B2 (en) Multi-die memory device
US7872936B2 (en) System and method for packaged memory
US8637998B2 (en) Semiconductor chip and semiconductor device
KR101529675B1 (ko) 멀티 칩 패키지 메모리 장치
US20020088633A1 (en) Multi-chip memory devices, modules and control methods including independent control of memory chips
JP2010182368A (ja) 半導体装置
CN101325085B (zh) 存储器控制器以及优化存储器控制器的接合垫序列的方法
JP4836110B2 (ja) マルチチップモジュール
KR100949877B1 (ko) 반도체 패키지
US7693003B2 (en) Semiconductor package
KR100861185B1 (ko) 반도체 패키지
US20180068981A1 (en) Semiconductor apparatus and semiconductor system including the same
KR20080091940A (ko) 반도체 패키지
US10340255B2 (en) Semiconductor apparatus and semiconductor system including the same
JP2009146993A (ja) ボンディングパッド配置方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application