KR20070107520A

KR20070107520A - 통신 시스템에서 신호 송수신 장치 및 방법

Info

Publication number: KR20070107520A
Application number: KR1020060040134A
Authority: KR
Inventors: 박성은; 임치우; 박동식; 김재열; 최승훈; 경규범; 정홍실; 티에리 레스타블
Original assignee: 삼성전자주식회사
Priority date: 2006-05-03
Filing date: 2006-05-03
Publication date: 2007-11-07
Also published as: US7984364B2; WO2007126266A1; US20070283219A1; KR100975558B1

Abstract

본 발명은 통신 시스템의 신호 송신 장치에서, 정보 벡터를 입력받고, 상기 정보 벡터를 비이진 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호화 방식으로 부호화하여 비이진 LDPC 부호어로 생성한다.

비이진 LDPC 부호, 항등 행렬, 부호화 복잡도, 정보 파트, 제1패리티 파트, 제2패리티 파트

Description

통신 시스템에서 신호 송수신 장치 및 방법{APPARATUS AND METHOD FOR TRANSMITTING/RECEIVING SIGNAL IN A COMMUNICATION SYSTEM}

도 1은 비이진 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 송신 장치의 구조를 도시한 도면

도 2는 비이진 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 수신 장치의 구조를 도시한 도면

도 3은 일반적인 비이진 요소 행렬의 구조를 도시한 도면

도 4는 본 발명의 실시예에 따른 완전 하삼각 행렬 형태와 유사한 형태를 가지는 패리티 검사 행렬의 구조를 도시한 도면

도 5는 순열 행렬 Pⁱ의 구조를 도시한 도면

도 6은 비이진 순환 행렬을 사용한 도 4의 패리티 검사 행렬 구조를 도시한 도면

도 7은 도 6의 패리티 검사 행렬이 6개의 블록들을 포함하는 형태를 가질 경우를 도시한 도면

도 8a-도8b는 도 7의 행렬 B의 전치 행렬과, 행렬 E와, 행렬 T와, 행렬 T의 역행렬을 도시한 도면

도 9는 본 발명의 실시예에 따른 비이진 LDPC 부호를 부호화하는 과정을 도시한 순서도

도 10은 본 발명의 실시예에 따른 비이진 LDPC 부호를 부호화하는 부호화기 내부 구조를 도시한 도면

본 발명은 통신 시스템의 신호 송수신 장치 및 방법에 관한 것으로서, 특히 비이진(non-binary) 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호를 사용하는 통신 시스템에서 신호를 송수신하는 장치 및 방법에 관한 것이다.

차세대 통신 시스템은 패킷 서비스 통신 시스템(packet service communication system) 형태로 발전되어 왔으며, 패킷 서비스 통신 시스템은 버스트(burst)한 패킷 데이터(packet data)를 다수의 이동 단말기(MS: Mobile Station)들로 송신하는 시스템으로서, 대용량 데이터 송신에 적합하도록 설계되어 왔다. 또한, 차세대 통신 시스템에서는 채널 부호(channel code)로서 터보 부호(turbo code)와 함께 고속 데이터 송신시에 그 성능 이득이 우수한 것으로 알려져 있으며, 송신 채널에서 발생하는 잡음에 의한 오류를 효과적으로 정정하여 데이터 송신의 신뢰도를 높일 수 있는 장점을 가지는 비이진 LDPC 부호를 사용하는 것을 적극적으 로 고려하고 있다. 상기 비이진 LDPC 부호 사용을 적극적으로 고려하고 있는 차세대 통신 시스템으로는 IEEE(Institute of Electrical and Electronics Engineers) 802.16e 통신 시스템 및 IEEE 802.11n 통신 시스템 등이 있다.

그러면 여기서 도 1을 참조하여 비이진 LDPC 부호를 사용하는 일반적인 통신 시스템의 신호 송신 장치 구조에 대해서 설명하기로 한다.

상기 도 1은 비이진 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 송신 장치의 구조를 도시한 도면이다.

상기 도 1을 참조하면, 먼저 상기 신호 송신 장치는 부호화기(encoder)(111)와, 변조기(modulator)(113)와, 송신기(115)를 포함한다. 먼저, 상기 신호 송신 장치에서 송신하고자 하는 정보 벡터(information vector)(

)가 발생되면, 상기 정보 벡터(

)는 상기 부호화기(111)로 전달된다. 상기 부호화기(111)는 상기 정보 벡터(

)를 미리 설정되어 있는 부호화 방식으로 부호화하여 부호어 벡터(codeword vector)(

), 즉 비이진 LDPC 부호어로 생성한 후 상기 변조기(113)로 출력한다. 여기서, 상기 부호화 방식은 비이진 LDPC 부호화 방식이 되는 것이다. 상기 변조기(113)는 상기 부호어 벡터(

)를 미리 설정되어 있는 변조 방식으로 변조하여 변조 벡터(

)으로 생성하여 상기 송신기(115)로 출력한다. 상기 송신기(115)는 상기 변조기(113)에서 출력한 변조 벡터(

)를 입력하여 송신 신호 처리한 후 안테나를 통해 신호 수신 장치로 송신한다.

다음으로 도 2를 참조하여 비이진 LDPC 부호를 사용하는 일반적인 통신 시스템의 신호 수신 장치 구조에 대해서 설명하기로 한다.

상기 도 2는 비이진 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 수신 장치의 구조를 도시한 도면이다.

상기 도 2를 참조하면, 상기 신호 수신 장치는 수신기(211)와, 복조기(de-modulator)(213)와, 복호기(decoder)(215)를 포함한다. 먼저, 신호 송신 장치에서 송신한 신호는 상기 신호 수신 장치의 안테나를 통해 수신되고, 상기 안테나를 통해 수신된 신호는 상기 수신기(211)로 전달된다. 상기 수신기(211)는 상기 수신 신호를 수신 신호 처리한 후 그 수신 신호 처리된 수신 벡터(

)를 상기 복조기(213)로 출력한다. 상기 복조기(213)는 상기 수신기(211)에서 출력한 수신 벡터(

)를 입력하여 상기 신호 송신 장치의 변조기, 즉 변조기(113)에서 적용한 변조 방식에 상응하는 복조 방식으로 복조한 후 그 복조한 복조 벡터(

)를 상기 복호기(215)로 출력한다. 상기 복호기(215)는 상기 복조기(213)에서 출력한 복조 벡터(

)를 입력하여 상기 신호 송신 장치의 부호화기, 즉 부호화기(111)에서 적용한 부호화 방식에 상응하는 복호 방식으로 복호한 후 그 복호한 신호를 최종적으로 복원된 정보 벡터(

)로 출력한다. 여기서, 상기 복호 방식, 즉 비이진 LDPC 복호 방식은 합곱(sum-product) 알고리즘(algorithm)에 기반한 반복 복 호(iterative decoding) 알고리즘을 사용하는 방식이다.

한편, 이진(binary) LDPC 부호는 대부분의 엘리먼트(element)들이 0의 값을 가지며, 상기 0의 값을 가지는 엘리먼트들 이외의 극히 소수의 엘리먼트들이 0이 아닌(non-zero), 일 예로 1의 값을 가지는 패리티 검사 행렬(parity check matrix)에 의해 정의되는 부호이다. 따라서, 상기 이진 LDPC 부호의 패리티 검사 행렬을 구성하는 엘리먼트들은 모두 0 혹은 1의 값을 가진다.

이와는 달리 상기 비이진 LDPC 부호의 패리티 검사 행렬을 구성하는 엘리먼트들은 모두 갈로아 필드(GF: Galois Field, 이하 'GF'라 칭하기로 한다)(q)의 엘리먼트이다. 상기 GF(q)에서 q는 상기 GF의 차수(order)를 나타내며, q = 2^p이다. 따라서, 상기 비이진 LDPC 부호는 대부분의 엘리먼트들이 0의 값을 가지며, 상기 0의 값을 가지는 엘리먼트들 이외의 극히 소수의 엘리먼트들이 0이 아닌, 일 예로 GF(q)의 엘리먼트인 패리티 검사 행렬에 의해 정의되는 부호이다.

그런데, 현재는 상기 비이진 LDPC 부호의 사용을 적극적으로만 고려하고 있을 뿐, 상기 비이진 LDPC 부호의 패리티 검사 행렬 생성과, 상기 비이진 LDPC 부호의 부호화 및 복호 등과 같은 상기 비이진 LDPC 부호를 사용하여 신호를 송수신하는 방안에 대해 구체적으로 제시된 바가 없다. 따라서, 상기 비이진 LDPC 부호를 사용하여 신호를 송수신하는 방안에 대한 필요성이 대두되고 있다.

따라서, 본 발명의 목적은 비이진 LDPC 부호를 사용하는 통신 시스템에서 신호를 송수신하는 장치 및 방법을 제공함에 있다.

상기한 목적을 달성하기 위한 본 발명의 장치는; 통신 시스템의 신호 송신 장치에 있어서, 정보 벡터를 입력받고, 상기 정보 벡터를 비이진 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호화 방식으로 부호화하여 비이진 LDPC 부호어로 생성하는 부호화기를 포함함을 특징으로 한다.

상기한 목적을 달성하기 위한 본 발명의 방법은; 통신 시스템의 신호 송신 장치에서 신호를 송신하는 방법에 있어서, 정보 벡터를 입력받는 과정과, 상기 정보 벡터를 비이진 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호화 방식으로 부호화하여 비이진 LDPC 부호어로 생성하는 과정을 포함함을 특징으로 한다.

이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않는 범위에서 생략될 것이라는 것을 유의하여야 한다.

본 발명은 비이진(non-binary) 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호를 사용하는 통신 시스템에서 신호를 송수신하는 장치 및 방법을 제안한다. 또한, 본 발명에서 별도로 도시하여 설 명하지는 않지만 본 발명의 종래 기술 부분의 도 1 및 도 2에서 설명한 바와 같은 통신 시스템의 신호 송신 장치 및 신호 수신 장치 구성에 본 발명에서 제안하는 비이진 LDPC 부호를 사용하여 신호를 송수신하는 동작을 적용할 수 있음은 물론이다.

먼저, 본 발명의 실시예에서는 비이진 LDPC 부호를 부호화하는 방식으로서 Richardson-Urbanke가 제안한 부호화 방식을 기반으로 한다. 본 발명의 실시예에서 사용되는 패리티 검사 행렬(parity check matrix)은 다수의 서브 행렬(sub-matrix)들을 포함하며, 상기 서브 행렬들 각각은 그 차수(dimension)가 Z_f인 정방 행렬이다. 여기서, 상기 서브 행렬들 각각에는 영 행렬(zero matrix) 혹은 갈로아 필드(GF: Galois Field, 이하 'GF'라 칭하기로 한다)(q = 2^p) 상의 엘리먼트(element)를 포함하는 벡터(vector) 혹은 엘리먼트 자체가 순열 행렬(permutation matrix)에 곱해진 비이진 요소 행렬이 대응된다. 여기서, 상기 순열 행렬이라 함은 정방 행렬의 각 행(row)과 열(column)에 1개의 1의 값을 가지는 엘리먼트가 대응되고, 나머지에는 영의 값을 가지는 엘리먼트들이 대응되는 행렬을 나타낸다. 그러면 여기서 도 3을 참조하여 상기 비이진 요소 행렬의 구조에 대해서 설명하기로 한다.

상기 도 3은 일반적인 비이진 요소 행렬의 구조를 도시한 도면이다.

상기 도 3을 참조하면, π는 상기 비이진 요소 행렬을 나타내며, a,b,c,d,e는 GF(q = 2^p)상의 0이 아닌 임의의 엘리먼트들을 나타낸다.

한편, 상기에서 설명한 바와 같이 본 발명의 실시예에서는 비이진 LDPC 부호를 부호화하는 방식으로서 Richardson-Urbanke가 제안한 부호화 방식을 기반으로 한다. 상기 Richardson-Urbanke 방식을 부호화 방식을 기반으로 하기 때문에 패리티 검사 행렬의 형태는 완전 하삼각 행렬 형태에 유사한 형태를 가질수록 그 부호화 복잡도가 최소화된다. 상기 완전 하삼각 행렬 형태를 가지는 패리티 검사 행렬을 가지는 비이진 LDPC 부호의 길이를 N이라고 가정하면, 상기 비이진 LDPC 부호의 부호화 복잡도는 상기 길이 N에 대해서 선형적으로 증가한다(0(N)). 그러나, 완전 하삼각 행렬 형태를 가지는 패리티 검사 행렬을 갖는 비이진 LDPC 부호에 있어서 가장 큰 문제점은 서브 행렬의 길이를 Z_f라고 가정할 경우, 상기 비이진 LDPC 부호의 이분(bipartite, 이하 'bipartite'라 칭하기로 한다) 그래프 상에서 항상 차수(degree)가 1인 Z_f개의 패리티 노드(parity node)들이 생성된다는 점이다. 차수가 1인 패리티 노드들은 반복 복호(iterative decoding)에 따른 성능 개선에 영향을 주지 못하며, 따라서 대부분의 불균일한(irregular) 비이진 LDPC 부호는 차수가 1인 패리티 노드를 포함하지 않는다.

그러므로, 본 발명의 실시예에서는 차수가 1인 검사 노드를 포함하지 않으면서 효율적인 부호화가 가능하도록 패리티 검사 행렬을 설계하기 위해 도 4와 같은 패리티 검사 행렬을 기본적인 패리티 검사 행렬이라고 가정하기로 한다.

상기 도 4는 본 발명의 실시예에 따른 완전 하삼각 행렬 형태와 유사한 형태를 가지는 패리티 검사 행렬의 구조를 도시한 도면이다.

상기 도 4를 참조하면, 상기 패리티 검사 행렬은 정보 파트(information part)와 패리티 파트(parity part)를 포함하며, 상기 정보 파트는 정보 벡 터(information vector)(

)에 대응되는 파트이며, 상기 패리티 파트는 패리티 벡터(parity vector)(

)에 대응되는 파트이다. 여기서, 상기 패리티 벡터

는 제1패리티 벡터

과 제2패리티 벡터

를 포함한다. 상기 도 4에 도시되어 있는 패리티 검사 행렬은 완전 하삼각 행렬 형태의 패리티 검사 행렬에 비해서는 패리티 파트의 형태가 완전 하삼각 행렬 형태를 벗어난다. 상기 도 4에서 정보 파트의 비이진 요소 행렬 π의 아래 첨자에서 m과 n은 상기 패리티 검사 행렬이 포함하는 서브 행렬들의 행과 열의 개수를 나타낸다.

또한, 본 발명의 실시예에서는 상기 비이진 요소 행렬 π의 일 예로 비이진 순환 행렬(non-binary cyclic matrix)을 가정하기로 한다. 여기서, 상기 비이진 순환 행렬은 하기 수학식 1에 나타낸 바와 같다.

상기 수학식 1에서, Q는 상기 비이진 순환 행렬을 나타내고, α는 GF(q = 2^p)상의 프리미티브 엘리먼트(primitive element)를 나타내고, Pⁱ는 항등 행렬(identity matrix)의 각 행의 1의 위치를 i만큼씩 오른쪽으로 순환 쉬프트한(cyclic shift) 형태의 행렬을 나타낸다. 여기서, 상기 Pⁱ는 순열 행렬이 되는 것이며 상기 순열 행렬 Pⁱ의 구조를 도 5를 참조하여 설명하기로 한다.

상기 도 5는 순열 행렬 Pⁱ의 구조를 도시한 도면이다.

상기 도 5에도 도시되어 있는 바와 같이, 순열 행렬 P¹은 항등 행렬의 각 행에서의 1의 위치를 오른쪽으로 1만큼씩 순환 쉬프트한 행렬이며, 순열 행렬 Pⁱ은 항등 행렬의 각 행에서의 1의 위치를 오른쪽으로 i만큼씩 순환 쉬프트한 행렬이다.

한편, 상기 도 4의 패리티 검사 행렬에 상기 비이진 순환 행렬 Q를 사용할 경우를 도 6을 참조하여 설명하기로 한다.

상기 도 6은 비이진 순환 행렬을 사용한 도 4의 패리티 검사 행렬 구조를 도시한 도면이다.

상기 도 6을 참조하면, 상기 패리티 검사 행렬은 비이진 LDPC 부호의 길이와 부호화율에 의해 그 크기가 결정된다. 상기 비이진 LDPC 부호의 길이가 N이고, 부호화율이 R이라고 가정하면, 상기 패리티 검사 행렬에서의 모든 행들이 서로 독립적일 경우 상기 패리티 검사 행렬의 크기는

이다. 또한, 상기 도 6에 도시되어 있는 패리티 검사 행렬은 총

개의 서브 행렬들을 포함하며, 상기 m과 m은 상기 패리티 검사 행렬을 구성하는 서브 행렬들의 행과 열의 개수를 나타낸다. 여기서, 상기 서브 행렬의 크기는

이므로, 상기 패리티 검사 행렬은

개의 행들과

개의 열들을 포함한다. 상기 도 6에 도시한 바와 같은 패리티 검사 행렬에서 서브 행렬들을 선택하는 것은 그 성능 개선에 있어 매우 중요한 요소로 작용하게 되므로, 상기 서브 행렬들의 선택은 매우 중요하다.

그러면 여기서 상기 비이진 LDPC 부호의 패리티 검사 행렬의 설계와 상기 비이진 LDPC 부호의 부호화를 용이하게 하기 위해서 상기 도 6에 도시한 바와 같은 패리티 검사 행렬을 도 7과 같이 6개의 블록(block)들을 포함하는 형태를 가진다고 가정하기로 한다.

상기 도 7은 도 6의 패리티 검사 행렬이 6개의 블록들을 포함하는 형태를 가질 경우를 도시한 도면이다.

상기 도 7을 참조하면, 상기 도 6에 도시되어 있는 비이진 LDCP 부호의 패리티 검사 행렬은 정보 파트(s)와, 제1패리티 파트(p₁)와 및 제2패리티 파트(p₂)의 블록들을 포함한다. 여기서, 상기 정보 파트(s)는 실제 정보 벡터

에 대응되는 상기 패리티 검사 행렬의 파트를 나타내며, 상기 제1패리티 파트(p₁)와 제2패리티 파트(p₂)는 실제 제1패리티 벡터

과 제2패리티 벡터

에 대응되는 상기 패리티 검사 행렬의 파트를 나타낸다.

상기 정보 파트(s)의 블록들, 즉 블록 A와 블록 C에 대응되는 행렬들이 행렬 A와 행렬 C이며, 상기 제1패리티 파트(p₁)의 블록들, 즉 블록 B와 블록 D에 대응되는 행렬들이 행렬 B와 행렬 D이며, 제2패리티 파트(p₂)의 블록들, 즉 블록 T와 부분 블록 E에 대응되는 행렬들이 행렬 T 및 행렬 E이다. 상기 정보 파트(s)와, 제1패리티 파트(p₁)와, 제2패리티 파트(p₂)의 행렬들을 사용하여 상기 비이진 LDPC 부호의 부호화를 간략하게 하는 과정은 하기에서 설명할 것이므로 여기서는 그 상세한 설명을 생략하기로 한다.

또한, 상기 비이진 LDPC 부호의 부호어 벡터

는 상기 도 7에 도시한 바와 같은 패리티 검사 행렬을 고려할 경우 정보 벡터

와, 제1패리티 벡터

과 제2패리티 벡터

를 포함한다고 생각할 수 있으며, 이 경우 상기 패리티 검사 행렬과 상기 부호어 벡터

의 곱은 하기 수학식 2 및 수학식 3과 같이 나타낼 수 있다.

상기 수학식 2에서 T는 전치(transpose)를 나타내며, 상기 수학식 3에서 제1패리티 벡터

와 관련된 부분, 즉

는 하기 수학식 3을 사용하여 구할 수 있다.

상기 수학식 3에서, 행렬 φ의 크기의 제곱에 비례하여 상기 비이진 LDPC 부호의 부호화 복잡도가 발생되므로, 본 발명의 실시예에서는 상기 제1패리티 벡터

를 구하기 위해 사용되는 상기 행렬 φ을 항등 행렬 I가 되도록 설정한다. 이렇게 상기 행렬 φ을 항등 행렬 I가 되도록 설정함으로써 상기 비이진 LDPC 부호의 부호화 복잡도가 최소화된다. 그러면 여기서 상기 도 8a-도8b을 참조하여 상기 행렬 φ을 항등 행렬 I가 되도록 설정하는 과정에 대해서 설명하기로 한다.

상기 도 8a-도8b은 도 7의 행렬 B의 전치 행렬과, 행렬 E와, 행렬 T와, 행렬 T의 역행렬을 도시한 도면이다.

상기 도 8a-도8b을 참조하면, 행렬 B^T는 상기 행렬 B의 전치 행렬(transpose matrix)을 나타내며, 행렬 T^-1는 상기 행렬 T의 역행렬(inverse matrix)을 나타낸다. 또한, 상기 도 8a-도8b에서

는 행렬

에서

까지의 곱인

를 나타낸다.

또한, 상기 도 8a-도8b을 참조하여 상기 행렬 φ을 항등 행렬 I가 되도록 설정하는 동작에 대해서 설명하면 다음과 같다.

먼저, 상기 행렬 E는 1개의 서브 행렬을 제외하고 나머지 서브 행렬들은 모두 영행렬들이므로, 상기 행렬 E와 행렬 T의 역행렬인 T^-1의 곱셈은 상기 행렬 T의 역행렬인 T^-1의 마지막 행과 상기 행렬 E의 마지막 서브 행렬의 곱셈 형태로 하기 수학식 5와 같이 나타낼 수 있다.

또한, 상기 행렬 E와 상기 행렬 T의 역행렬인 T^-1의 곱셈에 상기 행렬 B를 곱하면 하기 수학식 6과 같이 나타낼 수 있다.

(는 의 위치에 따라 결정되는 임의의 자연수)

상기 수학식 6에 나타낸 바와 같이 상기 행렬 E와 상기 행렬 T의 역행렬인 T^-1의 곱셈에 행렬 B를 곱셈할 경우, 상기 행렬 B가 2개의 서브 행렬들을 제외하고 모든 서브 행렬들이 영 행렬들이므로, 상기 행렬 B의 2개의 서브 행렬들에 대해서만 곱셈 연산을 수행하면 되기 때문에 간단한 연산이 된다.

또한,

이 되도록 설정하고,

가 되도록 설정하면,

의 관계가 성립하므로 상기 행렬 φ은 항등 행렬 I가 된다. 그리고 하기 수학식 7은 상기 행렬 φ이 항등 행렬 I가 되는 조건들을 간략하게 표현한 것이다.

,

상기 수학식 7에 나타낸 바와 같은 조건을 만족하도록

값들을 설정하면 상기 행렬 φ이 항등 행렬 I가 되어 상기 비이진 LDPC 부호의 부호화 과정은 그 복잡도가 감소한다.

또한,

이 되도록 설정하고,

가 되도록 설정하면,

의 관계가 성립하므로 상기 행렬 φ은 항등 행 렬 I가 된다. 그리고 하기 수학식 8은 상기 행렬 φ이 항등 행렬 I가 되는 조건들을 간략하게 표현한 것이다.

,

상기 수학식 8에 나타낸 바와 같은 조건을 만족하도록

한편, 상기 수학식 7 및 수학식 8에서 나타낸 바와 같은 조건들은

을 가정하면 보다 간단해진다. 그러면 여기서, 상기

을 가정하여 상기 수학식 7 및 수학식 8에서의

는 하기 수학식 9 및 수학식 10과 같이 간략화시킬 수 있다. 여기서,

는 변하지 않는다.

상기 수학식 9 및 수학식 10에

이라는 조건을 추가하면, 상기 수학식 9 및 수학식 10은 하기 수학식 11 및 수학식 12와 같이 간략화시킬 수 있다.

상기에서 설명한 바와 같은 조건들을 만족하도록 상기 비이진 LDPC 부호의 패리티 검사 행렬의 서브 행렬들을 선택하게 되면,

이 간단한 모양이 되어

를 계산하기 용이할 뿐만 아니라, 상기 행렬

이 항등 행렬이 되어

를 계산하기 위해 필요한

의 연산이 생략된다. 따라서, 상기 비이진 LDPC 부호의 효율적인 부호화가 가능하게 된다.

다음으로 도 9를 참조하여 본 발명의 실시예에 따른 비이진 LDPC 부호를 부호화하는 과정에 대해서 설명하기로 한다.

상기 도 9는 본 발명의 실시예에 따른 비이진 LDPC 부호를 부호화하는 과정을 도시한 순서도이다.

상기 도 9를 참조하면, 먼저 부호화기는 911단계에서 상기 비이진 LDPC 부호로 부호화하기 위한 정보 벡터(

)를 입력받고 913단계 및 915단계로 진행한다. 상기 913단계에서 상기 부호화기는 상기 입력받은 정보 벡터(

)와 패리티 검사 행렬의 행렬 A를 행렬 곱셈한 후(

) 917단계로 진행한다. 여기서, 상기 행렬 A에 존재하는 영이 아닌 값을 가지는 엘리먼트들의 개수는 영의 값을 가지는 엘리먼트들의 개수에 비해서 매우 적으므로 상기 정보 벡터(

)와 상기 행렬 A의 행렬 곱셈 은 비교적 적은 횟수의 합곱(sum-product) 연산만으로도 가능하게 된다. 또한, 상기 행렬 A에서 영이 아닌 값을 가지는 엘리먼트들의 위치는 영 행렬이 아닌 서브 행렬의 위치와 그 서브 행렬을 구성하는 순열 행렬의 지수승으로 나타낼 수 있으므로 임의의 패리티 검사 행렬에 비하여 매우 간단한 연산만으로도 행렬 곱셈을 수행할 수 있다. 또한, 상기 915단계에서 상기 부호화기는 상기 패리티 검사 행렬의 행렬 C와 상기 정보 벡터(

)의 행렬 곱셈을 수행하고(

) 919단계로 진행한다.

한편, 상기 917단계에서 상기 부호화기는 상기 정보 벡터(

)와 상기 행렬 A의 행렬 곱셈 결과와 행렬 ET^-1의 행렬 곱셈을 수행하고(

) 상기 919단계로 진행한다. 여기서, 상기에서 설명한 바와 같이 상기 행렬 ET^-1의 영이 아닌 값을 엘리먼트들의 개수는 매우 적기 때문에 서브 행렬인 비이진 요소 행렬의 지수승만 알게 되면 상기 행렬 곱셈을 용이하게 수행할 수 있다. 상기 919단계에서 상기 부호화기는 상기

와

를 가산하여 제1패리티 벡터(

)를 계산한 후(

) 921단계로 진행한다. 여기서, 상기 가산 연산은 GF(q)상에서의 가산으로 정의된다. 결국, 상기 919단계까지의 과정은 상기 제1패리티 벡터(

)를 계산하기 위한 과정인 것이다.

상기 921단계에서 상기 부호화기는 상기 패리티 검사 행렬의 행렬 B와 상기 제1패리티 벡터(

)를 곱셈한 후

를 가산한 후(

) 923단계로 진행한다. 여기서, 상기 수학식 4에서 설명한 바와 같이 상기 정보 벡터(

)와 제1패리티 벡터(

)를 알면, 제2패리티 벡터(

)를 구하기 위해 상기 패리티 검사 행렬의 행렬 T의 역행렬 T^-1을 행렬 곱셈해야하는 것을 알 수 있다. 따라서, 상기 923단계에서 상기 부호화기는 상기 제2패리티 벡터(

)를 구하기 위해서 상기 921단계에서 계산한 벡터

에 상기 행렬 T의 역행렬 T^-1을 곱한 후(

) 925단계로 진행한다. 상기에서 설명한 바와 같이 부호화하고자 하는 비이진 LDPC 부호의 정보 벡터(

)만을 알면 제1패리티 벡터(

)와, 제2패리티 벡터(

)를 구할 수 있고, 결과적으로 비이진 LDPC 부호어인 부호어 벡터(

)를 구할 수 있는 것이다. 그리고, 상기 부호화기는 925단계에서 상기 정보 벡터(

)와, 제1패리티 벡터(

)와, 제2패리티 벡터(

)로 생성된 부호어 벡터(

)를 생성하고 종료한다.

다음으로 도 10을 참조하여 본 발명의 실시예에 따른 비이진 LDPC 부호를 부호화하는 부호화기 내부 구조에 대해서 설명하기로 한다.

상기 도 10은 본 발명의 실시예에 따른 비이진 LDPC 부호를 부호화하는 부호화기 내부 구조를 도시한 도면이다.

상기 도 10을 참조하면, 상기 부호화기는 행렬 A 곱셈기(1011)와, 행렬 C 곱셈기(1013)와, 행렬 ET^-1 곱셈기(1015)와, 가산기(1017)와, 행렬 B 곱셈기(1019)와, 가산기(1021)와, 행렬 T^-1 곱셈기(1023)와, 조립기(1025)를 포함한다.

먼저, 입력 신호, 즉 비이진 LDPC 부호로 부호화하고자 하는 정보 벡터(

)는 상기 조립기(1025)와, 행렬 A 곱셈기(1011)와, 행렬 C 곱셈기(1013)로 입력된다. 상기 행렬 A 곱셈기(1011)는 상기 정보 벡터(

)와 미리 설정되어 있는 패리티 검사 행렬의 행렬 A를 곱셈한 후 행렬 ET^-1 곱셈기(1015)와 상기 가산기(1021)로 출력한다. 또한, 상기 행렬 C 곱셈기(1013)는 상기 정보 벡터(

)와 상기 패리티 검사 행렬의 행렬 C를 곱셈한 후 상기 가산기(1017)로 출력한다. 상기 행렬 ET^-1 곱셈기(1015)는 상기 행렬 A 곱셈기(1011)에서 출력한 신호에 상기 패리티 검사 행렬의 행렬 E와 행렬 T의 역행렬인 T^-1를 곱한 후 상기 가산기(1017)로 출력한다.

상기 가산기(1017)는 상기 행렬 ET^-1 곱셈기(1015)에서 출력한 신호와 상기 행렬 C 곱셈기(1013)에서 출력한 신호를 입력하여 가산한 후 상기 행렬 B 곱셈기(1019) 및 조립기(1025)로 출력한다. 여기서, 상기 가산기(1017)의 가산 동작은 GF(q)상에서의 가산으로 정의된다. 결국, 상기 가산기(1017)에서 출력하는 신호가 제1패리티 벡터(

)가 되는 것이다.

또한, 상기 행렬 B 곱셈기(1019)는 상기 가산기(1017)에서 출력한 신호, 즉 제1패리티 벡터(

)를 입력하여 상기 패리티 검사 행렬의 행렬 B를 곱한 후 상 기 가산기(1021)로 출력한다. 상기 가산기(1021)는 상기 행렬 B 곱셈기(1019)에서 출력한 신호와 상기 행렬 A 곱셈기(1011)에서 출력한 신호를 가산한 후 상기 행렬 T^-1 곱셈기(1023)로 출력한다. 여기서, 상기 가산기(1021)의 가산 동작 역시 GF(q)상에서의 가산으로 정의된다.

상기 행렬 T^-1 곱셈기(1023)는 상기 가산기(1021)에서 출력한 신호와 상기 행렬 T^-1를 곱한 후 상기 조립기(1025)로 출력한다. 여기서, 상기 행렬 T^-1 곱셈기(1023)의 출력이 결국 제2패리티 벡터(

)가 되는 것이다.

상기 조립기(1025)는 상기 정보 벡터(

)와, 제1패리티 벡터(

)와 제2패리티 벡터(

)를 조립하여 비이진 LDPC 부호의 부호어(

)로 생성한다.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

상술한 바와 같은 본 발명은, 부호화 복잡도가 낮은 비이진 LDPC 부호의 부 호화 방안을 제안함으로써 비이진 LDPC 부호를 사용하는 통신 시스템의 신호 송수신에 있어 그 효율성을 증가시킨다는 이점을 가진다.

Claims

통신 시스템의 신호 송신 장치에서 신호를 송신하는 방법에 있어서,

정보 벡터를 입력받는 과정과,

상기 정보 벡터를 비이진 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호화 방식으로 부호화하여 비이진 LDPC 부호어로 생성하는 과정을 포함함을 특징으로 하는 신호 송신 장치에서 신호를 송신하는 방법.
제1항에 있어서,

상기 생성한 비이진 LDPC 부호어를 송신하는 과정을 더 포함함을 특징으로 하는 신호 송신 장치에서 신호를 송신하는 방법.
제1항에 있어서,

상기 비이진 LDPC 부호화 방식은 상기 정보 벡터를 패리티 검사 행렬에 상응하게 부호화하여 상기 비이진 LDPC 부호어로 생성하는 방식이며, 상기 패리티 검사 행렬은 정보 벡터에 대응되는 정보 파트와, 제1패리티 벡터에 대응되는 제1패리티 파트 및 제2패리티 벡터에 대응되는 제2패리티 파트를 포함하며, 상기 정보 파트와, 제1패리티 파트 및 제2패리티 파트 각각은 다수의 부분 블록들을 포함하며, 상 기 다수의 부분 블록들 각각은 다수의 서브 행렬들을 포함함을 특징으로 하는 신호 송신 장치에서 신호를 송신하는 방법.
제3항에 있어서,

상기 정보 파트가 포함하는 부분 블록들이 부분 블록 A와 부분 블록 C이고, 상기 제1패리티 파트가 포함하는 부분 블록들이 부분 블록 B와 부분 블록 D이고, 상기 제2패리티 파트가 포함하는 부분 블록들이 부분 블록 T와 부분 블록 E이고,

상기 부분 블록 A에 대응되는 행렬이 행렬 A이고, 상기 부분 블록 C에 대응되는 행렬이 행렬 C이고, 상기 부분 블록 B에 대응되는 행렬이 행렬 B이고, 상기 부분 블록 D에 대응되는 행렬이 행렬 D이고, 상기 부분 블록 T에 대응되는 행렬이 행렬 T이고, 상기 부분 블록 E에 대응되는 행렬이 행렬 E일 경우,

상기 패리티 검사 행렬은 상기 행렬 E와, 상기 행렬 T의 역행렬인 T^-1과, 상기 행렬 B를 곱셈한 행렬인 ET^-1B와 상기 행렬 D를 가산한 행렬인 ET^-1B + D가 특정 형태의 행렬이 되도록 생성된 것임을 특징으로 하는 신호 송신 장치에서 신호를 송신하는 방법.
제4항에 있어서,

상기 특정 형태의 행렬은 항등 행렬임을 특징으로 하는 신호 송신 장치에서 신호를 송신하는 방법.
제5항에 있어서,

상기 행렬 D가
이고,
이며,
값들은 하기 수학식 13의 조건들을 만족함을 특징으로 하는 신호 송신 장치에서 신호를 송신하는 방법.

,

상기 수학식 13에서,
값들은 상기 서브 행렬들이 항등 행렬일 경우 상기 항등 행렬의 각 행의 영이 아닌 엘리먼트의 위치를 특정 방향으로 순환 쉬프트하는 값들을 나타내며, m은 상기 패리티 검사 행렬이 포함하는 서브 행렬들의 행의 개수를 나타내며, α는 갈로아 필드(GF: Galois Field)(q = 2^p)상의 프리미티브 엘리먼트를 나타내며, P는 영 행렬이 아닌 서브 행렬을 나타내며, Z_f는 상기 서브 행렬의 크기를 나타냄.
제6항에 있어서,

일 경우 상기
값들은 하기 수학식 14 및 수학식 15와 같은 조건들을 만족함을 특징으로 하는 신호 송신 장치에서 신호를 송신하는 방법.
제7항에 있어서,

일 경우 상기
값들은 하기 수학식 16 및 수학식 17과 같은 조건들을 만족함을 특징으로 하는 신호 송신 장치에서 신호를 송신하는 방법.
제5항에 있어서,

상기 행렬 D가
이고,
이며,
값들은 하기 수학식 18의 조건들을 만족함을 특징으로 하는 신호 송신 장치에서 신호를 송신하는 방법.

,

상기 수학식 18에서,
값들은 상기 서브 행렬들이 항등 행렬일 경우 상기 항등 행렬의 각 행의 영이 아닌 엘리먼트의 위치를 특정 방향으로 순환 쉬프트하는 값들을 나타내며, m은 상기 패리티 검사 행렬이 포함하는 서브 행렬들의 행의 개수를 나타내며, α는 갈로아 필드(GF: Galois Field)(q = 2^p)상의 프리미티브 엘리먼트를 나타내며, P는 영 행렬이 아닌 서브 행렬을 나타내며, Z_f는 상기 서브 행렬의 크기를 나타냄.
제9항에 있어서,

일 경우 상기
값들은 하기 수학식 19 및 수학식 20과 같은 조건들을 만족함을 특징으로 하는 신호 송신 장치에서 신호를 송신하는 방법.
제10항에 있어서,

일 경우 상기
값들은 하기 수학식 21 및 수학식 22와 같은 조건들을 만족함을 특징으로 하는 신호 송신 장치에서 신호를 송신하는 방법.
통신 시스템의 신호 송신 장치에 있어서,

정보 벡터를 입력받고, 상기 정보 벡터를 비이진 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호화 방식으로 부호화하여 비이진 LDPC 부호어로 생성하는 부호화기를 포함함을 특징으로 하는 신호 송신 장치.
제12항에 있어서,

상기 신호 송신 장치는 상기 생성한 비이진 LDPC 부호어를 송신하는 송신기를 더 포함함을 특징으로 하는 신호 송신 장치.
제12항에 있어서,

상기 비이진 LDPC 부호화 방식은 상기 정보 벡터를 패리티 검사 행렬에 상응하게 부호화하여 상기 비이진 LDPC 부호어로 생성하는 방식이며, 상기 패리티 검사 행렬은 정보 벡터에 대응되는 정보 파트와, 제1패리티 벡터에 대응되는 제1패리티 파트 및 제2패리티 벡터에 대응되는 제2패리티 파트를 포함하며, 상기 정보 파트와, 제1패리티 파트 및 제2패리티 파트 각각은 다수의 부분 블록들을 포함하며, 상기 다수의 부분 블록들 각각은 다수의 서브 행렬들을 포함함을 특징으로 하는 신호 송신 장치.
제14항에 있어서,

상기 정보 파트가 포함하는 부분 블록들이 부분 블록 A와 부분 블록 C이고, 상기 제1패리티 파트가 포함하는 부분 블록들이 부분 블록 B와 부분 블록 D이고, 상기 제2패리티 파트가 포함하는 부분 블록들이 부분 블록 T와 부분 블록 E이고,

상기 부분 블록 A에 대응되는 행렬이 행렬 A이고, 상기 부분 블록 C에 대응되는 행렬이 행렬 C이고, 상기 부분 블록 B에 대응되는 행렬이 행렬 B이고, 상기 부분 블록 D에 대응되는 행렬이 행렬 D이고, 상기 부분 블록 T에 대응되는 행렬이 행렬 T이고, 상기 부분 블록 E에 대응되는 행렬이 행렬 E일 경우,

상기 패리티 검사 행렬은 상기 행렬 E와, 상기 행렬 T의 역행렬인 T^-1과, 상기 행렬 B를 곱셈한 행렬인 ET^-1B와 상기 행렬 D를 가산한 행렬인 ET^-1B + D가 특정 형태의 행렬이 되도록 생성된 것임을 특징으로 하는 신호 송신 장치.
제15항에 있어서,

상기 특정 형태의 행렬은 항등 행렬임을 특징으로 하는 신호 송신 장치.
제16항에 있어서,

상기 행렬 D가
이고,
이며,
값들은 하기 수학식 23의 조건들을 만족함을 특징으로 하는 신호 송신 장치.

,

상기 수학식 23에서,
값들은 상기 서브 행렬들이 항등 행렬일 경우 상기 항등 행렬의 각 행의 영이 아닌 엘리먼트의 위치를 특정 방향으로 순환 쉬프트하는 값들을 나타내며, m은 상기 패리티 검사 행렬이 포함하는 서브 행렬들의 행의 개수를 나타내며, α는 갈로아 필드(GF: Galois Field)(q = 2^p)상의 프리미티브 엘리먼트를 나타내며, P는 영 행렬이 아닌 서브 행렬을 나타내며, Z_f는 상기 서브 행렬의 크기를 나타냄.
제17항에 있어서,

일 경우 상기
값들은 하기 수학식 24 및 수학식 25와 같은 조건들을 만족함을 특징으로 하는 신호 송신 장치.
제18항에 있어서,

일 경우 상기
값들은 하기 수학식 26 및 수학식 27과 같은 조건들을 만족함을 특징으로 하는 신호 송신 장치.
제16항에 있어서,

상기 행렬 D가
이고,
이며,
값들은 하기 수학식 28의 조건들을 만족함을 특징으로 하는 신호 송신 장치.

,

상기 수학식 28에서,
값들은 상기 서브 행렬들이 항등 행렬일 경우 상기 항등 행렬의 각 행의 영이 아닌 엘리먼트의 위치를 특정 방향으로 순환 쉬프트하는 값들을 나타내며, m은 상기 패리티 검사 행렬이 포함하는 서브 행렬들 의 행의 개수를 나타내며, α는 갈로아 필드(GF: Galois Field)(q = 2^p)상의 프리미티브 엘리먼트를 나타내며, P는 영 행렬이 아닌 서브 행렬을 나타내며, Z_f는 상기 서브 행렬의 크기를 나타냄.
제20항에 있어서,

일 경우 상기
값들은 하기 수학식 29 및 수학식 30과 같은 조건들을 만족함을 특징으로 하는 신호 송신 장치.
제21항에 있어서,

일 경우 상기
값들은 하기 수학식 31 및 수학식 32와 같은 조건들을 만족함을 특징으로 하는 신호 송신 장치.