KR100809616B1 - 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 - Google Patents
가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 Download PDFInfo
- Publication number
- KR100809616B1 KR100809616B1 KR1020050119775A KR20050119775A KR100809616B1 KR 100809616 B1 KR100809616 B1 KR 100809616B1 KR 1020050119775 A KR1020050119775 A KR 1020050119775A KR 20050119775 A KR20050119775 A KR 20050119775A KR 100809616 B1 KR100809616 B1 KR 100809616B1
- Authority
- KR
- South Korea
- Prior art keywords
- parity check
- check matrix
- matrix
- ldpc code
- partial
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Mathematical Physics (AREA)
- Error Detection And Correction (AREA)
Abstract
Description
Claims (69)
- 가변 길이를 가지는 블록 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호를 부호화하는 방법에 있어서,정보어를 입력받는 과정과,상기 정보어를 블록 LDPC 부호로 생성시 적용할 길이에 상응하게 제1패리티 검사 행렬과 제2패리티 검사 행렬중 어느 한 패리티 검사 행렬을 기반으로 하여 부호화함으로써 상기 블록 LDPC 부호로 생성하는 과정을 포함하며,상기 제1패리티 검사 행렬과 제2패리티 검사 행렬 각각은 순열(permutaion)을 통해 상기 제1패리티 검사 행렬과 제2패리티 검사 행렬 각각을 기반으로 하는 또 다른 패리티 검사 행렬로 생성 가능함을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 부호화하는 방법.
- 제1항에 있어서,상기 블록 LDPC 부호를 미리 설정되어 있는 변조 방식으로 변조하여 변조 심벌로 생성하는 과정과,상기 변조 심벌을 송신하는 과정을 더 포함함을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 부호화하는 방법.
- 제1항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 크기를 가변시킨 패리티 검사 행렬임을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 부호화하는 방법.
- 제3항에 있어서,상기 제1패리티 검사 행렬은 미리 설정되어 있는 부호화율과, 상기 블록 LDPC 부호의 길이가 미리 설정된 길이를 가지도록 생성된 패리티 검사 행렬임을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 부호화하는 방법.
- 제4항에 있어서,상기 제1패리티 검사 행렬은 미리 설정된 개수의 부분 블록들을 포함하며, 상기 부분 블록들은 미리 결정된 크기를 가짐을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 부호화하는 방법.
- 제5항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 부분 블록들의 크기를 가변시킨 패리티 검사 행렬임을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 부호화하는 방법.
- 제6항에 있어서,상기 부분 블록들 각각에는 미리 설정된 순열 행렬이 일대일 대응됨을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 부호화하는 방법.
- 제7항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 순열 행렬들중 0(zero) 행렬이 아닌 순열 행렬들의 지수와 상기 제2패리티 검사 행렬의 부분 블록들의 크기에 상응하게 상기 제2패리티 검사 행렬의 순열 행렬들중 0 행렬이 아닌 순열 행렬들의 지수가 결정되어 생성된 패리티 검사 행렬임을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 부호화하는 방법.
- 제7항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 순열 행렬들중 0(zero) 행렬이 아닌 L개의 순열 행렬들의 지수가 이고, 상기 제1패리티 검사 행렬의 부분 블록들의 크기가 (Ns)이고, 상기 제2패리티 검사 행렬의 순열 행렬들중 0 행렬이 아닌 L개의 순열 행렬들의 지수가 이고, 상기 제2패리티 검사 행렬의 부분 블록들의 크기가 (Ns')일 경우 하기 수학식 6의 관계를 가짐을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 부호화하는 방법.단, 상기 수학식 6에서 mod는 modulo 연산을 나타냄.
- 제9항에 있어서,상기 정보어를 상기 블록 LDPC 부호로 생성하는 과정은;상기 길이에 상응하게 상기 제1패리티 검사 행렬 혹은 제2패리티 검사 행렬을 사용할지를 결정하는 과정과,상기 정보어를 상기 결정된 패리티 검사 행렬의 제1부분 행렬과 곱셈하여 제1신호로 생성하는 과정과,상기 정보어를 상기 결정된 패리티 검사 행렬의 제2부분 행렬과 곱셈하여 제2신호로 생성하는 과정과,상기 제1신호와, 상기 패리티 검사 행렬의 제3부분 행렬과 제4부분 행렬의 역행렬의 행렬곱을 곱셈하여 제3신호로 생성하는 과정과,상기 제2신호와 제3신호를 가산하여 제4신호로 생성하는 과정과,상기 제4신호와 상기 패리티 검사 행렬의 제5부분 행렬을 곱셈하여 제5신호로 생성하는 과정과,상기 제2신호와 상기 제5신호를 가산하여 제6신호로 생성하는 과정과,상기 제6신호와 상기 패리티 검사 행렬의 제4부분 행렬의 역행렬의 행렬곱을 곱셈하여 제7신호로 생성하는 과정과,상기 정보어와, 상기 제4신호를 제1패리티로, 상기 제7신호를 제2패리티로 하여 상기 블록 LDPC 부호 포맷에 상응하도록 다중화하여 출력하는 과정을 포함함을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 부호화하는 방법.
- 제10항에 있어서,상기 제1부분 행렬 및 제2부분 행렬은 상기 결정된 패리티 검사 행렬에서 정보어와 연관되는 정보 파트에 대응되는 부분 행렬들임을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 부호화하는 방법.
- 제11항에 있어서,상기 제3부분 행렬과 제4부분 행렬은 패리티와 연관되는 제1패리티 파트에 대응되는 부분 행렬들이며, 상기 제5부분 행렬과 제6부분 행렬은 상기 패리티와 연관되는 제2패리티 파트에 대응되는 부분 행렬들임을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 부호화하는 방법.
- 가변 길이를 가지는 블록 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호를 부호화하는 장치에 있어서,정보어를 블록 LDPC 부호로 생성시 적용할 길이에 상응하게 제1패리티 검사 행렬과 제2패리티 검사 행렬중 어느 한 패리티 검사 행렬을 기반으로 하여 부호화함으로써 상기 블록 LDPC 부호로 생성하는 부호화기와,상기 블록 LDPC 부호를 미리 설정되어 있는 변조 방식으로 변조하여 변조 심벌로 생성하는 변조기와,상기 변조 심벌을 송신하는 송신기를 포함하며,상기 제1패리티 검사 행렬과 제2패리티 검사 행렬 각각은 순열(permutaion)을 통해 상기 제1패리티 검사 행렬과 제2패리티 검사 행렬 각각을 기반으로 하는 또 다른 패리티 검사 행렬로 생성 가능함을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 부호화하는 장치.
- 제19항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 크기를 가변시킨 패리티 검사 행렬임을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 부호화하는 장치.
- 제20항에 있어서,상기 제1패리티 검사 행렬은 미리 설정되어 있는 부호화율과, 상기 블록 LDPC 부호의 길이가 미리 설정된 길이를 가지도록 생성된 패리티 검사 행렬임을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 부호화하는 장치.
- 제21항에 있어서,상기 제1패리티 검사 행렬은 미리 설정된 개수의 부분 블록들을 포함하며, 상기 부분 블록들은 미리 결정된 크기를 가짐을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 부호화하는 장치.
- 제22항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 부분 블록들의 크기를 가변시킨 패리티 검사 행렬임을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 부호화하는 장치.
- 제23항에 있어서,상기 부분 블록들 각각에는 미리 설정된 순열 행렬이 일대일 대응됨을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 부호화하는 장치.
- 제24항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 순열 행렬들중 0(zero) 행렬이 아닌 순열 행렬들의 지수와 상기 제2패리티 검사 행렬의 부분 블록들의 크기에 상응하게 상기 제2패리티 검사 행렬의 순열 행렬들중 0 행렬이 아닌 순열 행렬들의 지수가 결정되어 생성된 패리티 검사 행렬임을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 부호화하는 장치.
- 제24항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 순열 행렬들중 0(zero) 행렬이 아닌 L개의 순열 행렬들의 지수가 이고, 상기 제1패리티 검사 행렬의 부분 블록들의 크기가 (Ns)이고, 상기 제2패리티 검사 행렬의 순열 행렬들중 0 행렬이 아닌 L개의 순열 행렬들의 지수가 이고, 상기 제2패리티 검사 행렬의 부분 블록들의 크기가 (Ns')일 경우 하기 수학식 7의 관계를 가짐을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 부호화하는 장치.단, 상기 수학식 7에서 mod는 modulo 연산을 나타냄.
- 제26항에 있어서,상기 부호화기는;상기 길이에 상응하게 상기 제1패리티 검사 행렬 혹은 제2패리티 검사 행렬을 사용할지를 결정하는 제어기와,상기 정보어를 상기 결정된 패리티 검사 행렬의 제1부분 행렬과 곱셈하는 제1행렬 곱셈기와,상기 정보어를 상기 결정된 패리티 검사 행렬의 제2부분 행렬과 곱셈하는 제2행렬 곱셈기와,상기 제1행렬 곱셈기에서 출력한 신호와, 상기 패리티 검사 행렬의 제3부분 행렬과 제4부분 행렬의 역행렬의 행렬곱을 곱셈하는 제3행렬 곱셈기와,상기 제2행렬 곱셈기에서 출력한 신호와 제3행렬 곱셈기에서 출력한 신호를 가산하는 제1가산기와,상기 제1가산기에서 출력한 신호와 상기 패리티 검사 행렬의 제5부분 행렬과 곱셈하는 제4행렬 곱셈기와,상기 제2행렬 곱셈기에서 출력한 신호와 상기 제4행렬 곱셈기에서 출력한 신호를 가산하는 제2가산기와,상기 제2가산기에서 출력한 신호와 상기 패리티 검사 행렬의 제4부분 행렬의 역행렬의 행렬곱을 곱셈하는 제5행렬 곱셈기와,상기 정보어와, 상기 제1가산기의 출력 신호를 제1패리티로, 상기 제5행렬 곱셈기의 출력 신호를 제2패리티로 하여 상기 블록 LDPC 부호 포맷에 상응하도록 다중화하여 출력하는 스위치들을 포함함을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 부호화하는 장치.
- 제27항에 있어서,상기 제1부분 행렬 및 제2부분 행렬은 상기 결정된 패리티 검사 행렬에서 정보어와 연관되는 정보 파트에 대응되는 부분 행렬들임을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 부호화하는 장치.
- 제28항에 있어서,상기 제3부분 행렬과 제4부분 행렬은 패리티와 연관되는 제1패리티 파트에 대응되는 부분 행렬들이며, 상기 제5부분 행렬과 제6부분 행렬은 상기 패리티와 연관되는 제2패리티 파트에 대응되는 부분 행렬들임을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 부호화하는 장치.
- 가변 길이를 가지는 블록 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호를 복호하는 방법에 있어서,신호를 수신하는 과정과,복호할 블록 LDPC 부호의 길이에 상응하게 제1패리티 검사 행렬 혹은 제2패리티 검사 행렬을 사용할지를 결정하고, 상기 결정된 패리티 검사 행렬에 상응하게 상기 수신 신호를 복호하여 상기 블록 LDPC 부호로 검출하는 과정을 포함하며,상기 제1패리티 검사 행렬과 제2패리티 검사 행렬 각각은 순열(permutaion)을 통해 상기 제1패리티 검사 행렬과 제2패리티 검사 행렬 각각을 기반으로 하는 또 다른 패리티 검사 행렬로 생성 가능함을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 복호하는 방법.
- 제36항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 크기를 가변시킨 패리티 검사 행렬임을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 복호하는 방법.
- 제37항에 있어서,상기 제1패리티 검사 행렬은 미리 설정되어 있는 부호화율과, 상기 블록 LDPC 부호의 길이가 미리 설정된 길이를 가지도록 생성된 패리티 검사 행렬임을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 복호하는 방법.
- 제38항에 있어서,상기 제1패리티 검사 행렬은 미리 설정된 개수의 부분 블록들을 포함하며, 상기 부분 블록들은 미리 결정된 크기를 가짐을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 복호하는 방법.
- 제39항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 부분 블록들의 크기를 가변시킨 패리티 검사 행렬임을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 복호하는 방법.
- 제40항에 있어서,상기 부분 블록들 각각에는 미리 설정된 순열 행렬이 일대일 대응됨을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 복호하는 방법.
- 제41항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 순열 행렬들중 0(zero) 행렬이 아닌 순열 행렬들의 지수와 상기 제2패리티 검사 행렬의 부분 블록들의 크기에 상응하게 상기 제2패리티 검사 행렬의 순열 행렬들중 0 행렬이 아닌 순열 행렬들의 지수가 결정되어 생성된 패리티 검사 행렬임을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 복호하는 방법.
- 제42항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 순열 행렬들중 0(zero) 행렬이 아닌 L개의 순열 행렬들의 지수가 이고, 상기 제1패리티 검사 행렬의 부분 블록들의 크기가 (Ns)이고, 상기 제2패리티 검사 행렬의 순열 행렬들중 0 행렬이 아닌 L개의 순열 행렬들의 지수가 이고, 상기 제2패리티 검사 행렬의 부분 블록들의 크기가 (Ns')일 경우 하기 수학식 8의 관계를 가짐을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 복호하는 방법.단, 상기 수학식 8에서 mod는 modulo 연산을 나타냄.
- 제43항에 있어서,상기 결정된 패리티 검사 행렬에 상응하게 상기 수신 신호를 복호하여 상기 블록 LDPC 부호로 검출하는 과정은;상기 결정된 패리티 검사 행렬에 상응하게 디인터리빙 방식 및 인터리빙 방식을 결정하는 과정과,상기 수신 신호의 확률값들을 검출하는 과정과,상기 수신 신호의 확률값들에서 이전 복호시 생성된 신호를 감산하여 제1신호를 생성하는 과정과,상기 제1신호를 입력하여 상기 디인터리빙 방식으로 디인터리빙하는 과정과,상기 디인터리빙된 신호를 입력하여 확률값들을 검출하는 과정과,상기 디인터리빙된 신호의 확률값들에서 상기 디인터리빙된 신호를 감산하여 제2신호를 생성하는 과정과,상기 제2신호를 상기 인터리빙 방식으로 인터리빙하고, 상기 인터리빙된 신호를 반복 복호하여 상기 블록 LDPC 부호를 검출하는 과정을 포함함을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 복호하는 방법.
- 가변 길이를 가지는 블록 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호를 복호하는 장치에 있어서,신호를 수신하는 수신기와,복호할 블록 LDPC 부호의 길이에 상응하게 제1패리티 검사 행렬 혹은 제2패리티 검사 행렬을 사용할지를 결정하고, 상기 결정된 패리티 검사 행렬에 상응하게 상기 수신 신호를 복호하여 상기 블록 LDPC 부호로 검출하는 복호기를 포함하며.상기 제1패리티 검사 행렬과 제2패리티 검사 행렬 각각은 순열(permutaion)을 통해 상기 제1패리티 검사 행렬과 제2패리티 검사 행렬 각각을 기반으로 하는 또 다른 패리티 검사 행렬로 생성 가능함을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 복호하는 장치.
- 제51항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 크기를 가변시킨 패리티 검사 행렬임을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 복호하는 장치.
- 제51항에 있어서,상기 제1패리티 검사 행렬은 미리 설정되어 있는 부호화율과, 상기 블록 LDPC 부호의 길이가 미리 설정된 길이를 가지도록 생성된 패리티 검사 행렬임을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 복호하는 장치.
- 제53항에 있어서,상기 제1패리티 검사 행렬은 미리 설정된 개수의 부분 블록들을 포함하며, 상기 부분 블록들은 미리 결정된 크기를 가짐을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 복호하는 장치.
- 제54항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 부분 블록들의 크기를 가변시킨 패리티 검사 행렬임을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 복호하는 장치.
- 제55항에 있어서,상기 부분 블록들 각각에는 미리 설정된 순열 행렬이 일대일 대응됨을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 복호하는 장치.
- 제56항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 순열 행렬들중 0(zero) 행렬이 아닌 순열 행렬들의 지수와 상기 제2패리티 검사 행렬의 부분 블록들의 크기에 상응하게 상기 제2패리티 검사 행렬의 순열 행렬들중 0 행렬이 아닌 순열 행렬들의 지수가 결정되어 생성된 패리티 검사 행렬임을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 복호하는 장치.
- 제56항에 있어서,상기 제2패리티 검사 행렬은 상기 제1패리티 검사 행렬의 순열 행렬들중 0(zero) 행렬이 아닌 L개의 순열 행렬들의 지수가 이고, 상기 제1패리티 검사 행렬의 부분 블록들의 크기가 (Ns)이고, 상기 제2패리티 검사 행렬의 순열 행렬들중 0 행렬이 아닌 L개의 순열 행렬들의 지수가 이고, 상기 제2패리티 검사 행렬의 부분 블록들의 크기가 (Ns')일 경우 하기 수학식 9의 관계를 가짐을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 복호하는 장치.단, 상기 수학식 9에서 mod는 modulo 연산을 나타냄.
- 제58항에 있어서,상기 복호기는;상기 복호할 블록 LDPC 부호의 길이에 상응하게 제1패리티 검사 행렬 혹은 제2패리티 검사 행렬을 사용할지를 결정하는 제1제어기와,소정 제어에 따라 상기 결정된 패러티 검사 행렬을 구성하는 열들 각각의 웨이트에 상응하게 변수 노드들을 연결하여 수신 신호의 확률값들을 검출하여 출력하는 변수 노드 복호기와,상기 변수 노드 복호기에서 출력한 신호에서 이전 복호시 생성된 신호를 감산하여 출력하는 제1가산기와,상기 제1가산기에서 출력한 신호를 입력하여 상기 결정된 패리티 검사 행렬에 상응하게 설정된 디인터리빙 방식으로 디인터리빙하여 출력하는 디인터리버와,소정 제어에 따라 상기 결정된 패리티 검사 행렬을 구성하는 행들 각각의 웨이트에 상응하게 검사 노드들을 연결하여 상기 디인터리버에서 출력한 신호의 확률값들을 검출하여 출력하는 검사 노드 복호기와,상기 검사 노드 복호기에서 출력한 신호에서 상기 디인터리버에서 출력한 신호를 감산하는 제2가산기와,상기 제2가산기에서 출력한 신호를 상기 결정된 패리티 검사 행렬에 상응하게 설정된 인터리빙 방식으로 인터리빙하여 상기 변수 노드 복호기 및 상기 제1가산기로 출력하는 인터리버와,상기 디인터리빙 방식 및 인터리빙 방식을 상기 결정된 패리티 검사 행렬에 상응하게 제어하는 제2제어기를 포함함을 특징으로 하는 가변 길이를 가지는 LDPC 부호를 복호하는 장치.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050119775A KR100809616B1 (ko) | 2005-10-19 | 2005-12-08 | 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 |
US11/583,472 US7814393B2 (en) | 2005-10-19 | 2006-10-19 | Apparatus and method for coding/decoding block low density parity check code with variable block length |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20050098874 | 2005-10-19 | ||
KR1020050098874 | 2005-10-19 | ||
KR20050110471 | 2005-11-17 | ||
KR1020050110471 | 2005-11-17 | ||
KR1020050119775A KR100809616B1 (ko) | 2005-10-19 | 2005-12-08 | 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070042850A KR20070042850A (ko) | 2007-04-24 |
KR100809616B1 true KR100809616B1 (ko) | 2008-03-05 |
Family
ID=37998063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050119775A KR100809616B1 (ko) | 2005-10-19 | 2005-12-08 | 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7814393B2 (ko) |
KR (1) | KR100809616B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014021558A1 (ko) * | 2012-07-31 | 2014-02-06 | Choi Sujeong | 저밀도 역 코드를 이용한 부호화/복호화 방법 및 장치 |
WO2014021559A1 (ko) * | 2012-07-31 | 2014-02-06 | Choi Sujeong | 저밀도 역 코드를 이용한 부호화/복호화 방법 및 장치 |
KR101425506B1 (ko) | 2012-09-22 | 2014-08-05 | 최수정 | 보완적인 저밀도 역 코드를 이용한 부호화/복호화 방법 및 장치 |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050118056A (ko) * | 2004-05-12 | 2005-12-15 | 삼성전자주식회사 | 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치 |
WO2007075106A1 (en) * | 2005-12-29 | 2007-07-05 | Intel Corporation | Fast low-density parity-check code encoder |
KR100975558B1 (ko) * | 2006-05-03 | 2010-08-13 | 삼성전자주식회사 | 통신 시스템에서 신호 송수신 장치 및 방법 |
US7657821B1 (en) * | 2006-05-09 | 2010-02-02 | Cisco Technology, Inc. | Error detecting code for multi-character, multi-lane, multi-level physical transmission |
US7913149B2 (en) * | 2006-12-20 | 2011-03-22 | Lsi Corporation | Low complexity LDPC encoding algorithm |
KR101280477B1 (ko) | 2007-01-24 | 2013-07-01 | 퀄컴 인코포레이티드 | 가변 크기들의 패킷들의 ldpc 인코딩 및 디코딩 |
US8261152B2 (en) * | 2007-09-10 | 2012-09-04 | Samsung Electronics Co., Ltd. | Apparatus and method for channel encoding/decoding in communication system using variable-length LDPC codes |
US8473824B1 (en) * | 2008-09-08 | 2013-06-25 | Marvell International Ltd. | Quasi-cyclic low-density parity-check (QC-LDPC) encoder |
PL2091156T3 (pl) * | 2008-02-18 | 2014-01-31 | Samsung Electronics Co Ltd | Urządzenie i sposób do kodowania i dekodowania kanału w systemie komunikacyjnym z wykorzystaniem kodów kontroli bitów parzystości o niskiej gęstości |
US8166364B2 (en) * | 2008-08-04 | 2012-04-24 | Seagate Technology Llc | Low density parity check decoder using multiple variable node degree distribution codes |
CN101686061A (zh) * | 2008-09-27 | 2010-03-31 | 松下电器产业株式会社 | 构造低密度奇偶校验码的方法及发送/接收装置和系统 |
US9397699B2 (en) * | 2009-07-21 | 2016-07-19 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured codes |
US8516351B2 (en) * | 2009-07-21 | 2013-08-20 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured block codes |
US8375278B2 (en) * | 2009-07-21 | 2013-02-12 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured block codes |
US8516352B2 (en) * | 2009-07-21 | 2013-08-20 | Ramot At Tel Aviv University Ltd. | Compact decoding of punctured block codes |
US8677209B2 (en) * | 2009-11-19 | 2014-03-18 | Lsi Corporation | Subwords coding using different encoding/decoding matrices |
US8443255B2 (en) * | 2010-08-26 | 2013-05-14 | Qualcomm Incorporated | Parity check matrix optimization and selection for iterative decoding |
US9203434B1 (en) | 2012-03-09 | 2015-12-01 | Western Digital Technologies, Inc. | Systems and methods for improved encoding of data in data storage devices |
US8605383B1 (en) | 2012-05-21 | 2013-12-10 | Western Digital Technologies, Inc. | Methods, devices and systems for characterizing polarities of piezoelectric (PZT) elements of a two PZT element microactuator |
US8972826B2 (en) | 2012-10-24 | 2015-03-03 | Western Digital Technologies, Inc. | Adaptive error correction codes for data storage systems |
US9021339B2 (en) | 2012-11-29 | 2015-04-28 | Western Digital Technologies, Inc. | Data reliability schemes for data storage systems |
US9059736B2 (en) | 2012-12-03 | 2015-06-16 | Western Digital Technologies, Inc. | Methods, solid state drive controllers and data storage devices having a runtime variable raid protection scheme |
US8966339B1 (en) | 2012-12-18 | 2015-02-24 | Western Digital Technologies, Inc. | Decoder supporting multiple code rates and code lengths for data storage systems |
US9619317B1 (en) | 2012-12-18 | 2017-04-11 | Western Digital Technologies, Inc. | Decoder having early decoding termination detection |
US9122625B1 (en) | 2012-12-18 | 2015-09-01 | Western Digital Technologies, Inc. | Error correcting code encoder supporting multiple code rates and throughput speeds for data storage systems |
US9214963B1 (en) | 2012-12-21 | 2015-12-15 | Western Digital Technologies, Inc. | Method and system for monitoring data channel to enable use of dynamically adjustable LDPC coding parameters in a data storage system |
US8797664B1 (en) | 2012-12-22 | 2014-08-05 | Western Digital Technologies, Inc. | Polarity detection of piezoelectric actuator in disk drive |
US9153283B1 (en) | 2014-09-30 | 2015-10-06 | Western Digital Technologies, Inc. | Data storage device compensating for hysteretic response of microactuator |
KR102254102B1 (ko) * | 2015-01-23 | 2021-05-20 | 삼성전자주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
US9768805B2 (en) * | 2015-05-29 | 2017-09-19 | National Instruments Corporation | LPDC encoding techniques using a matrix representation |
US10877729B2 (en) | 2019-01-31 | 2020-12-29 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Reconfigurable segmented scalable shifter |
US10826529B2 (en) | 2019-01-31 | 2020-11-03 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Parallel LDPC decoder |
US11575390B2 (en) | 2021-07-02 | 2023-02-07 | Hong Kong Applied Science and Technology Research Insitute Co., Ltd. | Low-latency segmented quasi-cyclic low-density parity-check (QC-LDPC) decoder |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050021108A (ko) * | 2003-08-26 | 2005-03-07 | 삼성전자주식회사 | 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법 |
KR20050118056A (ko) | 2004-05-12 | 2005-12-15 | 삼성전자주식회사 | 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7000174B2 (en) * | 1999-12-20 | 2006-02-14 | Research In Motion Limited | Hybrid automatic repeat request system and method |
US6539367B1 (en) * | 2000-05-26 | 2003-03-25 | Agere Systems Inc. | Methods and apparatus for decoding of general codes on probability dependency graphs |
US6965652B1 (en) * | 2000-06-28 | 2005-11-15 | Marvell International Ltd. | Address generator for LDPC encoder and decoder and method thereof |
US7072417B1 (en) * | 2000-06-28 | 2006-07-04 | Marvell International Ltd. | LDPC encoder and method thereof |
US7000177B1 (en) * | 2000-06-28 | 2006-02-14 | Marvell International Ltd. | Parity check matrix and method of forming thereof |
US6633856B2 (en) * | 2001-06-15 | 2003-10-14 | Flarion Technologies, Inc. | Methods and apparatus for decoding LDPC codes |
US6789227B2 (en) * | 2001-07-05 | 2004-09-07 | International Business Machines Corporation | System and method for generating low density parity check codes using bit-filling |
US6895547B2 (en) * | 2001-07-11 | 2005-05-17 | International Business Machines Corporation | Method and apparatus for low density parity check encoding of data |
US7139959B2 (en) * | 2003-03-24 | 2006-11-21 | Texas Instruments Incorporated | Layered low density parity check decoding for digital communications |
EP1592137A1 (en) * | 2004-04-28 | 2005-11-02 | Samsung Electronics Co., Ltd. | Apparatus and method for coding/decoding block low density parity check code with variable block length |
CA2560852C (en) * | 2004-08-16 | 2011-11-01 | Samsung Electronics Co., Ltd. | Apparatus and method for coding/decoding block low density parity check code with variable block length |
-
2005
- 2005-12-08 KR KR1020050119775A patent/KR100809616B1/ko active IP Right Grant
-
2006
- 2006-10-19 US US11/583,472 patent/US7814393B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050021108A (ko) * | 2003-08-26 | 2005-03-07 | 삼성전자주식회사 | 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법 |
KR20050118056A (ko) | 2004-05-12 | 2005-12-15 | 삼성전자주식회사 | 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014021558A1 (ko) * | 2012-07-31 | 2014-02-06 | Choi Sujeong | 저밀도 역 코드를 이용한 부호화/복호화 방법 및 장치 |
WO2014021559A1 (ko) * | 2012-07-31 | 2014-02-06 | Choi Sujeong | 저밀도 역 코드를 이용한 부호화/복호화 방법 및 장치 |
KR101425506B1 (ko) | 2012-09-22 | 2014-08-05 | 최수정 | 보완적인 저밀도 역 코드를 이용한 부호화/복호화 방법 및 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR20070042850A (ko) | 2007-04-24 |
US20070101246A1 (en) | 2007-05-03 |
US7814393B2 (en) | 2010-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100809616B1 (ko) | 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 | |
KR100678176B1 (ko) | 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 | |
KR100678175B1 (ko) | 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 | |
KR100713371B1 (ko) | 블록 저밀도 패리티 검사 부호 부호화/복호 장치 및 방법 | |
KR100724922B1 (ko) | 가변 부호화율을 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 | |
KR100739510B1 (ko) | 반구조적 블록 저밀도 패리티 검사 부호 부호화/복호 장치및 방법 | |
KR100918763B1 (ko) | 병렬 연접 저밀도 패리티 검사 부호를 사용하는 채널 부호화/복호 장치 및 방법 | |
KR101009785B1 (ko) | 불균일 반복 축적 부호 부호화/복호화 장치 및 방법 | |
KR20060097503A (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법 | |
KR20070119580A (ko) | 통신 시스템에서 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 | |
KR20060016059A (ko) | 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 | |
KR100941680B1 (ko) | 준순환 저밀도 패리티 검사 부호의 생성 방법 및 장치 | |
KR20060016061A (ko) | 가변 블록 길이를 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130130 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140128 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150129 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170125 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180130 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190130 Year of fee payment: 12 |