[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20070095311A - 플라스마 디스플레이 패널 및 그 제조방법 - Google Patents

플라스마 디스플레이 패널 및 그 제조방법 Download PDF

Info

Publication number
KR20070095311A
KR20070095311A KR1020077015160A KR20077015160A KR20070095311A KR 20070095311 A KR20070095311 A KR 20070095311A KR 1020077015160 A KR1020077015160 A KR 1020077015160A KR 20077015160 A KR20077015160 A KR 20077015160A KR 20070095311 A KR20070095311 A KR 20070095311A
Authority
KR
South Korea
Prior art keywords
electrode
dielectric layer
dielectric
pdp
recess
Prior art date
Application number
KR1020077015160A
Other languages
English (en)
Inventor
유키히로 모리타
나오키 고스기
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20070095311A publication Critical patent/KR20070095311A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/323—Mutual disposition of electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명의 목적은, 방전개시전압의 상승을 억제하면서 발광효율을 향상시켜서 소비전력이 적은 플라스마 디스플레이 패널을 제공하는 것이다.
본 발명의 플라스마 디스플레이 패널(1)은 방전공간(30)을 사이에 두고 배치되는 전면 패널(10) 및 배면 패널(20)을 갖는다. 상기 전면 패널(10)의 상기 방전공간 측의 표면에서는 스캔 전극(102)과 서스테인 전극(103)이 서로 간격을 두고 설치되며, 유전체 층(104) 및 보호층(105)이 이들 전극 및 상기 표면을 피복하도록 설치된다. 상기 스캔 전극과 상기 서스테인 전극 사이의 영역에서는 상기 표면에 오목부(10a)가 설치된다. 상기 오목부의 밑면(10b)은 상기 스캔 전극 및 상기 서스테인 전극의 상기 방전공간 측의 표면보다도 앞쪽에 위치한다.
스캔 전극, 서스테인 전극, 사이, 오목부,

Description

플라스마 디스플레이 패널 및 그 제조방법{PLASMA DISPLAY PANEL AND ITS MANUFACTURING METHOD}
본 발명은 플라스마 디스플레이 패널 및 그 제조방법에 관한 것이다.
플라스마 디스플레이 패널(이하에서는, 「PDP」라고 한다)은 패널의 대형화가 비교적 용이하다는 등의 우위성에 의해 널리 보급되고 있다. 그 중에서도 신뢰성 및 화질특성 등의 점에서 우위인 교류(AC)형 PDP가 주류가 되고 있다.
AC형 PDP는 한 쌍의 패널이 방전공간을 사이에 둔 상태로 대향 배치된 구성으로 되어 있다. 한 쌍의 패널 중 전면 패널(front panel)은 전면 기판의 주 표면상에 스캔 전극(scan electrode)과 서스테인 전극(sustain eletrode)으로 구성되는 표시 전극 쌍이 복수 형성되며, 이를 피복하도록 유전체 층 및 유전체 보호층이 형성되어 이루어진다.
한편, 배면 패널(back panel)은, 배면 기판의 주 표면상에 스트라이프 형상(striped pattern)의 데이터 전극(data eletrode)이 복수 형성되며, 이를 피복하도록 유전체 층이 형성되고, 유전체 층의 표면상에서의 각 데이터 전극과 데이터 전극 사이에는 격벽이 돌출되어 설치되며, 각각의 격벽 사이에서의 내벽 면상에 형광체 층이 형성되어 구성되어 있다. 또한, 배면 패널에서의 격벽에 대해서는 크로 스 토크(cross talk)의 방지를 한층 더 확실하게 하기 위해서 井자(井字) 형상의 격벽이 채용되는 경우도 있다.
전면 패널과 배면 패널은, 각각의 유전체 보호층과 형광체 층이 대향하고, 또한 스캔 전극 및 서스테인 전극과 데이터 전극이 입체 교차하는 상태로 대향 배치되며, 그 외주부에서 밀봉되어 있다. 전면 패널과 배면 패널 사이의 격벽으로 구획된 방전공간에는 크세논(Xe)-네온(Ne)계 가스 또는 크세논(Xe)-네온(Ne)-헬륨(He)계 가스 등의 방전가스가 충전되어 있다.
상기 구성을 구비하는 PDP의 구동에는 일반적으로 초기화기간, 기록기간 및 유지방전기간의 3개의 기간을 차례로 반복하는 방법이 채용되고 있다. 그리고 상기 3개의 기간 중 화상표시에 관한 것이 유지방전기간이며, 이 기간에서는 선택된 표시 셀에서의 스캔 전극과 서스테인 전극에 펄스 전압을 인가함으로써 유전체 보호층 상에 면 방전(surface discharge)을 발생시키고 있다.
그런데, PDP에는 저 비용화 및 저 소비전력화라는 2개의 큰 과제가 존재하며, 이 중 저 소비전력화에 대해서는 아직도 더 개선할 필요가 있다는 것이 현재 상태이다. PDP의 저 소비전력화라는 과제에 대해서는, 발광효율의 향상을 도모하는 것이 필수이며, 발광효율의 향상을 위해서는 표시 셀에서의 방전 갭을 크게 설정하고, 방전 경로를 길게 하는 구성을 채용하는 것이 유효한 것으로 생각된다. 다만, 종래의 PDP에서는 유지방전기간에서의 스캔 전극과 서스테인 전극 사이의 방전이 면 방전이므로, 대향 방전(opposite discharge) 등에 비하여 큰 전압을 인가할 필요가 있어서, 방전 갭을 크게 하면 방전개시전압의 상승이라는 문제를 발생시킨다.
방전 갭을 크게 유지하면서 방전개시전압의 상승을 억제하는 관점에서는 유지방전기간에서 대향 방전을 발생시킬 수 있는 구성을 채용하는 것이 바람직하다. 이와 같이 유지방전기간에서 대향 방전을 발생시키고자 하는 시도로는, 스캔 전극과 서스테인 전극 사이에 방전공간을 설치하는 구성이 검토되고 있으며, 예를 들어 전면 패널에 격벽을 설치하여, 이 격벽의 정상부분에서 측면으로 돌아 들어가도록 스캔 전극 및 서스테인 전극을 형성하는 기술(특허문헌 1을 참조)이나, 스캔 전극 및 서스테인 전극을 매우 두껍게 융기시킨 상태로 형성하는 기술(특허문헌 2를 참조) 등이 제안되어 있다.
특허문헌 1 : 일본국 특개 2003-132804호 공보
특허문헌 2 : 일본국 특개 2003-151449호 공보
그러나 상기 2개의 문헌에서 제안되어 있는 기술을 포함하는 종래기술에서는 저 비용화 및 저 소비전력화를 도모할 수 있는 PDP를 실현하기가 현실적으로 곤란하다. 예를 들어, 상기 특허문헌 1의 기술을 이용하여 PDP를 제작하고자 할 때에는, 정상부분에서 그 측면으로 돌아 들어가도록 격벽에 전극을 형성할 필요가 있으므로, 전극의 두께 등의 형상의 제어가 곤란하고, 구동시의 발광 품질의 확보가 곤란한 것으로 생각된다. 또, 상기 특허문헌 2에서 제안되어 있는 기술에서는 스캔 전극과 서스테인 전극 사이에 대향 방전이 발생할 정도까지 각 전극의 두께를 두껍게 하는 것은 현실적이지 못하다. 구체적으로는, 상기 특허문헌 2에서는, 이와 같은 두께가 두꺼운 전극의 제작방법으로 도금법(plating method)을 이용할 수 있다는 취지가 기재되어 있으나, 실제로 이 방법으로 전극을 형성하고자 하는 경우에는 두께의 증가와 함께 그 폭도 증가하게 된다. 따라서 전면 패널에 폭이 넓은 전극이 형성되게 되어서, 방전공간 내에서 발생한 가시광이 광폭화 된 전극에 의해 차단되어 버리게 된다는 문제를 용이하게 생각할 수 있다.
본 발명은 상기 문제를 해결하기 위해 이루어진 것으로, 방전개시전압의 상승을 억제하면서 발광효율의 향상을 도모할 수 있고, 저 소비전력화가 가능한 PDP 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명은 다음과 같은 특징을 갖는 것으로 하였다.
본 발명의 PDP는, 한 쌍의 패널이 공간을 사이에 두고 대향 배치되고, 한 쌍의 패널 중 일 측 패널에서, 그 기판에서의 공간 측의 표면에 서로 간격을 두고 제 1 전극 및 제 2 전극이 병설되며, 제 1 전극 및 제 2 전극이 형성되어 이루어지는 기판의 표면을 피복하는 상태로 유전체 층이 형성되어 이루어지는 구성을 구비한다. 그리고, 본 발명의 PDP에서는, 상기 일 측 패널은 공간 측의 주 표면에서 제 1 전극과 제 2 전극 사이의 영역이 기판의 두께방향의 내측을 향해서 오목하게 들어간 오목부를 구비하며, 오목부의 밑면이 제 1 전극 및 제 2 전극에서의 공간 측의 주 표면보다도 기판의 두께방향의 내측에 배치되어 있는 구성을 채용하는 것으로 하였다.
또, 본 발명의 PDP의 제조방법은, 기판에서의 일 측의 주 표면에 대해, 서로 간격을 둔 병설상태로 제 1 전극 및 제 2 전극을 형성하는 전극형성스텝과, 제 1 전극 및 제 2 전극이 형성되어 이루어지는 기판의 주 표면을 피복하는 상태로 유전체 층을 형성하는 유전체 층 형성스텝과, 제 1 전극과 제 2 전극 사이의 영역에서 유전체 층의 일부를 제거하고, 밑면이 제 1 전극 및 제 2 전극에서의 공간 측의 주 표면보다도 기판의 두께방향의 내측이 될 때까지 오목한 상태의 오목부를 형성하는 오목부 형성스텝을 갖는 구성을 채용하는 것으로 하였다.
본 발명의 PDP에서는, 상기 일 측 패널에서의 공간 측 표면의 제 1 전극과 제 2 전극 사이의 영역에 오목부가 형성되어 이루어지는 구조를 채용하며, 이를 따라서 유전체 층이 형성되어 있고, 또한 오목부의 밑면이 제 1 전극 및 제 2 전극의 공간 측의 표면보다도 기판의 두께방향의 내측이 되는 위치관계로 배치되어 있다. 그러므로 본 발명의 PDP에서는, 제 1 전극과 제 2 전극을 연결하는 선상에 오목부의 일부가 개재하므로, 구동시의 유지방전기간에서 제 1 전극 및 제 2 전극 사이에 오목부를 횡단(橫斷)하는 상태의 대향 방전을 발생시킬 수 있으므로 방전개시전압의 상승을 수반하지 않고 발광효율을 향상시킬 수 있다.
따라서, 본 발명의 PDP에서는 방전개시전압의 상승을 억제하면서 발광효율의 향상을 도모할 수 있어서 저 소비전력이라는 우위성을 갖는다.
여기서, 본 발명의 PDP는, 패널의 공간 측 표면에서의 제 1 전극과 제 2 전극 사이에 상기 오목부를 갖는 것이나, 이와 같은 형태의 PDP를 구동할 때에는 유지방전기간에서 제 1 전극과 제 2 전극 사이에서의 방전형태로, 상술과 같은 대향 방전과 이 대향 방전에 기인하여 발생하는 면 방전이라는 2종류의 형태가 상정된다. 그래서 본 발명의 PDP에서는 상기 2종류의 방전형태 중 어느 측에도 대응할 수 있게 하기 위해서는 다음과 같은 수치로 구성을 규정하는 것이 바람직하다.
상기 사항을 고려하여 본 발명의 PDP에서는, 2매의 패널 사이에 형성되는 공간에 대해 크세논(Xe)의 분압(partial pressure)을 3㎪ 이상으로 하는 가스를 충전하고, 또 유전체 층의 비 유전율을 4 이상 12 이하로 하며, 또한 유전체 층의 두께를 10㎛ 이상 40㎛ 이하의 범위로 설정하는 것이 바람직하다. 여기서 상기에서의 "유전체 층의 두께"는 "제 1 전극 및 제 2 전극 각각의 표면에서 공간 또는 오목부까지의 사이의 두께"로 정의되는 것이다.
또한, 상기 본 발명의 PDP에서는 다음의 변형 예를 채용할 수 있다.
상기 본 발명의 PDP에서는, 제 1 전극 및 제 2 전극 각각이 유전체 층의 두께방향에서 서로 층 분리되어서 배치되고, 또한, 서로 층 분리된 층과 층 사이가 전기적으로 접속되어 이루어지는 복수의 구성 층으로 이루어지며, 오목부의 밑면이 제 1 전극 및 제 2 전극 각각을 구성하는 복수의 구성 층 중 공간 측에 가장 가깝게 배치되는 구성 층의 공간 측의 주 표면보다도 기판의 두께방향의 내측이 되는 상태로 형성되어 있는 구성을 채용하는 것이 바람직하다. 이 구성을 채용하는 PDP에서는 "유전체 층의 두께"를 각각의 전극을 구성하는 복수의 구성 층 중 타 측의 패널에 가장 가까운 위치에 배치된 구성 층을 기준으로 하여 규정한다.
상기 PDP와 같이 제 1 전극 및 제 2 전극 각각에 대해서 복수의 구성 층으로 이루어지는 구조를 채용하면, 저 소비전력으로 구동을 실현할 수 있는 패널을 확실하게 제조할 수 있다. 즉, 예를 들어 상기 특허문헌 2와 같이 매우 두께가 두꺼운 전극을 형성하는 것은 출사 광을 차단하는 문제 때문에 실현이 곤란하나, 상기 본 발명의 PDP와 같이 제 1 전극 및 제 2 전극 각각에 복수의 구성 층으로 이루어지는 다층 구조를 채용하면, 폭의 증가를 수반하지 않고 고효율의 대향 방전을 발생시킬 수 있어서, 저 소비전력의 패널을 실현할 수 있다.
상기 본 발명의 PDP에서는 복수의 구성 층 각각이 금속재료를 주성분으로 하여 형성되어 있는 구성을 채용하는 것이 바람직하다.
상기 본 발명의 PDP에서는 복수의 구성 층의 각 사이에 유전체 층이 삽입되어 있는 구성을 채용하는 것이 바람직하다.
상기 본 발명의 PDP에서는 제 1 전극 및 제 2 전극 각각에서의 복수의 구성 층이 기판의 두께방향에서 이들을 본 때에 중첩된(overlap) 구성을 채용하는 것이 바람직하다.
상기 본 발명의 PDP에서는, 제 1 전극 및 제 2 전극 각각이 복수의 구성 층 중 1층에 대해서 기판의 면 방향으로 병설되고, 복수의 구성 층과의 사이에서 전기적으로 접속된 병설 층을 갖는 구성을 채용하는 것이 바람직하다. 혹은 상기 본 발명의 PDP에서는 제 1 전극 및 제 2 전극 각각이 복수의 구성 층 중 적어도 하나의 구성 층이 다른 구성 층에 대해 기판의 주 표면에 평행한 방향으로 병설된 구성을 채용할 수도 있다.
상기 본 발명의 PDP에서는, 오목부의 측벽 표면에서부터 복수의 구성 층과의 사이에 유전체 층만이 존재하고, 오목부의 측벽 부분에서는 유전체 층의 두께가 대략 균일한 구성을 채용할 수 있다. 또한, 여기에서의 "대략 균일"은 예를 들어 ±1%까지의 편차가 허용될 수 있는 것이라는 의미이다.
상기 본 발명의 PDP에서는 오목부가 제 1 전극 및 제 2 전극을 최단거리로 연결하는 방향에서 적어도 200㎛의 개구 폭(opening widht)을 갖는 구성을 채용할 수 있다. 이와 같이, 오목부의 개구 폭을 200㎛ 이상으로 설정하는 경우에는, 구동시의 유지방전기간에서 제 1 전극과 제 2 전극 사이에 전위차를 형성시킨 때에, 오목부 내에서 제 1 전극과 제 2 전극 사이에서의 대향 방전이 발생하게 된다.
또, 상기 본 발명의 PDP에서는 제 1 전극 및 제 2 전극 각각을 두께방향으로 연속되는 단일한 구성 층으로 이루어지는 구조를 채용하며, 상기 오목부를 사이에 둔 제 1 전극과 제 2 전극과의 간격을 60㎛ 이상 160㎛ 이하의 범위로 할 수 있다. 또한, 이와 같은 구성을 채용하는 경우에는, 상기 200㎛ 이상의 개구 폭의 오목부를 갖는 구성을 채용하는 경우와는 달리, 구동시의 유지방전기간에서 제 1 전극과 제 2 전극 사이에 전위차를 형성시킨 때에, 먼저 오목부 내에서 제 1 전극과 제 2 전극 사이에서 대향 방전이 발생하고, 이에 이어서, 대향 방전에 기인한 면 방전이 더 발생하게 된다.
제 1 전극 및 제 2 전극 각각을 두께방향으로 연속되는 단일한 구성 층으로 하는 상기 본 발명의 PDP에서는 유전체 층의 형성법에 따라서 비 유전율 및 두께의 설정을 상이하게 하는 것이 바람직하다.
구체적으로, 유전체 층을 박막법(thin film method)을 이용하여 형성하는 경우에는 비 유전율을 4 이상 6 이하의 범위로 설정하고, 또한 두께를 10㎛ 이상 20㎛ 이하의 범위로 설정하는 것이 바람직하다. 또한, 이 경우에는 공간에 충전하는 희 가스 중 Xe 분압을 9㎪ 이상 18㎪ 이하의 범위로 해 두는 것이 더 바람직하다.
한편, 유전체 층을 후막법(thick film method)을 이용하여 형성하는 경우에는 비 유전율을 7 이상 12 이하의 범위로 설정하고, 또한 두께를 20㎛ 이상 40㎛ 이하의 범위로 설정하는 것이 바람직하다. 또한, 이 경우에는 공간에 충전하는 희 가스 중 Xe 분압을 3㎪ 이상 12㎪ 이하의 범위로 해 두는 것이 더 바람직하다.
상기와 같이, 제 1 전극과 제 2 전극과의 간극을 60㎛ 이상 160㎛ 이하의 범위로 설정하는 PDP에서는, 상술한 바와 같이 대향 방전이 발생하고, 이에 이어서 면 방전이 발생하는 것이나, 각각의 방전개시전압을 전압 값 Vf 및 전압 값 Vf'로 할 때 다음의 관계를 만족하도록 각 값을 설정하는 것이 바람직하다.
Vf ＜ Vf'의 관계와 (Vf' - Vf)≤20V의 관계의 양측을 만족하도록 해두는 것이 바람직하다. 이는, 만일 상기 관계를 만족하지 못하는 각 값을 채용할 때에는 오목부 내에서 대향 방전만이 발생하고, 이에 기인한 면 방전이 발생하지 않아서, 방전영역의 확대라는 관점에서 문제를 갖는다. 이에 대해서, 상기 전압 값 Vf와 전압 값 Vf'의 상기 양 관계를 만족하도록 해 두면 오목부 내에서 대향 방전이 발생하고, 이에 의해서, 방전공간에 전자, 이온 및 여기 입자(excited particle)가 발생한다. 그리고, 이 대향 방전에 의해 발생한 전자, 이온 및 여기 입자가 활성화된 상태가 되며, 이에 의해서 방전전압이 저하된다. 그러므로, 상기 조건을 만족하는 경우에는 대향 영역에서 발생한 방전이 면 방향으로 확산하게 되어 방전공간 내의 넓은 영역에서 방전(면 방전)을 발생하게 된다.
또, 상기 본 발명의 PDP에서는 오목부의 깊이를 10㎛ 이상 30㎛ 이하의 범위로 하는 것이 바람직하다. 그 이유는 다음과 같다.
PDP에서는 방전에 의해서 발생한 자외선에 의해 형광체 층을 여기하여 가시광을 얻는 발광 메커니즘을 갖는다. 그리고, PDP에서는 방전에 의해서 발생한 여기 입자가 확산에 의해서 방전공간과 접하는 유전체 보호층에 충돌하여 발광하지 않고 탈 여기된다. 그러므로, 유전체 보호층에 충돌하여 탈 여기된 여기 입자로부터는 자외선이 발생하지 않으며, 이런 이유에서 PDP에서의 자외선 발생효율의 저하요인이 된다.
상기 사항을 고려할 때, 여기 입자가 발생하는 영역, 즉 방전영역으로부터 유전체 보호층을 멀리하면 할수록 탈 여기에 의한 여기 입자의 손실을 적게 할 수 있다. 이에 의해, 여기 입자의 손실이라는 관점에서는, 오목부의 깊이를 깊게 하고, 패널 사이의 방전공간에서부터 오목부 밑면에서의 유전체 보호층까지의 거리를 멀게 하는 것이 바람직하다.
한편, 오목부의 깊이를 너무 깊게 한 경우에는 다음과 같은 결점이 발생하게 된다. PDP에서는, 그 구동시에 형광체 층에서 발생한 가시광이 오목부의 측면에서 반사하고, 굴절하여 표시 면에 도달하는 광이 감소하게 된다. 그러므로, 오목부의 깊이를 깊게 하면 할수록 측면의 면적이 증가하게 되어서 광학적인 로스가 증가하게 된다.
본 발명자들은 상기 2개의 요인을 고려하여, 오목부의 깊이를 10㎛ 이상 30㎛ 이하의 범위로 하면 여기 입자의 손실과 가시광의 손실의 전체 손실을 적게 억제할 수 있음을 발견하였다. 또, 상기 10㎛ 이상 30㎛ 이하라는 수치범위에는 제조 프로세스에서의 편차 등도 고려하고 있다. 또한, 오목부의 깊이로 20㎛를 채용하는 경우에는 상기 전체 손실을 최소로 할 수 있다.
또, 상기 본 발명의 PDP에서는, 오목부가 형성되어 이루어지는 영역의 유전체 층의 표면부분에 MgO, MgAl2O4, SrO, AlN 및 La2O3으로 구성되는 재료군 중에서 선택되는 적어도 1종의 재료를 주로 하는 보호층을 구비하고 있는 구성을 채용하는 것이 바람직하다.
또, 상기 본 발명의 PDP에서는, 유전체 보호층 내의 오목부의 측면에 형성된 제 1 부분이 그외의 부분에 형성된 제 2 부분에 비해서 결정성이 높거나, 혹은 결정배향이 규칙적으로 되어 있거나, 혹은 2차 전자 방출계수 γ가 크도록 형성하는 것이 바람직하다.
상기 본 발명의 PDP에서는, 공간에 Xe를 포함하는 방전가스가 충전되어 있고, 오목부가 공간에 대해 개방되며, 제 1 전극과 제 2 전극 사이에서 방전이 발생하는 방전공간으로 구성되어 있는 구성을 채용하는 것이 바람직하다.
상기 본 발명의 PDP에서는, 오목부를 사이에 두고 인접 배치된 제 1 전극과 제 2 전극이 표시 전극 쌍을 구성하고, 타 측의 기판에는 인접하는 표시 전극 쌍의 사이에서 공간을 구분하는 격벽이 설치되어 있는 구성을 채용하는 것이 바람직하다.
또, 본 발명의 PDP의 제조방법은, 오목부 형성스텝에서 제 1 전극과 제 2 전극 사이의 영역에 대해서, 그 밑면이 제 1 전극 및 제 2 전극의 공간 측의 주 표면보다도 기판의 두께방향의 내측이 되는 오목부를 형성하므로, 상술한 바와 같이 구동시의 유지방전기간에 제 1 전극과 제 2 전극 사이에 고효율의 대향 방전을 발생시킬 수 있는 PDP를 확실하게 형성할 수 있다.
따라서, 본 발명의 PDP의 제조방법에서는, 방전개시전압의 상승을 억제하면서 발광효율의 향상이 도모되어서 저 소비전력의 PDP를 확실하게 제조할 수 있다.
상기 본 발명의 PDP의 제조방법에서는, 전극형성스텝에서, 제 1 전극 및 제 2 전극 각각을 유전체 층의 두께방향으로 서로가 층 분리되어서 배치되고, 또한 서로가 전기적으로 접속되어 이루어지는 복수의 구성 층에 의해 형성되며, 유전체 층 형성스텝에서, 제 1 전극 및 제 2 전극 각각을 구성하는 구성 층의 상호 간에도 유전체 층을 형성하는 것이 바람직하다. 이 바람직한 이유에 대해서는 상술한 바와 같다.
상기 본 발명의 PDP의 제조방법에서는 오목부 형성스텝에서 샌드블래스트법(sandblasting method)을 이용하여 유전체 층의 일부를 제거하는 것이 바람직하다.
상기 본 발명의 PDP의 제조방법에서는 오목부 형성스텝에서 제 1 전극 및 제 2 전극 각각의 폭 방향에서의 일부 영역도 제거하는 것이 바람직하다.
상기 본 발명의 PDP의 제조방법에서는, 오목부의 측벽표면에 대해서 유전체 층을 형성하고, 당해 유전체 층에 의해 오목부 형성스텝에서 노출된 구성 층의 단부를 피복하는 제 2 유전체 층 형성스텝을 구비하는 것이 바람직하다.
상기 본 발명의 PDP의 제조방법에서는 제 2 유전체 층 형성스텝에서 미리 시트 형상으로 형성된 유전체 재료를 유전체 층의 형성에 사용하는 것이 바람직하다.
상기 본 발명의 PDP의 제조방법에서는, 유전체 층 형성스텝에서 감광성 유전체 시트를 사용하며, 오목부 형성스텝에서 노광 에칭법을 이용하여 오목부의 형성을 행하는 것이 바람직하다.
상기 본 발명의 PDP의 제조방법에서는 오목부가 형성되어 이루어지는 영역의 유전체 층의 표면에 대해 MgO, MgAl2O4, SrO, AlN 및 La2O3으로 구성되는 재료군 중에서 선택되는 적어도 1종의 재료를 주로 사용하여 보호층을 형성하는 보호층 형성스텝을 구비하는 것이 바람직하다.
도 1은 제 1 실시 예의 PDP(1)의 요부를 발췌하여 나타내는 요부 사시도(일부 단면도)이다.
도 2는 PDP(1)의 상세구조를 나타내는 모식 단면도이다.
도 3은 PDP(1)의 제조과정을 모식적으로 나타내는 공정도이다.
도 4는 PDP(1)의 제조과정을 모식적으로 나타내는 공정도이다.
도 5는 유전체 층(104)의 비 유전율 ε이 4일 때의 방전전압과 유전체 층(104)의 두께와의 관계를 나타내는 특성도이다.
도 6은 유전체 층(104)의 비 유전율 ε이 7일 때의 방전전압과 유전체 층(104)의 두께와의 관계를 나타내는 특성도이다.
도 7은 유전체 층(104)의 비 유전율 ε이 12일 때의 방전전압과 유전체 층(104)의 두께와의 관계를 나타내는 특성도이다.
도 8은 오목부(10a)의 깊이(10a)와 벽면 로스 및 광학 로스와의 관계를 나타내는 특성도이다.
도 9는 PDP(1)의 구동에서의 방전 모드를 나타내는 모식 단면도이다.
도 10은 제 2 실시 예의 PDP(2)의 요부를 발췌하여 나타내는 요부 단면도이다.
도 11은 PDP(2)의 제조과정을 모식적으로 나타내는 공정도이다.
도 12는 PDP(2)의 제조과정을 모식적으로 나타내는 공정도이다.
도 13은 PDP(2)의 구동에서의 방전 모드를 나타내는 모식 단면도이다.
도 14는 제 3 실시 예의 PDP(3)의 요부를 발췌하여 나타내는 요부 단면도이다.
도 15는 PDP(3)의 제조과정을 모식적으로 나타내는 공정도이다.
도 16은 PDP(3)의 제조과정을 모식적으로 나타내는 공정도이다.
도 17은 제 4 실시 예의 PDP(4)의 요부를 발췌하여 나타내는 요부 단면도이다.
도 18은 제 5 실시 예의 PDP(5)의 요부를 발췌하여 나타내는 요부 단면도이다.
(부호의 설명)
1, 2, 3, 4, 5 PDP
10, 40, 50, 60, 70 전면 패널
20 배면 패널
100, 400, 500, 600, 700 전면 기판
101, 401, 501, 601, 701 표시 전극 쌍
102, 402, 502, 602, 702 스캔 전극
103, 403, 503, 603, 703 서스테인 전극
104, 404, 504, 604, 704 유전체 층
105, 405, 505, 605, 705 유전체 보호층
200 배면 기판 201 데이터 전극
202 유전체 층 203 격벽
204 격벽 제 1 요소 205 격벽 제 2 요소
206 형광체 층
402a, 502a, 602a, 702a 스캔 전극 제 1 요소 층
402b, 505b, 602b, 702b 스캔 전극 제 2 요소 층
403a, 503a, 603a, 703a 서스테인 전극 제 1 요소 층
403b, 503b, 603b, 703b 서스테인 전극 제 2 요소 층
404a, 504a, 604a, 704a 유전체 제 1 요소 층
404b, 504b, 604b, 704b 유전체 제 2 요소 층
602c, 702c 스캔 전극 제 3 요소 층
603c, 703c 서스테인 전극 제 3 요소 층
이하에서는 본 발명을 실시하기 위한 최선의 형태에 대하여 여러 예를 들어 서 설명한다. 또한, 이하에서의 설명에 이용하는 실시 예는 본 발명의 구성 및 작용면에서의 특징을 이해하기 쉽게 설명하기 위해서 이용하는 일 예이며, 본 발명이 이들 예에 한정되는 것은 아니다.
(제 1 실시 예)
1-1. 플라스마 디스플레이 패널(1)의 구성
제 1 실시 예의 플라스마 디스플레이 패널(이하에서는 「PDP」라고 기재한다)(1)의 구성에 대해서 도 1을 이용하여 설명한다. 도 1은 PDP(1)의 요부를 절단하여 나타내는 요부 사시도(일부 단면도)이다.
도 1에 도시하는 바와 같이, PDP(1)는 전면 패널(10)과 배면 패널(20)이 방전공간(30)을 사이에 두고 대향 배치된 구성을 구비하고 있다. 전면 패널(10)은 전면 기판(100)에서의 일 측의 주 표면(도 1에서는 Z축 방향의 하향 주 표면)에서 X축 방향으로 연장하는 표시 전극 쌍(101)이 배치되어 있다. 표시 전극 쌍(101)은 병설(倂設)된 스캔 전극(102)과 서스테인 전극(103)의 조합에 의해서 구성되어 있다.
스캔 전극(102) 및 서스테인 전극(103)이 형성된 전면 기판(100)의 주 표면은 유전체 층(104)으로 피복되고, 유전체 층(104)의 표면에는 유전체 보호층(105)이 적층 형성되어 있다.
도 1에 도시하는 바와 같이, 본 실시 예의 PDP(1)에서는, 각 방전 셀 단위로, 전면 패널(10)에서의 스캔 전극(102)과 서스테인 전극(103) 사이의 영역에, 유전체 층(104) 및 유전체 보호층(105)이 전면 기판(100)의 두께방향의 내측을 향해 서(Z축 방향의 상측 방향으로) 오목하게 들어간 오목부(10a)가 형성된 구성으로 되어 있다. 구체적으로는, 전면 기판(100)에서의 당해 개소는 Z축 방향의 상측 방향으로 오목하게 들어가 있고, 유전체 층(104) 및 유전체 보호층(105)이 이를 따라서 형성됨으로써 오목부(10a)가 형성되게 되어 있다.
상기 전면 패널(10)의 구성의 각부 중 스캔 전극(102) 및 서스테인 전극(103)에 대해서는 각각이 금속재료로 형성되어 있다. 예를 들어, 이들 스캔 전극(102) 및 서스테인 전극(103)의 형성에 사용할 수 있는 재료로는 Ag나 Cr-Cu-Cr 등이 있다.
한편, 배면 패널(20)은, 배면 기판(200)에서의 Z축 방향의 상측 방향의 주 표면에 대해서 Y축 방향으로 연장하는 복수의 데이터 전극(201)이 형성되고, 이 위를 피복하는 상태로 유전체 층(202)이 적층되어 있다. 그리고, 유전체 층(202)의 표면상에는 격벽(203)이 돌출 설치되어 있고, 격벽(2043)의 측면과 유전체 층(202)의 표면으로 형성되는 각 오목부분에 형광체 층(206)이 형성되어 있다. 도 1에 도시하는 바와 같이, 격벽(203)은 데이터 전극(201)의 연장방향(Y축 방향)을 따라서 형성되는 격벽 제 1 요소(이하에서는, 「주 격벽」이라고 기재한다)(204)와 표시 전극 쌍(101)의 연장방향(X축 방향)을 따라서 형성되는 격벽 제 2 요소(이하에서는, 「부 격벽」이라고 기재한다)의 조합으로 이루어지는, 소위 井자 형상의 형태로 형성되어 있다.
PDP(1)에서는 주 격벽(204)과 부 격벽(205)으로 둘러싸이는 각 영역이 발광의 최소 단위인 방전 셀에 상당한다. 또한, 격벽(203)에서는, Z축 방향에서 주 격 벽(204)의 높이가 부 격벽(205)의 높이보다 약간 높아지도록 설정되어 있어서, 전면 패널(10)과의 대향 배치시에 부 격벽(205)의 정상부분과 유전체 보호층(105) 사이에 미세한 간극이 발생하도록 되어 있다.
PDP(1)에서는, 전면 패널(10)과 배면 패널(20)을 서로 중첩시켜서, 그 외주를 프릿 유리(fritted glass) 등을 사용하여 접착함으로써 그 사이에 방전공간(30)이 형성되는 것이며, 이 방전공간(30)에는 크세논(Xe)-네온(Ne)계 혼합가스나 Xe-Ne-헬륨(He)계 혼합가스를 사용하는 방전가스가 봉입(封入)되어 있다. 방전가스의 봉입 압력은, 예를 들어 약 60㎪ 정도로 설정되어 있다. PDP(1)의 구동시에는, 스캔 전극(102) 및 서스테인 전극(103)과 데이터 전극(201)의 각 입체교차부분에 구성되는 방전 셀을 단위로 하여, 방전공간(30) 내에서 발생한 자외선이 배면 패널(20)의 형광체 층(206)에서 가시광으로 변환되어서, 전면 패널(10)의 외 측 주 표면(10a)으로 출사된다.
또한, 방전공간(30)에 충전하는 방전가스에는, 그 방전가스 중의 Xe 성분의 분압(partial pressure)이 3㎪ 이상인, 소위 고 Xe화가 도모된 혼합가스가 사용되고 있다.
1-2. 전면 패널(10)의 상세 구조
다음에, 본 실시 예의 PDP(1)의 구성 중 가장 특징적인 구성인 전면 패널(10)의 상세 구조에 대해서 도 2를 이용하여 설명한다.
도 2에 도시하는 바와 같이, 상술한 바와 같이 본 실시 예의 PDP(1)에서는 전면 패널(10)에서의 각 방전 셀의 스캔 전극(102)과 서스테인 전극(103) 사이에 오목부(10a)가 형성되어 있다. 전면 패널(10)의 각 방전 셀에서의 오목부(10a)는 그 밑면(10b)이 스캔 전극(102) 및 서스테인 전극(103)의 각 방전공간(30) 측의 주 표면(102f, 103f)보다도 전면 기판(100)의 두께방향의 내측을 향해서 오목하게 들어간 상태로 형성되어 있다.
또, 오목부(10a)가 형성된 부분에도 유전체 층(104) 및 유전체 보호층(106)의 적층 구성이 채용되어 있고, 측면(10c)은 전면 기판(100)의 두께방향(Z축 방향) 및 주 표면방향(Y축 방향)의 쌍방에 대해 각도를 가지고 형성되어 있다.
오목부(10a) 및 그 주위의 각 사이즈에 대해서 도 2의 확대부분을 이용하여 설명한다.
도 2의 확대부분에 도시하는 바와 같이, 오목부(10a)의 개구 부분에서 밑면(10b)까지의 깊이, 즉 오목부(10a)의 깊이 D는, 상술한 바와 같이, 스캔 전극(102) 및 서스테인 전극(103)의 방전공간(30) 측의 주 표면(102f, 103f)보다도 밑면(10b)이 도 2의 확대부분에서의 Z축 방향의 상부 측이 되도록 설정되어 있다. 오목부(10a)의 깊이 D는 패널의 사이즈 등에 따라서도 적절하게 최적 값을 선택할 수 있는 값이나, 예를 들어 10㎛ 이상 30㎛ 이하로 할 수 있다. 그 이유에 대해서는 후술한다.
도 2의 확대부분에 도시하는 바와 같이, 오목부(10a)에서의 측면(10c) 부분에서의 유전체 층(104)은 스캔 전극(102)의 끝단 부분과 서스테인 전극(103)의 끝단 부분을 최단거리로 연결하는 선상에서의 두께가 t1이 되도록 형성되어 있다.
또, 오목부(10a) 이외의 유전체 층(104)은 Z축 방향에서 스캔 전극(102) 및 서스테인 전극(103)의 각 방전공간(30) 측의 주 표면(102f, 103f)을 기준으로 하여 두께 t2가 되도록 형성되어 있다. 여기서, 본 실시 예의 PDP(1)에서는 유전체 층(104) 중 오목부(10a)의 측면(10c)에서의 두께 t1과 오목부(10a) 이외의 개소에서의 두께 t2는 대략 동일하게 설정되어 있으며, 예를 들어 두께 t1과 두께 t2는 10㎛ 이상 40㎛ 이하의 범위로 설정되어 있다. 이 이유에 대해서도 후술한다.
또한, 상기에서의 "대략 동일"은 예를 들어 두께 t1과 두께 t2의 사이에서 그 차이가 1% 이내인 경우는 허용한다는 의미를 의도하는 것이다.
다음에, 오목부(10a)는 개구 폭 W1로 형성되어 있고, 개구 폭 W1은 예를 들어 40㎛ 이상 140㎛ 이하의 범위로 설정되어 있다. 또한, 도 2 등에서는 오목부(10a)를 모식적으로 묘사하고 있으므로, 개구 단부에서 유전체 보호층(105)이 엣지를 갖는 상태로 되어 있으나, 당해 부분이 둥그스름한 형상을 갖는 경우에는 오목부(10a) 이외의 부분의 유전체 보호층(105)의 표면과 오목부(10a)의 측면(10c)에서의 유전체 보호층(105)의 표면과의 가상 교점을 구함으로써 개구 폭 W1을 규정할 수 있다.
PDP(1)에서 각 방전 셀에서의 스캔 전극(102)과 서스테인 전극(103)의 Y축 방향에서의 간격은 간격 W2로 설정되어 있다. 구체적인 간격 W2의 값으로는 60㎛ 이상 160㎛ 이하를 적용할 수 있다.
또, PDP(1)에서는 전면 패널(10)의 유전체 층(104)은 비 유전율 ε이 4 이상 12 이하의 범위를 갖는 재료로 구성되어 있다.
또, PDP(1)에서는 유전체 보호층(105)이 다음과 같은 구조로 구성되어 있다.
본 실시 예의 PDP(1)의 유전체 보호층(105)은, 오목부(10a)의 측면(10c)에 상당하는 부분이 오목부(10a)의 측면(10c)을 제외한 부분보다도 높은 결정성과 규칙적인 결정배향을 가지며, 큰 2차 전자 방출계수 γ를 갖는 상태로 형성되어 있다. 이와 같은 개소 별 유전체 보호층(105)의 특성의 차이는 후술하는 본 실시 예의 PDP(1)의 제조방법에 의해 얻을 수 있다.
1-3. PDP(1)의 제조방법
다음에, 상기 구성을 갖는 PDP(1)의 제조방법에 대해서 도 3 및 도 4를 이용하여 설명한다.
도 3 (a)에 도시하는 바와 같이, 유리 기판(1000)의 일 측의 주 표면(1000a)에 대해서 서로 스트라이프 형상의 전극 막 1020 및 전극 막 1030을 서로 간격을 둔 상태로 병설한다. 양 전극 막(1020, 1030)의 형성에는, 예를 들어 Cr-Cu-Cr이나 Ag 등의 금속재료를 사용할 수 있다. 즉, 예를 들어 ITO(Indium Tin Oxide)나 SnO2나 ZnO 등의 투명전극을 사용하지 않고, 금속재료 만(불순물 레벨에서의 다른 재료의 혼입은 실질적으로 허용되는 것이다)을 사용하고 있다. 그리고, 전극 막(1020, 1030)의 폭은 형성하고자 하는 스캔 전극(102) 및 서스테인 전극(103) 각각의 폭보다도 넓은 폭 W21, W31로 형성되어 있다.
또한, 전극 막(1020, 1030)의 형성에는, 사용하는 재료가 Cr-Cu-Cr인 경우에는 스퍼터링 법(sputtering method)을 이용하고, Ag인 경우에는 인쇄법(printing method) 등을 이용하는 것이 바람직하다.
다음에, 도 3 (b)에 도시하는 바와 같이, 유리 기판(1000)에서의 전극 막 1020과 전극 막 1030 사이의 영역을 패터닝 하여 오목부(1000a)를 형성한다. 오목부(1000a)의 형성시에는, 예를 들어 샌드블래스트 법(sandblasting method)을 이용할 수 있으며, 그 밑면(1000b)은, 후술하는 공정에서 형성하는 유전체 층(104) 및 유전체 보호층(105)의 퇴적을 고려해서, 도 2의 확대부분에 도시한 관계를 갖는 상태로 한다. 또, 이 패터닝에서는 전극 막(1020, 1030)의 폭 방향의 일부 영역도 제거하며, 이에 의해 스캔 전극(102) 및 서스테인 전극(103)이 형성되게 된다. 여기서 스캔 전극(102) 및 서스테인 전극(103) 각각은, 도 3 (b)에 도시하는 바와 같이, 그 두께방향으로 연속되는 단일한 구성의 층으로 이루어지는 형태를 구비한다.
도 3 (b)에 도시하는 바와 같이, 패터닝에 의해 전극 막(1020, 1030)의 일부도 절삭하므로, 형성되는 스캔 전극(102) 및 서스테인 전극(103) 각각은 도 3(a)에 도시하는 공정에서 형성하는 전극 막(1020, 1030)의 각 폭 W21, W31보다도 좁은 폭 W22, W32가 된다. 역으로 말하면, 패터닝에 의해 절삭되는 폭 만큼을 고려하여 PDP(1)로서의 스캔 전극(102)의 폭 W22 및 서스테인 전극(103)의 폭 W32를 얻을 수 있는 전극 막(1020, 1030)의 각 폭 W21, W31을 설정하게 된다.
또한, 상기와 같은 패터닝을 실행하여 오목부(1000a)를 형성하는 경우에는, 형성된 오목부(1000a)의 측면이 유리 기판(1000)의 두께방향에 대해서 각도를 가지는 경사면이 된다.
도 3 (a)에 도시하는 바와 같이, 패터닝 후의 표면을 따라서 유전체 층(104)을 형성한다. 유전체 층(104)의 형성에는 페이스트 도포법을 채용할 수도 있으나, 유전체 층(104)의 막 두께의 균일화를 도모하기 위해서는 시트 형상으로 형성된 유전체 재료를 이용하는 방법을 채용하는 것이 바람직하다. 즉, 시트 형상으로 형성된 유전체 재료를 이용하는 방법을 채용하는 경우에는 도 3 (c)에 도시한 오목부(1000d)의 측면(1000f)의 두께가 패널 전체에 걸쳐서 균일화된다. 따라서 패널 전체에 걸쳐서 스캔 전극(102) 및 서스테인 전극(103)과 오목부(10a)의 표면까지의 거리의 균일화가 도모되는 본 실시 예에서는, 방전 셀 사이에서의 방전특성의 편차를 작게 억제할 수 있고, 화상품질의 향상도 도모할 수 있다.
또, 상기 유전체 층(104)의 제조공정을 채용함으로써, PDP(1)에서는 상술한 바와 같이, 오목부(10a)의 측면(10c)에서의 유전체 층(104)의 두께 t1과 오목부(10a)를 제외한 부분에서의 유전체 층(104)의 두께 t2를 복잡한 조정공정을 거치지 않고도 대략 동일하게 할 수 있다.
또한, 유전체 층(104)의 두께는 상술한 바와 같이 10㎛ 이상 40㎛ 이하로 하며, 유전체 층(104) 형성 후에도 오목부(1000d)의 밑면(1000e)이 스캔 전극(102) 및 서스테인 전극(103)의 각 방전공간(30) 측의 주 표면(102f, 103f)보다도 전면 기판(100)의 두께방향의 내측에 위치하는 상태가 유지된다. 또, 시트 형상으로 형 성된 유전체 재료를 이용하여 유전체 층(104)을 형성하는 경우에는 가열에 의한 두께 변화를 고려하여 그 두께를 설정해 두는 것이 바람직하다.
다음에, 도 4 (a)에 도시하는 바와 같이, 오목부(1000d)의 밑면(1000e) 및 측면(1000f)을 포함하는 유전체 층(104)의 표면을 따라서 유전체 보호층(105)을 형성한다. 유전체 보호층(105)은 예를 들어 MgO, MgAl2O4, SrO, AlN 및 La2O3으로 구성되는 재료 군 중에서 선택되는 적어도 1종의 재료를 사용하여 전자 빔 증착법(electron beam evaporation method)이나 이온 건 증착법(ion gun deposition method) 등을 이용하여 형성한다.
도 4 (a)에 도시하는 바와 같이, 본 실시 예의 PDP(1)의 전면 패널(10)에서는 오목부(10a)의 측면(10c)이 경사진 평면으로 되어 있으므로, 당해 측면(10c)에서의 유전체 보호층(105)의 결정성이 높고, 결정배향이 규칙적으로 되어 있는 특성을 가지게 되며, 당해 측면(10c)에서의 유전체 보호층(105)의 2차 전자 방출특성이 다른 부분에 비해서 양호하게 된다(2차 전자 방출계수 γ가 커진다). 즉, 유전체 보호층(105) 형성시에 상기 전자 빔 증착법이나 이온 건 증착법을 이용하는 본 실시 예의 제조방법에서는 오목부(10a)의 측면(10c)에서는 상기 재료가 경사지게 증착되게 된다. 따라서 경사지게 증착된 부분에서의 유전체 보호층(105)은 경사지게 증착되지 않은 부분에 비해서 결정성이 높고, 결정배향이 규칙적으로 되어 있는 특성을 갖게 되므로, 당해 측면(10c)에서의 유전체 보호층(105)의 2차 전자 방출계수 γ가 다른 부분에 비해서 커진다.
다음에, 도 4 (b)에 도시하는 바와 같이, 상기 형성된 전면 패널(10)을 그 유전체 보호층(105)이 대향하도록 배면 패널(20)에 중첩시켜서 외주에서 접착한다. 이때, 전면 패널(10)과 배면 패널(20)의 배치방향은 스캔 전극(102) 및 서스테인 전극(103)에 의해 쌍을 형성하는 표시 전극 쌍(101)과 배면 패널(20)에 형성된 데이터 전극(201)이 교차하는 방향이다.
전면 패널(10)과의 접합에 제공되는 배면 패널(20)은 미리 배면 기판(200)의 주 표면상에 상기 데이터 전극(201), 유전체 층(202), 격벽(203)(도 3(c)에서는 도시의 편의상 부 격벽(205)만이 도시되어 있다) 및 형광체 층(206)이 형성되어 있다.
여기서, 배면 패널(20)의 데이터 전극(201)의 형성에는, 예를 들어 Cr-Cu-Cr이나 Ag 등을 사용할 수 있고, 유전체 층(202)의 형성에는 저 융점 유리를 사용할 수 있다. 또, 형광체 층(206)의 형성에는, 예를 들어 다음에 예로 드는 형광체 재료를 사용할 수 있다.
R ; (Y, Gd)BO3 : Eu
G ; Zn2SiO4 : Mn
B ; BaMg2Al14O24 : Eu
마지막으로, 도시를 생략하고 있으나, 접착에 의해서 형성된 방전공간(30)에 대해서 가스 유통이 가능한 연통 구멍을 설치하고, 이 연통 구멍으로 방전공간(30)에 잔류하는 가스를 배기한 후, 예를 들어 Xe-Ne계의 혼합가스인 방전가스를 약 60 ㎪의 내압이 될 때까지 충전한다. 잔류가스의 배기 및 방전가스의 충전에 관해서는, 주 격벽(204)보다도 부 격벽(205)의 높이가 약간 낮아지도록 형성되어 있으므로 양호한 가스의 유통이 확보되고 있다. 그 다음에 연통 구멍을 폐쇄하여 PDP(1)를 완성한다.
또한, 본 실시 예의 PDP(1)의 제조에서는 도입하는 방전가스의 성분 중 Xe의 구성비율을 분압이 3㎪이 되도록 미리 조정해 둔다.
또, 본 실시 예에서는 상술한 바와 같이 후막법(thick flim method)을 이용하여 유전체 층(104)을 형성하는 것으로 하고 있으나, 이외에도 박막법(thin flim method)을 이용하여 형성할 수 있다. 그리고 유전체 층(104)의 형성방법에 따라서 각각의 값의 설정을 바꾸는 것이 바람직하다. 구체적으로는, 이하에 설명하는 바와 같다.
1-3-1. 유전체 층(104)의 형성에 박막법을 이용하는 경우
박막법을 이용하여 유전체 층(104)을 형성하는 경우에는 유전체 층(104)의 비 유전율 ε을 4 이상 6 이하의 범위로 설정한다. 또, 이 경우에 유전체 층(104)의 두께 t1, t2를 10㎛ 이상 20㎛ 이하의 범위로 설정하고, 방전가스에서의 Xe 분압을 9㎪ 이상 18㎪ 이하의 범위로 설정하는 것이 바람직하다. 이들 이유는 이하와 같다.
먼저, 박막법을 이용하여 유전체 층(104)을 형성하는 경우에는, 그 두께 t1, t2를 너무 두껍게 하려고 하면 크랙이 발생하기 쉽고, 또 프로세스에 사용하는 메인 터넌스(maintenance)의 사이클이 짧아져서 택트 타임(tact time)이 길어진다.
반대로, 박막법을 이용하여 유전체 층(104)을 형성하는 경우에 그 두께 t1, t2를 너무 얇게 하면, PDP의 구동시에 절연파괴를 일으키기 쉬워진다. 그러므로 본 실시 예에서 유전체 층(104)을 박막법을 이용하여 형성하는 경우에는 유전체 층(104)의 두께 t1, t2를 10㎛ 이상 20㎛ 이하의 범위로 한다.
다음에, Xe 분압에 대한 상기 범위설정에 대해서 도 5를 이용하여 설명한다. 도 5는 유전체 층(104)의 비 유전율 ε이 4이며, 유전체 층(104)의 두께 t1, t2가 10㎛ 이상 20㎛ 이하인 범위에서의 방전전압의 유전체 층(104)에 대한 막 두께 의존성을 나타내는 특성도이다. 또한, 도 5에서 종축의 △V는 (Vf' - Vf)를 나타낸다. 또, 도 5의 범례에서의 각 수치는 방전가스(Xe/Ne의 혼합가스)의 전체 압력(60㎪)에 대한 Xe 분압의 비율을 나타내는 값이다. 이에 대해서는 다음 설명에서 사용하는 도 6 및 도 7에서도 동일하다.
도 5에 도시하는 바와 같이, 유전체 층(104)의 비 유전율 ε을 4로 할 때에는 대향 방전에서의 방전개시전압 Vf가 면 방전에서의 방전개시전압 Vf'보다도 작아지고, 또한 전압 차가 20V 이하라는 조건을 만족하는 Xe 분압으로 하는 것이 바람직하다. 구체적으로는, 도 5에서 △V가 0V보다도 크고 20V 이하인 것을 선택하는 것이 바람직하다. 이에 의해, 박막법을 이용하여 유전체 층(104)을 형성하는 경우에는 Xe 분압을 9㎪ 이상 18㎪ 이하의 범위로 하는 것이 바람직하다.
또한, 상술한 바와 같이, 본 실시 예에서 유전체 층(104)의 형성에 박막법을 이용하는 경우에는 무효전력과 절연 내압에서 제한을 받으므로, 유전체 층(104)의 두께 t1, t2를 10㎛ 이상 20㎛ 이하의 범위로 하고 있으나, 구동전압에 대해 절연파괴가 발생하지 않도록 내압 확보를 할 수 있는 것이라면, 유전체 층(104)의 두께 t1, t2를 5㎛ 이상 20㎛ 이하의 범위로 하는 것도 가능할 것으로 생각된다.
1-3-2. 유전체 층(104)의 형성에 후막법을 이용하는 경우
후막법을 이용하여 유전체 층(104)을 형성하는 경우에는 유전체 층(104)의 비 유전율 ε을 7 이상 12 이하의 범위로 설정한다. 또, 이 경우에, 유전체 층(104)의 두께 t1, t2를 20㎛ 이상 40㎛ 이하의 범위로 설정하고, 방전가스에서의 Xe 분압을 3㎪ 이상 12㎪ 이하의 범위로 설정하는 것이 바람직하다. 이들 이유는 이하와 같다.
먼저, 후막법을 이용하여 유전체 층(104)을 형성하는 경우에, 유전체 층(104)의 비 유전율 ε을 너무 크게 하면 용량이 커져서 무효전력이 증가한다. 그러므로, 후막법을 이용하여 유전체 층(104)을 형성하는 경우에는 유전체 층(104)의 비 유전율 ε을 종래의 PDP의 유전체 층에서의 비 유전율 ε과 동등한 값인 12를 상한으로 하는 것이 현실적이라고 생각된다. 또, 후막법을 이용하여 유전체 층(104)을 형성할 때에는 PDP의 구동시의 절연파괴를 회피하도록 유전체 층(104)의 두께 t1, t2를 20㎛ 이상으로 해둘 필요가 있을 것으로 생각된다. 여기서, 일반적으로 후막법을 이용하여 형성되는 유전체 층은 박막법을 이용하여 형성되는 유전체 층에 비해서 내압이 낮으므로, 박막법을 이용하는 경우의 유전체 층의 두께에 비해 서 그 두께를 두껍게 해 둘 필요가 있다.
또, 유전체 층(104)의 두께 t1, t2를 너무 두껍게 하면 용량이 작아지고 방전전압이 커지므로, 종래의 PDP에서의 유전체 층의 두께 40㎛ 정도를 상한으로 하는 것이 현실적이라고 생각된다. 즉, 후막법을 이용하여 유전체 층(104)을 형성하는 경우에는 그 두께 t1, t2를 20㎛ 이상 40㎛ 이하의 범위로 해 두는 것이 바람직하다.
상기 유전체 층(104)의 두께 t1, t2의 범위에서의 Xe 분압의 상기 바람직한 범위에 대해서 도 6 및 도 7을 이용하여 설명한다. 도 6은 유전체 층(104)의 비 유전율 ε이 7일 때의 방전전압의 유전체 층(104)의 두께 t1, t2에 대한 의존성에 대하여 나타내는 특성도이다. 또, 도 7은 유전체 층(104)의 비 유전율 ε이 12일 때의 특성도이다.
도 6 및 도 7의 양 특성도에 도시하는 바와 같이, 대향 방전에서의 방전개시전압 Vf가 면 방전에서의 방전개시전압 Vf'보다도 작고, 또한, 전압 차가 20V 이하라는 조건을 만족하는 것은 Xe 분압이 3㎪ 이상 12㎪ 이하의 범위에 있을 때이다. 따라서 후막법을 이용하여 유전체 층(104)을 형성하는 경우에는 Xe 분압을 3㎪ 이상 12㎪ 이하의 범위로 하는 것이 바람직하다.
1-4. PDP(1)의 오목부(10a)의 깊이 D
이하에서는 본 실시 예의 PDP(1)에서 전면 패널(10)의 방전공간(30) 측에 형성하는 오목부(10a)의 깊이 D(도 2a를 참조)에 대해서 도 8을 이용하여 검토한다.
먼저, 본 실시 예의 PDP(1)에서는 전면 패널(10)의 방전공간(30) 측에 오목부(10a)를 형성하며, 이 구조에 의해, 그 구동시에 스캔 전극(102)과 서스테인 전극(103) 사이의 오목부(10a) 내에서 대향 방전을 발생시키고, 이를 트리거(trigger)로 하여 면 방전으로 확대함으로써 방전전압을 낮출 수 있으며, 방전영역도 확대할 수 있다. 이에 의해, 본 실시 예의 PDP(1)에서는 종래의 PDP에 비해서 발광효율을 향상할 수 있는 것이나, 전면 패널(10)의 방전공간(30) 측에 오목부(10a)를 형성함으로써 다음과 같은 이점과 결점을 갖는다.
오목부(10a)를 형성함으로써 얻어지는 이점으로는, PDP(1)의 구동시에 방전에 의해서 발생한 여기 입자의 손실을 억제할 수 있다는 점을 들 수 있다. 한편, 오목부(10a)를 형성함으로써 얻어지는 결점으로는, 형광체 층(206)에서 출사된 가시광을 반사·굴절시키게 되어서 전면 패널(10)을 통과하여 출사되는 가시광의 광량(光量)이 적어진다는 점을 들 수 있다.
여기서, 여기 입자(excited particle)의 손실이란, 방전공간(30) 내에서의 방전에 의해 발생한 여기 입자가 자외선을 발생하기 전에 유전체 보호층(105)에 충돌하여 탈 여기(deexcited) 되며, 이에 의해서 자외선의 발생량이 감소하는 것이다(이하에서는 「벽면 로스(wall surface loss)」라고 한다). 이에 대해서는, 전면 패널(10)의 방전공간(30) 측에 오목부(10a)를 형성함으로써 여기 입자의 벽(유전체 보호층(105))과의 충돌을 감소시킬 수 있으며, 탈 여기에 의한 여기 입자의 손실이 감소하게 된다.
한편, 가시광의 반사 및 굴절은 오목부(10a)의 깊이 D를 깊게 하면 할수록 커져서 가시광의 인출효율이 낮아진다(이하에서는 「광학 로스(optical loss)」라고 한다). 이상과 같은 관점에서 오목부(10a)의 깊이 D에 대한 검토를 행한 결과를 나타내는 것이 도 8이다.
도 8에 도시하는 바와 같이, 벽면 로스는 오목부(10a)의 깊이 D를 깊게 하면 할수록 작아진다. 반대로, 광학 로스는 오목부(10a)의 깊이 D를 깊게 하면 할수록 커진다. 그리고, 벽면 로스와 광학 로스를 합한 토탈 로스(total loss)는 오목부(10a)의 깊이 D가 20㎛ 이하인 범위에서는 깊이 D의 증가에 반해서 저하되고, 깊이 D가 20㎛ 이상인 범위에서는 깊이 D의 증가와 함께 상승한다. 따라서 상술한 바와 같은 오목부(10a)를 형성함으로써 얻어지는 이점을 실질적으로 최대로 할 수 있는 범위는 오목부(10a)의 깊이 D가 10㎛ 이상 30㎛ 이하인 범위라고 생각된다.
1-5. PDP(1) 및 그 제조방법의 우위성
다음에, 상기 제조방법을 이용하여 상기 구조를 갖는 본 실시 예의 PDP(1)가 갖는 우위성에 대해서 도 9를 이용하여 설명한다. 도 9는 PDP(1) 구동시의 유지방전기간에서의 방전 모드를 모식적으로 나타내는 모식 단면도이다.
도 9에 도시하는 바와 같이, 본 실시 예의 PDP(1)에서는, 전면 패널(10)에서의 방전공간(30)과 면하는 면이, 전면 기판(100)의 두께방향의 내측을 향해서 오목하게 이루어지는 오목부(10a)가 형성되어 있고, 스캔 전극(102)과 서스테인 전극(103) 사이의 영역의 유전체 층(104) 및 유전체 보호층(105)도 상기 오목부(10a)를 따라서 형성된 상태에 있다. 또, 상기와 같이 본 실시 예의 PDP(1)에서는 오목부(10a)의 형상 및 사이즈가 도 2에 도시한 것과 같은 설정으로 되어 있다.
이와 같은 구성을 갖는 PDP(1)의 구동시에는 유지방전기간 동안에 선택된 방전 셀에서 오목부(10a) 내의 스캔 전극(102)과 서스테인 전극(103) 사이에 대향 방전 Dis. A가 발생한다. 그리고, 이 대향 방전 Dis. A를 트리거로 하여, 오목부(10a)의 외 측에서 스캔 전극(102)과 서스테인 전극(103)을 원호형상(arc shaped)으로 연결하는 경로에서 면 방전 Dis. B가 발생한다. 따라서 PDP(1)에서는, 이와 같이 유지방전기간에서, 먼저 대향 방전 Dis. A를 발생시키고, 이를 트리거로 하여 면 방전 Dis. B를 발생시킬 수 있으므로, 방전개시전압의 상승을 억제하면서, 발광효율의 향상을 도모함으로써 소비전력의 감소가 가능하다. 또한, 본 실시 예의 PDP(1)에서의 각 설정 값에 대해서는 대향 방전 Dis. A에서의 방전개시전압 Vf가 면 방전 Dis. B에서의 방전개시전압 Vf'보다도 낮아지도록 설정하는 것이 바람직하다. 여기서, 대향 방전 Dis. A에서의 방전개시전압 Vf와 면 방전 Dis. B에서의 방전개시전압 Vf'의 차이는 20V 이하로 해 두는 것이 바람직하다. 이는 다음과 같은 이유에 의한 것이다.
즉, 선행하여 대향 방전 Dis. A가 발생하고, 이를 트리거로 하여 면 방전 Dis. B로 발전하는 것은, 대향 방전 Dis. A에 의해 발생한 전자나 이온, 그리고 여기 입자에 의해서 면 방전 Dis. B의 방전개시전압 Vf'가 저하하는 메커니즘에 의한 것이다.
그러나, 상기 방전개시전압 Vf'의 저하량은 유한하므로, 방전개시전압 Vf와 방전개시전압 Vf'의 차가 너무 크면 대향 방전 Dis. A만이 발생하여 면 방전 Dis. B로 발전할 수 없으며, 국부적인 방전 모드가 된다. 본 발명자들은 대향 방전 Dis. A와 면 방전 Dis. B 각각의 방전개시전압 Vf와 Vf'가 전압 차 20V 이내이면 대향 방전 Dis. A에서 면 방전 Dis. B로 발전시킬 수 있다는 사실을 발견하였다.
또, 본 실시 예의 PDP(1)에서는 대향 방전 Dis. A를 트리거로 하여 면 방전 Dis. B를 발생시킬 수 있으므로, 면 방전 Dis. B의 방전로(discharge path)의 길이를 길게 할 수 있으며, 양광주(positive column) 영역을 크게 할 수 있다.
또, 상술한 바와 같이, PDP(1)에서는 스캔 전극(102)과 서스테인 전극(103)의 배치가, 오목부(10a)를 사이에 둔 상태의 위치에 설정되고, 부 격벽(205)의 내측이 되도록 설정되어 있어서, 배면 패널과의 사이에서의 정전용량이 낮게 억제되고 있다.
또한, 본 실시 예의 PDP(1)에서는 스캔 전극(102) 및 서스테인 전극(103) 각각이 금속재료를 주성분으로 하여 이루어지는 구성을 채용하였으나, 본 실시 예의 PDP(1)와 같이, 그 구동시에 대향 방전 Dis. A에서 면 방전 Dis. B로 발전하는 방전 모드를 채용할 때에는 반드시 스캔 전극(102) 및 서스테인 전극(103) 각각이 ITO나 SnO2 또는 ZnO를 구비하지 않는 구성(버스 라인만의 구성)으로 할 필요는 없다. 즉, 종래의 PDP에서 채용되고 있던 스캔 전극 및 서스테인 전극의 구성을 채용할 수도 있다.
(제 2 실시 예)
다음에 본 발명의 제 2 실시 예에 대하여 설명한다.
2-1. PDP(2)의 구성
제 2 실시 예의 PDP(2)의 구성에 대해서 도 10을 이용하여 설명한다. 도 10은 PDP(2)의 요부를 절단하여 묘사한 요부 단면도이다. 또한, 본 실시 예의 PDP 2는 스캔 전극(402), 서스테인 전극(403) 및 유전체 층(404)이 상기 제 1 실시 예의 PDP 1과 차이가 있으므로, 이 점을 주로 설명하며, 상기 제 1 실시 예와의 중복부분에 대한 설명은 생략한다.
도 10에 도시하는 바와 같이, PDP(2)의 전면 패널(40)에서는 스캔 전극(402)이 전면 기판(400)의 두께방향으로 층 분리된 스캔 전극 제 1 요소 층(402a)과 스캔 전극 제 2 요소 층(402b)의 조합에 의해 구성되어 있다. PDP(2)에서는 서스테인 전극(403)에 대해서도 서스테인 전극 제 1 요소 층(403a)과 서스테인 전극 제 2 요소 층(403b)의 조합에 의해 구성되어 있다. 또한, 도시는 생략하나, 스캔 전극(102)을 구성하는 스캔 전극 제 1 요소 층(402a)과 스캔 전극 제 2 요소 층(402b)은, 예를 들어 패널의 외연 부분 등에서 전기적인 접속이 이루어져 있고, 구동시에 동일한 전위상태가 되도록 구성되어 있다. 또, 서스테인 전극(403)을 구성하는 서스테인 전극 제 1 요소 층(403a)과 서스테인 전극 제 2 요소 층(403b)에 대해서도 마찬가지로 전기적인 접속이 이루어져 있다.
스캔 전극(402)을 구성하는 스캔 전극 제 1 요소 층(402a)과 스캔 전극 제 2 요소 층(402b)의 사이, 및 서스테인 전극(403)을 구성하는 서스테인 전극 제 1 요소 층(403a)과 서스테인 전극 제 2 요소 층(403b)의 사이에는 유전체 제 1 요소 층(404a)이 삽입되어 있다. 또, 스캔 전극 제 2 요소 층(402b) 및 서스테인 전극 제 2 요소 층(403b)은 유전체 제 2 요소 층(404b)으로 피복된 상태로 되어 있다. PDP(2)에서는 유전체 제 1 요소 층(404a)과 유전체 제 2 요소 층(404b)의 조합에 의해 유전체 층(404)이 구성되어 있다. 그리고 유전체 제 2 요소 층(404b)의 표면에는 그 표면을 따라서 유전체 보호층(105)이 형성되어 있다.
도 10에 도시하는 바와 같이, 본 실시 예의 PDP(2)에서는 전면 패널(40)에서의 스캔 전극(402)과 서스테인 전극(403) 사이의 영역에서 유전체 제 2 요소 층(404b) 및 유전체 보호층(405)이 전면 기판(400)의 두께방향의 내측을 향해서 오목하게 들어가 있는 오목부(40a)가 형성된 구성을 채용하고 있다. 구체적인 구성은 상기 제 1 실시 예와 동일하다.
상기 전면 패널(40)에서의 스캔 전극(402) 및 서스테인 전극(403)은 그 각각을 구성하는 제 1 요소 층(402a, 403a) 및 제 2 요소 층(402b, 403b)이 각각 금속재료로 형성되어 있다. 이에 대해서는, 상기 제 1 실시 예의 스캔 전극(102) 및 서스테인 전극(103) 각각이 금속재료만으로 구성되어 있던 것과 동일하며, 예를 들어 Ag나 Cr-Cu-Cr 등의 금속재료를 사용할 수 있다. 또, 스캔 전극(402) 및 서스테인 전극(403)을 구성하는 요소 층(402a, 402b, 403a, 403b) 각각은 오목부(40a)에서의 밑면(40b)보다도 방전공간(30) 측에 위치하는 위치관계를 가지고 형성되어 있다.
한편, 배면 패널(20)은 상기 제 1 실시 예의 PDP(1)의 배면 패널(20)과 동일한 구성에 의해 형성되어 있다. 또, 방전공간(30)에 충전되는 방전가스의 조성이나 충전압력에 대해서도 상기 제 1 실시 예의 PDP(1)와 동일하다.
2-2. PDP(2)의 제조방법
다음에, 상기 구성을 갖는 PDP(2)의 제조방법에 대해서 도 11 및 도 12를 이 용하여 설명한다. 또한, 배면 패널(20)의 구성에 대해서는 상술한 바와 같이 상기 제 1 실시 예의 PDP 1과 동일하므로, PDP 2의 제조방법에 대해서도 전면 패널(40)에 대해서만 기재한다.
도 11 (a)에 도시하는 바와 같이, 유리기판(4000)의 일 측의 주 표면(4000a)에 대해서 서로 간격을 두고 전극 막 4020a 및 전극 막 4030a를 병설한다. 양 전극 막(4020a, 4030a)의 형성에는, 상기 제 1 실시 예의 전극 막(1020, 1030)의 경우와 마찬가지로, 예를 들어 Cr-Cu-Cr이나 Ag 등의 금속재료(불순물 레벨에서의 다른 물질의 혼입을 허용하며, 금속재료를 주성분으로 하는 재료)를 사용할 수 있다. 즉, 본 실시 예의 PDP(2)의 제조에도 종래의 PDP의 전면 패널의 제조에서 사용하는 ITO(Indium Tin Oxide)나 SnO2나 ZnO 등을 사용하고 있지 않다. 그리고, 전극 막(4020a, 4030a)의 폭은 형성하고자 하는 각 전극의 폭보다도 넓은 폭 W41, W51로 해둔다.
또한, 전극 막(4020a, 4030a)의 형성에는, 상기와 마찬가지로, 사용하는 재료가 Cr-Cu-Cr인 경우에는 스퍼터링법을 이용하고, Ag인 경우에는 인쇄법 등을 이용한다.
다음에, 도 11 (b)에 도시하는 바와 같이, 전극 막(4020a, 4030a)이 형성된 유리기판(4000)의 주 표면(4000a)을 피복하도록 유전체 준비 막(4040a)을 형성하고, 그 위에, 전극 막(4020a, 4030a)과 마찬가지로 금속재료로 이루어지는 전극 막(4020b, 4030b)을 더 형성한다. 여기서 유리기판(4000)과 유전체 준비 막(4040a) 의 경계부분에 형성되는 전극 막(4020a, 4030a)과, 유전체 준비 막(4040a)의 표면에 형성되는 전극 막(4020b, 4030b)은 유전체 준비 막(4040a)의 두께방향에서 이들을 관찰할 때에 서로 중첩되는 위치 및 사이즈로 형성되는 것이다. 즉, 전극 막 4020b의 폭 W42 및 전극 막 4030b의 폭 W52는 상기 폭 W41 및 폭 W51과 대략 동일하며, 유리기판(4000)의 주 표면 방향에서의 단부 위치도 서로 합치되는 상태로 형성되어 있다.
다음에, 도 11 (c)에 도시하는 바와 같이, 전극 막(4020a, 4020b)의 형성영역과 전극 막(4030a, 4030b)의 형성영역 사이의 영역에서의 유전체 준비 막(4040a) 및 유리기판(4000)의 일부가 밑면(4000b)에 닿을 때까지 패터닝하여 오목부(4000a)를 형성한다. 이때, 오목부(4000a)의 측면은 상기 제 1 실시 예의 PDP(1)의 오목부(10ab)의 측면(10c)과 마찬가지로 경사면이 된다.
유전체 준비 막(4040a) 및 유리기판(4000)의 패터닝에는, 상기와 마찬가지로, 예를 들어 샌드블래스트 법을 이용할 수 있다. 이 패터닝에서는 전극 막(4020a, 4020b, 4030a, 4030b)의 폭 방향에서의 일부 영역도 제거한다.
패터닝 후에는, 오목부(4000a)와 면하는 상태로 스캔 전극(402)을 구성하는 스캔 전극 제 1 요소 층(402a)과 스캔 전극 제 2 요소 층(402b) 및 서스테인 전극(403)을 구성하는 서스테인 전극 제 1 요소 층(403a)과 서스테인 전극 제 2 요소 층(403b)이 각각 형성되게 된다.
또, 이 상태에서 각 전극(402, 403)의 제 1 및 제 2 요소 층(402a, 402b, 403a, 403b)은 각각의 오목부(4000a) 측의 사이드 에지가 오목부(4000a) 내의 공간과 면하게 된다. 또한, 스캔 전극(402)의 제 1 요소 층(402a)과 서스테인 전극(403)의 제 1 요소 층(403a)의 폭은 각각 폭 W43, W53이 되며, 각각의 제 2 요소 층(402b, 403b) 각각의 폭 W44, W54보다도 넓어진다.
도 12 (a)에 도시하는 바와 같이, 패터닝 후의 표면을 따라서 유전체 제 2 요소 층(404b)을 형성하며, 먼저 형성된 유전체 제 1 요소 층(404a)과의 조합에 의해 유전체 층(404)이 구성된다.
유전체 제 2 요소 층(404b)의 형성에는 페이스트 도포법을 채용할 수도 있으나, 유전체 층의 막 두께의 균일성을 확보하기 위해서는 시트 형상으로 형성된 유전체 재료를 이용하는 방법을 채용하는 것이 바람직하다. 즉, 시트 형상으로 형성된 유전체 재료를 사용하는 방법을 채용하는 경우에는 도 12 (a)에 도시한 오목부(4000d)의 측면(4000f)의 두께가 패널 전체에 걸쳐서 균일화된다. 그리고 패널 전체에 걸쳐서 스캔 전극(402) 및 서스테인 전극(403)과 오목부(40a)의 표면까지의 거리의 균일화가 도모되는 본 실시 예에서는 방전 셀 사이에서의 방전특성의 편차를 작게 억제할 수 있고, 화상품질의 향상도 도모할 수 있다.
또한, 유전체 제 2 요소 층(404b)의 형성 후에도, 오목부(4000d)의 밑면(4000e)이 스캔 전극(402) 및 서스테인 전극(403)의 각 제 1 요소 층(402a, 403a)의 형성 위치보다도 전면 기판(400)의 두께방향의 내측에 위치하는 상태가 유지되어 있다. 또한, 시트 형상으로 형성된 유전체 재료를 사용하여 유전체 제 2 요 소 층(404b)을 형성하는 경우에는 그 두께를, 예를 들어 20㎛ 이상 40㎛ 이하의 범위 내에서의 균일한 두께로 할 수 있다.
다음에, 도 12 (b)에 도시하는 바와 같이, 오목부(4000d)의 밑면(4000e) 및 측면(4000f)을 포함하는 유전체 제 2 요소 층(404b)의 표면을 따라서 유전체 보호층(405)을 형성한다. 유전체 보호층(405)의 형성에는, 상기 제 1 실시 예의 제조방법과 마찬가지로, 예를 들어 MgO, MgAl2O4, SrO, AlN 및 La2O3으로 구성되는 재료 군 중에서 선택되는 적어도 1종의 재료를 사용하며, 전자 빔 증착법이나 이온 건 증착법 등을 이용할 수 있다.
또한, 본 실시 예에서도 오목부(40a)의 측면(40c)은 전면 기판(400)의 두께방향에 대해서 각도를 갖는 경사면으로 되어 있으므로, 유전체 보호층(405)은 오목부(40a)의 측면(40c)에서 다른 부분보다도 높은 결정성 및 규칙적인 결정배향을 갖게 되며, 높은 2차 전자 방출특성(큰 2차 전자 방출계수 γ)을 갖게 된다.
이후에, 상기 각 공정을 거쳐서 형성된 전면 패널(40)을 미리 별도의 공정에 의해 형성된 배면 패널(20)과 대향시켜서 그 외주부를 밀봉한다. 방전공간(30)에 충전하는 방전가스의 충전압력 및 그 조성에 대해서는 상기 제 1 실시 예의 PDP(1)와 동일하다.
2-3. PDP(2) 및 그 제조방법의 우위성
다음에, 상기 제조방법을 이용하며, 상기 구조를 갖는 본 실시 예의 PDP(2)가 갖는 우위성에 대해서 도 13을 이용하여 설명한다. 도 13은 PDP(2)의 유지방전 기간에서의 방전 모드를 모식적으로 나타내는 모식 단면도이다.
도 13에 도시하는 바와 같이, 본 실시 예의 PDP(2)에서는, 전면 패널(40)에서의 방전공간(30)과 면하는 면이 전면 기판(400)의 두께방향의 내측을 향해서 오목하게 들어간 오목부(40a)가 형성되어 있고, 스캔 전극(402)과 서스테인 전극(403) 사이의 영역의 유전체 제 2 요소 층(404b) 및 유전체 보호층(405)도 이에 따라서 형성된 상태에 있다. 또, PDP 2에서는 스캔 전극(402) 및 서스테인 전극(403)의 구성이 상기 제 1 실시 예의 PDP 1과는 다르며, 서로 간의 사이에 유전체 제 1 요소 층(404a)이 삽입된 상태에서 전극 제 1 요소 층(402a, 403a)과 전극 제 2 요소 층(402b, 403b)의 2층으로 층이 분리되어 있다.
또한, 스캔 전극(402)을 구성하는 스캔 전극 제 1 요소 층(402a)과 스캔 전극 제 2 요소 층(402b)의 쌍방 및 서스테인 전극(403)을 구성하는 서스테인 전극 제 1 요소 층(403a)과 서스테인 전극 제 2 요소 층(403b)의 쌍방은, 상술한 바와 같이, 패널의 외연 부분 등에서 서로 동일한 전위상태가 되도록 전기적으로 접속되어 있다(도시 생략).
이와 같은 구성을 갖는 PDP(2)의 구동시에는, 유지방전기간에 스캔 전극(402)과 서스테인 전극(403)의 사이에 펄스 전압을 인가할 때, 유지방전기간에 앞선 기록기간에서 선택된 방전 셀에서는 오목부(40a)의 양 측면(40c) 사이에서 대향 방전 Dis. C를 발생하게 된다. 그리고 본 실시 예의 PDP(2)에서는 오목부(40a)의 개구 폭 W40이 200㎛ 이상으로 설정되어 있다. 그러므로, 본 실시 예의 PDP 2에 서는, 상기 제 1 실시 예의 PDP 1과는 달리, 대향 방전 Dis. C가 주로 발생하며, 이에 이어서 면 방전은 거의 발생하지 않는다.
여기서, 도 13에서는 도시하고 있지 않으나, 오목부(40a)를 사이에 두고 위치하는 스캔 전극(402)과 서스테인 전극(403) 사이의 간격(방전 갭)은 오목부(40a)의 개구 폭 W40(=200㎛)에 의해 규정되어 있고, 예를 들어 상기 개구 폭 W40 이상이며 300㎛ 이하의 범위로 설정되어 있다.
이와 같이, PDP(2)에서는, 유지방전기간에, 스캔 전극(402)과 서스테인 전극(403) 사이의 오목부(40a)의 공간영역에서 대향 방전 Dis. C를 발생시킬 수 있으므로, 방전개시전압의 상승을 억제하면서, 발광효율의 향상을 도모함으로써 소비전력을 감소시킬 수 있다.
또한, PDP(2)에서는 오목부(40a)의 개구 폭 W40에 따라서 대향 방전 Dis. C의 방전로의 길이를 길게 할 수 있고, 양광주 영역을 크게 할 수 있다. 데이터의 첨부는 생략하나, 본원 발명자들이 확인한 바에 의하면, 본 실시 예의 PDP(2)와 같이 오목부(40a)의 개구 폭 W40을 적어도 200㎛로 하는 것이 발광효율의 향상이라는 관점에서 바람직하다. 다만, 개구 폭 W40에 대해서는, 너무 크게 하면 스캔 전극(402) 및 서스테인 전극(403)과 부 격벽(205)과의 상호 간의 형성영역이 중첩되게 되어서 배면 패널과의 사이의 용량이 커진다. 그러므로 PDP(2)에서는 무효전력의 증가를 현실적으로 허용할 수 있는 범위 내로 수용하도록 오목부(40a)의 개구 폭 W40을 설정하는 것이 중요해진다.
또, 본 실시 예의 PDP(2)에서는, 상술한 바와 같이, 스캔 전극(402) 및 서스테인 전극(403) 각각을 다층 구조로 하고 있으므로, 상기 특허문헌 2와 같이 도금법 등을 이용하여 유전체 층보다도 두께가 두꺼운 전극을 형성하는 PDP에 비해서 스캔 전극(402) 및 서스테인 전극(403)의 폭을 넓게 하지 않고도 양호한 대향 방전을 발생시킬 수 있다. 그러므로, 본 실시 예의 PDP에서는, 상기 특허문헌 2의 종래의 PDP 등에 비해서 방전 셀 내에서 발생한 가시광이 스캔 전극(402) 및 서스테인 전극(403)에 의해 차단되기 어려우므로 발광효율이라는 관점에서 우위이다. 아울러, 도 13에 도시하는 바와 같이, 스캔 전극(402)에서의 스캔 전극 제 1 요소 층(402a)과 스캔 전극 제 2 요소 층(402b) 및 서스테인 전극(403)에서의 서스테인 전극 제 1 요소 층(403a)과 서스테인 전극 제 2 요소 층(403b) 각각이 유전체 제 1 요소 층(404a) 및 유전체 제 2 요소 층(404b)의 두께방향에서 대략 전체가 중첩되도록 형성되어 있으므로, 가시광의 차폐가 최소한으로 억제된다.
상기에서, 대략 전체가 중첩된다는 것은 도 13에 도시한 상태를 말하는 것으로, 오목부(40a) 측에서의 전극 제 1 요소 층(402a, 403a)과 전극 제 2 요소 층(402b, 403b)의 각 사이드 에지는 미세한 편차를 가지며, 각각의 타 측의 사이드 에지는 중첩되도록 되어 있는 상태를 말한다.
전극(402, 403)의 형성방법의 관점에서는, PDP(2)에서는 스퍼터링법이나 인쇄 노광법 등을 이용하여 서브 미크론에서 수 미크론의 두께에서 폭을 40㎛ 정도로 할 수 있다. 따라서 이와 같은 제조방법의 관점에서도 본 실시 예의 PDP(2)에서는 가시광을 차단하는 비율이 낮으며, 발광효율의 향상에서 우위이다.
또, 상술한 바와 같이, PDP(2)에서는, 스캔 전극(402)과 서스테인 전극(403)의 배치는 오목부(40a)를 사이에 둔 상태의 위치에 설정되며, 부 격벽(205)의 내측이 되도록 설정되어 있어서, 배면 패널과의 사이에서의 정전용량이 낮게 억제되어 있다.
또한, 본 실시 예의 PDP(2)에서는 스캔 전극(402) 및 서스테인 전극(403) 각각이 전극 제 1 요소 층(402a, 403a)과 전극 제 2 요소 층(402b, 403b)의 조합으로 구성되는 구조를 갖는 것으로 하였으나, 본 발명은 이에 한정되는 것은 아니며, 예를 들어 서로 층이 분리된 3층 이상의 전극 요소 층의 조합으로 스캔 전극(402) 및 서스테인 전극(403) 각각을 구성하는 것으로 해도 된다. 이와 같이 스캔 전극(402) 및 서스테인 전극(403)의 각 구성 층의 수를 증가시키면 증가시킬수록 유지방전기간에서의 대향 방전 Dis. C에서의 방전영역을 넓게 할 수 있어서 더 많은 자외선을 발생시킬 수 있다. 다만, 전극구성에 관한 제조 프로세스가 번잡해지게 되므로 제조비용과의 관계도 고려해 둘 필요가 있다.
또, 도 10에 도시하는 바와 같이, 본 실시 예의 PDP(2)에서는 오목부(40a)의 밑면(40b)이 스캔 전극(402) 및 서스테인 전극(403)의 전극 제 1 요소 층(402a, 403a)보다도 전면 기판(400)의 두께방향의 내측에 위치하는 구성으로 하였으나, 오목부(40a)의 밑면(40b)에 대해서는 전극 제 1 요소 층(402a, 403a)과 전극 제 2 요소 층(402b, 403b)의 사이에 위치하는 구성을 채용할 수도 있다. 이 경우에도 유지 방전기간에서 스캔 전극(402)과 서스테인 전극(403) 사이에서 대향 방전 Dis. C를 발생시킬 수 있다.
(제 3 실시 예)
3-1. PDP(3)의 구성
제 3 실시 예의 PDP(3)의 구성에 대해서 도 14를 이용하여 설명한다. 또한, 본 실시 예의 PDP 3에서는 상기 PDP 1 및 상기 PDP 2와 전면 패널(40)의 구성에 상이점이 있으므로, 이하에서는 상기 PDP 1, 2와의 상이점인 전면 패널(50)의 구성을 중심으로 하여 설명한다. 또, 상기 PDP 1, 2와 동일한 구성을 갖는 부분에 대해서는 동일한 부호를 부여하며 설명을 생략한다.
도 14에 도시하는 바와 같이, PDP(3)를 구성하는 양 패널(50, 20) 중 전면 패널(50)은 서로 층 분리된 전극 제 1 요소 층(502a, 503a)과 전극 제 2 요소 층(502b, 503b)의 조합에 의해 스캔 전극(502) 및 서스테인 전극(503)이 각각 구성되어 있다. 스캔 전극(502)에서의 스캔 전극 제 1 요소 층(502a)과 스캔 전극 제 2 요소 층(502b) 및 서스테인 전극(503)에서의 서스테인 전극 제 1 요소 층(503a)과 서스테인 전극 제 2 요소 층(503b)은 각각이 전기적으로 접속되어 있다.
또, 스캔 전극(502)과 서스테인 전극(503) 사이의 영역에는 패널(50)의 내측 표면이 전면 기판(500)의 두께방향의 내측(Z축 방향의 상방)을 행해서 오목하게 들어간 오목부(50a)가 형성되어 있다. 오목부(50a)의 밑면(50b) 및 측면(50c)에는 유전체 보호층(505)이 공간 측에 노출된 상태로 되어 있다. 그리고, 스캔 전극(502) 및 서스테인 전극(503) 각각의 전극 제 1 요소 층(502a, 503a)은 전면 기판(500)의 주 표면상에 형성되고, 전극 제 2 요소 층(502b, 503b)은 유전체 제 1 요소 층(504a)과 유전체 제 2 요소 층(504b)과의 경계부분에 형성되어 있다.
오목부(50a)의 밑면(50b)에서는 전면 기판(500)의 주 표면과 유전체 보호층(505)이 직접 접하고 있다.
또한, 본 실시 예의 PDP(3)에서는 오목부(50a)의 개구 폭이 적어도 200㎛가 확보된 상태로 되어 있다.
3-2. PDP(3)의 제조방법
상기 구성을 갖는 PDP(3)의 제조방법에 대해서 도 15 및 도 16을 이용하여 설명한다.
도 15 (a)에 도시하는 바와 같이 PDP(3)의 제조에서는, 전면 기판(500)의 일 측의 주 표면에 대해, 전극 제 1 요소 층(502a, 503a)을 형성한다. 이들 전극 제 1 요소 층(502a, 503a)의 형성에 사용하는 전극재료는 상기 제 1, 2 실시 예와 마찬가지로 Cr-Cu-Cr이나 Ag 등의 금속재료이며, 형성방법으로는 스퍼터링법이나 인쇄법 등을 이용할 수 있다. 그리고 전극 제 1 요소 층(502a, 503a)이 형성되어 이루어지는 전면 기판(500)의 주 표면을 피복하는 상태로, 시트 형상으로 형성한 감광성 유전체 재료를 사용하여 두께가 20㎛ 이상 40㎛ 이하의 범위의 유전체 준비 막(5040a)을 형성한다.
다음에, 도 15 (b)에 도시하는 바와 같이, 유전체 준비 막(5040a)에서의 스캔 전극 제 1 요소 층(502a)과 서스테인 전극 제 1 요소 층(503a) 사이의 영역을 전면 기판(500)의 주 표면이 노출될 때까지 파 내려가서 오목부(504ah)를 형성한 다. 오목부(504ah)의 형성시에는 예를 들어 노광 현상법을 이용할 수 있다. 여기서 본 실시 예의 PDP(3)의 제조에서는 오목부(504ah) 형성단계에서 오목부(504ah)의 측면(504af)으로 전극 제 1 요소 층(502a, 503a)의 각 사이드 에지가 노출되지 않는 상태로 한다. 이에 의해, 전면 기판(500)의 주 표면을 밑면으로 하는 오목부(504ah)를 갖는 유전체 제 1 요소 층(504a)이 형성된다.
도 15 (c)에 도시하는 바와 같이, 유전체 제 1 요소 층(504a)의 주 표면상에서 스캔 전극 제 1 요소 층(502a) 및 서스테인 전극 제 1 요소 층(503a) 각각에 대응하는 영역에 스캔 전극 제 2 요소 층(502b) 및 서스테인 전극 제 2 요소 층(503b)을 형성한다.
상기 제 2 실시 예와 마찬가지로, 본 실시 예의 PDP(3)에서도 스캔 전극 제 1 요소 층(502a)과 스캔 전극 제 2 요소 층(502b)의 조합에 의해 스캔 전극(502)이 형성되고, 서스테인 전극 제 1 요소 층(503a)과 서스테인 전극 제 2 요소 층(503b)의 조합에 의해서 서스테인 전극(503)이 형성된다. 또한, 스캔 전극(502)을 구성하는 스캔 전극 제 1 요소 층(502a)과 스캔 전극 제 2 요소 층(402b)은 전기적으로 접속이 도모되어 있고, 마찬가지로 서스테인 전극(503)을 구성하는 서스테인 전극 제 1 요소 층(503a)과 서스테인 전극 제 2 요소 층(503b)도 전기적으로 접속이 도모되어 있다. 이들 접속은 예를 들어 패널의 외연 부분 등에서 이루어져 있다.
또, 도 15 (c)에 도시하는 바와 같이, 유전체 제 1 요소 층(504a)의 주 표면 및 오목부(504ah)의 내벽 면과 노출된 전면 기판(500)의 주 표면을 따라서, 전극 제 2 요소 층(502b, 503b)을 피복하도록, 시트 형상으로 형성된 감광성 유전체 재 료를 이용하여 두께 20㎛ 이상 40㎛ 이하의 범위의 유전체 준비 막(5040b)을 형성한다. 이때, 유전체 준비 막(5040b)은 스캔 전극(502)과 서스테인 전극(503) 사이의 영역에서 상기 유전체 제 1 요소 층(504a)의 오목부(504ah)를 따라서 형성되며, 당해 부분이 전면 기판(500)의 두께방향의 내측(Z측 방향의 상방)으로 향해서 오목하게 들어간 오목부(5040bh)가 형성된다.
다음에, 도 16 (a)에 도시하는 바와 같이, 유전체 준비 막(5040b)에서의 상기 오목부 5040bh에 상당하는 부분을 노광 현상법을 이용하여 제거해서 오목부 504bh를 형성한다. 이에 의해, 유전체 제 2 요소 층(504b)이 완성되며, 유전체 제 1 요소 층(504a)과 유전체 제 2 요소 층(504b)의 조합에 의해 유전체 층(504)이 구성되게 된다. 또한, 이때에도 오목부(504bh)의 측면(504bf)으로는 전극 제 1 요소 층(502a, 503a) 및 전극 제 2 요소 층(502b, 503b)의 사이드 에지가 각각 노출되지 않도록 해둔다.
도 16 (b)에 도시하는 바와 같이, 유전체 제 2 요소 층(504b)의 주 표면, 오목부(504bh)의 측면(504bf) 및 전면 기판(500)의 주 표면에서의 노출부분을 따라서 유전체 보호층(505)을 형성한다. 유전체 보호층(505)의 형성에는, 상기 제 1, 2 실시 예와 마찬가지로, MgO, MgAl2O4, SrO, AlN 및 La2O3으로 구성되는 재료 군 중에서 선택되는 적어도 1종의 재료를 주재료로 사용하며, 전자 빔 증착법 혹은 이온 건 증착법 등을 이용할 수 있다. 이와 같이 하여 스캔 전극(502)과 서스테인 전극(503) 사이에서 내측 표면이 전면 기판(500)의 두께방향의 내측을 행해서 오목한 상태의 오목부(50a)가 형성되어 이루어지는 전면 패널(50)을 얻을 수 있다. 또한, 오목부(50a)의 밑면(50b) 및 측면(50c)은 그 표면이 유전체 보호층(505)으로 피복된 구성이 된다. 여기서, 상기 PDP 1, PDP 2에서의 각 전면 패널(10, 40) 등과 마찬가지로, 오목부(50a)의 측면(50c)은 경사진 평면으로 되어 있으며, 유전체 보호층(505)의 형성시에 경사 증착법에 의해서 형성되게 된다. 그러므로, 오목부(50a)의 측면(50c)에서의 유전체 보호층(505)은 다른 영역에 비해서 그 결정성이 높고, 또 결정배향도 규칙적으로 되어 있으므로 2차 전자 방출특성이 우수하다.
도시는 생략하고 있으나, 상기 제 1 실시 예 등과 마찬가지로, 전면 패널(50)과 미리 제작해 둔 배면 패널(20)을 대향 배치하여 그 외주부를 밀봉한다. 그리고 접착에 의해서 형성된 방전공간(30)에 가스 유통이 가능한 연통 구멍을 설치하여, 이 연통 구멍으로 방전공간(30)에 잔류하는 가스를 배기한 후, 예를 들어 Xe-Ne계 혹은 Xe-Ne-He계 등의 혼합가스인 방전가스를 약 60㎪의 내압이 될 때까지 충전한다. 잔류가스의 배기 및 방전가스의 충전에 관해서는, 주 격벽(204)보다도 부 격벽(205)의 높이가 약간 낮게 형성되어 있으므로 양호한 가스의 유통이 확보되어 있다. 그 후에 연통 구멍을 막아서 PDP(3)를 완성한다.
또한, 본 실시 예의 PDP(3)의 제조에서도 도입하는 방전가스의 성분 중 Xe의 구성 비율을 그 분압이 6.0㎪이 되도록 미리 조정해 둔다.
3-3. PDP(3) 및 그 제조방법의 우위성
본 실시 예의 PDP 3에서도 상기 PDP 2와 마찬가지로, 전면 패널(50)에서의 스캔 전극(502)과 서스테인 전극(503) 사이의 영역에 오목부(50a)가 형성된 구성을 구비하고, 또한 스캔 전극(502) 및 서스테인 전극(503) 각각이 전극 제 1 요소 층(502a, 503a)과 전극 제 2 요소 층(502b, 503b)의 2층 구조를 채용하고 있다. 그러므로, 본 실시 예의 PDP 3에서는 상기 PDP 2와 마찬가지로, 그 구동시의 유지방전기간에 스캔 전극(502)과 서스테인 전극(503) 사이에서 대향 방전이 발생하므로, 방전개시전압 Vf의 상승을 억제하면서 발광효율의 향상을 도모할 수 있고, 저 소비전력화가 가능하다.
또, 본 실시 예의 PDP(3)의 제조방법에서는, 상술한 바와 같이, 미리 시트 형상으로 형성된 감광성 유전체 재료를 사용하여 유전체 층(504)을 형성하며, 노광 현상법을 이용하여 오목부(50a)를 형성한다. 또, 오목부(50a)의 밑면(50b)에서는 유전체 보호층(505)이 전면 기판(500)의 주 표면과 직접 접하는 구성이 된다. 그러므로, 본 실시 예의 제조방법으로 제조된 PDP(3)에서는, 샌드블래스트 법을 이용하여 오목부(40a)를 형성하는 상기 제 2 실시 예의 제조방법 등에 비해서, 가공 면이 젖빛 유리(frosted glass) 형상으로 흐려지는 현상도 없어서 투과효율이 높다.
또한, 본 실시 예의 PDP(3)에 대해서도 상기 제 1, 2와 마찬가지로 다양한 변형 예를 채용할 수 있다.
(변형 예 1)
변형 예 1의 PDP(4)의 구성에 대해서 도 17을 이용하여 설명한다.
도 17에 도시하는 바와 같이, 본 변형 예의 PDP(4)는 전면 패널(60)에서 표시 전극 쌍(601)을 구성하는 스캔 전극(602) 및 서스테인 전극(603) 각각이 전극 제 1 요소 층(602a, 603a) 및 전극 제 2 요소 층(602b, 603b)에 부가하여 전극 제 3 요소 층(602c, 603c)도 구비하여 구성되어 있다. 전극 제 1 요소 층(602a, 603a)과 전극 제 2 요소 층(602b, 603b) 각각의 배치 및 구성에 대해서는 상기 제 3 실시 예의 PDP 3과 동일하며, 본 변형 예의 PDP 4에서는 이들 요소 층(602a, 603a, 602b, 603b)에 전극 제 3 요소 층(602c, 603c)이 부가되고, 전극 제 3 요소 층(602c, 603c)은 스캔 전극(602) 및 서스테인 전극(603) 각각에서 전극 제 2 요소 층(602b, 603b)에 대해서 각각 병설된 구성을 구비한다.
또한, 스캔 전극(602) 및 서스테인 전극(603)의 구성 이외의 다른 부분에 대해서는, 그 제조방법을 포함하여, 상기 제 3 실시 예의 PDP(3)와 동일하므로 그 설명을 생략한다.
본 변형 예의 PDP 4에서는 상기 제 3 실시 예의 PDP 3에 비해서 가시광의 차광이라는 관점에서는 다소 불리하나, 실질적인 영향은 무시할 수 있는 범위이다. 그리고, 본 변형 예의 PDP 4에서는 구동시의 유지방전기간에 발생하는 스캔 전극(602)과 서스테인 전극(603) 사이(오목부(60a)의 공간)에서의 대향 방전의 방전규모를 상기 제 3 실시 예의 PDP 3보다도 크게 할 수 있다.
이는 본 변형 예의 PDP(4)에서의 스캔 전극(602) 및 서스테인 전극(603) 각각을 3개의 요소 층(602a, 603b, 602b, 603b, 602c, 603c)으로 구성함에 따른 것이다. 또, 본 변형 예의 PDP 4에서는 상기 PDP 3 등에 비해서 스캔 전극(602) 및 서스테인 전극(603) 각각의 단면적을 크게 설정할 수 있고, 전기저항을 낮게 억제할 수 있다.
또한, 본 변형 예의 PDP(4)에서도 상기 실시 예 1, 2, 3 등과 마찬가지로 다 양한 변형 예를 적용할 수 있다.
(변형 예 2)
변형 예 2의 PDP(5)의 구성에 대해서 도 18을 이용하여 설명한다.
도 18에 도시하는 바와 같이, 본 변형 예의 PDP 5는, 상기 변형 예 1의 PDP 4와 마찬가지로, 전면 패널(70)에서의 스캔 전극(702) 및 서스테인 전극(703) 각각이 전극 제 1 요소 층(702a, 703a)과 전극 제 2 요소 층(702b, 703b) 및 전극 제 3 요소 층(702c, 703c)의 3개의 요소 층으로 구성되어 있다. 다만, 본 변형 예의 PDP 5에서는 상기 변형 예 1의 PDP 4와는 달리, 스캔 전극(702) 및 서스테인 전극(703) 각각에서의 전극 제 3 요소 층(702c, 703c)이 각각의 전극 제 1 요소 층(702c, 703c)에 대해서 병설(Z축 방향에서 동일한 계층 레벨로 형성)된 구성으로 되어 있다.
또한, 본 변형 예의 PDP 5의 구성 중 상술한 스캔 전극(702) 및 서스테인 전극(703) 이외의 구성에 대해서는 상기 제 3 실시 예 및 변형 예 1의 PDP 3, 4와 동일하므로 그 설명을 생략한다.
본 변형 예의 PDP 5는 상기 변형 예 1의 PDP 4와 동일한 우위성을 갖는다. 또, 본 변형 예의 PDP(5)에서는, 스캔 전극(702) 및 서스테인 전극(703)의 구성요소, 전극 제 1 요소 층(702a, 703a)에 각각이 병설된 상태의 스캔 전극 제 3 요소 층(702c) 및 서스테인 전극 제 3 요소 층(703c)을 각각 구비하고 있으므로, 구동시의 유지방전기간에서의 스캔 전극(702)과 서스테인 전극(703) 사이에서의 유지방전이, 오목부(70a) 내의 공간에서의 대향 방전만이 아니라, 상기 제 1 실시 예의 PDP(1)와 마찬가지로, 대향 방전에 기인하여 유전체 보호층(705) 상의 스캔 전극 제 3 요소 층(702c)과 서스테인 전극 제 3 요소 층(703c)의 각 형성영역에 상당하는 영역 사이에서의 면 방전도 발생하게 되는 것으로 이해된다. 그러므로 본 변형 예의 PDP(5)에서는 구동시의 유지방전기간에서의 방전영역이 부 격벽(205)의 측으로도 확대되어서, 방전규모가 크다는 우위성을 갖는 것으로 생각된다.
여기서, 본 변형 예의 PDP(5)에 대해서도 상기 동일한 변형의 적용이 가능하다.
(그외의 사항)
상기 제 1 ~ 3 실시 예 및 변형 예 1 ~ 2는 현 상태에서 본 발명을 실시하는 경우에 바람직하다고 생각되는 일 예를 제시한 것이며, 본 발명은 이에 한정되는 것은 아니다. 예를 들어, 상기 제 1 ~ 3 실시 예에서 각각의 PDP 1 ~ 3의 제조를 위해서 사용하는 것으로 한 구성재료 등은 적절한 변경이 가능하며, 또, 그 형상 등의 형태 면에서의 변경도 가능하다. 예를 들어, 제 1 ~ 3 실시 예, 변형 예 1 ~ 2의 PDP 1 ~ 5 등에서는 배면 패널(20)에서의 격벽(203)의 형태를 주 격벽(204)과 부 격벽(205)의 조합으로 구성되는 井자 형상으로 하였으나, 스트라이프 형상의 격벽 구성이나 미앤더(meandering) 형상의 격벽 구성 등을 채용할 수도 있다.
또, 제 1 실시 예의 PDP(1)의 전면 패널(10)이나 제 2 실시 예의 PDP(2)의 전면 패널(40)에서는 이들 스캔 전극(102, 402)과 서스테인 전극(103, 403) 사이에 형성되는 오목부(10a, 40a)에 대하여, 그 밑면(10b, 40b)이 각각 스캔 전극(102, 402) 및 서스테인 전극(103, 403)보다도 전면 기판(100, 400)의 두께방향의 내측이 되도록 형성되어 있다. 특히, 제 2 실시 예의 PDP(2)에서는 오목부(40a)의 밑면(40b)이 스캔 전극(402) 및 서스테인 전극(403)을 구성하는 모든 요소 층(402a, 403, 402b, 403b)보다도 전면 기판(400)의 두께방향의 내측이 되는 상태로 형성되어 있다(도 10을 참조).
그러나 본 발명은, 상기 제 3 실시 예 및 변형 예 1 ~ 2의 PDP 3 ~ 5와 마찬가지로, 오목부의 밑면이 적어도 스캔 전극 및 서스테인 전극 각각을 구성하는 복수의 요소 층 중 가장 주된 방전이 일어나는 방전공간 측이 되는 요소 층의 방전공간 측의 주 표면보다도 전면 기판의 두께방향의 내측에 위치하면 된다.
본 발명은 저 비용으로 제조가 가능하며, 저 소비전력으로 고효율의 구동이 가능한 PDP를 실현함에 있어서 유효한 기술이다.

Claims (37)

  1. 한 쌍의 패널이 공간을 사이에 두고 대향 배치되고, 상기 한 쌍의 패널 중 일 측 패널에서, 기판에서의 상기 공간 측의 표면에 서로 간격을 두고 제 1 전극 및 제 2 전극이 병설되며, 상기 제 1 전극 및 제 2 전극이 형성되어 이루어지는 상기 기판의 표면을 피복하는 상태로 유전체 층이 형성되어 이루어지는 플라스마 디스플레이 패널로,
    상기 일 측 패널은 상기 공간 측의 주 표면에서 상기 제 1 전극과 제 2 전극 사이의 영역이 상기 기판의 두께방향의 내측을 향해서 오목하게 들어간 오목부를 구비하며,
    상기 오목부의 밑면이 상기 제 1 전극 및 제 2 전극에서의 상기 공간 측의 주 표면보다도 상기 기판의 두께방향의 내측에 배치되어 있는 플라스마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 공간에는 3㎪ 이상의 분압(partial pressure)의 크세논을 포함하는 희 가스가 충전되어 있고,
    상기 유전체 층의 비 유전율은 4 이상 12 이하이며,
    상기 제 1 전극 및 제 2 전극 각각의 표면에서부터 상기 공간 또는 상기 오목부까지의 사이의 상기 유전체 층의 두께가 10㎛ 이상 40㎛ 이하의 범위에 있는 플라스마 디스플레이 패널.
  3. 제 2 항에 있어서,
    상기 제 1 전극 및 제 2 전극 각각은 상기 유전체 층의 두께방향에서 서로 층이 분리되어서 배치되고, 또한, 서로 전기적으로 접속되어 이루어지는 복수의 구성 층으로 이루어지며,
    상기 오목부의 밑면은 상기 제 1 전극 및 제 2 전극 각각을 구성하는 상기 복수의 구성 층 중 상기 공간 측에 가장 가깝게 배치되는 구성 층의 상기 공간 측의 주 표면보다도 상기 기판의 두께방향의 내측이 되는 상태로 배치되어 있고,
    상기 유전체 층의 두께는 상기 복수의 구성 층 중 타 측의 패널에 가장 가까운 위치에 배치된 구성 층을 기준으로 하여 상기 범위에 있는 플라스마 디스플레이 패널.
  4. 제 3 항에 있어서,
    상기 복수의 구성 층 각각은 금속재료를 주성분으로 하여 형성되어 있는 플라스마 디스플레이 패널.
  5. 제 3 항에 있어서,
    상기 제 1 전극 및 제 2 전극 각각에서의 상기 복수의 구성 층 각각의 사이에 상기 유전체 층이 삽입되어 있는 플라스마 디스플레이 패널.
  6. 제 3 항에 있어서,
    상기 제 1 전극 및 제 2 전극 각각을 구성하는 상기 복수의 구성 층은 상기 기판의 두께방향에서 이들을 본 때에 중첩(overlap)되어 있는 플라스마 디스플레이 패널.
  7. 제 3 항에 있어서,
    상기 제 1 전극 및 제 2 전극 각각에서, 상기 복수의 구성 층 중 적어도 하나의 구성 층은 다른 구성 층에 대해 상기 기판의 주 표면에 평행한 방향으로 병설되어 있는 플라스마 디스플레이 패널.
  8. 제 3 항에 있어서,
    상기 오목부의 측벽 표면에서부터 상기 복수의 구성 층과의 사이에는 상기 유전체 층만이 존재하고,
    상기 오목부의 측벽 부분에서는 상기 유전체 층의 두께가 대략 균일한 플라스마 디스플레이 패널.
  9. 제 3 항에 있어서,
    상기 오목부는 상기 제 1 전극과 상기 제 2 전극을 최단거리로 연결하는 방향에서 적어도 200㎛의 개구 폭(opening width)을 갖는 플라스마 디스플레이 패널.
  10. 제 2 항에 있어서,
    상기 제 1 전극 및 상기 제 2 전극 각각은 두께방향으로 연속되는 단일한 구성 층으로 이루어지고,
    상기 오목부를 사이에 둔 상기 제 1 전극과 상기 제 2 전극과의 간격은 60㎛ 이상 160㎛ 이하의 범위인 플라스마 디스플레이 패널.
  11. 제 10 항에 있어서,
    상기 유전체 층은 박막 법(thin film method)에 의해 형성되고, 그 비 유전율이 4 이상 6 이하의 범위이며, 두께는 10㎛ 이상 20㎛ 이하의 범위인 플라스마 디스플레이 패널.
  12. 제 11 항에 있어서,
    상기 공간에는 9㎪ 이상 18㎪ 이하의 범위의 분압의 크세논을 포함하는 희 가스가 충전되어 있는 플라스마 디스플레이 패널.
  13. 제 10 항에 있어서,
    상기 유전체 층은 후막법(thick film method)에 의해 형성되며, 그 비 유전율이 7 이상 12 이하의 범위이고, 두께는 20㎛ 이상 40㎛ 이하의 범위인 플라스마 디스플레이 패널.
  14. 제 13 항에 있어서,
    상기 공간에는 3㎪ 이상 12㎪ 이하의 범위의 분압의 크세논을 포함하는 희 가스가 충전되어 있는 플라스마 디스플레이 패널.
  15. 제 10 항에 있어서,
    상기 제 1 전극과 상기 제 2 전극 사이에 발생하는 전위 차에 의해서 상기 오목부 내에서의 상기 제 1 전극과 상기 제 2 전극 사이에서 대향 방전(opposite discharge)이 발생하고, 이에 이어서, 상기 제 1 전극과 상기 제 2 전극을 원호형상(arc shaped)으로 연결하는 면 방전(surface discharge)이 발생하는 플라스마 디스플레이 패널.
  16. 제 15 항에 있어서,
    상기 대향 방전에서의 방전개시전압을 전압 값 Vf로 하고, 상기 면 방전에서의 방전개시전압을 전압 값 Vf'로 할 때,
    상기 전압 값 Vf는 상기 전압 값 Vf'보다도 작고, 또한, 상기 전압 값 Vf와 상기 전압 값 Vf'와의 차이가 20V 이하인 플라스마 디스플레이 패널.
  17. 제 2 항에 있어서,
    상기 일 측 패널에서의 오목부의 깊이가 10㎛ 이상 30㎛ 이하의 범위인 플라 스마 디스플레이 패널.
  18. 제 2 항에 있어서,
    상기 오목부에서의 상기 유전체 층의 주 표면에는 MgO, MgAl2O4, SrO, AlN 및 La2O3으로 구성되는 재료군 중에서 선택되는 적어도 1종의 재료를 주로 하여 형성된 유전체 보호층을 구비하고 있는 플라스마 디스플레이 패널.
  19. 제 18 항에 있어서,
    상기 유전체 보호층은 상기 유전체 층에서의 상기 공간 측의 주 표면 전체를 피복하고,
    상기 유전체 보호층에서 상기 오목부의 벽면에 존재하는 제 1 부분은 당해 부분 이외에 존재하는 제 2 부분에 비해서 그 결정성이 높은 플라스마 디스플레이 패널.
  20. 제 18 항에 있어서,
    상기 유전체 보호층은 상기 유전체 층에서의 상기 공간 측의 주 표면 전체를 피복하고,
    상기 유전체 보호층에서 상기 오목부의 벽면에 존재하는 제 1 부분은 당해 부분 이외에 존재하는 제 2 부분에 비해서 그 결정배향이 규칙적으로 되어 있는 플 라스마 디스플레이 패널.
  21. 제 18 항에 있어서,
    상기 유전체 보호층은 상기 유전체 층에서의 상기 공간 측의 주 표면 전체를 피복하고,
    상기 유전체 보호층에서 상기 오목부의 벽면에 존재하는 제 1 부분은 당해 부분 이외에 존재하는 제 2 부분에 비해서 그 2차 전자 방출계수가 큰 플라스마 디스플레이 패널.
  22. 제 2 항에 있어서,
    상기 오목부는 상기 공간에 대해서 개방되어 있고,
    상기 오목부에서, 상기 제 1 전극과 제 2 전극 사이에서 방전이 발생하는 플라스마 디스플레이 패널.
  23. 제 2 항에 있어서,
    상기 오목부를 사이에 두고 배치되는 상기 제 1 전극과 상기 제 2 전극은 표시 전극 쌍을 구성하고,
    타 측의 기판에는 인접하는 상기 표시 전극 쌍 사이에서 상기 공간을 구분하는 격벽이 설치되어 있는 플라스마 디스플레이 패널.
  24. 기판에서의 일 측의 주 표면에 대해서 서로 간격을 둔 병설상태로 제 1 전극 및 제 2 전극을 형성하는 전극형성스텝과,
    상기 제 1 전극 및 제 2 전극이 형성되어 이루어지는 상기 기판의 주 표면을 피복하는 상태로 유전체 층을 형성하는 유전체 층 형성스텝과,
    상기 제 1 전극과 제 2 전극 사이의 영역에서 상기 유전체 층의 일부를 제거하여, 밑면이 상기 제 1 전극 및 제 2 전극에서의 상기 공간 측의 주 표면보다도 상기 기판의 두께방향의 내측이 될 때까지 오목하게 들어간 상태의 오목부를 형성하는 오목부 형성스텝을 갖는 플라스마 디스플레이 패널의 제조방법.
  25. 제 24 항에 있어서,
    상기 오목부가 형성되어 이루어지는 기판에 대해, 당해 오목부에 대향 하도록 하면서, 상기 기판과의 사이에 공간을 둔 상태로 제 2 기판을 배치하고, 그 외주부를 밀봉하는 배치스텝과,
    상기 공간에 3㎪ 이상의 분압의 크세논을 포함하는 희 가스를 충전하는 가스충전스텝을 가지며,
    상기 유전체 층 형성스텝에서는, 그 비 유전율을 4 이상 12 이하로 하고, 또한, 상기 제 1 전극 및 제 2 전극 각각의 표면에서부터 상기 공간 또는 상기 오목부까지의 사이의 두께가 10㎛ 이상 40㎛ 이하의 범위가 되도록 상기 유전체 층을 형성하는 플라스마 디스플레이 패널의 제조방법.
  26. 제 25 항에 있어서,
    상기 전극형성스텝 및 상기 유전체 층 형성스텝은 병행하여 실행되는 것이며,
    제 1 전극 및 제 2 전극 각각을 형성할 때에는, 상기 기판의 두께방향에서 서로 층이 분리되고, 또한, 서로 전기적으로 접속되어 이루어지는 복수의 구성 층으로 구성하여, 상기 복수의 구성 층 각각의 사이에 상기 유전체 층을 형성하는 플라스마 디스플레이 패널의 제조방법.
  27. 제 26 항에 있어서,
    상기 전극형성스텝에서는 금속재료를 주성분으로 하는 재료를 사용하여 상기 복수의 구성 층 각각을 형성하는 플라스마 디스플레이 패널의 제조방법.
  28. 제 26 항에 있어서,
    상기 오목부 형성스텝에서는 상기 제 1 전극과 상기 제 2 전극을 최단거리로 연결하는 방향에서 개구 폭이 200㎛ 이상이 되도록 상기 오목부를 형성하는 플라스마 디스플레이 패널의 제조방법.
  29. 제 25 항에 있어서,
    상기 전극형성스텝에서는, 상기 제 1 전극과 상기 제 2 전극 각각을 단층 구성으로 형성하고, 또한, 상기 제 1 전극과 상기 제 2 전극의 간격을 60㎛ 이상 160 ㎛ 이하의 범위로 설정하는 플라스마 디스플레이 패널의 제조방법.
  30. 제 29 항에 있어서,
    상기 유전체 층 형성스텝에서는, 박막법에 의해 상기 유전체 층을 형성하고, 비 유전율을 4 이상 6 이하의 범위로 설정하며, 두께를 10㎛ 이상 20㎛ 이하의 범위로 설정하고,
    상기 가스충전스텝에서는 상기 공간에 대해 9㎪ 이상 18㎪ 이하의 범위의 분압의 크세논을 포함하는 희 가스를 충전하는 플라스마 디스플레이 패널의 제조방법.
  31. 제 29 항에 있어서,
    상기 유전체 층 형성스텝에서는, 후막법에 의해 상기 유전체 층을 형성하고, 비 유전율을 7 이상 12 이하의 범위로 설정하며, 두께를 20㎛ 이상 40㎛ 이하의 범위로 설정하고,
    상기 가스충전스텝에서는 상기 공간에 대해 3㎪ 이상 12㎪ 이하의 범위의 분압의 크세논을 포함하는 희 가스를 충전하는 플라스마 디스플레이 패널의 제조방법.
  32. 제 25 항에 있어서,
    상기 오목부 형성스텝에서는 샌드블래스트법(sandblasting method)을 이용하 여 상기 유전체 층의 일부를 제거하는 플라스마 디스플레이 패널의 제조방법.
  33. 제 25 항에 있어서,
    상기 오목부 형성스텝에서는 상기 제 1 전극 및 제 2 전극 각각의 폭 방향에서의 일부 영역도 제거하는 플라스마 디스플레이 패널의 제조방법.
  34. 제 28 항에 있어서,
    상기 오목부의 측벽 표면에 대해서 유전체 층을 형성하고, 당해 유전체 층에 의해 상기 오목부 형성스텝에서 노출된 상기 구성 층의 단부를 피복하는 제 2 유전체 층 형성스텝을 갖는 플라스마 디스플레이 패널의 제조방법.
  35. 제 34 항에 있어서,
    상기 제 2 유전체 층 형성스텝에서는 미리 시트 형상으로 형성된 유전체 재료를 사용하여 상기 유전체 층을 형성하는 것을 특징으로 플라스마 디스플레이 패널의 제조방법.
  36. 제 25 항에 있어서,
    상기 유전체 층 형성스텝에서는 감광성 유전체 시트를 사용하며,
    상기 오목부 형성스텝에서는 노광 에칭법을 이용하여 상기 오목부를 형성하는 플라스마 디스플레이 패널의 제조방법.
  37. 제 25 항에 있어서,
    상기 오목부가 형성되어 이루어지는 영역의 상기 유전체 층의 표면에 대해 MgO, MgAl2O4, SrO, AlN 및 La2O3으로 구성되는 재료군 중에서 선택되는 적어도 1종의 재료를 주로 사용하여 유전체 보호층을 형성하는 보호층 형성스텝을 갖는 플라스마 디스플레이 패널의 제조방법.
KR1020077015160A 2005-01-13 2006-01-13 플라스마 디스플레이 패널 및 그 제조방법 KR20070095311A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005006857 2005-01-13
JPJP-P-2005-00006857 2005-01-13

Publications (1)

Publication Number Publication Date
KR20070095311A true KR20070095311A (ko) 2007-09-28

Family

ID=36677728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077015160A KR20070095311A (ko) 2005-01-13 2006-01-13 플라스마 디스플레이 패널 및 그 제조방법

Country Status (5)

Country Link
US (1) US7804247B2 (ko)
JP (1) JPWO2006075705A1 (ko)
KR (1) KR20070095311A (ko)
CN (1) CN101103430B (ko)
WO (1) WO2006075705A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070098061A (ko) * 2006-03-30 2007-10-05 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그의 제조 방법
CN103681170A (zh) * 2012-09-01 2014-03-26 李德杰 具有高放电效率的等离子体显示屏

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3460596B2 (ja) 1997-10-13 2003-10-27 松下電器産業株式会社 プラズマディスプレイパネル
JPH11297209A (ja) 1998-04-13 1999-10-29 Mitsubishi Electric Corp プラズマディスプレイパネル
JP3688114B2 (ja) 1998-04-14 2005-08-24 パイオニア株式会社 プラズマディスプレイパネル
JP3481142B2 (ja) 1998-07-07 2003-12-22 富士通株式会社 ガス放電表示デバイス
JP2000188063A (ja) 1998-12-21 2000-07-04 Mitsubishi Electric Corp 交流型プラズマディスプレイパネル用基板、交流型プラズマディスプレイパネル及び交流型プラズマディスプレイパネルの駆動方法
JP4205247B2 (ja) 1999-03-30 2009-01-07 株式会社日立製作所 プラズマディスプレイ装置
JP2001015038A (ja) 1999-06-30 2001-01-19 Fujitsu Ltd プラズマディスプレィパネル
JP2001135238A (ja) 1999-11-02 2001-05-18 Display Kenkyusho:Kk Ａｃ型プラズマディスプレイパネル
JP2001189132A (ja) 2000-01-05 2001-07-10 Sony Corp 交流駆動型のプラズマ表示装置及びその製造方法
CN101090054B (zh) * 2000-01-26 2010-05-26 松下电器产业株式会社 消耗功率抑制效果良好的面放电型显示器件
JP3659913B2 (ja) 2001-10-30 2005-06-15 富士通株式会社 プラズマディスプレイパネルおよびその製造方法
JP3657220B2 (ja) 2001-11-19 2005-06-08 富士通株式会社 プラズマディスプレイパネルおよびその製造方法
JP2004200036A (ja) 2002-12-19 2004-07-15 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの製造方法
JP2004235042A (ja) * 2003-01-30 2004-08-19 Noritake Co Ltd ガス放電表示装置およびその製造方法
JP2005294051A (ja) 2004-03-31 2005-10-20 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの製造方法

Also Published As

Publication number Publication date
JPWO2006075705A1 (ja) 2008-06-12
US20090251388A1 (en) 2009-10-08
US7804247B2 (en) 2010-09-28
CN101103430B (zh) 2011-10-05
WO2006075705A1 (ja) 2006-07-20
CN101103430A (zh) 2008-01-09

Similar Documents

Publication Publication Date Title
KR20110059282A (ko) 멀티 플라즈마 디스플레이 장치
CN100520869C (zh) 等离子体显示模块及制造其的方法
KR101109794B1 (ko) 플라스마 디스플레이 패널
KR20070095311A (ko) 플라스마 디스플레이 패널 및 그 제조방법
JP3438641B2 (ja) プラズマディスプレイパネル
US20070040505A1 (en) Plasma display panel
JP2005310581A (ja) プラズマディスプレイパネルおよびその製造方法
US7312576B2 (en) High efficiency plasma display panel (PDP) provided with electrodes within laminated dielectric barrier ribs
JPH10283936A (ja) 気体放電表示装置
KR20080003820A (ko) 플라스마 디스플레이 패널
US20070040507A1 (en) Plasma display panel (PDP)
JP4342533B2 (ja) プラズマディスプレイパネル
KR100719572B1 (ko) 플라즈마 디스플레이 패널
US20070152595A1 (en) Plasma display panel
KR100570674B1 (ko) 가스방전 표시장치 및 그 제조 방법
KR100670261B1 (ko) 플라즈마 디스플레이 패널
KR100719573B1 (ko) 플라즈마 디스플레이 패널
KR100669723B1 (ko) 플라즈마 디스플레이 패널
KR100741084B1 (ko) 플라즈마 디스플레이 패널
JPH06267434A (ja) プラズマディスプレイパネル
US8681076B2 (en) Plasma display panel
KR100759560B1 (ko) 플라즈마 디스플레이 패널
KR100708651B1 (ko) 플라즈마 디스플레이 패널
US20070228964A1 (en) Plasma display panel (PDP)
EP1921650A1 (en) Method of forming partition wall of plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application