KR20070072107A - Method of fabricating liquid crystal display device - Google Patents
Method of fabricating liquid crystal display device Download PDFInfo
- Publication number
- KR20070072107A KR20070072107A KR1020050136082A KR20050136082A KR20070072107A KR 20070072107 A KR20070072107 A KR 20070072107A KR 1020050136082 A KR1020050136082 A KR 1020050136082A KR 20050136082 A KR20050136082 A KR 20050136082A KR 20070072107 A KR20070072107 A KR 20070072107A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- forming
- layer
- region
- electrode
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
도 1은 일반적인 액정표시장치의 어레이 기판 일부를 나타내는 평면도.1 is a plan view showing a part of an array substrate of a general liquid crystal display device.
도 2는 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 나타내는 평면도.2 is a plan view illustrating a portion of an array substrate of a liquid crystal display according to an exemplary embodiment of the present invention.
도 3a 내지 도 3f는 도 2에 도시된 어레이 기판의 II-II'선에 따른 제조공정을 순차적으로 나타내는 단면도.3A to 3F are cross-sectional views sequentially illustrating a manufacturing process along the line II-II ′ of the array substrate shown in FIG. 2.
도 4a 내지 도 4f는 도 3a에 도시된 제 1 마스크공정을 구체적으로 나타내는 단면도.4A to 4F are cross-sectional views illustrating in detail the first mask process illustrated in FIG. 3A.
도 5는 본 발명의 실시예에 따른 박막 트랜지스터의 특성을 나타내는 그래프.5 is a graph showing the characteristics of a thin film transistor according to an embodiment of the present invention.
** 도면의 주요부분에 대한 부호의 설명 **** Explanation of symbols for main parts of drawings **
108 : 공통라인 110 : 어레이 기판108: common line 110: array substrate
118 : 화소전극 121 : 게이트전극118: pixel electrode 121: gate electrode
122 : 소오스전극 123 : 드레인전극122
124' : 액티브층 124" : 스토리지층124 ':
124a : 소오스영역 124b : 드레인영역124a:
124c : 채널영역 130" : 스토리지전극124c:
본 발명은 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는 마스크수를 감소시켜 제조공정을 단순화하고 수율을 향상시키는 동시에 액티브층의 손상을 방지하도록 한 액정표시장치의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a liquid crystal display device, and more particularly, to a method for manufacturing a liquid crystal display device in which the number of masks is reduced to simplify the manufacturing process, improve the yield and prevent damage to the active layer.
최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.Recently, with increasing interest in information display and increasing demand for using a portable information carrier, a lightweight flat panel display (FPD), which replaces a conventional display device, a cathode ray tube (CRT), is used. The research and commercialization of Korea is focused on. In particular, the liquid crystal display (LCD) of the flat panel display device is an image representing the image using the optical anisotropy of the liquid crystal, is excellent in resolution, color display and image quality, and is actively applied to notebooks or desktop monitors have.
상기 액정표시장치는 크게 제 1 기판인 컬러필터(color filter) 기판과 제 2 기판인 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.The liquid crystal display is largely composed of a color filter substrate as a first substrate, an array substrate as a second substrate, and a liquid crystal layer formed between the color filter substrate and the array substrate.
이하, 도면을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.Hereinafter, a structure of a general liquid crystal display device will be described in detail with reference to the drawings.
도 1은 일반적인 액정표시장치의 어레이 기판 일부를 나타내는 평면도로써, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 한 화소만을 나타내었다.FIG. 1 is a plan view showing a part of an array substrate of a general liquid crystal display device. In an actual liquid crystal display device, N gate lines and M data lines cross each other, and MxN pixels exist. Only represented.
도면에 도시된 바와 같이, 어레이 기판(10)에는 상기 어레이 기판(10) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(16)과 데이터라인(17)이 형성되어 있다. 또한, 상기 게이트라인(16)과 데이터라인(17)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역에는 화소전극(18)이 형성되어 있다.As shown in the figure, a
이때, 상기 박막 트랜지스터는 상기 게이트라인(16)에 연결된 게이트전극(21), 데이터라인(17)에 연결된 소오스전극(22) 및 화소전극(18)에 연결된 드레인전극(23)으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(21)과 소오스/드레인전극(22, 23)의 절연을 위한 제 1 절연막(미도시)과 제 2 절연막(미도시) 및 상기 게이트전극(21)에 공급되는 게이트 전압에 의해 소오스전극(22)과 드레인전극(23) 간에 전도채널(conductive channel)을 형성하는 액티브층(24)을 포함한다.In this case, the thin film transistor includes a
이때, 상기 소오스전극(22)은 상기 제 1 절연막과 제 2 절연막에 형성된 제 1 콘택홀(40A)을 통해 상기 액티브층(24)의 소오스영역과 전기적으로 접속하며, 상기 드레인전극(23)은 제 2 콘택홀(40B)을 통해 상기 액티브층(24)의 드레인영역과 전기적으로 접속하게 된다. 또한, 상기 드레인전극(23) 위에는 제 3 콘택홀(40C)이 형성된 제 3 절연막(미도시)이 있으며, 상기 드레인전극(23)은 상기 제 3 콘택홀 (40C)을 통해 화소전극(18)과 전기적으로 접속하게 된다.In this case, the
이와 같이 구성된 상기 어레이 기판(10)은 상부의 컬러필터 기판(미도시)과 합착하여 액정표시장치를 구성하게 된다.The
여기서, 상기에 설명된 박막 트랜지스터를 포함하는 어레이 기판의 제조에는 게이트전극, 액티브층, 소오스/드레인전극, 제 1 내지 제 3 콘택홀 및 화소전극 등을 패터닝하는데 다수회의 포토리소그래피(photolithography)공정을 필요로 한다. 특히, 상기 박막 트랜지스터에 스토리지 커패시턴스를 추가하여 제작하는 경우에는 적어도 한번의 포토리소그래피공정이 필요하게 된다.Here, in the fabrication of the array substrate including the thin film transistor described above, a plurality of photolithography processes are used to pattern gate electrodes, active layers, source / drain electrodes, first to third contact holes, and pixel electrodes. in need. In particular, when the storage capacitance is added to the thin film transistor, at least one photolithography process is required.
상기 포토리소그래피공정은 마스크에 그려진 패턴을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상공정 등 다수의 공정으로 이루어져 있다. 그 결과 다수의 포토리소그래피공정은 생산 수율을 떨어뜨리며 형성된 박막 트랜지스터에 결함이 발생될 확률을 높이게 하는 등 많은 문제점이 있다.The photolithography process is a series of processes for transferring a pattern drawn on a mask onto a substrate on which a thin film is deposited to form a desired pattern. The photolithography process includes a plurality of processes such as photoresist coating, exposure, and development. As a result, many photolithography processes have many problems, such as lowering the production yield and increasing the probability of defects in the formed thin film transistors.
특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하는 문제점이 있다.In particular, a mask designed to form a pattern is very expensive, and as the number of masks applied to the process increases, the manufacturing cost of the liquid crystal display device increases in proportion.
본 발명은 상기한 문제를 해결하기 위한 것으로, 액티브층과 스토리지전극을 한번의 마스크공정으로 형성함으로써 박막 트랜지스터의 제조에 사용되는 마스크수를 감소시킨 액정표시장치의 제조방법을 제공하는데 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a method of manufacturing a liquid crystal display device in which the number of masks used for manufacturing a thin film transistor is reduced by forming an active layer and a storage electrode in one mask process.
본 발명의 다른 목적은 알루미늄 계열의 금속으로 스토리지전극을 형성함으로써 액티브층의 손상을 방지하도록 한 액정표시장치의 제조방법을 제공하는데 있다.Another object of the present invention is to provide a method of manufacturing a liquid crystal display device which prevents damage to an active layer by forming a storage electrode from an aluminum-based metal.
본 발명의 또 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.Further objects and features of the present invention will be described in the configuration and claims of the invention which will be described later.
상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치의 제조방법은 제 1 기판과 제 2 기판을 제공하는 단계; 상기 제 1 기판 위에 액티브층과 스토리지층을 형성하며, 상기 스토리지층 상부에 알루미늄 계열의 금속으로 이루어진 스토리지전극을 형성하는 단계; 상기 제 1 기판 위에 제 1 절연막을 형성하는 단계; 상기 제 1 기판 위에 게이트전극과 공통라인 및 게이트라인을 형성하는 단계; 상기 제 1 기판 위에 제 2 절연막을 형성하는 단계; 상기 제 1 기판 위에 소오스전극과 드레인전극을 형성하며, 상기 게이트라인과 실질적으로 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 제 1 기판 위에 제 3 절연막을 형성하는 단계; 상기 제 1 기판 위에 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.In order to achieve the above object, the manufacturing method of the liquid crystal display device of the present invention comprises the steps of providing a first substrate and a second substrate; Forming an active layer and a storage layer on the first substrate, and forming a storage electrode formed of an aluminum-based metal on the storage layer; Forming a first insulating film on the first substrate; Forming a gate line, a common line, and a gate line on the first substrate; Forming a second insulating film on the first substrate; Forming a source electrode and a drain electrode on the first substrate, and forming a data line substantially crossing the gate line to define a pixel region; Forming a third insulating film on the first substrate; Forming a pixel electrode on the first substrate, wherein the pixel electrode is electrically connected to the drain electrode; And bonding the first substrate and the second substrate to each other.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치의 제조방법의 바람직한 실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the manufacturing method of the liquid crystal display device according to the present invention.
도 2는 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 나타내는 평면도로써, 특히 박막 트랜지스터를 포함하는 하나의 화소를 나타내고 있다.FIG. 2 is a plan view showing a portion of an array substrate of a liquid crystal display according to an exemplary embodiment of the present invention, and particularly, one pixel including a thin film transistor.
실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 한 화소만을 나타내었다.In an actual liquid crystal display device, N gate lines and M data lines cross each other, and there are M × N pixels. However, only one pixel is shown in the figure for simplicity.
이때, 본 실시예에서는 다결정 실리콘 박막을 이용하여 액티브층을 형성한 다결정 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나 본 발명이 이에 한정되는 것은 아니며, 비정질 실리콘 박막을 이용하여 액티브층을 형성할 수도 있다.In this embodiment, a polycrystalline silicon thin film transistor in which an active layer is formed using a polycrystalline silicon thin film is described as an example. However, the present invention is not limited thereto, and an active layer may be formed using an amorphous silicon thin film. .
도면에 도시된 바와 같이, 본 실시예의 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 또한, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 컬러필터 기판(미도시)의 공통전극과 함께 액정(미도시)을 구동시키는 화소전극(118)이 형성되어 있다.As shown in the figure, a
이때, 상기 화소영역 내에는 상기 게이트라인(116)과 실질적으로 동일한 방향으로 형성된 공통라인(108)이 형성되어 있다.In this case, a
상기 박막 트랜지스터는 게이트라인(116)에 연결된 게이트전극(121), 데이터라인(117)에 연결된 소오스전극(122) 및 화소전극(118)에 연결된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 게이트전극(121)과 소오스/드레인전극(122, 123)의 절연을 위한 제 1 절연막(미도시)과 제 2 절연막(미도시) 및 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 소오스전극(122)과 드레인전극(123) 간에 전도채널을 형성하는 액티브층(124')을 포함한다.The thin film transistor includes a
전술한 바와 같이 상기 본 실시예의 액티브층(124')은 다결정 실리콘 박막으로 이루어지며, 이때 상기 액티브층(124')은 그 일부가 연장되어 화소영역에 형성된 스토리지층(미도시)과 연결되게 된다. 이때, 상기 스토리지층 상부에는 알루미늄 계열의 도전성 물질로 이루어지며 상기 스토리지층과 동일한 형태로 패터닝된 스토리지전극(130")이 형성되어 있다.As described above, the active layer 124 'of the present embodiment is formed of a polycrystalline silicon thin film, and the active layer 124' is partially connected to a storage layer (not shown) formed in the pixel region. . In this case, a
상기 스토리지전극(130")은 상기 다결정 실리콘 박막 상부에 알루미늄 또는 알루미늄 합금 등의 알루미늄 계열의 금속을 증착한 후 회절노광을 이용하여 형성하게 되는데, 이와 같이 몰리브덴 대신에 알루미늄 계열의 금속을 배리어 메탈(barrier metal)층으로 사용하는 이유는 상기 알루미늄이 몰리브덴에 비해 원자번호가 작으며 실리콘 원자와 유사한 구조를 가지기 때문이다. 이는 다결정 실리콘 박막 위에 스퍼터링으로 몰리브덴을 증착하는 과정에서 상기 몰리브덴의 충격(bombardment)효과에 의해 상기 다결정 실리콘 박막의 격자구조가 파괴되는 것을 완화시키기 위한 것이다. 즉, 상기 몰리브덴은 원자번호가 42로 원자번호가 14인 실리콘에 비해 3배정도 큰데 반해 상기 알루미늄의 원자번호는 13으로 상기 실리콘과 유사하다.The
상기 배리어 메탈층으로 스토리지전극을 형성하는 방법은 도핑공정을 통해 스토리지전극을 형성하는 방법에 비해 마스크공정을 줄일 수 있는 이점이 있다.The method of forming the storage electrode using the barrier metal layer has an advantage of reducing the mask process compared to the method of forming the storage electrode through the doping process.
상기 소오스전극(122)은 상기 제 1 절연막과 제 2 절연막에 형성된 제 1 콘택홀(140A)을 통해 상기 액티브층(124)의 소오스영역(124a)과 전기적으로 접속하며, 상기 드레인전극(123)은 제 2 콘택홀(140B)을 통해 상기 액티브층(124)의 드레 인영역(124b)과 전기적으로 접속하게 된다. 또한, 상기 소오스전극(122)의 일부는 일방향으로 연장되어 상기 데이터라인(117)의 일부를 구성하며, 상기 드레인전극(123)의 일부는 화소영역 쪽으로 연장되어 제 3 절연막(미도시)에 형성된 제 3 콘택홀(140C)을 통해 상기 화소전극(118)과 전기적으로 접속하게 된다.The
상기 스토리지전극(130")은 그 상부의 공통라인(108)의 일부와 오버랩되어 상기 제 1 절연막을 사이에 두고 제 1 스토리지 커패시터(Cst)를 형성하며, 상기 화소영역 내의 공통라인(108)은 그 상부의 화소전극의 일부와 오버랩되어 상기 제 2 절연막과 제 3 절연막을 사이에 두고 제 2 스토리지 커패시터를 형성하게 된다.The
이와 같이 구성된 상기 어레이 기판(110)은 상기 액티브층(124')과 스토리지층(124") 및 스토리지전극(130")을 회절노광을 이용한 한번의 마스크공정을 통해 형성함으로써 제조공정을 단순화하며 제조비용을 절감할 수 있게 되는데, 이를 액정표시장치의 제조방법을 통해 상세히 설명한다.The
도 3a 내지 도 3f는 도 2에 도시된 어레이 기판의 II-II'선에 따른 제조공정을 순차적으로 나타내는 단면도이다.3A through 3F are cross-sectional views sequentially illustrating a manufacturing process along the line II-II ′ of the array substrate illustrated in FIG. 2.
도 3a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 기판(110) 위에 포토리소그래피공정(제 1 마스크공정)을 이용하여 실리콘 박막으로 이루어진 액티브층(124')과 스토리지층(124")을 형성한다. 이때, 상기 스토리지층(124") 상부에는 알루미늄 계열의 금속으로 이루어진 스토리지전극(130")이 형성되어 있다.As shown in FIG. 3A, an
이때, 상기 기판(110) 위에 실리콘산화막(SiO2)으로 구성되는 버퍼막(buffer layer)(111)을 형성한 후, 상기 버퍼막(111) 위에 상기 액티브층(124')과 스토리지층(124")을 형성하게 된다. 상기 버퍼막(111)은 상기 기판(110) 내에 존재하는 나트륨(natrium; Na) 등의 불순물이 공정 중에 상부층으로 침투하는 것을 차단하는 역할을 한다.In this case, after forming a
전술한 바와 같이 상기 액티브층(124')과 스토리지층(124")은 회절노광을 이용함으로써 한번의 마스크공정을 통해 형성할 수 있는데, 이를 도면을 참조하여 상세히 설명한다.As described above, the
도 4a 내지 도 4f는 도 3a에 도시된 제 1 마스크공정을 구체적으로 나타내는 단면도이다.4A to 4F are cross-sectional views illustrating in detail the first mask process illustrated in FIG. 3A.
도 4a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 기판(110) 위에 버퍼막(111)과 실리콘 박막(124)을 형성한다.As shown in FIG. 4A, a
상기 실리콘 박막(124)은 비정질 실리콘 박막 또는 결정화된 실리콘 박막으로 형성할 수 있으나, 본 실시예에서는 결정화된 다결정 실리콘 박막을 이용하여 박막 트랜지스터를 구성한 경우를 예를 들어 나타내고 있다. 이때, 다결정 실리콘 박막은 기판 위에 비정질 실리콘 박막을 증착한 후 여러 가지 결정화 방식을 이용하여 형성할 수 있으며, 이를 설명하면 다음과 같다.The silicon
먼저, 비정질 실리콘 박막은 여러 가지 방법으로 증착하여 형성할 수 있으며, 상기 비정질 실리콘 박막을 증착하는 대표적인 방법으로는 저압 화학 기상 증 착(Low Pressure Chemical Vapor Deposition; LPCVD)방법과 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)방법이 있다.First, an amorphous silicon thin film may be formed by depositing in various ways. Representative methods of depositing the amorphous silicon thin film include a low pressure chemical vapor deposition (LPCVD) method and a plasma chemical vapor deposition (Plasma) method. Enhanced Chemical Vapor Deposition (PECVD).
상기 비정질 실리콘 박막을 결정화하는 방법으로는 크게 비정질 실리콘 박막을 고온 요로(furnace)에서 열처리하는 고상 결정화(Solid Phase Crystallization; SPC)방법과 레이저를 이용하는 엑시머 레이저 어닐링(Eximer Laser Annealing; ELA)방법이 있다.As a method of crystallizing the amorphous silicon thin film, there are largely a solid phase crystallization (SPC) method for heat treating the amorphous silicon thin film in a high temperature furnace and an excimer laser annealing (ELA) method using a laser. .
상기 레이저 결정화로는 펄스(pulse) 형태의 레이저를 이용한 엑시머 레이저 어닐링방법이 주로 이용되나, 근래에는 그레인(grain)을 수평방향으로 성장시켜 결정화특성을 향상시킨 순차적 수평결정화(Sequential Lateral Solidification; SLS)방법이 연구되고 있다.As the laser crystallization, an excimer laser annealing method using a pulse-type laser is mainly used, but in recent years, sequential lateral solidification (SLS) in which grains are grown in a horizontal direction to improve crystallization characteristics. The method is being studied.
그리고, 상기와 같이 결정화된 실리콘 박막(124) 위에 알루미늄 또는 알루미늄 합금 등의 알루미늄 계열의 도전성 물질로 이루어진 배리어 메탈층(130)을 비교적 얇은(~200Å) 두께로 형성한다.The
이때, 전술한 바와 같이 상기 배리어 메탈층(130)은 알루미늄 계열의 도전성 물질로 형성하는데, 이는 상기 알루미늄이 몰리브덴에 비해 원자번호가 작으며 실리콘 원자와 유사한 구조를 가지기 때문이다. 즉, 상기 몰리브덴은 원자번호가 42로 원자번호가 14인 실리콘에 비해 3배정도 큰데 반해 상기 알루미늄의 원자번호는 13으로 상기 실리콘과 유사하여 하부의 실리콘 박막(124)에 대한 충격을 최소화할 수 있다.In this case, as described above, the
다음으로, 도 4b에 도시된 바와 같이, 상기 기판(110) 전면에 포토레지스트 와 같은 감광성물질로 이루어진 감광막(170)을 형성한 후 본 실시예의 회절마스크(180)를 통해 상기 감광막(170)에 선택적으로 빛을 조사한다.Next, as shown in Figure 4b, after forming a
이때, 본 실시예에 사용한 회절마스크(180)에는 조사된 광을 모두 투과시키는 투과영역(I)과 슬릿패턴이 적용되어 광의 일부만 투과시키고 일부는 차단하는 슬릿영역(II) 및 조사된 모든 광을 차단하는 차단영역(III)이 마련되어 있으며, 상기 회절마스크(180)를 투과한 빛만이 감광막(170)에 조사되게 된다.In this case, the
이어서, 상기 회절마스크(180)를 통해 노광된 감광막(170)을 현상하고 나면, 도 4c에 도시된 바와 같이, 상기 차단영역(III)과 슬릿영역(II)을 통해 광이 모두 차단되거나 일부만 차단된 영역에는 소정 두께의 제 1 감광막패턴(170A)과 제 2 감광막패턴(170B)이 남아있게 되고, 모든 광이 투과된 투과영역(I)에는 감광막이 완전히 제거되어 배리어 메탈층(130) 표면이 노출되게 된다.Subsequently, after developing the
이때, 상기 차단영역(III)에 형성된 제 1 감광막패턴(170A)은 슬릿영역(II)을 통해 형성된 제 2 감광막패턴(170B)은 보다 두껍게 형성된다. 또한, 상기 투과영역(I)을 통해 광이 모두 투과된 영역에는 감광막이 완전히 제거되는데, 이것은 포지티브 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 포토레지스트를 사용하여도 무방하다.In this case, the
다음으로, 도 4d에 도시된 바와 같이, 상기와 같이 형성된 제 1 감광막패턴(170A)과 제 2 감광막패턴(170B)을 마스크로 하여, 그 하부에 형성된 실리콘 박막과 배리어 메탈층을 선택적으로 제거하게 되면, 상기 기판(110)에 상기 실리콘 박막으로 이루어진 액티브층(124')과 스토리지층(124")이 형성된다. 이때, 상기 액티 브층(124')과 스토리지층(124") 상부에는 상기 배리어 메탈층으로 이루어지며 상기 액티브층(124') 및 스토리지층(124")과 동일한 형태로 패터닝된 배리어 메탈패턴(130')이 남아있게 된다.Next, as shown in FIG. 4D, the first
이후, 상기 제 1 감광막패턴(170A)과 제 2 감광막패턴(170B)의 일부를 제거하는 애싱(ashing)공정을 진행하게 되면, 도 4e에 도시된 바와 같이, 상기 액티브층(124')의 상부, 즉 회절노광이 적용된 슬릿영역(II)의 제 2 감광막패턴이 완전히 제거되어 상기 배리어 메탈패턴(130') 표면이 노출되게 된다.Subsequently, when an ashing process of removing a portion of the
이때, 상기 제 1 감광막패턴은 상기 제 2 감광막패턴의 두께만큼이 제거된 제 3 감광막패턴(170A')으로 상기 차단영역(III)에 대응하는 상기 스토리지층(124") 상부에만 남아있게 된다.In this case, the first photoresist pattern is a
이후, 도 4f에 도시된 바와 같이, 상기 남아있는 제 3 감광막패턴(170A')을 마스크로 하여 상기 배리어 메탈패턴의 일부를 제거하게 되면, 상기 스토리지층(124") 상부에 상기 배리어 메탈패턴으로 이루어진 스토리지전극(130")이 형성되게 된다.Subsequently, as shown in FIG. 4F, when a portion of the barrier metal pattern is removed using the remaining
다음으로, 도 3b에 도시된 바와 같이, 상기 기판(110) 전면에 차례대로 제 1 절연막(115A)과 제 1 도전막을 형성한 후, 포토리소그래피공정(제 2 마스크공정)을 이용하여 상기 제 1 도전막을 선택적으로 패터닝함으로써 상기 액티브층(124') 위에 상기 제 1 도전막으로 이루어진 게이트전극(121)을 형성하는 동시에 상기 스토리지층(124") 위에 상기 제 1 도전막으로 이루어진 공통라인(108)을 형성한다. 이때, 상기 제 2 마스크공정을 통해 상기 제 1 도전막으로 이루어진 게이트라인(116) 이 형성된다.Next, as shown in FIG. 3B, the first insulating
상기 제 1 도전막은 게이트전극(121)을 포함하는 게이트라인(116) 및 공통라인(108)을 구성하기 위해 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 등과 같은 저저항 불투명 도전성물질로 이루어질 수 있다.The first conductive layer includes aluminum (Al), aluminum alloy, tungsten (W), and copper to form the
이후, 상기 게이트전극(121)을 마스크로 액티브층(124')의 소정 영역에 고농도의 불순물 이온을 주입하여 p+ 또는 n+의 소오스영역(124a)과 드레인영역(124b)을 형성한다. 여기서, 도면부호 124c는 상기 소오스영역(124a)과 드레인영역(124b) 사이에 전도채널을 형성하는 채널영역을 의미한다.Thereafter, a high concentration of impurity ions are implanted into a predetermined region of the active layer 124 'using the
다음으로, 도 3c에 도시된 바와 같이, 상기 게이트전극(121)이 형성된 기판(110) 전면에 제 2 절연막(115B)을 증착한 후, 포토리소그래피공정(제 3 마스크공정)을 통해 상기 제 1 절연막(115A)과 제 2 절연막(115B)의 일부 영역을 제거하여 상기 소오스영역(124a)의 일부를 노출시키는 제 1 콘택홀(140A)과 상기 드레인영역(124b)의 일부를 노출시키는 제 2 콘택홀(140B)을 형성한다.Next, as shown in FIG. 3C, after depositing the second
그리고, 도 3d에 도시된 바와 같이, 제 2 도전막을 기판(110) 전면에 형성한 후 포토리소그래피공정(제 4 마스크공정)을 이용하여 패터닝함으로써 상기 제 1 콘택홀(140A)을 통해 상기 소오스영역(124a)과 전기적으로 접속하는 소오스전극(122)을 형성하며, 상기 제 2 콘택홀(140B)을 통해 상기 드레인영역(124b)과 전기적으로 접속하는 드레인전극(123)을 형성한다. 이때, 상기 소오스전극(122)의 일부는 일방향을 연장되어 데이터라인(117)을 형성하게 된다.3D, the source region is formed through the
다음으로, 도 3e에 도시된 바와 같이, 상기 기판(110) 전면에 제 3 절연막(115C)을 증착한 후, 포토리소그래피공정(제 5 마스크공정)을 이용하여 상기 제 3 절연막(115C)을 패터닝함으로써 상기 드레인전극(123)의 일부를 노출시키는 제 3 콘택홀(140C)을 형성한다.Next, as shown in FIG. 3E, after depositing the third
이때, 상기 제 3 절연막(115C)은 고개구율을 위해 벤조사이클로부텐 또는 아크릴계 수지와 같은 투명 유기물질로 형성할 수도 있다.In this case, the third insulating
그리고, 도 3f에 도시된 바와 같이, 상기 제 3 절연막(115C)이 형성된 기판(110) 전면에 제 3 도전막을 형성한 후, 포토리소그래피공정(제 6 마스크공정)을 이용하여 상기 제 3 도전막을 선택적으로 패터닝함으로써 상기 제 3 콘택홀(140C)을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성한다.3F, after the third conductive film is formed over the entire surface of the
상기 제 3 도전막은 화소전극(118)을 구성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 등과 같은 투과율이 뛰어난 투명 도전성물질을 사용할 수 있다.The third conductive layer may use a transparent conductive material having excellent transmittance such as indium tin oxide (ITO) or indium zinc oxide (IZO) to form the
이와 같이 구성된 상기 어레이 기판(110)은 화상표시 영역의 외곽에 형성된 실런트(미도시)에 의해 컬러필터 기판(미도시)과 대향하도록 합착되어 액정표시장치를 구성하며, 상기 어레이 기판(110)과 컬러필터 기판의 합착은 상기 어레이 기판(110)과 컬러필터 기판에 형성된 합착키(미도시)를 통해 이루어진다.The
이때, 본 발명의 실시예에 따라 제작된 박막 트랜지스터는 배리어 메탈층을 형성할 때 실리콘 박막의 손상이 최소화되어 그 전기적인 특성이 개선되게 되는데, 이를 도면을 참조하여 상세히 설명한다.In this case, the thin film transistor manufactured according to the embodiment of the present invention minimizes the damage of the silicon thin film when forming the barrier metal layer, thereby improving its electrical characteristics, which will be described in detail with reference to the accompanying drawings.
도 5는 본 발명의 실시예에 따른 박막 트랜지스터의 특성을 나타내는 그래프로써, 그래프의 가로축은 게이트전압을 나타내고 그래프의 세로축은 소오스전극과 드레인전극 사이에 흐르는 전류를 나타낸다.5 is a graph illustrating characteristics of a thin film transistor according to an exemplary embodiment of the present invention, in which the horizontal axis represents a gate voltage and the vertical axis represents a current flowing between the source electrode and the drain electrode.
여기서, 네모로 도시된 그래프는 액티브층과 스토리지전극을 별개의 마스크공정을 통해 형성한 경우의 박막 트랜지스터의 전기적 특성을 나타내며, 원으로 도시된 그래프는 상기 배리어 메탈층을 몰리브덴으로 형성한 경우의 박막 트랜지스터의 전기적 특성을 나타낸다.Here, the graph shown in the square shows the electrical characteristics of the thin film transistor when the active layer and the storage electrode are formed through a separate mask process, and the graph shown in the circle shows the thin film when the barrier metal layer is formed of molybdenum. It shows the electrical characteristics of the transistor.
또한, 삼각형으로 도시된 그래프는 액티브층과 스토리지전극을 한번의 마스크공정을 통해 형성하며, 상기 배리어 메탈층을 알루미늄으로 형성한 본 실시예의 경우의 박막 트랜지스터의 전기적 특성을 나타낸다.In addition, the graph shown as a triangle shows the electrical characteristics of the thin film transistor in this embodiment in which the active layer and the storage electrode are formed through one mask process and the barrier metal layer is formed of aluminum.
도면에 도시된 바와 같이, 배리어 메탈층을 몰리브덴으로 한 경우에는 박막 트랜지스터의 트랜스퍼(transfer) 곡선에서 알 수 있듯이 온 커런트가 낮고 오프 커런트가 높아 실질적으로 쇼트(short)성으로 보이는 특성이 나타나 소자로 적용하기 어려우나, 본 실시예에서와 같이 상기 배리어 메탈층을 알루미늄 계열로 한 경우에는 박막 트랜지스터의 트랜스퍼 특성이 저하되지 않고 우수한 것을 알 수 있다. As shown in the figure, when the barrier metal layer is made of molybdenum, as shown in the transfer curve of the thin film transistor, the characteristics of the short current on the low current and the high off current are substantially short. Although it is difficult to apply, when the barrier metal layer is made of aluminum as in the present embodiment, it can be seen that the transfer characteristics of the thin film transistor are excellent without being degraded.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.Many details are set forth in the foregoing description but should be construed as illustrative of preferred embodiments rather than to limit the scope of the invention. Therefore, the invention should not be defined by the described embodiments, but should be defined by the claims and their equivalents.
상술한 바와 같이, 본 발명에 따른 액정표시장치의 제조방법은 회절노광을 이용함으로써 액티브층과 스토리지전극을 한번의 마스크공정으로 형성할 수 있게 된다. 그 결과 박막 트랜지스터 제조에 사용되는 마스크수를 줄여 제조공정 및 비용을 절감시키는 효과를 제공한다.As described above, in the method of manufacturing the liquid crystal display according to the present invention, the active layer and the storage electrode can be formed in one mask process by using diffraction exposure. As a result, the number of masks used for manufacturing the thin film transistor is reduced, thereby reducing the manufacturing process and cost.
또한, 본 발명에 따른 액정표시장치의 제조방법은 액티브층 상부에 알루미늄 계열의 도전성 물질을 증착하여 스토리지전극을 형성함으로써 상기 액티브층의 손상이 방지되어 박막 트랜지스터의 전기적 특성이 향상되는 효과를 제공한다.In addition, the manufacturing method of the liquid crystal display device according to the present invention by forming a storage electrode by depositing an aluminum-based conductive material on the active layer to prevent damage to the active layer provides an effect of improving the electrical characteristics of the thin film transistor. .
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050136082A KR101186518B1 (en) | 2005-12-30 | 2005-12-30 | Method of fabricating liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050136082A KR101186518B1 (en) | 2005-12-30 | 2005-12-30 | Method of fabricating liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070072107A true KR20070072107A (en) | 2007-07-04 |
KR101186518B1 KR101186518B1 (en) | 2012-10-08 |
Family
ID=38507181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050136082A KR101186518B1 (en) | 2005-12-30 | 2005-12-30 | Method of fabricating liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101186518B1 (en) |
-
2005
- 2005-12-30 KR KR1020050136082A patent/KR101186518B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR101186518B1 (en) | 2012-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8049830B2 (en) | Liquid crystal display device and fabrication method thereof | |
US7927930B2 (en) | Method for fabricating a liquid crystal display device | |
KR101013715B1 (en) | Liquid crystal display device and method of fabricating the same | |
KR101013625B1 (en) | Liquid crystal display device and method of fabricating the same | |
JP4312177B2 (en) | Liquid crystal display element and manufacturing method thereof | |
KR101626362B1 (en) | Method of fabricating substrate for thin film transistor | |
KR101050899B1 (en) | LCD and its manufacturing method | |
KR101186518B1 (en) | Method of fabricating liquid crystal display device | |
KR101048998B1 (en) | LCD and its manufacturing method | |
KR101043991B1 (en) | Liquid crystal display device and method of fabricating thereof | |
KR20070060827A (en) | Liquid crystal display device and method of fabricating the same | |
US7701524B2 (en) | LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof | |
KR100978256B1 (en) | Liquid crystal display device and method of fabricating the same | |
KR101021719B1 (en) | Liquid crystal display device and method of fabricating the same | |
KR101266274B1 (en) | Liquid crystal display device and method of fabricating the same | |
KR20060135429A (en) | Liquid crystal display device and method of fabricating the same | |
KR20070072106A (en) | Liquid crystal display device and method of fabricating thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160816 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170816 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180816 Year of fee payment: 7 |