KR20070063816A - Phase change ram device and method of manufacturing the same - Google Patents
Phase change ram device and method of manufacturing the same Download PDFInfo
- Publication number
- KR20070063816A KR20070063816A KR1020050124061A KR20050124061A KR20070063816A KR 20070063816 A KR20070063816 A KR 20070063816A KR 1020050124061 A KR1020050124061 A KR 1020050124061A KR 20050124061 A KR20050124061 A KR 20050124061A KR 20070063816 A KR20070063816 A KR 20070063816A
- Authority
- KR
- South Korea
- Prior art keywords
- interlayer insulating
- insulating film
- film
- lower electrode
- phase change
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000011229 interlayer Substances 0.000 claims abstract description 120
- 239000010410 layer Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 39
- 238000006243 chemical reaction Methods 0.000 claims description 27
- 239000012782 phase change material Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 18
- 150000004767 nitrides Chemical class 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 238000003860 storage Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
도 1은 종래의 상변환 기억 소자를 도시한 단면도. 1 is a cross-sectional view showing a conventional phase change memory element.
도 2는 상변환 기억 소자에서의 콘택 크기에 따른 리세트 전류량을 설명하기 위한 그래프. 2 is a graph for explaining the amount of reset current according to the contact size in the phase change memory device.
도 3a 내지 도 3g는 본 발명의 일실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도. 3A to 3G are cross-sectional views of processes for describing a method of manufacturing a phase change memory device according to an embodiment of the present invention.
도 4는 본 발명의 다른 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 단면도. 4 is a cross-sectional view illustrating a method of manufacturing a phase change memory device according to another embodiment of the present invention.
도 5는 본 발명의 또 다른 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 단면도. 5 is a cross-sectional view for explaining a method of manufacturing a phase change memory device according to still another embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
30 : 반도체기판 31 : 제1층간절연막30
32 : 질화막 33 : 제1콘택홀32: nitride film 33: first contact hole
34 : 콘택플러그 35 : 하부전극34: contact plug 35: lower electrode
36 : 제2층간절연막 37 : 제2콘택홀36: second interlayer insulating film 37: second contact hole
38 : 상변환막 39 : 상부전극38
본 발명은 상변환 기억 소자에 관한 것으로, 보다 상세하게는, 쓰기 전류를 낮출 수 있는 상변환 기억 소자 및 그의 제조방법에 관한 것이다. BACKGROUND OF THE
기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory : RAM) 소자와 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 롬(Read Only Memory : ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 기억(Flash Memory) 소자를 들 수 있다. The memory device is a volatile random access memory (RAM) device that loses input information when the power is cut off, and a read only memory (ROM) device that maintains the storage state of the input information even when the power is cut off. It is largely divided. The volatile RAM devices may include DRAM and SRAM, and the nonvolatile ROM devices may include flash memory devices such as EEPROM (Elecrtically Erasable and Programmable ROM). have.
그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 높은 전하저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 또한, 상기 플래쉬 기억 소자는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.However, although the DRAM has a very good memory device as is well known, high charge storage capability is required, and for this purpose, it is difficult to achieve high integration since the electrode surface area must be increased. In addition, the flash memory device requires a high operating voltage compared to a power supply voltage in connection with a structure in which two gates are stacked, and thus requires a separate boost circuit to form a voltage required for write and erase operations. Therefore, there is a difficulty in high integration.
이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로 최근 상변환 기억 소자(Phase Change RAM)가 제안되었다. Accordingly, many studies are being conducted to develop new memory devices having characteristics of the nonvolatile memory device and having a simple structure. For example, recently, a phase change RAM device has been developed. Was proposed.
상변환 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해서 상기 전극들 사이에 개재된 상변환막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별하는 기억 소자이다. 다시말해, 상변환 기억 소자는 상변환막으로 칼코제나이드(Chalcogenide)막을 이용하는데, 이러한 칼코제나이드막은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움 (Te)로 이루어진 화합물막으로서, 인가된 전류, 즉, 주울 열(Joule Heat)에 의해 비정질(Amorphouse) 상태와 결정질(Crystalline) 상태 사이에서 상변화가 일어나며, 이때, 비정질 상태를 갖는 상변환막의 비저항이 결정질 상태를 갖는 상변환막의 비저항 보다 높다는 것으로부터, 읽기 모드에서 상변환막을 통하여 흐르는 전류를 감지하여 상변환 기억 셀에 저장된 정보가 논리 '1'인지 또는 논리 '0'인지를 판별하게 된다. The phase change memory device utilizes a difference in resistance between crystalline and amorphous phases due to the phase change of the phase conversion film interposed between the electrodes from the crystal state to the amorphous state through the current flow between the lower electrode and the upper electrode. It is a storage element for determining stored information. In other words, the phase-conversion memory device uses a chalcogenide film as a phase conversion film. The chalcogenide film is a compound film composed of germanium (Ge), stevidium (Sb), and tellurium (Te). The phase change occurs between the amorphous state and the crystalline state due to the applied current, that is, Joule heat, and at this time, the resistivity of the phase change film having a crystalline state in which the resistivity of the phase change film having the amorphous state is crystalline. From the higher, the current flowing through the phase change film in the read mode is sensed to determine whether the information stored in the phase change memory cell is logic '1' or logic '0'.
한편, 이러한 상변환 기억 소자에 있어서, 상변환막의 상변화를 위해서는 전류 흐름이 1㎃ 이상이 요구된다. 따라서, 상변환막과 전극과의 접촉 면적을 작게 하여 상기 상변환막의 상변화에 필요한 전류를 낮추어야 한다. On the other hand, in such a phase change memory device, a current flow of 1 kV or more is required for the phase change of the phase change film. Therefore, the contact area between the phase change film and the electrode must be made small to reduce the current required for the phase change of the phase change film.
도 1은 종래의 상변환 기억 소자를 도시한 단면도이다. 1 is a cross-sectional view showing a conventional phase change memory device.
도시된 바와 같이, 소자분리막(2)에 의해 한정된 반도체기판(1)의 액티브영역 상에 게이트들(3)이 형성되어져 있고, 상기 게이트(3) 양측의 기판 표면 내에는 소오스/드레인영역(4a, 4b)이 형성되어 있다. 상기 게이트들(3)을 덮도록 기판 전면 상에 제1절연막(5)이 형성되어져 있고, 상변환 셀이 형성될 영역과 접지전압이 인가될 라인(이하, "접지라인(Vss line)"이라 칭함")이 형성될 영역의 제1절연막 부분들 내에 각각 제1텅스텐플러그(6a)과 제2텅스텐플러그(6b)가 형성되어 있다. As shown,
상기 제1 및 제2텅스텐플러그(6a, 6b)를 포함한 제1산화막(5) 상에 제2산화막(7)이 형성되어져 있으며, 다마신(Damascene) 공정에 따라 상변환 셀 형성 영역에는 제1텅스텐플러그(6a)와 콘택하도록 도트(Dot) 형태의 금속패드(8)가 형성되어 있고, 아울러, 접지전압이 인가될 영역에는 상기 제2텅스텐플러그(6b)와 콘택하도록 바(Bar) 형태의 접지라인(9)이 형성되어 있다. The
계속해서, 상기 금속패드(8) 및 접지라인(9)을 포함한 제2산화막(7) 상에 제3산화막(10)이 형성되어져 있으며, 상변환 셀이 형성될 영역의 제3산화막(10) 부분 내에는 금속패드(8)와 콘택하도록 플러그 형태의 하부전극콘택(Bottom electrode contact; 11)이 형성되어 있다. 그리고, 상기 하부전극콘택(11) 및 이에 인접한 제3산화막 부분 상에 패턴 형태로 상변환막(12)과 상부전극(13)이 차례로 적층되어져 있으며, 이 결과로, 플러그 형태의 하부전극, 즉, 하부전극콘택(11)과 그 위에 차례로 형성된 상변환막(12) 및 상부전극(13)을 포함한 상변환 셀이 구성되어 있다. Subsequently, a
그리고, 상기 상변환 셀을 덮도록 제3산화막(10) 상에 제4산화막(14)이 형성되어져 있으며, 상기 제4산화막(14) 상에는 상부전극(13)과 콘택하도록 금속배선(15)이 형성되어 있다.In addition, a
그러나, 전술한 바와 같은 종래의 상변환 기억 소자에 따르면, 금속패드 상에 100㎚ 이하 크기의 하부전극을 형성하고, 그 위에 상변환막 및 상부전극을 형성하고 있는데, 현재의 노광 공정의 한계로 인해, 웨이퍼 전체로 볼 때, 하부전극의 콘택 크기를 균일하게 형성하지 못하고 있는 바, 하부전극과 상변환막간 접촉 계면이 일정하지 않아서 상변환막의 상변화에 필요한 쓰기 전류 분포가 넓게 형성되고 있다. However, according to the conventional phase change memory device as described above, a lower electrode having a size of 100 nm or less is formed on a metal pad, and a phase change film and an upper electrode are formed thereon. Therefore, since the contact size of the lower electrode is not uniformly formed in the whole wafer, the contact interface between the lower electrode and the phase conversion film is not constant, so that the write current distribution necessary for the phase change of the phase conversion film is widely formed.
또한, 하부전극 콘택 크기가 작기 때문에 콘택 내부를 매립시키는데 어려움이 있으며, 에치백 공정시 유발되는 하부전극 콘택의 리세스(recess) 정도를 안정적으로 형성함에 어려움이 있다. In addition, since the size of the bottom electrode contact is small, it is difficult to fill the inside of the contact, and it is difficult to stably form the recess (recess) of the bottom electrode contact caused during the etch back process.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 상변환막의 상변화에 필요한 전류를 균일하게 할 수 있는 상변환 기억 소자 및 그의 제조방법을 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide a phase change memory device and a method for manufacturing the same, which can be made to solve the conventional problems as described above, and can make the current required for the phase change of the phase change film uniform.
또한, 본 발명은 공정상의 어려움을 극복할 수 있는 상변환 기억 소자 및 그의 제조방법을 제공함에 그 다른 목적이 있다. Another object of the present invention is to provide a phase change memory device and a method of manufacturing the same, which can overcome process difficulties.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 하부패턴이 구비되고 상기 하부패턴을 덮도록 제1층간절연막이 형성된 반도체기판; 상기 제1층간절연막 내에 형성된 콘택플러그; 상기 콘택플러그를 포함한 제1층간절연막 상에 패턴의 형태로 형성된 하부전극; 상기 하부전극을 덮도록 제1층간절연막 상에 형성된 제2층간절연막; 상기 제2층간절연막 내에 하부전극의 에지와 콘택하도록 플러그의 형태로 형성된 상변환막; 및 상기 상변환막을 포함한 제2층간절연막 상에 형성된 상부전극;을 포함하는 상변환 기억 소자를 제공한다. In order to achieve the above object, the present invention is a semiconductor substrate provided with a lower pattern and the first interlayer insulating film is formed to cover the lower pattern; A contact plug formed in the first interlayer insulating film; A lower electrode formed in the form of a pattern on the first interlayer insulating film including the contact plug; A second interlayer insulating film formed on the first interlayer insulating film to cover the lower electrode; A phase conversion film formed in the form of a plug in contact with the edge of the lower electrode in the second interlayer insulating film; And an upper electrode formed on the second interlayer insulating film including the phase change film.
또한, 본 발명은, 하부패턴이 구비되고 상기 하부패턴을 덮도록 제1층간절연 막이 형성된 반도체기판; 상기 제1층간절연막 내에 형성된 콘택플러그; 상기 콘택플러그를 포함한 제1층간절연막 상에 패턴의 형태로 형성된 하부전극; 상기 하부전극을 덮도록 제1층간절연막 상에 형성된 제2층간절연막; 상기 하부전극의 에지와 콘택하게 플러그 형태로 제2층간절연막 내부에 형성됨과 아울러 이에 인접한 제2층간절연막 부분 상에 패드 형태로 형성된 상변환막; 및 상기 상변환막 상에 형성된 상부전극;을 포함하는 상변환 기억 소자를 제공한다. In addition, the present invention includes a semiconductor substrate having a lower pattern and a first interlayer insulating film formed to cover the lower pattern; A contact plug formed in the first interlayer insulating film; A lower electrode formed in the form of a pattern on the first interlayer insulating film including the contact plug; A second interlayer insulating film formed on the first interlayer insulating film to cover the lower electrode; A phase conversion film formed in the second interlayer insulating film in a plug shape in contact with an edge of the lower electrode and formed in a pad shape on a portion of the second interlayer insulating film adjacent thereto; And an upper electrode formed on the phase conversion film.
게다가, 본 발명은, 하부패턴이 구비되고 상기 하부패턴을 덮도록 제1층간절연막이 형성된 반도체기판; 상기 제1층간절연막 내에 형성된 콘택플러그; 상기 콘택플러그를 포함한 제1층간절연막 상에 패턴의 형태로 형성된 하부전극; 상기 하부전극을 덮도록 제1층간절연막 상에 형성된 제2층간절연막; 상기 제2층간절연막 내에 하부전극의 측면을 노출시키도록 형성된 콘택홀; 상기 콘택홀 표면 및 콘택홀에 인접한 제2층간절연막 부분 상에 균일한 두께로 형성된 상변환막; 및 상기 상변환막 상에 콘택홀을 매립하도록 형태로 형성된 상부전극;을 포함하는 상변환 기억 소자를 제공한다. In addition, the present invention includes a semiconductor substrate provided with a lower pattern and a first interlayer insulating film formed to cover the lower pattern; A contact plug formed in the first interlayer insulating film; A lower electrode formed in the form of a pattern on the first interlayer insulating film including the contact plug; A second interlayer insulating film formed on the first interlayer insulating film to cover the lower electrode; A contact hole formed to expose a side surface of a lower electrode in the second interlayer insulating film; A phase change film formed on the surface of the contact hole and a portion of the second interlayer insulating film adjacent to the contact hole; And an upper electrode formed in a shape to fill a contact hole on the phase conversion film.
상기한 본 발명의 상변환 기억 소자들은 상기 제1층간절연막과 하부전극 및 제2층간절연막 사이에 형성된 질화막을 더 포함한다. The phase change memory devices of the present invention further include a nitride film formed between the first interlayer insulating film, the lower electrode, and the second interlayer insulating film.
또한, 상기와 같은 목적을 달성하기 위하여, 본 발명은, 하부패턴이 형성되고 상기 하부패턴을 덮도록 제1층간절연막이 형성된 반도체기판을 제공하는 단계; 상기 제1층간절연막 상에 패턴 형태로 하부전극을 형성하는 단계; 상기 하부전극을 덮도록 제1층간절연막 상에 제2층간절연막을 형성하는 단계; 상기 제2층간절연막을 식각하여 하부전극의 에지를 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 내에 플러그 형태로 상변환막을 형성하는 단계; 및 상기 상변환막을 포함한 제2층간절연막 상에 상부전극을 형성하는 단계;를 포함하는 상변환 기억 소자의 제조방법을 제공한다. In addition, in order to achieve the above object, the present invention provides a semiconductor substrate comprising a lower substrate is formed and a first interlayer insulating film formed to cover the lower pattern; Forming a lower electrode on the first interlayer insulating layer in a pattern form; Forming a second interlayer insulating film on the first interlayer insulating film to cover the lower electrode; Etching the second interlayer insulating film to form a contact hole exposing an edge of a lower electrode; Forming a phase conversion film in a plug shape in the contact hole; And forming an upper electrode on the second interlayer insulating film including the phase conversion film.
아울러, 본 발명은, 하부패턴이 형성되고 상기 하부패턴을 덮도록 제1층간절연막이 형성된 반도체기판을 제공하는 단계; 상기 제1층간절연막 상에 패턴 형태로 하부전극을 형성하는 단계; 상기 하부전극을 덮도록 제1층간절연막 상에 제2층간절연막을 형성하는 단계; 상기 제2층간절연막을 식각하여 하부전극의 에지를 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀을 매립하도록 제2층간절연막 상에 상변환 물질막을 형성하는 단계; 상기 상변환 물질막 상에 도전막을 형성하는 단계; 및 상기 도전막을 식각하여 상부전극을 형성함과 아울러 상변환 물질막을 식각하여 제2층간절연막 상에 배치되는 패드 형상을 포함하여 콘택홀을 통해 하부전극의 에지와 콘택되는 플러그 형태의 상변환막을 형성하는 단계;를 포함하는 상변환 기억 소자의 제조방법을 제공한다. In addition, the present invention includes providing a semiconductor substrate having a lower pattern and a first interlayer insulating film formed to cover the lower pattern; Forming a lower electrode on the first interlayer insulating layer in a pattern form; Forming a second interlayer insulating film on the first interlayer insulating film to cover the lower electrode; Etching the second interlayer insulating film to form a contact hole exposing an edge of a lower electrode; Forming a phase change material film on a second interlayer insulating film to fill the contact hole; Forming a conductive film on the phase change material film; And a pad shape disposed on the second interlayer insulating layer by etching the conductive film to form an upper electrode and etching the phase change material film to form a plug type phase change film contacting the edge of the lower electrode through the contact hole. It provides a method for manufacturing a phase conversion memory device comprising a.
또한, 본 발명은, 하부패턴이 형성되고 상기 하부패턴을 덮도록 제1층간절연막이 형성된 반도체기판을 제공하는 단계; 상기 제1층간절연막 상에 패턴 형태로 하부전극을 형성하는 단계; 상기 하부전극을 덮도록 제1층간절연막 상에 제2층간절연막을 형성하는 단계; 상기 제2층간절연막을 식각하여 하부전극의 에지를 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 표면 및 제2층간절연막 상에 균일한 두께로 상변환 물질막을 형성하는 단계; 상기 상변환 물질막 상에 콘택홀을 매립하도 록 도전막을 형성하는 단계; 및 상기 도전막을 식각하여 상부전극을 형성함과 아울러 상변환 물질막을 식각하여 하부전극의 에지와 콘택되는 상변환막을 형성하는 단계;를 포함하는 상변환 기억 소자의 제조방법을 제공한다. In addition, the present invention provides a method of manufacturing a semiconductor device, comprising: providing a semiconductor substrate on which a lower pattern is formed and a first interlayer insulating film is formed to cover the lower pattern; Forming a lower electrode on the first interlayer insulating layer in a pattern form; Forming a second interlayer insulating film on the first interlayer insulating film to cover the lower electrode; Etching the second interlayer insulating film to form a contact hole exposing an edge of a lower electrode; Forming a phase change material film on the contact hole surface and the second interlayer insulating film with a uniform thickness; Forming a conductive layer on the phase change material layer to fill a contact hole; And etching the conductive layer to form an upper electrode, and etching the phase change material layer to form a phase change layer in contact with the edge of the lower electrode.
상기한 본 발명의 방법들은, 상기 하부전극을 형성하는 단계 전, 상기 제1층간절연막을 식각하여 하부패턴을 노출시키는 콘택홀을 형성하는 단계; 및 상기 콘택홀 내에 콘택플러그를 형성하는 단계;를 더 포함하며, 상기 하부전극은 콘택플러그와 콘택하도록 형성한다. 그리고, 상기 제1층간절연막과 하부전극 및 제2층간절연막 사이에 질화막을 형성한다. The method of the present invention may include forming a contact hole exposing the lower pattern by etching the first interlayer insulating layer before forming the lower electrode; And forming a contact plug in the contact hole, wherein the lower electrode is formed to contact the contact plug. A nitride film is formed between the first interlayer insulating film, the lower electrode, and the second interlayer insulating film.
(실시예)(Example)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
먼저, 본 발명의 기술적 원리를 간략하게 설명하면 다음과 같다. First, the technical principle of the present invention will be briefly described.
도 2는 상변환 기억 소자에서의 콘택 크기에 따른 리세트 전류량을 설명하기 위한 도면으로서, 도시된 바와 같이, 하부전극을 플러그 형태로 형성하고 상기 하부전극 상에 상변화막을 형성하는 스택(stack) 구조에 비해 패턴 형태로 하부전극과 상부전극을 각각 형성하고 상기 전극들 사이에 플러그 형태로 상변환막을 형성하는 컨파인드(confined) 구조가 동일한 콘택 크기에 대해 상변화 전류량이 작음을 볼 수 있다. FIG. 2 is a diagram illustrating a reset current amount according to a contact size in a phase conversion memory device. As shown in FIG. 2, a stack for forming a lower electrode in a plug shape and a phase change layer on the lower electrode is shown. Compared to the structure, it can be seen that the amount of phase change current is smaller for the same contact size in the confined structure in which the lower electrode and the upper electrode are respectively formed in the pattern form and the phase conversion film is formed in the form of a plug between the electrodes.
따라서, 본 발명은 종래 기술에서의 다마진 공정을 이용한 금속패드 형성 공정을 생략한 채, 제1콘택플러그 상에 패턴의 형태로 평탄(flat)한 하부전극을 형성 하고, 그런다음, 상기 하부전극의 에지(edge)를 노출시키는 콘택홀을 형성한 후, 상기 콘택홀 내에 상변환막을 형성하며, 그리고나서, 상기 상변환막 상에 상부전극을 형성하는 방식으로 상변환 셀을 구성한다. Therefore, the present invention forms a flat lower electrode in the form of a pattern on the first contact plug, omitting the metal pad forming process using the margin process in the prior art, and then, the lower electrode After forming a contact hole exposing the edge of the phase, a phase change film is formed in the contact hole, and then a phase change cell is formed by forming an upper electrode on the phase change film.
이 경우, 상변환막이 하부전극의 에지에서 계면을 이루면서 상부전극과도 계면을 이루게 되어 주울열을 크게 할 수 있으며, 이때, 상변환막이 플러그 형태로 형성되는 것과 관련해서 셀프 히터가 발생하게 되어 쓰기 전류를 작게 할 수 있고, 아울러, 콘택의 중간 부분에서 상변화가 일어나게 되어 계면 특성이 취약해지는 현상을 제거할 수 있다. In this case, the phase change film forms an interface at the edge of the lower electrode and also forms an interface with the upper electrode, thereby increasing Joule heat. In this case, the self-heater is generated in connection with the formation of the plug of the phase change film. The current can be made small, and a phenomenon in which the phase change occurs in the middle portion of the contact and the interface property is weak can be eliminated.
또한, 100㎚ 이하 크기의 하부전극 콘택을 형성하지 않아도 되므로, 노광 공정의 한계 문제를 극복할 수 있으며, 아울러, 콘택 매립의 어려움 및 리세스 정도의 안정적 형성의 어려움을 해결할 수 있다. In addition, since it is not necessary to form a lower electrode contact having a size of 100 nm or less, it is possible to overcome the limitation problem of the exposure process, and also to solve the difficulty of filling the contact and the difficulty of stably forming the recess.
자세하게, 도 3a 내지 도 3f는 본 발명의 일실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 평면도로서, 이를 설명하면 다음과 같다. In detail, FIGS. 3A to 3F are plan views according to processes for describing a method of manufacturing a phase change memory device according to an embodiment of the present invention.
도 3a를 참조하면, 트랜지스터를 포함한 하부패턴이 형성되고 상기 하부패턴을 덮도록 산화막 재질의 제1층간절연막(31)이 형성된 반도체기판(30)을 마련한다. 그런다음, 상기 제1층간절연막(31) 상에 질화막(32)을 형성한 후, 상기 질화막(32)과 제1층간절연막(31)을 식각하여 하부패턴의 일부분, 예컨데, 트랜지스터의 소오스 영역을 노출시키는 제1콘택홀(33)을 형성한다. Referring to FIG. 3A, a
도 3b를 참조하면, 식각된 질화막(32) 상에 제1콘택홀(33)을 매립하도록 도전막을 증착한 후, 이를 상기 질화막(32)이 노출되도록 CMP(Chemical Mechanical Polishing)하여 하부패턴과 콘택되는 콘택플러그(34)를 형성한다. Referring to FIG. 3B, a conductive film is deposited to bury the
도 3c를 참조하면, 콘택플러그(34)를 포함한 질화막(32) 상에 하부전극용 도전막을 증착한다. 그런다음, 공지의 공정에 따라 상기 도전막을 패터닝하여 패턴의 형태로 콘택플러그(34)과 콘택되는 평탄(flat)한 하부전극(35)을 형성한다. Referring to FIG. 3C, a conductive film for the lower electrode is deposited on the
여기서, 상기 하부전극(35)을 형성함에 있어서, 종래에는 하부전극을 콘택플러그의 형태로 형성하기 때문에 노광 공정의 한계로 인해 콘택홀 크기를 줄임에 어려움이 있을 뿐만 아니라 웨이퍼 전체적으로 균일한 크기의 콘택홀들을 형성할 수 없는 등 공정상의 어려움이 있었지만, 본 발명은 상기 하부전극을 패턴의 형태로 평탄하게 형성하는 바, 상기한 공정상의 문제를 해결할 수 있다. Here, in forming the
도 3d를 참조하면, 하부전극(35)을 덮도록 질화막(32) 상에 산화막으로 이루어진 제2층간절연막(36)을 형성한 후, 그 표면을 CMP해서 평탄화시킨다. 그런다음, 표면 평탄화가 이루어진 제2층간절연막(36) 및 그 아래의 질화막(32)을 식각하여 상기 하부전극(35)의 에지(edge)를 노출시키는 제2콘택홀(37)을 형성한다. 이때, 상기 제2콘택홀(37)은 후속하는 상변환 물질막의 증착시 매립이 용이한 크기를 갖도록 형성함이 바람직하다.Referring to FIG. 3D, a second
도 3e를 참조하면, 제2층간절연막(36) 상에 제2콘택홀(37)을 매립하도록 상변환 물질막을 증착한다. 그런다음, 상기 제2층간절연막(36)이 노출되도록 상변환 물질막을 CMP하고, 이를 통해, 상기 제2콘택홀(37) 내에 플러그 형태이면서 하부전극(35)의 에지와 접촉 계면을 이루는 상변환막(38)을 형성한다. Referring to FIG. 3E, a phase change material film is deposited to fill the
도 3f를 참조하면, 상변환막(38)을 포함한 제2층간절연막(36) 상에 상부전극 용 도전막을 증착한다. 그런다음, 공지의 공정에 따라 상기 도전막을 패터닝해서 상변환막(38)을 포함한 제2층간절연막(36) 상에 상기 상변환막(38)과 콘택되는 상부전극(39)을 형성하고, 이 결과로서, 패턴 형태로 형성된 하부전극(35)과 상기 하부전극(35)의 에지와 콘택하도록 형성된 플러그 형태의 상변환막(38), 그리고, 상기 상변환막(38) 상에 형성된 상부전극(39)으로 구성되는 상변환 셀을 형성한다. Referring to FIG. 3F, a conductive film for the upper electrode is deposited on the second
이후, 도시하지는 않았으나, 금속배선 공정을 포함한 공지된 일련의 후속 공정들을 차례로 진행하여 본 발명에 따른 상변환 기억 소자의 제조를 완성한다. Subsequently, although not shown, a series of known subsequent processes including a metallization process are sequentially performed to complete the manufacture of the phase change memory device according to the present invention.
전술한 바와 같은 본 발명의 상변환 기억 소자는 상변환막이 하부전극의 에지와 접촉 계면을 이룰 뿐만 아니라 상부전극과도 접촉 계면을 이루기 때문에 상기 하부전극과의 계면을 통한 주울열과 상기 상부전극과의 계면을 통한 주울열 및 플러그 형태의 상변환막 자체의 셀프열에 의해 상변환막의 상변화가 일어나게 된다. 따라서, 본 발명의 상변환 기억 소자는 종래의 그것과 비교해서 상변환막의 상변화에 필요한 쓰기 전류를 현저히 낮출 수 있다. In the phase change memory device of the present invention as described above, since the phase change film not only forms a contact interface with the edge of the lower electrode but also forms a contact interface with the upper electrode, the Joule heat through the interface with the lower electrode and the upper electrode Phase change of the phase change film occurs due to Joule heat through the interface and self-heat of the plug type phase change film itself. Therefore, the phase change memory device of the present invention can significantly lower the write current required for the phase change of the phase change film as compared with the conventional one.
또한, 본 발명의 상변환 기억 소자는 상변환막의 상변화가 전극과의 접촉 계면이 아닌 중간 부분(A)에서 일어나게 되는 바, 상변환막의 상변화가 일어나면서 발생하게 되는 부피 변화(volume change)는 상기 상변환막의 중간 부분에서 일어나게 되며, 따라서, 상변환막과 전극간 계면 특성, 즉, 피로(fatigue) 특성을 향상시킬 수 있다. In addition, in the phase change memory device of the present invention, since the phase change of the phase change film occurs in the middle portion A, rather than the contact interface with the electrode, the volume change caused by the phase change of the phase change film occurs. May occur in the middle portion of the phase change film, and thus, interface characteristics between the phase change film and the electrode, that is, fatigue characteristics may be improved.
한편, 전술한 본 발명의 일실시예에서는 상변화막을 단순히 플러그 형태로 형성하였지만, 다른 형상으로도 형성 가능하다. Meanwhile, in the above-described embodiment of the present invention, the phase change film is simply formed in a plug shape, but may be formed in other shapes.
즉, 도 4는 본 발명의 다른 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 단면도로서, 도시된 바와 같이, 이 실시예에서는 상변환막(38)을 제2콘택홀 내에 배치되는 플러그 형상은 물론 제2층간절연막(36) 상에 배치되는 패드 형상을 포함하는 형태로 형성할 수 있다. 4 is a cross-sectional view illustrating a method of manufacturing a phase change memory device according to another exemplary embodiment of the present invention. As shown in FIG. 4, in this embodiment, the
이 경우, 상변환 물질막에 대한 CMP 공정은 필요치 않으며, 제2콘택홀(37)을 포함한 제2층간절연막(36) 상에 상변화 물질막과 상부전극용 도전막을 차례로 증착한 후, 상기 도전막의 식각시 상변환 물질막을 함께 식각함으로써 상부전극(39)을 형성함과 아울러 패드 형상을 포함하는 상변환막(38)을 동시에 형성한다. In this case, the CMP process for the phase change material film is not necessary. After the phase change material film and the upper electrode conductive film are sequentially deposited on the second
따라서, 본 발명의 다른 실시예에서는 이전 실시예와 비교해 상변환 물질막에 대한 CMP 공정을 생략할 수 있는 바, 그에 해당하는 만큼의 공정 단순화를 이룰 수 있다. Therefore, in another embodiment of the present invention, compared to the previous embodiment, the CMP process for the phase change material film may be omitted, and thus the process may be simplified.
도 5는 본 발명의 또 다른 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 단면도로서, 도시된 바와 같이, 이 실시예에서는 하부전극(35)의 에지를 노출시키는 제2콘택홀(37)을 이전 실시예들 보다는 큰 크기를 갖도록 형성한다. FIG. 5 is a cross-sectional view illustrating a method of manufacturing a phase change memory device according to still another embodiment of the present invention. As shown in FIG. 5, the second contact hole exposing the edge of the
이 경우, 상변환막(38)은 제2콘택홀(37)을 매립하는 형태가 아닌 제2콘택홀(37)의 표면 상에 균일한 두께로 형성된 실린터 형태가 되며, 반면, 상부전극(39)은 제2콘택홀(37)을 매립하는 형태로 형성된다. In this case, the
이와 같은 본 발명의 또 다른 실시예에서는 앞서의 다른 실시예와 마찬가지로 일실시예와 비교해 상변환 물질막에 대한 CMP 공정을 생략할 수 있고, 상변환막과 상부전극을 동시에 형성할 수 있어서 공정 단순화를 이룰 수 있으며, 또한, 이 전 실시예들과 비교해서 제2콘택홀 매립의 어려움을 개선할 수 있고, 게다가, 상변환막과 상부전극간 접촉 계면의 크기를 증가시킴으로써 주울열을 더욱 향상시킬 수 있다. In another embodiment of the present invention as described above, the CMP process for the phase change material film may be omitted, and the phase change film and the upper electrode may be formed at the same time as in the other embodiments, thereby simplifying the process. In addition, compared to the previous embodiments, it is possible to improve the difficulty of filling the second contact hole, and further, to increase the Joule heat by increasing the size of the contact interface between the phase change film and the upper electrode. Can be.
이상, 여기에서는 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.Hereinbefore, the present invention has been described with reference to some examples, but the present invention is not limited thereto, and those skilled in the art to which the present invention pertains have many modifications and variations without departing from the spirit of the present invention. It will be appreciated that it can be added.
이상에서와 같이, 본 발명은 상변환막을 플러그 형태로 형성함과 아울러 하부전극의 에지 및 상부전극과 접촉 계면을 이루도록 함으로써 상기 상변환막의 상변화시 주울열을 향상시킬 수 있음은 물론 상변환막 자체의 셀프열을 이용할 수 있으므로 종래와 비교해 상변환막의 상변화에 필요한 쓰기 전류를 현저히 낮출 수 있다. As described above, the present invention can improve the Joule heat during the phase change of the phase conversion film by forming a phase conversion film in the form of a plug and making the interface between the edge of the lower electrode and the upper electrode, as well as the phase conversion film. Since self-heating of its own can be used, the write current required for the phase change of the phase conversion film can be significantly lowered compared with the conventional method.
또한, 본 발명은 상변환막의 상변화가 전극과의 접촉 계면이 아닌 중간 부분에서 일어나도록 할 수 있는 바, 상변환막과 전극간 계면 특성을 향상시킬 수 있다. In addition, the present invention can allow the phase change of the phase change film to occur in the intermediate portion of the phase change film rather than the contact interface with the electrode, thereby improving the interface characteristics between the phase change film and the electrode.
게다가, 본 발명은 상변환막과 전극간 접촉 면적을 줄이기 위해 미세 크기의 콘택홀을 형성하지 않아도 되는 바, 공정 마진을 확보할 수 있다. In addition, the present invention does not need to form a contact hole having a fine size in order to reduce the contact area between the phase change film and the electrode, thereby securing a process margin.
Claims (18)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050124061A KR20070063816A (en) | 2005-12-15 | 2005-12-15 | Phase change ram device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050124061A KR20070063816A (en) | 2005-12-15 | 2005-12-15 | Phase change ram device and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070063816A true KR20070063816A (en) | 2007-06-20 |
Family
ID=38363668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050124061A KR20070063816A (en) | 2005-12-15 | 2005-12-15 | Phase change ram device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070063816A (en) |
-
2005
- 2005-12-15 KR KR1020050124061A patent/KR20070063816A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100668824B1 (en) | Phase-change memory device and method for manufacturing the same | |
JP2006344976A (en) | Phase transformation memory element and its manufacturing method | |
KR100650761B1 (en) | Phase change memory device and method of manufacturing the same | |
KR100929639B1 (en) | Phase change memory device and manufacturing method thereof | |
JP2006344948A (en) | Phase transformation memory element and its manufacturing method | |
US7678642B2 (en) | Method for manufacturing phase change memory device using a patterning process | |
KR100980295B1 (en) | Method of manufacturing phase change RAM device | |
KR100762894B1 (en) | Phase change ram device and method of manufacturing the same | |
KR100967676B1 (en) | Phase change RAM device and method of manufacturing the same | |
KR100650719B1 (en) | Phase-change memory device and method for manufacturing the same | |
KR100650735B1 (en) | Phase change ram device and method of manufacturing the same | |
KR100997785B1 (en) | Phase-change memory device and method for manufacturing the same | |
KR100680976B1 (en) | Phase change ram device and method of manufacturing the same | |
KR20070063816A (en) | Phase change ram device and method of manufacturing the same | |
KR20080050099A (en) | Phase change ram device and method of manufacturing the same | |
KR100772105B1 (en) | Method of manufacturing phase change RAM device | |
KR101052866B1 (en) | Phase change memory device and manufacturing method thereof | |
KR100728984B1 (en) | Phase change ram device and method of manufacturing the same | |
KR100728985B1 (en) | Phase change ram device and method of manufacturing the same | |
KR101178835B1 (en) | Method of manufacturing phase change RAM device | |
KR101078718B1 (en) | Phase change RAM device and method of manufacturing the same | |
KR101006515B1 (en) | Phase-change memory device and method for manufacturing the same | |
KR100895819B1 (en) | Method of manufacturing phase change RAM device | |
KR20070063811A (en) | Phase change ram device and method of manufacturing the same | |
KR20070063810A (en) | Phase change ram device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |