[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20070039238A - 유기 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

유기 박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20070039238A
KR20070039238A KR1020050094335A KR20050094335A KR20070039238A KR 20070039238 A KR20070039238 A KR 20070039238A KR 1020050094335 A KR1020050094335 A KR 1020050094335A KR 20050094335 A KR20050094335 A KR 20050094335A KR 20070039238 A KR20070039238 A KR 20070039238A
Authority
KR
South Korea
Prior art keywords
group
forming
organic
thin film
film transistor
Prior art date
Application number
KR1020050094335A
Other languages
English (en)
Inventor
김보성
김규식
신중한
홍문표
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050094335A priority Critical patent/KR20070039238A/ko
Priority to TW095132658A priority patent/TW200733373A/zh
Priority to JP2006263700A priority patent/JP2007102218A/ja
Priority to CNA2006101317283A priority patent/CN1945845A/zh
Priority to US11/543,770 priority patent/US20070080346A1/en
Publication of KR20070039238A publication Critical patent/KR20070039238A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/13378—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation
    • G02F1/133788—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by treatment of the surface, e.g. embossing, rubbing or light irradiation by light irradiation, e.g. linearly polarised light photo-polymerisation

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 기판, 기판의 어느 한 방향으로 뻗은 제1 신호선, 상기 제1 신호선과 절연되어 교차하는 제2 신호선, 상기 제1 신호선 또는 상기 제2 신호선과 연결되어 있는 소스 전극, 상기 소스 전극과 마주하는 드레인 전극, 상기 소스 전극 및 상기 드레인 전극과 연결되어 있는 유기 반도체, 상기 드레인 전극과 연결되어 있는 화소 전극, 상기 화소 전극 위에 형성되어 있으며 광 배향성을 가지는 보호막을 포함하는 유기 박막 트랜지스터 표시판 및 그 제조 방법을 제공한다.
보호막, 배향막, 중합체, 광 배향성, 가교 구조

Description

유기 박막 트랜지스터 표시판 및 그 제조 방법{ORGANIC THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 배치도이고,
도 2는 도 1의 유기 박막 트랜지스터 표시판을 II-II선을 따라 잘라 도시한 단면도이고,
도 3, 도 5 및 도 7은 도 1 및 도 2의 유기 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고,
도 4는 도 3의 유기 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고,
도 6은 도 5의 유기 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고,
도 8은 도 7의 유기 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이고,
도 9는 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 배치도이고,
도 10은 도 9의 유기 박막 트랜지스터 표시판을 X-X 선을 따라 잘라 도시한 단면도이고,
도 11, 도 13, 도 15, 도 17, 도 19는 도 9 및 도 10의 유기 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고,
도 12는 도 11의 유기 박막 트랜지스터 표시판을 XII-XII 선을 따라 잘라 도시한 단면도이고,
도 14는 도 13의 유기 박막 트랜지스터 표시판을 XIV-XIV 선을 따라 잘라 도시한 단면도이고,
도 16은 도 15의 유기 박막 트랜지스터 표시판을 XVI-XVI 선을 따라 잘라 도시한 단면도이고,
도 18은 도 17의 유기 박막 트랜지스터 표시판을 XVIII-XVIII 선을 따라 잘라 도시한 단면도이고,
도 20은 도 19의 유기 박막 트랜지스터 표시판을 XX-XX 선을 따라 잘라 도시한 단면도이고,
도 21은 본 실시예에 따른 유기 박막 트랜지스터의 구조를 도시한 배치도이고,
도 22는 도 21의 유기 박막 트랜지스터 표시판을 XXII-XXII 선을 따라 잘라 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
110: 절연 기판 121: 게이트선
124: 게이트 전극 127: 유지 축전기용 도전체
129: 게이트선의 끝 부분 131: 유지 전극선
137: 유지 전극 140, 160: 층간 절연막
146: 게이트 절연체 154: 유기 반도체
171: 데이터선 179: 데이터선의 끝 부분
81, 82: 접촉 보조 부재 141, 143, 147, 162, 163: 접촉 구멍
144, 184: 개구부 180: 보호막
186: 차단 부재 175, 195: 드레인 전극
191: 화소 전극 173, 193: 소스 전극
Q: 유기 박막 트랜지스터
본 발명은 유기 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치(liquid crystal display, LCD)나 유기 발광 표시 장치(organic light emitting diode display, OLED display), 전기 영동 표시 장치(electrophoretic display) 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기광학(electro-optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기광학 활성층으로 유기 발광층을 포함한다.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가받고, 전기광학 활성층은 이 전기 신호를 광학 신호로 변환함으로써 영상을 표시한다.
평판 표시 장치에서는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 신호를 전달하는 데이터선(data line)이 평판 표시 장치에 구비된다.
이러한 박막 트랜지스터 중에서, 규소(Si)와 같은 무기 반도체 대신 유기 반도체를 사용하는 유기 박막 트랜지스터(organic thin film transistor, OTFT)에 대한 연구가 활발히 이루어지고 있다.
유기 박막 트랜지스터는 저온에서 용액 공정(solution process)으로 제작할 수 있어서 증착 공정 만으로 한계가 있는 대면적 평판 표시 장치에도 쉽게 적용할 수 있다. 또한 유기 물질의 특성상 섬유(fiber) 또는 필름(film)과 같은 형태로 만들 수 있어서 가요성 표시 장치(flexible display device)의 핵심 소자로 주목받고 있다.
이러한 유기 박막 트랜지스터는 무기 반도체를 포함하는 박막 트랜지스터에 비하여 내열성 및 내화학성이 약하다. 이에 따라, 유기 박막 트랜지스터를 보호하기 위한 별도의 유기 보호막이 필요하다.
또한 유기 보호막 위에는 액정 배향을 위한 배향막이 형성되어 있다.
그러나 유기 보호막은 무기 물질 또는 다른 종류의 유기 물질로 만들어진 배향막과의 접착성(adhesion)이 불량하여 배향막이 들뜨게 된다. 이 경우 배향막의 표면이 고르지 못하여 액정 배향에 영향을 미칠 수 있다.
또한 유기 보호막과 배향막이 각각의 공정으로 진행되어 공정수가 늘어난다.
따라서 본 발명이 이루고자 하는 기술적 과제는 유기 박막 트랜지스터 표시판에서 배향막의 들뜸을 방지하여 액정 배향을 균일하게 하고 공정수를 줄이는 것이다.
본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판은, 기판, 기판의 어느 한 방향으로 뻗은 제1 신호선, 상기 제1 신호선과 절연되어 교차하는 제2 신호선, 상기 제1 신호선 또는 상기 제2 신호선과 연결되어 있는 소스 전극, 상기 소스 전극과 마주하는 드레인 전극, 상기 소스 전극 및 상기 드레인 전극과 연결되어 있는 유기 반도체, 상기 드레인 전극과 연결되어 있는 화소 전극, 상기 화소 전극 위에 형성되어 있으며 광 배향성을 가지는 보호막을 포함한다.
또한, 상기 보호막은 폴리아미드산(polyamide acid), 폴리아미드산에스테르(polyamide acid ester), 폴리이미드(polyimide), 폴리말레이미드(polymaleimide), 폴리스티렌(polystyrene), 말레이미드-스티렌 공중합체(maleimide-styrene copolymer), 폴리에스테르(polyester), 폴리메틸아크릴레이트(polymethylacrylate), 폴리실록산(polysiloxane) 및 이들의 공중합체에서 선택된 적어도 하나의 주쇄(main chain)를 포함할 수 있다.
또한, 상기 주쇄는 옥세탄 기(oxetane group), 에폭시 기(epoxy group), (메타)아크릴로일 기((meta)acryloyl group), (메타)아크로일옥시 기((meta)acryloyloxy group), 비닐 기(vinyl group), 비닐옥시 기(vinyloxy group), 아지드 기(azide group), 신나모일 기(cinnamoyl group), 칼콘 기(chalcone group) 및 클로로메틸 기(chloromethyl group)에서 선택된 적어도 하나의 기를 포함하는 측쇄(side chain)와 연결될 수 있다.
또한, 상기 보호막은 다른 파장에서 중합되는 두 개 이상의 측쇄를 포함할 수 있다.
또한, 상기 측쇄는 광 배향 기를 포함하는 제1 측쇄 및 가교 기를 포함하는 제2 측쇄를 포함하며, 상기 광 배향 기는 비닐 기, 신나모일 기 및 칼콘 기에서 선택된 적어도 하나이며, 상기 가교 기는 옥세탄 기, 에폭시 기, (메타)아크릴로일 기, (메타)아크로일옥시 기, 비닐 기, 비닐옥시 기, 아지드 기 및 클로로메틸 기에서 선택된 적어도 하나일 수 있다.
또한, 상기 보호막은 1000 내지 3000Å의 두께로 형성될 수 있다.
또한, 상기 소스 전극, 상기 드레인 전극 및 상기 화소 전극은 동일 층에 형성될 수 있다.
또한, 상기 기판 위에 상기 제1 신호선, 층간 절연막, 상기 소스 전극이 차례로 형성되어 있으며, 상기 제1 신호선과 상기 소스 전극은 상기 층간 절연막에 형성되어 있는 접촉 구멍을 통하여 연결될 수 있다.
또한, 상기 유기 반도체 위에 차단 부재를 더 포함할 수 있다.
또한, 상기 유기 반도체 하부에 광차단막을 더 포함할 수 있다.
또한, 상기 유기 반도체를 둘러싸는 격벽을 더 포함할 수 있다.
또한, 상기 유기 반도체의 하부 또는 상부에 유기 물질을 포함하는 게이트 절연막을 더 포함할 수 있다.
또한, 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 포함하는 화소 전극을 형성하는 단계, 상기 소스 전극 및 상기 드레인 전극과 적어도 일부 중첩하는 유기 반도체를 형성하는 단계, 상기 유기 반도체를 덮으며 광 배향성을 가지는 보호막을 형성하는 단계를 포함한다.
또한, 상기 보호막을 형성하는 단계는 폴리아미드산, 폴리아미드산에스테르, 폴리이미드, 폴리말레이미드, 폴리스티렌, 말레이미드-스티렌 공중합체, 폴리에스테르, 폴리메틸아크릴레이트, 폴리실록산 및 이들의 공중합체에서 선택된 적어도 하나의 주쇄를 포함하는 유기막을 도포하는 단계 및 상기 유기막을 중합하는 단계를 포함할 수 있다.
또한, 상기 주쇄는 옥세탄 기, 에폭시 기, (메타)아크릴로일 기, (메타)아크로일옥시 기, 비닐 기, 비닐옥시 기, 아지드 기, 신나모일 기, 칼콘 기 및 클로로메틸 기에서 선택된 적어도 하나의 기를 포함하는 측쇄와 연결될 수 있다.
또한, 본 발명의 다른 한 실시예에 따른 유기 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 데이터선을 형성하는 단계, 상기 데이터선 위에 제1 절연막 을 형성하는 단계, 상기 제1 절연막 위에 게이트선을 형성하는 단계, 상기 게이트선 및 상기 제1 절연막 위에 제2 절연막을 적층하는 단계, 상기 제2 절연막에 상기 게이트 전극을 노출하는 제1 개구부를 형성하는 단계, 상기 제1 개구부에 게이트 절연체를 형성하는 단계, 상기 게이트 절연체 위에 상기 데이터선과 연결되는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극을 형성하는 단계, 상기 소스 전극 및 상기 화소 전극 위에 제2 개구부를 가진 둑을 형성하는 단계, 상기 제2 개구부에 유기 반도체를 형성하는 단계, 그리고 상기 유기 반도체 위에 광 배향성을 가지는 보호막을 형성하는 단계를 포함한다.
또한, 상기 보호막을 형성하는 단계는 폴리아미드산, 폴리아미드산에스테르, 폴리이미드, 폴리말레이미드, 폴리스티렌, 말레이미드-스티렌 공중합체, 폴리에스테르, 폴리메틸아크릴레이트, 폴리실록산 및 이들의 공중합체에서 선택된 적어도 하나의 주쇄를 포함하는 유기막을 도포하는 단계 및 상기 유기막을 중합하는 단계를 포함할 수 있다.
또한, 상기 주쇄는 옥세탄 기, 에폭시 기, (메타)아크릴로일 기, (메타)아크로일옥시 기, 비닐 기, 비닐옥시 기, 아지드 기, 신나모일 기, 칼콘 기 및 클로로메틸 기에서 선택된 적어도 하나의 측쇄와 연결될 수 있다.
또한, 상기 유기막을 중합하는 단계는 열 또는 광을 공급하여 수행할 수 있다.
또한, 상기 광에 의한 중합은 다른 파장을 가지는 자외선(UV)을 각각 조사하여 수행할 수 있다.
또한, 상기 제2 개구부는 상기 제1 개구부보다 작을 수 있다.
또한, 상기 유기 반도체를 형성하는 단계 후에 상기 유기 반도체를 덮는 차단 부재를 형성하는 단계를 더 포함할 수 있다.
또한, 상기 제1 절연막을 형성하는 단계, 상기 게이트 절연체를 형성하는 단계, 상기 둑을 형성하는 단계, 상기 유기 반도체를 형성하는 단계 및 상기 보호막을 형성하는 단계 중 적어도 하나는 용액 공정으로 수행할 수 있다.
또한, 본 발명의 또 다른 한 실시예에 따른 유기 박막 트랜지스터 표시판의제조 방법은, 기판 위에 복수의 데이터선을 형성하는 단계, 상기 데이터선 위에 접촉구를 포함하는 절연막을 형성하는 단계, 상기 절연막 위에 상기 접촉구를 통하여 상기 데이터선과 연결되는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극을 형성하는 단계, 상기 소스 전극 및 상기 화소 전극 위에 개구부를 가진 격벽을 형성하는 단계, 상기 개구부에 유기 반도체를 형성하는 단계, 상기 유기 반도체 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 및 상기 격벽 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 그리고 상기 게이트선 위에 광 배향성을 가지는 보호막을 형성하는 단계를 포함한다.
또한, 상기 보호막을 형성하는 단계는 폴리아미드산, 폴리아미드산에스테르, 폴리이미드, 폴리말레이미드, 폴리스티렌, 말레이미드-스티렌 공중합체, 폴리에스테르, 폴리메틸아크릴레이트, 폴리실록산 및 이들의 공중합체에서 선택된 적어도 하나의 주쇄를 포함하는 유기막을 도포하는 단계 및 상기 유기막을 중합하는 단계를 포함할 수 있다.
또한, 상기 주쇄는 옥세탄 기, 에폭시 기, (메타)아크릴로일 기, (메타)아크로일옥시 기, 비닐 기, 비닐옥시 기, 아지드 기, 신나모일 기, 칼콘 기 및 클로로메틸 기에서 선택된 적어도 하나의 측쇄와 연결될 수 있다.
또한, 상기 유기막을 중합하는 단계는 상기 유기막을 광 또는 열을 공급하여 수행할 수 있다.
또한, 상기 광에 의한 중합은 다른 파장을 가지는 자외선(UV)을 각각 조사하여 수행할 수 있다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
[실시예 1]
먼저, 도 1 및 도 2를 참고하여 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 유기 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이다.
투명한 유리, 실리콘(silicone) 또는 플라스틱(plastic) 따위로 만들어진 절연 기판(substrate)(110) 위에 복수의 게이트선(gate line)(121)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로판(flexible printed circuit)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
게이트선(121)은 알루미늄(Al)과 알루미늄 합금 등의 알루미늄 계열의 금속, 은(Ag)과 은 합금 등의 은 계열의 금속, 금(Au)과 금 합금 등의 금 계열 금속, 구리(Cu)와 구리 합금 등의 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등의 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 만들어질 수 있다. 그러나 게이트선(121)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질로 만들어진다. 그러나 게이트선(121)은 여러 가지 다양한 금속과 도전체로 만들어질 수 있다.
게이트선(121)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 80° 인 것이 바람직하다.
게이트선(121) 위에는 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 게이트 절연막(140)은 무기 절연물 또는 유기 절연물로 만들어질 수 있다. 무기 절연물의 예로는 질화규소(SiNx) 및 산화규소(SiO2)를 들 수 있으며, 산화규소의 경우 OTS(octadecyl-trichlorosilane)로 표면 처리될 수 있다. 유기 절연물의 예로는 말레이미드스티렌(maleimide-styrene), 폴리비닐페놀(Polyvinylalcohol, PVA) 및 모디파이드 시아노에틸풀루란(Modified Cyanoethylpullulan, m-CEP)을 들 수 있다. 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)을 가질 수 있다.
게이트 절연막(140) 위에는 복수의 데이터선(data line)(171), 복수의 화소 전극(pixel electrode)(191) 및 복수의 접촉 보조 부재(contact assistant)(81)가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위 하여 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로판(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
화소 전극(191)은 게이트 전극(124)을 중심으로 소스 전극(173)과 마주하는 부분(이하 '드레인 전극'이라 함)(175)을 포함한다.
복수의 접촉 보조 부재(81)는 접촉 구멍(181)을 통하여 게이트선(121)의 끝 부분(129)과 연결되어 있다. 접촉 보조 부재(81)는 게이트선(121)의 끝 부분(129)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
데이터선(171), 화소 전극(191) 및 접촉 보조 부재(81)는 IZO 또는 ITO 등과 같은 투명한 도전 물질이나 알루미늄, 은 또는 그 합금 등의 반사성 금속으로 만들어질 수 있으며, 그 두께는 약 1000Å 내지 약 3000Å일 수 있다.
데이터선(171), 화소 전극(191) 및 접촉 보조 부재(81) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
소스 전극(173), 드레인 전극(175) 및 게이트 절연막(140) 위에는 복수의 섬형 유기 반도체(154)가 형성되어 있다. 유기 반도체(154)는 게이트 전극(124) 위에 위치하며 소스 전극(173) 및 드레인 전극(175)과 접한다.
유기 반도체(154)는 공액계(conjugated system)와 같이 전자를 쉽게 이동시 킬 수 있는 구조를 가진 올리고머(oligomer) 또는 중합체(polymer)로 이루어질 수 있다. 유기 반도체(154)는 저분자 화합물 또는 수용액이나 유기 용매에 용해되는 고분자 화합물로 이루어질 수 있으며, 용해성이 낮은 저분자 화합물을 용액 공정에 적용하기 위하여 저분자 공액계 화합물에 친수성(hydrophilic) 또는 소수성(hydrophobic) 작용기를 결합시킨 유도체(derivatives)를 이용하여 형성할 수도 있다.
유기 반도체(154)는 테트라센(tetracene) 또는 펜타센(pentacene)의 치환기를 포함하는 유도체를 포함할 수 있다. 유기 반도체(154)는 또한 티오펜 링(thiophene ring)의 2, 5 위치에서 연결된 4 내지 8개의 티오펜을 포함하는 올리고티오펜(oligothiophene)을 포함할 수 있다.
유기 반도체(154)는 폴리티닐렌비닐렌(polythienylenevinylene), 폴리-3-헥실티오펜(poly-3-hexylthiophene), 폴리티오펜(polythiophene), 프탈로시아닌(phthalocyanine), 금속화 프탈로시아닌(metallized phthalocyanine) 또는 그의 할로겐화 유도체를 포함할 수 있다.
유기 반도체(154)는 또한 페릴렌테트라카르복실산 이무수물(perylenetetracarboxylic dianhydride, PTCDA), 나프탈렌테트라카르복실산 이무수물(naphthalenetetracarboxylic dianhydride, NTCDA) 또는 이들의 이미드(imide) 유도체를 포함할 수 있다. 유기 반도체(154)는 페릴렌(perylene) 또는 코로넨(coronene)과 그들의 치환기를 포함하는 유도체를 포함할 수도 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극 (175)은 유기 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 유기 반도체(154)에 형성된다.
화소 전극(191)은 박막 트랜지스터에서 데이터 전압을 인가 받아 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
유기 반도체(154) 위에는 절연 부재(164)가 형성되어 있다.
절연 부재(164)는 유기 반도체(154)를 외부의 열, 플라스마 또는 화학 물질로부터 보호하기 위한 것으로, 파릴렌(parylene), 불소계 탄화수소 화합물 또는 폴리비닐알코올(poly vinyl alcohol) 등으로 만들어질 수 있다.
절연 부재(164)을 포함한 기판 전면에는 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180)은 유기 반도체(154)를 포함한 박막 트랜지스터를 보호하는 한편, 액정을 소정 방향으로 배향하기 위한 배향막의 기능을 겸한다.
보호막(180)은 주쇄(main chain)로서 중합체(polymer) 또는 이들의 공중합체(copolymer)를 포함한다. 이러한 중합체 또는 공중합체에는 폴리아미드산(polyamide acid), 폴리아미드산에스테르(polyamide acid ester), 폴리이미드 (polyimide), 폴리말레이미드(polymaleimide), 폴리스티렌(polystyrene), 말레이미드-스티렌 공중합체(maleimide-styrene copolymer), 폴리에스테르(polyester), 폴리메틸아크릴레이트(polymethylacrylate), 폴리실록산(polysiloxane) 및 이들의 공중합체가 포함되며, 이들은 광에 의해 소정 방향으로 배향될 수 있는 특성을 가진다.
상술한 주쇄에는 두 종류 이상의 측쇄(side chain)가 결합될 수 있다. 그 중 일부는 열 또는 광에 의해 가교 구조를 형성할 수 있는 중합성 기(polymerizable group)이며, 다른 일부는 광에 의해 소정 방향으로 배향될 수 있는 배향 기(alignable group)이다. 그러나 상술한 주쇄만으로 광 배향 특성이 충분한 경우에는 측쇄에 중합성 기 만을 포함할 수 있다.
중합성 기에는 옥세탄 기(oxetane group), 에폭시 기(epoxy group), (메타)아크릴로일 기((meta)acryloyl group), (메타)아크로일옥시 기((meta)acryloyloxy group), 비닐 기(vinyl group), 비닐옥시 기(vinyloxy group), 아지드 기(azide group) 및 클로로메틸 기(chloromethyl group) 따위가 포함된다. 그러나 이에 한정되지 않고 광 또는 열에 의해 가교 구조를 형성할 수 있는 기(group)는 모두 적용될 수 있다.
광 배향 기에는 비닐 기, 신나모일 기(cinnamoyl group) 및 칼콘 기(chalcone group) 따위가 포함되나, 이에 한정되지 않고 광에 의해 특정 방향으로 배향될 수 있는 기(group)는 모두 적용될 수 있다.
하기 화학식 (I)은 중합성 기와 광 배향 기를 포함하는 구조를 예시적으로 보여준다:
Figure 112005056788340-PAT00001
상기 구조는 폴리말레이미드를 주쇄로 하며, 비닐 기를 포함하는 제1 측쇄 및 옥세탄 기를 포함하는 제2 측쇄를 포함한다. 여기서 폴리말레이미드 및 제1 측쇄는 광 배향 특성을 나타내며, 제2 측쇄는 가교 구조를 형성한다. 특히 비닐 기는 313㎚에서 중합하여 광 배향 구조를 나타내며, 옥세탄 기는 302㎚에서 중합하여 가교 구조를 나타낸다.
이와 같이 하나의 중합체에 가교 구조를 형성할 수 있는 부분과 광 배향 구조를 형성할 수 있는 부분을 함께 포함함으로써 한 번의 공정으로 보호막과 배향막의 기능을 동시에 수행할 수 있다.
또한 유기 보호막과 배향막을 단일층으로 형성함으로써 유기 보호막과 배향막 사이에 물성 차이로 인하여 발생하는 들뜸(lifting)을 방지하여 균일한 배향 을 형성할 수 있다.
그러면, 도 1 및 도 2에 도시한 유기 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 3 내지 도 8과 도 1 및 도 2를 참조하여 상세하게 설명한다.
도 3, 도 5 및 도 7은 도 1 및 도 2의 유기 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 도 4는 도 3의 유기 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고, 도 6은 도 5의 유기 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고, 도 8은 도 7의 유기 박막 트랜지스터 표시판을 VIII-VIII 선을 따라 잘라 도시한 단면도이다.
먼저, 기판(110) 위에 스퍼터링(sputtering) 따위의 방법으로 금속층을 적층하고 이를 사진 식각하여, 도 3 및 도 4에 도시한 바와 같이, 게이트 전극(124)과 끝 부분(129)을 포함하는 복수의 게이트선(121)을 형성한다.
다음, 도 5 및 도 6에 도시한 바와 같이, 무기 물질을 화학 기상 증착(chemical vapor deposition, CVD)하거나 유기 물질을 스핀 코팅(spin coating)하여 접촉 구멍(181)을 가지는 게이트 절연막(140)을 형성한다. 접촉 구멍(181)은 무기 물질인 경우 감광막을 사용한 사진 식각 공정으로 형성하고 유기 물질인 경우 사진 공정만으로 형성할 수 있다.
다음, 게이트 절연막(140) 위에 금속층을 적층하고 사진 식각하여 소스 전극(173) 및 끝 부분(179)을 포함하는 복수의 데이터선(171) 및 드레인 전극(175)을 포함하는 화소 전극(191)을 형성한다.
다음, 도 7 및 도 8에 도시한 바와 같이, 소스 전극(173) 및 드레인 전극(175) 위에 진공 증착(evaporation)으로 유기 반도체(154)를 형성한다.
이어서, 상온 또는 저온에서 건식 공정(dry process)으로 절연층을 적층한 후 사진 식각하여 유기 반도체(154)를 충분히 덮는 절연 부재(164)를 형성한다.
마지막으로, 도 1 및 도 2에 도시한 바와 같이, 데이터선(171), 화소 전극(191) 및 절연 부재(164)를 포함한 기판 전면을 덮는 보호막(180)을 형성한다.
보호막(180)은 폴리말레이미드에 비닐 기를 포함하는 제1 측쇄 및 옥세탄 기를 포함하는 제2 측쇄가 결합되어 있는 구조를 가진다.
이하, 폴리말레이미드의 합성 방법에 대하여 설명한다.
먼저 말레산 무수물(maleic anhydride) 10g(0.10mol)과 아미노 페놀(amino phenol) 10.1g(0.09mol)을 톨루엔 100㎖에 가하고 상온에서 2시간 동안 교반하여 아믹산(amic acid)을 형성한다. 이어서 상기 아믹산을 아세트산 무수물(acetic anhydride) 100㎖에 투입하고 아세트산 나트륨(sodium acetate, CH3COONa)을 사용하여 95℃에서 4시간 동안 탈수화 반응시켜 4-아세톡시페닐말레이미드(4-acetoxyphenyl maleimide)를 얻었다[화학식 (II) 참조].
상기에서 얻어진 4-아세톡시페닐말레이미드를 중합개시제로서 AIBN(2,2'-azobisisobutyronitrile)를 사용하여 라디칼 중합하여 n개 말레이미드가 중합된 말레이미드 중합체를 형성한다[화학식 (III) 참조].
이어서, 4-아세톡시페닐말레이미드 중합체를 메탄올 및 아세톤의 혼합용매 1ℓ에 p-톨루엔 설폰산(p-toluenesulfonic acid) 5g을 사용하여 80℃에서 5시간동안 반응하여 페놀기(phenol group)로 치환된 말레이미드 중합체를 얻었다[화학식 (IV)참조]:
Figure 112005056788340-PAT00002
이어서, 상기에서 얻어진 중합체와 비닐 기를 포함하며 하기 화학식 (V)로 표현되는 제1 측쇄 기 및 옥세탄 기를 포함하며 하기 화학식 (VI)으로 표현되는 제2 측쇄 기를 반응시켜서 화학식 (I)로 표현되는 중합체를 얻었다:
Figure 112005056788340-PAT00003
Figure 112005056788340-PAT00004
Figure 112005056788340-PAT00005
이와 같은 방법으로 중합체를 합성하였다.
상기에서 얻어진 중합체를 기판 전면에 스핀 코팅(spin coating)으로 도포한 후 313㎚ 및 302㎚의 자외선(UV)을 각각 조사한다. 제1 측쇄기에 포함된 비닐 기는 313㎚에서 반응하여 광 배향 구조를 형성하며, 제2 측쇄기에 포함된 옥세탄 기는 302㎚에서 반응하여 가교 구조를 형성한다.
이어서, 보호막(180)을 러빙할 수 있으며, 경우에 따라 생략할 수도 있다.
상기에서는 하나의 예만을 예시했지만, 다른 주쇄 및 측쇄를 결합하여 다양한 구조의 중합체를 합성할 수 있다. 또한 상기에서는 광 중합의 경우만을 예시했지만, 물질에 따라 열 중합을 할 수도 있으며 이 때는 물질의 종류에 따라 100 내지 300℃의 온도에서 수행할 수 있다.
[실시예 2]
본 실시예에서는 실시예 1과 다른 구조의 유기 박막 트랜지스터 표시판을 제시한다. 본 실시예에서 실시예 1과 중복되는 내용은 생략한다.
그러면 도 9 및 도 10을 참고로 하여 본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 9는 본 발명의 다른 한 실시예에 따른 유기 박막 트랜지스터 표시판의 배치도이고, 도 10은 도 9의 유기 박막 트랜지스터 표시판을 X-X 선을 따라 잘라 도시한 단면도이다.
기판(110) 위에 복수의 데이터선(171) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 있으며, 각 데이터선(171)은 옆으로 돌출한 복수의 돌출부(projection)(173)와 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다.
유지 전극선(131)은 소정의 전압을 인가 받으며 데이터선(171)과 거의 나란하게 뻗는다. 각 유지 전극선(131)은 두 데이터선(171) 사이에 위치하며 두 데이터선(171) 중 왼쪽에 가깝다. 유지 전극선(131)은 옆으로 확장된 유지 전극(storage electrode)(137)을 포함한다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
데이터선(171) 및 유지 전극선(131)은 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
데이터선(171) 및 유지 전극선(131) 위에는 하부 층간 절연막(lower interlayer insulating layer)(160)이 형성되어 있다. 하부 층간 절연막(160)은 무기 절연물 또는 유기 절연물로 만들어질 수 있으며, 무기 절연물의 예로는 질화규소(SiNx) 또는 산화규소(SiO2)를 들 수 있다. 하부 층간 절연막(160)의 두께는 약 2,000Å 내지 4㎛일 수 있다.
하부 층간 절연막(160)에는 데이터선(171)의 돌출부(173) 및 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(163, 162)을 가질 수 있다.
하부 층간 절연막(160) 위에는 복수의 게이트선(gate line)(121) 및 복수의유지 축전기용 도전체(storage capacitor conductor)(127)가 형성되어 있다.
게이트선(121)은 주로 가로 방향으로 뻗어 데이터선(171) 및 유지 전극선(131)과 교차한다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(129)을 포함한다.
유지 축전기용 도전체(127)는 게이트선(121)과 분리되어 있으며, 유지 전극(137)과 중첩한다.
게이트선(121) 및 유지 축전기용 도전체(127)의 측면 또한 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80° 인 것이 바람직하다.
게이트선(121) 및 유지 축전기용 도전체(127) 위에는 상부 층간 절연막(140) 이 형성되어 있다. 상부 층간 절연막(140)은 약 2.5 내지 4.0 정도의 비교적 낮은 유전 상수(dielectric constant)를 가지는 유기 물질 또는 무기 물질로 만들어진 다. 유기 물질의 예로는 폴리아크릴(polyacryl)계 화합물, 폴리스티렌(polystyrene)계 화합물, 벤조시클로부탄(benzocyclobutane, BCB) 따위의 용해성 고분자 화합물을 들 수 있고, 무기 물질의 예로는 질화규소 및 산화규소를 들 수 있다. 상부 층간 절연막(140)의 두께는 5,000Å 내지 4㎛ 정도일 수 있다.
이와 같이 유전 상수가 낮은 상부 층간 절연막(140)을 둠으로써 데이터선(171) 및 게이트선(121)과 상부 도전층과의 기생 용량(parasitic capacitance)을 줄일 수 있다.
상부 층간 절연막(140)은 데이터선(171)의 끝 부분(179) 부근에는 존재하지 않는다. 이는 데이터선(171)의 끝 부분(179) 위에 형성된 하부 층간 절연막(160)과 상부 층간 절연막(140)이 접착성(adhesion) 불량으로 분리되는 것을 방지하는 한편, 데이터선(171)의 끝 부분(179)과 외부 회로가 효과적으로 연결되도록 층간 절연막의 두께를 줄이기 위함이다.
상부 층간 절연막(140)에는 게이트 전극(124)을 드러내는 복수의 개구부(144), 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(141), 데이터선(171)의 돌출부(173)를 드러내는 복수의 접촉 구멍(143) 그리고 유지 축전기용 도전체(127)를 드러내는 복수의 접촉 구멍(147)이 형성되어 있다.
상부 층간 절연막(140)의 개구부(144) 안에는 게이트 절연체(gate insulator)(146)가 형성되어 있다. 게이트 절연체(146)는 게이트 전극(124)을 덮으며, 그 두께는 1,000 내지 10,000Å 정도이다. 개구부(144)의 측벽은 그 높이가 상부 층간 절연막(140)보다 높아서 상부 층간 절연막(140)이 둑(bank)의 역할을 하 며, 개구부(144)는 게이트 절연체(146)의 표면이 평탄해질 수 있도록 충분한 크기를 가진다.
게이트 절연체(146)는 약 3.5 내지 10 정도의 비교적 높은 유전 상수를 가지는 유기 물질 또는 무기 물질로 만들어진다. 이러한 유기 물질의 예로는 폴리이미드(polyimide)계 화합물, 폴리비닐알코올(polyvinyl alcohol)계 화합물, 폴리플루오란(polyfluorane)계 화합물, 파릴렌(parylene) 등의 용해성 고분자 화합물을 들 수 있으며, 무기 물질의 예로는 옥타데실트리클로로실란(octadecyl trichloro silane, OTS)로 표면처리된 산화규소 따위를 들 수 있다. 특히, 게이트 절연체(146)의 유전 상수는 상부 층간 절연막(140)보다 높은 것이 바람직하다.
이와 같이 유전 상수가 높은 게이트 절연체(146)를 둠으로써, 유기 박막 트랜지스터의 문턱 전압(threshold voltage)을 낮추고 전류량(Ion)을 증가시켜 유기 박막 트랜지스터의 효율을 높일 수 있다.
이와 같이, 상부 층간 절연막(140)과 게이트 절연체(146)를 각각의 용도에 맞는 물질로 형성할 수 있다. 예를 들면 상부 층간 절연막(140)은 기생 용량을 줄이기 위하여 유전 상수가 낮은 물질로 형성하고 게이트 절연체(146)는 유기 박막 트랜지스터의 특성을 향상할 수 있는 물질로 만들되 기생 용량을 고려하여 게이트 전극(124)과 소스 전극(193) 및 드레인 전극(195) 사이에만 국부적으로 형성할 수 있다.
상부 층간 절연막(140) 및 게이트 절연체(146) 위에는 복수의 소스 전극 (193), 복수의 화소 전극(191) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있다. 이들은 IZO 또는 ITO 등과 같은 투명한 도전 물질로 만들어질 수 있으며, 그 두께는 약 300Å 내지 약 800Å일 수 있다.
소스 전극(193)은 접촉 구멍(143)을 통하여 데이터선(171)과 연결되어 있으며 게이트 전극(124) 위로 뻗어 있다.
화소 전극(191)은 게이트 전극(124)을 중심으로 소스 전극(193)과 마주하는 드레인 전극(195)을 포함하며, 접촉 구멍(147)을 통하여 유지 축전기용 도전체(127)와 연결되어 있다. 드레인 전극(195)과 소스 전극(193)의 마주하는 두 변은 서로 나란하며 구불구불하게 사행(蛇行)한다. 화소 전극(191)은 게이트선(121) 및 데이터선(171)과 중첩하여 개구율(aperture ratio)을 높인다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(141, 162)을 통하여 게이트선(121)의 끝 부분(129)과 데이터선(171)의 끝 부분(179)과 각각 연결된다.
소스 전극(193), 화소 전극(191) 및 상부 층간 절연막(140) 위에는 복수의 둑(bank)(361)이 형성되어 있다.
둑(361)에는 복수의 개구부(184)가 형성되어 있다. 개구부(184)는 게이트 전극(124) 및 상부 층간 절연막(140)의 개구부(144) 위에 위치하며 소스 전극(193)과 드레인 전극(195)의 일부와 그 사이의 게이트 절연체(145)를 노출한다.
둑(361)은 용액 공정이 가능한 감광성 유기 물질로 만들어지며, 그 두께는 약 5,000Å 내지 4㎛ 일 수 있다. 둑(361)의 개구부(184)는 상부 층간 절연막(140)의 개구부(144)보다 작다. 이로써, 하부에 형성되어 있는 게이트 절연체 (146)를 둑(180)이 단단하게 고정하여 들뜨는 것(lifting)을 방지할 수 있고, 후속 제조 과정에서 화학 용액이 침투하는 것을 줄일 수 있다.
둑(361)의 개구부(184) 내에는 복수의 섬형 유기 반도체(154)가 형성되어 있다. 유기 반도체(154)는 게이트 전극(124) 상부에서 소스 전극(193) 및 드레인 전극(195)과 접하며, 그 높이가 둑(361)보다 낮아서 둑(361)으로 완전히 갇혀 있다. 이와 같이 유기 반도체(154)가 둑(361)에 의해 완전히 갇혀 측면이 노출되지 않으므로 후속 공정에서 유기 반도체(154)의 측면으로 화학액 따위가 침투하는 것을 방지할 수 있다.
유기 반도체(154)는 수용액이나 유기 용매에 용해되는 고분자 화합물이나 저분자 화합물을 포함할 수 있으며, 잉크젯 인쇄 방법(inkjet printing)으로 형성될 수 있다. 그러나 유기 반도체(154)는 스핀 코팅(spin coating), 슬릿 코팅(slit coating) 따위의 다른 용액 공정(solution process) 또는 증착(deposition) 등의 방법으로 형성될 수도 있다. 이 경우 둑(180)은 생략할 수 있다.
유기 반도체의 두께는 약 300Å 내지 3,000Å일 수 있다.
하나의 게이트 전극(124), 하나의 소스 전극(193) 및 하나의 드레인 전극(195)은 유기 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)(Q)를 이루며, 박막 트랜지스터(Q)의 채널(channel)은 소스 전극(193)과 드레인 전극(195) 사이의 유기 반도체(154)에 형성된다.
화소 전극(191)은 박막 트랜지스터(Q)에서 데이터 전압을 인가 받아 공통 전압을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 액정 축전기를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
유기 반도체(154) 위에는 차단 부재(186)가 형성되어 있다. 차단 부재(186)는 불소계 탄화수소 화합물 또는 폴리비닐알코올계 화합물 따위로 만들어지며, 외부의 열, 플라스마 또는 화학 물질로부터 유기 반도체(154)를 보호한다.
차단 부재(186)를 포함한 기판 전면에는 보호막(180)이 형성되어 있다. 보호막(180)은 유기 반도체(154)를 포함한 박막 트랜지스터를 보호하는 한편, 액정을 소정 방향으로 배향하기 위한 배향막의 기능을 겸한다.
보호막(180)에 대한 설명은 실시예 1과 동일하므로 생략한다.
그러면 도 9 및 도 10에 도시한 유기 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 11 내지 도 20을 참고하여 상세히 설명한다.
도 11, 도 13, 도 15, 도 17, 도 19는 도 9 및 도 10의 유기 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 도 12는 도 11의 유기 박막 트랜지스터 표시판을 XII-XII 선을 따라 잘라 도시한 단면도이고, 도 14는 도 13의 유기 박막 트랜지스터 표시판을 XIV-XIV 선을 따라 잘라 도시한 단면도이고, 도 16은 도 15의 유기 박막 트랜지스터 표시판을 XVI-XVI 선을 따라 잘라 도시한 단면도이고, 도 18은 도 17의 유기 박막 트랜지스터 표시판을 XVIII-XVIII 선을 따라 잘라 도시한 단면도이고, 도 20은 도 19의 유기 박막 트랜지스터 표시판을 XX-XX 선을 따라 잘라 도시한 단면도이다.
먼저, 기판(110) 위에 스퍼터링 따위의 방법으로 금속층을 적층하고 이를 사진 식각하여, 도 11 및 도 12에 도시한 바와 같이, 돌출부(173) 및 끝 부분(179)을 포함하는 데이터선(171) 및 유지 전극(137)을 포함하는 유지 전극선(131)을 형성한다.
다음, 도 13 및 도 14에 도시한 바와 같이, 무기 물질을 화학 기상 증착하거나 유기 물질을 스핀 코팅하여 접촉 구멍(163, 162)을 가지는 하부 층간 절연막(160)을 형성한다. 접촉 구멍(163, 162)은 무기 물질인 경우 감광막을 사용한 사진 식각 공정으로 형성하고 유기 물질인 경우 사진 공정만으로 형성할 수 있다.
이어서, 하부 층간 절연막(160) 위에 금속층을 적층하고 사진 식각하여, 게이트 전극(124) 및 끝 부분(129)을 포함하는 게이트선(121) 및 유지 축전기용 도전체(127)를 형성한다.
다음, 도 15 및 도 16을 참고하면, 감광성 유기물 등을 스핀 코팅하고 패터닝하여 개구부(144) 및 접촉 구멍(141, 143, 147)의 상부 측벽을 가지는 상부 층간 절연막(140)을 형성한다. 이 때 데이터선(171)의 끝 부분(179) 부근은 유기물이 모두 제거되도록 한다.
이어서, 상부 층간 절연막(140)의 개구부(144)에 잉크젯 인쇄 방법 등으로 게이트 절연체(146)를 형성한다. 잉크젯 인쇄 방법으로 게이트 절연체(146)를 형성하는 경우 개구부(144)에 용액을 적하한 다음 건조한다. 그러나 이에 한정하지 않고 스핀 코팅, 슬릿 코팅 등의 다양한 용액 공정으로 형성할 수도 있다.
다음, 도 17 및 도 18을 참고하면, 비정질 ITO 등을 스퍼터링한 후 사진 식 각하여 데이터 전극(195)을 포함하는 화소 전극(191), 소스 전극(193) 및 접촉 보조 부재(81, 82)를 형성한다. 스퍼터링의 온도는 25℃ 내지 130℃의 저온, 특히 상온인 것이 바람직하며, 비정질 ITO는 약염기성 식각액을 사용하여 식각하는 것이 바람직하다. 이와 같이 ITO를 저온에서 형성하고 약염기성 식각액으로 식각함으로써 유기물로 만들어진 하부의 게이트 절연체(146) 및 상부 층간 절연막(140)이 열 및 화학액으로 인하여 손상되는 것을 방지할 수 있다.
다음, 도 19 및 도 20에 도시한 바와 같이, 감광성 유기막을 도포하고 현상하여 개구부(184)를 가지는 둑(361)을 형성한다.
다음, 도 9 및 도 10에 도시한 바와 같이, 개구부(184)에 잉크젯 인쇄 방법 등으로 유기 반도체(154) 및 차단 부재(186)를 연속하여 형성한다.
마지막으로, 차단 부재(186)을 포함한 전면에 보호막(180)을 형성한 후 러빙한다.
[실시예 3]
본 실시예에서는 실시예 1 및 실시예 2와 다른 구조의 유기 박막 트랜지스터 표시판을 제시한다. 이하 실시예 1 및 실시예 2와 중복되는 설명은 생략한다.
그러면 본 실시예에 따른 유기 박막 트랜지스터 표시판의 구조에 대하여 도 21 및 도 22를 참조하여 상세하게 설명한다.
도 21은 본 실시예에 따른 유기 박막 트랜지스터의 구조를 도시한 배치도이고, 도 22는 도 21의 유기 박막 트랜지스터 표시판을 XXII-XXII 선을 따라 잘라 도시한 단면도이다.
본 발명의 한 실시예에 따른 유기 박막 트랜지스터 표시판은 기판(110) 위에 복수의 데이터선(171) 및 광 차단막(174)이 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 데이터 전압을 전달하며, 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다.
광 차단막(174)은 백라이트에서 공급되는 광이 유기 반도체(154)에 직접 유입되는 것을 차단하여 광에 의한 누설 전류(photoleakage current)가 급격히 증가하는 것을 방지한다.
데이터선(171) 및 광 차단막(174)의 측면은 각각 경사져 있으며 그 경사각은 기판(110)의 표면에 대하여 약 30° 내지 80° 이다.
데이터선(171) 및 광차단막(174) 위에는 질화규소(SiNx) 또는 산화규소(SiO2) 따위의 무기 절연 물질로 이루어진 하부 층간 절연막(160a)과 내구성이 우수한 폴리아크릴(polyacryl), 폴리이미드(polyimide) 및/또는 벤조사이클로부틴(benzocyclobutyne, C10H8) 등을 포함하는 유기 절연 물질로 이루어진 상부 층간 절연막(160b)이 순차적으로 형성되어 있다. 또는, 경우에 따라, 하부 층간 절연막(160a) 및 상부 층간 절연막(160b) 중 어느 하나를 생략할 수도 있다.
하부 층간 절연막(160a) 및 상부 층간 절연막(160b)에는 데이터선(171)을 노출시키는 접촉 구멍(163) 및 데이터선(171)의 끝 부분(179)을 노출시키는 복수의 접촉 구멍(162)이 형성되어 있다.
상부 층간 절연막(160b) 위에는 복수의 소스 전극(193), 복수의 화소 전극 (191) 및 복수의 접촉 보조 부재(82)가 형성되어 있다.
소스 전극(193), 화소 전극(191) 및 접촉 보조 부재(82)는 IZO 또는 ITO 등과 같은 투명한 도전 물질 또는 반사도가 높은 도전 물질로 이루어질 수 있다.
화소 전극(191)는 게이트 전극(124)의 상부에 위치하는 일부는 드레인 전극(195)을 이루며, 데이터 신호를 인가받는다.
소스 전극(193)은 게이트 전극(124)을 중심으로 드레인 전극(195)과 마주하며, 접촉구(163)를 통하여 데이터선(171)과 연결되어 있다.
소스 전극(193)과 드레인 전극(195)은 서로 평행하게 마주하는 경계선을 가지는데, 단위 면적에서 길이를 극대화하기 위해 굴곡되어 있다.
화소 전극(191)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다.
접촉 보조 부재(82)는 접촉 구멍(162)를 통하여 데이터선(171)의 끝 부분(179)과 연결되어 있다. 접촉 보조 부재(82)는 데이터선(171)의 끝 부분(179)과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
소스 전극(193) 및 화소 전극(191)이 형성되어 있는 상부 층간 절연막(160b)위에는 감광성 유기 물질로 이루어져 있는 격벽(140)이 형성되어 있다.
격벽(140)에는 유기 반도체(154)를 노출시키는 개구부(147)가 형성되어 있다.
격벽(140)은 폴리아크릴(polyacryl) 또는 폴리이미드(poly imide)와 같은 감 광성 유기 절연 물질로 이루어지며, 유기 반도체(154)를 충분히 둘러싸는 두께, 예컨대 1 내지 3㎛의 두께로 형성되어 있다. 격벽(140)은 잉크젯 방법으로 형성되는 유기 반도체(154)가 형성될 영역을 구획한다.
격벽(140)의 개구부(147)에는 유기 반도체(154)가 형성되어 있다. 유기 반도체(154)는 폴리티닐렌비닐렌(polythienylenevinylene), 올리고티오펜(oligothiophene), 폴리-3-헥실티오펜(poly 3-hexylthiophene) 또는 용해성 펜타센(soluble pentacene)과 같이 용액 형태로 제조될 수 있는 유기 반도체 화합물로 이루어진다. 유기 반도체(154)는 격벽(140)으로 둘러싸여 있으며, 예컨대 약 500 내지 2000Å의 두께로 형성되어 있다. 유기 반도체(154) 하부에는 광에 의한 누설 전류를 감소시키기 위하여 광 차단막(174)이 위치되어 있다.
유기 반도체(154) 위에는 게이트 절연체(144)가 형성되어 있다. 게이트 절연체(144)는 유기 반도체(154)와 함께 격벽(140)에 둘러싸여 있다. 게이트 절연체(144)는 불소계 탄화수소 화합물, 폴리비닐알코올 또는 폴리이미드와 같이 유기 절연 물질로 이루어지며, 유기 반도체(154)와 연속하여 잉크젯 방법을 이용하여 형성된다. 게이트 절연체(144)는 게이트 전극(124)과 하부층을 절연하는 한편, 이후 공정에서 유기 반도체(154)에 미치는 영향을 최소화하여 유기 박막 트랜지스터 특성이 불량해지는 것을 방지한다.
이와 같이, 격벽(140) 내에 유기 반도체(154) 및 게이트 절연체(144)가 연속 적층됨으로써 유기 박막 트랜지스터의 계면 특성을 극대화시킬 수 있고, 유기 반도체(154)의 전면이 격벽(140) 및 게이트 절연체(144)에 의해 완전히 둘러싸여 있기 때문에 이후 공정에 의한 유기 반도체(154)의 영향을 최소화할 수 있다.
격벽(140) 및 게이트 절연체(144) 위에는 게이트 신호를 전달하는 복수의 게이트선(121) 및 복수의 유지 전극선(131)이 형성되어 있다.
게이트선(121)은 주로 가로 방향으로 뻗어 데이터선(171)과 교차하고 있으며, 각 게이트선(121)의 일부는 위로 돌출되어 복수의 게이트 전극(124)을 이룬다. 이 경우, 게이트선(121)의 한쪽 끝 부분(129)은 외부 회로 또는 다른 층과의 연결을 위하여 폭이 확장되어 있다.
유지 전극선(131) 각각은 주로 가로 방향으로 뻗어 게이트선(121)과 평행하며, 게이트선(121)과 데이터선(171)으로 둘러싸인 영역의 가장자리에 배치되어 있는 유지 전극(133)을 포함한다.
하나의 게이트 전극(124)은 하나의 소스 전극(193), 하나의 드레인 전극(195) 및 하나의 유기 반도체(154)와 함께 박막 트랜지스터(TFT)를 이루며, 박막 트랜지스터의 채널은 소스 전극(193)과 드레인 전극(195) 사이의 유기 반도체(154)에 형성된다.
게이트선(121) 및 유지 전극선(131)의 측면은 각각 경사져 있으며 그 경사각은 기판(110)의 표면에 대하여 약 30 내지 80°이다.
게이트선(121) 및 유지 전극선(131)을 포함한 전면에는 배향성을 가지는 보호막(180)이 형성되어 있다.
보호막(180)에 대한 설명은 실시예 1과 동일하며 생략한다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기와 같이, 하나의 중합체에 가교 구조를 형성할 수 있는 부분과 광 배향 구조를 형성할 수 있는 부분을 함께 포함함으로써 한 번의 공정으로 보호막과 배향막의 기능을 동시에 수행할 수 있다. 또한 유기 보호막과 배향막을 단일층으로 형성함으로써 유기 보호막과 배향막 사이에 물성 차이로 인하여 발생하는 들뜸(lifting)을 방지하여 균일한 배향을 형성할 수 있다.

Claims (28)

  1. 기판,
    기판의 어느 한 방향으로 뻗은 제1 신호선,
    상기 제1 신호선과 절연되어 교차하는 제2 신호선,
    상기 제1 신호선 또는 상기 제2 신호선과 연결되어 있는 소스 전극,
    상기 소스 전극과 마주하는 드레인 전극,
    상기 소스 전극 및 상기 드레인 전극과 연결되어 있는 유기 반도체,
    상기 드레인 전극과 연결되어 있는 화소 전극, 그리고
    상기 화소 전극 위에 형성되어 있으며 광 배향성을 가지는 보호막
    을 포함하는 유기 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 보호막은 폴리아미드산(polyamide acid), 폴리아미드산에스테르(polyamide acid ester), 폴리이미드(polyimide), 폴리말레이미드(polymaleimide), 폴리스티렌(polystyrene), 말레이미드-스티렌 공중합체(maleimide-styrene copolymer), 폴리에스테르(polyester), 폴리메틸아크릴레이트(polymethylacrylate), 폴리실록산(polysiloxane) 및 이들의 공중합체에서 선택된 적어도 하나의 주쇄(main chain)를 포함하는 유기 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 주쇄는 옥세탄 기(oxetane group), 에폭시 기(epoxy group), (메타)아크릴로일 기((meta)acryloyl group), (메타)아크로일옥시 기((meta)acryloyloxy group), 비닐 기(vinyl group), 비닐옥시 기(vinyloxy group), 아지드 기(azide group), 신나모일 기(cinnamoyl group), 칼콘 기(chalcone group) 및 클로로메틸 기(chloromethyl group)에서 선택된 적어도 하나의 기를 포함하는 측쇄(side chain)와 연결되어 있는 유기 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 보호막은 다른 파장에서 중합되는 두 개 이상의 측쇄를 포함하는 유기 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 측쇄는 광 배향 기를 포함하는 제1 측쇄 및 가교 기를 포함하는 제2 측쇄를 포함하며,
    상기 광 배향 기는 비닐 기, 신나모일 기 및 칼콘 기에서 선택된 적어도 하 나이며,
    상기 가교 기는 옥세탄 기, 에폭시 기, (메타)아크릴로일 기, (메타)아크로일옥시 기, 비닐 기, 비닐옥시 기, 아지드 기 및 클로로메틸 기에서 선택된 적어도 하나인
    유기 박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 보호막은 1000 내지 3000Å의 두께로 형성되는 유기 박막 트랜지스터 표시판.
  7. 제1항에서,
    상기 소스 전극, 상기 드레인 전극 및 상기 화소 전극은 동일 층에 형성되어 있는 유기 박막 트랜지스터 표시판.
  8. 제1항에서,
    상기 기판 위에 상기 제1 신호선, 층간 절연막, 상기 소스 전극이 차례로 형성되어 있으며,
    상기 제1 신호선과 상기 소스 전극은 상기 층간 절연막에 형성되어 있는 접촉 구멍을 통하여 연결되어 있는
    유기 박막 트랜지스터 표시판.
  9. 제1항에서,
    상기 유기 반도체 위에 차단 부재를 더 포함하는 유기 박막 트랜지스터 표시판.
  10. 제1항에서,
    상기 유기 반도체 하부에 광차단막을 더 포함하는 유기 박막 트랜지스터 표시판.
  11. 제1항에서,
    상기 유기 반도체를 둘러싸는 격벽을 더 포함하는 유기 박막 트랜지스터 표시판.
  12. 제1항에서,
    상기 유기 반도체의 하부 또는 상부에 유기 물질을 포함하는 게이트 절연막을 더 포함하는 유기 박막 트랜지스터 표시판.
  13. 기판 위에 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 포함하는 화소 전극을 형성하는 단계,
    상기 소스 전극 및 상기 드레인 전극과 적어도 일부 중첩하는 유기 반도체를 형성하는 단계, 그리고
    상기 유기 반도체를 덮으며 광 배향성을 가지는 보호막을 형성하는 단계
    를 포함하는 유기 박막 트랜지스터 표시판의 제조 방법.
  14. 제13항에서,
    상기 보호막을 형성하는 단계는
    폴리아미드산, 폴리아미드산에스테르, 폴리이미드, 폴리말레이미드, 폴리스티렌, 말레이미드-스티렌 공중합체, 폴리에스테르, 폴리메틸아크릴레이트, 폴리실록산 및 이들의 공중합체에서 선택된 적어도 하나의 주쇄를 포함하는 유기막을 도 포하는 단계,
    상기 유기막을 중합하는 단계
    를 포함하는 유기 박막 트랜지스터 표시판의 제조 방법.
  15. 제14항에서,
    상기 주쇄는 옥세탄 기, 에폭시 기, (메타)아크릴로일 기, (메타)아크로일옥시 기, 비닐 기, 비닐옥시 기, 아지드 기, 신나모일 기, 칼콘 기 및 클로로메틸 기에서 선택된 적어도 하나의 기를 포함하는 측쇄와 연결되어 있는 유기 박막 트랜지스터 표시판의 제조 방법.
  16. 기판 위에 데이터선을 형성하는 단계,
    상기 데이터선 위에 제1 절연막을 형성하는 단계,
    상기 제1 절연막 위에 게이트선을 형성하는 단계,
    상기 게이트선 및 상기 제1 절연막 위에 제2 절연막을 적층하는 단계,
    상기 제2 절연막에 상기 게이트 전극을 노출하는 제1 개구부를 형성하는 단계,
    상기 제1 개구부에 게이트 절연체를 형성하는 단계,
    상기 게이트 절연체 위에 상기 데이터선과 연결되는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극을 형성하는 단계,
    상기 소스 전극 및 상기 화소 전극 위에 제2 개구부를 가진 둑을 형성하는 단계,
    상기 제2 개구부에 유기 반도체를 형성하는 단계, 그리고
    상기 유기 반도체 위에 광 배향성을 가지는 보호막을 형성하는 단계
    를 포함하는 유기 박막 트랜지스터 표시판의 제조 방법.
  17. 제16항에서,
    상기 보호막을 형성하는 단계는
    폴리아미드산, 폴리아미드산에스테르, 폴리이미드, 폴리말레이미드, 폴리스티렌, 말레이미드-스티렌 공중합체, 폴리에스테르, 폴리메틸아크릴레이트, 폴리실록산 및 이들의 공중합체에서 선택된 적어도 하나의 주쇄를 포함하는 유기막을 도포하는 단계, 그리고
    상기 유기막을 중합하는 단계
    를 포함하는 유기 박막 트랜지스터 표시판의 제조 방법.
  18. 제17항에서,
    상기 주쇄는 옥세탄 기, 에폭시 기, (메타)아크릴로일 기, (메타)아크로일옥 시 기, 비닐 기, 비닐옥시 기, 아지드 기, 신나모일 기, 칼콘 기 및 클로로메틸 기에서 선택된 적어도 하나의 측쇄와 연결되어 있는 유기 박막 트랜지스터 표시판의 제조 방법.
  19. 제17항에서,
    상기 유기막을 중합하는 단계는 열 또는 광을 공급하여 수행하는 유기 박막 트랜지스터 표시판의 제조 방법.
  20. 제19항에서,
    상기 광에 의한 중합은 다른 파장을 가지는 자외선(UV)을 각각 조사하여 수행하는 유기 박막 트랜지스터 표시판의 제조 방법.
  21. 제16항에서,
    상기 제2 개구부는 상기 제1 개구부보다 작은 유기 박막 트랜지스터 표시판의 제조 방법.
  22. 제16항에서,
    상기 유기 반도체를 형성하는 단계 후에 상기 유기 반도체를 덮는 차단 부재를 형성하는 단계를 더 포함하는 유기 박막 트랜지스터 표시판의 제조 방법.
  23. 제16항에서,
    상기 제1 절연막을 형성하는 단계, 상기 게이트 절연체를 형성하는 단계, 상기 둑을 형성하는 단계, 상기 유기 반도체를 형성하는 단계 및 상기 보호막을 형성하는 단계 중 적어도 하나는 용액 공정으로 수행하는 유기 박막 트랜지스터 표시판의 제조 방법.
  24. 기판 위에 복수의 데이터선을 형성하는 단계,
    상기 데이터선 위에 접촉구를 포함하는 절연막을 형성하는 단계,
    상기 절연막 위에 상기 접촉구를 통하여 상기 데이터선과 연결되는 소스 전극 및 상기 소스 전극과 마주하는 드레인 전극을 포함하는 화소 전극을 형성하는 단계,
    상기 소스 전극 및 상기 화소 전극 위에 개구부를 가진 격벽을 형성하는 단계,
    상기 개구부에 유기 반도체를 형성하는 단계,
    상기 유기 반도체 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 및 상기 격벽 위에 게이트 전극을 포함하는 게이트선을 형성하는 단계, 그리고
    상기 게이트선 위에 광 배향성을 가지는 보호막을 형성하는 단계
    를 포함하는 유기 박막 트랜지스터 표시판의 제조 방법.
  25. 제24항에서,
    상기 보호막을 형성하는 단계는
    폴리아미드산, 폴리아미드산에스테르, 폴리이미드, 폴리말레이미드, 폴리스티렌, 말레이미드-스티렌 공중합체, 폴리에스테르, 폴리메틸아크릴레이트, 폴리실록산 및 이들의 공중합체에서 선택된 적어도 하나의 주쇄를 포함하는 유기막을 도포하는 단계, 그리고
    상기 유기막을 중합하는 단계
    를 포함하는 유기 박막 트랜지스터 표시판의 제조 방법.
  26. 제25항에서,
    상기 주쇄는 옥세탄 기, 에폭시 기, (메타)아크릴로일 기, (메타)아크로일옥시 기, 비닐 기, 비닐옥시 기, 아지드 기, 신나모일 기, 칼콘 기 및 클로로메틸 기 에서 선택된 적어도 하나의 측쇄와 연결되어 있는 유기 박막 트랜지스터 표시판의 제조 방법.
  27. 제25항에서,
    상기 유기막을 중합하는 단계는 상기 유기막을 광 또는 열을 공급하여 수행하는 유기 박막 트랜지스터 표시판의 제조 방법.
  28. 제27항에서,
    상기 광에 의한 중합은 다른 파장을 가지는 자외선(UV)을 각각 조사하여 수행하는 유기 박막 트랜지스터 표시판의 제조 방법.
KR1020050094335A 2005-10-07 2005-10-07 유기 박막 트랜지스터 표시판 및 그 제조 방법 KR20070039238A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050094335A KR20070039238A (ko) 2005-10-07 2005-10-07 유기 박막 트랜지스터 표시판 및 그 제조 방법
TW095132658A TW200733373A (en) 2005-10-07 2006-09-05 Organic thin film transistor array panel
JP2006263700A JP2007102218A (ja) 2005-10-07 2006-09-28 有機薄膜トランジスタ表示板及びその製造方法
CNA2006101317283A CN1945845A (zh) 2005-10-07 2006-09-29 有机薄膜晶体管阵列面板及其制备方法
US11/543,770 US20070080346A1 (en) 2005-10-07 2006-10-04 Organic thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050094335A KR20070039238A (ko) 2005-10-07 2005-10-07 유기 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20070039238A true KR20070039238A (ko) 2007-04-11

Family

ID=37910358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050094335A KR20070039238A (ko) 2005-10-07 2005-10-07 유기 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20070080346A1 (ko)
JP (1) JP2007102218A (ko)
KR (1) KR20070039238A (ko)
CN (1) CN1945845A (ko)
TW (1) TW200733373A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130081897A (ko) * 2012-01-10 2013-07-18 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
KR20140017956A (ko) * 2012-08-02 2014-02-12 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI236173B (en) * 2004-02-13 2005-07-11 Ind Tech Res Inst Manufacturing method and device for organic thin film transistor
JP5471000B2 (ja) * 2008-04-24 2014-04-16 東レ株式会社 電界効果型トランジスタ
TWI428387B (zh) * 2008-05-12 2014-03-01 Toray Industries 碳奈米管複合體、有機半導體複合物，及電場效果型電晶體
CN102646792B (zh) * 2011-05-18 2015-07-22 京东方科技集团股份有限公司 有机薄膜晶体管阵列基板及其制备方法
JP5978564B2 (ja) * 2011-05-26 2016-08-24 日立化成株式会社 半導体基板用パッシベーション膜形成用材料、半導体基板用パッシベーション膜及びその製造方法、並びに太陽電池素子及びその製造方法
WO2012161135A1 (ja) 2011-05-26 2012-11-29 日立化成工業株式会社 半導体基板用パッシベーション膜形成用材料、半導体基板用パッシベーション膜及びその製造方法、並びに太陽電池素子及びその製造方法
CN102655154A (zh) * 2012-02-27 2012-09-05 京东方科技集团股份有限公司 一种otft阵列基板、显示装置及制作方法
US20140036188A1 (en) * 2012-08-01 2014-02-06 Cheng-Hung Chen Liquid Crystal Display Device, Array Substrate and Manufacturing Method Thereof
KR102006273B1 (ko) * 2012-11-19 2019-08-02 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
EP3103388A4 (en) * 2014-02-06 2017-09-06 Toray Industries, Inc. Electrode and method for manufacturing electrode
US20160284626A1 (en) 2015-03-25 2016-09-29 Micron Technology, Inc. Semiconductor devices having conductive vias and methods of forming the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878239B1 (ko) * 2002-09-06 2009-01-13 삼성전자주식회사 액정 표시 장치 및 그 박막 트랜지스터 기판
JP4325479B2 (ja) * 2003-07-17 2009-09-02 セイコーエプソン株式会社 有機トランジスタの製造方法、アクティブマトリクス装置の製造方法、表示装置の製造方法および電子機器の製造方法
KR100973811B1 (ko) * 2003-08-28 2010-08-03 삼성전자주식회사 유기 반도체를 사용한 박막 트랜지스터 표시판 및 그 제조방법
KR100576719B1 (ko) * 2003-12-24 2006-05-03 한국전자통신연구원 하부 게이트형 유기박막 트랜지스터의 제조방법
KR101209049B1 (ko) * 2004-12-24 2012-12-07 스미또모 가가꾸 가부시끼가이샤 감광성 수지 및 상기 감광성 수지로 이루어진 패턴을 포함하는 박막 표시판 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130081897A (ko) * 2012-01-10 2013-07-18 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
KR20140017956A (ko) * 2012-08-02 2014-02-12 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
CN1945845A (zh) 2007-04-11
JP2007102218A (ja) 2007-04-19
TW200733373A (en) 2007-09-01
US20070080346A1 (en) 2007-04-12

Similar Documents

Publication Publication Date Title
JP2007102218A (ja) 有機薄膜トランジスタ表示板及びその製造方法
US7919778B2 (en) Making organic thin film transistor array panels
KR101326129B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP5148086B2 (ja) 有機薄膜トランジスタ表示板
KR20070014579A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070117850A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070052067A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20080006048A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070101682A (ko) 액정 표시 장치 및 그 제조 방법
KR20080013297A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070036876A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20080026957A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20090010699A (ko) 유기 박막 트랜지스터 표시판 및 그 제조방법
JP2006005330A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2006005352A (ja) 有機半導体を利用した薄膜トランジスタ表示板及びその製造方法
KR101272328B1 (ko) 잉크젯 프린팅 시스템 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
KR20070063300A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20080013300A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070115221A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101240653B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101251997B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101189274B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20070052505A (ko) 잉크젯 프린팅 시스템 및 이를 이용한 유기 박막트랜지스터 표시판의 제조 방법
KR101326130B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080026989A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid