[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20070019359A - 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법 - Google Patents

밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법 Download PDF

Info

Publication number
KR20070019359A
KR20070019359A KR1020050074258A KR20050074258A KR20070019359A KR 20070019359 A KR20070019359 A KR 20070019359A KR 1020050074258 A KR1020050074258 A KR 1020050074258A KR 20050074258 A KR20050074258 A KR 20050074258A KR 20070019359 A KR20070019359 A KR 20070019359A
Authority
KR
South Korea
Prior art keywords
chip
substrate
double
mounting
chip mounting
Prior art date
Application number
KR1020050074258A
Other languages
English (en)
Inventor
송근호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050074258A priority Critical patent/KR20070019359A/ko
Publication of KR20070019359A publication Critical patent/KR20070019359A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및 그를 이용하는 멀티 칩 패키지의 제조방법에 관한 것으로서, 양면 실장형 기판을 이용하여 멀티 칩 패키지를 제조하는 경우 기판의 상부면 및 하부면에 구비된 칩 실장 영역을 한 번의 밀봉 공정을 통해 밀봉할 수 있는 것을 목적으로 한다.
이를 위해 본 발명에 따른 양면 실장형 기판은 상부면 및 하부면에 각각 구비된 칩 실장 영역에 상부면에서 하부면을 관통하는 적어도 하나 이상의 밀봉 수지 주입용 개구부를 구비하고, 본 발명에 따른 멀티 칩 패키지의 제조방법은 본 발명에 따른 양면 실장형 기판을 이용하는 것을 특징으로 한다.
따라서, 본 발명에 따르면 기판의 상부면 및 하부면에 구비된 칩 실장 영역을 한 번의 밀봉 공정을 통해 밀봉할 수 있고, 밀봉 공정 시 기판의 휨(Warpage) 현상이 발생되지 않는다. 이에, 제품의 불량률이 줄어들고, 패키지의 제조시 소모되는 공정 시간 및 공정비가 절감된다
양면 실장형 기판, 인쇄회로기판, 멀티 칩 패키지, 와이어 본딩, 플립 칩 본딩(Flip Chip Bonding), 적층, 밀봉(Encapsulation), 휨(Warpage)

Description

밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및 그를 이용하는 멀티 칩 패키지의 제조방법{TWO SIDED MOUNT TYPE SUBSTRATE HAVING WINDOW FOR ENCAPSULATING AND METHOD FOR MANUFACTURING A MULTI-CHIP PACKAGE USING THE SAME}
도 1a는 와이어 본딩기술에 의해 기판의 양면에 칩이 각각 실장된 구조를 갖는 멀티 칩 패키지를 개략적으로 나타낸 단면도.
도 1b는 도 1a에 나타낸 기판의 상부면을 개략적으로 나타낸 평면도.
도 2a는 플립 칩 본딩기술에 의해 기판의 양면에 칩이 각각 실장된 구조를 갖는 멀티 칩 패키지를 개략적으로 나타낸 단면도.
도 2b는 도 2a에 나타낸 기판의 상부면을 개략적으로 나타낸 평면도.
도 3a는 본 발명의 일 실시예에 따른 양면 실장형 기판을 개략적으로 나타낸 단면도.
도 3b는 도3a에 나타낸 양면 실장형 기판의 상부면을 나타낸 평면도.
도 3c는 도3a에 나타낸 양면 실장형 기판의 하부면을 나타낸 평면도.
도 4는 본 발명의 다른 실시예에 따른 양면 실장형 기판의 칩 실장 영역을 설명하기 위해 기판의 상부면을 나타낸 평면도.
도 5a 내지 도 5d는 본 발명에 따른 양면 실장형 기판을 이용하는 멀티 칩 패키지의 제조방법을 설명하기 위해 개략적으로 도식화한 단면도.
<도면의 주요 부분에 대한 설명>
100, 200: 멀티 칩 패키지 110, 210, 310, 510: 기판
111, 211, 311, 411, 511: 상부면 112, 212, 312, 512: 하부면
113, 213, 313, 413: 칩 실장 영역 114, 314: 주변 영역
120, 220, 520: 칩 121, 521: 본딩 패드
130, 230, 530: 밀봉부 140, 540: 본딩 와이어
315: 칩 탑재부 316: 본딩부
115, 317, 417: 기판 패드 318: 접속 패드
319: 관통 전극 350, 450, 550: 개구부
415: 칩 실장부 416: 더미(Dummy)부
551: 밀봉 수지 561: 상부 금형
562: 하부 금형 570: 외부 단자
본 발명은 양면 실장형 기판 및 그를 이용하는 멀티 칩 패키지의 제조방법에 관한 것으로서, 더욱 상세하게는 양면에 적어도 하나 이상의 칩이 실장되는 양면 실장형 기판을 이용하여 멀티 칩 패키지를 제조할 시, 기판의 양면에 각각 구비되는 칩 실장 영역을 한 번의 밀봉 공정을 통해 밀봉할 수 있도록 하는 양면 실장형 기판 및 그를 이용하는 멀티 칩 패키지의 제조방법에 관한 것이다.
최근에는 전자·정보기기의 소형화, 경량화, 및 대용량화가 요구되고 있으며, 이러한 요구에 따라 반도체 패키지의 소형화, 박형화 및 고집적화가 이루어지고 있는 추세이다. 이러한 요구를 충족하기 위한 한 방안으로서, 소정의 회로 배선가 형성된 기판의 일면이 아닌 양면에 복수 개의 칩을 실장하여 실장 밀도를 높일 수 있는 멀티 칩 패키지가 개발되었다.
이에 대해 도면을 참조하여 좀 더 자세히 살펴보면 다음과 같다.
도 1a는 와이어 본딩기술에 의해 기판(110)의 양면에 칩(120)이 각각 실장된 구조를 갖는 멀티 칩 패키지(100)를 개략적으로 나타낸 단면도이고, 도 1b는 도 1a에 나타낸 기판(110)의 상부면(111)을 개략적으로 나타낸 평면도이다.
도 1a 및 도 1b를 참조하면, 멀티 칩 패키지(100)는 상부면(111)과 하부면(112)을 갖는 양면 실장형 기판(110)을 포함하고, 상부면(111) 및 하부면(112)에는 복수 개의 본딩 패드(121)들을 갖는 칩(120)이 실장되는 칩 실장 영역(113)과 주변 영역(114)이 각각 형성되어 있다. 칩 실장영역(113)에는 칩(120)이 각각 탑재되어 있고, 본딩 와이어(140)에 의해 칩(120)의 본딩 패드(121)들과 기판(110)의 기판 패드(115)들이 전기적으로 각각 연결되어 있으며, 기판(110)의 상부면(111) 및 하부면(112)에 위치한 칩(120)과 본딩 와이어(140)는 외부로부터 보호되도록 각각의 밀봉부(130)에 의해 밀봉된 구성을 갖는다.
도 2a는 플립 칩 본딩기술에 의해 기판(210)의 양면에 칩(220)이 각각 실장된 구조를 갖는 멀티 칩 패키지(200)를 개략적으로 나타낸 단면도이고, 도 2b는 도 2a에 나타낸 기판(210)의 상부면(211)을 개략적으로 나타낸 평면도다.
도 2a 및 도 2b를 참조하면, 멀티 칩 패키지(200)는 도 1에 나타낸 멀티 칩 패키지(도 1의 100)와 마찬가지로, 양면 실장형 기판(210)의 상부면(211) 및 하부면(212)에 형성되어 있는 각각의 칩 실장 영역(213)에 칩(220)이 실장되고, 밀봉부(230)에 의해 칩 실장 영역(213)이 밀봉된 구조를 갖는다. 반면, 기판(210)의 칩 실장 영역(213)에 실장된 칩(220)은 본딩 와이어를 이용하는 와이어 본딩 기술이 아닌 플립 칩 본딩 기술에 의해 실장된 구성을 갖는다.
이와 같은 구성을 갖는 종래 기술에 따른 멀티 칩 패키지들(100, 200)은 기판의 상부면 및 하부면 상에 각각 위치한 칩 실장 영역을 밀봉하기 위해 두 번의 밀봉 공정을 거친다. 예컨대, 한 번의 밀봉 공정을 완료한 다음 그 결과물을 뒤집은 후 다시 밀봉 공정을 시행함으로써 밀봉 공정을 완료한다. 그러나, 이와 같은 밀봉 공정 시에는 양면에 칩이 실장된 기판의 일측 부위에만 열압착이 가해짐에 따라 기판의 휨(Warpage) 현상이 발생될 수 있다. 이에, 기판에 실장된 칩과 기판과의 전기적 연결 부위가 끊어지는 등 패키지의 불량이 유발될 수 있다. 또한, 두 번의 밀봉 공정을 시행해야 하므로 생산성이 저하될 뿐만 아니라, 그에 따른 공정 시간이 증가됨으로 인해 제품의 단가상승을 초래할 수 있다.
따라서, 본 발명은 양면 실장형 기판의 상부면 및 하부면 상에 각각 위치되는 칩 실장 영역을 한 번의 밀봉 공정으로도 각각 밀봉할 수 있도록 하는 양면 실장형 기판을 제공하고, 그를 이용하는 멀티 칩 패키지의 제조방법을 제공하고자 한 다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 양면 실장형 기판은 상부면과 상부면에 반대면인 하부면을 갖고 상부면 및 하부면에 각각 적어도 하나 이상의 칩이 실장되는 양면 실장형 기판으로서, 상부면 및 하부면의 중앙에 각각 위치되어 적어도 하나 이상의 칩이 실장되고 밀봉 수지에 의해 밀봉되는 칩 실장 영역과, 상부면 및 하부면의 칩 실장 영역 주변에 위치되어 외부 기기와 접속하기 위한 외부 단자가 형성되는 접속 패드들을 구비한 주변 영역을 포함하고, 칩 실장 영역에는 상부면에서 하부면을 관통하는 적어도 하나 이상의 밀봉 수지 주입용 개구부가 구비되는 것을 특징으로 한다. 이때, 개구부의 형상은 기판의 일면에서 볼 때, 슬릿(Slit), 원(Circle), 사각, 및 삼각을 포함하는 그룹에서 선택된 어느 하나의 형상인 것이 바람직하다.
한편, 본 발명에 따른 양면 실장형 기판에 있어서, 칩 실장 영역은 칩이 탑재되는 칩 탑재부와 칩의 본딩 패드들과 대응되는 복수 개의 기판 패드들이 형성된 본딩부를 포함하는 것이 바람직하고, 밀봉 수지 주입용 개구부는 본딩부에 형성되는 것이 바람직하다.
다른 한편, 본 발명에 따른 양면 실장형 기판에 있어서, 칩 실장 영역은 칩이 탑재되고 칩의 본딩 패드들과 대응되는 복수 개의 기판 패드들이 형성된 칩 실장부와 칩 실장부 외측에 형성되는 더미(Dummy)부를 포함하는 것이 바람직하고, 밀봉 수지 주입용 개구부는 더미부에 형성되는 것이 바람직하다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 양면 실장형 기판을 이용하는 멀티 칩 패키지의 제조방법은 (a)제1항에 기재된 양면 실장형 기판을 준비하는 단계; (b)기판의 칩 실장 영역에 적어도 하나 이상의 칩을 실장하는 단계; 및 (c)칩 실장 영역을 밀봉 수지로 밀봉(Encapsulation)하는 단계를 포함하고, (c)단계에서는 기판에 구비된 밀봉 수지 주입용 개구부를 통해 밀봉 수지를 상부면 하부면으로 동시에 공급함에 따라 상부면 및 하부면에 위치한 칩 실장 영역이 한꺼번에 밀봉되고, 개구부는 밀봉부 내에 위치되는 것을 특징으로 한다.
본 발명에 따른 멀티 칩 패키지의 제조방법에 있어서, (b)단계에서 칩은 기판에 플립 칩 본딩 또는 와이어 본딩될 수 있으며, 어느 하나의 칩 실장 영역에는 와이어 본딩기술을 이용하여 칩과 기판을 전기적으로 연결하고, 다른 하나의 칩 실장 영역에는 플립 칩 본딩기술을 이용하여 칩과 기판을 전기적으로 연결할 수도 있다. 이때, 칩은 하나 또는 다수 개가 적층된 상태로 실장될 수 있다.
한편, 본 발명에 따른 멀티 칩 패키지의 제조방법은 주변 영역에 형성된 접속 패드들 상에 외부 단자를 형성하는 (d)단계를 더 포함하는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명에 따른 양면 실장형 기판 및 그를 이용하는 멀티 칩 패키지의 제조방법에 대한 바람직한 실시예들을 설명하고자 한다.
도 3a는 본 발명의 일 실시예에 따른 양면 실장형 기판을 개략적으로 나타낸 단면도이고, 도 3b는 도3a에 나타낸 양면 실장형 기판의 상부면을 나타낸 평면도이며, 도 3c는 도3a에 나타낸 양면 실장형 기판의 하부면을 나타낸 평면도이다.
도 3a 내지 도 3c를 참조하면, 본 실시예에 따른 양면 실장형 기판(310)은 전도성의 배선 패턴이 표면 및/또는 내부에 소정의 패턴으로 형성되어 있는 인쇄회로기판(PCB:Printed Circuit Board)으로서 예컨대, FR-4 기판이다. 이때, 배선 패턴은 예컨대, 구리 금속 패턴이다.
기판(310)은 상부면(311)과 상부면(311)에 반대면인 하부면(312)을 갖고, 상부면(311) 및 하부면(312)에는 칩 실장 영역(313)과, 주변 영역(314)이 각각 형성되어 있다.
칩 실장 영역(313)은 칩이 실장되는 곳으로서 기판(310)의 상부면(311) 및 하부면(312)의 중앙에 위치되고, 도 3b에 나타낸 바와 같이 칩이 탑재되는 칩 탑재부(315)와 본딩부(316)를 포함한다. 이때, 본딩부(316)에는 칩의 본딩 패드들과 각각 대응되는 위치에 기판 패드(317)들이 형성되어 있다.
주변 영역(314)은 외부 기기 혹은 외부 단자와 접속되는 접속 패드(318)들이 형성되는 곳으로서, 칩 실장 영역(313)의 외측에 각각 위치된다. 접속 패드(318)들은 칩 실장 영역(313)의 기판 패드(317)들과 배선 패턴으로 각각 연결되어 있으며, 기판(310)의 상부면(311) 및 하부면(312) 사이의 접속 패드(318)들은 예컨대 관통 전극(319)과 같은 배선 패턴에 의해 전기적으로 연결되어 있다.
이와 같은 구성을 갖는 본 실시예에 따른 양면 실장형 기판(310)은 종래 기술에 따른 기판과는 달리, 칩 실장 영역(313)에 상부면(311)에서 하부면(312)을 관통하는 적어도 하나 이상의 밀봉 수지 주입용 개구부(350)가 구비되어 있다. 개구부(350)는 도 3b 또는 도 3b에 나타낸 바와 같이 본딩부(316)에 형성되어 있으며, 기판(310)의 일면에서 볼 때 슬릿 형상을 가진다. 이와 같은 개구부(350)는 예컨 대, 펀칭(Punching) 공정에 의해 형성될 수 있다. 한편, 본 실시예에서는 개구부(350)의 형상을 슬릿 형상으로 형성하였으나, 동 분야에서 통상의 지식을 가진 자에 의해 여러 가지의 형상으로 변형이 가능하다. 예컨대, 원형, 사각형, 삼각형 등의 형상으로 형성될 수 있다.
따라서, 본 실시예에 따른 양면 실장형 기판은 기판의 일면에 형성된 칩 실장 영역으로 밀봉 수지가 공급되면, 공급되는 밀봉 수지는 밀봉 수지 주입용 개구부를 통해 다른 면으로 흘러들어가게 된다. 이에, 본 실시예에 따른 기판을 이용하여 멀티 칩 패키지를 제조하는 경우에는 기판의 양면에 형성된 칩 실장 영역을 한 번의 밀봉 공정을 통해 동시에 밀봉할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 양면 실장형 기판의 칩 실장 영역을 설명하기 위해 기판의 상부면을 나타낸 평면도이다. 본 실시예에 따른 기판은 도 3a에 나타낸 기판과 대부분의 구성이 동일하다. 다만, 기판의 상부면 및 하부면에 형성된 칩 실장 영역의 구성만이 다르므로, 여기서는 칩 실장 영역에 대해서만 설명하기로 한다.
도 4를 참조하면, 본 실시예에 따른 양면 실장형 기판은 칩 실장 영역(413)에 실장되는 칩이 와이어 본딩이 아닌 플립 칩 본딩에 의해 실장되도록 구성되어 있다. 즉, 칩 실장 영역(413)은 복수 개의 기판 패드(417)들이 형성되어 있고 기판 패드(417)들과 전기적으로 대응되도록 칩이 탑재되는 칩 실장부(415)와, 칩 실장부(415)의 외측에 형성되는 더미(Dummy)부(416)를 포함하고, 더미부(416)에 기판의 상부면(411)과 하부면을 관통하는 밀봉 수지 주입용 개구부(450)가 구비되는 것을 특징으로 한다.
도 5a 내지 도 5d는 본 발명에 따른 양면 실장형 기판을 이용하는 멀티 칩 패키지의 제조방법을 설명하기 위해 개략적으로 도식화한 단면도이다. 여기서, 도 5a 내지 도 5d에 나타난 기판은 본 실시예에 따른 멀티 칩 패키지의 제조방법에 대한 설명의 편의성을 위해 개략적으로 나타내어졌다.
도 5a를 참조하면, 본 실시예에 따른 멀티 칩 패키지의 제조방법은 먼저, 양면에 칩이 실장되는 양면 실장형 기판(510)을 준비한다. 이때, 기판(510)은 상부면(511) 및 하부면(512)에 각각 구비된 칩 실장 영역에 상부면(511)에서 하부면(512)을 관통하는 밀봉 수지 주입용 개구부(550)가 구비된 것으로서, 도 3a에 나타낸 양면 실장형 기판(도 3a의 310)과 동일한 구성 및 구조를 갖는다.
다음으로, 도 5b에 나타낸 바와 같이 기판(510)의 상부면(511) 및 하부면(512)에 형성된 칩 실장 영역에 칩(520)을 각각 실장한다. 이는 예컨대, 칩 실장 영역의 칩 탑재부에 소정의 접착제를 사용하여 칩(520)을 각각 부착시킨 다음, 칩(520)의 본딩 패드(521)들과 기판(510)의 기판 패드(도시 되지 않음)들을 본딩 와이어(540)로 연결한다. 한편, 본 실시예에서는 칩(520)과 기판(510)을 전기적으로 연결할 시 와이어 본딩기술을 이용하였으나, 플립 칩 본딩기술을 이용하여도 무관하다. 다만, 플립 칩 본딩기술을 이용하는 경우 칩 실장 영역은 도 4에 나타낸 바와 같이 칩 실장부(도 4의 415)와 더미부(도 4의 416)를 포함하는 것이 바람직하다. 또한, 기판(510)의 어느 한 면에 구비된 칩 실장 영역에는 와이어 본딩기술을 이용하여 칩(520)과 기판(510)을 전기적으로 연결하고, 기판(510)의 다른 면에 형 성된 칩 실장 영역에는 플립 칩 본딩기술을 이용하여 칩(520)과 기판(510)을 전기적으로 연결할 수도 있다. 이때, 기판(510)의 일면 또는 양면에 실장되는 칩(520)은 싱글(Single) 칩 또는 싱글 칩이 복수 개가 적층된 적층(Stack) 칩 구조를 가질 수 있다.
다음으로, 칩 실장 영역을 밀봉 수지로 밀봉(Encapsulation)한다. 이는 예컨대, 도 5c에 나타낸 바와 같이 금형을 사용하여 시행할 수 있다. 즉, 상부 금형(561)과 하부 금형(562) 사이에 칩(510)이 실장된 기판(510)을 위치시키고, 금형에 구비된 게이트를 통해 기판(510)의 상부면(511)에 위치한 칩 실장 영역으로 밀봉 수지(551)를 공급시킨다. 이때, 사용되는 밀봉 수지(551)로는 예컨대 에폭시 몰딩 컴파운드(Epoxy Molding Compound)를 사용하는 것이 바람직하다. 이후, 칩 실장 영역으로 공급된 밀봉 수지(551)가 기판(510)의 상부면(511) 뿐만 아니라 기판(510)에 구비된 밀봉 수지 주입용 개구부(550)를 통해 하부면(512)으로도 공급된 후 경화된다. 따라서, 본 실시예에서는 한 번의 밀봉 공정을 통해 기판(510)의 상부면(511) 및 하부면(512)에 각각 구비된 칩 실장 영역을 동시에 밀봉시킨다. 이때, 개구부(550)는 도 5d에 나타낸 바와 같이 밀봉부(530) 내에 위치하게 된다.
다음으로, 도 5d를 참조하면 기판(510)의 하부면(512)에 위치한 주변 영역에 형성되어 있는 접속 패드들 상에 외부 기기와 접속되는 외부 단자를 형성한다. 외부 단자는 일반적으로 널리 사용되고 있는 납(Pb)-주석(Sn) 합금 재질의 솔더 볼(Solder Ball)이고, 솔더 볼은 스크린 프린팅(Screen Printing) 방법 등을 이용하여 형성할 수 있다.
한편, 본 발명은 상기한 실시예들에 한정되지 않으며, 본 발명이 속한 기술적 분야에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다. 예를 들어, 본 발명에 따른 양면 실장형 기판은 다수 개가 스트립 형태로 연결되어 제조될 수 있으며, 본 발명에 따른 멀티 칩 패키지의 제조방법은 양면 실장형 기판을 사용하여 제조되는 모든 반도체 패키지에 적용될 수 있다. 특히, 멀티 칩 패키지가 다수 개가 적층된 멀티 스택 패키지에도 적용될 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 양면 실장형 기판은 칩이 실장되고 밀봉 수지에 의해 밀봉되는 칩 실장 영역에 상부면에서 하부면을 관통하는 밀봉 수지 주입용 개구부를 구비한다. 따라서, 본 발명은 기판의 주변 영역에 형성되는 접속 패드들의 형성위치에 영향을 미치지 않을 뿐만 아니라, 칩 실장 영역의 밀봉 후에는 밀봉부 내에 위치되므로 외관상으로도 보기가 좋다.
그리고, 본 발명에 따른 멀티 칩 패키지 제조방법은 본 발명에 따른 양면 실장형 기판을 이용한다. 따라서, 본 발명은 한 번의 밀봉 공정으로도 기판의 양면에 각각 위치한 칩 실장 영역을 동시에 밀봉할 수 있음으로써, 밀봉 공정 시 기판의 휨(Warpage) 현상이 발생되지 않는다. 이에, 제품의 불량률이 줄어들고, 패키지의 제조시 소모되는 공정 시간 및 공정비가 절감된다.

Claims (12)

  1. 상부면과 상기 상부면에 반대면인 하부면을 갖고, 상기 상부면 및 상기 하부면에 각각 적어도 하나 이상의 칩이 실장되는 양면 실장형 기판에 있어서,
    상기 상부면 및 상기 하부면의 중앙에 각각 위치되어 적어도 하나 이상의 칩이 실장되고 밀봉 수지에 의해 밀봉되는 칩 실장 영역과,
    상기 상부면 및 상기 하부면의 상기 칩 실장 영역 주변에 위치되어 외부 기기와 접속하기 위한 외부 단자가 형성되는 접속 패드들을 구비한 주변 영역을 포함하고,
    상기 칩 실장 영역에는 상기 상부면에서 상기 하부면을 관통하는 적어도 하나 이상의 밀봉 수지 주입용 개구부가 구비되는 것을 특징으로 하는 양면 실장형 기판.
  2. 제1항에 있어서, 상기 개구부의 형상은 상기 기판의 일면에서 볼 때 슬릿(Slit), 원(Circle), 사각, 및 삼각을 포함하는 그룹에서 선택된 어느 하나의 형상인 것을 특징으로 하는 양면 실장형 기판.
  3. 제1항에 있어서, 상기 칩 실장 영역은 상기 칩이 탑재되는 칩 탑재부와, 상기 칩 탑재부의 외측에 형성되고 상기 칩의 본딩 패드들과 대응되는 복수 개의 기판 패드들이 형성된 본딩부를 포함하는 것을 특징으로 하는 양면 실장형 기판.
  4. 제3항에 있어서, 상기 밀봉 수지 주입용 개구부는 상기 본딩부에 형성되는 것을 특징으로 하는 양면 실장형 기판.
  5. 제1항에 있어서, 상기 칩 실장 영역은 상기 칩이 탑재되고 상기 칩의 본딩 패드들과 대응되는 복수 개의 기판 패드들이 형성된 칩 실장부와, 상기 칩 실장부의 외측에 형성되는 더미(Dummy)부를 포함하는 것을 특징으로 하는 양면 실장형 기판.
  6. 제5항에 있어서, 상기 밀봉 수지 주입용 개구부는 상기 더미부에 형성되는 것을 특징으로 하는 양면 실장형 기판.
  7. (a)제1항에 기재된 양면 실장형 기판을 준비하는 단계;
    (b)상기 기판의 칩 실장 영역에 적어도 하나 이상의 칩을 실장하는 단계; 및
    (c)상기 칩 실장 영역을 밀봉 수지로 밀봉(Encapsulation)하는 단계를 포함하고,
    상기 (c)단계에서는 상기 칩 실장 영역으로 상기 밀봉 수지가 공급되고, 상기 밀봉 수지가 상기 기판에 구비된 밀봉 수지 주입용 개구부를 통해 상기 상부면 및 상기 하부면으로 동시에 공급됨에 따라 상기 상부면 및 상기 하부면에 위치한 상기 칩 실장 영역이 한꺼번에 밀봉되고, 상기 개구부가 상기 밀봉부 내에 위치되 는 것을 특징으로 하는 멀티 칩 패키지의 제조방법.
  8. 제7항에 있어서, 상기 (b)단계에서 상기 칩은 상기 기판에 플립 칩 본딩되는 것을 특징으로 하는 멀티 칩 패키지의 제조방법.
  9. 제7항에 있어서, 상기 (b)단계에서 상기 칩은 상기 기판과 본딩 와이어로 연결되는 것을 특징으로 하는 멀티 칩 패키지의 제조방법.
  10. 제7항에 있어서, 상기 (b)단계에서는 어느 하나의 상기 칩 실장 영역에는 와이어 본딩기술을 이용하여 상기 칩과 상기 기판을 전기적으로 연결하고, 다른 하나의 상기 칩 실장영역에는 플립 칩 본딩기술을 이용하여 상기 칩과 상기 기판을 전기적으로 연결하는 것을 특징으로 하는 멀티 칩 패키지의 제조방법.
  11. 제7항에 있어서, 상기 (b)단계에서는 싱글 칩 또는 적층 칩 구조를 갖는 상기 칩을 실장하는 것을 특징으로 하는 멀티 칩 패키지의 제조방법.
  12. 제7항에 있어서, 상기 주변 영역에 형성된 접속 패드들 상에 외부 단자를 형성하는 단계;를 더 포함하는 것을 특징으로 하는 멀티 칩 패키지의 제조방법.
KR1020050074258A 2005-08-12 2005-08-12 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법 KR20070019359A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050074258A KR20070019359A (ko) 2005-08-12 2005-08-12 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050074258A KR20070019359A (ko) 2005-08-12 2005-08-12 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법

Publications (1)

Publication Number Publication Date
KR20070019359A true KR20070019359A (ko) 2007-02-15

Family

ID=43652430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050074258A KR20070019359A (ko) 2005-08-12 2005-08-12 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR20070019359A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679928B2 (en) 2008-07-04 2010-03-16 Samsung Electro-Mechanics Co., Ltd. System-in-package module and mobile terminal having the same
WO2019194517A1 (ko) * 2018-04-04 2019-10-10 엘지이노텍 주식회사 인쇄회로기판 및 인쇄회로기판 스트립

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679928B2 (en) 2008-07-04 2010-03-16 Samsung Electro-Mechanics Co., Ltd. System-in-package module and mobile terminal having the same
WO2019194517A1 (ko) * 2018-04-04 2019-10-10 엘지이노텍 주식회사 인쇄회로기판 및 인쇄회로기판 스트립
US11039536B2 (en) 2018-04-04 2021-06-15 Lg Innotek Co., Ltd. Printed circuit board and printed circuit board strip

Similar Documents

Publication Publication Date Title
US7902652B2 (en) Semiconductor package and semiconductor system in package using the same
US5854512A (en) High density leaded ball-grid array package
US5594275A (en) J-leaded semiconductor package having a plurality of stacked ball grid array packages
US6828665B2 (en) Module device of stacked semiconductor packages and method for fabricating the same
US6972214B2 (en) Method for fabricating a semiconductor package with multi layered leadframe
US7391105B2 (en) Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same
KR100430861B1 (ko) 배선기판, 반도체장치 및 패키지 스택 반도체장치
US7618849B2 (en) Integrated circuit package with etched leadframe for package-on-package interconnects
US5849608A (en) Semiconductor chip package
US20030015782A1 (en) Double-sided circuit board and multi-chip package including such a circuit board and method for manufacture
US20040232564A1 (en) Method for fabricating semiconductor package with multi-layer metal bumps
JP2012104790A (ja) 半導体装置
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
KR100521279B1 (ko) 적층 칩 패키지
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
KR19990085107A (ko) 반도체칩 패키지 및 그 제조방법
KR20010063236A (ko) 적층 패키지와 그 제조 방법
JP4038021B2 (ja) 半導体装置の製造方法
KR20070019359A (ko) 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법
KR100650049B1 (ko) 멀티 칩 패키지를 이용하는 적층 패키지
US6645794B2 (en) Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
KR19980043249A (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
KR100907730B1 (ko) 반도체 패키지 및 그 제조 방법
US20050239237A1 (en) Method for producing a BGA chip module and BGA chip module

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid