KR20060133836A - Liquid crystal display device comprising test line connected to switching device - Google Patents
Liquid crystal display device comprising test line connected to switching device Download PDFInfo
- Publication number
- KR20060133836A KR20060133836A KR1020050053694A KR20050053694A KR20060133836A KR 20060133836 A KR20060133836 A KR 20060133836A KR 1020050053694 A KR1020050053694 A KR 1020050053694A KR 20050053694 A KR20050053694 A KR 20050053694A KR 20060133836 A KR20060133836 A KR 20060133836A
- Authority
- KR
- South Korea
- Prior art keywords
- line
- gate
- lines
- test
- switching
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
Description
도 1은 일반적인 화면 표시부와 화면 비표시부를 구비하는 어레이 기판의 평면도.1 is a plan view of an array substrate having a general screen display and a non-screen display.
도 2는 어레이 기판의 화면 비표시부의 테스트 라인을 더 자세히 나타내는 평면도.2 is a plan view illustrating in detail a test line of a screen non-display portion of an array substrate;
도 3은 본 발명의 액정표시패널의 구조를 나타내는 평면도.3 is a plan view showing the structure of a liquid crystal display panel of the present invention.
도 4는 본 발명의 화면 비표시부의 데이터 라인 테스트 라인의 구조를 나타내는 평면도.4 is a plan view showing the structure of a data line test line of a non-screen display of the present invention;
************* 도면의 주요부분에 대한 부호의 설명 ************************** Explanation of symbols for the main parts of the drawings *************
300:모기판 301:액정표시패널300: mother substrate 301: liquid crystal display panel
302:어레이 기판 303:화면표시영역302: array substrate 303: screen display area
304:화면 비표시부 305:게이트 라인304: screen non-display 305: gate line
306:데이터 라인 310a,310b,360a,360b: 테스트 라인306:
311a,311b,370a,370b: 스위칭 라인311a, 311b, 370a, 370b: switching line
320:박막 트랜지스터 330a330b,380a,380b:테스트 패드320: thin film transistor 330a330b, 380a, 380b: test pad
331a,331b,390a,390b:스위칭 패드331a, 331b, 390a, 390b: switching pad
본 발명은 액정표시패널의 검사 패턴을 구비하는 액정표시장치에 관한 것으로, 특히 액정표시패널 검사 패턴을 구비하는 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device having an inspection pattern of a liquid crystal display panel, and more particularly, to a liquid crystal display device having a liquid crystal display panel inspection pattern.
액정표시장치는 매트릭스(matrix) 형태로 배열된 단위화소들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 그 단위화소들의 광투과율을 조절함으로써, 원하는 화상을 표시할 수 있도록 한 영상표시장치이다.A liquid crystal display device is an image display device which displays a desired image by individually supplying data signals according to image information to unit pixels arranged in a matrix form, and adjusting light transmittance of the unit pixels. .
상기 액정표시장치는 단위화소들이 매트릭스 형태로 배열되는 액정표시패널과, 상기 단위화소들을 구동하기 위한 드라이버 집적회로(integrated circuit : IC)를 구비된다.The liquid crystal display includes a liquid crystal display panel in which unit pixels are arranged in a matrix form, and a driver integrated circuit (IC) for driving the unit pixels.
상기 액정표시패널은 박막 트랜지스터(TFT) 어레이 기판과 컬러필터 기판이 서로 대향하여 일정한 간격(통상, 셀-갭(cell-gap)이라 한다)을 갖도록 합착되고, 상기 이격된 간격에 액정층이 충진되어 형성된다.The liquid crystal display panel is bonded to have a thin film transistor (TFT) array substrate and a color filter substrate facing each other at regular intervals (commonly referred to as a cell-gap), and the liquid crystal layer is filled in the spaced intervals. It is formed.
상기 TFT 어레이 기판과 컬러필터 기판은 유효 화상 표시부의 외곽을 따라 형성되는 실 라인(seal line)에 의해 합착된다. 이때, TFT 어레이 기판이나 컬러필터 기판상에는 스페이서(spacer)가 형성되어 일정하게 셀-갭을 유지한다.The TFT array substrate and the color filter substrate are bonded by a seal line formed along the periphery of the effective image display portion. At this time, a spacer is formed on the TFT array substrate or the color filter substrate to maintain the cell-gap constantly.
상기 TFT 어레이 기판과 컬러필터 기판의 외면에는 편광판과 위상차판 등이 더 구비된다. 이와 같은 다수의 구성요소를 선택적으로 구성함으로써, 빛의 진행상태를 바꾸거나 굴절률을 변화시켜 높은 휘도와 콘트라스트 특성을 갖는 액정표시장 치가 구성된다.The outer surface of the TFT array substrate and the color filter substrate may further include a polarizing plate and a retardation plate. By selectively configuring such a plurality of components, a liquid crystal display device having high luminance and contrast characteristics is formed by changing the light traveling state or the refractive index.
상기 TFT 어레이 기판과 컬러필터 기판이 대향하며 합착된 액정표시패널에는 공통전극과 화소전극이 형성되어 상기 액정층에 전계를 인가한다. 즉, 공통전극에 전압을 인가한 상태에서 화소전극에 인가되는 전압을 제어함으로써, 단위화소들의 광투과율을 개별적으로 조절할 수 있게 된다. 이와같이 화소전극에 인가되는 전압을 단위화소별로 제어하기 위하여 각각의 단위화소에는 스위칭 소자로 사용되는 박막 트랜지스터가 형성된다.A common electrode and a pixel electrode are formed in the liquid crystal display panel where the TFT array substrate and the color filter substrate face each other and are bonded to apply an electric field to the liquid crystal layer. That is, by controlling the voltage applied to the pixel electrode while the voltage is applied to the common electrode, the light transmittance of the unit pixels can be individually controlled. As described above, in order to control the voltage applied to the pixel electrode for each unit pixel, a thin film transistor used as a switching element is formed in each unit pixel.
특히, 액정표시장치에 있어서, TFT어레이 기판은 액정표시패널을 형성하는데 많은 공정이 집중되는 곳으로 컬러필터 기판에 비해 복잡한 구조와 공정을 거친다.In particular, in a liquid crystal display device, a TFT array substrate is a place where many processes are concentrated in forming a liquid crystal display panel, and has a complicated structure and process compared to a color filter substrate.
이하 도 1을 통하여 TFT어레이 기판의 구조를 살펴본다.Hereinafter, the structure of the TFT array substrate will be described with reference to FIG. 1.
도 1을 참조하면, TFT어레이 기판(100)은 화상이 구현되는 화면표시영역(110)과 화면표시영역 가장자리의 화면 비표시부(120)으로 구분된다.Referring to FIG. 1, the
화면표시영역(110)에는 다수의 게이트 라인(111,112)이 서로 평행하게 배열되며 상기 게이트 라인과 수직 교차하는 다수의 데이터 라인(113)이 형성된다. 또한, 상기 게이트 라인 및 데이터 라인의 교차에 의해 단위화소영역이 정의된다.In the
또한 상기 단위화소영역에는 상기 게이트 라인과 데이터 라인이 교차하는 영역에 스위칭소자로써 TFT(115)가 형성되어 있으며 상기 TFT는 단위화소내의 화소전극(117)과 전기적으로 연결되어 있다.In the unit pixel region, a
한편, 화면 비표시부(120)에는 화면표시영역에 신호를 제공하는 다수의 패드(미도시)가 형성된다. 상기 패드들은 각 게이트 라인 및 데이터 라인과 연결되는 게이트 패드들 및 데이터 패드들을 포함한다. 또한, 상기 화면 비표시부에는 어레이 기판이 완성된 후, 각 단위화소들의 양 불량을 측정하기 위한 테스트 라인 및 어레이 기판의 제조공정 중 발생될 수 있는 정전기로 부터 어레이 기판을 보호하기 위한 쇼팅 바(shorting bar)(125,126)가 더 형성되어 있다. 상기 쇼팅 바는 게이트 라인 및 데이터 라인과 각각 연결되므로 어레이 기판의 가로 방향 및 세로 방향에 각각 형성될 수 있다. 또한 상기 쇼팅 바는 액정표시패널이 완성된 후, 절단공정에서 제거되므로 화면 비표시부의 패드 외곽에 형성된다.Meanwhile, the screen
도 1의 A영역을 확대한 도 2를 참조하여 게이트 라인 쇼팅 바(125,126)가 형성되는 어레이 기판의 가장자리 구성을 더 자세히 살펴본다. The edge configuration of the array substrate on which the gate
게이트 라인(111,112) 및 데이터 라인(113)의 끝단에는 게이트 패드(121a,121b) 및 데이터 패드(123)를 각각 구비하며 그 끝단은 게이트 라인 쇼팅 바(shorting bar)(125,126)와 데이터 라인 쇼팅 바(shorting bar)(127)와 각각 연결되어 있다. 여기서, 짝수 번째 게이트 라인들(112)은 이븐 라인(even line) 단락부(131)에 의해 제 1 게이트 쇼팅 바(125)와 분리되어 있고, 홀수 번째 게이트 라인들(111)만 상기 제1 게이트 쇼팅 바(125)와 연결되어 있다. 상기 짝수 번째 게이트 라인(112)은 각각 제 2 게이트 라인 쇼팅 바(126)에 연결되어 있다. 즉, 쇼팅 바는 게이트 라인을 홀 수번째 및 짝수 번째 라인들끼리 서로 묶고 있다. 상기 데이터 라인 쇼팅 바(127) 또한 홀 수번째 및 짝수 번째 데이터 라인끼리 서로 묶어 구성될 수 있고, 모든 데이터 라인을 하나의 쇼팅 바로 서로 묶을 수 있다.
상기 게이트 라인 쇼팅 바 및 데이터 라인 쇼팅 바는 TFT어레이 기판을 제조 하는 공정을 진행함에 있어서 발생할 수 있는 정전기를 방지하는 역할과 TFT어레이 기판 제조공정이 마무리된 후에 각 단위화소 및 배선의 단락 여부를 검사하는 테스트용 배선 역할을 수행한다.The gate line shorting bar and the data line shorting bar serve to prevent static electricity that may occur in the process of manufacturing the TFT array substrate and inspect each unit pixel and the wiring for short circuit after the TFT array substrate manufacturing process is completed. It serves as a test wiring.
어레이 기판이 완성된 후, 상기 어레이 기판상에 형성되는 단위화소의 양 불량을 검사하기 위해 상기 게이트 라인 쇼팅 바 및 데이터 라인 쇼팅 바를 통해 화소영역의 게이트 라인 및 데이터 라인의 단락을 검사한다. 상기 검사는 상기 쇼팅 바들을 통해 전류를 흘려 주고 화소영역을 검사함으로서 이루어질 수 있다. 즉, 쇼팅 바를 통해 전류가 인가되면 단락이 발생한 게이트 라인 또는 데이터 라인의 화소는 정상적으로 작동하지 않게 되어 불량으로 나타난다. After the array substrate is completed, a short circuit between the gate line and the data line of the pixel area is inspected through the gate line shorting bar and the data line shorting bar to check the defects of the unit pixels formed on the array substrate. The inspection may be performed by flowing a current through the shorting bars and inspecting the pixel region. That is, when a current is applied through the shorting bar, the pixel of the gate line or data line which has a short circuit does not operate normally and appears to be defective.
단락 검사가 끝난 다음, 상기 쇼팅 바는 이어지는 절단공정에서 제거된다.After the short test is completed, the shorting bar is removed in the subsequent cutting process.
즉, TFT어레이 기판 및 컬러필터 기판을 완성하고 상기 TFT어레이 기판의 단선 검사를 완료한 후, 상기 TFT어레이 기판과 컬러필터 기판은 합착공정을 거치게 된다. 합착공정 후, 다수의 단위액정패널을 구비하는 액정표시패널은 절단공정을 거쳐 단위 액정표시패널로 분리되고 단위 액정표시패널 사이에 형성되는 액정공간에 액정을 충진하여 액정표시패널을 완성한다.That is, after the TFT array substrate and the color filter substrate are completed and the disconnection inspection of the TFT array substrate is completed, the TFT array substrate and the color filter substrate undergo a bonding process. After the bonding process, the liquid crystal display panel including a plurality of unit liquid crystal panel is separated into a unit liquid crystal display panel through a cutting process and the liquid crystal is filled in the liquid crystal space formed between the unit liquid crystal display panels to complete the liquid crystal display panel.
이어서, 완성된 액정표시패널은 오토 프로브(auto probe)검사를 통해 화면불량 여부를 더 검사하게 된다.Subsequently, the completed liquid crystal display panel is further inspected for screen defects through an auto probe inspection.
그러나 상기 공정에서 살핀 바와 같이, 액정표시패널은 절단공정에 의해 쇼팅 바, 즉 테스트 라인이 제거되기 때문에 절단공정과 오토 프로브 검사 사이에서는 표시패널의 어떠한 불량도 감지할 수 없는 문제를 가진다. 또한, 상기 테스트 라인들은 스크라이브 휠을 사용한 물리적 절단공정에 의해 제거되기 때문에 절단 공정에서 정전기 등이 발생하여 화면표시부에 손상을 가하는 문제를 야기한다.However, as described in the above process, the liquid crystal display panel has a problem in that any shortage of the display panel cannot be detected between the cutting process and the auto probe inspection because the shorting bar, that is, the test line is removed by the cutting process. In addition, since the test lines are removed by a physical cutting process using a scribe wheel, static electricity or the like may occur in the cutting process, thereby causing a problem of damaging the display unit.
그러므로 본 발명은 절단공정에 의해 제거할 필요없고 액정표시패널의 게이트 라인 및 데이터 라인의 단락여부를 검사할 수 있는 새로운 테스트 라인 구조를 제공한다. 또한, 본 발명은 오토 프로브 검사 전 언제라도 액정표시패널을 검사할 수 있는 검사 라인 및 패드 구조를 제공하는 것을 목적으로 한다.Therefore, the present invention provides a new test line structure that does not need to be removed by a cutting process and can inspect whether a gate line and a data line are shorted. In addition, an object of the present invention is to provide an inspection line and a pad structure that can inspect the liquid crystal display panel at any time before the auto probe inspection.
상기 목적을 달성하기 위해 본 발명은 화면 표시부와 화면 비표시부를 포함하는 어레이 기판과; 상기 화면표시부에 형성되는 복수의 게이트 라인 및 상기 게이트 라인과 수직교차하는 복수의 데이터 라인과; 상기 화면 비표시부에 형성되며 상기 게이트 라인들과 연결되는 게이트 라인 테스트 라인과; 상기 게이트 라인 테스트 라인과 상기 게이트 라인 사이에 형성되며 상기 게이트 라인 테스트 라인과 상기 게이트 라인을 스위칭하는 스위칭 소자와; 상기 게이트 라인 테스트 라인의 일단에 형성되는 전압 인가 패드와; 상기 스위칭 소자를 제어하는 스위칭 라인과; 상기 스위칭 라인의 일단에 형성되는 스위칭 패드를 구비하는 것을 특징으로 하는 액정표시장치를 제공한다.To achieve the above object, the present invention provides an array substrate including a screen display unit and a screen non-display unit; A plurality of gate lines formed on the screen display unit and a plurality of data lines perpendicular to the gate lines; A gate line test line formed on the non-display portion and connected to the gate lines; A switching element formed between the gate line test line and the gate line and switching the gate line test line and the gate line; A voltage applying pad formed at one end of the gate line test line; A switching line for controlling the switching element; It provides a liquid crystal display device having a switching pad formed on one end of the switching line.
또한, 본 발명은 상기 화면 비표시부에 형성되며 상기 데이터 라인들과 연결되는 데이터 라인 테스트 라인과; 상기 데이터 라인 테스트 라인과 상기 데이터 라인 사이에 형성되며 상기 데이터 라인 테스트 라인과 데이터 라인을 스위칭하는 스 위칭 소자와; 상기 데이터 라인 테스트 라인의 일단에 형성되는 전압 인가 패드와; 상기 스위칭 소자를 제어하는 스위칭 패드를 더 구비하는 액정표시장치를 제공한다.The present invention also includes a data line test line formed in the non-screen display unit and connected to the data lines; A switching element formed between the data line test line and the data line and switching the data line test line and the data line; A voltage applying pad formed at one end of the data line test line; It provides a liquid crystal display device further comprising a switching pad for controlling the switching element.
또한, 상기 게이트 라인 테스트 라인은 홀수 번째 게이트 라인과 연결되는 제 1 게이트 라인 테스트 라인과; 짝수 번째 게이트 라인과 연결되는 제 2 게이트 라인 테스트 라인을 포함하는 한다.The gate line test line may further include: a first gate line test line connected to an odd-numbered gate line; And a second gate line test line connected to the even-numbered gate line.
또한, 상기 데이터 라인 테스트 라인은 홀수 번째 데이터 라인과 연결되는 제 1 데이트 라인 테스트 라인과; 짝수 번째 데이터 라인과 연결되는 제 2 데이터 라인 테스트 라인을 포함하는 것을 특징으로 한다.The data line test line may further include: a first data line test line connected to an odd data line; And a second data line test line connected to the even-numbered data line.
또한, 상기 스위칭 소자는 박막 트랜지스터일 수 있으며, 스위칭 라인은 상기 박막 트랜지스터의 게이트 전극에 연결되는 것을 특징으로 한다.The switching element may be a thin film transistor, and the switching line is connected to a gate electrode of the thin film transistor.
상기 박막 트랜지스터의 소스 전극은 상기 게이트 라인 테스트 라인 또는 데이터 라인 테스트 라인에 연결되며 상기 박막 트랜지스터의 드레인 전극은 상기 게이트 라인 또는 데이터 라인에 연결되는 것을 특징으로 한다.The source electrode of the thin film transistor may be connected to the gate line test line or the data line test line, and the drain electrode of the thin film transistor may be connected to the gate line or data line.
상기 스위칭 라인을 통해 상기 스위칭 소자가 열릴 때 상기 게이트 라인 테스트 라인으로부터 상기 게이트 라인으로 전압이 인가되는 것을 특징으로 한다.The voltage is applied from the gate line test line to the gate line when the switching element is opened through the switching line.
액정표시패널은 하부 어레이 기판과 상부 컬러필터 기판의 합착에 의해 형성된다. 상기 두 기판을 서로 합착하기 전에 어레이 기판상에 형성되는 단위화소 및 게이트 라인 및 데이터 라인의 단락은 검사할 필요가 있다. 그러므로 어레이 기판이 완성되면 합착 전에 단락 검사를 한다. 또한, 어레이 기판의 제조공정 중 발생 하는 정전기에 의해 단위화소들이 손상되는 경우가 발생하는데, 상기 불량을 방지하기 위해 어레이 기판상의 게이트 라인 및 데이터 라인은 서로 연결되어 형성된다. 서로 연결된 게이트 라인 및 데이터 라인은 합착된 후 절단공정에서 서로 분리된다.The liquid crystal display panel is formed by bonding the lower array substrate and the upper color filter substrate. Before the two substrates are bonded to each other, a short circuit between the unit pixel and the gate line and the data line formed on the array substrate needs to be checked. Therefore, when the array substrate is completed, a short check is performed before bonding. In addition, unit pixels may be damaged by static electricity generated during the manufacturing process of the array substrate. In order to prevent the defect, gate lines and data lines on the array substrate are connected to each other. The gate lines and data lines connected to each other are bonded to each other and separated from each other in the cutting process.
상기 게이트 라인 및 데이터 라인을 전기적으로 서로 연결하는 것이 쇼팅 바이다. 상기 쇼팅 바는 단락 검사에 사용될 뿐 아니라, 단위화소의 양 불량을 검사하는 배선으로 사용되기 때문에 테스트 라인이라 불리기도 한다.A shorting bar electrically connects the gate line and the data line to each other. The shorting bar is not only used for short-circuit inspection, but also referred to as a test line because it is used as a wiring for inspecting a defective quantity of unit pixels.
본 발명에서는 상기 배선이 게이트 라인 및 데이터 라인의 단락과 단위화소들의 양 불량을 검사하는 것과, 오토 프로브 공정 전에 이루어질 수 있는 임의의 검사에 사용되기 때문에 테스트 라인이라 칭한다.In the present invention, the wiring is referred to as a test line because it is used for inspecting short-circuits of gate lines and data lines and defects of unit pixels, and for any inspection that can be made before the auto probe process.
이하, 본 발명의 테스트 라인을 포함하는 액정표시패널의 구조를 도 3 및 4를 참조하여 살펴본다. 도 3은 액정표시패널의 전체를 도시한 개략적 평면도이며, 도 4는 도 3의 B영역 즉, 본 발명의 데이터 라인 테스트 라인을 확대한 평면도이다.Hereinafter, the structure of the liquid crystal display panel including the test line of the present invention will be described with reference to FIGS. 3 and 4. 3 is a schematic plan view of the entire liquid crystal display panel, and FIG. 4 is an enlarged plan view of region B of FIG. 3, that is, the data line test line of the present invention.
도 3 및 4를 참조하면, 본 발명의 액정표시패널(301)은 모 기판(300)상에 형성되는 제 1 기판(302)과 상기 제 1 기판(301)과 대향하며 접합되는 제 2 기판을 구비한다. 상기 제 1 기판(302)은 어레이 기판일 수 있으며 상기 제 2 기판은 칼러필터 기판일 수 있다.3 and 4, the liquid
상기 제 1 기판(302)은 화면 표시부(303)과 화면 비표시부(304)를 포함한다.The
상기 제 2 기판은 상기 제 1 기판(302)의 화면 표시부(303)에 대응되므로 상 기 제 1 기판(302)은 제 2 기판(303)보다 크다. 상기 화면 표시부의 외곽부가 화면 비표시부(304)으로서 각종 패드 및 구동 회로들이 연결되는 영역이다.Since the second substrate corresponds to the
상기 화면 표시부(305)에는 복수의 게이트 라인(305)와 상기 게이트 라인(305)와 수직교차하는 복수의 데이터 라인(306)이 형성된다. 상기 게이트 라인(305) 및 데이터 라인(306)에 의해 단위 화소가 정의된다.A plurality of
상기 화면 비표시부(304)에는 상기 게이트 라인(305)의 일 단일 수 있는 게이트 패드(340)와 상기 데이터 라인(306)의 일 단일 수 있는 데이터 패드(350)가 각각 형성되어 있다. 상기 게이트 패드(340) 및 데이터 패드(350)는 액정표시패널의 가로 방향 및 세로 방향에 각각 형성될 수 있다.The
한편, 상기 게이트 패드(340)의 외곽에는 상기 게이트 라인(303)들을 전기적으로 서로 연결하는 게이트 라인 테스트 라인(330a,330b)이 더 형성되어 있다. 또한, 상기 데이터 라인(305)의 일 단에는 상기 데이터 라인(305)을 전기적으로 서로 연결하는 데이터 라인 테스트 라인(360a,360b)이 더 형성된다. 상기 데이터 라인 테스트 라인(360a,360b)은 데이터 패드(350)외곽에 형성될 수도 있고, 데이터 패드와 반대 방향에 형성될 수도 있다.Meanwhile, gate
도 3은 데이터 라인 테스트 라인(360a,360b)이 화소 표시영역을 사이에 두고 대향하는 것을 예시하고 있다.3 illustrates that the data
상기 게이트 라인 테스트 라인 및 데이터 라인 테스트 라인은 하나의 배선일 수도 있으며, 복수의 배선일 수도 있다. 하나의 배선으로 형성될 경우, 인접하는 게이트 라인들끼리 또는 인접하는 데이터 라이들끼리 서로 단락이 발생할 수 있어 단락 검사시 오류가 발생할 수 있어 본 발명은 상기 게이트 라인 테스트 라인 및 데이터 라인 테스트 라인을 두 개의 배선으로 각각 구성한다.The gate line test line and the data line test line may be one wire or a plurality of wires. When formed with a single wiring, adjacent gate lines or adjacent data riders may be shorted to each other, and thus an error may occur during a short circuit test. Thus, the present invention provides two gate line test lines and two data line test lines. Each is composed of wiring.
즉, 본 발명의 게이트 라인 테스트 라인은 제 1 게이트 라인 테스트 라인(330a)과 제 2 게이트 라인 테스트 라인(310b)으로 구성된다. 상기 제 1 게이트 라인 테스트 라인(310a)은 홀수 번째 또는 짝수 번째 게이트 라인들과 연결되며, 상기 제 2 게이트 라인 테스트 라인(310b)은 짝수 번째 또는 홀수 번째 게이트 라인들과 연결된다. 즉, 제 1 게이트 라인 테스트 라인(310a)이 홀수 번째 게이트 라인과 연결되면, 제 2 게이트 라인 테스트 라인(310b)은 짝수 번째 게이트 라인과 연결된다.That is, the gate line test line of the present invention includes a first gate
한편, 상기 제 1, 2 게이트 라인 테스트 라인(310a,310b)의 일단에는 전압을 인가하기 위한 테스트 패드가 각각 형성되어 있다. 즉, 제 1 게이트 라인 테스트 라인(330a)의 일단에 형성되는 제 1 테스트 패드(330a)와 제 2 게이트 라인 테스트 라인(330b)의 일 단에 형성되는 제 2 테스트 라인 패드(330b)가 형성되어 있다. 상기 테스트 패드들(330a,330b)은 화면 비표시부의 가장자리에 형성될 수 있다.Meanwhile, test pads for applying a voltage are formed at one end of each of the first and second gate
한편, 상기 게이트 라인 테스트 라인(310a,310b)과 게이트 라인 사이에는 스위칭 소자인 박막 트랜지스터(320)가 형성되어 있다. 상기 박막 트랜지스터(320)는 각 게이트 라인마다 형성되어 있다.The
상기 박막 트랜지스터(320)의 소스 전극은 상기 게이트 라인 테스트 라인(310a,310b)과 연결되며, 상기 박막 트랜지스터의 드레인 전극은 상기 게이트 라인(304)와 연결된다. 또한, 상기 박막 트랜지스터의 채널을 제어하기 위한 스위칭 라 인(331a,331b)이 상기 게이트 라인 테스트 라인(310a,310b)과 평행하게 형성되어 있다. 상기 스위칭 라인(331a,331b)은 상기 박막 트랜지스터의 게이트 전극과 연결되며 박막 트랜지스터의 채널을 온/오프 한다.The source electrode of the
즉, 상기 스위칭 라인에 의해 전압이 인가되면 박막 트랜지스터의 채널은 열리고, 게이트 라인 테스트 라인(310a)을 통해 인가되는 전압이 게이트 라인들에 제공된다. 상기 전압에 의해 게이트 라인들의 단락이 검사될 수 있다.That is, when a voltage is applied by the switching line, a channel of the thin film transistor is opened, and voltages applied through the gate
상기 스위칭 라인을 통해 상기 박막 트랜지스터(320)가 열리지 않으면 상기 게이트 라인들(305)은 상기 게이트 라인 테스트 라인(310a,310b)으로부터 분리되게 된다. 그러므로 어레이 기판이 완성된 후, 단락검사시 상기 스위칭 라인(331a,331b)에 의해 박막 트랜지스터(320)를 동작시키고 게이트 라인 테스트 라인(310a,310b)에 의해 전압을 인가하여 게이트 라인들의 단락을 검사한다.When the
상기 스위칭 라인(331a,331b)을 통해 박막 트랜지스터에 전압이 인가되지 않으면 상기 게이트 라인들은 서로 전기적으로 분리된 상태가 된다.When no voltage is applied to the thin film transistor through the
도 3은 본 발명의 게이트 라인 테스트 라인(310a,310b)이 제 1 게이트 라인 테스트 라인(310a)과 제 2 게이트 라인 테스트 라인(310b)으로 구성되며, 각 게이트 라인들은 박막 트랜지스터에 의해 상기 제 1 및 제 2 게이트 라인 테스트 라인과 연결되는 것을 예시하고 있다.FIG. 3 shows that the gate
한편, 상기 데이터 라인(306)은 게이트 라인(305)와 같이 데이터 라인 테스트 라인(360a,360b)과 연결된다. 도 3의 본 발명은 일 실시 예로 데이터 라인들이 홀수 번째 라인인 오드 데이터 라인(odd data line) 및 짝수 번째 라인인 이븐 데 이터 라인(even data line)으로 구분되고 상기 오드 데이터 라인들은 제 1 데이터 라인 테스트 라인(360a)과 연결되고 이븐 데이터 라인들은 제 2 데이터 라인 테스트 라인(360b)과 연결되는 것을 예시하고 있다.The
상기 제 1 및 제 2 데이터 라인 테스트 라인(360a,360b)은 그 일단에 테스트 패드(380a,380b)가 각각 형성되어 있다.
한편, 상기 데이터 라인 테스트 라인(360a,360b)과 데이터 라인(306) 사이에는 스위칭 소자인 박막 트랜지스터(320)가 형성되어 있다.The
상기 박막 트랜지스터(320)의 소스 전극은 상기 데이터 라인 테스트 라인(360a,360b)과 연결되고 상기 박막 트랜지스터(320)의 드레인 전극은 상기 데이터 라인(306)과 각각 연결된다.The source electrode of the
한편, 상기 박막 트랜지스터의 게이트 전극과 연결되며 상기 박막 트랜지스터를 동작시키는 스위칭 라인(370a,370b)이 상기 데이터 라인 테스트 라인(360a,360b)과 평행하게 더 형성되어 있다.Meanwhile, switching
상기 스위칭 라인(370a,370b)의 일단에는 스위칭 패드가 형성되어 있다. 상기 스위칭 패드(390a,390b)를 통해 박막 트랜지스터가 동작하면, 상기 데이터 라인 테스트 라인(360a,360b)으로부터 전압이 인가되어 데이터 라인의 단락을 검사한다.Switching pads are formed at one end of the
상기 스위칭 라인(331a,331b,370a,370b), 스위칭 소자(320), 게이트 라인 테스트 라인(310a,310b) 및 데이터 라인 테스트 라인(360a,360b)들은 화면 비표시부에 형성되며 절단 공정에서 제거될 필요가 없다. 그러므로 절단 공정에서 발생할 수 있는 정전기 등으로부터 화면표시영역이 손상되는 것을 원천적으로 방지할 수 있다.The
또한, 종래에는 절단공정에 의해 상기 테스트 라인이 제거되면 액정표시패널을 오토 프로브 검사를 실시할 때까지 화면 표시부의 소자들을 검사할 수단이 원천적으로 없게 된다. 그러나 본 발명의 테스트 라인은 제거되지 않으며 스위칭 소자에 의해 상기 테스트 라인들이 게이트 라인 또는 데이터 라인과 분리 및 연결될 수 있어 언제든지 검사를 실시할 수 있는 장점을 가진다.In addition, conventionally, when the test line is removed by the cutting process, there is no means for inspecting elements of the screen display unit until the liquid crystal display panel is subjected to auto probe inspection. However, the test line of the present invention is not removed, and the test lines can be separated and connected to the gate line or the data line by a switching element, so that the test can be performed at any time.
특히, 액정표시패널을 합착하는 셀 공정 후, 화면의 일부 영역에서 흐린 영상이 발생하는 도메인 불량을 상기 구성을 가지는 테스트 라인을 통해 고전압을 인가함으로써 손 쉽게 제거할 수 있다.In particular, after a cell process of attaching the liquid crystal display panel, a domain defect in which a blurred image is generated in a part of the screen may be easily removed by applying a high voltage through a test line having the above configuration.
본 발명은 화면 표시부의 게이트 라인 및 데이터 라인의 테스트하는 테스트 라인을 박막 트랜지스터에 의해 제어될 수 있게 하여, 절단 공정에서 테스트 라인을 별도로 제거할 필요가 없어 절단 공정에서 발생하는 정전기로 부터 화면 표시부을 보호할 수 있다. 또한, 본 발명은 테스트 라인을 제거하지 않음으로써 언제든지 화면 표시부을 검사할 수 있어 화면 표시부의 불량을 쉽게 감지할 수 있다. The present invention enables the test line for testing the gate line and the data line of the screen display unit to be controlled by the thin film transistor, so that the test line does not need to be removed separately in the cutting process, thereby protecting the screen display from static electricity generated during the cutting process. can do. In addition, the present invention can inspect the screen display unit at any time by not removing the test line, thereby making it easy to detect a failure of the screen display unit.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050053694A KR101187200B1 (en) | 2005-06-21 | 2005-06-21 | Liquid crystal display device comprising test line connected to switching device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050053694A KR101187200B1 (en) | 2005-06-21 | 2005-06-21 | Liquid crystal display device comprising test line connected to switching device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060133836A true KR20060133836A (en) | 2006-12-27 |
KR101187200B1 KR101187200B1 (en) | 2012-10-05 |
Family
ID=37812564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050053694A KR101187200B1 (en) | 2005-06-21 | 2005-06-21 | Liquid crystal display device comprising test line connected to switching device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101187200B1 (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110034871A (en) * | 2009-09-29 | 2011-04-06 | 엘지디스플레이 주식회사 | Liquid crystal display device |
KR101113340B1 (en) * | 2010-05-13 | 2012-02-29 | 삼성모바일디스플레이주식회사 | Liquid Crystal Display Device and inspection Method Thereof |
US20120162165A1 (en) * | 2010-12-24 | 2012-06-28 | Jae-Sic Lee | Array substrate, display device including the same and method of operating the display device |
KR20140048768A (en) * | 2012-10-16 | 2014-04-24 | 엘지디스플레이 주식회사 | Flat panel display and driving method the same |
KR20140088427A (en) * | 2013-01-02 | 2014-07-10 | 삼성디스플레이 주식회사 | Thin film transistor substrate and liquid crystal display including the same |
KR20160060237A (en) * | 2014-11-19 | 2016-05-30 | 삼성디스플레이 주식회사 | Display device |
CN105976745A (en) * | 2016-07-21 | 2016-09-28 | 武汉华星光电技术有限公司 | Array substrate test circuit, display panel and flat panel display device |
CN106297616A (en) * | 2016-09-13 | 2017-01-04 | 京东方科技集团股份有限公司 | Array detection circuit, driving method, display driver, display base plate and device |
KR20170080197A (en) * | 2015-12-31 | 2017-07-10 | 엘지디스플레이 주식회사 | Display device |
CN111897155A (en) * | 2020-09-03 | 2020-11-06 | 业成科技(成都)有限公司 | Array substrate and display panel |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1184420A (en) * | 1997-09-09 | 1999-03-26 | Toshiba Corp | Liquid crystal display device, array substrate test method and tester for array substrate |
-
2005
- 2005-06-21 KR KR1020050053694A patent/KR101187200B1/en active IP Right Grant
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110034871A (en) * | 2009-09-29 | 2011-04-06 | 엘지디스플레이 주식회사 | Liquid crystal display device |
US8415966B2 (en) | 2010-05-13 | 2013-04-09 | Samsung Display Co., Ltd. | Liquid crystal display device and inspection method thereof |
KR101113340B1 (en) * | 2010-05-13 | 2012-02-29 | 삼성모바일디스플레이주식회사 | Liquid Crystal Display Device and inspection Method Thereof |
US9269285B2 (en) * | 2010-12-24 | 2016-02-23 | Samsung Display Co., Ltd. | Array substrate including a first switching circuit, a second switching circuit, and a fan-out unit, display device including the same and method of operating the display device |
US20120162165A1 (en) * | 2010-12-24 | 2012-06-28 | Jae-Sic Lee | Array substrate, display device including the same and method of operating the display device |
KR20140048768A (en) * | 2012-10-16 | 2014-04-24 | 엘지디스플레이 주식회사 | Flat panel display and driving method the same |
KR20140088427A (en) * | 2013-01-02 | 2014-07-10 | 삼성디스플레이 주식회사 | Thin film transistor substrate and liquid crystal display including the same |
KR20160060237A (en) * | 2014-11-19 | 2016-05-30 | 삼성디스플레이 주식회사 | Display device |
KR20170080197A (en) * | 2015-12-31 | 2017-07-10 | 엘지디스플레이 주식회사 | Display device |
CN105976745A (en) * | 2016-07-21 | 2016-09-28 | 武汉华星光电技术有限公司 | Array substrate test circuit, display panel and flat panel display device |
CN105976745B (en) * | 2016-07-21 | 2018-11-23 | 武汉华星光电技术有限公司 | Array substrate tests circuit, display panel and flat display apparatus |
CN106297616A (en) * | 2016-09-13 | 2017-01-04 | 京东方科技集团股份有限公司 | Array detection circuit, driving method, display driver, display base plate and device |
CN106297616B (en) * | 2016-09-13 | 2020-07-07 | 京东方科技集团股份有限公司 | Array detection circuit, driving method, display driver, display substrate and device |
CN111897155A (en) * | 2020-09-03 | 2020-11-06 | 业成科技(成都)有限公司 | Array substrate and display panel |
CN111897155B (en) * | 2020-09-03 | 2023-04-11 | 业成科技(成都)有限公司 | Array substrate and display panel |
Also Published As
Publication number | Publication date |
---|---|
KR101187200B1 (en) | 2012-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101347846B1 (en) | Thin film transistor substrate, liquid crystal display including the same and repair method thereof | |
US6172410B1 (en) | Collective substrate of active-matrix substrates, manufacturing method thereof and inspecting method thereof | |
US8502950B2 (en) | Substrate for gate-in-panel (GIP) type liquid crystal display device and method for manufacturing the same | |
KR101238337B1 (en) | Array subatrate and liquid crystal display device having the same | |
US9097921B2 (en) | Active matrix display device | |
KR100800330B1 (en) | Liquid crystal panel for testing signal line of line on glass type | |
JP2005249993A (en) | Active matrix type display apparatus and manufacturing method for the same | |
JP2007298791A (en) | Liquid crystal display device and method for repairing its defect | |
KR20060015201A (en) | Array substrate and mother board and liquid crystal display having the same | |
US6677171B1 (en) | Manufacturing method of collective substrate of active-matrix substrates, manufacturing method of active-matrix substrates, and inspecting method of collective substrates of active-matrix substrates | |
KR101187200B1 (en) | Liquid crystal display device comprising test line connected to switching device | |
KR20140098937A (en) | Liquid crystal display device and Method for manufacturing the same | |
KR20070002147A (en) | Test process for liquid crystal display device | |
JP3119357B2 (en) | Liquid crystal display | |
KR101294230B1 (en) | Array substrate for Liquid crystal display device | |
KR20070076843A (en) | Thin film transistor substrate and method of testing the same | |
JP3087730B2 (en) | Manufacturing method of liquid crystal display device | |
KR101036738B1 (en) | Thin film transistor array substrate including repair line and repair method using thereof | |
KR101174156B1 (en) | Flat panel display | |
JP2011013626A (en) | Method of manufacturing display | |
KR101946061B1 (en) | Liquid crystal display array substrate | |
KR20040061951A (en) | PAD structure of small size Liquid Crystal Display for test | |
JP2002277896A (en) | Liquid crystal display and image display device using the same | |
KR100628440B1 (en) | Liquid crystal display | |
KR100771906B1 (en) | Tester of liquid crystal display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160816 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170816 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180816 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190814 Year of fee payment: 8 |