KR20060130683A

KR20060130683A - 반도체 집적회로 장치의 제조 방법

Info

Publication number: KR20060130683A
Application number: KR1020067019899A
Authority: KR
Inventors: 나오히로 마키히라; 사토시 이마수; 마사나오 사토
Original assignee: 가부시끼가이샤 르네사스 테크놀로지
Priority date: 2004-03-26
Filing date: 2005-01-18
Publication date: 2006-12-19
Also published as: CN1954225A; TW200532837A; JPWO2005093442A1; US7524697B2; WO2005093442A1; US20070287206A1

Abstract

반도체집적회로장치의 번인 공정(S19)에 있어서, 떼는 기구를 구비한 소켓의 패드에 반도체집적회로장치의 범프 전극을 위치 결정하는 제1공정과, 반도체집적회로장치에 가중을 인가함으로써 상기 범프 전극을 상기 패드에 밀어붙이는 제2공정과, 상기 제2공정에서의 가중 인가방향과는 역방향의 힘을 상기 떼는 기구에 의해 상기 반도체집적회로장치에 부여하여 상기 범프 전극을 상기 패드로부터 떼는 제3 공정을 설치하고, 반도체집적회로장치를 밀어 올려서 상기 범프 전극을 상기 패드로부터 벗김으로써, 번인 시험에 있어서의 반도체집적회로 칩의 자동 삽발(揷拔)의 용이화를 달성한다.

반도체집적회로장치

Description

반도체 집적회로 장치의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE}

본 발명은 반도체장치를 제조하는 기술에 관한 것이고, 예를 들면, 외부접속 단자를 범프전극으로 구성한 반도체장치의 번인(burn-in)(통전가속) 시험 장치에서의 착탈을 적용한 유효한 기술에 관한 것이다.

반도체집적회로장치(반도체장치)의 번인 시험에 있어서, 반도체집적회로장치상의 범프 전극과 접촉해서 테스트를 실행하는 번인 시험용 소켓(간단히 「소켓」이 라고도 한다)측의 전극의 개량에 대해서는, 특허문헌 1에 개시되어 있다.

특허문헌1:특개2000-235062호 공보(도1 외)

발명의 개시

발명이 해결하고자하는 과제

반도체집적회로의 제조 공정도에서는 불량제품을 제거하거나, 제품의 수명을 측정하거나 하기 위해서, 웨이퍼로부터 분할(다이싱)한 칩을 패키지에 봉지한 후, 출하에 앞서 번인 시험을 행하고 있다. 이 번인 시험은, 소켓에 장착된 기판(소켓 기판)의 전극(패드)에 패키지의 외부접속 단자를 접속하고, 외부전원으로부터 패키지내의 칩에 전류, 전압을 공급하면서, 반도체집적회로 칩을 100℃ 이상의 고온 분위기중에서 수 시간 정도 연속 동작시키는 시험이다.

상기 번인 시험에 이용하는 소켓 기판(테이프 기판)은 패키지의 외부접속 단자로 양호한 도통을 확보하기 위해서, 외부접속 단자의 형상이나 핀수에 따라 패키지의 품종마다 설계, 제작된다.

최근, 반도체 패키지는 QFP(Quad Flat Package)나 SOJ(Small 0utline J-leaded package)와 같이, 패키지의 측면으로부터 외부접속 단자로서의 리드를 인출하는 종래 타입의 것으로부터, BGA(Ball Grid Array)나 CSP(Chip Size Package)와 같이, 패키지의 설치면 혹은 칩의 소자형성면에 취부한 범프 전극을 외부접속 단자로 하는 표면설치 타입의 것이 주류가 되고 있다.

외부접속 단자를 볼 모양의 범프 전극에서 구성한 상기 BGA나 CSP를 번인 시험에 탑재하는 경우는 소켓 기판의 전극(패드)과 범프 전극이 점접촉으로 되기 위해서 양자의 콘택트 저항이 커지거나, 범프 전극의 직경의 격차에 의해 일부의 범프 전극과 패드가 비도통(非導通)이 되거나 한다. 거기에서, 패드와 범프 전극과의 접촉을 양호하게 확보하기 위해서, 예를 들면, 패키지(또는 칩)에 취부한 범프 전극을 소켓 기판의 패드 상에 위치 결정한 후, 패키지(또는 칩)를 가압해서 범프 전극을 찌부러뜨리는 대책이 채용되어 있다.

그러나, 범프 전극을 과도하게 찌부러뜨려서 패드와의 접촉 면적을 크게 하면, 시험 종료 후에 범프 전극이 패드에서 박리하기 어려워져, 패키지(칩)를 소켓으로부터 제거할 때에 범프 전극이 패키지(칩)로 부터 이탈해서 패드측에 남아버릴 우려가 있다.

패키지의 범프 전극을 과잉하게 찌부러뜨리지 않더라도 소켓 기판의 패드의 양호한 도통을 확보하기에는, 소켓 기판의 패드 상에 복수개의 미소돌기를 설치하는 것이 바람직하다

그러나, 상기와 같은 미소돌기를 설치한 패드 상에 범프 전극을 접속해서 고온의 번인 시험을 행하면, 시험 종료 후에 범프 전극을 패드로부터 박리할 때에, 범프 전극의 표면의 엷은 자연산화막이 돌기의 표면에 잔류한다. 그 때문에, 번인 시험을 반복함에 따라서, 돌기의 표면에 잔류한 자연산화막의 두께가 점차로 두꺼워져 범프 전극과 돌기와의 접촉 저항이 증가하거나, 흩어지거나 하게 되는 결과, 안정한 시험을 행하는 것이 곤란해진다.

또한, 번인 시험은 100℃이상의 고온 분위기중에서 수 시간에 걸쳐 행하여지지 않기 위해서, 시험중의 열에 의해 범프 전극이 어느 정도 연화된다. 특별히, Sn/Pb 땜납과 같은 저융점 금속으로 구성된 범프 전극은 연화되기 쉽다. 그 때문에 범프 전극의 하단이 돌기와 돌기간의 패드 표면에 접촉하고 있으면, 시험 종료 후에 범프 전극을 패드의 표면으로부터 박리할 때에, 범프 전극재료의 일부가 패드의 표면에 부착된 채로 남는다. 그리고, 번인 시험을 수회 반복하면, 패드의 표면에 부착된 범프 전극재료의 두께가 점차로 두꺼워져 돌기의 표면과 패드의 표면의 단차가 소실하기 때문에, 돌기를 설치한 효과를 얻을 수 없게 되어버린다.

거기에서, 본원 출원인은 먼저, 외부접속 단자를 범프 전극에서 구성한 반도체집적회로 칩의 번인 시험에 있어서, 소켓 기판의 패드(전극)와 범프 전극과의 접촉 저항을 안정하게 확보하는 기술을 개발하고 있다(특허문헌1 참조). 이러한 기술에 의하면, 소켓 기판의 주면에는 배선과 일체로 형성된 복수개의 패드가 형성되고, 상기 복수개의 패드의 각각의 표면에는 번인 시험시에 상기 패드에 접속되는 상기 범프 전극이 상기 패드의 표면과 접촉하지 않도록 그 높이 및 상호 거리가 규정된 복수개의 돌기가 설치되고, 패키지나 반도체집적회로 칩에 취부한 범프 전극과 소켓 기판의 패드와의 접촉 저항을 안정하게 확보할 수 있다.

본원 발명자의 검토에 의하면, 콘택트 돌기의 엣지가 범프 전극에 침투되므로써 범프 전극의 표면의 피복이 깨어져, 양호한 콘택트 성능을 얻을 수 있으나, 콘택트 돌기의 엣지가 범프 전극에 침투되거나, 콘택트 최고 표면 도금의 Au와 범프 전극의 땜납이 화학적으로 친화함으로써 상기 콘택트 돌기와 범프 전극이 접합하기 쉽기 때문에, 번인 시험 후에 자동 삽발기에 있어서의 진공 패드의 흡인에 의해 반도체집적회로 칩을 소켓으로부터 벗기려 해도, 많이 핀화된 반도체집적회로 칩에서는 진공 패드의 흡인력 부족에 의해, 소켓으로부터 벗기는 것이 어려워지는 것을 알아내었다. 이 경향은 반도체집적회로장치의 다핀화에 따라, 점점 더 현저해지는 것부터, 번인 시험에 있어서의 반도체집적회로 칩의 자동 삽발(揷拔)이 곤란해진다.

본원에 개시된 하나의 발명의 목적은 높은 신뢰도를 갖는 반도체집적회로장치를 제조 할 수 있는 기술을 제공하는 것에 있다.

본원에 개시된 하나의 발명의 목적은 고밀도의 범프 전극을 갖는 반도체집적회로장치에 적합한 번인 시험 기술을 제공 하는 것에 있다.

본원에 개시된 하나의 발명의 목적은 범프의 폭과 비교하여 범프의 높이가 낮은 범프 전극을 갖는 반도체집적회로장치에 적합한 번인 시험 기술을 제공하는 것에 있다.

본 발명의 상기 및 그 밖의 목적으로 신규한 특징은 본 명세서의 기술 및 첨부 도면으로부터 밝혀질 것이다.

과제를 해결하기 위한 수단

《1》본원에 있어서 개시되는 발명 중 대표적이지만 개요를 간단히 설명하면 하기와 같다.

본원에 개시된 반도체집적회로장치의 제조 방법은,

(a)반도체 기판에 회로를 형성하는 공정과,

(b)회로가 형성된 반도체 기판으로부터 칩 모양의 반도체집적회로장치를 분리하는 공정과,

(c)분리한 반도체집적회로장치의 번인 시험을 행하는 공정과,

(d)번인 시험을 거친 반도체집적회로장치로부터 양품을 선별하는 공정을 포함한다. 상기 반도체집적회로장치는 외부접속 전극으로서 범프 전극을 가지고, 상기 공정(c)은 번인 시험용 소켓에 상기 반도체집적회로장치를 장착하는 제1 처리와 장착된 반도체집적회로장치를 눌러 부착한 번인 시험용 소켓의 패드 전극에 반도체집적회로장치의 범프 전극을 눌러 부착한 상태에서 상기 번인 시험용 소켓의 사이에서 반도체집적회로장치를 동작시키는 제2 처리와, 반도체집적회로장치의 동작 종료 후에 반도체집적회로장치에 대한 눌러 부착한 압력을 해제하는 동시에 상기 범프 전극을 패드 전극으로부터 이탈시키는 방향으로 반도체집적회로장치를 밀어 올리는 제3 처리를 포함한다. 제3 처리에 의해, 번인 시험용 소켓의 패드 전극으로부터 반도체집적회로장치가 떼어지도록 분리가능하게 된다.

상기의 수단에 의하면, 번인 시험용 소켓의 패드 전극에 반도체집적회로장치의 범프 전극을 눌러 부착한 상태에서 반도체집적회로장치의 번인 시험을 행하고, 시험 후에 반도체집적회로장치에 대한 눌러 부착한 압력을 해제함과 동시에, 상기 범프 전극을 패드 전극으로부터 이탈시키는 방향으로 반도체집적회로장치를 밀어 올리기 때문에, 반도체집적회로장치의 범프 전극의 좁은 피치 및 다단자화(多端子化)의 경향에 의해 패드 전극에 대한 범프 전극의 침투력이 커져도, 밀어올리는 힘의 설정에 따라서, 그 침투력에 저항하는 힘을 작용하는 것이 가능하게 된다. 진공 흡착에서 뗄 경우, 떼는 힘을 크게 하기 위해서는 진공 압력을 증대시키는 것이 필요하지만, 그 요구만으로 반도체집적회로장치의 제조 라인 전체에서 이용하는 진공 압력을 변경하는 것이 어려울 경우도 있고, 이 점에 있어서도, 상기 수단은 번인 시험용 소켓으로부터 반도체집적회로장치를 떼는 처리의 용이화에 도움이 될 수 있다.

본원에 개시된 하나의 발명에 있어서는, 상기 범프 전극은, 예를 들면, 땜납볼 전극에 대표되는 솔더볼(solder ball) 전극으로 된다. 솔더볼 전극은 번인 시험의 열에 의해 변형되기 쉽고, 떼는 처리에는 비교적 큰 힘을 요한다.

본원에 개시된 하나의 발명에 있어서는, 상기 패드 전극은 평면 패드 상에 복수로 분할된 돌기를 가지고, 상기 제2 처리에 있어서 상기 복수의 돌기는 밀어올려지는 범프 전극을 상기 평면 패드와 비접촉으로 지지한다. 번인 시험시에 패드 전극과 범프 전극의 전기적 접촉을 안정하게 유지할 수 있다.

본원에 개시된 하나의 발명에 있어서는, 상기 제3 처리에 있어서 반도체집적회로장치의 밀어올리는 탄성체의 북원력에 의해 행하고, 상기 제2 처리에 있어서 상기 패드 전극에 대한 범프 전극의 가압은 상기 탄성체를 변형시켜서 행한다. 상기 탄성체에는 용수철 부재를 이용할 수 있다.

본원에 개시된 하나의 발명은 웨이퍼 레벨 CSP기술에 의한 반도체집적회로장치의 제조 방법에 있어서, 상기 공정(a)은 반도체 기판에 복수의 회로소자를 형성한 표면에 본딩패드를 노출시킨 칩 기체를 형성하는 공정과, 상기 칩 기체 상에 본딩패드에 접속하는 재배선과, 본딩패드에 비접속의 금속층을 형성하고, 그 표면을, 상기 재배선의 일부분과 금속층의 일부분을 제외해서 내열성 열경화성 수지막으로 피복하는 공정과, 상기 내열성 열경화성 수지막으로부터 노출된 상기 재배선의 일부분에 범프 전극을 형성하는 공정을 포함한다.

이 때, 상기 제3 처리에 있어서의 상기 반도체집적회로장치의 밀어올림은 상기 내열성 열경화성 수지막으로부터 노출된 상기 금속층에 상기 밀어 올리는 힘을 작용해서 행하는 것이 좋다. 내열성 열경화성 수지막의 손상을 억제하기 위해서다.

상기 수단은 상기 복수의 범프 전극의 배열 피치가 0.5mm 미만과 같은 좁은 피치의 반도체집적회로장치의 제조에 바람직하다.

본원에 개시된 하나의 발명은 웨이퍼 레벨 CSP기술에 의한 반도체집적회로장치에 있어서, 반도체 기판에 복수의 회로소자를 형성해 표면에 본딩패드를 노출시킨 칩 기체와, 상기 칩 기체 상에 설치된 상기 본딩 패드에 접속하는 재배선과, 상기 칩 기체 상에 설치된 상기 본딩패드에 비접속의 금속층과, 상기 재배선의 일부분과 금속층의 일부분을 제외하고 표면을 덮는 내열성 열경화성 수지막과, 상기 내열성 열경화성 수지막으로부터 노출된 상기 재배선의 일부분에 설치된 범프 전극을 가지고, 상기 금속층은 칩 기체의 주변부분에 복수형성된다. 번인 시험 종료 후에 번인 시험용 소켓의 패드 전극으로부터 반도체집적회로장치를 뗄 때는, 상기 내열성 열경화성 수지막으로부터 노출된 상기 금속층에 상기 밀어 올리는 힘을 작용하면 좋다. 이 의미에 있어서, 상기 금속층은 적어도 3개 갖는 것이 좋다. 안정적으로 밀어 올리는 힘을 작용할 수 있다.

또한, 떼어진 반도체집적회로장치의 자세가 불안정해지기 어렵다.

본원에 개시된 하나의 전자회로장치의 제조 방법은,

(a)패키지 기판에 회로 디바이스를 탑재하는 공정과,

(b)회로 디바이스가 탑재된 전자회로의 시험을 행하는 공정과,

(c)시험을 거친 전자회로로부터 양품을 선별하는 공정을 포함하고, 상기 공정(c)은 패키지 기판에 회로 디바이스를 탑재한 전자회로를 마운트용 소켓에 장착하는 제1 처리와, 장착된 전자회로를 가압해서 상기 마운트용 소켓의 패드 전극에 패키지 기판의 외부접속 전극을 가압하면서 상기 마운트용 소켓 사이에서 전자회로를 동작시키는 제2 처리와, 전자회로의 동작 종료 후에 전자회로에 대한 눌러 부착하는 압력을 해제함과 동시에 상기 외부접속 전극을 패드 전극으로부터 이탈시키는 방향으로 전자회로를 밀어 올리는 제3 처리를 포함한다. 이것에 의하면, 전자회로가 떼기도 용이하며, 또한 확실하게 행할 수 있게 된다.

《2》 또한, 본원에 있어서 개시된 그 밖의 발명의 개요를 항에 나누고, 간단히 기재한다면 이하와 같다.

〔1〕이하의 공정을 포함하는 반도체집적회로장치의 제조 방법:

(a)반도체 기판에 회로를 형성하는 공정(제1공정);

(b)회로가 형성된 반도체 기판으로부터 칩 모양의 상기 반도체집적회로장치를 분리하는 공정(제2공정);

(c)분리한 상기 반도체집적회로장치의 번인 시험을 행하는 공정(제3공정);

(d)번인 시험을 거친 상기 반도체집적회로장치로부터 양품을 선별하는 공정(제4공정),

여기에서, 상기 반도체집적회로장치는 외부접속 전극으로서 범프 전극을 가지고,

상기 공정(c)은 이하의 하위공정을 포함한다;

(i)번인 시험용 소켓에 상기 반도체집적회로장치를 장착하는 공정(제1 처리);

(ii)장착된 상기 반도체집적회로장치를 가압해서 번인 시험용 소켓의 패드 전극에 상기 반도체집적회로장치의 범프 전극을 가압하면서 상기 번인 시험용 소켓과의 사이에서 상기 반도체집적회로장치를 동작시키는 공정(제2 처리);

(iii)상기 반도체집적회로장치의 동작 종료 후에 상기 반도체집적회로장치에 대한 눌러 부착하는 압력을 해제함과 동시에 상기 범프 전극을 패드 전극으로부터 이탈시키는 방향으로 상기 반도체집적회로장치를 밀어 올린다 (제3 처리).

〔2〕상기 범프 전극은 솔더볼 전극인 상기항1에 기재된 반도체집적회로장치의 제조 방법.

〔3〕상기 패드 전극은 평면 패드 상에 복수로 분할된 돌기를 가지고, 상기 제2 처리에 있어서 상기 복수의 돌기는 밀어 붙여진 범프 전극을 상기 평면 패드와 비접촉에 지지한다, 상기항1 또는 2에 기재된 반도체집적회로장치의 제조 방법.

〔4〕상기 제3 처리에 있어서, 반도체집적회로장치의 밀어 올리기는 탄성체의 북원력에 의해 행하고,

상기 제2 처리에 있어서, 상기 패드 전극에 대한 범프 전극의 밀러올림 가압은 상기 탄성체를 변형시켜서 행하고, 상기항1~3의 어느 하나에 기재된 반도체집적회로장치의 제조 방법.

〔5〕상기 탄성체는 용수철 부재이고, 상기항4에 기재된 반도체집적회로장치의 제조 방법.

〔6〕상기항1~5의 어느 하나에 기재된 반도체집적회로장치의 제조 방법에 있어서, 상기 제1공정은 이하의 하위공정을 포함한다:

(x)반도체 기판에 복수의 회로소자를 형성하여 표면에 본딩패드를 노출시킨 칩 기체를 형성하는 공정;

(y)상기 칩 기체 상에 본딩패드에 접속하는 재배선과 본딩패드에 비접속의 금속층을 형성하고, 그 표면을 상기 재배선의 일부분과 금속층의 일부분을 제외해서 내열성 열경화성 수지막으로 피복하는 공정;

(z)상기 내열성 열경화성 수지막으로부터 노출되는 상기 재배선의 일부분에 범프 전극을 형성하는 공정.

〔7〕상기 제3 처리에 있어서의 상기 반도체집적회로장치의 밀어 올리기는, 상기 내열성 열경화성 수지막으로부터 노출된 상기 금속층에 상기 밀어 올리는 힘을 작용해서 행한다, 상기항6에 기재된 반도체집적회로장치의 제조 방법.

〔8〕상기 복수의 범프 전극의 배열 피치는 0.5mm 미만으로 하는 상기항1~7의 어느 하나에 기재된 반도체집적회로장치의 제조 방법.

〔9〕이하를 포함하는 반도체집적회로장치:

(a)반도체 기판에 복수의 회로소자를 형성해 표면에 본딩패드를 노출시킨 칩 기체;

(b)상기 칩 기체 상에 설치된 상기 본딩패드에 접속하는 재배선;

(c)상기 칩 기체 상에 설치된 상기 본딩패드에 비접속의 금속층;

(d)상기 재배선의 일부분과 금속층의 일부분을 제외해서 표면을 덮는 내열성 열경화성 수지막;

(e)상기 내열성 열경화성 수지막으로부터 노출된 상기 재배선의 일부분에 설치된 범프 전극,

여기에서, 상기 금속층은 칩 기체의 주변부분에 복수형성되어 있다.

〔10〕상기 금속층을 적어도 3개 갖는 상기항9에 기재된 반도체집적회로장치.

〔11〕이하의 공정을 포함하는 전자회로장치의 제조 방법:

(a)패키지 기판에 회로 디바이스를 탑재하는 공정(제1공정);

(b)회로 디바이스가 탑재된 전자회로장치의 시험을 행하는 공정(제2공정);

(c)시험을 거친 전자회로장치로부터 양품을 선별하는 공정(제3공정),

여기에서, 상기 공정(c)(제3공정)은 이하의 하위공정을 포함한다:

(i)패키지 기판에 회로 디바이스를 탑재한 전자회로장치를 마운트용 소켓에 장착하는 공정(제1 처리);

(ii)장착된 전자회로장치를 가압해서 상기 마운트용 소켓의 패드 전극에 패키지 기판의 외부접속 전극을 가압하면서 상기 마운트용 소켓과의 사이에서 전자회로장치를 동작시키는 공정(제2 처리);

(iii)전자회로장치의 동작 종료 후에 전자회로장치에 대한 눌러 부착한 압력을 해제함과 동시에 상기 외부접속 전극을 패드 전극으로부터 이탈시키는 방향으로 전자회로장치를 밀어 올리는 공정(제3 처리).

《3》또한, 본원에 있어서 개시된 그 밖의 발명의 개요를 항에 더 나누고, 간단히 기재한다고 하면 이하와 같다.

(a)웨이퍼의 제1의 주면 상에 통상 배선(예를 들면, 알루미늄 다층배선, 동 다마신 또는 데알다마신 다층배선)을 형성하는 공정;

(b)상기 통상 배선 상에 복수의 제1의 메탈막 영역 및 제2의 메탈막 영역을 포함하는 재배선(예를 들면, 동계의 재배치 배선 또는 재분배 배선 등)을 형성하는 공정(이 공정은 반드시 필수적인 것은 아니다. 즉, 범프 전극을 갖는 것이면, 재배선을 갖지 않는 것에도 적용할 수 있다);

(c)상기 재배선 상에 고분자수지막을 형성하는 공정(일반적인 리소그래피에 의하지만 그외, 봉지 레진 그 밖의 수지를 사용한 도포, 인쇄, 몰드 그 밖에 의한 것이라도 좋다);

(d)상기 고분자수지막의 상기 제1의 메탈막 영역 및 제2의 메탈막 영역에 대응하는 부분에 리소그래피의 수법에 의해 개구를 형성하는 것에 의해, 복수의 제1의 메탈 패드 영역(범프용 하지 금속층상의 2차 파이날팟시베이션(final passivation)의 원형개구) 및 제2의 메탈 패드 영역 (앞과 같은 하지(下地)금속막상의 2차 파이날팟시베이션의 주로 장방형 또는 장방형개구, 그 밖의 형상이여도 좋다. 치수는, 예를 들면, 세로 250미크론, 가로 500미크론)을 형성하는 공정(상기 제2의 메탈막 영역은 반드시 필수적인 것은 아니다. 기본적으로 고분자수지막의 상면에 데미지를 주지 않으면 좋으므로, 이하의 전극면에서의 범프의 분리 공정에서 상기 고분자수지막의 상면에 닿지 않고, 또는 닿아도 데미지를 주지 않고 가압할 수 있으면 좋다. 따라서, 상기 고분자수지막보다도 부드러운 표면을 갖는 비교적 대면적의 접촉면을 갖는 가압부재에서 직접 상기 고분자수지막의 상면을 누르도록 해도 좋다. 여기서 「상면」이란 중력과 역방향을 가리키는 것은 아니고, 칩의 디바이스 형성면, 즉 범프 형성면, 웨이퍼의 제1의 주면측의 면 등을 나타내는 것이라고 한다);

(e)상기 제1의 메탈 패드 영역의 각각에 땜납 범프를 형성하는 공정;

(f)상기 공정(e) 후, 상기 웨이퍼를 복수의 반도체집적회로 칩에 분할하는 공정;

(g)분할된 상기 복수의 반도체집적회로 칩의 내의 제1의 반도체집적회로 칩의 상기 웨이퍼의 제1의 주면에 대응하는 범프 형성면을 번인 시험용 소켓의 전극면에 대향시켜, 상기 범프 형성면의 복수의 상기 범프와 상기 전극면에 설치된 복수의 메탈 돌기 전극이 서로 밀어붙이는 상태에서 번인 시험을 실행하는 공정;

(h)상기 공정(g) 후, 상기 범프 형성면의 복수의 상기 제2의 메탈 패드 영역내의 적어도 하나의 패드 영역에, 그 영역보다도 좁은 접촉면 (예를 들면, 장방형에서 세로 150미크론, 가로 400미크론)을 갖는 적어도 하나의 가압부재를 접촉시켜서, 상기 제1의 반도체집적회로 칩과 상기 전극면이 떨어지는 방향으로 가압하므로써, 상기 메탈 돌기 전극과 상기 제1의 반도체집적회로 칩의 상기 땜납 범프를 분리시키는 공정.

〔2〕상기항1에 기재된 반도체집적회로장치의 제조 방법에 있어서, 상기 고분자수지막은 열경화성수지를 주요 성분으로서 포함한다.

〔3〕상기항1 또는 2에 기재된 반도체집적회로장치의 제조 방법에 있어서, 상기 고분자수지막은 내열성 열경화성수지를 주요 성분으로서 포함한다(예를 들면, 폴리이미드계 수지, BCB(BenzoCycloButene)계수지 등).

〔4〕상기항1~3의 어느 하나에 기재된 반도체집적회로장치의 제조 방법에 있어서, 상기 고분자수지막은 폴리이미드계 수지를 주요 성분으로서 포함한다.

〔5〕상기항1~4의 어느 하나에 기재된 반도체집적회로장치의 제조 방법에 있어서, 상기 고분자수지막은 유기계 열경화성수지를 주요 성분으로서 포함한다.

〔6〕상기항1~5의 어느 하나에 기재된 반도체집적회로장치의 제조 방법에 있어서, 상기 땜납 범프의 피치는 500미크론 미만인(땜납은, 예를 들면, 납프리 땜납).

〔7〕상기항1~6의 어느 하나에 기재된 반도체집적회로장치의 제조 방법에 있어서, 상기 땜납 범프는 리소그래피의 수법 또는 인쇄 기술에 의해 형성된다.

〔8〕상기항1~7의 어느 하나에 기재된 반도체집적회로장치의 제조 방법에 있어서, 상기 땜납 범프의 범프 완성시의 칩내 평균 베이스에서의 범프 높이(H)와 범프 지름(D)과의 비(H/D)의 백분율은 60％미만이다(예를 들면, 범프 지름 180미크론, 범프 높이 100미크론. 제2의 메탈 패드 영역의 지름은 땜납 리플로우(reflow) 시의 땜납 표면장력에 의해, 이러한 형상으로 되는 것 같은 치수에 형성한다).

〔9〕상기항1~8의 어느 하나에 기재된 반도체집적회로장치의 제조 방법에 있어서, 상기 제1의 반도체집적회로 칩내의 상기 적어도 하나의 패드 영역의 수는 2개 이상이다.

〔10〕상기항1~8의 어느 하나에 기재된 반도체집적회로장치의 제조 방법에 있어서, 상기 제1의 반도체집적회로 칩내의 상기 적어도 하나의 패드 영역의 수는 3개 이상이다(분리 공정에 있어서 칩을 기울지 못하게 하는 이점이 있다. 그 결과, 복수의 제2의 메탈 패드 영역에서의 가압이 균등해진다. 또한, 복수의 땜납 범프로의 힘이 걸리는 쪽이 비교적 균일해진다).

〔11〕상기항1~10의 어느 하나에 기재된 반도체집적회로장치의 제조 방법에 있어서, 상기 제1의 반도체집적회로 칩내의 상기 적어도 하나의 패드 영역은 상기 제1의 반도체집적회로 칩의 상기 범프 형성면의 칩 주변부에 설치되어 있는(주변부에 있으면, 가압부재 등이 범프에 닿는 가능성이 적어진다).

〔12〕상기항1~11의 어느 하나에 기재된 반도체집적회로장치의 제조 방법에 있어서, 상기 제1의 반도체집적회로 칩내의 상기 적어도 하나의 패드 영역은 상기 제1의 반도체집적회로 칩의 상기 범프 형성면의 칩 코너부에 설치되어 있다.

〔13〕상기항1~12의 어느 하나에 기재된 반도체집적회로장치의 제조 방법에 있어서, 상기 제1의 반도체집적회로 칩내의 상기 적어도 하나의 패드 영역은 전기적으로 플로팅의 상태로 되어 있다.

〔14〕상기항1~13의 어느 하나에 기재된 반도체집적회로장치의 제조 방법에 있어서, 단일(單一)의 상기 제2의 메탈 패드 영역의 면적은 단일의 상기 제1의 메탈 패드 영역의 면적보다 크다.

〔15〕상기항1~14의 어느 하나에 기재된 반도체집적회로장치의 제조 방법에 있어서, 단일의 상기 제2의 메탈 패드 영역의 면적은 단일의 상기 제1의 메탈 패드 영역의 면적의 2배 이상이다.

〔16〕상기항1~14의 어느 하나에 기재된 반도체집적회로장치의 제조 방법에 있어서, 단일의 상기 제2의 메탈 패드 영역의 면적은 단일의 상기 제1의 메탈 패드 영역의 면적의 3배 이상이다.

〔17〕상기항1~16의 어느 하나에 기재된 반도체집적회로장치의 제조 방법에 있어서, 단일의 상기 가압부재의 상기 접촉면의 면적은 단일의 상기 제1의 메탈 패드 영역의 면적의 2배 이상이다.

〔18〕상기항1~17의 어느 하나에 기재된 반도체집적회로장치의 제조 방법에 있어서, 상기 가압부재는 상기 고분자수지막의 상면에는 접촉하지 않는다.

〔19〕상기항1~18의 어느 하나에 기재된 반도체집적회로장치의 제조 방법에 있어서, 상기 메탈 돌기 전극은 니켈을 주요 성분으로 하는 심재(心材) 상에 금을 주요 성분으로 하는 도금을 실시하고 있는(니켈은 돌기의 강성을 확보하고, 금은 접촉 저항을 낮게 누르는 효과가 있다).

〔20〕상기항19에 기재된 반도체집적회로장치의 제조 방법에 있어서, 상기 메탈 돌기 전극은 상기 금을 주요 성분으로 하는 도금층 상에 더욱 로듐 도금이 실시되어 있다(로듐 도금은 필수적이지는 않지만, 돌기 전극과 땜납 범프의 물리적 또는 화학적인 친화성을 약하게 하는 효과가 있다).

〔21〕상기항1~20의 어느 하나에 기재된 반도체집적회로장치의 제조 방법에 있어서, 상기 가압부재는 그 주요부가 메탈로 구성되어 있다(메탈로 구성하므로써 충분한 기계적 강도를 확보할 수 있는 메리트가 있다).

〔22〕상기항1~20의 어느 하나에 기재된 반도체집적회로장치의 제조 방법에 있어서, 상기 가압부재는 그 주요부가 고분자수지(즉, 절연체)로 구성되어 있다.

〔23〕상기항22에 기재된 반도체집적회로장치의 제조 방법에 있어서, 상기 고분자수지는 폴리에테르술폰(Poly-Ether-Sulfon)계 수지를 주요 성분으로서 포함한다(특별히, 가압부재의 선단부를 절연체로 구성하면, 메탈 패드 영역이 플로팅이 아닐 경우라도, 특별히 문제가 일어나지 않는 등의 메리트가 있다).

발명의 효과

본원에 있어서 개시되는 발명 중 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면 하기와 같다.

즉, 고밀도의 범프 전극을 갖는 반도체집적회로장치에 대한 번인을 가능하게 함으로써, 신뢰도의 높은 반도체집적회로장치를 제공할 수 있다

부호의 설명

10. 웨이퍼

12. 재배선층

13. 접촉 타겟

15. 땜납 범프

16. 본데인 패드

20. 소켓

22. 커버

24. 얼라이먼트 플레이트

40. 패드

41. 슬릿

61. 떼는 기구

62. 얼라이먼트 플레이트 선압기구

63. 돌기부

90. 반도체집적회로 칩

222, 622. 용수철

341. 돌출부

621. 선압부

발명을 실시하기 위한 최선의 형태

이하, 본 발명의 실시형태를 도면에 근거해서 상세하게 설명한다. 또한, 실시형태를 설명하기 위한 전체 도면에 있어서, 동일한 부재로는 원칙으로서 동일한 부호를 붙이고, 그 반복의 설명은 생략한다.

본원발명을 상세하게 설명하기 전에, 본원에 있어서의 용어의 의미를 설명하면 다음과 같다.

반도체 웨이퍼는 집적회로의 제조에 이용하는 실리콘 단결정기판(일반적으로 거의 평면원형상), 사파이어 기판, 유리 기판, 그 밖의 절연, 반절연 또는 반도체 기판 등 및 그들 복합적 기판을 말한다. 또한, 본원에 있어서 반도체집적회로장치라고 할 때는, 실리콘 웨이퍼나 사파이어 기판 등의 반도체 또는 절연체기판 상에 만들어지는것 뿐만 아니라, 특별히, 그렇지 않은 취지가 명시되었을 경우를 제외하고, TFT(Thin-Film-Transistor) 및 STN(Super-Twisted-Nematic)액정 등과 같은 유리 등의 다른 절연 기판 상에 만들어지는 것 등도 포함되는 것이라고 한다.

이하의 실시형태에 있어서는 편의상 그 필요가 있을 때는, 복수의 섹션 또는 실시형태로 분할해서 설명하지만, 특별히 명시했을 경우를 제외하고, 그것들은 서로 무관계한 것이 아니라, 한편은 다른 쪽의 일부 또는 전부의 변형예, 상세, 보충 설명 등의 관계에 있다.

또한, 이하의 실시형태에 있어서, 요소의 수 등(개수, 수치, 양, 범위 등을 포함한다)으로 언급하는 경우, 특별히 명시했을 경우 및 원리적으로 분명하게 특정한 수에 한정될 경우 등을 제외하고, 그 특정한 수에 한정되는 것은 아니고, 특정한 수 이상에서도 이하에서도 좋다.

또한, 이하의 실시형태에 있어서, 그 구성 요소(요소 스텝 등도 포함한다)는, 특별히 명시했을 경우 및 원리적으로 분명히 필수라고 생각될 경우 등을 제외하고, 반드시 필수적인 것이 아니라는 것은 말할 필요도 없다.

동시에, 이하의 실시형태에 있어서, 구성 요소 등의 형상, 위치 관계 등으로 언급할 때는, 특별히 명시한 경우 및 원리적으로 분명히 그렇지 않다고 생각될 경우 등을 제외하고, 실질적으로 그 형상 등에 근사 또는 유사한 것 등을 포함하는 것이라고 한다. 이것은 상기 수치 및 범위에 관해서도 동일하다.

도10에는 본 발명에 관한 반도체집적회로장치의 일례인 웨이퍼 레벨 CSP라 불리는 기술에 의해 형성되는 웨이퍼가 나타내진다. 도10에 있어서 10은 웨이퍼이며, 다이싱공정을 거치는 것에 의해 상기 웨이퍼(10)으로부터 다수의 반도체집적회로 칩(반도체집적회로장치)을 얻을 수 있다. 11은 상기 웨이퍼(10)의 주요부를 확대한 것이다. 또한, 도11에는 도10에 있어서의 A-A'절단 단면이 표시된다. 도11에 있어서, 11A는 단결창 실리콘과 같은 반도체 기판에 MOS트랜지스터 등의 요망되는 복수의 회로소자나 그것을 결합하기 위한 배선층이 형성되어, 표면에 본딩패드를 노출시킨 칩 기체이다. 칩 기체(11A) 상에는, 일단이 본딩패드(16)에 결합된 Cr(크롬), Cu(동) 및 Ni(니켈) 등으로부터 구성된 재배선층(12)이 형성된다. 여기에서, 상기 칩 기체(11A)의 배선층에는, 특별히 제한되지 않지만, 알루미늄 다층배선, 동 다마신 또는 데알다마신 다층배선 등이 포함된다. 이 배선은 통상 배선으로 되고, 상기 재배선층(12)의 배선과 구별된다.

재배선층(12)의 타단에는 Au(금) 도금이 실시되어, 그 상에 땜납 범프(솔더볼 전극, 범프 전극)(15)가 형성된다. 재배선층(12)은 본딩패드의 배열 피치보다도 넓은 피치에서 범프 전극(15)을 배열 가능하게 한다. 상기 범프 전극(15)은 칩 영역마다 소정의 배열 피치로 복수배열되어 있다. 이 땜납 범프(15)를 통해서 개개의 반도체집적회로 칩은 외부와의 사이에서 각종 신호의 교환이 가능하게 된다. 복수의 땜납 범프(15)의 배열 피치는 0.5mm 미만으로 되고, 그러한 초미세 피치의 땜납 범프를 구비한 반도체집적회로 칩을 번인 하기 위해서는, 번인 시험 장치의 소켓에 반도체집적회로장치를 장착해서 시험을 행한다.

또한, 상기 본딩패드(16)는 비접속의 금속층으로서 접촉 타겟(13)이 형성된다. 이 접촉 게이트(13)는 도9에 표시되는 바와 같이 반도체집적회로 칩(90)의 네 구석에 형성되고, 후에 상술하는 것과 같이, 번인 시험에 있어서 사용되는 소켓의 떼는 기구에 있어서의 암부(arm 部)에 접촉된다. 도9의 지면의 표면에는, 예를 들면, 0.37mm피치에서 256개의 범프 전극(15)이 배열되어 있다. 덧붙여서 말하면, 이 반도체집적회로 칩(900)의 사이즈는, 세로가 6.005mm, 가로가 8.725mm로 한다.

한편, 도9에 있어서, 칩(900)의 중앙부에는, 상기접촉 타겟(13)과 동일하게 형성된 개구부(91)가 설치된다. 이 개구부(91)는 땜납 범프 형성의 기준마크로 되어, 이 개구부(91)를 기준으로 복수의 땜납 범프(15)가 소정 피치로 배열된다.

웨이퍼(10)의 표면은 상기 땜납 범프(15) 및 접촉 타겟(13)의 형성 영역을 제외하고 고분자수지막, 예를 들면, 내열성 열경화성수지의 일례가 되는 폴리이미드에 의한 보호막(14)이 형성된다. 17은 폴리이미드에 의한 절연층, 18은 팟시베이션층이다. 보호막(14)은 그 아래의 재배선층(12) 또한 칩 기체(11A)의 회로소자를 보호하는 기능을 갖기 때문에, 번인 시험 등에 있어서도 보호 소자(14)의 손상은 가능한한 회피되어야 하다.

도1에는 상기 반도체집적회로장치의 제조 방법에 있어서의 주요공정이 나타내진다. 한편, 도1에는 도10에 있어서의 A-A'선절단 단면과 B-B'선절단 단면이 상기 반도체집적회로장치의 제조 방법에 있어서의 주요공정과의 관계로 나타내진다.

여기서는, 전 공정에 있어서 반도체 기판에 본딩패드(16)가 형성된 것으로 한다. 이 본딩패드(16)형성 영역을 제외하고 폴리이미드에 의한 절연층(17)이 형성된다(S11). 그리고, 상기 폴리이미드에 의한 절연층(17) 상에 Cr-Cu시드층 (스팟타막)이 형성된다. 그리고, 이 Cr-Cu시드층 상에 재배선층이 형성되어, 또한, Cu-Ni도금이 행하여진다(S13). 한편, 접촉 타겟(13)의 형성 영역에서는, 접촉 타겟(13)의 형성에 불필요하게 되는 시드층이 제거된다. 이어서, 상기 Cu-Ni도금 부분을 덮도록 폴리이미드에 의한 보호막(14)이 형성된다. 그리고, 리소그래피의 수법에 의해 땜납 범프(15)의 형성 영역에 개구부(5)가 형성되어, 접촉 타겟(13)의 형성 영역에 개구부(6)이 형성되고, 또한, 그 개구부(5), (6)에 대하여 Au도금 전처리가 실시된다(S15). 이어서, 상기 개구부(5), (6)에 대하여 Au도금이 행하여진다 (S16). 상기 개구부(5)에 Au도금이 행하여지는 것으로 제1의 메탈 패드 영역이 형성된다. 상기 개구부(6)에 Au도금이 행하여지는 것으로 제2의 메탈 패드 영역(접촉 타겟)(13)이 형성된다. 그리고, 플래시 메모리 등의 제조 공정도에서는 리텐션 불량이라 불리는 기입 데이타의 소실을 검출하기 위한 테스트(리텐션 베이크)나 프로브 테스트가 행하여진다(S17). 상기 스텝 (Sl7)의 테스트에서 이상이 없으면, 제1의 메탈 패드 영역(개구부(5))에 땜납 범프(15)가 형성된다(Sl8). 땜납 범프(15)의 지름은 180미크론, 범프 높이는 100미크론으로 그 비의 백분율은 60％미만으로 된다. 이어서, 다이싱에 의해 반도체집적회로 칩의 절단을 실시하여(S19), 번인 시험이 행하여진다(S20). 번인 시험 후에, 반도체집적회로 칩이 정상으로 동작할 것인가 아닌가가 테스트 되어(S21), 그 후, 외관검사를 거쳐서 제품화된다(S22). 상기 테스트(S21) 및 외관검사(S22)는 양품을 선별하기 위한 선별 공정으로 총칭된다.

이어서, 상기 스텝(S20)의 번인 시험에 대해서 상술한다.

도2에는, 상기 번인 시험시에, 반도체집적회로 칩을 장착하기 위한 소켓이 나타내진다.

개구부를 갖는 프레임(30)에 힌지(hinge) 기구(23)를 통해서 커버(22)가 개폐가능하게 지지된다. 이 커버(22)의 중앙부에는 반도체집적회로 칩(90)을 누르기 위한 풋셔(pusher)(21)가 설치되어 있다. 상기 프레임(30)의 개구부에는 얼라이먼트 플레이트(24)가 감합(嵌合)된다. 얼라이먼트 플레이트(24)에서는, 반도체집적회로 칩(90)의 위치 결정을 위해, 반도체집적회로 칩(90)의 사이즈에 대응하는 개구부가 설치되어 있다.

그리고, 상기 얼라이먼트 플레이트(24)의 하측에는 테이프 회로(25)가 설치되고, 엘라스토머(26)을 통해서 테이프 회로(25)를 지지가능한 베이스(27)가 설치된다. 상기 테이프 회로(25)에는, 상기 반도체집적회로 칩(90)에 있어서의 땜납 범프(15)에 접촉가능한 패드 전극 및 패드 전극에 접속하는 배선이 설치되어 있다. 엘라스토머(26)는 실리콘 고무에 의해 형성되고, 베이스(27)에 취부되어 있다. 테이프 회로(25)와 베이스(27)와의 사이에 엘라스토머(26)가 개재되므로써 땜납 범프(15)와 상기 패드 전극과의 접촉의 안정화가 계획된다. 상기 프레임(30), 상기 테이프 회로(25) 및 상기 베이스(27)에는 볼트(28)가 삽입가능한 볼트 구멍이 설치되어고 상기 프레임(30)이나 상기 테이프 회로(25)는 6개의 볼트(28) 및 그것에 대응하는 6개의 너트(29)에 의해 베이스(27)에 고정된다.

상기 베이스(27)는 번인 시험기에 취부되어, 번인 시험용의 테스트 단자가 베이스(27), 테이프 회로(25)를 통해서 범프 전극에 접속된다.

도3A에는 도2로 표시되는 소켓(20)이 조립되는 상태에서의 C-C'선절단 단면이 나타내진다. 또한, 도3B에는, 도3A에 있어서의 떼는 기구(61)의 주요부(베이스(27)측으로부터 본 것)가 나타내지고, 도3C에는 도3B에 있어서의 D-D'절단 단면이 나타내진다.

커버(22)의 내측에는 오목부가 형성되어, 거기에 용수철(222)을 통해서 풋셔누름부(221)가 설치되어 있다. 커버(22)가 닫혀지므로써 용수철(222)이 가압 되고, 그 북원력에 의해 화살표(611)방향의 힘이 풋셔누름부(221)에 주어지도록 되어 있다. 풋셔누름부(221)에는 돌기부가 설치되어, 이 돌기부(223)를 통해서 풋셔(21)를 밀어붙이는 것에 의해 풋셔(21)는 요동이 가능하게 된다. 이것에 의해 커버(22)가 닫혀졌을 때에는 풋셔(21)의 칩 가압면(211)이 반도체집적회로 칩(90)에 정반대로 대립됨으로써 반도체집적회로 칩(90)의 상면 전역에 균일한 눌러 부착한 압력(가중)을 인가할 수 있다.

얼라이먼트 플레이트(24)의 개구부에는 도3B 및 도3C로 표시되는 바와 같이, 반도체집적회로 칩(90)을 지지가능한 암부(242)가 설치된다. 상기 암부(242)의 선단이 상기 칩의 방향으로 돌출되는 것에 의해 돌출부(241)(가압부재)가 형성되고, 이 돌출부(241)에만, 상기 반도체집적회로 칩(90)에 있어서의 접촉 타겟(13)이 접촉하도록 되어 있다. 돌출부(241)의 상기접촉 타겟(13)과의 접촉면은 특별히 제한되지 않지만, 구형모양으로 형성되어 그 치수는 세로 150미크론, 가로 400미크론으로 된다. 여기에서, 접촉 타겟(13)의 면적은, 땜납 범프(15)가 형성되는 개구부(5)의 면적의 2배 이상으로 할 수 있다. 이 때, 돌출부(241)의 상기접촉 타겟(13)과의 접촉면의 면적도, 접촉 타겟(13)의 면적에 대응해서 상기 개구부(5)의 면적의 2배 이상으로 하면 좋다. 접촉 타겟(13)과 상기 돌출부(241)와의 접촉 면적이 크면 클수록 돌출부(241)에 의해 접촉 타겟(13)이 받는 단위 면적당의 데미지는 적어진다

반도체집적회로 칩(90)에는 폴리이미드에 의한 보호막(14)이 형성되어 있지만, 상기한 바와 같이 돌출부(241)는 접촉 타겟(13)에만 접촉되고, 상기 보호막(14)에는 접촉되지 않기 때문에 상기보호막(14)의 손상이 방지된다.

또한, 상기 돌출부(241)의 선단부 등의 주요부를, 예를 들면, 폴리에테르술폰(Poly-Ether-Sulfon)계 수지 등의 고분자수지(절연체)에 의해 형성할 수 있고, 그 경우에는, 상기 접촉 타겟(13)이 플로팅 상태가 아닐 경우라도 대응가능해진다.

상기 얼라이먼트 플레이트(24)에는 얼라이먼트 플레이트 선압(先押) 기구(62)가 설치되어 있다. 이 얼라이먼트 플레이트처 선압 기구(62)는 얼라이먼트 플레이트(24)에 설치된 테이퍼 모양의 가늘어지는 구배(句配)를 갖는 관통 구멍에 배치된 선압부(621)와 이 선압부(621)를 지지하는 용수철(62)를 포함해서 이루어진다. 선압부(621)의 주면은 상기 얼라이먼트 플레이트(24)에 설치된 테이퍼 모양의 가늘어진 구배와 동등한 구배를 갖는다. 그리고, 이 선압부(621) 상기 관통 구멍에 감합되었을 때에 그 선단부가 약간 돌출해서 상기 풋셔(21)와 당접(當接)하도록 되어 있다. 이것에 의해 커버(22)가 닫혀진 때에는, 얼라이먼트 플레이트(24)보다도 빠르게 선압부(621)가 풋셔(21)에 의해 밀리는 것으로 용수철(62)이 가압되고, 선압부(621)가 약간 밀려 내려진다. 이 선압부(621)가 약간 밀어내려졌기 때문에 풋셔(21)의 칩 가압면(211)이 반도체집적회로 칩(90)의 상면에 접촉하므로써 반도체집적회로 칩(90)에 화살표(611)방향으로 가중이 인가된다. 이것에 의해 반도체집적회로 칩(90)의 땜납 범프(15)가 돌기부(63)(메탈 돌기 전극)에 접촉된다. 이 돌기부(63)는 상기 테이프 회로(25)(도2 참조)에 형성된 패드에 설치되어진 것이다. 상기 패드는 후에 상술하는 바와 같이, 상기 반도체집적회로 칩(90)에 있어서의 복수의 땜납 범프(15)에 대응해서 복수개 형성되고, 상기 땜납 범프(15)가 상기 패드의 돌기부(63)에 접촉되므로써 상기 반도체집적회로 칩(90)과 외부회로(테스터)와의 사이로 각종 신호 교환이 가능하게 된다. 한편, 커버(22)가 열릴 때에는 용수철(622)의 북원력에 의해 얼라이먼트 플레이트(24)가 화살표(612)방향으로 밀어 올려져, 반도체집적회로 칩(90)의 땜납 범프(15)가 상기 테이프 회로(25)의 돌기부(63)로부터 떼어진다. 이러한 의미에서, 상기 얼라이먼트 플레이트(24)에 있어서의 암부(242)를 떼는 기구(61)라고 칭한다.

도4에는 상기 테이프 회로(25)(도2 참조)에 형성된 복수의 패드 중의 한 개가 나타내진다.

상기 테이프 회로(25)의 주면에 형성된 복수의 패드(40)의 각각의 표면에는, 십자형의 슬릿(41)이 설치되므로써 4개의 돌기부(63)가 형성된다. 이들 4개의 돌기부(63)는 땜납 범프(15)와 패드(40)와의 전기적인 접촉 저항을 안정하게 확보하기 위해서 설치된 것이며, 예를 들면, Cu의 표면에 Ni와 Au의 도금을 실시한 금속재료로 구성되어 있다. Ni은 돌기의 강성을 확보하고, Au는 접촉 저항을 낮게 누르는 효과가 있다. 한편, Au도금 상에 또한 로듐 도금을 실시할 수 있고, 그 경우에는, 돌기부(63)와 땜납 범프(15)와의 물리적 또는 화학적인 친화성을 약하게 하는 효과를 기대할 수 있다.

상기 복수개의 돌기부(63)는 그들에 접속되는 땜납 범프의 하단이 패드(40)의 표면과 접촉하는 일이 없도록 그 높이 및 상호 거리가 규정되어 있다. 즉, 도5에 표시되는 바와 같이, 돌기부(63)의 높이를 h, 돌기부(63)에 접촉되는 땜납 범프(15)의 반경을 R, 패드(40)의 평면내에 있어서 돌기부(63)의 엣지와 땜납 범프(15)의 중심C를 지나는 수선과의 사이에서 얻어지는 최대거리를 L로 했을 때, 돌기부(63)의 높이(h) 및 최대거리(L)는 하기식 1

… 식1

로 표시되는 관계가 성립하도록 설정된다.

한편, 실제의 번인 시험을 할때에는 땜납 범프(15)와 돌기부(63)와의 접촉 면적을 확보하기 위해서 땜납 범프(15)를 어느 정도 눌러 찌부러뜨리거나, 시험중의 열로 땜납 범프(15)가 변형하거나 하므로, 돌기부(63)의 높이(h)에 어느 정도의 여유를 갖게 해 두는 것이 바람직하다. 예를 들면, 돌기부(63)의 높이(h) 및 최대거리(L)가 상기의 조건을 만족시키고 있는 경우에서도, 돌기부(63)의 높이(h)가 5㎛로 만족하지 않을 경우에는, 땜납 범프(6)가 눌러 찌부러지거나, 시험중의 열로 변형하거나 했을 때에 그 하단이 서로 인접하는 돌기부(63) 극간(슬릿(41))의 패드(40)표면에 접촉한다. 그 때문에, 번인 시험을 반복하면 돌기부(63), (5)의 극간의 패드(4)표면에 부착된 땜납 재료의 두께가 점차로 두꺼워져 돌기부(63)를 설치한 효과가 얻기 어려워진다. 따라서, 돌기부(63)의 높이(h)는 적어도 5㎛ 이상, 바람직하게는 10㎛ 이상으로 하는 것이 좋다.

도7A에는 상기 반도체집적회로 칩(90)이 소켓(20)에 장착되는 모양이 나타내진다.

도7A에 표시되는 바와 같이, 소켓(20)의 얼라이먼트 플레이트(24)에 반도체집적회로 칩(90)이 적치되어, 그 상태에서 커버(22)가 닫혀지면, 도7B에 나타내지는 바와 같이, 얼라이먼트 플레이트(24)보다도 빠르게 선압부(621)가 풋셔(21)에 의해 밀리는 것으로 용수철(62)이 가압되어서 선압부(621)가 화살표(611) 방향으로 약간 밀어 내려진다. 그리고 도7C에 나타내지는 바와 같이, 상기 선압부(621)가 약간 밀어 내려지기 때문에 풋셔(21)의 칩 가압면(211)이 반도체집적회로 칩(90)의 상면에 접촉하므로써 반도체집적회로 칩(90)에 화살표(611)방향으로 가중이 인가 된다. 이것에 의해 반도체집적회로 칩(90)의 땜납 범프(15)가 돌기부(63)에 접촉된다. 이 상태에서, 외부전원으로부터 반도체집적회로 칩(90)에 전류, 전압을 공급하면서, 반도체집적회로 칩(90)을 100℃ 이상의 고온 분위기중에서 수시간 정도 연속 동작시켜서, 반도체집적회로 칩(90)의 양부(良否)판정이 행하여진다. 이 때, 돌기(5)의 높이 및 땜납 범프(6)와의 거리가 수1을 반족시키도록 규정되어 있기 때문에, 도6에 나타내지는 것과 같이, 패드(40)에 있어서의 돌기부(63)의 엣지가 땜납 범프(15)에 접촉하고, 표면의 엷은 자연산화막(151)을 깨어 땜납 범프(40)내에서 침투한다. 또한, 번인 시험을 몇 번 반복한 후의 돌기부(63)의 표면에는 땜납 범프(15)의 자연산화막(151)을 포함한 고저항의 땜납 잔사(51)가 부착되어 있지만, 돌기부(63)의 엣지가 땜납 범프(15)에 침투되므로써 엣지의 표면의 땜납 잔사(51)는 땜납 범프(15)에 의해 주위에 눌러 밀어 젖혀지므로, 돌기부(63)와 땜납 범프(15)는 상호의 접촉 면적이 충분히 확보된다. 그 때문에 땜납 범프(6)의 표면의 자연산화막(151)이나 돌기부(63)의 표면의 땜납 잔사(51)의 영향으로 돌기부(63)와 땜납 범프(15)와의 접촉 저항이 증가하거나, 분산되거나 하는 적은 없다. 이 효과는 돌기부(63)의 높이(h)가 큰 만큼 현저해진다.

이어서, 반도체집적회로 칩(90)을 다른 칩과 교환하기 위해서 커버(22)가 열리면, 도8에 나타내지는 것과 같이, 용수철(622)의 북원력에 의해 선압부(621)의 선단부에서 얼라이먼트 플레이트(24)가 화살표(612)방향으로 밀어 올려진다. 이 때문에, 돌기부(63)의 엣지가 땜납 범프(15)에 침투되거나, 콘택트 최고 표면 도금의 Au와 범프 전극의 땜납이 물리적 또는 화학적으로 친화함으로써 상기 돌기부(63)와 범프 전극(15)이 접합했을 경우라도, 반도체집적회로 칩(90)의 땜납 범프(15)가 패드(40)의 돌기부(63)로부터 용이하게 떼어진다. 이 떼는 공정에 있어서는, 도3B, 도3C, 도9에 나타내지는 것과 같이, 반도체집적회로 칩(90)의 접촉 타겟(13)에 얼라이먼트 플레이트(24)에 있어서의 암부(242)의 선단의 돌출부(241)가 접촉되고, 반도체집적회로 칩(90)에 있어서의 보호막(14)에는 아무것도 접촉되지 않기 때문에, 이 보호막(14)의 손상이 방지된다. 그리고, 반도체집적회로 칩(90)이 다른 칩과 교환되어, 그 칩에 있어서 상기와 동일한 번인 시험이 행하여진다.

상기 선별공정(S21∼S22)을 거쳐서 양품(良品)으로 선별된 반도체집적회로 칩(90)은 유저로 공급된다. 이 유저가 전자장치의 부품설치용 기판에 상기 반도체집적회로 칩(90)을 설치해서 전자장치를 제조할 시에, 반도체집적회로 칩(90)의 접촉 타겟(13)을 위치 결정용으로 이용할 수 있다. 즉, 접촉 타겟(13)은 도9에 나타내지는 것과 같이 반도체집적회로 칩(90)의 네 구석에 형성되어 있기 때문에, 이 접촉 타겟(13)에 접촉가능한 위치 결정용 마크를 유저의 부품설치용 기판에 형성하고, 그것과 반도체집적회로 칩(90)의 접촉 타겟(13)이 접촉하도록 하므로써 유저의 부품설치용 기판에 반도체집적회로 칩(90)을 설치할 때의 위치 결정을 용이하게 할 수 있다. 예를 들면, 상기 위치 결정용 마크로서, 상기 접촉 타겟(13)에 감합 가능한 볼록부를 부품설치용 기판에 설치할 수 있다.

상기 예에 의하면, 이하의 작용 효과를 얻을 수 있다.

(1) 떼는 기구(61)가 설치되는 것에 의해 커버(22)가 열리면, 도8에 나타내지는 것과 같이, 용수철(622)의 북원력에 의해 얼라이먼트 플레이트(24)가 화살표(612)방향으로 밀어 올려지기 때문에, 돌기부(63)의 엣지가 땜납 범프(15)에 침투되거나, 콘택트 최고 표면 도금의 Au와 범프 전극의 땜납이 물리적 또는 화학적으로 친화함으로써 상기 돌기부(63)와 범프 전극(15)이 접합했을 경우에도, 용수철(622)의 북원력에 의해 얼라이먼트 플레이트(24)가 화살표(612)방향으로 밀어 올려지므로써, 반도체집적회로 칩(90)의 땜납 범프(15)가 패드(40)의 돌기부(63)로부터 용이하게 떼어진다.

(2) 상기(1)의 작용 효과에 의해, 반도체집적회로 칩(90)의 땜납 범프(15)가 패드(40)의 돌기부(63)로부터 용이하게 떼어지기 때문에, 번인 시험에 있어서, 반도체집적회로 칩(90)의 자동 삽발의 용이화를 꾀할 수 있다.

(3)반도체집적회로 칩(90)에는 접촉 타겟(13)이 형성되어, 이 접촉 타겟(13)에, 얼라이먼트 플레이트(24)에 있어서의 암부(242)의 선단의 돌출부(241)가 접촉되어, 반도체집적회로 칩(90)에 있어서의 상기 보호막(14)에는, 아무것도 접촉되지 않기 때문에, 상기 보호막(14)의 손상이 방지된다.

이상 본 발명자에 의해 이루어진 발명을 구체적으로 설명했지만, 본 발명은 그것에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 여러 가지 변경가능한 것은 말할 필요도 없다.

예를 들면, 용수철(622)로 바꾸어서 다른 탄성부재를 적용해도 좋고, 소켓(20)내에 에어를 송출하여 얼라이먼트 플레이트(24)를 밀어 올리도록 해도 좋다.

상기의 예에서는 땜납 범프(15)의 배열 피치를 0.5mm 미만으로 하지만, 그것에 한정되지 않고, 다만, 땜납 범프(15)의 배열 피치가 0.5mm 미만인 경우에는, 진공 패드의 흡인력 부족에 의해, 땜납 범프(15)를 소켓(20)의 패드(40)로부터 벗기는 것이 어려어지는 것을 감안하면, 땜납 범프(15)의 배열 피치가 0.5mm 미만인 경우에 본 발명의 효과가 현저해진다.

상기의 예에서는, 접촉 타겟(13)의 수를 반도체집적회로 칩 1개당 4개로 하고 있지만, 2개 이상 있으면 좋다. 한편, 접촉 타겟(13)의 수가 반도체집적회로 칩 1개당 3개 이상의 경우에는 반도체집적회로 칩(90)의 땜납 범프가 패드(40)의 돌기부(63)로부터 떼어지는 공정(분리 공정)에 있어서 반도체집적회로 칩이 기울지 않고 끝나기 때문에, 복수의 접촉 타겟(13)에서의 가압이 균등하게 되어, 복수의 땜납 범프(15)에의 힘이 걸리는 쪽을 비교적 균일하게 할 수 있다.

상기의 예에서는 범프 전극을 한다고 했으나, 땜납이외의 금속에서 범프 전극을 형성할 수 있다. 범프 전극은 돌기 모양 전극을 의미하고, 랜드·그리드·어레이와 같은 패키지에서는 랜드가 범프 전극에 상당한다.

본원에 개시된 발명은 웨이퍼 레벨 CPS뿐만아니라, BGA 등의 다른 패키지 형태의 반도체집적회로장치의 제조에도 적용할 수 있다. 또한, 본원에 개시된 발명은 멀티칩 모듈(Multi-chip module)에 대표되는 바와 같이 패키지 기판에 반도체 디바이스를 탑재한 전자회로 혹은 전자회로 디바이스의 제조에도 적용하는 것이 가능하다. 예를 들면, 멀티칩 모듈의 패키지 기판에 회로 디바이스로서 복수의 반도체집적회로 칩을 탑재하는 제1공정과, 복수의 반도체집적회로 칩이 탑재된 멀티칩 모듈의 시험을 행하는 제2공정과, 시험을 거친 멀티칩 모듈로부터 양품을 선별하는 제3공정을 포함한다. 이 때, 상기 제3공정은 패키지 기판에 반도체집적회로 칩을 탑재한 멀티칩 모듈을 테스터의 마운트용 소켓에 장착하는 제1 처리와, 장착된 멀티칩 모듈을 가압해서 상기 마운트용 소켓의 패드 전극에 패키지 기판의 외부접속 전극을 가압하면서 상기 마운트용 소켓과의 사이에서 멀티칩 모듈을 동작시키는 제2 처리와 멀티칩 모듈의 동작 종료 후에 해당 멀티칩 모듈에 대한 눌러 부착한 압력을 해제함과 동시에 상기 외부접속 전극을 패드 전극으로부터 이탈시키는 방향으로 멀티칩 모듈을 밀어 올리는 제3 처리를 포함한다. 마운트용 소켓에는 도2 및 도3A에서 설명한 것과 동일한 떼는 기구를 채용하면 좋다. 이것에 의하면, 멀티칩 모듈의 떼기를 용이하게 또한 확실하게 행하는 것이 가능하게 된다. 전자회로 디바이스는 멀티칩 모듈에 한정되지 않는다.

웨이퍼의 형성에 이용되는 고분자수지막으로서는, 열경화성수지 또는 내열성 열경화성수지를 주요 성분으로서 포함하는 것을 적용할 수 있다. 후자에는 폴리이미드계 수지, BCB(BenzoCycloButene)계 수지 등이 포함된다. 또한, 폴리이미드계 수지에는 내열성의 낮은 것도 존재하지만, 번인 시험에 견딜 수 있는 것이면 그것을 적용할 수 있다.

[도1] 본원발명의 1실시예의 반도체집적회로장치의 제조 방법에 있어서의 주요공정의 설명도이다.

[도2] 반도체집적회로장치의 제조 방법에 있어서, 사용되는 소켓의 분해 사시도이다.

[도3A] 도2로 표시되는 소켓을 조립할 수 있는 상태에서의 C-C'선절단 단면 도이다

[도3B] 도3A에 있어서의 떼는 기구의 주요부 평면도이다.

[도3C] 도3B에 있어서, D-D'절단 단면도이다.

[도4] 소켓에 포함되는 패드의 사시도이다.

[도5] 패드에 있어서의 돌기부와 반도체집적회로 칩의 땜납 범프와의 관계 설명도이다.

[도6] 패드에 있어서의 돌기부와 반도체집적회로 칩의 땜납 범프와의 다른 관계 설명도이다.

[도7A] 소켓의 커버가 닫혀진 경우의 설명도이다.

[도7B] 소켓의 커버가 닫혀진 경우의 설명도이다.

[도7C] 소켓의 커버가 닫혀진 경우의 설명도이다.

[도8] 소켓의 커버가 열린 경우의 설명도이다.

[도9] 반도체집적회로 칩에 있어서의 접촉 타겟의 설명도이다.

[도10] 반도체집적회로장치의 일례인 웨이퍼 레벨 CSP의 설명도이다.

[도11] 도10에 있어서의 주요부의 절단 단면도이다.

본 발명은 반도체집적회로장치의 제조에 이용하는데에 적합하다.

Claims

이하의 공정을 포함하는 반도체집적회로장치의 제조 방법:

(a)웨이퍼의 제1의 주면 상에 통상 배선을 형성하는 공정;

(b)상기 통상 배선 상에 복수의 제1의 메탈막 영역 및 제2의 메탈막 영역을 포함하는 재배선을 형성하는 공정;

(c)상기 재배선 상에 고분자수지막을 형성하는 공정;

(d)상기 고분자수지막의 상기 제1의 메탈막 영역 및 제2의 메탈막 영역에 대응하는 부분으로 리소그래피의 수법에 의해 개구를 형성하므로써, 복수의 제1의 메탈 패드 영역 및 제2의 메탈 패드 영역을 형성하는 공정;

(e)상기 제1의 메탈 패드 영역의 각각에 범프를 형성하는 공정;

(f)상기 공정(e) 후, 상기 웨이퍼를 복수의 반도체집적회로 칩으로 분할하는 공정;

(g)분할된 상기 복수의 반도체집적회로 칩 내의 제1의 반도체집적회로 칩의 상기 웨이퍼의 제1의 주면에 대응하는 범프 형성면을 번인(burn-in) 시험용 소켓의 전극면에 대향시켜, 상기 범프 형성면의 복수의 상기 범프와 상기 전극면에 설치된 복수의 메탈 돌기 전극이 서로 눌려 부착된 상태에서 번인 시험을 실행하는 공정;

(h)상기 공정(g) 후, 상기 범프 형성면의 상기 복수의 제2의 메탈 패드 영역내의 적어도 하나의 패드 영역에, 그 영역보다도 좁은 접촉면을 갖는 적어도 하나의 가압부재를 접촉시켜서, 상기 제1의 반도체집적회로 칩과 상기 전극면이 분리된 방향으로 가압하는 것에 의해, 상기 메탈 돌기 전극과 상기 제1의 반도체집적회로 칩의 상기 땜납 범프를 분리시키는 공정.
제1항에 있어서,

상기 고분자수지막은 열경화성수지를 주요한 성분으로서 포함하는 반도체집적회로장치의 제조 방법.
제1항에 있어서,

상기 고분자수지막은 내열성 열경화성수지를 주요한 성분으로서 포함하는 반도체집적회로장치의 제조 방법.
제1항에 있어서,

상기 고분자수지막은 폴리이미드계 수지를 주요한 성분으로서 포함하는 반도체집적회로장치의 제조 방법.
제1항에 있어서,

상기 고분자수지막은 유기계(有機系) 열경화성수지를 주요한 성분으로서 포함하는 반도체집적회로장치의 제조 방법.
제1항에 있어서,

상기 범프의 피치는 500미크론 미만인 반도체집적회로장치의 제조 방법.
제1항에 있어서,

상기 범프는 리소그래피의 수법 또는 인쇄 기술에 의해 형성되는 반도체집적회로장치의 제조 방법.
제1항에 있어서,

상기 범프의 범프 완성시의 칩내 평균 베이스로의 범프 높이(H)와 범프 지름(D)과의 비(H/D)의 백분율은 60％미만인 반도체집적회로장치의 제조 방법.
제1항에 있어서,

상기 제1의 반도체집적회로 칩내의 상기 적어도 하나의 패드 영역의 수가 2개 이상인 반도체집적회로장치의 제조 방법.
제1항에 있어서,

상기 제1의 반도체집적회로 칩에 있어서의 상기 복수의 제2의 메탈 패드 영역내의 적어도 하나의 패드 영역의 수는 3개 이상인 반도체집적회로장치의 제조 방법.
제1항에 있어서,

상기 제1의 반도체집적회로 칩에 있어서의 상기 복수의 제2의 메탈 패드 영역내의 적어도 하나의 패드 영역은 상기 제1의 반도체집적회로 칩의 상기 범프 형성면의 칩 주변부에 설치되어 있는 반도체집적회로장치의 제조 방법.
제1항에 있어서,

상기 제1의 반도체집적회로 칩에 있어서의 상기 복수의 제2의 메탈 패드 영역내의 적어도 하나의 패드 영역은 상기 제1의 반도체집적회로 칩의 상기 범프 형성면의 칩 코너부에 설치되어 있는 반도체집적회로장치의 제조 방법.
제1항에 있어서,

상기 제1의 반도체집적회로 칩에 있어서의 상기 복수의 제2의 메탈 패드 영역내의 적어도 하나의 패드 영역은 전기적으로 플로팅의 상태로 되어 있는 반도체집적회로장치의 제조 방법.
제1항에 있어서,

단일(單一)의 상기 제2의 메탈 패드 영역의 면적은 단일의 상기 제1의 메탈 패드 영역의 면적보다 큰 반도체집적회로장치의 제조 방법.
제1항에 있어서,

단일의 상기 제2의 메탈 패드 영역의 면적은 단일의 상기 제1의 메탈 패드 영역의 면적의 2배 이상인 반도체집적회로장치의 제조 방법.
제1항에 있어서,

단일의 상기 제2의 메탈 패드 영역의 면적은 단일의 상기 제1의 메탈 패드 영역의 면적의 3배 이상인 반도체집적회로장치의 제조 방법.
제1항에 있어서,

단일의 상기 가압부재의 상기 접촉면의 면적은 단일의 상기 제1의 메탈 패드 영역의 면적의 2배 이상인 반도체집적회로장치의 제조 방법.
제1항에 있어서,

상기 가압부재는 상기 고분자수지막의 상면에는 접촉하지 않는 반도체집적회로장치의 제조 방법.
제1항에 있어서,

상기 메탈 돌기 전극은 니켈을 주요한 성분으로 하는 심재상(心材上)에 금을 주요 성분으로 하는 도금이 실시되어 있는 반도체집적회로장치의 제조 방법.
제1항에 있어서,

상기 메탈 돌기 전극은 상기 금을 주요한 성분으로 하는 도금층 상에 로듐 도금이 더 실시되어 있는 반도체집적회로장치의 제조 방법.