KR20060099663A - 액정 표시장치의 구동장치 및 방법 - Google Patents

Abstract

본 발명은 디지털 데이터의 계조에 따라 공통전압을 보상하여 화질을 개선할 수 있도록 한 액정 표시장치의 구동장치 및 방법에 관한 것이다.

본 발명에 따른 액정 표시장치의 구동장치는 화소전극과 공통전극 간의 전압에 의해 액정을 구동시켜 화상을 표시하는 액정패널과, 입력되는 데이터에 대응되는 아날로그 영상신호를 상기 화소전극에 공급하는 데이터 드라이버와, 상기 데이터의 계조값에 따라 서로 다른 공통전압을 상기 아날로그 영상신호와 동기되도록 상기 공통전극에 공급하기 위한 공통전압 공급부를 구비하는 것을 특징으로 한다.

이러한 구성에 의하여 본 발명은 1수평라인분의 디지털 데이터 중 가장 많은 범위의 계조에 대응되는 킥백 전압을 공통전압에 보상함으로써 디지털 데이터의 계조에 따른 킥백 전압의 차이로 인한 화질 저하를 방지할 수 있다. 따라서, 본 발명은 디지털 데이터의 계조에 따른 킥백 전압의 차이로 인하여 발생되는 잔상을 최소화할 수 있다.

공통전압, 킥백전압, 카운터, 계조값, 플리커, 잔상

Description

액정 표시장치의 구동장치 및 방법{APPARATUS AND METHOD FOR DRIVING LIQUID CRYSTAL DISPLAY DEVICE}

도 1은 관련기술에 따른 액정 표시장치의 구동장치를 나타내는 도면.

도 2는 도 1에 도시된 공통전압 생성부를 나타내는 회로도.

도 3은 본 발명의 실시 예에 따른 액정 표시장치의 구동장치를 나타내는 도면.

도 4는 도 3에 도시된 데이터 검출부를 나타내는 도면.

도 5는 도 4에 도시된 보상신호 생성부를 나타내는 도면.

도 6은 도 3에 도시된 공통전압 보상부를 나타내는 도면.

도 7은 도 6에 도시된 공통전압 출력부를 나타내는 도면.

도 8은 도 3에 도시된 공통전극에 공급되는 공통전압을 나타내는 파형도.

< 도면의 주요 부분에 대한 부호설명 >

2,102 : 액정패널 4,104 : 데이터 드라이버

6,106 : 게이트 드라이버 8,108 : 타이밍 제어부

10 : 공통전압 생성부 110 : 공통전압 공급부

112 : 기준 공통전압 생성부 120 : 데이터 검출부

122 : 계조범위 설정부 124 : 카운터부

126 : 보상신호 생성부 130 : 공통전압 보상부

150,152,154 : 비교기 151,153,162,164,168 : 멀티플렉서

160 : 보상전압 생성부 168 : 공통전압 출력부

170 : 기준 공통전압 저장부 172 : 보상전압 저장부

본 발명은 액정 표시장치에 관한 것으로, 특히 디지털 데이터의 계조에 따라 공통전압을 보상하여 화질을 개선할 수 있도록 한 액정 표시장치의 구동장치 및 방법에 관한 것이다.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 대두되고 있다. 이러한 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display) 등이 있다.

평판 표시장치 중 액정 표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시장치는 액정셀을 가지는 액정패널과 액정패널을 구동하기 위한 구동회로를 구비한다. 구동회로는 화상정보가 액정패널에 표시되도록 액정셀을 구동한다.

도 1을 참조하면, 관련기술에 따른 액정 표시장치의 구동장치는 액정셀을 형 성하기 위해 수직으로 교차하는 복수의 데이터 라인(DL1 내지 DLm)과 복수의 게이트 라인(GL1 내지 GLm)을 가지며, 화소전극과 공통전극 간의 전압에 의해 액정을 구동시켜 화상을 표시하는 액정패널(2)과; 데이터 라인들(DL1 내지 DLm)에 디지털 데이터를 공급하기 위한 데이터 드라이버(4)와; 게이트 라인들(GL1 내지 GLn)에 스캔펄스를 공급하기 위한 게이트 드라이버(6)와; 데이터 및 게이트 드라이버(4, 6)의 구동 타이밍을 제어하기 위한 타이밍 제어부(8)와; 액정패널(2)의 공통전극에 공통전압(Vcom)을 공급하기 위한 공통전압 생성부(10)를 구비한다.

액정패널(2)은 n개의 게이트 라인들(GL1 내지 GLn)과 m개의 데이터 라인들(DL1 내지 DLm)에 의해 정의되는 영역마다 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)에 접속되는 액정셀들을 구비한다. 박막 트랜지스터(TFT)는 게이트 라인(GL1 내지 GLn)으로부터의 스캔펄스에 응답하여 데이터 라인(DL1 내지 DLm)으로부터의 디지털 데이터를 액정셀로 공급한다. 액정셀은 액정을 사이에 두고 대면하는 공통전극과 박막 트랜지스터(TFT)에 접속된 화소전극으로 구성되므로 등가적으로 액정 커패시터(Clc)로 표시될 수 있다. 이러한 액정셀은 액정 커패시터(Clc)에 충전된 디지털 데이터를 다음 디지털 데이터가 충전될 때까지 유지시키기 위하여 이전단 게이트 라인에 접속된 스토리지 커패시터(Cst)를 포함한다.

이와 같은, 액정패널(2)은 액정셀별로 디지털 데이터에 따라 화소전극과 공통전극 사이의 액정 배열상태가 변화되어 광투과율을 조절함으로써 원하는 화상을 표시하게 된다. 이때, 액정셀에 같은 방향의 전계가 계속해서 인가되면 액정이 열화되기 때문에 액정의 열화를 방지하기 위해 디지털 데이터를 공통전극에 대해 정 극성 및 부극성으로 반복되도록 구동하는 반전 구동방식으로 구동하게 된다. 여기서, 공통전극에 공급되는 공통전압(Vcom)은 정극성 및 부극성의 디지털 데이터의 중간 레벨을 설정한다.

타이밍 제어부(8)는 외부로부터 공급되는 소스 데이터(RGB)를 액정패널(2)의 구동에 알맞도록 정렬하여 데이터 드라이버(4)에 공급한다. 또한, 타이밍 제어부(8)는 외부로부터 입력되는 메인클럭(MCLK)과 수평 및 수직 동기신호(Hsync, Vsync)를 이용하여 데이터 제어신호(DCS)와 게이트 제어신호(GCS)를 생성하여 데이터 드라이버(4)와 게이트 드라이버(6) 각각의 구동 타이밍을 제어한다.

게이트 드라이버(6)는 타이밍 제어부(8)로부터의 게이트 제어신호(GCS) 중 게이트 스타트 펄스(GSP)와 게이트 쉬프트 클럭(GSC)에 응답하여 스캔펄스 즉, 게이트 하이펄스를 순차적으로 생성하는 쉬프트 레지스터를 포함한다. 이 스캔펄스에 응답하여 박막 트랜지스터(TFT)는 턴-온된다. 이 박막 트랜지스터(TFT)가 턴-온될 때, 데이터 라인들(DL1 내지 DLm) 상의 디지털 데이터는 액정셀(Clc)의 화소전극에 공급된다.

데이터 드라이버(4)는 타이밍 제어부(8)로부터 공급되는 데이터 제어신호(DCS)에 따라 타이밍 제어부(8)로부터의 디지털 데이터(Data)를 아날로그 신호인 비디오 디지털 데이터로 변환하여 게이트 라인들(GL1 내지 GLn)에 스캔펄스가 공급되는 1수평 주기마다 1수평 라인분의 디지털 데이터를 데이터 라인들(DL1 내지 DLm)로 공급한다. 즉, 데이터 드라이버(4)는 디지털 데이터(Data)의 계조값에 따라 소정 레벨을 가지는 감마전압을 선택하고, 선택된 감마전압을 데이터 라인들 (DL1 내지 DLm)로 공급한다.

공통전압 생성부(10)는 상기 공통전압(Vcom)을 생성하고, 생성된 공통전압(Vcom)을 액정 캐패시터(Clc)의 일측전극인 공통전극에 공급한다.

이를 위해, 공통전압 생성부(10)는 도 2에 도시된 바와 같이 입력전압(VDD)과 기저전압 사이에 직렬 접속된 제 1 저항(R1)과 제 2 저항(R2) 및 가변저항(VR)과, 제 1 저항(R1)과 제 2 저항(R2) 사이인 분압노드(N1)와 기저전압 사이에 접속된 커패시터(C)를 구비한다.

제 1 저항(R1)과 제 2 저항(R2) 및 가변저항(VR)은 자신의 저항값에 의해 입력전압(VDD)을 분압하여 분압노드(N1)에 공급한다. 이때, 가변저항(VR)의 저항값은 원하는 공통전압(Vcom)이 분압노드(N1) 상에 생성되도록 한다. 이에 따라, 분압노드(N1)에서는 제 1 저항(R1)과 제 2 저항(R2) 및 가변저항(VR)의 저항값에 의해 설정되어 일정한 전압으로 고정된 공통전압(Vcom)이 출력된다.

커패시터(C)는 분압노드(N1)로부터 출력되는 공통전압(Vcom)을 안정화시키는 역할을 한다.

이와 같은 관련기술에 따른 액정 표시장치의 구동장치는 고정된 전압레벨을 가지는 공통전압(Vcom)을 액정패널(2)의 공통전극에 공급하기 때문에 공통전압(Vcom)의 레벨이 정극성 또는 부극성 쪽으로 치우치게 될 경우 액정셀에 충전되는 전압의 값이 달라져서 플리커 현상 및 잔상이 발생하게 된다. 즉, 액정의 특성으로 인하여 디지털 데이터의 각 계조에 따라 킥백(Kick Back) 현상이 모두 다르기 때문에 최적의 공통전압(Vcom)이 각 계조마다 다르게 된다.

구체적으로, 박막 트랜지스터(TFT)가 온(On) 상태로 된 경우에 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)에 인가된 전압은 박막 트랜지스터(TFT)가 오프(Off) 상태로 된 후에도 계속 지속되어야 한다. 그러나, 박막 트랜지스터(TFT)의 게이트 전극과 소스 전극 사이에 있는 기생 커패시터(Cgs)로 인하여 화소전극에 인가된 전압이 왜곡되는 킥백 전압(ΔVp)이 생성하게 된다. 이 킥백 전압(ΔVp)은 아래의 수학식 1로 구해진다.

수학식 1에 있어서, ΔVg는 게이트 전압의 변화량, 즉 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 차이다. 또한, Von, Voff, Cst, Cgs는 박막 트랜지스터의 특성이므로 디지털 데이터의 모든 계조에서 일정하게 된다. 그리고, 액정 커패시터(Clc)는 아래의 수학식 2와 같이 구해진다.

수학식 2에 있어서, ε는 액정의 유전율이고, εo는 진공의 유전율이고, A는 커패시터 전극의 단면적이고, D는 커패시터 전극간의 거리이다. 또한, α는 분자 분극(Molecular Polarization)이고, β는 액정 분자의 길이축 방향으로부터의 벗어 난 각도이고, μ는 쌍극자 모멘트이고, S는 액정의 분자 배열 정렬 정도(Nematic Order Parameter)이다.

이러한, 수학식 2에서 보는 바와 같이 εo, A, D는 디지털 데이터의 계조에 상관없이 일정하게 된다.

이와 같이, 수학식 1 및 2에서 보는 바와 같이 디지털 데이터의 계조마다 킥백 전압(ΔVp)이 다른 이유는 디지털 데이터의 계조마다 β이 다르기 때문이다.

따라서, 관련기술에 따른 액정 표시장치는 공통전압(Vcom)의 레벨이 특정전압으로 고정되어 있기 때문에 디지털 데이터의 계조에 따른 서로 다른 킥백 현상으로 인한 플리커 현상 및 잔상이 발생하게 된다.

따라서 상기와 같은 문제점을 해결하기 위하여, 본 발명은 디지털 데이터의 계조에 따라 공통전압을 보상하여 화질을 개선할 수 있도록 한 액정 표시장치의 구동장치 및 방법을 제공하는 데 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 실시 예에 따른 액정 표시장치의 구동장치는 화소전극과 공통전극 간의 전압에 의해 액정을 구동시켜 화상을 표시하는 액정패널과, 입력되는 데이터에 대응되는 아날로그 영상신호를 상기 화소전극에 공급하는 데이터 드라이버와, 상기 데이터의 계조값에 따라 서로 다른 공통전압을 상기 아날로그 영상신호와 동기되도록 상기 공통전극에 공급하기 위한 공통전압 공급부를 구비하는 것을 특징으로 한다.

상기 구동장치에서 상기 공통전압은 1수평 동기기간 단위의 상기 데이터의 계조값에 따라 서로 다른 것을 특징으로 한다.

상기 구동장치에서 상기 공통전압 공급부는 1수평 동기기간의 상기 데이터 중 가장 많은 계조값을 가지는 데이터의 킥백 전압에 대응되는 보상전압을 상기 공통전압에 보상하는 것을 특징으로 한다.

본 발명의 실시 예에 따른 액정 표시장치의 구동방법은 화소전극과 공통전극 간의 전압에 의해 액정을 구동시켜 화상을 표시하는 액정패널의 구동방법에 있어서, 입력되는 데이터에 대응되는 아날로그 영상신호를 상기 화소전극에 공급하는 단계와, 상기 데이터의 계조값에 따라 서로 다른 공통전압을 생성하는 단계와, 상기 아날로그 영상신호와 동기되도록 상기 공통전압을 상기 공통전극에 공급하는 단계를 포함하는 것을 특징으로 한다.

상기 구동방법에서 상기 공통전압은 1수평 동기기간 단위의 상기 데이터의 계조값에 따라 서로 다른 것을 특징으로 한다.

상기 구동방법에서 상기 공통전압은 1수평 동기기간의 상기 데이터 중 가장 많은 계조값을 가지는 데이터의 킥백 전압에 대응되는 보상전압이 혼합되는 것을 특징으로 한다.

이하에서, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.

도 3은 본 발명의 실시 예에 따른 액정 표시장치를 개략적으로 나타내는 도면이다.

도 3을 참조하면, 본 발명의 실시 예에 따른 액정 표시장치의 구동장치는 액정셀을 형성하기 위해 수직으로 교차하는 복수의 데이터 라인(DL1 내지 DLm)과 복수의 게이트 라인(GL1 내지 GLm)을 가지며, 화소전극과 공통전극 간의 전압에 의해 액정을 구동시켜 화상을 표시하는 액정패널(102)과; 입력되는 디지털 데이터(Data)의 계조값에 대응되는 아날로그 영상신호를 발생하여 데이터 라인들(DL1 내지 DLm)을 통해 화소전극에 공급하는 데이터 드라이버(104)와, 게이트 라인들(GL1 내지 GLn)에 스캔펄스를 공급하기 위한 게이트 드라이버(106)와; 디지털 데이터(Data)를 정렬하여 데이터 드라이버(104)에 공급하고 데이터 드라이버(104) 및 게이트 드라이버(106)의 구동 타이밍을 제어하기 위한 타이밍 제어부(108)와; 디지털 데이터(Data)의 계조값에 따라 공통전극에 공급되는 서로 다른 공통전압(Vcom)을 공급하기 위한 공통전압 공급부(110)를 구비한다.

액정패널(102)은 n개의 게이트 라인들(GL1 내지 GLn)과 m개의 데이터 라인들(DL1 내지 DLm)에 의해 정의되는 영역에 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)에 접속되는 액정셀들을 구비한다. 박막 트랜지스터(TFT)는 게이트 라인(GL1 내지 GLn)으로부터의 스캔펄스에 응답하여 데이터 라인(DL1 내지 DLm)으로부터의 아날로그 영상신호를 액정셀로 공급한다. 액정셀은 액정을 사이에 두고 대면하는 공통전극과 박막 트랜지스터(TFT)에 접속된 화소전극으로 구성되므로 등가적으로 액정 커패시터(Clc)로 표시될 수 있다. 이러한 액정셀은 액정 커패시터(Clc)에 충전된 아날로그 영상신호를 다음 아날로그 영상신호가 충전될 때까지 유지시키기 위하여 이전단 게이트 라인에 접속된 스토리지 커패시터(Cst)를 포함한 다.

이와 같은, 액정패널(102)은 액정셀별로 디지털 데이터에 따라 화소전극과 공통전극 사이의 액정 배열상태가 변화되어 광투과율을 조절함으로써 원하는 화상을 표시하게 된다. 이때, 액정셀에 같은 방향의 전계가 계속해서 인가되면 액정이 열화되기 때문에 액정의 열화를 방지하기 위해 아날로그 영상신호를 공통전극에 대해 정극성 및 부극성으로 반복되도록 구동하는 반전 구동방식으로 구동하게 된다. 여기서, 공통전극에 공급되는 공통전압(Vcom)은 정극성 및 부극성의 디지털 데이터의 중간 레벨을 설정한다.

타이밍 제어부(108)는 외부로부터 공급되는 소스 데이터(RGB)를 액정패널(102)에 알맞도록 정렬하고 정렬된 디지털 데이터(Data)를 데이터 드라이버(104) 및 데이터 검출부(120)에 공급한다. 또한, 타이밍 제어부(108)는 외부로부터 입력되는 메인클럭(MCLK)과 수평 및 수직 동기신호(Hsync, Vsync)를 이용하여 데이터 제어신호(DCS)와 게이트 제어신호(GCS)를 생성하여 데이터 드라이버(104)와 게이트 드라이버(106) 각각의 구동 타이밍을 제어한다.

게이트 드라이버(106)는 타이밍 제어부(108)로부터의 게이트 제어신호(GCS) 중 게이트 스타트 펄스(GSP)와 게이트 쉬프트 클럭(GSC)에 응답하여 스캔펄스 즉, 게이트 하이펄스를 순차적으로 생성하는 쉬프트 레지스터를 포함한다. 이 스캔펄스에 응답하여 박막 트랜지스터(TFT)는 턴-온된다. 이 박막 트랜지스터(TFT)가 턴-온될 때, 데이터 라인들(DL1 내지 DLm) 상의 디지털 데이터는 액정셀(Clc)의 화소전극에 공급된다.

데이터 드라이버(104)는 타이밍 제어부(108)로부터 공급되는 데이터 제어신호(DCS)에 따라 타이밍 제어부(108)로부터의 디지털 데이터(Data)를 아날로그 영상신호로 변환하여 게이트 라인들(GL1 내지 GLn)에 스캔펄스가 공급되는 1수평 주기마다 1수평 라인분의 아날로그 영상신호를 데이터 라인들(DL1 내지 DLm)로 공급한다. 즉, 데이터 드라이버(104)는 디지털 데이터(Data)의 계조값에 따라 소정 레벨을 가지는 감마전압을 아날로그 영상신호로 선택하여 데이터 라인들(DL1 내지 DLm)에 공급한다.

공통전압 공급부(110)는 기준 공통전압(Vcomr)을 생성하는 기준 공통전압 생성부(112)와, 타이밍 제어부(108)로부터 공급되는 디지털 데이터(Data)의 계조값을 검출하여 제 1 내지 제 3 보상신호(Cs1 내지 Cs3)를 생성하는 데이터 검출부(120)와, 제 1 내지 제 3 보상신호(Cs1 내지 Cs3)에 따라 보상전압을 기준 공통전압(Vcomr)에 보상하여 보상된 공통전압(Vcom)을 공통전극에 공급하는 공통전압 보상부(130)를 구비한다.

기준 공통전압 생성부(112)는 도 2에 도시된 바와 같이 입력전압(VDD)과 기저전압 사이에 직렬 접속된 제 1 저항(R1)과 제 2 저항(R2) 및 가변저항(VR)과, 제 1 저항(R1)과 제 2 저항(R2) 사이인 분압노드(N1)와 기저전압 사이에 접속된 커패시터(C)를 이용하여 기준 공통전압(Vcomr)을 생성한다. 이러한, 기준 공통전압 생성부(112)에 대한 상세한 설명은 도 2에 대한 설명으로 대신하기로 한다.

데이터 검출부(120)는 타이밍 제어부(108)로부터 1수평 동기 기간 단위로 공급되는 디지털 데이터(Data)의 계조값을 이용하여 제 1 내지 제 3 보상신호(Cs1 내 지 Cs3)를 생성하게 된다. 여기서, 타이밍 제어부(108)로부터 데이터 드라이버(104) 및 데이터 검출부(120)에 공급되는 디지털 데이터(Data)는 6비트인 것으로 가정하여 설명하기로 한다.

구체적으로, 데이터 검출부(120)는 도 4에 도시된 바와 같이 타이밍 제어부(108)로부터 상위 2비트 디지털 데이터(Data_D5, Data_D4)가 입력되는 제 1 및 제 2 데이터 입력라인(121a, 121b)에 접속된 계조범위 설정부(122)와, 계조범위 설정부(122)로부터의 출력신호를 카운터하는 카운터부(124)와, 카운터부(124)로부터의 출력신호(Cg1 내지 Cg4)에 따라 제 1 내지 제 3 보상신호(Cs1 내지 Cs3)를 생성하는 보상신호 생성부(126)를 구비한다.

계조범위 설정부(122)는 제 1 및 제 2 데이터 입력라인(121a, 121b) 각각에 접속된 제 1 내지 제 4 논리 게이트(1221 내지 1224)를 구비한다.

제 1 내지 제 4 논리 게이트(1221 내지 1224) 각각은 제 1 데이터 입력라인(121a)과 제 2 데이터 입력라인(121b)에 제 1 및 제 2 입력단자와, 카운터부(124)에 접속된 출력단자를 포함한다. 여기서, 제 1 내지 제 4 논리 게이트(1221 내지 1224) 각각은 논리 곱(AND) 게이트이다. 이러한, 제 1 내지 제 4 논리 게이트(1221 내지 1224) 각각은 제 1 및 제 2 데이터 입력라인(121a, 121b)에 입력되는 상위 2비트 디지털 데이터(Data_D5, Data_D4)를 논리 곱(AND) 연산하여 카운터부(124)에 공급한다.

제 1 논리 게이트(1221)의 제 1 및 제 2 입력단자 각각에는 인버터가 설치된다. 이에 따라, 제 1 논리 게이트(1221)는 상위 2비트 디지털 데이터(Data_D5, Data_D4)가 '00'일 경우 하이 상태의 제 1 출력신호(g1)를 출력하게 된다. 즉, 제 1 논리 게이트(1221)는 64계조의 디지털 데이터(Data) 중 0 ~ 15 범위의 계조값을 가지는 디지털 데이터(Data)일 경우에만 하이 상태의 제 1 출력신호(g1)를 출력하게 된다.

제 2 논리 게이트(1222)의 제 1 입력단자에는 인버터가 설치된다. 이에 따라, 제 2 논리 게이트(1222)는 상위 2비트 디지털 데이터(Data_D5, Data_D4)가 '01'일 경우 하이 상태의 제 2 출력신호(g2)를 출력하게 된다. 즉, 제 2 논리 게이트(1222)는 64계조의 디지털 데이터(Data) 중 16 ~ 31 범위의 계조값을 가지는 디지털 데이터(Data)일 경우에만 하이 상태의 제 2 출력신호(g2)를 출력하게 된다.

제 3 논리 게이트(1223)의 제 2 입력단자에는 인버터가 설치된다. 이에 따라, 제 3 논리 게이트(1223)는 상위 2비트 디지털 데이터(Data_D5, Data_D4)가 '10'일 경우 하이 상태의 제 3 출력신호(g3)를 출력하게 된다. 즉, 제 3 논리 게이트(1223)는 64계조의 디지털 데이터(Data) 중 32 ~ 47 범위의 계조값을 가지는 디지털 데이터(Data)일 경우에만 하이 상태의 제 3 출력신호(g3)를 출력하게 된다.

제 4 논리 게이트(1224)는 상위 2비트 디지털 데이터(Data_D5, Data_D4)가 '11'일 경우 하이 상태의 제 4 출력신호(g4)를 출력하게 된다. 즉, 제 4 논리 게이트(1224)는 64계조의 디지털 데이터(Data) 중 48 ~ 63 범위의 계조값을 가지는 디지털 데이터(Data)일 경우에만 하이 상태의 제 4 출력신호(g4)를 출력하게 된다.

카운터부(124)는 제 1 내지 제 4 논리 게이트(1221 내지 1224) 각각의 출력단자에 접속되는 제 1 내지 제 4 카운터(1241 내지 1244)를 포함한다.

제 1 카운터(1241)는 제 1 논리 게이트(1221)로부터 공급되는 하이 상태의 제 1 출력신호(g1)를 카운터하고, 카운터된 제 1 카운터값(Cg1)을 보상신호 생성부(126)에 공급한다.

제 2 카운터(1242)는 제 2 논리 게이트(1222)로부터 공급되는 하이 상태의 제 2 출력신호(g2)를 카운터하고, 카운터된 제 2 카운터값(Cg2)을 보상신호 생성부(126)에 공급한다.

제 3 카운터(1243)는 제 3 논리 게이트(1223)로부터 공급되는 하이 상태의 제 3 출력신호(g3)를 카운터하고, 카운터된 제 3 카운터값(Cg3)을 보상신호 생성부(126)에 공급한다.

제 4 카운터(1244)는 제 4 논리 게이트(1224)로부터 공급되는 하이 상태의 제 4 출력신호(g4)를 카운터하고, 카운터된 제 4 카운터값(Cg4)을 보상신호 생성부(126)에 공급한다.

보상신호 생성부(126)는 제 1 내지 제 4 카운터(1241 내지 1244) 각각으로부터 공급되는 제 1 내지 4 카운터값(Cg1 내지 Cg4)을 서로 비교하여 제 1 내지 제 3 보상신호(Cs1 내지 Cs3)를 생성한다.

이를 위해, 보상신호 생성부(126)는 도 5에 도시된 바와 같이 제 1 및 제 2 카운터(1241, 1242)로부터의 제 1 및 제 2 카운터값(Cg1, Cg2)을 비교하여 제 1 보상신호(Cs1)를 생성하는 제 1 비교기(150)와, 제 1 보상신호(Cs1)에 따라 제 1 및 제 2 카운터값(Cg1, Cg2) 중 어느 하나를 선택하여 출력하는 제 1 멀티플렉서(151)와, 제 3 및 제 4 카운터(1243, 1244)로부터의 제 3 및 제 4 카운터값(Cg3, Cg4)을 비교하여 제 2 보상신호(Cs2)를 생성하는 제 2 비교기(152)와, 제 2 보상신호(Cs2)에 따라 제 3 및 제 4 카운터값(Cg3, Cg4) 중 어느 하나를 선택하여 출력하는 제 2 멀티플렉서(153)와, 제 1 및 제 2 멀티플렉서(151, 153) 각각으로부터의 출력신호를 비교하여 제 3 보상신호(Cs3)를 생성하는 제 3 비교기(154)를 구비한다.

제 1 비교기(150)는 제 2 카운터(1242)로부터의 제 2 카운터값(Cg2)이 제 1 카운터(1241)로부터의 제 1 카운터값(Cg1)보다 클 경우 하이 상태의 제 1 보상신호(Cs1)를 생성하고, 그렇지 않은 경우에는 로우 상태의 제 1 보상신호(Cs1)를 생성하여 제 1 멀티플렉서(151) 및 공통전압 보상부(130)에 공급한다.

제 1 멀티플렉서(151)는 제 1 비교기(150)로부터 하이 상태의 제 1 보상신호(Cs1)가 공급될 경우 제 2 카운터(1242)로부터의 제 2 카운터값(Cg2)을 제 3 비교기(154)에 공급하고, 제 1 비교기(150)로부터 로우 상태의 제 1 보상신호(Cs1)가 공급될 경우 제 1 카운터(1241)로부터의 제 1 카운터값(Cg1)을 제 3 비교기(154)에 공급한다.

제 2 비교기(152)는 제 4 카운터(1244)로부터의 제 4 카운터값(Cg4)이 제 3 카운터(1243)로부터의 제 3 카운터값(Cg3)보다 클 경우 하이 상태의 제 2 보상신호(Cs2)를 생성하고, 그렇지 않은 경우에는 로우 상태의 제 2 보상신호(Cs2)를 생성하여 공통전압 보상부(130)에 공급한다.

제 2 멀티플렉서(153)는 제 2 비교기(152)로부터 하이 상태의 제 2 보상신호(Cs2)가 공급될 경우 제 4 카운터(1244)로부터의 제 4 카운터값(Cg4)을 제 3 비교기(154)에 공급하고, 제 2 비교기(152)로부터 로우 상태의 제 2 보상신호(Cs2)가 공급될 경우 제 3 카운터(1243)로부터의 제 3 카운터값(Cg3)을 제 3 비교기(154)에 공급한다.

제 3 비교기(154)는 제 2 멀티플렉서(153)로부터의 출력신호가 제 1 멀티플렉서(151)로부터의 출력신호보다 클 경우 하이 상태의 제 3 보상신호(Cs3)를 생성하여 공통전압 보상부(130)에 공급하고, 그렇지 않은 경우에는 로우 상태의 제 3 보상신호(Cs3)를 생성하여 공통전압 보상부(130)에 공급한다.

공통전압 보상부(130)는 도 6에 도시된 바와 같이 입력되는 입력전압(Vin)을 이용하여 서로 다른 제 1 내지 제 4 보상전압(Vc1 내지 Vc4)을 생성하는 보상전압 생성부(160)와, 제 1 보상신호(Cs1)에 따라 제 1 및 제 2 보상전압(Vc1, Vc2) 중 어느 하나를 선택하여 출력하는 제 3 멀티플렉서(162)와, 제 2 보상신호(Cs2)에 따라 제 3 및 제 4 보상전압(Vc3, Vc4) 중 어느 하나를 선택하여 출력하는 제 4 멀티플렉서(164)와, 제 3 보상신호(Cs3)에 따라 제 3 및 제 4 멀티플렉서(162, 164)로부터의 출력신호 중 어느 하나를 보상전압(Vgray)으로 선택하여 출력하는 제 5 멀티플렉서(166)와, 제 5 멀티플렉서(166)로부터의 보상전압(Vgray)을 기준 공통전압(Vcomr)에 보상하여 액정패널(102)의 공통전극에 공급하는 공통전압 출력부(168)를 구비한다.

보상전압 생성부(160)는 계조범위 설정부(122)에 의해 설정되는 디지털 데이터의 각 계조범위에 대응되는 킥백 전압(ΔVp)을 보상하기 위한 서로 다른 전압레벨을 가지는 제 1 내지 제 4 보상전압(Vc1 내지 Vc4)을 생성한다. 한편, 제 1 내지 제 4 보상전압(Vc1 내지 Vc4)은 디지털 데이터(Data)의 계조값에 따라 발생되는 킥백 전압(ΔVp)을 고려하여 설정된다. 예를 들어, 제 1 내지 제 4 보상전압(Vc1 내지 Vc4)은 6비트 디지털 데이터(Data)의 계조값에 따른 킥백 전압(ΔVp)에 의해 아래의 표 1과 같이 설정될 수 있다.

디지털 데이터의 계조(Gray) 범위	킥백 전압(ΔVp)	보상전압(Vgray)
0 ~ 15 계조	0.7V	0.7V(Vc1)
16 ~ 31 계조	0.8V	0.8V(Vc2)
32 ~ 47 계조	0.9V	0.9V(Vc3)
48 ~ 63 계조	1.0V	1.0V(Vc4)

제 3 멀티플렉서(162)는 보상신호 생성부(126)로부터 하이 상태의 제 1 보상신호(Cs1)가 입력될 경우 보상전압 생성부(160)로부터의 제 1 및 제 2 보상전압(Vc1, Vc2) 중 제 2 보상전압(Vc2)을 선택하여 제 5 멀티플렉서(166)에 공급한다. 그리고, 제 3 멀티플렉서(162)는 보상신호 생성부(126)로부터 로우 상태의 제 1 보상신호(Cs1)가 입력될 경우 보상전압 생성부(160)로부터의 제 1 및 제 2 보상전압(Vc1, Vc2) 중 제 1 보상전압(Vc1)을 선택하여 제 5 멀티플렉서(166)에 공급한다.

제 4 멀티플렉서(164)는 보상신호 생성부(126)로부터 하이 상태의 제 2 보상신호(Cs2)가 입력될 경우 보상전압 생성부(160)로부터의 제 3 및 제 4 보상전압(Vc3, Vc4) 중 제 4 보상전압(Vc4)을 선택하여 제 5 멀티플렉서(166)에 공급한다. 그리고, 제 4 멀티플렉서(164)는 보상신호 생성부(126)로부터 로우 상태의 제 2 보상신호(Cs2)가 입력될 경우 보상전압 생성부(160)로부터의 제 3 및 제 4 보상전압(Vc3, Vc4) 중 제 3 보상전압(Vc3)을 선택하여 제 5 멀티플렉서(166)에 공급한다.

제 5 멀티플렉서(166)는 보상신호 생성부(126)로부터 하이 상태의 제 3 보상신호(Cs3)가 공급될 경우 제 4 멀티플렉서(164)로부터의 출력신호를 보상전압(Vgray)으로 선택하여 공통전압 출력부(168)에 공급한다. 그리고, 제 5 멀티플렉서(166)는 보상신호 생성부(126)로부터 로우 상태의 제 3 보상신호(Cs3)가 공급될 경우 제 3 멀티플렉서(162)로부터의 출력신호를 보상전압(Vgray)으로 선택하여 공통전압 출력부(168)에 공급한다.

공통전압 출력부(168)는 기준 공통전압 생성부(112)로부터의 기준 공통전압(Vcomr)과 제 5 멀티플렉서(166)로부터의 보상전압(Vgray)을 합산하여 액정패널(102)의 공통전극에 공급한다.

이를 위해, 공통전압 출력부(168)는 도 7에 도시된 바와 같이 제 1 클럭신호(CLK1)에 따라 기준 공통전압(Vcomr)을 저장한 후, 제 2 클럭신호(CLK2)에 따라 저장된 기준 공통전압(Vcomr)을 혼합노드(nO)로 출력하는 기준 공통전압 저장부(170)와, 제 1 클럭신호(CLK1)에 따라 제 5 멀티플렉서(166)로부터의 보상전압(Vgray)을 저장한 후, 제 2 클럭신호(CLK2)에 따라 저장된 보상전압(Vgray)을 혼합노드(nO)로 출력하는 보상전압 저장부(172)와, 혼합노드(nO)와 출력단 사이에 접속된 버퍼(174)를 구비한다.

기준 공통전압 저장부(170)는 제 1 클럭신호(CLK1)에 따라 기준 공통전압(Vcomr)을 출력하는 제 1 스위칭 소자(SW1)와, 제 1 스위칭 소자(SW1)로부터 출력되는 기준 공통전압(Vcomr)을 저장하는 제 1 커패시터(C1)와, 제 2 클럭신호(CLK2)에 따라 제 1 커패시터(C1)에 저장된 전압을 혼합노드(nO)로 출력하는 제 2 스위칭 소자(SW2)를 구비한다.

제 1 스위칭 소자(SW1)는 제 1 클럭신호(CLK1)에 따라 기준 공통전압(Vcomr)을 제 1 커패시터(C1)로 절환한다.

제 2 스위칭 소자(SW2)는 제 1 클럭신호(CLK1)와 반전되는 제 2 클럭신호(CLK2)에 따라 제 1 커패시터(C1)에 저장된 전압을 혼합노드(nO)로 절환한다. 여기서 제 2 클럭신호(CLK2)는 데이터 제어신호(DCS) 중 소스 출력 인에이블(Source Output Enable : SOE) 신호와 동기된다.

제 1 커패시터(C1)는 제 1 스위칭 소자(SW1)의 출력단과 기저 전압원(GND) 사이에 전기적으로 접속되어 제 1 스위칭 소자(SW1)를 통해 공급되는 기준 공통전압(Vcomr)을 저장한다. 그리고, 제 1 커패시터(C1)는 제 1 스위칭 소자(SW1)가 오프 상태이고 제 2 스위칭 소자(SW2)가 온 상태일 경우 저장된 전압을 제 2 스위칭 소자(SW2)를 통해 혼합노드(nO)로 공급한다.

보상전압 저장부(172)는 제 1 클럭신호(CLK1)에 따라 제 5 멀티플렉서(166)로부터의 보상전압(Vgray)을 출력하는 제 3 스위칭 소자(SW3)와, 제 3 스위칭 소자(SW3)로부터 출력되는 보상전압(Vgray)을 저장하는 제 2 커패시터(C2)와, 제 2 클럭신호(CLK2)에 따라 제 2 커패시터(C2)에 저장된 전압을 혼합노드(nO)로 출력하는 제 4 스위칭 소자(SW4)를 구비한다.

제 3 스위칭 소자(SW3)는 제 1 클럭신호(CLK1)에 따라 보상전압(Vgray)을 제 2 커패시터(C2)로 절환한다.

제 4 스위칭 소자(SW4)는 제 2 클럭신호(CLK2)에 따라 제 2 커패시터(C2)에 저장된 전압을 혼합노드(nO)로 절환한다.

제 2 커패시터(C2)는 제 3 스위칭 소자(SW3)의 출력단과 기저 전압원(GND) 사이에 전기적으로 접속되어 제 3 스위칭 소자(SW3)를 통해 공급되는 보상전압(Vgray)을 저장한다. 그리고, 제 2 커패시터(C2)는 제 3 스위칭 소자(SW3)가 오프 상태이고 제 4 스위칭 소자(SW4)가 온 상태일 경우 저장된 전압을 제 4 스위칭 소자(SW4)를 통해 혼합노드(nO)로 공급한다.

혼합노드(nO)에는 제 2 클럭신호(CLK2)에 따라 제 2 스위칭 소자(SW2)를 통해 공급되는 기준 공통전압(Vcomr)과 제 4 스위칭 소자(SW4)를 통해 공급되는 보상전압(Vgray)이 공통전압(Vcom)으로 혼합된다. 이러한, 혼합노드(nO) 상의 공통전압(Vcom)은 버퍼(174)를 통해 버퍼링되어 액정패널(102)의 공통전극에 공급된다.

이와 같은, 본 발명의 실시 예에 따른 액정 표시장치의 구동장치 및 구동방법은 도 8에 도시된 바와 같이 1수평라인분의 디지털 데이터(Data)에 따라 1수평 동기 기간마다 서로 다른 공통전압(Vcom)을 공통전극에 공급함으로써 디지털 데이터(Data)의 계조값에 따른 서로 다른 킥백 현상에 의한 플리커 현상 및 잔상을 제거할 수 있다. 즉, 본 발명은 1 수평라인분의 디지털 데이터들 중 가장 많은 계조값을 가지는 디지털 데이터에 대응되는 킥백 전압(ΔVp)을 공통전압(Vcom)에 보상함으로써 디지털 데이터의 계조에 따른 킥백 전압의 차이로 인한 화질 저하를 방지할 수 있다.

한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.

상기와 같은 본 발명의 실시 예에 따른 액정 표시장치의 구동장치 및 방법은 1수평라인분의 디지털 데이터 중 가장 많은 범위의 계조에 대응되는 킥백 전압을 공통전압에 보상함으로써 디지털 데이터의 계조에 따른 킥백 전압의 차이로 인한 화질 저하를 방지할 수 있다. 따라서, 본 발명은 디지털 데이터의 계조에 따른 킥백 전압의 차이로 인하여 발생되는 잔상을 최소화할 수 있다.

Claims (20)

1. 화소전극과 공통전극 간의 전압에 의해 액정을 구동시켜 화상을 표시하는 액정패널과,

   입력되는 데이터에 대응되는 아날로그 영상신호를 상기 화소전극에 공급하는 데이터 드라이버와,

   상기 데이터의 계조값에 따라 서로 다른 공통전압을 상기 아날로그 영상신호와 동기되도록 상기 공통전극에 공급하기 위한 공통전압 공급부를 구비하는 것을 특징으로 하는 액정 표시장치의 구동장치.
2. 제 1 항에 있어서,

   상기 공통전압은 1수평 동기기간 단위의 상기 데이터의 계조값에 따라 서로 다른 것을 특징으로 하는 액정 표시장치의 구동장치.
3. 제 2 항에 있어서,

   상기 공통전압 공급부는 1수평 동기기간의 상기 데이터 중 가장 많은 계조값을 가지는 데이터의 킥백 전압에 대응되는 보상전압을 상기 공통전압에 보상하는 것을 특징으로 하는 액정 표시장치의 구동장치.
4. 제 3 항에 있어서,

   상기 공통전압 공급부는,

   상기 1수평 동기기간의 상기 데이터 중 가장 많은 계조값을 가지는 데이터를 검출하여 보상신호를 생성하는 데이터 검출부와,

   상기 공통전압과 다른 기준 공통전압을 생성하는 기준 공통전압 생성부와,

   상기 보상신호에 따라 상기 기준 공통전압에 상기 보상전압을 보상하여 상기 공통전압을 생성하기 위한 공통전압 보상부를 구비하는 것을 특징으로 하는 액정 표시장치의 구동장치.
5. 제 4 항에 있어서,

   상기 데이터 검출부는,

   상기 데이터 중 적어도 2개의 상위 비트 데이터 입력라인에 접속되어 상기 데이터의 계조값을 복수의 계조범위로 설정하고 각 계조범위의 데이터를 출력하는 계조범위 설정부와,

   상기 각 계조범위 데이터를 카운팅하는 카운팅부와,

   상기 카운팅부로부터의 출력신호를 이용하여 상기 보상신호를 발생하는 보상신호 생성부를 구비하는 것을 특징으로 하는 액정 표시장치의 구동장치.
6. 제 5 항에 있어서,

   상기 계조범위 설정부는 상기 데이터 입력라인에 접속되는 복수의 논리 곱 게이트를 구비하는 것을 특징으로 하는 액정 표시장치의 구동장치.
7. 제 6 항에 있어서,

   상기 카운팅부는 상기 각 논리 곱 게이트의 출력신호를 카운팅하는 복수의 카운터를 구비하는 것을 특징으로 하는 액정 표시장치의 구동장치.
8. 제 7 항에 있어서,

   상기 보상신호 생성부는,

   상기 복수의 카운터 중 제 1 및 제 2 카운터로부터의 출력신호를 비교하여 제 1 보상신호를 생성하는 제 1 비교기와,

   상기 제 1 보상신호에 따라 상기 제 1 및 제 2 카운터로부터의 출력신호 중 어느 하나를 선택하여 출력하는 제 1 멀티플렉서와,

   상기 복수의 카운터 중 제 3 및 제 4 카운터로부터의 출력신호를 비교하여 제 2 보상신호를 생성하는 제 2 비교기와,

   상기 제 2 보상신호에 따라 상기 제 3 및 제 4 카운터의 출력신호 중 어느 하나를 선택하여 출력하는 제 2 멀티플렉서와,

   상기 제 1 및 제 2 멀티플렉서로부터의 출력신호를 비교하여 제 3 보상신호를 생성하는 제 3 비교기를 구비하는 것을 특징으로 하는 액정 표시장치의 구동장치.
9. 제 8 항에 있어서,

   상기 공통전압 보상부는,

   상기 각 계조범위의 데이터의 킥백 전압에 대응되는 서로 다른 복수의 보상전압을 생성하는 보상전압 생성부와,

   상기 제 1 보상신호에 따라 상기 복수의 보상전압 중 제 1 및 제 2 보상전압 중 어느 하나를 선택하여 출력하는 제 3 멀티플렉서와,

   상기 제 2 보상신호에 따라 상기 복수의 보상전압 중 제 3 및 제 4 보상전압 중 어느 하나를 선택하여 출력하는 제 4 멀티플렉서와,

   상기 제 3 보상신호에 따라 상기 제 3 및 제 4 멀티플렉서로부터의 출력신호 중 어느 하나를 선택하여 출력하는 제 5 멀티플렉서와,

   상기 제 5 멀티플렉서로부터 선택되어 출력되는 상기 보상전압을 상기 기준 공통전압에 보상하여 상기 공통전극에 공급하는 공통전압 출력부를 구비하는 것을 특징으로 하는 액정 표시장치의 구동장치.
10. 제 9 항에 있어서,

    상기 공통전압 출력부는,

    제 1 클럭신호에 따라 상기 기준 공통전압을 저장하고, 상기 제 1 클럭신호와 다른 제 2 클럭신호에 따라 저장된 기준 공통전압을 출력하는 제 1 저장부와,

    제 1 클럭신호에 따라 상기 제 5 멀티플렉서로부터의 보상전압을 저장하고, 제 2 클럭신호에 따라 저장된 보상전압을 출력하는 제 2 저장부와,

    상기 제 1 저장부로부터의 기준 공통전압과 상기 제 2 저장부로부터의 보상 전압이 혼합된 공통전압을 버퍼링하여 상기 공통전극에 공급하는 버퍼를 구비하는 것을 특징으로 하는 액정 표시장치의 구동장치.
11. 제 10 항에 있어서,

    상기 제 1 저장부는,

    상기 제 1 클럭신호에 따라 상기 기준 공통전압을 출력하는 제 1 스위칭 소자와,

    상기 제 1 스위칭 소자로부터 출력되는 상기 기준 공통전압을 저장하는 제 1 커패시터와,

    상기 제 2 클럭신호에 따라 상기 제 1 커패시터에 저장된 기준 공통전압을 상기 버퍼의 입력단자로 출력하는 제 2 스위칭 소자를 구비하는 것을 특징으로 하는 액정 표시장치의 구동장치.
12. 제 10 항에 있어서,

    상기 제 2 저장부는,

    상기 제 1 클럭신호에 따라 상기 보상전압을 출력하는 제 3 스위칭 소자와,

    상기 제 3 스위칭 소자로부터 출력되는 상기 보상전압을 저장하는 제 2 커패시터와,

    상기 제 2 클럭신호에 따라 상기 제 2 커패시터에 저장된 보상전압을 상기 버퍼의 입력단자로 출력하는 제 4 스위칭 소자를 구비하는 것을 특징으로 하는 액 정 표시장치의 구동장치.
13. 화소전극과 공통전극 간의 전압에 의해 액정을 구동시켜 화상을 표시하는 액정패널의 구동방법에 있어서,

    입력되는 데이터에 대응되는 아날로그 영상신호를 상기 화소전극에 공급하는 단계와,

    상기 데이터의 계조값에 따라 서로 다른 공통전압을 생성하는 단계와,

    상기 아날로그 영상신호와 동기되도록 상기 공통전압을 상기 공통전극에 공급하는 단계를 포함하는 것을 특징으로 하는 액정 표시장치의 구동방법.
14. 제 13 항에 있어서,

    상기 공통전압은 1수평 동기기간 단위의 상기 데이터의 계조값에 따라 서로 다른 것을 특징으로 하는 액정 표시장치의 구동방법.
15. 제 14 항에 있어서,

    상기 공통전압은 1수평 동기기간의 상기 데이터 중 가장 많은 계조값을 가지는 데이터의 킥백 전압에 대응되는 보상전압이 혼합되는 것을 특징으로 하는 액정 표시장치의 구동방법.
16. 제 15 항에 있어서,

    상기 데이터의 계조값에 따라 서로 다른 공통전압을 생성하는 단계는,

    상기 공통전압과 다른 기준 공통전압을 생성하는 단계와,

    상기 1수평 동기기간의 상기 데이터 중 가장 많은 계조값을 가지는 데이터를 검출하여 보상신호를 생성하는 단계와,

    상기 보상신호에 따라 상기 기준 공통전압에 상기 보상전압을 보상하여 상기 공통전압을 생성하는 단계를 포함하는 것을 특징으로 하는 액정 표시장치의 구동방법.
17. 제 16 항에 있어서,

    상기 1수평 동기기간의 상기 데이터 중 가장 많은 계조값을 가지는 데이터를 검출하여 보상신호를 생성하는 단계는,

    복수의 논리 곱 게이트를 이용하여 상기 데이터 중 적어도 2개의 상위 비트 데이터 입력라인에 공급되는 상기 데이터의 계조값을 복수의 계조범위로 설정하고 각 계조범위의 데이터를 출력하는 단계와,

    복수의 카운터를 이용하여 상기 각 계조범위 데이터를 카운팅하는 단계와,

    상기 각 카운터로부터의 출력신호를 이용하여 상기 보상신호를 발생하는 단계를 포함하는 것을 특징으로 하는 액정 표시장치의 구동방법.
18. 제 17 항에 있어서,

    상기 보상신호를 생성하는 단계는,

    상기 복수의 카운터 중 제 1 및 제 2 카운터로부터의 출력신호를 비교하여 제 1 보상신호를 생성하는 단계와,

    제 1 멀티플렉서를 이용하여 상기 제 1 보상신호에 따라 상기 제 1 및 제 2 카운터로부터의 출력신호 중 어느 하나를 선택하여 출력하는 단계와,

    상기 복수의 카운터 중 제 3 및 제 4 카운터로부터의 출력신호를 비교하여 제 2 보상신호를 생성하는 단계와,

    제 2 멀티플렉서를 이용하여 상기 제 2 보상신호에 따라 상기 제 3 및 제 4 카운터의 출력신호 중 어느 하나를 선택하여 출력하는 단계와,

    상기 제 1 및 제 2 멀티플렉서로부터의 출력신호를 비교하여 제 3 보상신호를 생성하는 단계를 포함하는 것을 특징으로 하는 액정 표시장치의 구동방법.
19. 제 18 항에 있어서,

    상기 공통전압을 생성하는 단계는,

    상기 각 계조범위의 데이터의 킥백 전압에 대응되는 서로 다른 복수의 보상전압을 생성하는 단계와,

    제 3 멀티플렉서를 이용하여 상기 제 1 보상신호에 따라 상기 복수의 보상전압 중 제 1 및 제 2 보상전압 중 어느 하나를 선택하여 출력하는 단계와,

    제 4 멀티플렉서를 이용하여 상기 제 2 보상신호에 따라 상기 복수의 보상전압 중 제 3 및 제 4 보상전압 중 어느 하나를 선택하여 출력하는 단계와,

    제 5 멀티플렉서를 이용하여 상기 제 3 보상신호에 따라 상기 제 3 및 제 4 멀티플렉서로부터의 출력신호 중 어느 하나를 선택하여 출력하는 단계와,

    상기 제 5 멀티플렉서로부터 선택되어 출력되는 상기 보상전압을 상기 기준 공통전압에 보상하여 상기 공통전극에 공급하는 단계를 포함하는 것을 특징으로 하는 액정 표시장치의 구동방법.
20. 제 19 항에 있어서,

    상기 보상전압을 상기 기준 공통전압에 보상하여 상기 공통전극에 공급하는 단계는,

    제 1 클럭신호에 따라 상기 기준 공통전압을 제 1 커패시터에 저장하고, 상기 제 1 클럭신호와 다른 제 2 클럭신호에 따라 상기 제 1 커패시터에 저장된 기준 공통전압을 출력하는 단계와,

    제 1 클럭신호에 따라 상기 제 5 멀티플렉서로부터의 보상전압을 제 2 커패시터에 저장하고, 제 2 클럭신호에 따라 상기 제 2 커패시터에 저장된 보상전압을 출력하는 단계와,

    상기 제 1 커패시터로부터의 기준 공통전압과 상기 제 2 커패시터로부터의 보상전압이 혼합된 공통전압을 버퍼링하여 상기 공통전극에 공급하는 단계를 포함하는 것을 특징으로 하는 액정 표시장치의 구동방법.

Images