KR101201332B1 - 액정표시장치와 그 구동방법 - Google Patents

Abstract

본 발명은 2 도트 인버젼 방식으로 구동되는 액정표시장치의 표시품질을 높이도록 한 액정표시장치와 그 구동방법에 관한 것이다.

이 액정표시장치는 데이터라인들과 게이트라인들이 교차되고 액정셀들이 매트릭스 형태로 배치되는 액정패널; N(N은 2 이상의 양의 정수) 수평기간 단위로 데이터 전압의 극성 반전을 지시하는 극성제어신호를 발생함과 아울러 상기 극성제어신호보다 주기가 짧은 보상 극성제어신호를 발생하는 제어신호 발생회로; 상기 액정패널에서 표현되는 계조들에 대응하는 아날로그 감마보상전압을 발생하고 상기 보상 극성제어신호에 응답하여 상기 아날로그 감마보상전압을 조정하는 감마전압 발생회로; 및 상기 극성제어신호에 응답하여 디지털 비디오 데이터를 상기 아날로그 감마보상전압으로 변환하여 아날로그 데이터 전압을 발생하고 그 아날로그 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로를 구비한다.

Description

액정표시장치와 그 구동방법{DRIVING LIQUID CRYSTAL DISPLAY AND APPARATUS FOR DRIVING THE SAME}

도 1은 1 도트 인버젼 방식에서 구동되는 액정패널의 데이터 극성을 개략적으로 나타내는 도면.

도 2는 2 도트 인버젼 방식에서 구동되는 액정패널의 데이터 극성을 개략적으로 나타내는 도면.

도 3은 1 도트 인버젼 방식에서 발생되는 극성제어신호와 데이터전압을 보여 주는 파형도.

도 4는 2 도트 인버젼 방식에서 발생되는 극성제어신호와 데이터전압을 보여 주는 파형도.

도 5는 2 도트 인버젼 방식으로 구동되는 액정표시장치를 개략적으로 나타내는 블록도.

도 6은 도 3 및 도 8의 액정패널에서 4×4 액정셀 매트릭스를 확대하여 나타내는 도면.

도 7은 도 6과 같은 액정셀 매트릭스에 충전되는 2 도트 인버젼 방식의 데이터 전압과 스캔펄스를 나타내는 파형도.

도 8은 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도.

도 9는 도 8에 도시된 극성제어신호, 보상 극성제어신호 및 데이터 전압을 나타내는 파형도.

도 10은 도 8에 도시된 데이터 구동회로를 상세히 나타내는 회로도.

도 11은 도 10에 도시된 제1 분압저항열과 그 분압저항열에 접속된 스위치회로를 보여 주는 회로도.

도 12는 도 10에 도시된 제2 분압저항열과 그 분압저항열에 접속된 스위치회로를 보여 주는 회로도.

< 도면의 주요 부분에 대한 부호의 설명 >

41, 81 : 타이밍 콘트롤러 42, 82 : 데이터 구동회로

43, 83 : 게이트 구동회로 44, 84 : 액정패널

101 : 쉬프트 레지스터 102 : 래치

103 : DAC 104: 출력회로

106 : 레지스터 111 : 정극성 DAC

112 : 부극성 DAC 113 : 멀티플렉서

114, 115 : 분압저항열

본 발명은 액정표시장치에 관한 것으로, 특히 2 도트 인버젼 방식으로 구동되는 액정표시장치의 표시품질을 높이도록 한 액정표시장치와 그 구동방법에 관한 것이다.

액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 액정셀마다 스위칭소자가 형성되어 동영상을 표시하기에 유리하다. 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.

액정표시장치는 액정셀에 충전되는 데이터의 극성을 주기적으로 반전시킴으로써 플리커와 잔상을 줄이기 위한 인버젼 방식으로 구동되고 있다. 인버젼 방식으로는 수직라인 방향에서 인접한 액정셀들간 데이터의 극성을 반전시키는 라인 인버젼 방식, 수평라인 방향에서 인접한 액정셀들간 데이터의 극성을 반전시키는 컬럼 인버젼 방식, 수직라인 방향과 수평라인 방향에서 인접한 액정셀들간 데이터의 극성을 반전시키는 도트 인버젼 방식이 있다. 이러한 인버젼 방식 중에서 도트 인버젼 방식이 수직 및 수평방향에서 플리커가 거의 나타나지 않는다.

1 도트 인버젼 방식은 도 1과 같이 수직방향에서 인접하는 액정셀에 각각 공급되는 데이터의 극성이 상반됨과 아울러 수평방향에서 인접하는 액정셀에 각각 공급되는 데이터의 극성이 상반된다. 그리고 그 데이터의 극성은 매 프레임(Fn-1,Fn)마다 반전된다. 이러한 1 도트 인버젼 방식은 수직 및 수평방향 모두에서 플리커가 작기 때문에 현재 액정표시장치에서 가장 많이 적용되고 있다.

2 도트 인버젼 방식은 도 2와 같이 수직방향에서 2 도트 즉, 2 개의 액정셀 단위로 데이터의 극성이 반전된다. 2 도트 인버젼 방식은 도 1과 같은 1 도트 인버젼 방식에 비하여 소비전력이 낮고 수직 및 수평방향 모두에서 플리커가 비교적 작다.

도 3은 1 도트 인버젼 방식에서 데이터전압과 극성제어신호(POL1)의 일예를 보여 준다. 그리고 도 4는 2 도트 인버젼 방식에서 데이터전압과 극성제어신호(POL2)의 일예를 보여 준다.

도 3 및 도 4에 있어서, 극성제어신호(POL1, POL2)는 데이터 드라이브 집적회로 내의 디지털-아날로그 변환기로부터 출력되는 정극성 데이터전압과 부극성 데이터전압을 선택한다. 따라서, 극성제어신호(POL1, POL2)에 의해 데이터전압의 극성이 결정된다. 도 3과 같은 1 도트 인버젼 방식의 극성 제어신호(POL1)는 1 수평기간(1H) 단위로 극성이 반전되어 데이터라인들에 공급되는 데이터전압의 극성을 매 수평기간 단위로 반전시킨다. 도 4와 같은 2 도트 인버젼 방식의 극성 제어신호(POL2)는 2 수평기간(2H) 단위로 극성이 반전되어 데이터라인들에 공급되는 데이터전압의 극성을 매 2 수평기간 단위로 반전시킨다.

도 5는 2 도트 인버젼 방식으로 구동되는 종래의 액정표시장치를 개략적으로 나타낸 것이다. 그리고 도 6은 도 5에 도시된 액정패널의 4×4 액정셀 매트릭스의 하부 어레이 기판을 등가적으로 등가 회로도이다.

도 5 및 도 6을 참조하면, 종래의 액정표시장치는 데이터라인(D1 내지 Dm)과 게이트라인(G1 내지 Gn)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 TFT 가 형성된 액정패널(44)과, 액정패널(44)의 데이터라인(D1 내지 Dm)에 데이터를 공급하기 위한 데이터 구동회로(42)와, 액정패널(44)의 게이트라인(G1 내지 Gn)에 스캔펄스를 공급하기 위한 게이트 구동회로(43)와, 데이터 구동회로(42) 및 게이트 구동회로(43)를 제어하기 위한 타이밍 콘트롤러(41)를 구비한다.

데이터 구동회로(42)는 타이밍 콘트롤러(41)로부터 공급되는 극성제어신호(POL2)에 응답하여 2 수평기간 단위로 데이터라인들(D1 내지 Dm)에 공급되는 데이터전압의 극성을 반전시키고 그 데이터전압을 데이터라인들(D1 내지 Dm)에 공급한다.

게이트 구동회로(43)는 타이밍 콘트롤러(41)의 제어 하에 게이트라인들(G1 내지 Gn)에 순차적으로 스캔펄스를 공급한다.

타이밍 콘트롤러(41)는 수직/수평 동기신호(V,H), 클럭(CLK)을 이용하여 게이트 구동회로(43)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동회로(42)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 데이터 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse : SSP), 소스 쉬프트 클럭(Source Shift Clock : SSC), 소스 출력 인에이블신호(SOE), 극성제어신호(POL2) 등을 포함한다. 게이트 제어신호(GDC)는 게이트 쉬프트 클럭(Gate Shift Clock : GSC), 게이트 출력신호(Gate Output Enable : GOE), 게이트스타트 펄스(Gate Start Pulse : GSP) 등을 포함한다.

도 7은 도 6과 같은 4×4 액정셀 매트릭스에서 제1 열에 배치된 제1 내지 제4 액정셀(A 내지 D)에 공급되는 데이터전압의 극성과 스캔펄스들을 나타낸다. 도 7에서, 도면부호 "GP1 내지 GP4"는 게이트라인들(G1 내지 G4)에 인가되는 스캔펄스를 나타낸다.

도 6 및 도 7을 참조하면, 2 도트 인버젼 방식의 액정표시장치는 데이터전압의 극성을 2 수평기간 주기로 반전시킨다. 따라서, 제1 데이터라인(DL1)에 의해 데이터를 공급받는 제1 열의 액정셀들(A 내지 D) 중에서 제1 수평라인의 액정셀(A)과 제2 수평라인의 액정셀(B)에는 공통전압(Vcom)보다 높은 정극성 데이터 전압이 인가되는 반면에, 제3 수평라인(HL3)의 액정셀(C)과 제4 수평라인(HL4)의 액정셀(D)에는 공통전압(Vcom)보다 낮은 부극성 데이터 전압이 인가된다.

그런데 2 도트 인버젼 방식에서는 부극성 데이터 전압으로부터 상승하는 정극성 데이터 전압이 인가되는 액정셀과, 정극성 데이터 전압에 이어서 다른 정극성 데이터 전압이 공급되는 액정셀에 충전되는 데이터의 충전량이 다르게 된다. 또한, 2 도트 인버젼 방식에서는 정극성 데이터 전압으로부터 하강하는 부극성 데이터 전압이 인가되는 액정셀과, 부극성 데이터 전압에 이어서 다른 부극성 데이터전압이 인가되는 액정셀에 충전되는 데이터의 충전량이 다르게 된다.

이는 부극성 데이터 전압으로부터 그와 반대 극성의 정극성 데이터 전압으로 변하는 라이징 타임(rising time) 혹은, 정극성 데이터 전압으로부터 그와 반대 극성의 부극성 데이터 전압으로 변하는 폴링 타임(falling time)은 매우 길다. 이에 비하여, 정극성 데이터전압에서 그와 같은 극성의 정극성 데이터전압으로 변하는 라이징 타임 혹은, 부극성 데이터전압에서 그와 같은 극성의 부극성 데이터전압으로 변하는 폴링 타임은 상대적으로 작기 때문이다.

이러한 충전특성의 차이로 인하여, 동일한 계조의 데이터전압이라 하더라도 노말리 블랙 모드(Normally black mode)에서 제1 및 제3 수평라인(HL1, HL3)의 액정셀들(A, C)에 비하여, 제2 및 제4 수평라인(HL2, HL4)의 액정셀들(B, D)은 더 밝게 보이게 되고, 노말리 화이트 모드(Normally white mode)에서 제1 및 제3 수평라인(HL1, HL3)의 액정셀들(A, C)에 비하여, 제2 및 제4 수평라인(HL2, HL4)의 액정셀들(B, D)은 더 어둡게 보인다. 결과적으로, 2 도트 인버젼 방식에서는 앞서 발생되는 데이터 전압과 그에 이어서 발생되는 데이터 전압의 극성 변화 유무에 따라 수평라인 간의 휘도차가 발생한다.

따라서, 본 발명의 목적은 2 도트 인버젼 방식으로 구동되는 액정표시장치의 표시품질을 높이도록 한 액정표시장치와 그 구동방법을 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 데이터라인들과 게이트라인들이 교차되고 액정셀들이 매트릭스 형태로 배치되는 액정패널; N(N은 2 이상의 양의 정수) 수평기간 단위로 데이터 전압의 극성 반전을 지시하는 극성제어신호를 발생함과 아울러 상기 극성제어신호보다 주기가 짧은 보상 극성제어신호를 발생하는 제어신호 발생회로; 상기 액정패널에서 표현되는 계조들에 대응하는 아날로그 감마보상전압을 발생하고 상기 보상 극성제어신호에 응답하 여 상기 아날로그 감마보상전압을 조정하는 감마전압 발생회로; 및 상기 극성제어신호에 응답하여 디지털 비디오 데이터를 상기 아날로그 감마보상전압으로 변환하여 아날로그 데이터 전압을 발생하고 그 아날로그 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로를 구비한다.

상기 감마전압 발생회로는 상기 보상 극성제어신호에 응답하여 상기 아날로그 감마보상전압들의 전압을 상기 액정패널에서 표현되는 1 계조 내지 2 계조 낮은 전압으로 낮춘다.

상기 감마전압 발생회로는 다수의 정극성 감마 기준전압들을 분압하는 제1 분압 저항회로; 및 다수의 부극성 감마 기준전압들을 분압하는 제2 분압 저항회로를 구비한다.

상기 제1 분압 저항회로는 고전위 전압을 출력하는 제1 노드와, 저전위 전압을 출력하는 제2 노드를 구비한다.

상기 보상 극성제어신호에 응답하여 상기 고전위 전압과 상기 저전위 전압 중 어느 하나를 상기 아날로그 감마보상전압으로 선택하고 선택된 전압을 출력노드를 통해 상기 데이터 구동회로에 공급하는 스위치회로를 더 구비한다.

상기 스위치회로는 상기 제1 노드에 접속된 소스전극, 상기 출력노드에 접속된 드레인전극, 및 보상 극성제어신호가 공급되는 게이트전극을 포함하여 상기 보상 극성제어신호의 로우논리전압에 응답하여 상기 고전위 전압을 상기 출력노드를 통해 출력하는 p 타입 MOS-FET; 및 상기 제2 노드에 접속된 소스전극, 상기 출력노드에 접속된 드레인전극, 및 상기 보상 극성제어신호가 공급되는 게이트전극을 포 함하여 상기 보상 극성제어신호의 하이논리전압에 응답하여 상기 저전위 전압을 상기 출력노드를 통해 출력하는 n 타입 MOS-FET를 구비한다.

상기 저전위 전압은 상기 고전위 전압에 비해 상기 액정패널에 표현되는 1 계조 내지 2 계조 낮은 전압이다.

상기 제2 분압 저항회로는 저전위 전압을 출력하는 제3 노드와, 고전위 전압을 출력하는 제4 노드를 구비한다.

상기 보상 극성제어신호에 응답하여 상기 저전위 전압과 상기 고전위 전압 중 어느 하나를 상기 아날로그 감마보상전압으로 선택하고 선택된 전압을 출력노드를 통해 상기 데이터 구동회로에 공급하는 스위치회로를 더 구비한다.

상기 스위치회로는 상기 제3 노드에 접속된 소스전극, 상기 출력노드에 접속된 드레인전극, 및 보상 극성제어신호가 공급되는 게이트전극을 포함하여 상기 보상 극성제어신호의 로우논리전압에 응답하여 상기 저전위 전압을 상기 출력노드를 통해 출력하는 p 타입 MOS-FET; 및 상기 제4 노드에 접속된 소스전극, 상기 출력노드에 접속된 드레인전극, 및 상기 보상 극성제어신호가 공급되는 게이트전극을 포함하여 상기 보상 극성제어신호의 하이논리전압에 응답하여 상기 고전위 전압을 상기 출력노드를 통해 출력하는 n 타입 MOS-FET를 구비한다.

상기 고전위 전압은 상기 저전위 전압에 비해 상기 액정패널에 표현되는 1 계조 내지 2 계조 낮은 전압이다.

상기 극성제어신호는 2 수평기간 단위로 논리값이 반전되고, 상기 보상 극성제어신호는 1 수평기간 단위로 논리값이 반전된다.

상기 보상 극성제어신호의 논리값은 상기 극성제어신호의 논리값이 반전될 때 반전됨과 아울러 상기 극성제어신호의 논리값이 유지되는 기간 내에서 반전된다.

본 발명의 실시예에 따른 액정표시장치의 구동방법은 N(N은 2 이상의 양의 정수) 수평기간 단위로 데이터 전압의 극성 반전을 지시하는 극성제어신호를 발생하는 단계; 상기 극성제어신호보다 주기가 짧은 보상 극성제어신호를 발생하는 단계; 액정패널에서 표현되는 계조들에 대응하는 아날로그 감마보상전압을 발생하는 단계; 상기 보상 극성제어신호에 응답하여 상기 아날로그 감마보상전압을 조정하는 단계; 상기 극성제어신호에 응답하여 디지털 비디오 데이터를 상기 아날로그 감마보상전압으로 변환하여 아날로그 데이터 전압을 발생하는 단계; 및 상기 아날로그 데이터전압을 데이터라인들에 공급하는 단계를 포함한다.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 8 내지 도 10을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 8 및 도 9를 참조하면, 본 발명의 실시예에 따른 액정표시장치는 보상 극성제어신호(POL_comp)에 응답하여 액정패널(84)의 데이터라인들(D1 내지 Dm)에 공급된 아날로그 데이터전압을 낮추고 2 도트 극성제어신호(POL2)에 응답하여 액정패널(84)에 공급될 아날로그 데이터전압의 극성을 2 수평기간 단위로 반전시키는 데이터 구동회로(82), 액정패널(84)의 게이트라인들(G1 내지 Gn)에 스캔펄스를 공급 하기 위한 게이트 구동회로(83), 및 데이터 구동회로(82)와 게이트 구동회로(83)를 제어하기 위한 타이밍 콘트롤러(81)를 구비한다.

액정패널(84)은 두 장의 유리기판 사이에 액정이 주입된다. 액정패널(84)의 하부 유리기판 상에 형성된 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)은 절연체를 사이에 두고 상호 직교된다. 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)의 교차부에 형성된 TFT는 게이트라인(G1 내지 Gn)으로부터의 스캔펄스에 응답하여 데이터라인들(D1 내지 Dm) 상의 데이터를 액정셀(Clc)에 공급한다. 이를 위하여, TFT의 게이트전극은 게이트라인(G1 내지 Gn)에 접속되며, 소스전극은 데이터라인(D1 내지 Dm)에 접속된다. TFT의 드레인전극은 액정셀(Clc)의 화소전극에 접속된다. 화소전극과 대향하는 공통전극에는 공통전압(Vcom)이 공급된다. 도면부호 'Cst'는 스토리지 커패시터(Storage Capacitor)이다. 스토리지 커패시터(Cst)는 k(단, k는 1과 n 사이의 양의 정수) 번째 게이트라인에 접속된 액정셀(Clc)과 k-1 번째의 전단 게이트라인 사이에 형성될 수 있다.

데이터 구동회로(82)는 타이밍 콘트롤러(81)로부터의 보상 극성제어신호(POL_comp)에 응답하여 동일 극성으로 데이터라인들(D1 내지 Dm)에 연속적으로 공급될 두 개의 아날로그 데이터전압 중에서 두 번째 아날로그 데이터전압을 1 계조 또는 2 계조 낮은 아날로그 데이터전압으로 변환하여 첫 번째 아날로그 데이터전압 대비 두 번째 아날로그 데이터전압의 충전특성을 보상한다. 보상 극성제어신호(POL_comp)의 1 주기는 도 9와 같이 2 수평기간(2H)에 해당하고, 그 펄스폭은 1 수평기간(1H)에 해당한다. 한편, 데이터라인들(D1 내지 Dm)에 공급될 아날로그 데 이터전압의 극성을 결정하는 2 도트 극성제어신호(POL2)의 주기는 도 9와 같이 4 수평기간에 해당하고, 그 펄스폭은 2 수평기간(2H)에 해당한다. 보상 극성제어신호(POL_comp)는 2 도트 극성제어신호(POL2)가 하이논리전압 또는 로우논리전압을 유지하는 2 도트 극성제어신호(POL2)의 대략 1/2 시점에 하이논리전압으로 반전된다.

그리고 데이터 구동회로(82)는 타이밍 콘트롤러(81)로부터의 2 도트 극성제어신호(POL)에 응답하여 디지털 비디오 데이터를 정극성/부극성 아날로그 감마보상전압을 이용하여 아날로그 데이터 전압들의 극성을 2 수평기간 단위로 반전시킨다. 이러한 데이터 구동회로(82)에 대하여 도 10을 결부하여 상세히 설명하기로 한다.

게이트 구동회로(83)는 타이밍 콘트롤러(81)로부터의 제어신호(GDC)에 응답하여 게이트라인들(G1 내지 Gn)에 순차적으로 스캔펄스를 공급한다.

타이밍 콘트롤러(81)는 수직/수평 동기신호(V,H)와 클럭(CLK)을 이용하여 게이트 구동회로(83)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동회로(82)를 제어하기 위한 데이터 제어신호(DDC(POL2)) 및 보상 극성제어신호(POL_comp)를 발생한다. 데이터 제어신호(DDC(POL2))는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭(SSC), 소스 출력신호(SOE), 2 도트 극성제어신호(POL2) 등을 포함한다. 게이트 제어신호(GDC)는 게이트 쉬프트 클럭(GSC), 게이트 출력신호(GOE), 게이트스타트 펄스(GSP) 등을 포함한다.

이 액정표시장치는 도시하지 않은 직류-직류 변환기(DC-DC)를 구비한다. 직류-직류 변환기는 3.0V 정도의 직류전원을 승압 또는 감압하여 액정패널(42)의 구 동전압 즉, 액정셀(Clc)의 공통전극에 공급되는 공통전압(Vcom), 게이트 구동회로(83)에 공급되어 스캔펄스의 하이논리전압을 결정하는 게이트 하이전압(Gate High Voltage), 게이트 구동회로(83)에 공급되어 스캔펄스의 로우논리전압을 결정하는 게이트 로우전압(Gate Low Voltage)을 발생한다. 또한, 직류-직류 변환기 내의 감마기준전압 발생회로는 분압저항회로를 이용하여 고전위 구동전압(VDD)과 저전위 구동전압(VSS) 사이에서 5 개 또는 6 개의 정극성 감마 기준전압들(PGMA)과, 5 개 또는 6 개의 부극성 감마기준전압들(NGMA)을 발생한다. 정극성/부극성 감마기준전압들(PGMA, NGMA)은 데이터 구동회로(82)에 공급되고, 데이터 구동회로(82) 내의 분압저항회로에 의해 각 계조 예컨대, 디지털 비디오 데이터가 6 비트이면 2⁶(=64)개의 정극성 아날로그 감마보상전압과, 2⁶(=64)개의 정극성 아날로그 감마보상전압으로 재분압된다.

본 발명에 따른 액정표시장치의 2 도트 인버젼 구동을 설명하면 다음과 같다.

도 6 및 도 9를 참조하면, 본 발명에 따른 2 도트 인버젼 구동방식은 2 수평기간(2H) 단위로 극성이 반전되는 2 도트 극성제어신호(POL2)와, 2 도트 극성제어신호(POL)의 라이징 에지와 폴링에지 각각에서 로우논리전위로 반전되고 2 도트 극성제어신호(POL)의 펄스폭 기간의 대략 1/2 시점에 하이논리전위로 반전되는 보상 극성제어신호(POL_comp)를 발생한다.

2 도트 인버젼 방식에서, 제1 열의 액정셀들(A 내지 D) 중에서 제1 수평라 인(HL1)의 액정셀(A)과 제2 수평라인(HL2)의 액정셀(B)에는 정극성 데이터전압이 공급된다. 이 때, 2 도트 극성제어신호(POL2)는 하이전압을 유지하며, 보상 극성제어신호(POL_comp)는 제1 수평라인(HL1)의 액정셀(A)이 정극성 데이터 전압을 유지하는 기간 동안 로우논리전위를 유지한 후에 제2 수평라인(HL2)의 액정셀(B)에 정극성 데이터 전압이 공급되기 시작하는 시점에 하이논리전위로 반전되고 그 하이논리전위를 1 수평기간(1H) 동안 유지한다. 보상 극성제어신호(POL_comp)가 하이논리전위로 변하는 시점에, 데이터라인들(D1 내지 Dm)에 공급될 아날로그 감마보상전압은 1 계조 또는 2 계조만큼 낮은 전압으로 변한다. 즉, 본 발명은 제2 수평라인(HL2)의 액정셀(B)에 충전될 정극성 데이터 전압을 디지털 비디오 데이터의 원 계조에 비하여 1 계조 또는 2 계조 낮은 정극성 데이터 전압으로 낮춘다.

제1 열의 액정셀들(A 내지 D) 중에서 제3 수평라인(HL3)의 액정셀(C)과 제4 수평라인(HL4)의 액정셀(D)에는 부극성 데이터전압이 공급된다. 이 때, 2 도트 극성제어신호(POL2)는 로우논리전위를 유지하며, 보상 극성제어신호(POL_comp)는 제3 수평라인(HL3)의 액정셀(C)이 부극성 데이터 전압을 유지하는 기간 동안 로우논리전위를 유지한 후에 제4 수평라인(HL4)의 액정셀(D)에 부극성 데이터 전압이 공급되기 시작하는 시점에 하이논리전위로 반전되고 그 하이논리전위를 1 수평기간(1H) 동안 유지한다. 보상 극성제어신호(POL_comp)가 하이전압으로 변하는 시점에, 데이터라인들에 공급될 아날로그 데이터전압은 디지털 비디오 데이터(RGB)의 원 계조에 비하여 절대치가 1 계조 또는 2 계조 낮은 부극성 아날로그 데이터전압으로 변한다.

예컨대, 본 발명의 실시예에 따른 데이터 구동회로(82)는 입력 디지털 비디오 데이터의 원 계조에 대응하는 2 번째 정극성 아날로그 데이터전압이 공통전압(Vcom) 보다 높은 5V라면 그 보다 1 계조 또는 2 계조 낮은 4.8V를 2 번째 정극성 아날로그 데이터전압으로써 출력한다. 또한, 데이터 구동회로(82)는 입력 디지털 비디오 데이터의 원 계조에 대응하는 2 번째 부극성 아날로그 데이터전압이 공통전압(Vcom) 보다 낮은 1V라면 그 보다 1 계조 또는 2 계조 낮은 1.2V를 2 번째 부극성 아날로그 데이터전압으로써 출력한다.

이러한 2 번째 정극성/부극성 아날로그 데이터전압의 조정으로 인하여, 본 발명의 실시예에 따른 액정표시장치는 2 도트 인버젼 구동방식을 적용할 때 노말리 블랙 모드에서 제1 및 제3 수평라인(HL1, HL3)의 액정셀들(A, C)에 비하여, 제2 및 제4 수평라인(HL2, HL4)의 액정셀들(B, D)이 더 밝게 보이는 현상을 예방할 수 있고, 노말리 화이트 모드에서 제1 및 제3 수평라인(HL1, HL3)의 액정셀들(A, C)에 비하여, 제2 및 제4 수평라인(HL2, HL4)의 액정셀들(B, D)이 더 어둡게 보이는 현상을 예방할 수 있다.

도 10은 데이터 구동회로(82)를 개략적으로 나타낸 것이다.

도 10을 참조하면, 데이터 구동회로(82)는 다수의 데이터 집적회로(Data Integrated Circuit)를 포함하며, 각각의 집적회로는 타이밍 콘트롤러(81)로부터 디지털 비디오 데이터(RGB)를 입력받는 레지스터(106), 순차적으로 샘플링 신호를 발생하는 쉬프트 레지스터(101), 레지스터(106)와 데이터라인(D1 내지 Dm) 사이에 종속적으로 접속된 래치(102), 디지털-아날로그 변환기(Digital to Analog Convertor : 이하, "DAC"라 한다)(103), 및 출력회로(104)를 구비한다. 또한, 데이터 구동회로의 집적회로 각각은 각각의 계조에 대응하는 정극성 아날로그 감마보상전압들(PG1~PG64)을 발생하는 제1 분압저항열(114)과, 각각의 계조에 대응하는 부극성 아날로그 감마보상전압들(NG1~NG64)을 발생하는 제2 분압저항열(115)을 구비한다.

레지스터(106)는 타이밍 콘트롤러(81)로부터 직렬로 입력되는 디지털 비디오 데이터(RGB)를 일시 저장하고, 그 디지털 비디오 데이터(RGB)를 병렬로 래치(102)에 공급한다.

쉬프트 레지스터(101)는 타이밍 콘트롤러(81)로부터의 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭신호(SSC)에 따라 쉬프트시켜 샘플링신호를 발생한다. 또한, 쉬프트 레지스터(101)는 소스 스타트 펄스(SSP)를 쉬프트시켜 다음 단의 집적회로에 캐리신호를 전달한다.

래치(102)는 쉬프트 레지스터(101)로부터 입력되는 샘플링신호에 따라 디지털 비디오 데이터(RGB)를 순차적으로 샘플링하여 래치한 후, 래치된 디지털 비디오 데이터들(RGB)을 동시에 DAC(104)에 공급한다.

제1 분압저항열(114)은 외부의 감마 기준전압 발생회로로부터 입력되는 다수의 정극성 감마 기준전압들(PGMA)을 분압하여 6 비트의 디지털 비디오 데이터에 의해 표현 가능한 64 개의 정극성 아날로그 감마보상전압들(PG1~PG64)를 발생하고 그 감마보상전압들(PG1~PG64)을 DAC(103)에 공급한다. 이 제1 분압저항열(114)은 보상 극성제어신호(POL_comp)가 하이논리전위로 발생할 때 정극성 아날로그 감마보상 전압을 1 계조 또는 2 계조 낮은 전압으로 출력한다.

제2 분압저항열(115)은 외부의 감마 기준전압 발생회로로부터 입력되는 다수의 부극성 감마 기준전압들(NGMA)을 분압하여 6 비트의 디지털 비디오 데이터에 의해 표현 가능한 64 개의 부극성 아날로그 감마보상전압들(NG1~NG64)를 발생하고 그 감마보상전압들(NG1~NG64)을 DAC(103)에 공급한다. 이 제2 분압저항열(115)은 보상 극성제어신호(POL_comp)가 하이논리전위로 발생할 때 부극성 아날로그 감마보상전압을 1 계조 또는 2 계조 낮은 전압으로 출력한다.

DAC(103)는 정극성 DAC(111), 부극성 DAC(112) 및 멀티플렉서(113)를 구비한다.

정극성 DAC(111)는 디지털 비디오 데이터를 디코딩하여 그 디지털 비디오 데이터의 계조에 대응하는 정극성 아날로그 데이터전압을 제1 분압저항열(114)로부터의 정극성 아날로그 감마보상전압들(PG1~PG64)로부터 선택한다. 이 정극성 DAC(111)는 각각 정극성으로 순차적으로 발생되는 2 개의 정극성 데이터 전압 중에서 두 번째 발생되는 정극성 데이터 전압을 1 계조 또는 2 계조 낮은 전압으로 출력한다. 이는 보상 극성제어신호(POL_comp)가 하이논리전위로 발생할 때 제1 분압저항열(114)로부터 각각의 계조들에 해당하는 정극성 아날로그 감마보상전압들(PG1~PG64)이 1 계조 또는 2 계조 낮은 전압으로 정극성 DAC(111)에 공급되기 때문이다.

부극성 DAC(112)는 디지털 비디오 데이터를 디코딩하여 그 디지털 비디오 데이터의 계조에 대응하는 부극성 아날로그 데이터전압을 제2 분압저항열(115)로부터 의 부극성 아날로그 감마보상전압들(NG1~NG64)로부터 선택한다. 이 부극성 DAC(112)는 각각 부극성으로 순차적으로 발생되는 2 개의 부극성 데이터 전압 중에서 두 번째 발생되는 부극성 데이터 전압을 1 계조 또는 2 계조 낮은 전압으로 출력한다. 이는 보상 극성제어신호(POL_comp)가 하이논리전위로 발생할 때 제2 분압저항열(115)로부터 각각의 계조들에 해당하는 부극성 아날로그 감마보상전압들(PG1~PG64)이 1 계조 또는 2 계조 낮은 전압으로 부극성 DAC(112)에 공급되기 때문이다.

멀티플렉서(113)는 2 도트 극성제어신호(POL2)에 응답하여 정극성 DAC(111)로부터의 정극성 아날로그 감마보상전압들과 부극성 DAC(112)로부터의 부극성 아날로그 감마보상전압들을 선택한다. 따라서, 멀티플렉서(113)로부터 데이터라인들(D1 내지 Dm)에 공급되는 정극성 아날로그 데이터전압들과 부극성 아날로그 데이터 전압들은 2 수평기간 단위로 교번된다.

출력회로(104)는 DAC(103)와 데이터라인들(D1 내지 Dm) 사이에 접속되어 데이터라인들(D1 내지 Dm)로 공급되는 정극성/부극성 아날로그 데이터 전압들의 손실을 줄이기 위한 출력 버퍼를 포함한다.

도 11 및 도 12는 제1 및 제2 분압저항열(114, 115)을 상세히 나타내는 회로도들이다.

도 11을 참조하면, 제1 분압저항열(114)은 고전위 구동전압(VDD)과 공통전압(Vcom) 사이에서 정극성 감마 기준전압들(PGMA)을 분압하여 표준 정극성 아날로그 감마보상전압들(+V1, +V2)을 출력하는 다수의 저항들(R11, R12)과, 보상 극성제 어신호(POL_comp)에 응답하여 표준 정극성 아날로그 감마보상전압들(+V1, +V2)의 전압을 조정하는 스위치소자들(PT, NT)을 구비한다. 고전위 구동전압(VDD)은 공통전압(Vcom)보다 높은 전압으로써 액정패널(84)에 공급되는 정극성 아날로그 데이터 전압 중에서 가장 높은 계조를 표현하는 전압이다. 공통전압(Vcom)은 액정셀의 화소전극과 대향하는 공통전극에 공급되는 전압이다. 이 공통전압(Vcom)과 가까운 정극성 아날로그 데이터전압일수록 계조가 낮아진다.

표준 정극성 아날로그 감마보상전압들(+V1, +V2)은 분압저항열(114)의 저항들(R11, R12)에 의해 분압되어 그 저항들(R11, R12) 사이의 노드들(n1, n2)로부터 출력된다.

스위치소자들(PT, NT)은 이웃하는 표준 감마전압 출력노드들(n1, n2) 사이에서 푸쉬풀 형태로 접속된 p 타입 MOS-FET(PT)와, n 타입 MOS-FET(NT)를 구비한다. 이 스위치소자들(PT, NT)은 보상 극성제어신호(POL_comp)에 응답하여 표준 정극성 아날로그 감마보상전압들(+V1, +V2)의 계조전압을 조정한다. 여기서, 계조전압이란 액정패널에서 표현되는 계조에 대응하는 정극성 아날로그 감마보상전압의 전압을 의미한다. 정극성 아날로그 감마보상전압의 계조전압이 낮아진다는 것은 데이터라인들에 공급되는 정극성 데이터전압과 공통전압 사이의 전위차가 낮아져 표현하는 계조가 낮아진다는 것을 의미하는 반면, 정극성 아날로그 감마보상전압의 계조전압이 높아진다는 것은 데이터라인들에 공급되는 정극성 데이터전압과 공통전압 사이의 전위차가 커져 계조가 높아진다는 것을 의미한다.

p 타입 MOS-FET(PT)는 분압저항열의 고전위 노드(n1)에 접속된 소스전극, 보 상전압 출력노드(nO1)에 접속된 드레인전극, 및 보상 극성제어신호(POL_comp)가 공급되는 게이트전극을 포함한다. 이 p 타입 MOS-FET(PT)는 보상 극성제어신호(POL_comp)의 로우논리전위에 응답하여 고전위 노드(n1)로부터 출력되는 고전위 표준 정극성 감마전압(+V1)을 DAC(103)에 공급될 정극성 아날로그 감마보상전압으로 출력하는 반면, 보상 극성제어신호(POL_comp)가 하이논리전위일 때 고전위 노드(n1)와 보상전압 출력노드(nO1) 사이의 전류패스를 차단한다.

n 타입 MOS-FET(NT)는 분압저항열의 저전위 노드(n2)에 접속된 소스전극, 보상전압 출력노드(nO1)에 접속된 드레인전극, 및 보상 극성제어신호(POL_comp)가 공급되는 게이트전극을 포함한다. 이 n 타입 MOS-FET(NT)는 보상 극성제어신호(POL_comp)의 하이논리전위에 응답하여 저전위 노드(n2)로부터 출력되는 저전위 표준 정극성 감마전압(+V2)을 DAC(103)에 공급될 정극성 아날로그 감마보상전압으로 출력하는 반면, 보상 극성제어신호(POL_comp)가 로우논리전위일 때 저전위 노드(n2)와 보상전압 출력노드(nO1) 사이의 전류패스를 차단한다. 저전위 표준 정극성 감마전압(+V2)은 고전위 표준 정극성 감마전압(+V1)에 비하여 1 계조 또는 2 계조 낮은 전압이다.

도 12를 참조하면, 제2 분압저항열(115)은 저전위 구동전압(VSS)과 공통전압(Vcom) 사이에서 부극성 감마 기준전압들(NGMA)을 분압하여 표준 부극성 아날로그 감마보상전압들(-V1, -V2)을 출력하는 다수의 저항들(R21, R22)과, 보상 극성제어신호(POL_comp)에 응답하여 표준 부극성 아날로그 감마보상전압들(-V1, -V2)의 전압을 조정하는 스위치소자들(PT, NT)을 구비한다. 저전위 구동전압(VSS)은 공통 전압(Vcom)보다 낮은 전압으로써 액정패널(84)에 공급되는 부극성 아날로그 데이터 전압 중에서 가장 높은 계조를 표현하는 전압이다. 공통전압(Vcom)은 액정셀의 화소전극과 대향하는 공통전극에 공급되는 전압이다. 이 공통전압(Vcom)과 가까운 부극성 아날로그 데이터전압일수록 계조가 낮아진다.

표준 부극성 아날로그 감마보상전압들(-V1, -V2)은 분압저항열(115)의 저항들(R21, R22)에 의해 분압되어 그 저항들(R21, R22) 사이의 노드들(n3, n4)로부터 출력된다.

스위치소자들(PT, NT)은 이웃하는 표준 감마전압 출력노드들(n3, n4) 사이에서 푸쉬풀 형태로 접속된 p 타입 MOS-FET(PT)와, n 타입 MOS-FET(NT)를 구비한다. 이 스위치소자들(PT, NT)은 보상 극성제어신호(POL_comp)에 응답하여 표준 부극성 아날로그 감마보상전압들(+V1, +V2)의 계조전압을 조정한다. 여기서, 계조전압이란 액정패널에서 표현되는 계조에 대응하는 부극성 아날로그 감마보상전압의 전압을 의미한다. 부극성 아날로그 감마보상전압의 계조전압이 낮아진다는 것은 데이터라인들에 공급되는 부극성 데이터전압과 공통전압 사이의 전위차가 낮아져 표현하는 계조가 낮아진다는 것을 의미하는 반면, 부극성 아날로그 감마보상전압의 계조전압이 높아진다는 것은 데이터라인들에 공급되는 부극성 데이터전압과 공통전압 사이의 전위차가 커져 계조가 높아진다는 것을 의미한다.

p 타입 MOS-FET(PT)는 분압저항열(115)의 저전위 노드(n3)에 접속된 소스전극, 보상전압 출력노드(nO2)에 접속된 드레인전극, 및 보상 극성제어신호(POL_comp)가 공급되는 게이트전극을 포함한다. 이 p 타입 MOS-FET(PT)는 보상 극성제어신호(POL_comp)의 로우논리전위에 응답하여 저전위 노드(n3)로부터 출력되는 저전위 표준 부극성 감마전압(-V1)을 DAC(103)에 공급될 부극성 아날로그 감마보상전압으로 출력하는 반면, 보상 극성제어신호(POL_comp)가 하이논리전위일 때 저전위 노드(n3)와 보상전압 출력노드(nO2) 사이의 전류패스를 차단한다.

n 타입 MOS-FET(NT)는 분압저항열(115)의 고전위 노드(n4)에 접속된 소스전극, 보상전압 출력노드(nO2)에 접속된 드레인전극, 및 보상 극성제어신호(POL_comp)가 공급되는 게이트전극을 포함한다. 이 n 타입 MOS-FET(NT)는 보상 극성제어신호(POL_comp)의 하이논리전위에 응답하여 고전위 노드(n4)로부터 출력되는 고전위 표준 정극성 감마전압(-V2)을 DAC(103)에 공급될 부극성 아날로그 감마보상전압으로 출력하는 반면, 보상 극성제어신호(POL_comp)가 로우논리전위일 때 고전위 노드(n2)와 보상전압 출력노드(nO) 사이의 전류패스를 차단한다. 고전위 표준 부극성 감마전압(-V4)은 저전위 표준 정극성 감마전압(-V1)에 비하여 전압이 높지만 상대적으로 공통전압(Vcom)에 가까워 1 계조 또는 2 계조 낮은 전압이다.

결과적으로, 스위치소자들(PT, NT)은 보상 극성제어신호(POL_comp)가 하이논리전위로 발생할 때 표준 정극성/부극성 감마전압에 비하여 1 계조 또는 2 계조 낮은 전압을 DAC(103)에 공급하는 반면, 보상 극성제어신호(POL_comp)가 로우논리전위를 유지할 때 표준 정극성/부극성 감마전압을 그대로 DAC(103)에 공급한다.

상술한 바와 같이, 본 발명에 따른 액정표시장치와 그 구동방법은 데이터 구 동회로의 DAC에 공급되는 정극성/부극성 아날로그 감마보상전압들을 선택적으로 1 계조 또는 2 계조 낮은 전압으로 발생함으로써 2 도트 인버젼 방식으로 액정패널을 구동할 때 동일 극성의 두 데이터들 중에서 첫 번째 데이터에 비하여 상대적으로 충전특성이 큰 두 번째 데이터의 아날로그 전압을 낮춘다. 따라서, 본 발명은 2 도트 인버젼 구동방식에서 충전특성의 차이로 인하여 발생될 수 있는 줄무늬 현상을 예방할 수 있어 줄무늬가 나타나지 않는 고품위로 화상을 표시할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 예컨대, 본 발명의 실시예는 도트 인버젼 방식을 중심으로 설명되었지만, N(단, N은 2 이상의 양의 정수) 도트 인버젼 방식 방식 등에도 적용될 수도 있다. 또한, 발명의 상세한 설명에 개시된 실시예들이 병용될 수도 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (17)

1. 데이터라인들과 게이트라인들이 교차되고 액정셀들이 매트릭스 형태로 배치되는 액정패널;

   N(N은 2 이상의 양의 정수) 수평기간 단위로 데이터 전압의 극성 반전을 지시하는 극성제어신호를 발생함과 아울러 상기 극성제어신호보다 주기가 짧은 보상 극성제어신호를 발생하는 제어신호 발생회로;

   상기 액정패널에서 표현되는 계조들에 대응하는 아날로그 감마보상전압을 발생하고 상기 보상 극성제어신호에 응답하여 상기 아날로그 감마보상전압을 조정하는 감마전압 발생회로; 및

   상기 극성제어신호에 응답하여 디지털 비디오 데이터를 상기 아날로그 감마보상전압으로 변환하여 아날로그 데이터 전압을 발생하고 그 아날로그 데이터전압을 상기 데이터라인들에 공급하는 데이터 구동회로를 구비하는 것을 특징으로 하는 액정표시장치.
2. 제 1 항에 있어서,

   상기 감마전압 발생회로는,

   상기 보상 극성제어신호에 응답하여 상기 아날로그 감마보상전압들의 전압을 상기 액정패널에서 표현되는 1 계조 내지 2 계조 낮은 전압으로 낮추는 것을 특징으로 하는 액정표시장치.
3. 제 1 항에 있어서,

   상기 감마전압 발생회로는,

   다수의 정극성 감마 기준전압들을 분압하는 제1 분압 저항회로; 및

   다수의 부극성 감마 기준전압들을 분압하는 제2 분압 저항회로를 구비하는 것을 특징으로 하는 액정표시장치.
4. 제 3 항에 있어서,

   상기 제1 분압 저항회로는,

   고전위 전압을 출력하는 제1 노드와,

   저전위 전압을 출력하는 제2 노드를 구비하는 것을 특징으로 하는 액정표시장치.
5. 제 4 항에 있어서,

   상기 보상 극성제어신호에 응답하여 상기 고전위 전압과 상기 저전위 전압 중 어느 하나를 상기 아날로그 감마보상전압으로 선택하고 선택된 전압을 출력노드를 통해 상기 데이터 구동회로에 공급하는 스위치회로를 더 구비하는 것을 특징으로 하는 액정표시장치.
6. 제 5 항에 있어서,

   상기 스위치회로는,

   상기 제1 노드에 접속된 소스전극, 상기 출력노드에 접속된 드레인전극, 및 보상 극성제어신호가 공급되는 게이트전극을 포함하여 상기 보상 극성제어신호의 로우논리전압에 응답하여 상기 고전위 전압을 상기 출력노드를 통해 출력하는 p 타입 MOS-FET; 및

   상기 제2 노드에 접속된 소스전극, 상기 출력노드에 접속된 드레인전극, 및 상기 보상 극성제어신호가 공급되는 게이트전극을 포함하여 상기 보상 극성제어신호의 하이논리전압에 응답하여 상기 저전위 전압을 상기 출력노드를 통해 출력하는 n 타입 MOS-FET를 구비하는 것을 특징으로 하는 액정표시장치.
7. 제 6 항에 있어서,

   상기 저전위 전압은 상기 고전위 전압에 비해 상기 액정패널에 표현되는 1 계조 내지 2 계조 낮은 전압인 것을 특징으로 하는 액정표시장치.
8. 제 3 항에 있어서,

   상기 제2 분압 저항회로는,

   저전위 전압을 출력하는 제3 노드와,

   고전위 전압을 출력하는 제4 노드를 구비하는 것을 특징으로 하는 액정표시장치.
9. 제 8 항에 있어서,

   상기 보상 극성제어신호에 응답하여 상기 저전위 전압과 상기 고전위 전압 중 어느 하나를 상기 아날로그 감마보상전압으로 선택하고 선택된 전압을 출력노드를 통해 상기 데이터 구동회로에 공급하는 스위치회로를 더 구비하는 것을 특징으로 하는 액정표시장치.
10. 제 9 항에 있어서,

    상기 스위치회로는,

    상기 제3 노드에 접속된 소스전극, 상기 출력노드에 접속된 드레인전극, 및 보상 극성제어신호가 공급되는 게이트전극을 포함하여 상기 보상 극성제어신호의 로우논리전압에 응답하여 상기 저전위 전압을 상기 출력노드를 통해 출력하는 p 타입 MOS-FET; 및

    상기 제4 노드에 접속된 소스전극, 상기 출력노드에 접속된 드레인전극, 및 상기 보상 극성제어신호가 공급되는 게이트전극을 포함하여 상기 보상 극성제어신호의 하이논리전압에 응답하여 상기 고전위 전압을 상기 출력노드를 통해 출력하는 n 타입 MOS-FET를 구비하는 것을 특징으로 하는 액정표시장치.
11. 제 9 항에 있어서,

    상기 고전위 전압은 상기 저전위 전압에 비해 상기 액정패널에 표현되는 1 계조 내지 2 계조 낮은 전압인 것을 특징으로 하는 액정표시장치.
12. 제 1 항에 있어서,

    상기 극성제어신호는,

    2 수평기간 단위로 논리값이 반전되고,

    상기 보상 극성제어신호는,

    1 수평기간 단위로 논리값이 반전되는 것을 특징으로 하는 액정표시장치.
13. 제 11 항에 있어서,

    상기 보상 극성제어신호의 논리값은 상기 극성제어신호의 논리값이 반전될 때 반전됨과 아울러 상기 극성제어신호의 논리값이 유지되는 기간 내에서 반전되는 것을 특징으로 하는 액정표시장치.
14. 데이터라인들과 게이트라인들이 교차되고 액정셀들이 매트릭스 형태로 배치되는 액정패널을 구비하는 액정표시장치의 구동방법에 있어서,

    N(N은 2 이상의 양의 정수) 수평기간 단위로 데이터 전압의 극성 반전을 지시하는 극성제어신호를 발생하는 단계;

    상기 극성제어신호보다 주기가 짧은 보상 극성제어신호를 발생하는 단계;

    상기 액정패널에서 표현되는 계조들에 대응하는 아날로그 감마보상전압을 발생하는 단계;

    상기 보상 극성제어신호에 응답하여 상기 아날로그 감마보상전압을 조정하는 단계;

    상기 극성제어신호에 응답하여 디지털 비디오 데이터를 상기 아날로그 감마보상전압으로 변환하여 아날로그 데이터 전압을 발생하는 단계; 및

    상기 아날로그 데이터전압을 상기 데이터라인들에 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
15. 제 14 항에 있어서,

    상기 아날로그 감마보상전압을 조정하는 단계는,

    상기 보상 극성제어신호에 응답하여 상기 아날로그 감마보상전압들의 전압을 상기 액정패널에서 표현되는 1 계조 내지 2 계조 낮은 전압으로 낮추는 것을 특징으로 하는 액정표시장치의 구동방법.
16. 제 14 항에 있어서,

    상기 극성제어신호는,

    2 수평기간 단위로 논리값이 반전되고,

    상기 보상 극성제어신호는,

    1 수평기간 단위로 논리값이 반전되는 것을 특징으로 하는 액정표시장치의 구동방법.
17. 제 16 항에 있어서,

    상기 보상 극성제어신호의 논리값은 상기 극성제어신호의 논리값이 반전될 때 반전됨과 아울러 상기 극성제어신호의 논리값이 유지되는 기간 내에서 반전되는 것을 특징으로 하는 액정표시장치의 구동방법.

Images