[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20060005820A - 반도체 소자의 병렬 테스트용 장치 및 병렬 테스트 방법 - Google Patents

반도체 소자의 병렬 테스트용 장치 및 병렬 테스트 방법 Download PDF

Info

Publication number
KR20060005820A
KR20060005820A KR1020040054793A KR20040054793A KR20060005820A KR 20060005820 A KR20060005820 A KR 20060005820A KR 1020040054793 A KR1020040054793 A KR 1020040054793A KR 20040054793 A KR20040054793 A KR 20040054793A KR 20060005820 A KR20060005820 A KR 20060005820A
Authority
KR
South Korea
Prior art keywords
under test
semiconductor device
tester
test
semiconductor devices
Prior art date
Application number
KR1020040054793A
Other languages
English (en)
Inventor
오강균
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040054793A priority Critical patent/KR20060005820A/ko
Publication of KR20060005820A publication Critical patent/KR20060005820A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

반도체 소자의 병렬 테스트용 장치 및 병렬 테스트 방법이 제공된다. 상기 반도체 소자의 병렬 테스트용 장치는 다수개의 피시험 반도체 소자들이 블록 단위로 실장되는 소켓, 테스터의 드라이버 신호 채널과 상기 블록 내에 다수개의 피시험 반도체 소자들의 클럭핀들을 병렬로 연결하며, 상기 피시험 반도체 소자의 클럭핀들과 연결된 상기 피시험 반도체 소자의 내부 배선들의 이상 유무에 따라 연결여부가 결정되는 제1 배선을 포함한다.
반도체 소자의 병렬 테스트 방법 또한 제공된다.
병렬 테스트용 장치

Description

반도체 소자의 병렬 테스트용 장치 및 병렬 테스트 방법{Device for parallel test of semiconductor and method thereof}
도 1은 일반적인 반도체 소자의 병렬 테스트 시스템의 블럭도이다.
도 2는 종래의 테스터의 드라이버 신호 채널(driver signal channel), 입출력 신호 채널(Input/Output signal channel)과 피시험 반도체 소자의 연결상태를 설명하기 위한 블럭도이다.
도 3은 종래의 반도체 소자의 병렬 테스트 방법을 설명하기 위한 순서도이다.
도 4는 본 발명의 일 실시예에 따른 테스터의 드라이버 신호 채널, 입출력 신호 채널과 피시험 반도체 소자의 연결상태를 설명하기 위한 블럭도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 소자의 병렬 테스트 방법을 설명하기 위한 순서도이다.
(도면의 주요부분에 대한 부호의 설명)
651a, 651b : 스위칭 제어 신호 채널
652 : 드라이버 신호 채널 654a, 654b : 입출력 신호 채널
700a, 700b : 피시험 반도체 소자(Device Under Test)
800 : 병렬 테스트용 기판
본 발명은 반도체 소자의 병렬 테스트용 장치 및 병렬 테스트 방법에 관한 것으로, 보다 상세하게는 테스터에서 제공하는 스위칭 제어 신호에 의해서 제어되는 스위칭부를 이용하여 드라이버 신호 채널과 피시험 반도체 소자간의 배선의 연결 여부를 결정하는 병렬 테스트용 장치에 관한 것이다.
반도체 소자는 웨어퍼 상태로 생산되고 반도체 패키지로서의 조립이 완료된 후, 사용자에게 전달되기 앞서 최종적으로 전기적 검사를 받게 된다.
특히 대용량화, 고속화, 다핀화가 급속히 진행되고 있는 DRAM과 같은 반도체 소자에서는, 이에 대응하여 전기적 검사공정의 효율을 높이는 것이 중요한 문제로 대두되고 있다. 이를 위하여 테스터(tester)는 고속화 그리고 작업처리량 시간(throughput time)의 개선에 초점을 두고 발전되고 있다.
이러한 작업처리량 시간의 개선은 2가지 방향에서 모색될 수 있다. 첫째, 검사 프로그램을 조정하여 검사시간을 단축시키는 것이 하나의 방향이고, 둘째, 한번에 검사할 수 있는 반도체 소자의 개수를 증가시키는 방법 즉, 병렬검사시 피시험 반도체 소자(DUT)의 개수를 늘리는 것이 또 하나의 방향이다.
도 1은 일반적인 반도체 소자의 병렬 테스트 시스템의 블럭도이다.
도 1을 참조하면, 전기적 검사는 웨이퍼 생산 공정이나, 조립 공정에서 발생된 결함을 발견하여 불량품을 제거(screening)하여 양품만을 골라내는 것이 목적이 다. 이러한 전기적 검사를 위하여, 테스터(100)와, 프로브 스테이션(probe station, 200)이 필요하고, 피시험 반도체 소자(300)를 효과적으로 로딩(loading)하기 위하여 핸들러(handler, 도면미도시)가 필요하다.
상기 테스터(100)에는 테스터 내부에 설치된 하드웨어 구성 요소를 제어하기 위한 테스터 처리 장치(tester processor, 110)가 있고, 내부의 하드웨어 구성요소로는 프로그래머블 전원 제공부(programmable power supply, 112), 직류파라미터 측정 유닛(DC parameter measurement unit, 114), 알고리즘 패턴 발생부(algorithmic pattern generator, 116), 타이밍 발생부(timing generator, 118), 파형 정형부(wave sharp formatter, 120) 및 드라이버 신호 채널(driver signal channel)과 입출력 신호 채널(Input/Output signal channel) 및 비교부(comparator)가 내장된 핀 일렉트로닉스(150)등이 있다.
따라서, 테스터(100)는 테스터 중앙처리 장치(110)에서 작동되는 테스트 프로그램에 의해 하드웨어적 구성요소들이 서로 신호를 주고 받으며 프로브 스테이션(200)을 통해 핀 일렉트로닉스(150)에 연결된 피시험 반도체 소자(300)에 대한 전기적 기능을 검사하게 된다.
테스트 프로그램(test program)은, 크게 직류검사(DC test), 교류 검사(AC test) 및 기능 검사(function test)로 이루어진다. 여기서 상기 기능 검사는 반도체 소자, 예컨대 디램(DRAM)의 실제 동작 상황에 맞추어 그 기능을 확인하는 것이다. 즉, 테스터(100)의 알고리듬 패턴 발생부(116)로부터 피시험 반도체 소자(300), 예컨대 디램(DRAM)에 입력 패턴을 쓰고(write operation), 그것을 디램의 출력에서 읽어들여(read operation), 기대치 패턴(expected pattern)과 비교부(comparator)를 통해 비교(compare operation)하는 것이다.
도 2는 종래의 테스터의 드라이버 신호 채널(driver signal channel), 입출력 신호 채널(Input/Output signal channel)과 피시험 반도체 소자의 연결상태를 설명하기 위한 블럭도이다.
도 2를 참조하면, 테스터에서 병렬로 검사할 수 있는 피시험 반도체 소자(300a, 300b)의 최대 개수는, 핀 일렉트로닉스(150)의 채널(channel)에 의해 결정된다. 그리고 핀 일렉트로닉스(150)에는 드라이버 신호 채널(driver signal channel, 152)과 입출력 신호 채널(I/O signal channel, 154a, 154b)이 각각 존재한다.
한편, 병렬식의 전기적 검사 공정에서 드라이버 신호 채널(152)은 피시험 반도체 소자(300)의 개수를 늘리기 위해, 프로브 스테이션(200)내의 검사용 기판내에서 분기 방식으로 피시험 반도체 소자(300)와 연결되는 핀(pin)을 서로 공유하게 할 수 있다.
도 2에서는 드라이버 신호 채널(152)은 제 1 배선(410)을 통해서 피시험 반도체 소자1(300a)와 연결되고, 제 1 배선 내의 공유배선(415)를 통해서, 피시험 반도체 소자2(300b)와 연결된다. 즉, 제 1배선(410)은 공유배선(415)를 포함하고, 상기 공유배선(415)은 피시험 반도체 소자1(300a)에 연결되는 배선은 제1 공유배선(416), 피시험 반도체 소자2(300b)에 연결되는 배선은 제2 공유배선(417)를 포함한다. 따라서, 1 개의 드라이버 신호 채널(152)이 2개 이상의 피시험 반도체 소자의 어드레스 핀(address pin) 혹은 제어 핀(control pin)을 제어할 수 있다.
그러나 입출력 신호 채널(154a, 154b)은 피시험 반도체 소자(300)인 디램으로부터 데이터를 읽어들여 테스터내의 기대치 패턴(expected pattern)과 비교할 때 데이터가 유일(unique)해야 한다.
따라서 드라이버 신호 채널(152)과 같이 검사용 기판에서 분기 방식으로 피시험 반도체 소자(300a, 300b)와 연결되는 입출력 데이터 핀(DQ)을 공유하는 것이 불가능하다. 즉, 하나의 입출력 신호 채널(154a, 154b)이 두 개 이상의 피시험 반도체 소자(300a, 300b)의 데이터 핀(DQ)과 동시에 연결되는 것이 불가능하다.
이러한 이유로 테스터의 핀 일렉트로닉스(150)에 존재하는 입출력 신호 채널(154a, 154b) 개수는 그 테스터에서 병렬로 검사할 수 있는 최대 피시험 반도체 소자(300a, 300b)의 개수를 결정하게 된다.
도 3는 종래의 반도체 소자의 병렬 테스트 방법을 설명하기 위한 순서도이다.
도 3을 참조하면, 상술한 입출력 신호 채널(I/O signal channel)이 갖는 제한 사항 때문에, 프로브 스테이션(200) 내의 검사용 기판은 피시험 반도체 소자의 데이터 핀(DQ)과 입출력 신호 채널을 1:1로 대응하도록 연결된 구성(configuration)을 갖는다(S510). 상기 검사용 기판을 사용하여 테스터와 피시험 반도체 소자를 연결하여 검사를 시작한다(S520). 그 후, 기능 검사시 검사용 기판과 입출력 신호 채널을 통해서 반도체 소자의 데어터 핀(DQ)으로부터 나오는 출력 신호를 읽을 때에 데이터 전부를 한번에 읽는다(S530). 이것은 유일(unique)한 데 이터를 읽어서 테스터에서 기대치 패턴과 비교하기 위함이다. 통상 피시험 반도체 소자의 데이터 핀이 8개의 바이트(byte) 단위로 2개로 합쳐져 이루어진 16개의 워드(word)인 경우, 16개의 데이터를 한번에 읽어서 테스터에서 기대치 패턴과 비교하게 된다. 그 결과 기대치 패턴과 일치할 경우 정상(good) 반도체 소자, 그렇지 않으면 불량(fail) 반도체 소자로 판단한다(S540).
그런데, 이렇게 드라이버 신호 채널(152)이 프로브 스테이션(200)내에서 분기 방식으로 피시험 반도체 소자(300)와 연결되는 핀(pin)을 서로 공유하게 되면, 예를 들어 한번에 병렬로 검사할 수 있는 피시험 반도체 소자의 개수가 4개라고 하면, 그 중 한 개의 피시험 반도체 소자(300)의 핀이 내부적으로 저항이 매우 낮거나, 그라운드에 연결되어 있는 등 문제가 있는 경우, 나머지 3개의 피시험 반도체 소자에도 영향을 미칠 수 있다.
이러한 경우, 문제가 있는 한 개의 피시험 반도체 소자에 많은 드라이버 신호가 집중되므로 나머지 피시험 반도체 소자에는 드라이버 신호가 입력되지 않으므로 정상(good) 반도체 소자도 불량(fail) 반도체 소자로 판명될 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 테스트의 신뢰도를 높일 수 있는 반도체 소자의 병렬 테스트용 장치 및 병렬 테스트 방법을 제공하는 데 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 소자의 병렬 테스트용 장치는 다수개의 피시험 반도체 소자들이 블록 단위로 실장되는 소켓, 테스터의 드라이버 신호 채널과 상기 블록 내에 다수개의 피시험 반도체 소자들의 클럭핀들을 병렬로 연결하며, 피시험 반도체 소자의 클럭핀들과 연결된 피시험 반도체 소자의 내부 배선들의 이상 유무에 따라 연결여부가 결정되는 제1 배선을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 소자의 병렬 테스트 방법은 테스터의 드라이버 신호 채널과 블록 단위로 실장된 다수개의 피시험 반도체 소자들의 클럭핀들을 병렬로 연결하는 제1 배선을 포함하는 검사용 기판을 제공하는 단계, 테스터의 드라이버 신호 채널과 검사용 기판의 제1 배선을 연결하는 단계, 검사용 기판에 실장된 다수개의 피시험 반도체 소자들의 클럭핀들과 연결된 피시험 반도체 소자의 내부 배선들의 이상 유무를 판단하는 단계, 이상 유무 판단에 따라 제1 배선의 연결여부를 결정하는 단계, 테스터의 입출력 채널을 통해서 출력 신호를 읽고, 피시험 반도체 소자들의 상태를 판단하는 단계를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태 로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 4는 본 발명의 일 실시예에 따른 테스터의 드라이버 신호 채널(driver signal channel), 입출력 신호 채널(Input/Output signal channel)과 피시험 반도체 소자의 연결상태를 설명하기 위한 블럭도이다.
도 4를 참조하면, 테스터에서 병렬로 검사할 수 있는 피시험 반도체 소자(700a, 700b)의 최대 개수는, 핀 일렉트로닉스의 채널(channel)에 의해 결정된다. 그리고 핀 일렉트로닉스는 드라이버 신호 채널(driver signal channel, 652)과 입출력 신호 채널(I/O signal channel, 654a, 654b)이 각각 포함한다. 또한, 스위칭 제어 신호 채널(switching control signal channel)을 포함한다. 다만, 설명의 편의를 위해서 스위칭 제어 신호의 예로서 릴레이 제어 신호 채널(relay control signal channel, 651a, 651b)를 사용한다.
한편, 병렬식의 전기적 검사 공정에서 드라이버 신호 채널(652)은 피시험 반도체 소자(700a, 700b)의 개수를 늘리기 위해, 프로브 스테이션 내의 검사용 기판내에서 분기 방식으로 피시험 반도체 소자(700a, 700b)와 연결되는 핀(pin)을 서로 공유하게 할 수 있다.
도 4에서는 드라이버 신호 채널(152) 은 제 1 배선(810)을 통해서 피시험 반도체 소자1(700a)와 연결되고, 제 1 배선 내의 공유배선(815)를 통해서, 피시험 반 도체 소자2(700b)와 연결된다. 즉, 제 1배선(810)은 공유배선(815)를 포함하고, 상기 공유배선(815)는 피시험 반도체 소자1(700a)에 연결되는 배선은 제1 공유배선(816), 피시험 반도체 소자2(700b)에 연결되는 배선은 제2 공유배선(817)를 포함한다.
따라서, 1 개의 드라이버 신호 채널(652)이 2개 이상의 피시험 반도체 소자의 어드레스 핀(address pin) 혹은 제어 핀(control pin)을 제어할 수 있다.
본 발명은 드라이버 신호 채널(652)와 피시험 반도체 소자 1, 2(700a, 700b)의 연결을 제어하기 위해 제 1, 2 공유 배선(816, 817)에 스위칭부를 더 포함한다.
상기 스위칭부는 핀 일렉트로닉스 내부의 스위칭 제어 신호 채널(651a, 651b)과 연결되고, 스위칭 제어 신호는 제 2 배선(805a, 805b)를 통해서 스위칭부에 제공된다.
상기 스위칭부는 상기 제 1, 2 공유 배선(816, 817) 상에 형성되며, 스위칭 역할을 할 수 있는 장치는 무엇이든 가능하다. 즉 릴레이, 퓨즈 등이 가능하고, 바람직하게는 릴레이(Ry1, Ry2, Ry3, Ry4)를 사용한다.
실시예로서 4핀을 구비한 릴레이를 사용하였으며, 마츠시타 전기(Matsushita Electric Works, Ltd.)에서 생산하는 제품번호 NF4EB-4M을 사용하였다. 제품번호의 전반부의 4는 4핀연결(4 Form C) 구조를, EB는 표준(standard)을 의미하고, 후반부의 4M은 기능 타입(MBB function)을 의미한다. 스위칭 제어 신호는 스위칭 제어 신호 채널(651a, 651b)과 제 2 배선(805a, 805b)을 통해서 릴레이(Ry1, Ry2, Ry3, Ry4)에 제공되고, 릴레이의 NC(Normal Close)-COM 연결, NO(Normal Open)-COM 연결 을 제어한다.
스위칭 제어 신호의 일 실시예로서, 릴레이 제어 신호(relay control signal)는 테스터에서 자체적으로 제공하는 신호이다. 실시예로서 테스터 기기마다 다른 명칭을 사용하나 CW 신호 또는 SW 신호를 사용한다.
CW 신호는 일반적인 사용 전압(예로서는 5V)보다 높은 전압(예로서는 15V)의 기능 검사를 할 때 사용되는 릴레이를 동작시키기 위한 신호이다.
따라서, 스위칭 제어 신호를 제공하기 위한 별도의 채널을 제작할 필요가 없으므로, 새로운 채널을 만들기 위한 비용을 줄일 수 있다. 물론, 스위칭 제어 신호를 제공하기 위한 별도의 채널을 제작하여도 무방하다. 스위칭 제어 신호 채널(651a, 651b)는 각각의 피시험 반도체 소자(700a, 700b)에 연결되므로, 연결을 끊고자 하는 배선만을 선택적으로 끊을 수 있다.
만약 피시험 반도체2(700b)과 연결된 드라이버 신호 채널(652)를 절연하고자 하면, 스위칭 제어 신호 채널(651b)로부터 스위칭 제어 신호를 받아서 릴레이(Ry3, Ry4)를 작동시켜 연결을 끊을 수 있다.
입출력 신호 채널(654a, 654b)은 피시험 반도체 소자(700a, 700b)인 디램으로부터 데이터를 읽어들여 테스터내의 기대치 패턴(expected pattern)과 비교할 때 데이터가 유일(unique)해야 한다. 따라서 드라이버 신호 채널(652)과 같이 검사용 기판에서 분기 방식으로 피시험 반도체 소자(700a, 700b)와 연결되는 입출력 데이터 핀(DQ)을 공유하는 것이 불가능하다. 즉, 하나의 입출력 신호 채널(654a, 654b)이 두 개 이상의 피시험 반도체 소자(700a, 700b)의 데이터 핀(DQ)과 동시에 연결 되는 것이 불가능하다.
이러한 이유로 테스터의 핀 일렉트로닉스에 존재하는 입출력 신호 채널(754a, 754b) 개수는 그 테스터에서 병렬로 검사할 수 있는 최대 피시험 반도체 소자(700a, 700b)의 개수를 결정하게 된다.
일 예로 피시험 반도체 소자(700a, 700b)의 데이터 핀(DQ)의 개수가 16개인 경우, 데이터 핀(DQ)이 8개인 다른 종류의 피시험 반도체 소자보다 테스터에서 병렬로 검사할 수 있는 최대 피시험 반도체 소자의 개수는 절반으로 줄어들게 된다.
결과적으로 테스터당 최대 병렬검사 가능한 피시험 반도체 소자의 개수는, 핀 일렉트롤닉스에 있는 입출력 신호채널의 개수를, 피시험 반도체 소자의 데이터 핀(DQ)의 개수로 나눈 값이 되는 것이다.
도 5는 본 발명의 일 실시예에 따른 반도체 소자의 병렬 테스트 방법을 설명하기 위한 순서도이다.
도 5을 참조하면, 상술한 입출력 신호 채널(I/O signal channel)이 갖는 제한 사항 때문에, 프로브 스테이션 내의 검사용 기판은 피시험 반도체 소자의 데이터 핀(DQ)과 입출력 신호 채널을 1:1로 대응하도록 연결된 구성(configuration)을 갖는다(S910). 상기 검사용 기판을 사용하여 테스터와 피시험 반도체 소자를 연결하여 검사를 시작한다(S920).
먼저 각 반도체 소자의 핀 상태를 검사한다(S930). 각 반도체 소자 중 한 개의 피시험 반도체 소자(300)의 핀이 내부적으로 저항이 매우 낮거나, 그라운드에 연결되어 있는 등 문제가 있는 경우, 나머지 3개의 피시험 반도체 소자에도 영향을 미칠 수 있다. 이러한 경우, 문제가 있는 한 개의 피시험 반도체 소자에 많은 드라이버 신호가 집중되므로 나머지 피시험 반도체 소자에는 드라이버 신호가 입력되지 않으므로 정상(good) 반도체 소자도 불량(fail) 반도체 소자로 판명될 수 있기 때문이다.
각 반도체 소자의 핀 상태를 검사하는 방법은 당업자가 생각할 수 있는 다양한 방법이 모두 가능하나, 실시예로서 이하를 제시한다.
일반적으로 반도체 소자는 내부적으로 5V 내외의 전압으로 동작하게 설계되어 있으나, 여러 원인으로 인해 그 이상의 높은 전압에 노출되는 경우가 발생한다. 반도체 소자를 손으로 다룰 때 사람의 몸에서 발생되는 2000V 이상의 정전기가 반도체 소자 내부로 흘러 들어가는 것이 그 예이다. 이 경우 반도체 소자는 게이트 절연막이 파괴되거나, 정션 스파이킹(junction spiking) 현상등이 발생하여 반도체 소자를 완전히 파괴하거나, 미세하게 손상을 받아 신뢰성에 심각한 영향을 준다.
이를 방지하기 위해 도6과 같은 정전기 방지용 회로를 입력단 앞에 구성한다. 입력단에 높은 전압이 들어올 경우, A 노드의 필드 트랜지스터가 턴온(turn on)되어 Vss로 전류 패스(current path)를 만들어 주고, 한편 B 노드에서는 전압강하 및 정션 브레이크다운(junction breakdown)을 일으켜 역시 전류를 기판으로 빠지게 하고, 마지막으로 C 노드의 NMOS가 펀치스루(punchthrough)를 일으켜 Vss로 전류가 빠져 최종적으로 입력단의 게이트(D)에는 높은 전압이 거의 인가되지 않도록 막아주는 역할을 한다. 이러한 회로를 보호 회로(protection circuit)라고 한다. 본 발명에서는 이러한 보호 회로가 정상적으로 작동하는지 검사하여, 핀이 내 부적으로 그라운드에 연결되어 있는지 등을 검사한다.
핀의 이상 여부를 판단하여(S940), 핀의 이상이 없으면 기능 검사시 검사용 기판과 입출력 신호 채널을 통해서 반도체 소자의 데어터 핀(DQ)으로부터 나오는 출력 신호를 읽을 때에 데이터 전부를 한번에 읽는다 (S950). 이것은 유일(unique)한 데이터를 읽어서 테스터에서 기대치 패턴과 비교하기 위함이다.
통상 피시험 반도체 소자의 데이터 핀이 8개의 바이트(byte) 단위로 2개로 합쳐져 이루어진 16개의 워드(word)인 경우, 16개의 데이터를 한번에 읽어서 테스터에서 기대치 패턴과 비교하게 된다. 그 결과 기대치 패턴과 일치할 경우 정상(good) 반도체 소자, 그렇지 않으면 불량(fail) 반도체 소자로 판단한다(S960).
만약, 피시험 반도체 소자1(700a)의 핀 중 하나에 이상이 있으면 제1 공유배선(816)만을 차단한다(S590). 스위칭 제어 신호가 스위칭 제어 신호 채널(651a)을 통해서 릴레이(Ry1, Ry2)에 제공된다. 그러면, 상기 릴레이(Ry1, Ry2)가 작동하여 NC(Normal Close)-COM 연결에서 NO(Normal Open)-COM연결로 바뀜으로써 제1 공유배선(816)이 전기적으로 절연된다.
따라서, 드라이버 신호 채널(652)을 통해서 공유되는 피시험 반도체 소자 1,2(700a, 700b)를 공통으로 제어하더라도, 핀의 이상이 없는 피시험 반도체 소자2(700b)에만 드라이버 신호가 제공된다.
한번에 병렬로 검사할 수 있는 피시험 반도체 소자의 개수가 4개라고 하면, 그 중 한 개의 피시험 반도체 소자의 핀이 내부적으로 저항이 매우 낮거나, 그라운드에 연결되어 있는 등 문제가 있는 경우라도, 핀에 이상이 있는 하나의 피시험 반 도체 소자로 인해 다른 3개의 정상적인 피시험 반도체 소자가 불량(fail) 반도체 소자로 판명될 수 있는 위험을 극복할 수 있다.
드라이버 신호 전달이 차단된 반도체 소자는 불량(fail)으로 판단하고(S980), 나머지 반도체 소자는 일반적인 기능 검사를 통해서 정상(good)인지 불량(fail)여부를 판단한다(S960).
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같은 반도체 소자의 병렬 테스트용 장치 및 병렬 테스트 방법에 따르면 다음과 같은 효과가 하나 혹은 그 이상 있다.
본 발명은 한 개의 피시험 반도체 소자의 핀이 내부적으로 저항이 매우 낮거나 그라운드에 연결되어 있는 등 문제가 있는 경우라도, 핀에 이상이 있는 하나의 피시험 반도체 소자로 인해 다른 정상적인 피시험 반도체 소자가 불량(fail) 반도체 소자로 판명될 수 있는 위험을 극복할 수 있다. 또한, 테스터의 신뢰도를 높일 수 있다.

Claims (9)

  1. 다수개의 피시험 반도체 소자들이 블록 단위로 실장되는 소켓;
    테스터의 드라이버 신호 채널과 상기 블록 내에 다수개의 피시험 반도체 소자들의 클럭핀들을 병렬로 연결하며, 상기 피시험 반도체 소자의 클럭핀들과 연결된 상기 피시험 반도체 소자의 내부 배선들의 이상 유무에 따라 연결여부가 결정되는 제1 배선을 포함하는 반도체 소자의 병렬 테스트용 장치.
  2. 제 1항에 있어서, 상기 제 1배선은 연결여부를 결정하기 위한 스위칭부를 더 포함하는 반도체 소자의 병렬 테스트용 장치.
  3. 제 2항에 있어서, 상기 스위칭부는 릴레이 또는 퓨즈인 반도체 소자의 병렬 테스트용 장치.
  4. 제 2항에 있어서, 상기 스위칭부와 테스터의 스위칭 제어 신호 채널을 전기적으로 연결하는 제2 배선을 더 포함하는 반도체 소자의 병렬 테스트용 장치.
  5. 제 2항에 있어서, 상기 스위칭부는 테스터에서 제공하는 스위칭 제어 신호에 의해 제어되는 반도체 소자의 병렬 테스트용 장치.
  6. 제 1항 내지 제 5항에 있어서, 상기 반도체 소자의 병렬 테스트용 기판을 포함하는 프로브 스테이션(probe station).
  7. (a) 테스터의 드라이버 신호 채널과 블록 단위로 실장된 다수개의 피시험 반도체 소자들의 클럭핀들을 병렬로 연결하는 제1 배선을 포함하는 검사용 기판을 제공하는 단계;
    (b) 상기 테스터의 드라이버 신호 채널과 상기 검사용 기판의 제1 배선을 연결하는 단계;
    (c) 상기 검사용 기판에 실장된 상기 다수개의 피시험 반도체 소자들의 클럭핀들과 연결된 상기 피시험 반도체 소자의 내부 배선들의 이상 유무를 판단하는 단계;
    (d) 상기 (c)단계에 의한 판단에 따라 상기 제1 배선의 연결여부를 결정하는 단계;
    (e) 테스터의 입출력 채널을 통해서 출력 신호를 읽고, 상기 피시험 반도체 소자들의 상태를 판단하는 단계를 포함하는 반도체 소자의 병렬 테스트 방법.
  8. 제 6항에 있어서, 상기 (d)단계는 상기 피시험 반도체 소자의 내부 배선들에 이상이 있는 경우에는 상기 제1 배선을 연결하지 않고, 이상이 없는 경우에는 상기 제1 배선을 연결하는 단계인 반도체 소자의 병렬 테스트 방법.
  9. 제 7항에 있어서, 상기 (d)단계는 테스터에서 제공하는 스위칭 제어 신호에 의해 제어되는 반도체 소자의 병렬 테스트 방법.
KR1020040054793A 2004-07-14 2004-07-14 반도체 소자의 병렬 테스트용 장치 및 병렬 테스트 방법 KR20060005820A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040054793A KR20060005820A (ko) 2004-07-14 2004-07-14 반도체 소자의 병렬 테스트용 장치 및 병렬 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040054793A KR20060005820A (ko) 2004-07-14 2004-07-14 반도체 소자의 병렬 테스트용 장치 및 병렬 테스트 방법

Publications (1)

Publication Number Publication Date
KR20060005820A true KR20060005820A (ko) 2006-01-18

Family

ID=37117720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040054793A KR20060005820A (ko) 2004-07-14 2004-07-14 반도체 소자의 병렬 테스트용 장치 및 병렬 테스트 방법

Country Status (1)

Country Link
KR (1) KR20060005820A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100901515B1 (ko) * 2007-06-26 2009-06-08 (주)마이크로컨텍솔루션 이상전류 차단수단이 구비된 메모리모듈 테스트 소켓
KR100921221B1 (ko) * 2007-10-23 2009-10-12 주식회사 아이티엔티 반도체 디바이스 테스트 시스템의 ｍｃｐ 디바이스 테스트방법
US8378698B2 (en) 2009-12-02 2013-02-19 Samsung Electronics Co., Ltd. Integrated circuit testing apparatus and method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100901515B1 (ko) * 2007-06-26 2009-06-08 (주)마이크로컨텍솔루션 이상전류 차단수단이 구비된 메모리모듈 테스트 소켓
KR100921221B1 (ko) * 2007-10-23 2009-10-12 주식회사 아이티엔티 반도체 디바이스 테스트 시스템의 ｍｃｐ 디바이스 테스트방법
US8378698B2 (en) 2009-12-02 2013-02-19 Samsung Electronics Co., Ltd. Integrated circuit testing apparatus and method

Similar Documents

Publication Publication Date Title
US6138256A (en) Intelligent binning for electrically repairable semiconductor chips
US7749778B2 (en) Addressable hierarchical metal wire test methodology
US5764650A (en) Intelligent binning for electrically repairable semiconductor chips
JP2013527426A (ja) ウェハレベル接触器
US6559673B2 (en) Apparatus and method for power continuity testing in a parallel testing system
US20060152242A1 (en) Method of performing parallel test on semiconductor devices by dividing voltage supply unit
KR20120065790A (ko) 반도체 장치 동시 연속 테스트 방법 및 테스트 장비
WO2016017292A1 (ja) デバイスの検査方法、プローブカード、インターポーザ及び検査装置
US20200174073A1 (en) Device inspection method
US20060176070A1 (en) Semiconductor chip and method of testing the same
KR101727378B1 (ko) 기판 검사 장치
US8624615B2 (en) Isolation circuit
JP2002176140A (ja) 半導体集積回路ウェハ
KR100459698B1 (ko) 병렬검사되는 개수를 증가시키는 반도체 소자의 전기적검사방법
KR20060005820A (ko) 반도체 소자의 병렬 테스트용 장치 및 병렬 테스트 방법
KR100821095B1 (ko) 반도체 테스트장치 및 그 테스트방법
KR20090115615A (ko) 고장 여부 판단장치를 포함한 메모리 테스트 시스템 및메모리 테스트 시스템에서 디바이스의 고장 여부 판단방법
KR100470989B1 (ko) 검증용프로우브카드
KR100718457B1 (ko) 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법
JP2011029512A (ja) 半導体集積回路の試験方法及び試験装置
KR20100021171A (ko) 프로브 카드 모듈 및 이를 구비한 반도체 테스트 장치
JP2008090989A (ja) 半導体記憶装置
JPH076600A (ja) 半導体記憶装置の電気的特性検査方法および装置
JP2000131381A (ja) 半導体試験装置
JP2014106179A (ja) 基板検査装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination