KR20050067667A - 마이크로소자의 패키징 구조 - Google Patents

Abstract

웨이퍼 레벨의 본딩을 이용하여 마이크로 소자의 미세 구조물을 패키징을 하는 것으로 하부 기판에 형성되는 단자의 위치와 상부기판에 형성되는 하우징 어레이의 형상을 개선하여 마이크로 소자 칩의 수를 증가시킨다.

상부가 밀폐되고, 내부가 중공이며, 하부가 개방된 복수의 하우징이 형성되고, 복수의 하우징들이 만나는 꼭지점 부위에 구멍이 형성된 하우징 어레이와, 상기 하우징에 대향되는 위치에 마이크로 소자의 미세 구조물이 각기 형성되고, 상기 구멍에 대향되는 위치에는 단자가 형성되어 상기 하우징 어레이가 부착될 때 상기 미세 구조물이 밀폐되는 반도체 기판으로 이루어지고, 하우징 어레이의 하우징은, 종방향 및 횡방향으로 연속적으로 형성되고, 상기 하우징 어레이는, 팔각기둥 형상으로 하우징이 형성되어 하우징들이 만나는 꼭지점 부위에 사각기둥 형상으로 구멍이 형성되며, 상기 구멍은, 원기둥 또는 다각기둥으로 형성되고, 또는 상기 구멍은 비등방성 습식 식각을 이용하여 경사지게 형성된다.

Description

마이크로 소자의 패키징 구조{Packing structure of micro-electronic device}

본 발명은 미세 가공 기술로 제조된 각종 센서나 액추에이터 등의 마이크로 소자를 패키징하는 마이크로 소자의 패키징 구조에 관한 것이다.

미세 가공기술로 제조된 각종 센서나 액추에이터 등의 마이크로 소자들은 외부의 충격 등에 의해 손상되지 않고, 오염되지 않도록 보호하고, 구동 특성을 개선하기 위하여 표면을 외부와 차단시키고 있다. 특히 실리콘 가속도 센서 및 자이로 센서는 내부를 진공으로 유지해야 높은 Q값을 얻을 수 있고, 정전용량형 압력센서 및 음향센서는 표면의 미세 구조물을 오염으로부터 보호하고, 외부의 압력을 차단할 수 있는 공동(cavity)을 필요로 한다.

그러므로 마이크로 소자들은 제조한 후 통상적으로 외부와 차단시키기 위하여 패키징하고 있다.

상기 마이크로 소자들을 패키징하는 방법으로는 밀폐용 함체를 이용하는 방법과, 칩 단위로 패키징하는 방법과, 웨이퍼 레벨의 본딩을 이용하여 패키징을 하는 방법 등이 알려져 있다.

상기 밀폐용 함체를 이용하는 방법은 도 1a에 도시된 바와 같이 밀폐용의 금속 또는 세라믹 등으로 이루어지는 밀폐용 함체(100)에 복수의 전극(110)을 설치하고, 도 1b에 도시된 바와 같이 반도체 기판(121) 상에 각종 센서 또는 액추에이터의 역할을 하는 미세 구조물(123)과 단자(125)를 형성한 마이크로 소자의 칩(120)을 도 1c에 도시된 바와 같이 밀폐용 함체(100)내에 접착제(130) 등으로 부착하였다. 그리고 상기 마이크로 소자 칩(120)의 단자(125)와 상기 전극(110)을 와이어(140)로 본딩하고, 도 1d에 도시된 바와 같이 밀폐용 함체(100)의 상부에 밀폐용 덮개(150)를 부착하여 마이크로 소자 칩(120)을 밀봉하였다.

그러나 상기한 밀폐용 함체를 이용하여 패키징하는 것은 밀폐용 함체(100)가 고가로서 제조비용이 많이 들고, 밀폐용 함체(100) 내에 마이크로 소자 칩(120)을 부착할 경우에 미세 구조물(123)이 노출되어 불량이 발생하는 경우가 많았으며, 또한 밀폐용 함체(100)의 상부에 밀폐용 덮개(150)를 부착하여 마이크로 소자 칩(150)을 밀봉할 때까지 높은 청정도를 유지해야 되어 공정비용이 많이 들며, 일반 반도체의 생산라인에서 패키징할 수 없는 등의 여러 가지 문제점이 있었다.

그리고 상기 칩 단위로 패키징하는 방법은, 도 2a에 도시된 바와 같이 반도체 기판(201)에 미세 구조물(203) 및 단자(205)를 형성한 마이크로 소자 칩(200)의 상부에 도 2b에 도시된 바와 같이 실리콘 또는 유리 등으로 이루어진 하우징(210)을 도 2c에 도시된 바와 같이 접착제(220) 등으로 부착하여 마이크로 소자 칩(200)을 밀봉하였다. 그리고 마이크로 소자 칩(200)을 밀봉한 후공정으로 상기 하우징(210)이 부착된 마이크로 소자 칩(200)을, 도 2d에 도시된 바와 같이 전극(230)을 구비한 기판(240)에 접착제(250) 등으로 부착하고, 마이크로 소자 칩(200)의 단자(205)와 전극(230)을 와이어(260)로 본딩한 후 도 2e에 도시된 바와 같이 몰딩 공정에서 플라스틱 등으로 몰딩부(270)를 형성하였다.

그러나 상기한 칩 단위로 패키징하는 방법은 하나의 반도체 기판(201)에 형성한 복수의 마이크로 소자 칩(200)들을 각기 분리하고, 하우징(210)으로 밀봉하는 것으로서 대량 생산에 불리하고, 많은 제조비용이 소요되는 등의 문제점이 있었다.

또한 상기 웨이퍼 레벨의 본딩을 이용하여 패키징을 하는 방법은 도 3a에 도시된 바와 같이 반도체 기판(300)에 복수의 미세 구조물(310) 및 단자(320)들을 상호간에 소정의 간격을 유지하면서 형성하고, 도 3b에 도시된 바와 같이 복수의 하우징(330)이 소정의 간격을 유지하면서 일체로 형성되는 하우징 어레이(340)를 형성하여 도 3c에 도시된 바와 같이 반도체 기판(300)의 상부에 접착제(350) 등으로 하우징 어레이(340)를 부착하였다. 그리고 도 3d에 도시된 바와 같이 하우징 어레이(340)에서 하우징(330)만을 남기고 필요 없는 부분을 모두 제거하고, 도 3e에 도시된 바와 같이 반도체 기판(300)을 잘라 개별 마이크로 소자(360)로 분리하였다. 상기 개별 마이크로 소자(360)로 분리한 후에는 후공정으로 단자(320)들을 전극에 와이어 본딩하고, 플라스틱 등으로 몰딩하였다.

상기 웨이퍼 레벨의 본딩을 이용하여 패키징을 하는 것은 하나의 반도체 기판(300)에 형성한 복수의 마이크로 소자 칩을 하우징 어레이(340)의 하우징(330)으로 동시에 밀봉하므로 대량 생산에 매우 용이하다. 그러나 복수의 하우징(330)들의 사이에 많은 공간을 확보하여 단자(320)가 배치되도록 해야 되므로 하나의 반도체 기판(300)으로 제조할 수 있는 개별소자(360)의 수가 제한되는 문제점에 있었다.

즉, 도 4에 도시된 바와 같이 반도체 기판(300)에 복수의 마이크로 소자 칩을 형성할 경우에 마이크로 소자 칩의 미세 구조물(310)들의 사이에, 하우징(330)을 접착제(350) 등으로 접합할 접합 폭과, 하우징(330)이 미세 구조물(310) 및 단자(320)와 접촉되지 않도록 정렬하기 위한 정렬 폭과, 단자(320)의 폭과, 개별 마이크로 소자(360)로 분리하기 위한 안전 폭 등을 확보해야 되고, 그 접합 폭, 정렬 폭, 단자(320)의 폭 및 안전 폭의 확보로 인하여 하나의 반도체 기판(300)으로 제조할 수 있는 개별 마이크로 소자(360)의 수가 제한되는 문제점이 있었다.

본 발명의 목적은 웨이퍼 레벨의 본딩을 이용하여 패키징을 하는 것으로 반도체 기판에 형성되는 단자의 위치와 하우징 어레이의 형상을 개선하여 하나의 반도체 기판에 제조할 수 있는 개별소자의 수를 증가시킬 수 있는 마이크로 소자의 패키징 방법을 제공하는데 있다.

이러한 목적을 가지는 본 발명의 마이크로 소자의 패키징 구조는 상부가 밀폐되고, 내부가 중공이며, 하부가 개방된 복수의 하우징이 형성되고, 복수의 하우징들이 만나는 꼭지점 부위에 구멍이 형성된 하우징 어레이와, 상기 하우징에 대향되는 위치에 마이크로 소자의 미세 구조물이 각기 형성되고, 상기 구멍에 대향되는 위치에는 단자가 형성되어 상기 하우징 어레이가 부착될 때 상기 미세 구조물이 밀폐되는 반도체 기판으로 이루어지는 것을 특징으로 한다.

상기 하우징 어레이의 하우징은, 종방향 및 횡방향으로 연속적으로 형성되고, 상기 하우징 어레이는, 팔각기둥 형상으로 하우징이 형성되어 하우징들이 만나는 꼭지점 부위에 사각기둥 형상으로 구멍이 형성되는 것을 특징으로 한다.

상기 구멍은, 원기둥 또는 다각기둥으로 형성되고, 비등방성 습식 식각을 이용하여 경사지게 형성되는 것을 특징으로 한다.

이하, 첨부된 도 5 내지 도 7의 도면을 참조하여 본 발명의 마이크로 소자의 패키징 구조를 상세히 설명한다.

도 5는 본 발명의 패키징 구조를 보인 사시도이다. 여기서, 부호 400은 상부 반도체 기판에 복수의 하우징이 일체로 형성되는 하우징 어레이이다. 상기 하우징 어레이(400)는, 상부가 밀폐되고, 내부가 중공이며, 하부가 개방된 팔각기둥 형상을 가지는 복수의 하우징(401)이 종방향 및 횡방향으로 연속적으로 형성되고, 4개의 하우징(401)이 만나는 꼭지점 부위에는 사각기둥 형상의 구멍(403)이 형성된다.

부호 410은 하부 반도체 기판이다. 상기 하부 반도체 기판(410)에는 종방향 및 횡방향으로 소정의 간격 예를 들면, 상기 하우징(401)의 간격으로 복수의 미세 구조물(411)이 형성되고, 상기 하우징 어레이(400)의 구멍(403)에 대향되는 위치에는 단자(413)가 형성된다.

이러한 구성을 가지는 본 발명의 패키징 구조는 미세 구조물(411)이 하우징(401) 내에 위치되고, 단자(413)가 구멍(403)에 위치되도록 반도체 기판(410)의 상부에 하우징 어레이(400)를 정렬시키고, 접착제 등으로 하부 반도체 기판(410)에 하우징 어레이(400)를 부착하여 미세 구조물(401)들을 밀폐시킨다.

그리고 후공정에서 하우징 어레이(400) 및 반도체 기판(410)을 절취하여 도 6에 도시된 바와 같이 개별 소자(500)로 분리하고, 와이어 본딩 및 플라스틱 등으로 몰딩한다.

이러한 본 발명의 패키징 구조는 하우징 어레이(400) 및 반도체 기판(410)을 절취하여 개별 마이크로 소자(500)로 분리할 경우에 도 6에 도시된 바와 같이 개별 마이크로 소자(500)의 꼭지점 부위에 단자(413)가 위치하게 된다. 그러므로 반도체 기판(410)에 미세 구조물(411)을 형성할 경우에 그 미세 구조물(411)들 사이의 간격을 좁게 할 수 있다.

즉, 본 발명은 개별 마이크로 소자(500)의 꼭지점 부위에 단자(413)가 위치하므로 도 7에 도시된 바와 같이 미세 구조물(411)들의 사이에는 하우징(401)을 부착할 접합 폭과, 하우징(401)의 내측 및 외측에 정렬 폭만을 확보하면 되고, 이로 인하여 미세 구조물(411)들 사이의 간격을 좁게 할 수 있으므로 하나의 반도체 기판(410)에 형성할 수 있는 미세 구조물(411)의 수를 증가시킬 수 있다.

한편, 상기에서는 본 발명을 특정의 바람직한 실시 예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다. 예를 들면, 상기에서는 하우징(401)을 팔각기둥으로 형성하여 사각구멍(403)이 수직으로 형성되는 것을 예로 들어 설명한 것으로서 본 발명을 실시함에 있어서는 이에 한정되지 않고, 원기둥이나, 삼각, 오각 또는 육각기둥 등과 같은 여러 가지의 다각 기둥으로 구멍(403)을 형성할 수도 있고, 또한 비등방성 습식 식각을 이용하여 경사지게 구멍(403)을 형성할 수도 있다.

이상에서 설명한 바와 같이 본 발명은 마이크로 소자의 칩의 단자를 마이크로 소자의 칩의 꼭지점 부위에 위치시켜 패키징하므로 하나의 반도체 기판에 형성할 수 있는 미세 구조물의 수를 증가시킬 수 있고, 이로 인하여 이로 인하여 마이크로 소자의 생산성이 향상되고, 생산비용이 절감되는 등의 효과가 있다.

도 1a 내지 도 1d는 종래의 마이크로 소자를 패키징하는 일 예를 설명하기 위한 도면.

도 2a 내지 도 2e는 종래의 마이크로 소자를 패키징하는 다른 예를 설명하기 위한 도면.

도 3a 내지 도 3e는 종래의 마이크로 소자를 패키징하는 또 다른 예를 설명하기 위한 도면.

도 4는 종래의 마이크로 소자를 패키징하는 또 다른 예에서 미세 구조물들의 사이에 확보되어야 하는 폭을 설명하기 위한 도면.

도 5는 본 발명의 패키징 구조를 보인 사시도.

도 6은 본 발명의 패키징 구조에 따라 패키징한 단위 마이크로 소자의 구성을 보인 확대 사시도.

도 7은 본 발명의 패키징 구조에서 미세 구조물들의 사이에 확보되어야 하는 폭을 설명하기 위한 도면.

* 도면의 주요 부분에 대한 부호의 설명 *

400 : 하우징 어레이 401 : 하우징

403 : 구멍 410 : 반도체 기판

411 : 미세 구조물 413 : 단자

Claims (5)

1. 상부가 밀폐되고, 내부가 중공이며, 하부가 개방된 복수의 하우징이 형성되고, 복수의 하우징들이 만나는 꼭지점 부위에 구멍이 형성된 하우징 어레이; 및

   상기 각각의 하우징에 대향되는 위치에 마이크로 소자의 미세 구조물이 각기 형성되고, 상기 구멍에 대향되는 위치에는 단자가 형성되어 상기 하우징 어레이가 부착될 때 상기 미세 구조물이 밀폐되는 하부 반도체 기판으로 이루어지는 마이크로 소자의 패키징 구조.
2. 제 1 항에 있어서, 상기 하우징 어레이의 하우징은;

   종방향 및 횡방향으로 연속적으로 형성되는 것을 특징으로 하는 마이크로 소자의 패키징 구조.
3. 제 1 항에 있어서, 상기 하우징 어레이는;

   팔각기둥 형상으로 하우징이 형성되어 하우징들이 만나는 꼭지점 부위에 사각기둥 형상으로 구멍이 형성되는 것을 특징으로 하는 마이크로 소자의 패키징 구조.
4. 제 1 항에 있어서, 상기 구멍은;

   원기둥 또는 다각기둥으로 형성되는 것을 특징으로 하는 마이크로 소자의 패키징 구조.
5. 제 1 항 또는 제 2 항에 있어서, 상기 구멍은;

   비등방성 습식 식각을 이용하여 경사지게 형성되는 것을 특징으로 하는 마이크로 소자의 패키징 구조.