[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

IT201600083804A1 - Procedimento di fabbricazione di un dispositivo a semiconduttore includente una struttura microelettromeccanica ed un associato circuito elettronico integrato e relativo dispositivo a semiconduttore - Google Patents

Procedimento di fabbricazione di un dispositivo a semiconduttore includente una struttura microelettromeccanica ed un associato circuito elettronico integrato e relativo dispositivo a semiconduttore

Info

Publication number
IT201600083804A1
IT201600083804A1 IT102016000083804A IT201600083804A IT201600083804A1 IT 201600083804 A1 IT201600083804 A1 IT 201600083804A1 IT 102016000083804 A IT102016000083804 A IT 102016000083804A IT 201600083804 A IT201600083804 A IT 201600083804A IT 201600083804 A1 IT201600083804 A1 IT 201600083804A1
Authority
IT
Italy
Prior art keywords
substrate
electronic circuit
microelectromechanical structure
forming
asic
Prior art date
Application number
IT102016000083804A
Other languages
English (en)
Inventor
Alessandro Tocchio
Lorenzo Corso
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102016000083804A priority Critical patent/IT201600083804A1/it
Priority to US15/452,424 priority patent/US10202275B2/en
Priority to EP17162605.4A priority patent/EP3281911B1/en
Priority to CN201720315465.5U priority patent/CN206767639U/zh
Priority to CN201710193990.9A priority patent/CN107697882B/zh
Publication of IT201600083804A1 publication Critical patent/IT201600083804A1/it
Priority to US16/240,415 priority patent/US10934158B2/en
Priority to US17/164,546 priority patent/US11691870B2/en

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/092—Buried interconnects in the substrate or in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0136—Growing or depositing of a covering layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0757—Topology for facilitating the monolithic integration
    • B81C2203/0771—Stacking the electronic processing unit and the micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Micromachines (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Description

"PROCEDIMENTO DI FABBRICAZIONE DI UN DISPOSITIVO A SEMICONDUTTORE INCLUDENTE UNA STRUTTURA MICROELETTROMECCANICA ED UN ASSOCIATO CIRCUITO ELETTRONICO INTEGRATO E RELATIVO DISPOSITIVO A SEMICONDUTTORE"
La presente invenzione è relativa ad un procedimento di fabbricazione di un dispositivo a semiconduttore includente una struttura microelettromeccanica ed un associato circuito elettronico integrato, e ad un relativo dispositivo a semiconduttore.
Sono noti dispositivi a semiconduttore, ad esempio dispositivi sensore, includenti: almeno una struttura microelettromeccanica MEMS (Micro-Electro-Mechanical System), ad esempio una struttura di rilevamento atta a generare una grandezza elettrica in risposta ad una grandezza rilevata (quale un'accelerazione, una velocità angolare o una pressione) ; ed un accoppiato circuito elettronico integrato ASIC (Application Specific Integrated Circuit) integrante opportuni elementi circuitali per elaborare (ad esempio mediante amplificazione e filtraggio) la suddetta grandezza elettrica generata dalla struttura MEMS e fornire un segnale di uscita, ad esempio una tensione, indicativo della grandezza rilevata.
La struttura MEMS ed il relativo circuito ASIC vengono tipicamente realizzati in rispettive piastrine (die) di materiale semiconduttore, che vengono alloggiate, opportunamente collegate elettricamente tra loro, all'interno di uno stesso contenitore (package); il package definisce l'interfaccia meccanica ed elettrica del dispositivo integrato a semiconduttore verso l'ambiente esterno (ad esempio, per l'accoppiamento ad un circuito stampato (PCB - Printed Circuit Board) di un apparecchio elettronico che incorpora lo stesso dispositivo integrato a semiconduttore .
In modo noto, generalmente, la realizzazione della struttura MEMS del dispositivo integrato a semiconduttore richiede fasi di procedimento di fabbricazione che non risultano compatibili con la realizzazione dell'accoppiato circuito elettronico ASIC, che tipicamente prevede fasi di processo CMOS (Complementary Metal Oxide Semiconductor); ad esempio, le temperature, i materiali e gli ambienti di lavorazione previsti per la struttura MEMS possono non risultare compatibili con almeno alcuni fasi di processo CMOS.
Ad esempio, la temperatura di deposizione per epitassia di uno strato di polisilicio a partire dal quale viene definita una massa mobile della struttura MEMS, ad esempio di circa 1100°C, può non risultare compatibile con la temperatura di fusione di strati di metallizzazione del circuito ASIC, ad esempio pari a circa 450°C nel caso dell'alluminio.
È dunque prassi comune quella di realizzare separatamente, con rispettive lavorazioni indipendenti, la struttura MEMS ed il relativo circuito ASIC in rispettivi substrati (o fette, wafer) di materiale semiconduttore, e successivamente accoppiare tra loro i due substrati (o fette) mediante tecniche di bonding.
In figura 1 è riportato un esempio di dispositivo integrato a semiconduttore 1, di tipo noto, in cui un primo substrato 2, includente una struttura MEMS (a titolo puramente esemplificativo e non limitativo comprendente qui una cavità 3 ed una membrana 4 disposta al di sopra della cavità 3) è impilato al di sopra di un secondo substrato 5, includente un circuito elettronico ASIC, all'interno di un package 6.
La struttura MEMS integrata nel primo substrato 2 ed il circuito elettronico ASIC integrato nel secondo substrato 5 sono realizzati in maniera separata e indipendente prima che gli stessi primo e secondo substrato 2, 5 siano disposti impilati, accoppiati mediante un interposto strato adesivo 7.
La struttura impilata costituita dal primo e dal secondo substrato 2, 5 è disposta al di sopra di uno strato di supporto 8, costituente la base del package 6 ed avente una superficie superiore 8a, a cui la seconda piastrina 5 è attaccata mediante un ulteriore strato adesivo 9, mediante uno strato adesivo 8, ed una superficie inferiore 8b a contatto con l'ambiente esterno al package 6 e portante opportuni elementi di contatto elettrico (qui non illustrati), ad esempio sotto forma di elementi piani ("land") o rigonfiamenti ("bump") conduttivi, destinati ad esempio all'accoppiamento ad un circuito stampato PCB.
Il primo ed il secondo substrato 2, 5 presentano una rispettiva superficie superiore, in corrispondenza della quale sono realizzate rispettive piazzole ("pad") di contatto 10, opportunamente collegate elettricamente alla struttura MEMS e al circuito elettronico ASIC (in modo che risulterà evidente ad un tecnico del settore); ulteriori piazzole di contatto 11 sono inoltre realizzate in corrispondenza della superficie superiore 8a dello strato di supporto 8.
Primi fili di collegamento 12 collegano elettricamente tra loro, secondo la tecnica cosiddetta del "wire bonding", le piazzole di contatto 10 del primo e del secondo substrato 2, 5; e secondi fili di collegamento 13 collegano piazzole di contatto elettrico 10 del secondo substrato 5 alle ulteriori piazzole di contatto 11.
Il collegamento elettrico tra le suddette ulteriori piazzole di contatto 11 e gli elementi di contatto elettrico portati dalla superficie inferiore 8b dello strato di supporto 8 è realizzato mediante vie elettriche passanti (qui non illustrate) che attraversano per l'intero spessore lo stesso strato di supporto 8.
Un elemento di copertura 14 è inoltre disposto al di sopra della superficie superiore del primo substrato 2, ed un rivestimento isolante 15, cosiddetto "mold compound", ad esempio di resina epossidica, riveste tale elemento di copertura 14, la struttura impilata del primo e del secondo substrato 2, 5, e le porzioni esterne della superficie superiore 8a dello strato di supporto 8 non ricoperte dallo stesso secondo substrato 5; una superficie superiore del rivestimento isolante 15 costituisce una superficie esterna dell'intero package 6, a contatto con l'ambiente esterno.
Il risultante dispositivo integrato a semiconduttore 1, pur presentando in generale buone prestazioni elettriche, grazie in particolare alla comprovata affidabilità dell'accoppiamento tramite wire bonding tra i substrati 2, 5, presenta tuttavia un ingombro piuttosto rilevante sia in direzione orizzontale (trasversale alla direzione di impalamento) , sia in direzione verticale (lungo la stessa direzione di impilamento).
In particolare, vi sono applicazioni, ad esempio per apparecchi portatili o indossabili, in cui è certamente desiderabile che le risultanti dimensioni del dispositivo integrato a semiconduttore 1 siano più contenute.
Nonostante siano state proposte ulteriori soluzioni di accoppiamento tra i substrati integranti il circuito elettronico ASIC e la struttura MEMS, nessuna di tali soluzioni si è rilevata del tutto soddisfacente.
Ad esempio, la figura 2 mostra una ulteriore forma di realizzazione di un dispositivo integrato a semiconduttore, nuovamente indicato con 1, di tipo noto.
In questa soluzione, il primo substrato 2, integrante la struttura MEMS (nuovamente rappresentata in maniera schematica), è accoppiato al secondo substrato 5, integrante il circuito elettronico ASIC, mediante bonding wafer-to-wafer alluminio-germanio (Al-Ge).
In particolare, un anello di bonding 17, di materiale conduttivo, interposto tra le superfici superiori del primo e del secondo substrato 2, 5, tra loro affacciate, oltre a definire l'accoppiamento meccanico tra gli stessi substrati 2, 5, ne definisce i reciproci collegamenti elettrici.
Tale forma di realizzazione risulta più compatta, sia in direzione orizzontale, sia in direzione verticale, consentendo una corrispondente riduzione delle dimensioni del dispositivo integrato a semiconduttore 1; tuttavia, come risulterà evidente ad un tecnico del settore, è difficile garantire l'accoppiamento ermetico tra i substrati 2, 5 ed allo stesso tempo la connessione elettrica mediante il suddetto anello di bonding 17.
Una ulteriore soluzione che è stata proposta, si veda ad esempio il documento US2011/095835, prevede che le fasi di realizzazione della struttura MEMS siano eseguite a proseguimento delle fasi di lavorazione CMOS che hanno precedentemente portato alla realizzazione del circuito elettronico ASIC.
In particolare, al di sopra di un livello di metallizzazione superiore, che definisce la superficie superiore del substrato CMOS in cui è realizzato il circuito elettronico ASIC, viene cresciuto a bassa temperatura (al fine di non danneggiare gli elementi dello stesso circuito elettronico ASIC) uno strato di Silicio-Germanio (SiGe), che viene successivamente sottoposto ad ulteriori lavorazioni per la definizione della struttura MEMS.
Pur consentendo una ulteriore riduzione delle dimensioni del dispositivo integrato a semiconduttore, tale soluzione risulta particolarmente critica, in quanto le fasi di processo per la realizzazione della struttura MEMS possono danneggiare il circuito elettronico ASIC sottostante, ed in ogni caso tale soluzione risulta complessa, in quanto tali fasi di processo devono essere realizzate mediante specifici accorgimenti per preservare l'integrità dello stesso circuito elettronico ASIC.
Scopo della presente invenzione è quello di risolvere i problemi precedentemente evidenziati, ed in particolare quello di fornire una soluzione migliorata per la realizzazione di un dispositivo a semiconduttore che includa sia una struttura MEMS, sia un circuito elettronico ASIC realizzato con tecnica CMOS.
Secondo la presente invenzione vengono pertanto forniti un procedimento di fabbricazione di un dispositivo a semiconduttore, ed un corrispondente dispositivo a semiconduttore, come definiti nelle rivendicazioni allegate.
Per una migliore comprensione della presente invenzione, ne vengono ora descritte forme di realizzazione preferite, a puro titolo di esempio non limitativo e con riferimento ai disegni allegati, nei quali:
- la figura 1 mostra una sezione schematica di un dispositivo integrato a semiconduttore di tipo noto;
- la figura 2 mostra una sezione schematica di un ulteriore dispositivo integrato a semiconduttore di tipo noto;
- le figure 3a-3m sono sezioni schematiche di un dispositivo integrato a semiconduttore in fasi successive di un procedimento di fabbricazione secondo una prima forma di realizzazione della presente soluzione;
- le figure 4a e 4b sono sezioni schematiche di un package del dispositivo integrato a semiconduttore;
- le figure 5a-51 sono sezioni schematiche di un dispositivo integrato a semiconduttore in fasi successive di un procedimento di fabbricazione in accordo con una seconda forma di realizzazione della presente soluzione;
- le figure 6a e 6b sono sezioni schematiche di un package del dispositivo integrato a semiconduttore;
- le figure 7a-7j sono sezioni schematiche di un dispositivo integrato a semiconduttore in fasi successive di un procedimento di fabbricazione secondo una terza forma di realizzazione della presente soluzione; e
- la figura 8 è una sezione schematica di una ulteriore variante del dispositivo integrato a semiconduttore .
Come sarà discusso in dettaglio, un aspetto della presente soluzione prevede in generale di integrare una struttura MEMS ed un circuito elettronico ASIC in uno stesso substrato (o fetta) in lavorazione, includente materiale semiconduttore e compatibile con le tecniche CMOS o HCMOS, al contempo mantenendo sostanzialmente separati e distinti i procedimenti di realizzazione della stessa struttura MEMS e dello stesso circuito elettronico ASIC, così che non siano richiesti agli stessi procedimenti accorgimenti o modifiche particolari per evitare reciproche influenze negative durante le relative fasi.
In particolare, la struttura MEMS ed il circuito elettronico ASIC vengono realizzati in corrispondenza di superfici verticalmente opposte del substrato (o fetta) in lavorazione, e vengono formate strutture di interconnessione attraverso il substrato per il collegamento elettrico tra la stessa struttura MEMS e lo stesso circuito elettronico ASIC. Durante la fabbricazione, grazie all'interposizione del substrato, le fasi di processo eseguite per la realizzazione della struttura MEMS non influenzano dunque il circuito elettronico ASIC, e, analogamente, le fasi di processo per la realizzazione del circuito elettronico ASIC non influenzano la struttura MEMS.
I processi utilizzati per la realizzazione della struttura MEMS e del circuito elettronico ASIC possono dunque essere, di per sé, di tipo sostanzialmente standard, senza che siano richiesti particolari modifiche per l'integrazione nello stesso substrato.
Con riferimento dapprima alla figura 3a viene ora descritta una prima forma di realizzazione di un procedimento di fabbricazione di un dispositivo integrato a semiconduttore secondo la presente soluzione.
Una fase iniziale del procedimento di fabbricazione prevede la predisposizione di un substrato 20, avente una prima ed una seconda superficie 20a, 20b tra loro opposte lungo una direzione verticale (trasversale ad un piano orizzontale di estensione principale delle stesse prima e seconda superficie 20a, 20b).
Il substrato 20, in questa forma di realizzazione di tipo SOI (Silicon-On-Insulator), include in questo caso: uno strato attivo 21a, di silicio, ad esempio avente spessore di 50-80 μπι; uno strato isolante 21b, ad esempio di biossido di silicio; ed uno strato strutturale 21c, anch'esso di silicio, ad esempio con spessore di 500-600 μπι.
Attraverso una porzione superficiale del substrato 20, a partire dalla prima superficie 20a, in questo caso attraverso l'intero spessore dello strato attivo 21a, vengono quindi realizzate strutture di interconnessione 22, cosiddette vie, come mostrato in figura 3b.
Tali strutture di interconnessione 22 possono ad esempio essere realizzate come descritto in US 6,838,362 a nome della stessa Richiedente.
Ciascuna struttura di interconnessione 22 è in tal caso costituita da una porzione di connessione 22a in questo caso costituita da silicio, circondata da una porzione di isolamento 22b, che isola elettricamente la stessa porzione di connessione 22a dal restante substrato 20.
In particolare, la porzione di isolamento 22b, avente ad esempio conformazione ad anello, è a sua volta formata da un nucleo conduttivo 23, ad esempio di polisilicio, racchiuso in un rivestimento isolante 24, ad esempio di ossido di silicio, definendo un condensatore di isolamento per isolare elettricamente la porzione di connessione 22a dal substrato 20.
Il procedimento di fabbricazione procede quindi con fasi di realizzazione (di per sé note) di una struttura MEMS (indicata con 26 nella successiva figura 3k) al di sopra della prima superficie 20a del substrato 20; la struttura MEMS 26 può ad esempio definire un accelerometro o un giroscopio o un differente sensore.
In particolare, come illustrato in figura 3c, la realizzazione della struttura MEMS 26 prevede in questo caso la formazione di uno strato di isolamento permanente 27, al di sopra della prima superficie 20a del substrato 20 (dunque al di sopra dello strato attivo 21a dello stesso substrato 20), e di porzioni conduttive 28, ad esempio di polisilicio, attraverso lo stesso strato di isolamento permanente 27, a contatto delle porzioni di connessione 22a delle strutture di interconnessione 22.
Vengono inoltre formati elementi conduttivi 29 al di sopra dello strato di isolamento permanente 27, ad esempio anch'essi di polisilicio (atti a formare elettrodi e piste conduttive della struttura MEMS 26); in particolare, alcuni di tali elementi conduttivi 29 contattano rispettive porzioni conduttive 28.
Viene quindi formato uno strato di isolamento sacrificale 30, al di sopra degli elementi conduttivi 29 e dello strato di isolamento permanente 27; lo strato di isolamento sacrificale 30 è ad esempio formato da ossido di silicio e può avere uno spessore di 1,6-1,8 μπι.
Attraverso lo spessore dello strato di isolamento sacrificale 30 vengono inoltre realizzati elementi di ancoraggio 31, ad esempio di polisilicio, che si estendono verticalmente a contattare rispettivi elementi conduttivi 29.
Al di sopra dello strato di isolamento sacrificale 30 viene quindi cresciuto uno strato epitassiale 32, ad esempio avente spessore compreso tra 20 e 60 μπι.
Secondo un aspetto della presente soluzione, al di sopra dello strato epitassiale 32 viene in seguito formato, come illustrato in figura 3d, uno strato di ossido 33, destinato, come descritto in seguito, alla realizzazione di un accoppiamento per fusione, cosiddetto "fusion-bonding"; lo strato di ossido 33 viene inoltre sottoposto ad un trattamento superficiale di planarizzazione.
In seguito, come mostrato in figura 3e, una prima fetta di servizio 34, ad esempio di silicio ed avente spessore pari a 600 μπι, viene accoppiata al di sopra dello strato di ossido 33. Tale prima fetta di servizio 34 è destinata esclusivamente a funzioni di manipolazione ("handling") del substrato 20 durante la sua lavorazione.
L'insieme accoppiato della prima fetta di servizio 34 e del substrato 20 viene quindi sottoposto a capovolgimento (cosiddetta operazione di "flip-wafer"), figura 3f, in modo tale che la seconda superficie 20b del substrato 20, e dunque lo strato strutturale 21c, risulti accessibile per le successive fasi di lavorazione.
Come mostrato in figura 3g, viene quindi rimosso lo strato strutturale 21c (ad esempio mediante lappatura, "lapping", con arresto sullo strato isolante 21b), e successivamente viene rimosso lo stesso strato isolante 21b, ad esempio mediante attacco chimico, "etching", in modo da rendere accessibile una superficie di lavoro 20b' dello strato attivo 21a opposta verticalmente rispetto alla prima superficie 20a.
Il procedimento prosegue quindi con fasi di processo CMOS, di tipo per sé note, per la realizzazione all'interno dello stesso strato attivo 21a del substrato 20 in corrispondenza della suddetta superficie di lavoro 20b', di un circuito elettronico ASIC (indicato con 36 nella successiva figura 3h), destinato ad essere operativamente accoppiato alla struttura MEMS 26 del dispositivo integrato a semiconduttore.
Si noti che tali fasi di processo risultano indipendenti dalle precedenti fasi di lavorazione della struttura MEMS 26, e possono essere eseguite senza ripercussioni sugli elementi precedentemente formati della stessa struttura MEMS 26, che si trova infatti verticalmente opposta e separata dallo spessore dello strato attivo 21a del substrato 20.
In particolare, come mostrato schematicamente in figura 3h, in maniera di per sé nota, le fasi del processo CMOS prevedono, tra l'altro, la realizzazione di: regioni funzionali 37 all'interno dello strato attivo 21a a partire dalla superficie di lavoro 20b' (a titolo di esempio, vengono illustrate regioni drogate di source e drain di un transistore MOSFET, realizzate mediante diffusione di drogante, ad esempio di tipo N nel caso in cui lo strato attivo 21a sia drogato di tipo P); uno strato di isolamento 38, che definisce in particolare l'ossido di gate del suddetto transistore MOSFET, al di sopra della superficie di lavoro 20b'; elementi di elettrodo 39, al di sopra dello strato di isolamento 38, includenti ad esempio un elettrodo di gate dello stesso transistore MOSFET; e, successivamente, un multistrato CMOS 40 al di sopra della stessa superficie di lavoro 20b', costituito dalla sovrapposizione di strati di metallizzazione 40a ed interposti strati dielettrici 40b, con elementi di interconnessione 40c che mettono in collegamento elettrico, in maniera opportuna strati di metallizzazione 40a sovrapposti. L'ultimo strato di metallizzazione 40a definisce inoltre una superficie superiore del multistrato CMOS 40.
Come illustrato nella stessa figura 3h, durante le stesse fasi di lavorazione vengono inoltre perfezionati i contatti elettrici tra il circuito elettronico ASIC 36 e la struttura MEMS 26, per il tramite delle strutture di interconnessione 22.
In particolare, le porzioni conduttive 22a delle strutture di interconnessione 22 vengono collegate a rispettivi elementi di elettrodo 39 mediante elementi conduttivi 41 formati attraverso lo strato di isolamento 38; tali elementi conduttivi 41, mediante un rispettivo elemento di interconnessione 40c, sono collegati inoltre a rispettive porzioni del primo strato di metallizzazione 40a del multistrato CMOS 40 (in tal modo essendo opportunamente collegati ad uno o più componenti del circuito elettronico ASIC 36, ad esempio al suddetto elettrodo di gate del transistore MOSFET).
Il procedimento di fabbricazione prosegue quindi, figura 3i, con la formazione al di sopra del multistrato 40 di uno strato di ossido 43 e quindi con l'accoppiamento per fusione di una seconda fetta di servizio 44, ad esempio di silicio ed avente spessore pari a 600 μπι, al di sopra del suddetto strato di ossido 43. Anche tale seconda fetta di servizio 44 è destinata esclusivamente a funzioni di manipolazione ("handling") del substrato 20 in lavorazione.
Si noti che anche tale accoppiamento (bonding), così come il precedente, non va dunque a creare problemi di affidabilità relativamente al funzionamento del dispositivo, essendo infatti destinato soltanto ad operazioni di handling.
Si esegue quindi un'ulteriore operazione di capovolgimento, in seguito alla quale la prima fetta di servizio 34 risulta accessibile per la lavorazione (la seconda fetta di servizio 44 venendo invece a costituire la base di manipolazione).
La stessa prima fetta di servizio 34, come illustrato in figura 3j, viene quindi rimossa (ad esempio mediante lappatura, "lapping", con arresto sullo strato di ossido 33), e successivamente viene rimosso lo stesso strato di ossido 33, ad esempio mediante attacco chimico, "etching", in modo da rendere accessibile lo strato epitassiale 32 per la successiva lavorazione.
Viene a questo punto completata la realizzazione della struttura MEMS 26, con fasi finali di lavorazione, anch'esse di per sé note.
In particolare, figura 3k, vengono dapprima formate aperture passanti 46 attraverso l'intero spessore dello strato epitassiale 32, attraverso le quali viene eseguito un attacco chimico per la rimozione dello strato isolante sacrificale 30.
Tale rimozione, come mostrato nella stessa figura 3k, comporta in particolare il rilascio di elementi sospesi 47, che risultano disposti al di sopra dello strato attivo 21a del substrato 20, vincolati allo stesso strato attivo 21a mediante gli elementi di ancoraggio 31. In maniera di per sé nota, tali elementi sospesi 47 possono ad esempio costituire masse inerziali della struttura MEMS 26.
Viene quindi accoppiata, al di sopra dello strato epitassiale 32, una copertura 48, che ricopre la struttura MEMS 26 e le aperture passanti 46, figura 31; la copertura 48 è accoppiata allo strato epitassiale 32, ad esempio con la tecnica del "glass-frit bonding", mediante regioni di accoppiamento 49, che definiscono uno spazio vuoto al di sopra dello stesso strato epitassiale 32.
Il procedimento di fabbricazione prevede a questo punto fasi finali per la realizzazione di un contenitore (package) per la struttura MEMS 26 ed il relativo circuito elettronico ASIC 36.
Viene in particolare eseguita una ulteriore operazione di capovolgimento, in seguito alla quale la seconda fetta di servizio 44 è disponibile per la lavorazione, e successivamente la stessa fetta di servizio 44 è rimossa, ad esempio tramite lappatura.
Come illustrato in figura 3m, sullo strato di ossido 43 viene formato uno strato di passivazione 50, avente funzioni di protezione per il sottostante circuito elettronico ASIC 36, e vengono quindi formate aperture di contatto 51 attraverso gli stessi strato di ossido 44 e strato di passivazione 50.
All'interno di tali aperture di contatto vengono quindi formate piazzole di contatto 52, in contatto elettrico con rispettive porzioni dell'ultimo strato di metallizzazione 40a, destinate a consentire di contattare elettricamente il circuito elettronico ASIC 36 dall'esterno del package del dispositivo integrato a semiconduttore.
La figura 4a mostra una possibile forma di realizzazione di un package 54, di tipo standard LGA, per il dispositivo integrato a semiconduttore, qui indicato nel suo insieme con 55.
Il package 54 include uno strato di supporto 56, al di sopra del quale è accoppiata la copertura 48, ad esempio mediante l'utilizzo di adesivo, ed un rivestimento (molding) 57, che ricopre lo stesso strato di supporto 56 e 1'impilamento formato dalla struttura MEMS 26 e dal relativo circuito elettronico ASIC 36, realizzati a partire dallo stesso substrato 20; una superficie superiore del suddetto rivestimento 57 costituisce in tal caso una superficie superiore del package 54, a contatto con l'ambiente esterno.
Fili di collegamento elettrico 58 collegano elettricamente le piazzole di contatto 52 ad ulteriori piazzole di contatto 59 portate dallo strato di supporto 56, tramite la tecnica del wire-bonding.
Le suddette ulteriori piazzole di contatto 59 sono inoltre collegate mediante vie elettriche passanti (qui non illustrate), attraversanti per l'intero spessore lo strato di supporto 56, ad elementi di contatto elettrico 60 portati dalla superficie inferiore dello stesso strato di supporto 56 (che costituisce in questo caso la base inferiore del package 54, a contatto con l'ambiente esterno).
La figura 4b mostra una ulteriore forma di realizzazione del package 54 del dispositivo integrato a semiconduttore 55, di tipo BGA privo di rivestimento (molding).
In questo caso, la copertura 48 definisce essa stessa una superficie del package 54, a contatto con l'ambiente esterno, e lo strato di passivazione 50 che sovrasta il multistrato CMOS 40 del circuito elettronico ASIC 46, definisce esso stesso la superficie esterna opposta del package 54 (che non comprende dunque alcuno strato aggiuntivo di supporto o rivestimento).
Gli elementi di contatto elettrico 60, in questo caso a forma di rigonfiamenti conduttivi, contattano elettricamente le piazzole di contatto 52 in corrispondenza della superficie esterna del package 54.
Viene ora descritta una seconda forma di realizzazione della presente soluzione, che differisce per il fatto di prevedere un differente procedimento di fabbricazione della struttura MEMS 26, anch'esso di tipo per sé noto (la struttura MEMS 26 definisce in questo caso, ad esempio, un sensore di pressione); non sono invece previste modifiche sostanziali nel flusso di integrazione della stessa struttura MEMS 26 con il relativo circuito elettronico ASIC 36 in uno stesso substrato 20.
Come mostrato in figura 5a, il procedimento parte nuovamente con la predisposizione del substrato 20, di tipo SOI.
In questo caso, nello strato attivo 21a del substrato 20 vengono realizzati elementi costitutivi del sensore di pressione definito dalla struttura MEMS 26.
In particolare, come mostrato in figura 5b, viene dapprima realizzata almeno una cavità sepolta 60 all'interno dello strato attivo 21a, separata dalla prima superficie superiore 20a del substrato 20 da una membrana 61. Vengono inoltre realizzate diffusioni superficiali per la formazione di elementi piezoresistori 62 in una porzione superficiale della membrana 61.
Come descritto precedentemente, attraverso lo strato attivo 21a vengono formate le strutture di interconnessione 22, in questo caso lateralmente rispetto alla disposizione della cavità sepolta 60 e della membrana 61.
Il procedimento di fabbricazione prosegue quindi, come descritto in precedenza con: la formazione dello strato di ossido 33 al di sopra della prima superficie 20a del substrato 20 (figura 5c); il successivo accoppiamento della prima fetta di servizio 34 al di sopra dello stesso strato di ossido 33 (figura 5d); il capovolgimento della fetta (figura 5e); la rimozione dello strato di supporto 21c e dello strato isolante 21b del substrato 20 (figura 5f); ed il successivo processo CMOS per la realizzazione del circuito elettronico ASIC 36 a partire dalla superficie di lavoro 20b' dello strato attivo 21a dello stesso substrato 20, ed inoltre dei contatti elettrici tra lo stesso circuito elettronico ASIC 36 e la struttura MEMS 26 attraverso le strutture di interconnessione 22 (figura 5g); il successivo accoppiamento della seconda fetta di servizio 44 al di sopra dello stesso strato di ossido 43 precedentemente formato sul multistrato CMOS 40 (figura 5h); ed il capovolgimento della fetta, e la rimozione degli stessi strato di ossido 43 e seconda fetta di servizio 44 per la lavorazione della prima superficie 20a del substrato 20 (figura 5i).
Il procedimento di fabbricazione prevede quindi le fasi di completamento della struttura MEMS 26 integrata nel substrato 20, che includono in questo caso (figura 5j): la formazione di uno strato di isolamento superficiale 64, ad esempio in TEOS (Tetraethyl Orthosilicate); la deposizione e la definizione di uno strato conduttore 65 al di sopra dello strato di isolamento superficiale 64 ed all'interno di trincee che attraversano lo stesso strato di isolamento superficiale 64 per contattare gli elementi piezoresistori 62 ed inoltre le porzioni di connessione 22a delle strutture di interconnessione 22; e la formazione di uno strato di passivazione 66 al di sopra dello strato conduttore 65.
In maniera analoga a quanto precedentemente descritto, il procedimento di fabbricazione prosegue quindi (figura 5j) con l'accoppiamento della copertura 48, in questo caso al di sopra dello strato di passivazione 66, attraverso la quale vengono in questo caso realizzate aperture di accesso 68 per consentire ad onde di pressione provenienti dall'ambiente esterno di raggiungere la struttura MEMS 26 integrata nel substrato 20.
Dopodiché, figura 51, la struttura in lavorazione viene capovolta, la seconda fetta di servizio 44 viene rimossa e vengono formate le piazzole di contatto 52 per contattare le rispettive porzioni dell'ultimo strato di metallizzazione del multistrato CMOS 40.
Il package 54 del dispositivo integrato a semiconduttore 55 anche in questo caso (come descritto in dettaglio in precedenza) può essere ad esempio di tipo LGA standard, come illustrato in figura 6a, oppure di tipo BGA privo di rivestimento (molding) come illustrato in figura 6b.
Viene ora descritta con riferimento dapprima alla figura 7a una terza forma di realizzazione della presente soluzione, che differisce da quanto precedentemente illustrato per il fatto di partire da un substrato standard, ad esempio drogato di tipo P, anziché da un substrato composito SOI . Per quanto riguarda la realizzazione della struttura MEMS 26, tale ulteriore forma di realizzazione non differisce invece dalla prima forma di realizzazione, descritta precedentemente.
Come illustrato in figura 7b, in una porzione superficiale del substrato 20 in corrispondenza della prima superficie 20a, indicata con 21a per analogia a quanto discusso in precedenza, vengono realizzate le strutture di interconnessione 22, qui formate dalla porzione di connessione 22a isolata elettricamente dal substrato 20 dalla porzione di isolamento 22b (qui realizzata da una semplice struttura verticale di ossido di silicio o altro materiale isolante che si estende in profondità per lo spessore della porzione superficiale 21a).
Al di sopra della prima superficie 20a del substrato 20 viene quindi formato, come discusso in precedenza, lo strato di isolamento permanente 27, con le porzioni conduttive 28 che attraversano lo stesso strato di isolamento permanente 27 per contattare le porzioni di connessione 22a delle strutture di interconnessione 22 (figura 7b).
Il procedimento di fabbricazione prosegue quindi, come descritto in precedenza, con le fasi di realizzazione della struttura MEMS 26 (figura 7c), che prevedono anche in questo caso la formazione: degli elementi conduttivi 29 al di sopra dello strato di isolamento permanente 27; dello strato di isolamento sacrificale 30, al di sopra degli elementi conduttivi 29 e dello strato di isolamento permanente 27; degli elementi di ancoraggio 31 attraverso lo spessore dello strato di isolamento sacrificale 30; e dello strato epitassiale 32 al di sopra dello strato di isolamento sacrificale 30.
Viene quindi formato lo strato di ossido 33 al di sopra della prima superficie 20a del substrato 20 e realizzato il successivo accoppiamento della prima fetta di servizio 34 al di sopra dello stesso strato di ossido 33.
In seguito, figura 7d, viene capovolta la fetta ed eseguito un attacco del substrato 20 a partire dalla seconda superficie 20b, fino a raggiungere la porzione superficiale 21a e le strutture di interconnessione 22, in tal modo definendo la superficie di lavoro 20b', a partire dalla quale verranno poi eseguite le fasi di lavorazione CMOS.
Come illustrato in precedenza, il procedimento di fabbricazione prosegue quindi con: le fasi di processo CMOS per la realizzazione del circuito elettronico ASIC 36 a partire dalla suddetta superficie di lavoro 20b', ed inoltre dei contatti elettrici tra lo stesso circuito elettronico ASIC 36 e la struttura MEMS 26 attraverso le strutture di interconnessione 22 (figura 7e); il successivo accoppiamento della seconda fetta di servizio 44 al di sopra dello stesso strato di ossido 43 precedentemente formato sul multistrato CMOS 40 (figura 7f) ; ed il capovolgimento della fetta, e la rimozione degli stessi strato di ossido 43 e seconda fetta di servizio 44 (figura 7g).
Vengono in tal modo eseguite le ultime fasi di lavorazione che portano alla realizzazione della struttura MEMS 26, come illustrato in figura 7h, e al successivo accoppiamento con la copertura 48 (figura 7i).
La struttura in lavorazione viene quindi nuovamente capovolta, così da rimuovere la seconda fetta di servizio 44, e definire le piazzole di contatto 52 per contattare le rispettive porzioni dell'ultimo strato di metallizzazione del multistrato CMOS 40 (figura 7j).
In maniera qui non illustrata, il procedimento prosegue con la realizzazione del package 54 del dispositivo integrato a semiconduttore 55, in maniera del tutto analoga a quanto discusso in precedenza.
I vantaggi della soluzione proposta emergono in maniera evidente dalla descrizione precedente.
In particolare, la soluzione descritta consente di ottenere una forte riduzione delle dimensioni orizzontali (nel piano) e verticali (fuori del piano) del risultante dispositivo integrato a semiconduttore 55.
La struttura MEMS 26 ed il circuito elettronico CMOS 36 sono realizzate nello stesso substrato 20 e possono eventualmente essere fabbricate nello stesso ambiente di produzione.
In generale, la soluzione descritta consente di ottenere un evidente vantaggio in termine dei costi di fabbricazione .
Inoltre, si ottengono ulteriori vantaggi in termini di prestazioni, grazie alla riduzione delle componenti parassite (capacitive e parassite) nel collegamento elettrico tra la struttura MEMS 26 ed il circuito elettronico ASIC 36, ed alla conseguente riduzione del rumore generato; ed in termini di affidabilità, grazie al fatto che il collegamento elettrico tra la stessa struttura MEMS 26 e lo stesso circuito elettronico ASIC 36 è realizzato con tecniche planari a livello di front-end, anziché essere realizzato con tecniche di bonding.
Risulta infine chiaro che a quanto qui descritto ed illustrato possono essere apportate modifiche e varianti senza per questo uscire dall'ambito di protezione della presente invenzione, come definito nelle rivendicazioni allegate.
In particolare, è evidente che il procedimento descritto può trovare vantaggiosa applicazione anche nel caso in cui si utilizzino differenti tecnologie per la realizzazione della struttura MEMS 26 e/o dell'associato circuito elettronico ASIC 36.
È parimenti evidente che possono essere previste ulteriori tipologie di package 54 per alloggiare la stessa struttura MEMS 26 e lo stesso circuito elettronico ASIC 36, integrati a partire dallo stesso substrato 20.
Inoltre, possono essere previste differenti realizzazioni delle strutture di interconnessione 22, attraverso lo stesso substrato 20, atte a consentire il collegamento tra struttura MEMS 26 ed associato circuito elettronico ASIC 36.
Ad esempio, come illustrato in figura 8, la porzione di connessione 22a delle strutture di interconnessione 22, isolata elettricamente dal substrato 20 dalla porzione di isolamento 22b (realizzata nuovamente da una semplice struttura verticale di ossido di silicio o altro materiale isolante che si estende in profondità per lo spessore della porzione superficiale 21a), può includere una colonna verticale di materiale conduttivo, nell'esempio polisilicio.
In questo caso, il contatto elettrico con il primo strato di metallizzazione 40a del multistrato 40 della struttura CMOS del circuito elettronico ASIC 36 può essere definito direttamente dalla stessa struttura di connessione 22 e da un elemento di interconnessione 4Oc, che si estende tra un'estremità terminale della stessa struttura di interconnessione 22, in corrispondenza della superficie di lavoro 20b', e lo stesso primo strato di metallizzazione 40a (come mostrato nella stessa figura 8); vantaggiosamente, tale contatto elettrico risulta di tipo ohmico.

Claims (18)

  1. RIVENDICAZIONI 1. Procedimento di fabbricazione di un dispositivo integrato a semiconduttore (55), comprendente le fasi di: formare una struttura microelettromeccanica MEMS (26); formare un circuito elettronico ASIC (36); ed accoppiare elettricamente detta struttura microelettromeccanica MEMS (26) a detto circuito elettronico ASIC (36), caratterizzato dal fatto che detta struttura microelettromeccanica MEMS (26) e detto circuito elettronico ASIC (36) sono integrati a partire da uno stesso substrato (20) includente materiale semiconduttore, in cui detta fase di formare una struttura microelettromeccanica MEMS comprende formare detta struttura microelettromeccanica MEMS (26) in corrispondenza di una prima superficie (20a) di detto substrato (20), e detta fase di formare un circuito elettronico ASIC comprende la fase di formare detto circuito elettronico ASIC (36) in corrispondenza di una seconda superficie (20b') di detto substrato (20), opposta verticalmente a detta prima superficie (20a), in direzione trasversale ad un piano orizzontale di estensione di dette prima (20a) e seconda (20b') superficie.
  2. 2. Procedimento secondo la rivendicazione 1, in cui la fase di accoppiare elettricamente detta struttura microelettromeccanica MEMS (26) a detto circuito elettronico ASIC (36) comprende formare strutture di interconnessione (22) estendentisi verticalmente attraverso una porzione superficiale (21a) di detto substrato (20) a partire da detta prima superficie (20a).
  3. 3. Procedimento secondo la rivendicazione 2, comprendente rimuovere una porzione (21b,21c) di detto substrato (20), opposta verticalmente a detta prima porzione (21a), in modo da definire detta seconda superficie (20b') ed in modo da rendere accessibili dette strutture di interconnessione (22) in corrispondenza di detta seconda superficie (20b'), dette strutture di interconnessione (22) avendo pertanto una prima estremità in corrispondenza di detta prima superficie (20a) ed una seconda estremità in corrispondenza di detta seconda superficie (20b'); in cui detta fase di formare detto circuito elettronico ASIC (36) è eseguita in corrispondenza di detta seconda superficie (20b') in seguito a detta fase di rimuovere detta porzione (21b,21c) di detto substrato (20).
  4. 4. Procedimento secondo la rivendicazione 3, in cui la fase di accoppiare elettricamente detta struttura microelettromeccanica MEMS (26) a detto circuito elettronico ASIC (36) comprende inoltre formare almeno un percorso conduttivo (39,41) tra la seconda estremità di almeno una di dette strutture di interconnessione (22) ed almeno un elemento conduttivo (40c) di detto circuito elettronico ASIC (36).
  5. 5. Procedimento secondo la rivendicazione 3 o 4, in cui la fase di formare detta struttura microelettromeccanica MEMS (26) comprende eseguire prime fasi di lavorazione di detta struttura microelettromeccanica MEMS (26) in corrispondenza di detta prima superficie (20a); comprendente inoltre, al termine di dette prime fasi di lavorazione, le fasi di accoppiare al di sopra di detta struttura microelettromeccanica MEMS una prima fetta di servizio (34) e capovolgere verticalmente detto substrato (20); in cui la fase di rimuovere detta porzione (21b,21c) di detto substrato (20) è eseguita in seguito a detta fase di capovolgere verticalmente.
  6. 6. Procedimento secondo la rivendicazione 5, comprendente inoltre, al termine della fase di formare detto circuito elettronico ASIC (36), le fasi di accoppiare al di sopra di detto circuito elettronico ASIC (36) una seconda fetta di servizio (44) e capovolgere nuovamente detto substrato (20); ed in cui la fase di formare detta struttura microelettromeccanica MEMS (26) comprende inoltre, in seguito a detta fase di capovolgere nuovamente detto substrato (20): rimuovere detta prima fetta di servizio (34) al di sopra di detta prima superficie (20a); ed eseguire seconde fasi di lavorazione di detta struttura microelettromeccanica MEMS (26).
  7. 7. Procedimento secondo la rivendicazione 6, in cui dette prime, o seconde, fasi di lavorazione di detta struttura microelettromeccanica MEMS (26) comprendono formare almeno un ulteriore percorso conduttivo (28;65) tra la prima estremità di almeno una di dette strutture di interconnessione (22) ed almeno un elemento (29;62) di detta struttura microelettromeccanica MEMS (26).
  8. 8. Procedimento secondo la rivendicazione 6 o 7, in cui dette prime fasi di lavorazione comprendono formare uno strato sacrificale (30) al di sopra di detta prima superficie (20a), e formare uno strato epitassiale (32) al di sopra di detto strato sacrificale; ed in cui dette seconde fasi di lavorazione comprendono formare aperture passanti (46) attraverso detto strato epitassiale (32), ed eseguire un attacco chimico per la rimozione di detto strato sacrificale (30), in modo da definire almeno un elemento sospeso (47), al di sopra di detto substrato (20).
  9. 9. Procedimento secondo la rivendicazione 6 o 7, in cui dette prime fasi di lavorazione comprendono formare almeno una cavità sepolta (60) all'interno della porzione superficiale (21a) di detto substrato (20), una membrana (61) sospesa al di sopra della cavità sepolta (60), ed elementi piezoresistivi (62) in detta membrana (61); ed in cui dette seconde fasi di lavorazione comprendono formare detto percorso conduttivo (65) tra la prima estremità di almeno una di dette strutture di interconnessione (22) ed almeno uno di detti elementi piezoresistivi (62) di detta struttura microelettromeccanica MEMS (26).
  10. 10. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui la fase di formare detto circuito elettronico ASIC (36) comprende formare un multistrato CMOS (40) al di sopra di detta seconda superficie (20b')·
  11. 11. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui detto substrato (20) è di tipo SOI, e detta porzione superficiale (21a) è uno strato attivo del substrato SOI.
  12. 12. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente inoltre la fase di accoppiare una copertura (48) al di sopra di detta struttura microelettromeccanica MEMS (26).
  13. 13. Dispositivo integrato a semiconduttore (55), comprendente: una struttura microelettromeccanica MEMS (26); ed un circuito elettronico ASIC (36) accoppiato elettricamente a detta struttura microelettromeccanica MEMS (26), caratterizzato dal fatto che detta struttura microelettromeccanica MEMS (26) e detto circuito elettronico ASIC (36) sono integrati a partire da uno stesso substrato (20) includente materiale semiconduttore, detta struttura microelettromeccanica MEMS (26) in corrispondenza di una prima superficie (20a) di detto substrato (20), e detto circuito elettronico ASIC (36) in corrispondenza di una seconda superficie (20b') di detto substrato (20), opposta verticalmente a detta prima superficie (20a) in direzione trasversale ad un piano orizzontale di estensione di dette prima (20a) e seconda (20b') superficie.
  14. 14. Dispositivo secondo la rivendicazione 13, comprendente inoltre strutture di interconnessione (22) estendentisi verticalmente attraverso detto substrato (20), aventi una prima estremità in corrispondenza di detta prima superficie (20a) ed una seconda estremità in corrispondenza di detta seconda superficie (20b').
  15. 15. Dispositivo secondo la rivendicazione 14, comprende inoltre almeno un percorso conduttivo (39,41) tra la seconda estremità di almeno una di dette strutture di interconnessione (22) ed almeno un elemento conduttivo (40c) di detto circuito elettronico ASIC (36); ed almeno un ulteriore percorso conduttivo (28;65) tra la prima estremità di almeno una di dette strutture di interconnessione (22) ed almeno un elemento (29;62) di detta struttura microelettromeccanica MEMS (26).
  16. 16. Dispositivo secondo una qualsiasi delle rivendicazioni 13-15, in cui detta struttura microelettromeccanica MEMS (26) comprende: almeno un elemento sospeso (47) disposto al di sopra di detto substrato (20); oppure almeno una cavità sepolta (60) all'interno di detto substrato (20), una membrana (61) sospesa al di sopra della cavità sepolta (60), ed elementi piezoresistivi (62) all'interno di detta membrana (61).
  17. 17. Dispositivo secondo una qualsiasi delle rivendicazioni 13-16, in cui detto circuito elettronico ASIC (36) comprende un multistrato CMOS (40) al di sopra di detta seconda superficie (20b')·
  18. 18. Dispositivo secondo una qualsiasi delle rivendicazioni 13-17, comprendente inoltre una copertura (48), accoppiata a detta struttura microelettromeccanica MEMS (26).
IT102016000083804A 2016-08-09 2016-08-09 Procedimento di fabbricazione di un dispositivo a semiconduttore includente una struttura microelettromeccanica ed un associato circuito elettronico integrato e relativo dispositivo a semiconduttore IT201600083804A1 (it)

Priority Applications (7)

Application Number Priority Date Filing Date Title
IT102016000083804A IT201600083804A1 (it) 2016-08-09 2016-08-09 Procedimento di fabbricazione di un dispositivo a semiconduttore includente una struttura microelettromeccanica ed un associato circuito elettronico integrato e relativo dispositivo a semiconduttore
US15/452,424 US10202275B2 (en) 2016-08-09 2017-03-07 Process for manufacturing a semiconductor device including a microelectromechanical structure and an associated integrated electronic circuit and corresponding semiconductor device
EP17162605.4A EP3281911B1 (en) 2016-08-09 2017-03-23 Process for manufacturing a semiconductor device including a microelectromechanical structure and an associated integrated electronic circuit
CN201720315465.5U CN206767639U (zh) 2016-08-09 2017-03-28 集成半导体器件
CN201710193990.9A CN107697882B (zh) 2016-08-09 2017-03-28 用于制造半导体器件的工艺以及相应半导体器件
US16/240,415 US10934158B2 (en) 2016-08-09 2019-01-04 Semiconductor device including a microelectromechanical structure and an associated integrated electronic circuit
US17/164,546 US11691870B2 (en) 2016-08-09 2021-02-01 Semiconductor device including a microelectromechanical structure and an associated integrated electronic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102016000083804A IT201600083804A1 (it) 2016-08-09 2016-08-09 Procedimento di fabbricazione di un dispositivo a semiconduttore includente una struttura microelettromeccanica ed un associato circuito elettronico integrato e relativo dispositivo a semiconduttore

Publications (1)

Publication Number Publication Date
IT201600083804A1 true IT201600083804A1 (it) 2018-02-09

Family

ID=58159293

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102016000083804A IT201600083804A1 (it) 2016-08-09 2016-08-09 Procedimento di fabbricazione di un dispositivo a semiconduttore includente una struttura microelettromeccanica ed un associato circuito elettronico integrato e relativo dispositivo a semiconduttore

Country Status (4)

Country Link
US (3) US10202275B2 (it)
EP (1) EP3281911B1 (it)
CN (2) CN206767639U (it)
IT (1) IT201600083804A1 (it)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201600083804A1 (it) 2016-08-09 2018-02-09 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo a semiconduttore includente una struttura microelettromeccanica ed un associato circuito elettronico integrato e relativo dispositivo a semiconduttore
JP2021133478A (ja) * 2020-02-28 2021-09-13 京セラ株式会社 Ｍｅｍｓ素子及び圧電共振デバイス
US11846711B2 (en) * 2020-12-28 2023-12-19 Beijing Voyager Technology Co., Ltd. Method of fabricating solid-state light steering system
DE102021203574A1 (de) * 2021-04-12 2022-10-13 Robert Bosch Gesellschaft mit beschränkter Haftung MEMS Schalter mit Kappenkontakt
US20230386948A1 (en) * 2022-05-25 2023-11-30 Taiwan Semiconductor Manufacturing Company Semiconductor device and method of manufacture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110095835A1 (en) * 2007-12-31 2011-04-28 Silicon Labs Sc, Inc. Hybrid system having a non-mems device and a mems device
US20140252508A1 (en) * 2013-03-11 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS Device with a Capping Substrate
US20150360936A1 (en) * 2014-06-16 2015-12-17 Noureddine Tayebi Wafer Scale Monolithic CMOS-Integration of Free- and non-Free-Standing Metal- and Metal alloy-based MEMS Structures in a Sealed Cavity

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1351288B1 (en) 2002-04-05 2015-10-28 STMicroelectronics Srl Process for manufacturing an insulated interconnection through a body of semiconductor material and corresponding semiconductor device
DE602004027597D1 (de) * 2004-03-19 2010-07-22 St Microelectronics Srl Halbleiterdrucksensor und Verfahren zur Herstellung
US7442570B2 (en) 2005-03-18 2008-10-28 Invensence Inc. Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom
CN201527205U (zh) 2009-09-29 2010-07-14 湖北登峰换热器有限公司 高效强化抗振动的管片-管壳式换热器
US8693163B2 (en) * 2010-09-01 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Cylindrical embedded capacitors
NL2008957A (en) * 2011-07-08 2013-01-09 Asml Netherlands Bv Methods and systems for pattern design with tailored response to wavefront aberration.
US8623768B2 (en) * 2011-12-02 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming MEMS devices
US8587077B2 (en) * 2012-01-02 2013-11-19 Windtop Technology Corp. Integrated compact MEMS device with deep trench contacts
WO2014020388A1 (en) * 2012-07-31 2014-02-06 Soitec Methods of forming semiconductor structures including mems devices and integrated circuits on common sides of substrates, and related structures and devices
DE102012217979A1 (de) * 2012-10-02 2014-04-03 Robert Bosch Gmbh Hybrid integriertes Drucksensor-Bauteil
CN103922267A (zh) * 2013-01-10 2014-07-16 深迪半导体(上海)有限公司 一种基于mems的惯性传感器生产及晶圆级封装工艺
WO2014145852A2 (en) * 2013-03-15 2014-09-18 Knopp Biosciences Llc Imidazo(4,5-b) pyridin-2-yl amides as kv7 channel activators
CN104140072B (zh) * 2013-05-09 2016-07-13 苏州敏芯微电子技术股份有限公司 微机电系统与集成电路的集成芯片及其制造方法
ITTO20130540A1 (it) * 2013-06-28 2014-12-29 St Microelectronics Srl Dispositivo mems dotato di membrana sospesa e relativo procedimento di fabbricazione
CH708708A1 (de) * 2013-10-03 2015-04-15 Kistler Holding Ag Messelement zum Messen eines Drucks und Druckmesssensor.
CN103523745B (zh) * 2013-10-21 2015-10-28 安徽北方芯动联科微系统技术有限公司 基于Si导电柱的圆片级封装方法及其单片集成式MEMS芯片
JP6138661B2 (ja) * 2013-10-23 2017-05-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその製造方法、並びに電子機器
DE102013225375B4 (de) 2013-12-10 2024-06-06 Robert Bosch Gmbh Hybrid integriertes Bauteil mit einer Dichtstruktur
US20160035539A1 (en) * 2014-07-30 2016-02-04 Lauri SAINIEMI Microfabrication
DE102014224559A1 (de) * 2014-12-01 2016-06-02 Robert Bosch Gmbh Mikromechanische Sensorvorrichtung und entsprechendes Herstellungsverfahren
US9676606B2 (en) * 2015-04-29 2017-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectromechanical systems (MEMS) structure to prevent stiction after a wet cleaning process
US9975757B2 (en) * 2015-06-03 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer Level Hermetic Seal Process for microelectromechanical systems (MEMS) devices
DE102015217918A1 (de) * 2015-09-18 2017-03-23 Robert Bosch Gmbh Mikromechanisches Bauelement
IT201600083804A1 (it) * 2016-08-09 2018-02-09 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo a semiconduttore includente una struttura microelettromeccanica ed un associato circuito elettronico integrato e relativo dispositivo a semiconduttore

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110095835A1 (en) * 2007-12-31 2011-04-28 Silicon Labs Sc, Inc. Hybrid system having a non-mems device and a mems device
US20140252508A1 (en) * 2013-03-11 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS Device with a Capping Substrate
US20150360936A1 (en) * 2014-06-16 2015-12-17 Noureddine Tayebi Wafer Scale Monolithic CMOS-Integration of Free- and non-Free-Standing Metal- and Metal alloy-based MEMS Structures in a Sealed Cavity

Also Published As

Publication number Publication date
EP3281911B1 (en) 2024-08-28
US11691870B2 (en) 2023-07-04
CN206767639U (zh) 2017-12-19
US20210155472A1 (en) 2021-05-27
US10202275B2 (en) 2019-02-12
US10934158B2 (en) 2021-03-02
EP3281911A1 (en) 2018-02-14
US20190152769A1 (en) 2019-05-23
CN107697882A (zh) 2018-02-16
US20180044168A1 (en) 2018-02-15
CN107697882B (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
US9403674B2 (en) Methods for packaging a microelectromechanical system (MEMS) wafer and application-specific integrated circuit (ASIC) dies using through mold vias (TMVs)
US11691870B2 (en) Semiconductor device including a microelectromechanical structure and an associated integrated electronic circuit
JP6501382B2 (ja) 多刺激感知を用いたｍｅｍｓセンサデバイスおよび作製方法
US9386380B2 (en) Method for the integration of a microelectromechanical systems (MEMS) microphone device with a complementary metal-oxide-semiconductor (CMOS) device
US9067778B2 (en) Method for manufacturing a hybrid integrated component
US9676614B2 (en) MEMS device with stress relief structures
JP4858547B2 (ja) 半導体装置およびその製造方法
US9938134B2 (en) Getter electrode to improve vacuum level in a microelectromechanical systems (MEMS) device
US9650236B2 (en) Micromechanical sensor device
US20130334620A1 (en) MEMS Devices and Fabrication Methods Thereof
US9908771B2 (en) Inertial and pressure sensors on single chip
CN109553065B (zh) 微机电系统装置与微机电系统的封装方法
US9790084B2 (en) Micromechanical sensor device
US8513041B2 (en) MEMS integrated chip and method for making same
US9450109B2 (en) MEMS devices and fabrication methods thereof
US9586812B2 (en) Device with vertically integrated sensors and method of fabrication
CN106241726A (zh) Mems封装技术
JP5605347B2 (ja) 半導体装置の製造方法
US9315378B2 (en) Methods for packaging a microelectromechanical system (MEMS) wafer and application-specific integrated circuit (ASIC) dies using wire bonding
CN104051385B (zh) 堆叠式半导体结构及其形成方法
US9455353B2 (en) Substrate with multiple encapsulated devices
ITTO20120827A1 (it) Incapsulamento a livello di fetta di un dispositivo integrato mems e relativo procedimento di fabbricazione
TWI387555B (zh) 微機電系統晶片及其製作方法
KR102409479B1 (ko) 웨이퍼 레벨 허메틱 패키지 제조방법