KR20050064669A - Input buffer - Google Patents
Input buffer Download PDFInfo
- Publication number
- KR20050064669A KR20050064669A KR1020030096244A KR20030096244A KR20050064669A KR 20050064669 A KR20050064669 A KR 20050064669A KR 1020030096244 A KR1020030096244 A KR 1020030096244A KR 20030096244 A KR20030096244 A KR 20030096244A KR 20050064669 A KR20050064669 A KR 20050064669A
- Authority
- KR
- South Korea
- Prior art keywords
- reference voltage
- input
- input buffer
- signal
- refresh operation
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
본 발명은 입력 버퍼에 관한 것으로, 셀프 리프레쉬 동작에서는 내부 기준 전압을 입력 버퍼의 기준 전압으로 입력하고, 셀프 리프레쉬 이외의 동작에서는 외부 기준 전압을 입력 버퍼의 기준 전압으로 입력하여 입력 신호의 레벨 신호를 출력함으로써 셀프 리프레쉬 동작 동안 외부 클럭 인에이블 신호의 노이즈에 강한 입력 버퍼를 구현할 수 있어 리프레쉬 동작의 신뢰성을 향상시킬 수 있는 입력 버퍼가 제시된다. The present invention relates to an input buffer. In a self-refresh operation, an internal reference voltage is input as a reference voltage of an input buffer. In an operation other than self-refresh, an external reference voltage is input as a reference voltage of an input buffer to provide a level signal of an input signal. By outputting, an input buffer that can resist noise of an external clock enable signal during a self-refresh operation can be implemented, thereby improving the reliability of the refresh operation.
Description
본 발명은 입력 버퍼에 관한 것으로, 특히 DRAM의 셀프 리프레쉬 동작 동안 외부 클럭 인에이블 신호의 노이즈에 강한 입력 버퍼에 관한 것이다. The present invention relates to an input buffer, and more particularly to an input buffer resistant to noise of an external clock enable signal during a self refresh operation of a DRAM.
입력 버퍼에는 CMOS 입력 버퍼와 차동 입력 버퍼등이 있다. 여기서, 차동 입력 버퍼는 외부 기준 전압을 입력 신호와 비교하여 입력 신호의 레벨 신호를 출력한다. 그런데, CMOS 입력 버퍼는 클럭 인에이블 신호에 따른 입력 버퍼로 사용하기에 노이즈 마진이 부족하기 때문에 노이즈에 취약하고, 차동 입력 버퍼는 노이즈 마진이 우수한 반면 외부 기준 전압을 사용하기 때문에 외부 기준 전압의 영향을 받는다.Input buffers include CMOS input buffers and differential input buffers. Here, the differential input buffer outputs the level signal of the input signal by comparing the external reference voltage with the input signal. However, CMOS input buffers are susceptible to noise because they lack noise margins to be used as input buffers for clock enable signals, and the differential input buffers have excellent noise margins, but use external reference voltages. Receive.
DRAM의 주요 동작중에서 셀프 리프레쉬 동작에서는 디바이스의 전체적인 전류 소모를 줄이기 위해 외부 기준 전압을 인가하지 않는다. 이렇게 하면 기준 전압과 입력 신호를 비교하여 입력 신호의 레벨 신호를 출력하는 차동 입력 버퍼에서 기준 전압이 0V로 근접하게 된다. 따라서, 추가적인 명령이 인가되지 않는 한 입력 버퍼는 계속 디스에이블 상태를 유지하게 된다. 예를들어, 차동 입력 버퍼의 하나로서 기준 전압과 클럭 인에이블 신호를 비교하는 클럭 인에이블 입력 버퍼는 셀프 리프레쉬 동작일 때 기준 전압의 공급 중지로 인해 디스에이블된다. 그러나, 입력 버퍼가 디스에이블된 상태에서 클럭 인에이블 신호가 노이즈등의 다른 이유로 0V로 근접한 기준 전압보다 크게 입력될 경우 다시 입력 버퍼가 인에이블되면 셀프 리프레쉬 동작을 빠져나오게 되어 DRAM의 정해진 기간동안의 안정적인 셀프 리프레쉬를 할 수 없다. During the main operation of the DRAM, the self-refresh operation does not apply an external reference voltage to reduce the overall current consumption of the device. This brings the reference voltage close to 0V in the differential input buffer, which compares the reference voltage with the input signal and outputs the level signal of the input signal. Thus, the input buffer will remain disabled unless additional instructions are issued. For example, the clock enable input buffer, which compares the reference voltage and the clock enable signal as one of the differential input buffers, is disabled due to the stop of supply of the reference voltage during the self refresh operation. However, if the clock enable signal is input higher than the reference voltage approaching 0V for other reasons such as noise, when the input buffer is disabled, the self-refreshing operation is exited when the input buffer is enabled again. You cannot perform stable self refresh.
본 발명의 목적은 안정적인 셀프 리프레쉬 동작을 수행할 수 있는 입력 버퍼를 제공하는데 있다. An object of the present invention is to provide an input buffer capable of performing a stable self refresh operation.
본 발명의 다른 목적은 셀프 리프레쉬 동작에서는 내부 기준 전압을 입력 버퍼의 기준 전압으로 입력하고, 셀프 리프레쉬 이외의 동작에서는 외부 기준 전압을 입력 버퍼의 기준 전압으로 입력하여 입력 신호의 레벨 신호를 출력함으로써 셀프 리프레쉬 동작 동안 외부 클럭 인에이블 신호의 노이즈에 강한 입력 버퍼를 제공하는데 있다. Another object of the present invention is to input the internal reference voltage as the reference voltage of the input buffer in the self-refresh operation, and to output the level signal of the input signal by inputting the external reference voltage as the reference voltage of the input buffer in the operations other than self-refresh. It is to provide an input buffer that is resistant to noise of the external clock enable signal during the refresh operation.
본 발명에 따른 입력 버퍼는 셀프 리프레쉬 동작 동안에 셀프 리프레쉬 플래그에 따라 내부 기준 전압을 발생시키기 위한 내부 기준 전압 발생기와, 상기 셀프 리프레쉬 동작 이외의 동작에서 제어 신호에 따라 외부 기준 전압을 발생시키기 위한 외부 기준 전압 발생기와, 상기 내부 기준 전압 또는 외부 기준 전압과 입력 신호를 비교하여 입력 신호의 레벨에 따른 신호를 출력하기 위한 버퍼링부를 포함한다.An input buffer according to the present invention includes an internal reference voltage generator for generating an internal reference voltage according to a self refresh flag during a self refresh operation, and an external reference for generating an external reference voltage according to a control signal in an operation other than the self refresh operation. And a voltage generator and a buffering unit configured to compare the internal reference voltage or the external reference voltage with an input signal and output a signal according to the level of the input signal.
상기 내부 기준 전압과 상기 외부 기준 전압은 동일 레벨이다. The internal reference voltage and the external reference voltage are at the same level.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention;
도 1은 본 발명에 따른 입력 버퍼의 회로도로서, 그 구성을 설명하면 다음과 같다.1 is a circuit diagram of an input buffer according to the present invention, the configuration of which is as follows.
내부 기준 전압 발생기(11)는 셀프 리프레쉬 동작에서 셀프 리프레쉬 명령을 플래그 신호로 사용한 셀프 리프레쉬 플래그(flag)에 따라 내부 기준 전압을 발생시킨다. 외부 기준 전압 발생기(12)는 셀프 리프레쉬 동작 이외의 동작에서 제어 신호(control)에 따라 외부 기준 전압을 발생시킨다. 이때, 내부 기준 전압 발생기(11)로부터 발생된 내부 기준 전압과 외부 기준 전압 발생기(12)로부터 발생된 외부 기준 전압은 같은 레벨을 유지한다.The internal reference voltage generator 11 generates an internal reference voltage according to a self refresh flag that uses a self refresh command as a flag signal in a self refresh operation. The external reference voltage generator 12 generates an external reference voltage according to a control signal in an operation other than the self refresh operation. At this time, the internal reference voltage generated from the internal reference voltage generator 11 and the external reference voltage generated from the external reference voltage generator 12 maintain the same level.
입력 버퍼(13)는 인에이블 신호(Enable)에 따라 셀프 리프레쉬 동작에서 내부 기준 전압 발생기(11)로부터 생성된 내부 기준 전압을 기준 전압(Vref)로 입력하고, 셀프 리프레쉬 동작 이외의 동작에서 외부 기준 전압 발생기(12)로부터 발생된 외부 기준 전압을 기준 전압(Vref)로 입력하고 입력 신호(IN)와 비교하여 입력 신호(IN)의 레벨 신호를 출력한다. The input buffer 13 inputs an internal reference voltage generated from the internal reference voltage generator 11 as a reference voltage Vref in a self refresh operation according to an enable signal (Enable), and external reference in an operation other than the self refresh operation. The external reference voltage generated from the voltage generator 12 is input to the reference voltage Vref and compared with the input signal IN to output the level signal of the input signal IN.
상기와 같이 구성되는 본 발명에 따른 입력 버퍼의 구동 방법을 상세히 설명하면 다음과 같다.Referring to the driving method of the input buffer according to the present invention configured as described above in detail.
셀프 리프레쉬 동작에서는 셀프 리프레쉬 플래그(flag)에 따라 내부 기준 전압 발생기(11)로부터 생성된 내부 기준 전압을 입력 버퍼(13)의 기준 전압(Vref)으로 입력하고, 셀프 리프레쉬 동작 이외의 동작에서는 외부 기준 전압 발생기(12)로부터 생성된 외부 기준 전압을 입력 버퍼(13)의 기준 전압(Vref)으로 입력한다.In the self refresh operation, the internal reference voltage generated from the internal reference voltage generator 11 is input to the reference voltage Vref of the input buffer 13 according to the self refresh flag, and in the operation other than the self refresh operation, the external reference is applied. The external reference voltage generated from the voltage generator 12 is input to the reference voltage Vref of the input buffer 13.
인에이블 신호(Eable)에 따라 제 3 NMOS 트랜지스터(N13)가 턴온되면, 기준 전압(Vref)의 레벨과 입력 신호(IN)의 레벨에 따라 제 1 및 제 2 노드(Q11 및 Q12)의 전위가 결정되고, 이에 따라 출력 신호(OUT)의 레벨도 결정된다. 즉, 입력 신호(IN)의 레벨이 기준 전압(Vref)의 레벨보다 높을 경우 제 2 NMOS 트랜지스터(N12)의 전류 구동 능력이 제 1 NMOS 트랜지스터(N11)의 전류 구동 능력 보다 좋아지게 되므로 제 2 노드(Q12)는 로우 레벨의 전위를 유지하고, 이 전위가 인버터(I11)를 통해 반전되어 하이 레벨의 출력 신호(OUT)가 출력된다. 반면, 입력 신호(IN)의 레벨이 기준 전압(Vref)의 레벨보다 낮을 경우 제 2 NMOS 트랜지스터(N12)의 전류 구동 능력이 제 1 NMOS 트랜지스터(N11)의 전류 구동 능력보다 나빠지게 되므로 제 2 노드(Q12)는 하이 레벨의 전위를 유지하고, 이 전위가 인버터(I11)를 통해 반전되어 로우 레벨의 출력 신호(OUT)가 출력된다. When the third NMOS transistor N13 is turned on according to the enable signal Eable, the potentials of the first and second nodes Q11 and Q12 are changed according to the level of the reference voltage Vref and the level of the input signal IN. The level of the output signal OUT is determined accordingly. That is, when the level of the input signal IN is higher than the level of the reference voltage Vref, the current driving capability of the second NMOS transistor N12 becomes better than the current driving capability of the first NMOS transistor N11. Q12 maintains a low level potential, which is inverted through inverter I11, and a high level output signal OUT is output. On the other hand, when the level of the input signal IN is lower than the level of the reference voltage Vref, the current driving capability of the second NMOS transistor N12 becomes worse than that of the first NMOS transistor N11, so the second node Q12 maintains a high level potential, which is inverted through inverter I11, and a low level output signal OUT is output.
상술한 바와 같이 본 발명에 의하면 셀프 리프레쉬 동작에서는 내부 기준 전압을 입력 버퍼의 기준 전압으로 입력하고, 셀프 리프레쉬 이외의 동작에서는 외부 기준 전압을 입력 버퍼의 기준 전압으로 입력하여 입력 신호의 레벨 신호를 출력함으로써 셀프 리프레쉬 동작 동안 외부 클럭 인에이블 신호의 노이즈에 강한 입력 버퍼를 구현할 수 있어 리프레쉬 동작의 신뢰성을 향상시킬 수 있다.As described above, in the self-refresh operation, the internal reference voltage is input as the reference voltage of the input buffer, and in operations other than the self-refresh operation, the external reference voltage is input as the reference voltage of the input buffer to output the level signal of the input signal. Accordingly, an input buffer resistant to noise of the external clock enable signal may be implemented during the self refresh operation, thereby improving reliability of the refresh operation.
도 1은 본 발명에 따른 입력 버퍼의 회로도. 1 is a circuit diagram of an input buffer according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
11 : 내부 기준 전압 발생기11: internal reference voltage generator
12 : 외부 기준 전압 발생기12: external reference voltage generator
13 : 입력 버퍼 13: input buffer
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030096244A KR100943142B1 (en) | 2003-12-24 | 2003-12-24 | Input buffer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030096244A KR100943142B1 (en) | 2003-12-24 | 2003-12-24 | Input buffer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050064669A true KR20050064669A (en) | 2005-06-29 |
| KR100943142B1 KR100943142B1 (en) | 2010-02-18 |
Family
ID=37256238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030096244A KR100943142B1 (en) | 2003-12-24 | 2003-12-24 | Input buffer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100943142B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100897294B1 (en) * | 2007-11-14 | 2009-05-14 | 주식회사 하이닉스반도체 | Input buffer of semiconductor intergrated circuit |
| KR100902054B1 (en) * | 2007-11-12 | 2009-06-12 | 주식회사 하이닉스반도체 | Circuit and Method for Supplying Reference Voltage in Semiconductor Memory Apparatus |
| KR101143395B1 (en) * | 2005-09-13 | 2012-05-22 | 에스케이하이닉스 주식회사 | Power Supply Apparatus of Peripheral Circuit in Semiconductor Memory |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0154662B1 (en) * | 1995-12-18 | 1998-11-16 | 김광호 | A clock enable buffer of the synchronous dram |
| KR100608341B1 (en) * | 1999-12-29 | 2006-08-09 | 주식회사 하이닉스반도체 | Power supply circuit for DRAM Cell |
-
2003
- 2003-12-24 KR KR1020030096244A patent/KR100943142B1/en not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101143395B1 (en) * | 2005-09-13 | 2012-05-22 | 에스케이하이닉스 주식회사 | Power Supply Apparatus of Peripheral Circuit in Semiconductor Memory |
| KR100902054B1 (en) * | 2007-11-12 | 2009-06-12 | 주식회사 하이닉스반도체 | Circuit and Method for Supplying Reference Voltage in Semiconductor Memory Apparatus |
| US7995408B2 (en) | 2007-11-12 | 2011-08-09 | Hynix Semiconductor Inc. | Circuit for supplying a reference voltage in a semiconductor memory device for testing an internal voltage generator therein |
| US8446790B2 (en) | 2007-11-12 | 2013-05-21 | SK Hynix Inc. | Circuit for supplying a reference voltage in a semiconductor memory device for testing an internal voltage generator therein |
| KR100897294B1 (en) * | 2007-11-14 | 2009-05-14 | 주식회사 하이닉스반도체 | Input buffer of semiconductor intergrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100943142B1 (en) | 2010-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100587689B1 (en) | Level shift circuit for use in semiconductor device | |
| US11012073B2 (en) | Level shifter circuit and method of operating the same | |
| US20090033403A1 (en) | Level converting circuit | |
| KR20040037845A (en) | Input buffer circuit for reducing current of SSTL interface input device | |
| JP2007095282A (en) | Voltage generator | |
| US7778100B2 (en) | Internal voltage generation circuit of semiconductor memory device | |
| JP5194954B2 (en) | Level converter | |
| KR100954110B1 (en) | Power up signal generator and integrated circuit using the same | |
| JP2006054886A (en) | Level shifter with low leakage current | |
| WO2018055666A1 (en) | Interface circuit | |
| KR100943142B1 (en) | Input buffer | |
| JP2005071491A (en) | Memory circuit | |
| US10613617B2 (en) | Semiconductor apparatus | |
| KR100974209B1 (en) | Device for controlling the self refresh period in a memory device | |
| KR100860976B1 (en) | Power-up signal generator | |
| JP2006146868A (en) | Internal voltage generator for semiconductor device | |
| KR100234373B1 (en) | Input buffer for semiconductor memory device | |
| KR20000043230A (en) | Data input buffer | |
| KR100973720B1 (en) | Latch circuit for semiconductor memory device | |
| KR960001422Y1 (en) | Buffer for semiconductor element | |
| TWM517481U (en) | Voltage level converter | |
| KR100295293B1 (en) | Noise reduction type input device | |
| KR100373799B1 (en) | Apparatus for generating precharge signal to sram | |
| JPH07249978A (en) | Output circuit device | |
| KR19990055789A (en) | High voltage detection device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |