KR20040083870A

KR20040083870A - 클럭 보드 이중화 방법

Info

Publication number: KR20040083870A
Application number: KR1020030018555A
Authority: KR
Inventors: 배은혜
Original assignee: 유티스타콤코리아 유한회사
Priority date: 2003-03-25
Filing date: 2003-03-25
Publication date: 2004-10-06
Also published as: EP1614229A4; EP1614229A1; US20110096700A1; WO2004086643A1

Abstract

본 발명은 클럭을 사용하여 동기를 맞추는 기지국내의 모든 회로에 적용할 수 있도록 한 클럭 보드 이중화를 위한 회로 구현 방법에 관한 것으로서, 이러한 본 발명은 CDMA 시스템에서의 안정된 클럭을 공급하기 위한 클럭 보드 이중화시 액티브(Active) 보드 탈실장이나 리셋이 발생할 경우, 스탠바이(Standby) 보드에서 상대편 보드의 정보를 전송받도록 하는 방지회로를 로직으로 구현함으로써, 상기 전송받은 정보를 이용하여 보드 절체 순간의 클럭 깨짐을 방지할 수 있도록 하고, 기존의 하드웨어적으로 구성된 복잡한 회로를 EPLD만으로 간단히 구현할 수 있도록 한 클럭 보드 이중화 방법에 관한 것이다.

Description

클럭 보드 이중화 방법 {Method for Duplexing of Clock Board}

본 발명은 클럭을 사용하여 동기를 맞추는 기지국내의 모든 회로에 적용할 수 있도록 한 클럭 보드 이중화를 위한 회로 구현 방법에 관한 것으로, 특히 CDMA 시스템에서의 안정된 클럭을 공급하기 위한 클럭 보드 이중화시 액티브(Active) 보드 탈실장이나 리셋이 발생할 경우, 스탠바이(Standby) 보드에서 상대편 보드의 정보를 전송받도록 하는 방지회로를 로직으로 구현함으로써, 상기 전송받은 정보를 이용하여 보드 절체 순간의 클럭 깨짐을 방지할 수 있도록 하고, 기존의 하드웨어적으로 구성된 복잡한 회로를 EPLD만으로 간단히 구현할 수 있도록 한 클럭 보드 이중화 방법에 관한 것이다.

일반적으로, 디지털 이동통신 기지국에서의 모든 보드의 동기는 GPS로부터 CCDA(Clock Control Distribution Assembly)가 클럭을 공급받아 동일 클럭을 모든 보드로 분배함으로써 맞추어진다. 이때 CCDA 보드는 이중화되어진다.

여기서, 상기 CCDA는 자신이 액티브(Active) 상태일 때만 클럭을 분배하며, 상대보드에서는 스탠바이(Standby)를 유지한다.

이때, 액티브 보드 탈실장이나 리셋, 또는 실패가 발생했을 경우에는 첨부한 도면 도 1과 같이 스탠바이 보드에서는, 상대보드(액티브 보드)의 탈실장 신호와 리셋 신호 또는 실패 신호를 입력받아 즉시 클럭 버퍼를 인에이블(enable) 시켜준다.

이때, 상기 액티브 상태였던 보드는 릴레이(Relay)에 의해 7ns ∼ 10ns 정도 자신도 액티브를 유지한 후 스탠바이로 바뀌게 되고, 상기 스탠바이 보드에서는 즉시 액티브로 바뀐다.

그러나, 상기한 바와 같은 구성은 다중화기(MUX)와 릴레이(Relay)를 사용하여 하드웨어적으로 이중화를 구현하게 됨으로 인해 주변 회로가 복잡해지게 되고, 그에 따라 회로의 안정성과 효율성이 떨어지는 문제점이 있었다.

이에 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위해서 제안된 것으로서,

본 발명의 목적은 CDMA 시스템에서의 안정된 클럭을 공급하기 위한 클럭 보드 이중화시 액티브(Active) 보드 탈실장이나 리셋이 발생할 경우, 스탠바이(Standby) 보드에서 상대편 보드의 정보를 전송받도록 하는 방지회로를 로직으로 구현함으로써, 상기 전송받은 정보를 이용하여 보드 절체 순간의 클럭 깨짐을 방지할 수 있도록 하고, 기존의 하드웨어적으로 구성된 복잡한 회로를 EPLD만으로 간단히 구현할 수 있도록 한 클럭 보드 이중화 방법을 제공하는 데 있다.

상기와 같은 목적을 달성하기 위한 본 발명은,

전원이 온(Power On)되면, 각 보드에서 자신의 상태가 정상인지 확인하는 단계와,

상기 확인결과 보드 상태가 정상이면, 자신의 탈장 신호(sctl_rst 신호)가 노말(normal) 상태인지를 판단하는 단계와,

상기 판단결과 노말 상태가 아니면 계속 체크하고, 상기 판단결과 노말 상태이면 자신의 슬롯 아이디(slot ID)를 읽어와서 그 값이 '0'인지 아닌지를 확인하는 단계와,

상기 확인결과 슬롯 아이디가 '1'이면 10ns 정도의 딜레이(delay)를 적용하는 단계와,

상기 확인결과 슬롯 아이디가 '0'이면 바로 상대 보드가 액티브(Active)인지 스탠바이(Standby)인지 체크하는 단계와,

상기 체크결과 상대 보드가 스탠바이이면 자신을 액티브 모드로 적용(클럭 출력)하고, 상기 체크결과 상대 보드가 액티브이면 자신은 스탠바이 모드로 유지(클럭 디스에이블)하는 단계로 구성됨을 그 방법적 구성상의 특징으로 한다.

또한 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액티브 보드 탈장 또는 하드웨어 리셋시 클럭 보드 이중화는,

액티브 보드의 탈장 또는 하드웨어 리셋인지를 판단하는 단계와,

상기 판단결과 보드의 탈장인 경우, 상대 보드로 자신의 탈장 신호(pwr_rst)를 전송하는 단계와,

상기 신호 전송시 자신의 클럭 버퍼 인에이블(enable) 신호를 일정시간(3ns ∼ 4ns) 유지하는 단계와,

상기 탈장 신호를 수신한 상대 보드에서 자신의 클럭 버퍼를 인에이블 시키는 단계와,

상기 판단결과 하드웨어 리셋인 경우, 리셋 되기전 특정 레지스터에 값을 입력 후 리셋되도록 하여 딜레이를 유지시키는 단계로 구성됨을 그 방법적 구성상의 특징으로 한다.

도 1은 종래 기술에 따른 클럭 보드 이중화를 위한 회로 구성을 나타낸 도면이고,

도 2는 본 발명에 의한 클럭 보드 이중화를 위한 회로 구성을 나타낸 도면이고,

도 3은 본 발명에 의한 클럭 보드 이중화 방법을 나타낸 흐름도이고,

도 4는 본 발명에 의한 액티브 보드 탈장 또는 하드웨어 리셋시의 클럭 보드 이중화 방법을 나타낸 흐름도이다.

<도면의 주요 부분에 대한 부호의 설명>

100 ..... 액티브(Active) 보드

200 ..... 스탠바이(Standby) 보드

310, 320 ..... EPLD

이하, 상기와 같은 기술적 사상에 따른 본 발명의 「클럭 보드 이중화 방법」의 바람직한 실시 예를 첨부된 도면에 의거 상세히 설명하면 다음과 같다.

도 2는 본 발명에 의한 클럭 보드 이중화를 위한 회로 구성을 나타낸 도면이고, 도 3은 본 발명에 의한 클럭 보드 이중화 방법을 나타낸 흐름도이다.

이에 도시된 바와 같이, 본 발명에 따른 이중화를 위한 회로 구성은 CDMA 시스템에서의 안정된 클럭을 공급하기 위한 클럭 보드 이중화시 액티브(Active) 보드(100)의 탈실장이나 리셋이 발생할 경우, 스탠바이(Standby) 보드(200)에서 상대편 보드의 정보를 전송받도록 하고, 또한 이를 구현하기 위해 기존의 하드웨어적으로 구성된 복잡한 회로를 EPLD(310)(320)만으로 간단히 구현한다.

상기한 구성에서 전원이 온(Power On)(ST11)되면, 먼저 각 보드에서 자신의 상태가 정상인지 확인하는 단계(ST12)와, 상기 확인결과 보드 상태가 정상이면, 자신의 탈장 신호(sctl_rst 신호)가 노말(normal) 상태인지를 판단하는 단계(ST13)와, 상기 판단결과 노말 상태가 아니면 계속 체크하고, 상기 판단결과 노말 상태이면 자신의 슬롯 아이디(slot ID)를 읽어와서 그 값이 '0'인지 아닌지를 확인하는 단계(ST14)와, 상기 확인결과 슬롯 아이디가 '1'이면 10ns 정도의 딜레이(delay)를 적용하는 단계(ST15)와, 상기 확인결과 슬롯 아이디가 '0'이면 바로 상대 보드가액티브(Active)인지 스탠바이(Standby)인지 체크하는 단계(ST16)와, 상기 체크결과 상대 보드가 스탠바이이면 자신을 액티브 모드로 적용(ST17)하고, 상기 체크결과 상대 보드가 액티브이면 자신은 스탠바이 모드로 유지하는 단계(ST18)로 이루어진다.

다시 말하면, 본 발명에 따른 클럭 보드 이중화 방법은 이중화 회로를 EPLD만으로 간단하게 구성하고, 이때 전원이 인가(Power On)되면 각 보드에서는 자신의 보드 상태가 정상인지 아닌지를 확인하게 된다.

이때, 자신의 보드 상태가 정상이 아니면 계속해서 체크를 수행하고, 자신의 보드 상태가 정상이면 sctl_rst 신호(자신의 탈장 신호)가 노말(normal)인지 확인한다.

상기 확인결과 자신의 탈장 신호가 노말이면 자신의 슬롯 아이디(slot ID)를 읽게 된다. 여기서 상기 읽은 슬롯 아이디 값이 '0'이면 바로 상대편 보드가 액티브 상태인지 스탠바이 상태인지를 확인하고, 그 결과 상대편 보드가 스탠바이이면 자신이 액티브권을 가지고(clock 출력). 상대편 보드가 액티브이면 자신은 스탠바이(clock disable) 상태를 유지한다.

한편, 자신의 슬롯 아이디를 읽어서 그 값이 '1'이면 10ns 정도의 딜레이를 적용한 후, 상대편 보드가 액티브 상태인지 스탠바이 상태인지를 확인하고, 그 결과 상대편 보드가 스탠바이이면 자신이 액티브권을 가지고, 상대편 보드가 액티브이면 자신은 스탠바이 상태를 유지한다.

이러한 구성은 전원이 인가된 후 두 보드가 동시에 액티브가 되는 것을 방지하기 위한 것이다.

또한, 상기한 구성에서 보드의 탈장 또는 하드웨어 리셋시 안정되게 클럭이 상대 보드에서 출력되도록 하기 위한 방안은 다음과 같다.

이에 도시된 바와 같이, 액티브 보드의 탈장 또는 하드웨어 리셋인지를 판단하는 단계(ST31)(ST32)와, 상기 판단결과 보드의 탈장인 경우, 상대 보드로 자신의 탈장 신호(pwr_rst)를 전송하는 단계(ST33)와, 상기 신호 전송시 자신의 클럭 버퍼 인에이블(enable) 신호를 3ns ∼ 4ns 유지하는 단계(ST34)와, 상기 탈장 신호를 수신한 상대 보드에서 자신의 클럭 버퍼를 인에이블 시키는 단계(ST35)와, 상기 판단결과 하드웨어 리셋인 경우, 리셋 되기전 특정 레지스터에 값을 입력 후 리셋되도록 하여 딜레이를 유지시키는 단계(ST36)로 이루어진다.

즉, 액티브 보드(현재 클럭이 출력되고 있는 보드) 탈장시, 안정되게 클럭이 상대보드에서 출력되도록 하기 위해서, 자신이 탈장 되기전 먼저 상대보드(스탠바이 보드)로 자신의 탈장 신호(pwr_rst)를 알려준다. 이때 상기 신호를 받은 상대보드는 디스에이블(disable)되어 있던 자신의 클럭 버퍼를 인에이블 시켜준다.

여기서, 상기 액티브 보드 자신이 탈장되는 순간 클럭 버퍼 인에이블 신호를 약 3ns ∼ 4ns 정도로 유지하도록 설계하여, 상대 보드(스탠바이 보드)와 자신의 클럭 버퍼 인에이블 신호가 겹치도록 함으로써, 클럭이 깨지지 않고 안정되게 상대보드에서 출력 될 수 있는 것이다.

또한, 액티브 보드 하드웨어 리셋시에도 상기에서와 같이 탈장시와 같은 루틴으로 구현되는데, 액티브 보드 소프트 리셋시에는 리셋 되기전에 먼저 특정 레지스터에 값을 써준 후 리셋되도록 하여 딜레이(delay)를 유지시켜주고, 상대 보드에서 상기 신호를 받아서 자신의 클럭 버퍼를 인에이블 시킨다.

본 발명의 상세한 설명에서는 클럭 보드 이중화 방법에 대한 구체적인 실시 예에 대하여 설명하도록 하지만, 본 발명은 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며, 후술되는 특허청구범위뿐 아니라 이 특허 청구의 범위와 균등한 것들에 의해 정해져야 한다.

이상에서 상술한 본 발명 "클럭 보드 이중화 방법"에 따르면,

CDMA 시스템에서의 안정된 클럭을 공급하기 위한 클럭 보드 이중화시 액티브(Active) 보드 탈실장이나 리셋이 발생할 경우, 스탠바이(Standby) 보드에서 상대편 보드의 정보를 전송받도록 하는 방지회로를 로직으로 구현함으로써, 상기 전송받은 정보를 이용하여 보드 절체 순간의 클럭 깨짐을 방지할 수 있는 이점을 가진다.

또한, 기존의 하드웨어적으로 구성된 복잡한 회로를 EPLD를 이용한 로직으로 구성함으로써, 시스템의 안정성과 효율성을 향상시킬 수 있으며 또한 원가를 절감할 수 있는 이점을 가진다.

또한, 상기한 구성을 통해 클럭을 사용하여 동기를 맞추는 기지국내의 모든 회로에 적용할 수 있는 이점을 가진다.

Claims

CDMA 시스템에서 클럭 보드 이중화 방법에 있어서,

전원이 온(Power On)되면, 각 보드에서 자신의 상태가 정상인지 확인하는 단계와;

상기 확인결과 보드 상태가 정상이면, 자신의 탈장 신호(sctl_rst 신호)가 노말(normal) 상태인지를 판단하는 단계와;

상기 판단결과 노말 상태가 아니면 계속 체크하고, 상기 판단결과 노말 상태이면 자신의 슬롯 아이디(slot ID)를 읽어와서 그 값이 '0'인지 아닌지를 확인하는 단계와;

상기 확인결과 슬롯 아이디가 '0'이 아니면 10ns 정도의 딜레이(delay)를 적용하는 단계와;

상기 확인결과 슬롯 아이디가 '0'이면 바로 상대 보드가 액티브(Active)인지 스탠바이(Standby)인지 체크하는 단계와;

상기 체크결과 상대 보드가 스탠바이이면 자신을 액티브 모드로 적용(클럭 출력)하고, 상기 체크결과 상대 보드가 액티브이면 자신은 스탠바이 모드로 유지(클럭 디스에이블)하는 단계를 포함하여 이루어진 것을 특징으로 하는 클럭 보드 이중화 방법.
제 1 항에 있어서, 액티브 보드 탈장 또는 하드웨어 리셋시 클럭 보드 이중화는,

액티브 보드의 탈장 또는 하드웨어 리셋인지를 판단하는 단계와;

상기 판단결과 보드의 탈장인 경우, 상대 보드로 자신의 탈장 신호(pwr_rst)를 전송하는 단계와;

상기 신호 전송시 자신의 클럭 버퍼 인에이블(enable) 신호를 일정시간(3ns ∼ 4ns) 유지하는 단계와;

상기 탈장 신호를 수신한 상대 보드에서 자신의 클럭 버퍼를 인에이블 시키는 단계와;

상기 판단결과 하드웨어 리셋인 경우, 리셋 되기전 특정 레지스터에 값을 입력 후 리셋되도록 하여 딜레이를 유지시키는 단계를 포함하여 이루어진 것을 특징으로 하는 클럭 보드 이중화 방법.