KR100374721B1 - 셀버스 및 블럭 상태 보드 이중화 장치 및 방법 - Google Patents
셀버스 및 블럭 상태 보드 이중화 장치 및 방법 Download PDFInfo
- Publication number
- KR100374721B1 KR100374721B1 KR10-2000-0070013A KR20000070013A KR100374721B1 KR 100374721 B1 KR100374721 B1 KR 100374721B1 KR 20000070013 A KR20000070013 A KR 20000070013A KR 100374721 B1 KR100374721 B1 KR 100374721B1
- Authority
- KR
- South Korea
- Prior art keywords
- controller
- cell bus
- master
- state
- processor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/06—Management of faults, events, alarms or notifications
- H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
- H04L41/0668—Management of faults, events, alarms or notifications using network fault recovery by dynamic selection of recovery network elements, e.g. replacement by the most appropriate element after failure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Hardware Redundancy (AREA)
Abstract
본 발명은 셀버스 및 블럭 상태 보드 이중화 장치 및 방법, 더욱 상세하게는 시스템 보드내 프로세서, 셀버스, 셀버스 클럭등을 독립적으로 제어함으로써 불필요한 절체를 막는 셀버스 및 블럭 상태 보드 이중화 장치 및 방법에 관한 것으로서, 본 발명 의하면 시스템 보드내 블록을 독립적으로 제어 및 절체함으로써 시스템의 안정화를 이룩할 수 있을 뿐만 아니라, 시스템 보드내 블럭의 이용을 극대화 할 수 있다.
Description
본 발명은 IMT(International Moblile Telecommunication)-2000 시스템에서의 셀버스(Cellbus) 및 블럭(Block) 상태 보드(Board) 이중화 장치 및 방법에 관한 것으로, 더욱 상세하게는 시스템 보드내 프로세서(Processor), 셀버스, 셀버스 클럭(Clock)등을 독립적으로 제어함으로써 불필요한 절체를 막는 셀버스 및 블럭 상태 보드 이중화 장치 및 방법에 관한 것이다.
종래의 IMT-2000 시스템에서의 셀버스 및 블럭 상태 보드 이중화 장치는 액티브 보드(Active board) 및 스탠드 바이 보드(Standby board)로 구성되어, 액티브 보드내 특정 블록의 고장시에도 보드 전체를 절체시키는 이중화 과정을 수행하였다.
따라서, 상술한 종래의 IMT-2000 시스템에서의 셀버스 및 블럭 상태 보드 이중화 장치는 상태 관리 및 절체등이 보드 전체로 이루어짐에 따라 불필요한 보드내 자원이 낭비됨과 동시에 정상적인 블럭을 효율적으로 사용하지 못하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 시스템 보드내 블록을 독립적으로 제어 및 절체함으로써 시스템의 안정화를 이룰 수 있을 뿐만 아니라, 시스템 보드내 블럭의 이용을 극대화하는 셀버스 및 블럭 상태 보드 이중화 장치 및 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명 셀버스 및 블럭 상태 보드 이중화 장치는 셀버스에 클럭을 공급하는 마스터 셀버스 클럭 제어부, 상기 마스터 셀버스 클럭 제어부에 접속되어 셀버스에 대한 제어를 하며 셀버스 클럭의 상태를 점검한 후 그 결과값을 출력하는 마스터 셀버스 제어부, 및 상기 마스터 셀버스 제어부에 접속되어 자신의 상태, 상기 마스터 셀버스 클럭 제어부, 및 상기 마스터 셀버스 제어부의 상태를 점검한 후 이에 상응한 절체 제어신호를 출력하는 마스터 프로세서 제어부를 구비한 액티프 프로세서 보드; 및
상기 마스터 셀버스 클럭 제어부에 접속되어 스탠드 바이 상태로 존재하다가 상기 마스터 셀버스 클럭 제어부의 장애 발생시 상기 마스터 프로세서 제어부내 마스터 셀버스 클럭 제어부로부터 절체 제어신호를 입력받으면 액티브 상태로 천이되는 슬레이브 셀버스 클럭 제어부, 상기 마스터 셀버스 제어부에 접속되어 스탠드 바이 상태로 존재하다가 상기 마스터 셀버스 제어부의 장애 발생시 상기 마스터 프로세서 제어부내 마스터 셀버스 제어부로부터 절체 제어신호를 입력받으면 액티브 상태로 천이되는 슬레이브 셀버스 제어부, 및 상기 마스터 프로세서 제어부에 접속되어 스탠드 바이 상태로 존재하다가 상기 마스터 프로세서 제어부에 장애 발생시 상기 마스터 프로세서로부터 절체 제어신호를 입력받으면 액티브 상태로 천이되어 각종 제어동작을 수행하는 슬레이브 프로세서 제어부를 구비한 스탠드 바이 프로세서 보드로 구성된 것을 특징으로 한다.
한편, 상기 목적을 달성하기 위하여 본 발명 셀버스 및 블럭 상태 보드 이중화 방법은, 마스터 프로세서 제어부가 자신의 상태가 정상인지의 여부를 판단하는 제 10 단계;
상기 제 10 단계에서 자신의 상태가 정상 상태이면, 상기 마스터 프로세서 제어부가 마스터 셀버스 제어부의 상태가 정상인지의 여부를 판단하는 제 20 단계;
상기 제 20 단계에서 상기 마스터 셀버스 제어부가 정상 상태이면, 상기 마스터 프로세서 제어부가 마스터 셀버스 클럭 제어부의 상태가 정상인지의 여부를 판단하는 제 30 단계; 및
상기 제 30 단계에서 상기 마스터 셀버스 클럭 제어부의 상태가 정상이면 상기 마스터 프로세서 제어부가 다시 상기 제 10 단계로 진행하는 한편, 상기 마스터 셀버스 클럭 제어부가 비정상 상태이면, 상기 마스터 프로세서 제어부가 상기 마스터 셀버스 클럭 제어부를 스탠드 바이 상태로 천이시킴과 동시에 상기 슬레이브 셀버스 클럭 제어부를 액티브 상태로 천이시키는 제 40 단계로 이루어진 것을 특징으로 한다.
도 1은 본 발명의 일 실시예에 따른 셀버스 및 블럭 상태 보드 이중화 장치의 내부 구성을 나타낸 기능블록도,
도 2는 본 발명의 일 실시예에 따른 셀버스 및 블럭 상태 보드 이중화 방법을 나타낸 동작플로우챠트,
도 3는 도 2에 따른 셀버스 및 블럭 상태 보드 이중화 방법중 제 40 단계(S40)의 세부 동작과정을 나타낸 동작플로우챠트,
도 4은 도 2에 따른 셀버스 및 블럭 상태 보드 이중화 방법중 제 50 단계(S50)의 세부 동작과정을 나타낸 동작플로우챠트,
도 5는 도 2에 따른 셀버스 및 블럭 상태 보드 이중화 방법중 제 60 단계(S60)의 세부 동작과정을 나타낸 동작플로우챠트이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 마스터 프로세서 제어부 200 : 마스터 셀버스 제어부
300 : 마스터 셀버스 클럭 제어부 400 : 슬레이브 프로세서 제어부
500 : 슬레이브 셀버스 제어부 600 : 슬레이브 셀버스 클럭 제어부
1000 : 액티브 프로세서 보드 2000 : 스탠드 바이 프로세서 보드
이하, 본 발명의 일 실시예에 의한 셀버스 및 블럭 상태 보드 이중화 장치및 방법에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 의한 셀버스 및 블럭 상태 보드 이중화 장치를 나타낸 기능블록도로서, 본 발명의 일 실시예에 의한 셀버스 및 블럭 상태 보드 이중화 장치는 마스터 프로세서 제어부(100), 마스터 셀버스 제어부(200), 및 마스터 셀버스 클럭 제어부(300)를 구비한 액티브 프로세서 보드(1000), 및 슬레이브 프로세서 제어부(400), 슬레이브 셀버스 제어부(500), 및 슬레이브 셀버스 클럭 제어부(600)을 구비한 스탠드 바이 프로세서 보드(2000)로 구성되어 있다.
먼저, 상기 액티프 프로세서 보드(1000)내 구비된 상기 마스터 프로세서 제어부(100)는 상기 마스터 셀버스 제어부(200) 및 상기 스탠드 바이 프로세서 보드(2000)내 슬레이브 프로세서 제어부(400)에 각각 접속되어, 상기 액티브 프로세서 보드(1000) 전체에 대한 상태를 점검한 후 이에 상응한 절체 제어신호를 상기 마스터 셀버스 제어부(200), 및 상기 마스터 셀버스 클럭 제어부(300)로 출력하는 역할을 한다.
그리고, 상기 액티프 프로세서 보드(1000)내 구비된 상기 마스터 셀버스 제어부(200)는 상기 마스터 프로세서 제어부(100), 상기 마스터 셀버스 클럭 제어부(300)에 접속됨과 동시에 상기 스탠드 바이 프로세서 보드(2000)내 슬레이브 셀버스 제어부에 접속되어 셀버스를 제어하며, 또한 셀버스 클럭의 상태를 점검한 후 상기 마스터 프로세서 제어부(100)로 상태 신호를 출력하는 한편, 상기 마스터 프로세서 제어부(100)로부터 절체 제어신호를 입력받으면 이를 상기 슬레이브 셀버스 제어부로 출력하는 역할을 한다.
또한, 상기 액티프 프로세서 보드(1000)내 구비된 상기 마스터 셀버스 클럭 제어부(300)는 상기 마스터 셀버스 제어부(200) 및 스탠드 바이 프로세서 보드(2000)내 슬레이브 셀버스 클럭 제어부(600)에 접속되어, 셀버스에 클럭을 공급하는 한편, 상기 마스터 프로세서 제어부(100)로부터 마스터 셀버스 제어부(200)를 통해 절체 제어신호를 입력받으면 이를 상기 슬레이브 셀버스 클럭 제어부(600)로 출력하는 역할을 한다.
그리고, 상기 스탠드 바이 프로세서 보드(2000)내 구비된 상기 슬레이브 프로세서 제어부(400)는 상기 액티브 프로세서 보드(1000)내 마스터 프로세서 제어부(100) 및 자신의 보드내 슬레이브 셀버스 제어부(500)에 접속되어, 스탠드 바이 상태로 존재하다가 상기 마스터 프로세서 제어부(100)에 장애 발생시 상기 마스터 프로세서 보드(1000)내 마스터 프로세서 제어부(100)로부터 절체 제어신호를 입력받으면 상기 마스터 프로세서 제어부(100)를 스탠드 바이 상태로 천이시킴과 동시에 자신의 상태를 액티브 상태로 천이시키는 한편, 각종 제어신호를 상기 마스터 프로세서 제어부(100) 및 상기 슬레이브 셀버스 제어부(500)로 출력하는 역할을 한다.
또한, 상기 스탠드 바이 프로세서 보드(2000)내 구비된 상기 슬레이브 셀버스 제어부(500)는 자신의 보드내 슬레이브 프로세서 제어부(400) 및 슬레이브 셀버스 클럭 제어부(600)에 접속됨과 동시에 상기 액티브 프로세서 보드(2000)내 마스터 셀버스 제어부(200)에 접속되어, 스탠드 바이 상태로 존재하다가 상기 마스터 셀버스 제어부(100)의 장애 발생시 상기 마스터 프로세서 제어부(100)로부터 상기 마스터 셀버스 제어부(200)를 통해 절체 제어신호를 입력받으면 상기 마스터 셀버스 제어부(200)를 스탠드 바이 상태로 천이시킴과 동시에 자신의 상태를 액티브 상태로 천이시키는 역할을 한다.
상기 스탠드 바이 프로세서 보드(2000)내 구비된 상기 슬레이브 셀버스 클럭 제어부(600)는 자신의 보드내 슬레이브 셀버스 제어부(500)에 접속됨과 동시에 상기 액티브 프로세서 보드(1000)내 액티브 프로세서 제어부(100)에 접속되어, 스탠드 바이 상태로 존재하다가 마스터 셀버스 클럭 제어부(300)에 장애 발생시 상기 마스터 프로세서 제어부(100)로부터 상기 마스터 셀버스 클럭 제어부(300)를 통해 절체 제어신호를 입력받으면 상기 마스터 셀버스 클럭 제어부(300)를 스탠드 바이 상태로 천이시킴과 동시에 자신의 상태를 액티브 상태로 천이시키는 역할을 한다.
그러면, 상기와 같은 구성을 가지는 셀버스 및 블럭 상태 보드 이중화 장치 및 방법의 동작과정에 대해 도 2를 참조하여 설명하기로 한다.
먼저, 상기 마스터 프로세서 제어부(100)는 자신의 상태가 정상인지의 여부를 판단한다(S10).
이 때, 상기 제 10 단계(S10)에서 상기 마스터 프로세서 제어부(100)는 정상 상태이면(YES), 상기 마스터 프로세서 제어부(100)는 상기 마스터 셀버스 제어부(200)가 정상인지의 여부를 판단한다(S20).
상기 제 20 단계(S20)에서 상기 마스터 셀버스 제어부(200)가 정상 상태이 면(YES), 상기 마스터 셀버스 제어부(200)는 상기 마스터 셀버스 클럭 제어부(300)의 장애 발생여부를 판단한다(S30).
이 때, 상기 제 30 단계(S30)에서 상기 마스터 셀버스 클럭 제어부(300)의 상태가 정상이면(YES), 상기 마스터 프로세서 제어부(100)가 다시 상기 제 10 단계(S10)로 진행하는 한편, 상기 마스터 셀버스 클럭 제어부(300)가 비정상 상태이면(NO), 상기 마스터 프로세서 제어부(100)는 상기 마스터 셀버스 클럭 제어부(300)를 스탠드 바이 상태로 천이시킴과 동시에 상기 슬레이브 셀버스 클럭 제어부(600)를 액티브 상태로 천이시킨다(S40).
이하, 하기에서는 상술한 제 40 단계(S40)의 세부 동작과정에 대해 도 3을 참조하여 설명하기로 한다.
먼저, 상기 마스터 프로세서 제어부(100)가 상기 마스터 셀버스 제어부(200)로부터 상기 마스터 셀버스 클럭 제어부(300)의 상태 신호를 입력받는다(S41).
그러면, 상기 마스터 프로세서 제어부(100)는 상기 마스터 셀버스 클럭 제어부(300)로부터 상기 슬레이브 셀버스 클럭 제어부(600)에 대한 상태 신호를 수신받은 후 상기 슬레이브 셀버스 클럭 제어부(600)가 정상 상태인지의 여부를 판단한다(S42).
이어서, 제 42 단계(S42)에서 상기 슬레이브 셀버스 클럭 제어부(600)가 정상 상태이면(YES), 상기 마스터 프로세서 제어부(100)는 클럭 절체 제어신호를 상기 마스터 셀버스 클럭 제어부(300)를 통해 상기 슬레이브 셀버스 클럭 제어부(600)로 출력하는 동시에 상기 마스터 셀버스 클럭 제어부(300)를 스탠드 바이 상태로 천이시키는 한편, 상기 슬레이브 셀버스 클럭 제어부(600)를 액티브 상태로 천이시킨다(S43).
반면에, 제 42 단계(S42)에서 상기 슬레이브 셀버스 클럭 제어부(600)가 정상 상태가 아니면(NO), 상기 마스터 프로세서 제어부(100)는 운용자에게 상기 액티브 프로세서 보드(1000) 및 상기 스탠드 바이 프로세서 보드(2000)에 이상이 발생했음을 알리는 메세지를 디스플레이시킨다 (S44).
반면에, 상기 제 10 단계(S10)에서 상기 마스터 프로세서 제어부(100)가 정상 상태가 아니면(NO), 상기 마스터 프로세서 제어부(100)는 절체 제어신호를 상기 슬레이브 프로세서 제어부(400)로 전송함으로 자신은 스탠드 바이 상태로 천이시됨과 동시에 상기 슬레이브 프로세서 제어부(400)를 액티브 상태로 천이시킨다(S50).
이하, 하기에서는 상술한 제 50 단계(S50)의 세부 동작과정에 대해 도 4를 참조하여 설명하기로 한다.
먼저, 상기 마스터 프로세서 제어부(100)는 상기 슬레이브 프로세서 제어부(400)의 상태가 정상인지의 여부를 판단한다(S51).
그러면, 상기 제 51 단계에서 상기 슬레이브 프로세서 제어부(400)가 정상상태이면(YES), 상기 마스터 프로세서 제어부(100)는 상기 슬레이브 프로세서 제어부(400)로 절체 제어신호를 전송하는 동시에 자신은 스탠드 바이 상태로 천이되는 한편 상기 슬레이브 프로세서 제어부(400)를 액티브 상태로 천이시킨다(S52).
반면에, 상기 제 51 단계(S51)에서 상기 슬레이브 프로세서 제어부(400)가 정상이 아니면(NO), 상기 마스터 프로세서 제어부(100)는 운용자에게 상기 액티브 프로세서 보드(1000) 및 상기 스탠드 바이 프로세서 보드(2000)에 이상이 발생했음을 알리는 메세지를 디스플레이시킨다(S53).
반면에, 상기 제 20 단계(S20)에서 상기 마스터 셀버스 제어부(200)가 자신의 상태가 정상이 아니면(NO), 상기 마스터 셀버스 제어부(200)는 상기 슬레이브 셀버스 제어부(500)를 스탠드 바이 상태로 천이시킴과 동시에 상기 슬레이브 셀버스 제어부(500)를 액티브 상태로 천이시킨다(S60).
이하, 하기에서는 상술한 제 60 단계(S60)의 세부 동작과정에 대해 도 5를 참조하여 설명하기로 한다.
먼저, 상기 마스터 프로세서 제어부(100)는 상기 마스터 셀버스 제어부(200)로부터 상기 마스터 셀버스 제어부의 비정상 상태 신호를 입력받는다(S61).
그러면, 상기 마스터 프로세서 제어부(100)는 상기 마스터 셀버스 제어부(200)로부터 비정상 상태 신호를 입력받은 후 절체 제어신호를 출력하기 전에 상기 슬레이브 셀버스 제어부(500)가 정상인지의 여부를 판단한다(S62).
이어서, 상기 제 62 단계(S62)에서 상기 슬레이브 셀버스 제어부(500)가 정상 상태이면(YES), 상기 마스터 프로세서 제어부(100)는 상기 마스터 셀버스 제어부(200)를 통해 상기 슬레이브 셀버스 제어부(500)로 절체 제어신호를 전송하는 동시에 상기 마스터 셀버스 제어부(200)를 스탠드 바이 상태로 천이시키는 한편 상기 슬레이브 셀버스 제어부(500)를 액티브 상태로 천이시킨다.(S63).
반면에, 제 62 단계(S62)에서 상기 슬레이브 셀버스 제어부(500)가 정상 상태가 아니면(NO), 상기 마스터 프로세서 제어부(100)는 운용자에게 상기 액티브 프로세서 보드(1000) 및 상기 스탠드 바이 프로세서 보드(2000)에 이상이 발생했음을 알리는 메세지를 디스플레이시킨다(S64).
상술한 바와 같이 본 발명에 의한 셀버스 및 블럭 상태 보드 이중화 장치 및 방법에 의하면, 시스템 보드내 블록을 독립적으로 제어 및 절체함으로써 시스템의 안정화를 이룰 수 있을 뿐만 아니라, 시스템 보드내 블럭의 이용을 극대화할 수 있는 뛰어난 효과가 있다.
Claims (10)
- 셀버스에 클럭을 공급하는 마스터 셀버스 클럭 제어부, 상기 마스터 셀버스 클럭 제어부에 접속되어 셀버스에 대한 제어를 하며 셀버스 클럭의 상태를 점검한 후 그 결과값을 출력하는 마스터 셀버스 제어부, 및 상기 마스터 셀버스 제어부에 접속되어 자신의 상태, 상기 마스터 셀버스 클럭 제어부, 및 상기 마스터 셀버스 제어부의 상태를 점검한 후 이에 상응한 절체 제어신호를 출력하는 마스터 프로세서 제어부를 구비한 액티프 프로세서 보드; 및상기 마스터 셀버스 클럭 제어부에 접속되어 스탠드 바이 상태로 존재하다가 상기 마스터 셀버스 클럭 제어부의 장애 발생시 상기 마스터 프로세서 제어부내 마스터 셀버스 클럭 제어부로부터 절체 제어신호를 입력받으면 액티브 상태로 천이되는 슬레이브 셀버스 클럭 제어부, 상기 마스터 셀버스 제어부에 접속되어 스탠드 바이 상태로 존재하다가 상기 마스터 셀버스 제어부의 장애 발생시 상기 마스터 프로세서 제어부내 마스터 셀버스 제어부로부터 절체 제어신호를 입력받으면 액티브 상태로 천이되는 슬레이브 셀버스 제어부, 및 상기 마스터 프로세서 제어부에 접속되어 스탠드 바이 상태로 존재하다가 상기 마스터 프로세서 제어부에 장애 발생시 상기 마스터 프로세서로부터 절체 제어신호를 입력받으면 액티브 상태로 천이되어 각종 제어동작을 수행하는 슬레이브 프로세서 제어부를 구비한 스탠드 바이 프로세서 보드로 구성된 것을 특징으로 하는 셀버스 및 블럭 상태 보드 이중화 장치
- 마스터 프로세서 제어부가 자신의 상태가 정상인지의 여부를 판단하는 제 10단계;상기 제 10 단계에서 자신의 상태가 정상 상태이면, 상기 마스터 프로세서 제어부가 마스터 셀버스 제어부의 상태가 정상인지의 여부를 판단하는 제 20 단계;상기 제 20 단계에서 상기 마스터 셀버스 제어부가 정상 상태이면, 상기 마스터 프로세서 제어부가 마스터 셀버스 클럭 제어부의 상태가 정상인지의 여부를 판단하는 제 30 단계; 및상기 제 30 단계에서 상기 마스터 셀버스 클럭 제어부의 상태가 정상이면 상기 마스터 프로세서 제어부가 다시 상기 제 10 단계로 진행하는 한편, 상기 마스터 셀버스 클럭 제어부가 비정상 상태이면, 상기 마스터 프로세서 제어부가 상기 마스터 셀버스 클럭 제어부를 스탠드 바이 상태로 천이시킴과 동시에 상기 슬레이브 셀버스 클럭 제어부를 액티브 상태로 천이시키는 제 40 단계로 이루어진 것을 특징으로 하는 셀버스 및 블럭 상태 보드 이중화 방법.
- 제 2항에 있어서,상기 제 40 단계는, 상기 마스터 프로세서 제어부가 상기 마스터 셀버스 제어부로부터 상기 마스터 셀버스 클럭 제어부의 비정상 상태 신호를 입력받는 제 41 단계;상기 마스터 프로세서 제어부가 상기 마스터 셀버스 클럭 제어부로부터 상기 슬레이브 셀버스 클럭 제어부에 대한 상태 신호를 수신받은 후 상기 슬레이브 셀버스 클럭 제어부가 정상 상태인지의 여부를 판단하는 제 42 단계;상기 제 42 단계에서 상기 슬레이브 셀버스 클럭 제어부가 정상 상태이면, 상기 마스터 프로세서 제어부가 절체 제어신호를 상기 마스터 셀버스 클럭 제어부를 통해 상기 슬레이브 셀버스 클럭 제어부로 출력하며 상기 마스터 셀버스 클럭 제어부를 스탠드 바이 상태로 천이시키는 한편, 상기 슬레이브 셀버스 클럭 제어부를 액티브 상태로 천이시키는 제 43 단계로 이루어진 것을 특징으로 하는 셀버스 및 블럭 상태 보드 이중화 방법.
- 제 3항에 있어서,상기 제 42 단계에서 상기 슬레이브 셀버스 클럭 제어부가 정상 상태가 아니면, 상기 마스터 프로세서 제어부가 운용자에게 액티브 프로세서 보드 및 스탠드 바이 프로세서 보드에 이상이 발생했음을 알리는 메세지를 디스플레이시키는 제 44 단계를 추가로 포함시킴을 특징으로 하는 셀버스 및 블럭 상태 보드 이중화 방법.
- 제 2항에 있어서,상기 제 10 단계에서 상기 마스터 프로세서 제어부가 정상 상태가 아니면, 상기 마스터 프로세서 제어부가 절체 제어신호를 상기 슬레이브 프로세서 제어부로 전송함으로 자신은 스탠드 바이 상태로 천이됨과 동시에 상기 슬레이브 프로세서제어부를 액티브 상태로 천이시키는 제 50 단계를 추가로 포함시킴을 특징으로 하는 셀버스 및 블럭 상태 보드 이중화 방법.
- 제 5항에 있어서,상기 제 50 단계는, 상기 마스터 프로세서 제어부가 상기 슬레이브 프로세서 제어부의 상태가 정상인지의 여부를 판단하는 제 51 단계;상기 제 51 단계에서 상기 슬레이브 프로세서 제어부가 정상 상태이면 상기 마스터 프로세서 제어부가 상기 슬레이브 프로세서 제어부로 절체 제어신호를 전송하는 동시에 자신은 스탠드 바이 상태로 천이되는 한편 상기 슬레이브 프로세서 제어부를 액티브 상태로 천이시키는 제 52 단계로 이루어진 것을 특징으로 하는 셀버스 및 블럭 상태 보드 이중화 방법.
- 제 6항에 있어서,상기 제 51 단계에서 상기 슬레이브 프로세서 제어부가 정상이 아니면 상기 마스터 프로세서 제어부가 운용자에게 상기 액티브 프로세서 보드 및 상기 스탠드 바이 프로세서 보드에 이상이 발생했음을 알리는 메세지를 디스플레이 시키는 제 53 단계로 이루어진 것을 특징으로 하는 셀버스 및 블럭 상태 보드 이중화 방법.
- 제 2항에 있어서,상기 제 20 단계에서 상기 마스터 셀버스 제어부가 자신의 상태가 정상이 아니면, 상기 마스터 프로세서 제어부가 상기 마스터 셀버스 제어부를 스탠드 바이 상태로 천이시킴과 동시에 상기 슬레이브 셀버스 제어부를 액티브 상태로 천이시키는 제 60 단계로 이루어진 것을 특징으로 하는 셀버스 및 블럭 상태 보드 이중화 방법.
- 제 8항에 있어서,상기 제 60 단계는, 상기 마스터 프로세서 제어부가 상기 마스터 셀버스 제어부로부터 상기 마스터 셀버스 제어부의 비정상 상태 신호를 입력받는 제 61 단계;상기 마스터 프로세서 제어부가 상기 마스터 셀버스 제어부로부터 상태 신호를 입력받은 후 절체 제어신호를 상기 슬레이브 셀버스 제어부로 전송하기 전에 상기 슬레이브 셀버스 제어부가 정상인지의 여부를 판단하는 제 62 단계;상기 제 62 단계에서 상기 슬레이브 셀버스 제어부가 정상 상태이면, 상기 마스터 프로세서 제어부가 상기 마스터 셀버스 제어부를 통해 상기 슬레이브 셀버스 제어부로 절체 제어신호를 전송하는 동시에 상기 마스터 셀버스 제어부를 스탠드 바이 상태로 천이시키는 한편 상기 슬레이브 셀버스 제어부를 액티브 상태로 천이시키는 제 63 단계로 이루어진 것을 특징으로 하는 셀버스 및 블럭 상태 보드 이중화 방법.
- 제 9항에 있어서,상기 제 62 단계에서 상기 슬레이브 셀버스 제어부가 정상 상태가 아니면 상기 마스터 프로세서 제어부가 운용자에게 상기 액티브 프로세서 보드 및 상기 스탠드 바이 프로세서 보드에 이상이 발생했음을 알리는 메세지를 디스플레이 시키는 제 64 단계로 이루어진 것을 특징으로 하는 셀버스 및 블럭 상태 보드 이중화 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0070013A KR100374721B1 (ko) | 2000-11-23 | 2000-11-23 | 셀버스 및 블럭 상태 보드 이중화 장치 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0070013A KR100374721B1 (ko) | 2000-11-23 | 2000-11-23 | 셀버스 및 블럭 상태 보드 이중화 장치 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020040096A KR20020040096A (ko) | 2002-05-30 |
| KR100374721B1 true KR100374721B1 (ko) | 2003-03-04 |
Family
ID=19700925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0070013A KR100374721B1 (ko) | 2000-11-23 | 2000-11-23 | 셀버스 및 블럭 상태 보드 이중화 장치 및 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100374721B1 (ko) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000040023A (ko) * | 1998-12-14 | 2000-07-05 | 서평원 | 다수의 보드들로 구성된 시스템에서 이중화 방법 |
| KR20000044361A (ko) * | 1998-12-30 | 2000-07-15 | 윤종용 | 이중화된 보드의 클럭 공급 제어회로 |
| KR20000042931A (ko) * | 1998-12-28 | 2000-07-15 | 윤종용 | 보드내 오류의 우선 순위에 따른 이중화 절체 방법 |
| KR20000046386A (ko) * | 1998-12-31 | 2000-07-25 | 강병호 | 수요밀집형 광가입자 전송장치에서의 셀 버스 중재기 자동 절체장치 |
| KR20000061022A (ko) * | 1999-03-23 | 2000-10-16 | 김영환 | 비대칭 디지털가입자망 접속시스템내 셀버스접속보드용 셀버스클럭공급장치 및 그 제어방법 |
| KR20000065980A (ko) * | 1999-04-12 | 2000-11-15 | 김영환 | 에이티엠 시스템에서 셀 버스 이중화 및 제어장치 |
-
2000
- 2000-11-23 KR KR10-2000-0070013A patent/KR100374721B1/ko not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000040023A (ko) * | 1998-12-14 | 2000-07-05 | 서평원 | 다수의 보드들로 구성된 시스템에서 이중화 방법 |
| KR20000042931A (ko) * | 1998-12-28 | 2000-07-15 | 윤종용 | 보드내 오류의 우선 순위에 따른 이중화 절체 방법 |
| KR20000044361A (ko) * | 1998-12-30 | 2000-07-15 | 윤종용 | 이중화된 보드의 클럭 공급 제어회로 |
| KR20000046386A (ko) * | 1998-12-31 | 2000-07-25 | 강병호 | 수요밀집형 광가입자 전송장치에서의 셀 버스 중재기 자동 절체장치 |
| KR20000061022A (ko) * | 1999-03-23 | 2000-10-16 | 김영환 | 비대칭 디지털가입자망 접속시스템내 셀버스접속보드용 셀버스클럭공급장치 및 그 제어방법 |
| KR20000065980A (ko) * | 1999-04-12 | 2000-11-15 | 김영환 | 에이티엠 시스템에서 셀 버스 이중화 및 제어장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020040096A (ko) | 2002-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002351436A (ja) | ディスプレイ装置及びディスプレイ装置の低消費電力モードへの遷移と復帰方法 | |
| KR100374721B1 (ko) | 셀버스 및 블럭 상태 보드 이중화 장치 및 방법 | |
| US7709722B2 (en) | Audio signal processing apparatus | |
| US20110113177A1 (en) | Server and update method thereof | |
| US20030076778A1 (en) | Duplication apparatus of cPCI system | |
| JP2008288716A (ja) | ディジタル電子装置 | |
| JP2993337B2 (ja) | ２重系のバスコントロ−ル方法 | |
| KR100378593B1 (ko) | 이중 스위치 보드 및 이중화 방법 | |
| KR100364780B1 (ko) | 통신 시스템의 정상회로 선택 장치 | |
| JP2003248525A (ja) | 電子機器における省電力制御装置及び省電力制御方法 | |
| JP2002215473A (ja) | 情報処理装置及び多重化方式 | |
| JP2019160150A (ja) | 半導体装置 | |
| KR20010027599A (ko) | 유한상태머시인을 이용한 동기식 광전송 장치의 보호절체 방법 | |
| KR0182687B1 (ko) | 보드탈장에 의한 이중화 제어장치 | |
| JP3125864B2 (ja) | 二重化システム | |
| JPH07264171A (ja) | 冗長系伝送路運用システム及び冗長系伝送路運用方法 | |
| KR100220228B1 (ko) | 이중화구조에 있어서 상태천이제어장치 | |
| JP2001209401A (ja) | シーケンサのバックアップ装置 | |
| KR100239059B1 (ko) | 이중화 액티브/스탠바이 제어 방법 | |
| JP4411055B2 (ja) | 電源制御回路および制御装置 | |
| JP2775536B2 (ja) | 電源装置および電源制御方法 | |
| KR100825458B1 (ko) | 기지국 제어장치 망동기 보드 이중화를 위한 이중화 보드장치 | |
| JP2647962B2 (ja) | 表示制御装置 | |
| KR19980015118A (ko) | 전전자 교환기의 노드 이중화 방법 및 그 장치(method and apparatus doubling node in full electronic switching system) | |
| CN110874292A (zh) | 一种冗余显示系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070213 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |